WO2007132877A1 - 通信システム、送信装置及び受信装置、通信方法、並びにプログラム - Google Patents

通信システム、送信装置及び受信装置、通信方法、並びにプログラム Download PDF

Info

Publication number
WO2007132877A1
WO2007132877A1 PCT/JP2007/060009 JP2007060009W WO2007132877A1 WO 2007132877 A1 WO2007132877 A1 WO 2007132877A1 JP 2007060009 W JP2007060009 W JP 2007060009W WO 2007132877 A1 WO2007132877 A1 WO 2007132877A1
Authority
WO
WIPO (PCT)
Prior art keywords
data
transmission
signal
sub
bits
Prior art date
Application number
PCT/JP2007/060009
Other languages
English (en)
French (fr)
Inventor
Katsuji Matsuura
Kazuyoshi Suzuki
Original Assignee
Sony Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2006136917A external-priority patent/JP5162845B2/ja
Priority claimed from JP2006154864A external-priority patent/JP4957083B2/ja
Priority to EP07743444.7A priority Critical patent/EP2023632B1/en
Priority to KR1020077027277A priority patent/KR101366912B1/ko
Priority to US11/919,883 priority patent/US8253859B2/en
Priority to CN2007800007140A priority patent/CN101331771B/zh
Application filed by Sony Corporation filed Critical Sony Corporation
Publication of WO2007132877A1 publication Critical patent/WO2007132877A1/ja
Priority to US13/544,429 priority patent/US8854543B2/en
Priority to US14/149,054 priority patent/US8817182B2/en
Priority to US14/297,157 priority patent/US8982278B2/en
Priority to US14/332,142 priority patent/US9065963B2/en
Priority to US14/332,067 priority patent/US8982279B2/en
Priority to US14/702,053 priority patent/US9544535B2/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/08—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division
    • H04N7/083—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division with signal insertion during the vertical and the horizontal blanking interval, e.g. MAC data signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/015—High-definition television systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/08—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division
    • H04N7/0803—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division using frequency interleaving, e.g. with precision offset
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/08—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division
    • H04N7/081—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division the additional information signals being transmitted by means of a subcarrier
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/08—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division
    • H04N7/087—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division with signal insertion during the vertical blanking interval only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/10—Adaptations for transmission by electrical cable
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/16—Analogue secrecy systems; Analogue subscription systems
    • H04N7/173—Analogue secrecy systems; Analogue subscription systems with two-way working, e.g. subscriber sending a programme selection signal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/10—Mixing of images, i.e. displayed pixel being the result of an operation, e.g. adding, on the corresponding input pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G09G2370/045—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial
    • G09G2370/047—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial using display data channel standard [DDC] communication
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/025—Systems for the transmission of digital non-picture data, e.g. of text during the active part of a television frame
    • H04N7/035—Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/08—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division
    • H04N7/087—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division with signal insertion during the vertical blanking interval only
    • H04N7/088—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division with signal insertion during the vertical blanking interval only the inserted signal being digital

Definitions

  • the present invention relates to a communication system, a transmission device and a reception device, a communication method, and a program.
  • pixel data of an uncompressed image can be transmitted at high speed in one direction.
  • the present invention relates to a communication system, a transmission device and a reception device, a communication method, and a program that enable efficient data transmission in a communication interface such as High Definition Multimedia Interface (R).
  • R High Definition Multimedia Interface
  • HDMI Digital Versatile Disc
  • HDMI can implement HDCP (High-Bandwidth Digital Content Protection) for content copy prevention.
  • HDCP High-Bandwidth Digital Content Protection
  • HDMI (R) has been proposed to prevent unnecessary signal transmission in the vertical blanking interval or horizontal blanking interval (for example, HDMI (R)) (for example, (See Patent Document 1).
  • Patent Document 1 Japanese Patent Application Laid-Open No. 2005-102161
  • RGB Red, Green, Blue
  • 24-bit 8 bits X 3
  • high gradation images with multi-bit pixel data such as 10 bits and 12 bits, each of which is larger than 8 bits of RGB
  • the present invention has been made in view of such a situation, and can transmit pixel data of an uncompressed image in one direction at a high speed, for example, a communication interface such as HDMI (R). In this way, efficient data transmission can be performed.
  • a communication interface such as HDMI (R).
  • the communication system after receiving the performance information indicating the performance of the receiving device, from the interval from the vertical synchronization signal power of 1 to the next vertical synchronization signal, to the horizontal blanking interval and In the effective image section excluding the vertical blanking section, the pixel data of the uncompressed image for one screen is transmitted through multiple channels that transmit data with a fixed number of bits per pixel clock.
  • a transmission device that transmits the differential information in one direction to the reception device, and after transmitting the performance information, receives pixel data transmitted by the differential signal on the plurality of channels from the transmission device.
  • the transmission device is configured to adjust the frequency of the pixel clock so that the number of bits more than the fixed number of bits is assigned!
  • a sub-signal reception enable / disable judging means for determining and when the receiving device is capable of receiving a sub-signal the number of bits is smaller than the transmission pixel data which is the pixel data transmitted by the transmission means, and the main signal is composed of pixel data.
  • the sub-signal adding means constituting the transmission pixel data is transmitted to the effective image section immediately after the vertical blanking section in the vertical blanking section.
  • Information transmission control means for transmitting sub-signal information indicating whether or not the sub-signal is included in the transmission pixel data to be transmitted, and the receiving device transmits the differential signals in the plurality of channels. Based on the receiving means for receiving the transmitted pixel data and the sub-signal information transmitted in the vertical blanking interval, it transmits to the effective image interval immediately after the vertical blanking interval.
  • Sub-signal presence / absence determining means for determining whether or not the sub-signal is included in the transmitted pixel data; and when the sub-signal is included in the transmission pixel data, the sub-signal is determined from the transmission pixel data. Separating means.
  • the transmission unit adjusts the frequency of the pixel clock, whereby a pixel to which a number of bits equal to or greater than the fixed number of bits is allocated.
  • Data is transmitted to the receiving device in one direction by a differential signal on the plurality of channels. Further, based on the performance information, it is determined whether or not the receiving device can receive a sub-signal, and when the receiving device can receive the sub-signal, the pixel transmitted by the transmitting unit
  • the transmission pixel data is configured by adding the sub-signal to the pixel data of the main image having the pixel data power of which the number of bits is smaller than that of the transmission pixel data, which is data, and the vertical feedback section has its vertical feedback.
  • Sub-signal information indicating whether or not the sub-signal is included in the transmission pixel data transmitted in the effective image section immediately after the line section is transmitted.
  • the receiving means receives transmission pixel data transmitted by differential signals on the plurality of channels. Further, based on the sub-signal information transmitted in the vertical blanking interval, whether the sub-signal is included in the transmission pixel data transmitted in the effective image interval immediately after the vertical blanking interval. When the transmission pixel data includes the sub signal, the sub signal is separated from the transmission pixel data.
  • the transmission device after receiving performance information indicating the performance of the reception device, from the interval from the vertical synchronization signal power of 1 to the next vertical synchronization signal, the horizontal blanking interval and the vertical In the effective image section, which is the section excluding the blanking section, the pixel data of the uncompressed image for one screen is transmitted through multiple channels that transmit data of a fixed number of bits per pixel clock.
  • a transmission device that transmits a signal to a reception device in one direction using a differential signal, and by adjusting a frequency of the pixel clock, pixel data to which a bit number greater than the fixed bit number is allocated
  • Transmitting means for transmitting to the receiving device in one direction by differential signals in a plurality of channels, and a sub-device for determining whether the receiving device can receive a sub-signal based on the performance information.
  • the signal reception enable / disable determination unit and the reception device can receive the sub-signal, the pixel of the main image having the pixel data having a smaller number of bits than the transmission pixel data which is the pixel data transmitted by the transmission unit
  • the sub-signal adding means constituting the transmission pixel data is transmitted to the effective image section immediately after the vertical blanking section in the vertical blanking section.
  • information transmission control means for transmitting sub-signal information indicating whether or not the sub-signal is included in the transmission pixel data.
  • the communication method or program according to the second aspect of the present invention provides a horizontal blanking from the interval from the reception of performance information representing the performance of the receiving device to the vertical synchronization signal power of 1 to the next vertical synchronization signal. Excluding the interval and vertical blanking interval! In the effective image interval, which is the interval, the pixel data of the uncompressed image for one screen and the data of a fixed number of bits per clock of the pixel clock It is a communication method of a transmission apparatus that transmits a signal to a reception apparatus in one direction by a differential signal using a plurality of channels to be transmitted, or a program that is executed by a computer that controls the transmission apparatus.
  • pixel data to which the number of bits greater than the fixed number of bits is allocated is transmitted to the receiving device in one direction by the differential signal on the plurality of channels.
  • the receiving apparatus determines whether or not the receiving apparatus can receive a sub signal, and the receiving apparatus receives the sub signal. If the transmission pixel data can be transmitted, the transmission pixel data is added to the pixel data of the main image having the pixel data power having a smaller number of bits than the transmission pixel data which is the pixel data transmitted by the transmission unit. In the vertical blanking interval, sub-signal information indicating whether or not the sub-signal is included in the transmission pixel data transmitted in the effective image interval immediately after the vertical blanking interval is transmitted.
  • the receiving device receives, from the performance information indicating the performance of the receiving device, the vertical synchronizing signal power of 1 to the next vertical synchronizing signal, the horizontal blanking interval and the vertical
  • the effective image section which is the section excluding the blanking section, the pixel data of the uncompressed image for one screen is transmitted through multiple channels that transmit data of a fixed number of bits per pixel clock.
  • a transmission device that transmits a signal to a reception device in one direction using a differential signal, and by adjusting a frequency of the pixel clock, pixel data to which a bit number greater than the fixed bit number is allocated
  • Transmitting means for transmitting to the receiving device in one direction by differential signals in a plurality of channels, and a sub-device for determining whether the receiving device can receive a sub-signal based on the performance information.
  • the signal reception enable / disable determination unit and the reception device can receive the sub-signal, the pixel of the main image having the pixel data having a smaller number of bits than the transmission pixel data which is the pixel data transmitted by the transmission unit
  • the sub-signal adding means constituting the transmission pixel data is transmitted to the effective image section immediately after the vertical blanking section in the vertical blanking section.
  • a transmission device After transmitting the performance information to a transmission device comprising: information transmission control means for transmitting sub-signal information indicating whether or not the sub-signal is included in the transmission pixel data;
  • the receiving device that receives pixel data transmitted by a differential signal by a plurality of channels, and a transmission pixel that is transmitted by a differential signal by the plurality of channels.
  • Receive data The sub-signal is included in the transmission pixel data transmitted in the effective image section immediately after the vertical blanking interval based on the transmission means and the sub-signal information transmitted in the vertical blanking interval.
  • Sub-signal presence / absence determining means for determining whether the sub-signal is included in the transmission pixel data, and separating means for separating the sub-signal from the transmission pixel data when the transmission pixel data includes the sub-signal.
  • the communication method or program according to the third aspect of the present invention provides a horizontal blanking interval and a vertical interval from the interval from the reception of performance information representing the performance of the receiving device to the vertical synchronization signal power of 1 to the next vertical synchronization signal. Excluding the blanking interval!
  • the effective image interval which is the interval, multiple pixel data of uncompressed image data for one screen and data with a fixed number of bits per pixel clock are transmitted.
  • a transmission device that transmits a signal to a reception device in one direction using a differential signal. By adjusting the frequency of the pixel clock, the number of bits equal to or greater than the fixed number of bits is allocated.
  • Transmitting means for transmitting pixel data in one direction to the receiving device by differential signals in the plurality of channels, and whether the receiving device can receive a sub-signal based on the performance information no Sub-signal reception enable / disable determining means for determining whether or not the receiving apparatus can receive a sub-signal, and pixel data having a smaller number of bits than transmission pixel data that is pixel data transmitted by the transmitting means.
  • the sub-signal adding means constituting the transmission pixel data and the effective image immediately after the vertical blanking interval in the vertical blanking interval
  • a transmission device comprising information transmission control means for transmitting sub-signal information indicating whether or not the sub-signal is included in the transmission pixel data transmitted in a section
  • the communication method of the receiving apparatus that receives pixel data transmitted by differential signals on the plurality of channels from the transmitting apparatus or the computer that controls the receiving apparatus is implemented.
  • the reception device includes reception means for receiving transmission pixel data transmitted by differential signals on the plurality of channels, and the sub-signal transmitted in the vertical blanking interval.
  • the sub-signal is included in the transmission pixel data transmitted in the effective image section immediately after the vertical blanking section, and the sub-signal is transmitted to the transmission pixel data. Is included, the sub-signal is separated from the transmission pixel data. Including the steps of:
  • the sub-signal information transmitted in the vertical blanking interval before being transmitted in the effective image interval immediately after the vertical blanking interval. It is determined whether or not the subpixel is included in the transmission pixel data. When the subpixel is included in the transmission pixel data, the subsignal is separated from the transmission pixel data.
  • pixel data of an uncompressed image can be transmitted at high speed in one direction.
  • a communication interface such as HDMI (R)
  • the efficiency is improved.
  • Data transmission can be performed.
  • FIG. 1 is a block diagram showing a configuration example of an embodiment of an AV system to which the present invention is applied.
  • FIG. 2 is a block diagram showing a configuration example of an HDMI (R) source 53 and an HDMI (R) sink 61.
  • FIG. 3 is a block diagram showing a configuration example of a transmitter 72 and a receiver 81.
  • FIG. 4 A diagram showing a transmission interval of transmission using three TMDS channels # 0!
  • FIG. 5 is a timing chart showing the relationship between the control bits CTLO and CTL1, the data island period, and the control period.
  • FIG. 6 is a timing chart showing the transmission timing of pixel data of an image transmitted in the current HDMI (R) video data section.
  • FIG. 7 is a timing chart showing the transmission timing of pixel data when transmitting a 30-bit image in the HDMI (R) video data section.
  • FIG. 8 is a timing chart showing the transmission timing of pixel data when transmitting a 36-bit image in the video data section of HDMI (R).
  • FIG. 9 is a timing chart showing pixel data transmission timing when a 48-bit image is transmitted in the HDMI (R) video data section.
  • FIG. 10 A diagram showing a VSDB format in E-EDID.
  • FIG. 11 is a diagram showing a format of a general control packet.
  • FIG. 12 A diagram showing the relationship between Byte # SBl bits CDO, CD1, CD2 of a subpacket and an image transmitted in a video data section.
  • FIG. 13 is a flowchart for explaining the operation of the HDMI (R) source 53 corresponding to deep color HDMI (R)! /.
  • FIG. 14 is a flowchart for explaining the operation of the HDMI (R) sink 61 corresponding to deep color HDMI (R)! /.
  • FIG. 15 is a diagram for explaining transmission of pixel data of a main image having a gradation V lower than that of a deep color mode image determined by an HDMI (R) source 53.
  • FIG. 16 is a diagram for explaining an assignment method for assigning sub-signals to transmission pixel data.
  • FIG. 17 is a diagram showing a VSDB format in E-EDID.
  • FIG. 18 is a diagram showing a format of a general control packet.
  • FIG. 19 is a diagram showing the relationship between the bits SDO, SD1, SD2 of Byte # SB2 of the subpacket and the number of bits of the sub signal.
  • FIG. 20 is a block diagram showing a configuration example of a source signal processing unit 71.
  • FIG. 22 is a flowchart for explaining the operation of the HDMI (R) source 53 corresponding to the extended HDMI (R)! /;
  • FIG. 23 is a block diagram showing a configuration example of a sync signal processing unit 82.
  • FIG. 24 is a flowchart illustrating the operation of the HDMI (R) sink 61 corresponding to the extended HDMI (R)! /;
  • FIG. 25 is a block diagram illustrating a configuration example of an embodiment of a computer to which the present invention has been applied.
  • FIG. 26 is a block diagram showing a system configuration example according to one embodiment of the present invention.
  • FIG. 27 is an explanatory diagram showing a transmission channel configuration example according to one embodiment of the present invention. 28] It is explanatory drawing which shows the bit structural example by one embodiment of this invention.
  • FIG. 32 is an explanatory diagram showing a display example of a main image and a sub image according to an embodiment of the present invention.
  • FIG. 33 is an explanatory diagram showing an example of data packing of the HDMI standard (an example of 1 pixel 8 bits).
  • FIG. 34 is an explanatory diagram showing an example of data packing of the HDMI standard (example of 10 bits per pixel).
  • FIG. 35 is a diagram showing RGB 4: 4: 4 with respect to a 24-bit color depth.
  • FIG. 36 is a diagram showing signal mapping and timing for transferring 24-bit YCBCR 4: 2: 2 data with HDMI (R).
  • FIG. 37 is a diagram showing signal mapping and timing for transferring 24-bit YCBCR 4: 4: 4 data via HDMI (R).
  • FIG. 38 This figure clearly shows all “pixel encoding” for all color depths.
  • FIG. 39 is a diagram showing a group size and a sequence of HSYNC and VSYNC transmission within the group in the 24-bit mode.
  • FIG. 40 is a diagram showing a group size and a sequence of HSYNC and VSYNC transmission within the group in the 30-bit mode.
  • FIG. 41 is a diagram showing the group size and the sequence of HSYNC and VSYNC transmission within the group for the remaining 30-bit mode.
  • FIG. 42 is a diagram showing a group size and a sequence of HSYNC and VSYNC transmission within the group in the 36-bit mode.
  • FIG. 44 is a diagram showing a color depth value (CD field) of SB1.
  • FIG. 45 is a diagram showing specific PP values for each packing phase shown in the early packing phase table.
  • FIG. 46 is a diagram showing YCBCR 4: 2: 2 with a pixel double key.
  • FIG. 47 is a diagram showing a video color component range.
  • FIG. 48 is a state machine diagram for 24-bit mode.
  • FIG. 49 is a state machine diagram for 30-bit mode.
  • FIG. 50 is a state machine diagram for 36-bit mode.
  • FIG. 51 is a state machine diagram for 48-bit mode.
  • FIG.52 This figure shows the recommended N and desired CTS for 32kHz and multiples of 36-bit Z pixels.
  • FIG.53 This figure shows the recommended N and desired CTS for 44.1 kHz and multiples of 36-bit Z pixels.
  • FIG.54 This figure shows the recommended N and desired CTS for 48kHz and multiples of 36-bit Z pixels.
  • FIG. 55 is a diagram showing recommended N and desired CTS for 32 kHz for a 48-bit Z pixel.
  • FIG.56 This figure shows the recommended N and desired CTS for 44.1kHz and multiples of a 48-bit Z pixel.
  • FIG.57 This figure shows the recommended N and desired CTS for 48kHz and multiples of a 48-bit Z pixel.
  • FIG. 1 shows a configuration example of an embodiment of an AV (Audio Visual) system to which the present invention is applied.
  • AV Audio Visual
  • the AV system includes an HD (Hard Disk) recorder 41 and a display 42, and the HD recorder 41 and the display 42 are connected via a cable 43 for HDMI (R).
  • HD Hard Disk
  • the HD recorder 41 includes a recording / playback unit 51, a codec 52, an HDMI (R) source 53, and an HD 54, and performs recording and playback of data on the HD 54.
  • the recording / playback unit 51 encodes the encoded data obtained by encoding the image and accompanying audio baseband data supplied from the codec 52 using the MPEG (Moving Picture Experts Group) method or the like. To record.
  • the recording / reproducing unit 51 reproduces (reads out) the encoded data from the HD 54 and supplies it to the codec 52.
  • the codec 52 decodes the encoded data supplied from the recording / playback unit 51 into baseband image and audio data by the MPEG method or the like, and converts the baseband image and audio data into HDMI (R ) Supply to source 53 or external device not shown.
  • the codec 52 is, for example, a baseband supplied with an external device power (not shown). Encode the image and audio data of the
  • the HDMI (R) source 53 transmits the baseband image and audio data supplied from the codec 52 in one direction to the display 42 via the cable 43 by communication conforming to HDMI (R). To do.
  • the display 42 includes an HDMI (R) sink 61, a display control unit 62, and a display unit 63, and displays an image and the like.
  • the HDMI (R) sink 61 is connected via the cable 43 by communication conforming to HDMI (R) !, and is transmitted in one direction from the HDMI (R) source 53 of the HD recorder 41.
  • the received baseband image and audio data is received, and the image data is supplied to the display control unit 62.
  • the audio data received by the HDMI (R) sink 61 is supplied to, for example, a speaker (not shown) built in the display 42 and output.
  • the display control unit 62 controls (drives) the display unit 63 based on the baseband image data supplied from the HDMI (R) sink 61, whereby the display unit 63 displays the corresponding image. Is displayed.
  • the display unit 63 is, for example, a CRT (Cathode Ray Tube) or an LCD (Liquid Crystal).
  • the recording / playback unit 51 plays back the HD54 force encoded data, Supply to codec 52.
  • the codec 52 decodes the encoded data supplied from the recording / playback unit 51 into baseband image and audio data, and converts the baseband image and audio data into H
  • the HDMI (R) source 53 transmits the baseband image and audio data supplied from the codec 52 in one direction to the display 42 via the cable 43 by communication conforming to HDMI (R). To do.
  • the display 42 uses HDMI (R) sink 61 power HDMI (R) compliant communication to Connected via HD 43, receive the baseband image and audio data sent in one direction from the HDMI (R) source 53 of the HD recorder 41, and transfer the image data In addition to being supplied to the display control unit 62, audio data is supplied to a speaker (not shown).
  • HDMI (R) sink 61 power HDMI (R) compliant communication to Connected via HD 43, receive the baseband image and audio data sent in one direction from the HDMI (R) source 53 of the HD recorder 41, and transfer the image data
  • audio data is supplied to a speaker (not shown).
  • the display control unit 62 controls the display unit 63 based on the image data supplied from the HDMI (R) sink 61, and thereby the corresponding image is displayed on the display unit 63.
  • FIG. 2 shows a configuration example of the HDMI (R) source 53 and the HDMI (R) sink 61 in FIG.
  • the HDMI (R) source 53 is a section obtained by excluding the horizontal blanking section and the vertical blanking section from the section from one vertical synchronizing signal to the next vertical synchronizing signal (hereinafter referred to as a video field as appropriate).
  • a video field As appropriate
  • differential signals corresponding to pixel data of an uncompressed image for one screen are sent to the HDMI (R) sink 61 through a plurality of channels.
  • the differential signal corresponding to the audio data attached to the image, the control packet (Control Packet), and other auxiliary data, etc. is transmitted via HDMI ( R) Send to sink in one direction.
  • the HDMI (R) source 53 includes a source signal processing unit 71 and a transmitter 72.
  • the source signal processing unit 71 is supplied with baseband uncompressed image (Video) and audio (Audio) data from the codec 52 (FIG. 1) or the like.
  • the source signal processing unit 71 performs necessary processing on the image and sound data supplied thereto and supplies the processed data to the transmitter 72. Further, the source signal processing unit 71 exchanges control information, status notification information (ControlZStatus), and the like with the transmitter 72 as necessary.
  • the transmitter 72 converts the pixel data of the image supplied from the source signal processing unit 71 into a corresponding differential signal, and uses three TMDS channels # 0, # 1, # 2 that are multiple channels. Then, serial transmission is performed in one direction to the HDMI (R) sink 61 connected via the cable 43.
  • the transmitter 72 is connected to the pixel clock synchronized with the pixel data transmitted through the three TMDS channels # 0, # 1, and # 2 via the cable 43 via the TMDS clock channel. (R) Send to sink 61.
  • the HDMI (R) sink 61 receives differential signals corresponding to pixel data transmitted in one direction from the HD MI (R) source 53 in a plurality of channels in the active video section. In the horizontal blanking interval and vertical blanking interval, differential signals corresponding to auxiliary data and control data transmitted in one direction from the HDMI (R) source are received on a plurality of channels.
  • the HDMI (R) sink 61 includes a receiver 81 and a sync signal processing unit 82.
  • the receiver 81 is connected to the TMDS channels # 0, # 1, and # 2 via the cable 43, and corresponds to pixel data transmitted from the HDMI (R) source 53 in one direction.
  • the differential signal and the differential signal corresponding to the auxiliary data and control data are received in synchronization with the pixel clock transmitted from the HDMI (R) source 53 via the TMDS clock channel.
  • the receiver 81 converts the differential signal into corresponding pixel data, auxiliary data, and control data, and supplies the converted signal to the sync signal processing unit 82 as necessary.
  • the sync signal processing unit 82 performs necessary processing on the data supplied from the receiver 81 and supplies the processed data to the display control unit 62 and the like. In addition, the sync signal processing unit 82 exchanges information for control, information notifying the status (ControlZStatus), and the like with the receiver 81 as necessary.
  • the pixel data, auxiliary data, and control data are synchronized with the pixel clock from the HDMI (R) source 53 to the HDMI (R) sink 61, and are all synchronized.
  • Three TMDS channels as transmission channels for serial transmission in the direction In addition to # 0 !, # 2, and TMDS clock channel as the transmission channel for transmitting the pixel clock, there are transmission channels called DDC (Display Data Channel) and CEC line.
  • the DDC is used by the HDMI (R) source 53 to read E—EDID (Enhanced Extended Display Identification Data) from the HDMI (R) sink 61 connected via the cable 43.
  • E—EDID Enhanced Extended Display Identification Data
  • the HDMI (R) sink 61 stores E-EDID, which is performance information related to its own performance (configuration / capability), in addition to the receiver 81! /, And EDID ROM (Read Only Memory ) (Not shown).
  • the HDMI (R) source 53 is connected via the cable 43!, And the HDMI (R) sink 61 reads the E—EDID of the HDMI (R) sink 61 via the DDC, and the E— Based on EDID, the performance and settings of HDMI (R) sink 61, for example, the format (profile) of the image (e.g. RGB (Red) , Green, Blue) and YCBCR4: 4: 4, YCBCR4: 2: 2).
  • the HDMI (R) source 53 stores the E-EDID in the same manner as the HDMI (R) sink 61, and transmits the E-EDID to the HDMI (R) sink 61 as necessary. be able to.
  • the CEC line is used for bidirectional communication of control data between the HDMI (R) source 53 and the HDMI (R) link 2.
  • FIG. 3 shows a configuration example of the transmitter 72 and the receiver 81 in FIG.
  • the transmitter 72 has three encoder Z serializers 72A, 72B, and 72C corresponding to three TMDS channels # 0! And # 2, respectively. Then, each of the encoder Z serializers 72A, 72B, and 72C encodes pixel data, auxiliary data, and control data supplied thereto, converts them into parallel data, serial data, and transmits them as differential signals.
  • the B component (B component) is sent to the encoder Z serializer 72A
  • the G component (G component) is the encoder.
  • the R component (R component) is supplied to the encoder Z serializer 72C to the Z serializer 72B.
  • auxiliary data for example, there are audio data and control packets.
  • the control packets are supplied to, for example, the encoder Z serializer 72A
  • the audio data are supplied to, for example, the encoder Z serializers 72B and 72C.
  • control data includes a 1-bit vertical synchronization signal (VSYNC), a 1-bit horizontal synchronization signal (HSYNC), and 1-bit control bits CTLO, CTL1, CTL2, and CT L3,
  • VSYNC vertical synchronization signal
  • HSELNC horizontal synchronization signal
  • CTLO 1-bit control bits CTLO, CTL1, CTL2, and CT L3
  • the vertical synchronization signal and horizontal synchronization signal are supplied to the encoder Z serializer 72A
  • control bits CTLO and CTL1 are supplied to the encoder Z serializer 72B
  • control bits CTL2 and CTL3 are supplied to the encoder Z serializer 72C.
  • the encoder Z serializer 72A transmits the B component of the pixel data, the vertical synchronization signal and the horizontal synchronization signal, and auxiliary data supplied thereto in a time division manner.
  • the encoder Z serializer 72A converts the B component of the pixel data supplied thereto into parallel data in units of 8 bits, which is a fixed number of bits. Further, the encoder Z serializer 72A encodes the parallel data, converts it into serial data, and transmits it through the TMDS channel # 0.
  • the encoder Z serializer 72A encodes 2-bit parallel data of the vertical synchronization signal and horizontal synchronization signal supplied thereto, converts the data into serial data, and transmits the serial data through the TM DS channel # 0.
  • the encoder Z serializer 72A converts the auxiliary data supplied thereto into 4-bit unit parallel data. Then, the encoder Z serializer 72A encodes the parallel data, converts it into serial data, and transmits it through TMDS channel # 0.
  • the encoder Z serializer 72B transmits the G component of the pixel data, control bits CTLO and CTL1, and auxiliary data supplied thereto in a time division manner.
  • the encoder Z serializer 72B sets the G component of the pixel data supplied thereto as parallel data in units of 8 bits, which is a fixed number of bits. Further, the encoder Z serializer 72B encodes the parallel data, converts it into serial data, and transmits it through the TMDS channel # 1.
  • the encoder Z serializer 72B has control bits CTLO and CT supplied thereto. Encodes 2-bit parallel data of LI, converts it into serial data, and transmits it with TMDS channel # 1.
  • the encoder Z serializer 72B converts the auxiliary data supplied thereto into 4-bit unit parallel data. Then, the encoder Z serializer 72B encodes the parallel data, converts it into serial data, and transmits it through the TMDS channel # 1.
  • the encoder Z serializer 72C transmits the R component of the pixel data, control bits CTL2 and CTL3, and auxiliary data supplied thereto in a time division manner.
  • the encoder Z serializer 72C uses the R component of the pixel data supplied thereto as parallel data in units of 8 bits, which is a fixed number of bits. Further, the encoder Z serializer 72C encodes the parallel data, converts it into serial data, and transmits it through the TMDS channel # 2.
  • the encoder Z serializer 72C encodes the 2-bit parallel data of the control bits CTL2 and CTL3 supplied thereto, converts the data into serial data, and transmits the serial data using the TMDS channel # 2.
  • the encoder Z serializer 72C converts the auxiliary data supplied thereto into 4-bit unit parallel data. Then, the encoder Z serializer 72C encodes the parallel data, converts it into serial data, and transmits it through the TMDS channel # 2.
  • the receiver 81 includes three Rikanori Z decoders 81A, 81B, and 81C corresponding to the three TMDS channels # 0 to # 2, respectively. Then, each of the recovery Z decoders 81A, 81B, and 81C receives pixel data, auxiliary data, and control data transmitted by differential signals on the TMDS channels # 0 to # 2. Furthermore, each of the recovery Z decoders 81A, 81B, and 81C converts pixel data, auxiliary data, and control data from serial data to parallel data, and further decodes and outputs the converted data.
  • the recovery Z decoder 81A has the B component of the pixel data transmitted as a differential signal on the TMDS channel # 0, the vertical synchronization signal, the horizontal synchronization signal, and the auxiliary data. Receive.
  • the recovery Z decoder 81A converts the B component of the pixel data, the vertical synchronization signal, the horizontal synchronization signal, and the auxiliary data from serial data to parallel data, and decodes and outputs them.
  • the recovery Z decoder 81B receives the G component of the pixel data, the control bits CTLO and CTL1, and the auxiliary data transmitted by the differential signal on the TMDS channel # 1.
  • the Likanori Z decoder 81B converts the G component of the pixel data, the control bits CTLO and CTL1, and auxiliary data into parallel data, decodes and outputs the parallel data.
  • the recovery Z decoder 81C receives the R component of pixel data, control bits CTL2 and CTL3, and auxiliary data transmitted as a differential signal on the TMDS channel # 2. Then, the recovery Z decoder 81C converts the R component of the pixel data, the control bits CTL2 and CTL3, and auxiliary data into serial data, and decodes and outputs the parallel data.
  • FIG. 4 shows an example of a transmission section (period) in which various transmission data are transmitted on the three TMDS channels # 0! And # 2 of HDMI (R).
  • Fig. 4 shows various transmission data when a progressive image of horizontal X vertical force 20 X 480 pixels is transmitted to TMDS channel # 0! The transmission section is shown.
  • TMDS channels # 0! And # 2 of HDMI are transmitted in the video field (Video Field) according to the type of transmission data. There are three types of sections: Video Data period, Data Island period, and Control period.
  • the video field is a period from the vertical synchronization signal of 1 (rising edge (active edge)) force to the next vertical synchronization signal, a horizontal blanking period, a vertical blanking period ( vertical blanking), and the horizontal blanking interval and vertical blanking interval from the video field are divided into active video intervals (Active Video).
  • the video data section (the part with diagonal lines on the left ascending (right descending) in FIG. 4) is allocated to the active video section. In the video data section, the image data for one uncompressed screen is allocated. Pixel (active pixel) data is transmitted.
  • the data island section (the part with diagonal lines on the upper right (downward left) in FIG. 4) and the control section (the part with vertical lines in FIG. 4) are It is assigned to the horizontal blanking section and the vertical blanking section, and auxiliary data is transmitted in the data island section and the control section.
  • the data island section is assigned to a part of the horizontal blanking section and the vertical blanking section.
  • auxiliary data is data not related to control, for example, voice data. Packets are transmitted.
  • the control section is allocated to other parts of the horizontal blanking section and the vertical blanking section.
  • auxiliary data is data related to control, for example, a vertical synchronization signal and a horizontal blanking section.
  • a synchronization signal, a control packet, and the like are transmitted.
  • TDMS clock channel (Fig.
  • the frequency of the pixel clock transmitted in 2) is, for example, 165 MHz.
  • the transmission rate of the data island period is about 500 Mbps.
  • FIG. 5 shows the relationship between the control bits CTLO and CTL1, the data island period, and the control period.
  • control bits CTLO and CTL1 indicate two states, a device enable state and a device disable state, as shown first in FIG. Can do. Note that in the first figure from the top of Fig. 5, the device enable state is represented by an H (High) level, and the device disable state is represented by an L (Low) level.
  • control bits CTLO and CTL1 are disabled in the data island period.
  • the device enable state is entered, thereby distinguishing the data island section from the control section.
  • the auxiliary data is not related to the control. For example, audio data or the like is transmitted.
  • the auxiliary data is data related to control. For example, a control packet, a preamble, etc. are transmitted.
  • the vertical synchronization signal and the horizontal synchronization signal are also transmitted as shown in the fourth from the top in FIG.
  • FIG. 6 is a timing chart showing the transmission timing of pixel data of an image transmitted in the current HDMI (R) video data section.
  • RGB4: 4: 4 pixel data of images in three formats of RGB4: 4: 4, YCBCR4: 4: 4, and YCBCR4: 2: 2 are transmitted using TMDS channels # 0 to # 2.
  • RGB4: 4: 4 for example, among the above three formats.
  • HD CP which is a technology for preventing content copying employed in HDMI (R)
  • data is scrambled in units of 8 bits. Therefore, in one TMD S channel, data is transmitted in units of a fixed number of bits per pixel of the pixel clock, that is, in units of 8 bits that are subject to HDCP processing.
  • TMDS channel 8-bit data is transmitted per one pixel clock, so according to three TMDS channels # 0 to # 2, per one clock, 24-bit data can be transmitted.
  • the 8-bit B component of the pixel data of one pixel of the 24-bit image is TMDS channel # 0 as shown in Fig. 6.
  • the 8-bit G component is transmitted on TMDS channel # 1
  • the 8-bit R component is transmitted on TMDS channel # 2.
  • each of the R component, G component, and B component is a multi-bit pixel such as 10 bits or 12 bits larger than 8 bits.
  • the transmission power of 24-bit images is achieved by transmitting 8-bit data per pixel of the Pixenore clock in one TMDS channel. Therefore, transmission of high-gradation images is simply performed by transmitting data of more than 8 bits, for example 10 bits or 12 bits, per pixel clock in one TMDS channel. Can be done.
  • HDCP which is a technology for preventing content copying adopted in HDMI (R)
  • R is scrambled in units of 8 bits, so in one TMDS channel.
  • data is transmitted in units of bits other than 8 bits per pixel clock, it becomes difficult to apply HDCP, and as a result, data transmission conforming to HDMI (R) is performed. It becomes difficult.
  • the pixel clock frequency is 165MHz when transmitting 24-bit images.
  • FIG. 7 is a timing chart showing the transmission timing of pixel data when a 30-bit image is transmitted in the video data section of HDMI (R).
  • Transmission of 30-bit images is as follows: B component is TMDS channel # 0, G component is TMDS channel # 1, R component is TMDS channel # 2, and 1 pixel clock is transmitted. In fact, it is the same as 24-bit image transmission in that 8-bit data is transmitted.
  • the LSB (Least Significant Bit) force of the 10-bit component to the MSB (Most Significant Bit) are represented by bO to b9.
  • the R component, G component, or B component of the i-th pixel in the raster scan order of the pixels that make up the image, respectively, R # i— 1 component, G # i— 1 component, or B # i— represents 1 and is based on a clock (pulse) with a pixel clock
  • the B component is transmitted with the lower 8-bit bO or b7 power clock # 0 of the 10-bit B # 0 component, and the 10-bit B # 0 component is transmitted.
  • a total of 8 bits including the remaining upper 2 bits b8 and b9 and the lower 6 bits bO or b5 of the 10-bit B # 1 component of the next pixel are transmitted with clock # 1.
  • the remaining high-order 8 bits b2 to b9 of the 10-bit B # 3 component are transmitted with clock # 4.
  • the B component of 4 pixels is transmitted with 5 clocks of B # 0 to B # 3 component power clock # 0 to # 4 and the B component of 4 pixels is 5 in the same manner. Transmitted by clock
  • the power transmitted with 8-bit B component power in 1 clock For 30-bit images, 4 pixels with 10-bit B component power in 5 clocks It is transmitted. Therefore, for 30-bit images, the B component is transmitted using a pixel clock with a frequency 5Z4 times that of 24-bit images, so that one frame of a 30-bit image has the same time as one frame of a 24-bit image. Can be transmitted.
  • Components other than the B component of the 30-bit image that is, the G component and the R component are also transmitted in the same manner as the B component.
  • transmission of pixel data of 4 pixels in 5 clocks means that the transmission unit is repeated as a transmission unit.
  • a 30-bit image transmission unit consists of five phases.
  • a high gradation image having a gradation higher than that of the 30-bit image that is, each of the R component, the G component, and the B component is, for example, 12
  • each of the R component, the G component, and the B component is a 12-bit 36 Bit images can be transmitted.
  • FIG. 8 is a timing chart showing pixel data transmission timing when a 36-bit image is transmitted in the HDMI (R) video data section.
  • the transmission of 36-bit images is as follows: B component is TMDS channel # 0, G component is TMDS channel # 1, R component is TMDS channel # 2, and 1 pixel clock is transmitted. In fact, it is the same as 24-bit image transmission in that 8-bit data is transmitted. [0121] However, in the transmission of a 24-bit image, since one component power of one pixel is 3 ⁇ 4 bit, the 8-bit component power is transmitted by one clock of the pixel clock, whereas a 36-bit image is transmitted. In transmission, since one component of one pixel is 12 bits, the transmission of a 36-bit image is the same as that of a 24-bit image in that it is transmitted over multiple clocks of its 12-bit component power pixel clock. Different from transmission.
  • the B component is the same as the 12-bit B # 0 component as shown in FIG.
  • B # 0 and B # 1 components which are B components of 2 pixels, are transmitted with 3 clocks of clock # 0 and # 2, and so on.
  • the component is transmitted in 3 clocks.
  • Components other than the B component of the 36-bit image that is, the G component and the R component are also transmitted in the same manner as the B component.
  • the transmission unit In the transmission of a 36-bit image, the transmission unit is repeated with transmission of pixel data of 2 pixels in 3 clocks as a transmission unit. Therefore, the transmission unit for 36-bit images consists of three phases.
  • FIG. 9 shows that a 48-bit image is transmitted in the video data section of HDMI (R).
  • R is a timing chart showing the transmission timing of pixel data in the case of
  • the B component is TMDS channel # 0
  • the G component is TMDS channel # 1
  • the R component is TMDS channel # 2
  • the pixel clock is 1 clock. In fact, it is the same as 24-bit image transmission in that 8-bit data is transmitted.
  • the B component is the lower order of the 16-bit B # 0 component as shown in FIG. 8-bit bO or b7 power is transmitted on clock # 0, and the remaining upper 8-bit b8 to bl5 power of 16-bit B # 0 component is transmitted on clock # 1.
  • B # 0 component which is the B component of one pixel, is transmitted with two clocks, clocks # 0 and # 1, and the B component of one pixel is transmitted with two clocks in the same manner. Is done.
  • components other than the B component of the 48-bit image that is, the G component and the R component are also transmitted in the same manner as the B component.
  • the current HDMI ( R) TMDS channel transmits pixel data with a fixed number of bits transmitted per pixel clock, more than 8 bits, 10 bits, 12 bits, and 16 bits assigned to each component, that is, 30 Bit images, 36-bit images, and 48-bit images can be transmitted at any time using the current HDMI (R) TMDS channel.
  • the TMD of the current HDMI (R) can be adjusted by adjusting the pixel clock frequency.
  • high-gradation images can be transmitted using the current HDMI (R) TMDS channel as is. color) HDMI (R), for example, when an HDMI (R) source conforming to deep color HDMI (R) transmits high-gradation images, the communication partner HDMI (R) R) It is necessary to recognize whether the sink is compatible with (or complies with) Deep Color HDMI (R)!
  • the HDMI (R) sink is compatible with deep color HDMI (R)! /,
  • E-EDID which is performance information about the performance of the HDMI (R) sink. Can be described (included).
  • FIG. 10 shows VSDB (Vender Specific Definition Bit) in E-EDID.
  • bits # 4, # 5, # 6 from 1 ⁇ 8 of 8 6 # 6 of VSDB to 5th, 6th and 7th bits are unused (Reserved)
  • the bit Suport 1 30bit, Suport 1 36bit, Suport 1 36bit, S harm ij are assigned to the bits # 4, # 5 and # 6, respectively.
  • Bit Suport 30bit, Bit # assigned to bit # 4 of Bvte # 6 in VSDB Assigned to 5! /, Bit Suport—36bit and bit # 6 ⁇ Assigned to! /, Bit Suport—48bit does not support HDMI (R) sinks for high gradation images In other words, for example, when only a 24-bit image is supported, all are set to 0, for example.
  • the HDMI (R) sink supports the deep color HDMI (R)! /, The power of the HDMI (R) by describing it in the VSDB of E—EDID.
  • the source reads the E—EDID from the HDMI (R) sink and refers to the VSDB of the E—EDID to determine whether the HDMI (R) sink supports high-gradation images. ) If the sink is compatible with high-gradation images, it can recognize whether it corresponds to the difference between 30-bit, 36-bit, or 48-bit images.
  • the bit Suport-30bit, Suport-36bit, Suport-48bit shown in Fig. 10 can also be written in the E-EDID VSDB of the HDMI (R) source.
  • the E—EDID exchange between the HDMI (R) source and the HDMI (R) sink is performed when the HDMI (R) source and the HDMI (R) sink are connected or when the HDMI (R ) This is performed at a specific timing, such as when the source or HDMI (R) sink is turned on, and not periodically.
  • HDMI (R) source When supporting high-gradation images! /, It is 24-bit from HDMI (R) source to HDMI (R) sink.
  • an image is transmitted and a high gradation image is transmitted.
  • a 30-bit image, a 36-bit image, or a 48-bit image is transmitted.
  • the image transmission is performed in the video data section allocated to the active video section (active video) of the video field as described in FIG.
  • the MI (R) sink whether the image power transmitted in the video data section is a 24-bit image, a 30-bit image, a 36-bit image, or a 48-bit image depends on the video field including the video data section. It is desirable to be able to recognize
  • the information transmitted for each video field from the HDMI (R) source to the HDMI (R) sink is transmitted in the control section described in Fig. 4 in the vertical blanking section. There is a general control packet to be performed.
  • the deep color mode can be included in the general control packet and transmitted from the HDMI (R) source to the HDMI (R) sink for each video field.
  • FIG. 11 shows the format of the general control packet.
  • the general control packet has a packet header (General Control Packet Header) and a sub-packet (General Control Subpacket).
  • the upper side of FIG. 11 shows the packet header, and the lower side of FIG. Each packet is shown.
  • bits # 0, # 1, # 2 are Forces that are unused and set to 0
  • bits CD0, CD1, and CD2 representing deep force error mode are assigned to bits # 0, # 1, and # 2, respectively.
  • Figure 12 shows the video data included in the video field including the control period (Fig. 4) in which the general control packet with the sub-byte Byte # SBl bits CDO, CD1, CD2 and the sub-packet is transmitted. The relationship with the image transmitted in the section (Fig. 4) is shown.
  • HDMI (R) sink does not support high gradation images (Color Depth not indi cated), bits CDO, CD1, and CD2 representing deep color mode are all set to 0, as in the current HDMI (R).
  • HDMI (R) sink supports high gradation images! / If you are!
  • the bits CDO, CD1, and CD2 representing the deep color mode are, for example, 0, 0, and 1, respectively, and transmitted in the video data section.
  • the bits C DO, CD1, and CD2 representing the deep color mode are, for example, 1, 0, and 1, respectively.
  • the bits CDO, CD1, and CD2 representing the deep color mode are set to 0, 1, and 1, for example, respectively.
  • the bits CDO, CD1, and CD2 representing the deep color mode are all set to 1, for example.
  • the bits CDO, CD1, and CD2 representing the deep color mode are included in the general control packet and transmitted to the control section of the video field. It is possible to recognize whether the image power transmitted in the video data section of the video field is a 24-bit image, a 30-bit image, a 36-bit image, or a 48-bit image.
  • the HDMI (R) source 53 and the HDMI (R) sink 61 of FIG. 2 are compatible with deep color HDMI (R). , That H The operation of DMI (R) source 53 and HDMI (R) sink 61 will be described.
  • the HDMI (R) source 53 waits for the E—EDID of the HDMI (R) sink 61 to be transmitted from the HDMI (R) sink 61 via the DDC described in FIG. S 11! / Receive and receive the E-EDID.
  • the HDMI (R) source 53 receives the HDMI (R) sink 61 by referring to the E-EDID VSDB (FIG. 10) from the HDMI (R) sink 61 in step S12. It recognizes whether the image (supported image) that can be recorded is a 24-bit image, 30-bit image, 36-bit image, or 48-bit image, and the HDMI (R) sink 61 Determines the image to be transmitted in deep color mode, that is, three TMDS channels # 0 and # 2.
  • the image with the highest gradation among the images supported by the HDMI (R) sink 61 is displayed with three TMDS channels # 0 to # 2. It can be determined as an image to be transmitted.
  • the HDMI (R) sink 61 supports, for example, a 24-bit image, a 30-bit image, a 36-bit image, and a 48-bit image
  • the gradation is the highest and the 48-bit image power TMDS channel # 0
  • the HDMI (R) source 53 adjusts the frequency of the pixel clock in step S13, thereby starting output of the pixel clock corresponding to the deep color mode determined in step S12. Proceed to step S14.
  • step S14 the HDMI (R) source 53 starts transmission of the pixel data of the image represented by the deep color mode determined in step S12 through the TMDS channels # 0 to # 2.
  • step S31 the HDMI (R) sink 61 transmits its E-EDID to the HDMI (R) source 53 via the DDC (FIG. 2).
  • the HDMI (R) source 53 starts the output of the pixel clock, and when the general control packet is transmitted via the TMDS channels # 0 to # 2,
  • the HDMI (R) sink 61 receives the general control packet (FIGS. 11 and 12) from the HDMI (R) source 53, and refers to the bits CDO, CD1, and CD2 of the general control packet. Recognize the deep color mode of images transmitted between video data intervals.
  • the HDMI (R) sink 61 receives the image data of the deep color mode image recognized in step S32 via the TMDS channels # 0 to # 2 in synchronization with the pixel clock. ) Waiting for transmission from source 53, the pixel data is received in step S33.
  • steps S32 and S33 are performed for each video field.
  • the HDMI (R) source 53 determines the deep color mode, and transmits the image in the deep color mode on the TMDS channel # 0! For example, an image supplied as an object to be transmitted to the HDMI (R) source 53, for example, an image to be transmitted to the codec 52 (FIG. 1) It does not necessarily match the deep color mode image determined by HDMI (R) source 53.
  • the image to be transmitted may be an image having a gradation lower than that of the deep color mode image determined by the HDMI (R) source 53.
  • an image to be transmitted that is transmitted from the HDMI (R) source 53 to the HDMI (R) sink 61 is hereinafter referred to as a main image as appropriate.
  • the main image is an image having a gradation lower than that of the deep color mode image determined by the HDMI (R) source 53
  • the pixel data of the main image is, for example, shown in FIG. Is transmitted.
  • Figure 15 shows one TM DS channel when the deep color mode image is a 36-bit image and the main image is a lower-gradation 30-bit image than the deep color mode image. Show the transmitted pixel data, which is the pixel data transmitted (transmitted) with! /.
  • the image in deep color mode is a 36-bit image
  • the R, G, and B components of the pixel data of the 36-bit image are transmitted in one TMDS channel with the power of 12 bits.
  • the pixel data is 12-bit data as shown in FIG.
  • the R, G, and B components of the pixel data of the 30-bit image are 10 bits.
  • the pixel data of the main image to be transmitted with one TMDS channel is 10 bits of data that is less than the 12 bits of the transmitted pixel data!
  • the HDMI (R) source 53 uses, for example, the pixel of the main image as shown in FIG.
  • the data is assigned to the upper bits of the transmission pixel data and transmitted in a so-called manner.
  • the transmitter 72 (FIG. 2) of the HDMI (R) source 53 is shown in FIG.
  • the 10-bit main image pixel data is assigned to the upper 10 bits of the 12-bit transmission pixel data and transmitted.
  • the receiver 81 (Fig. 2) of the HDMI (R) sink 61 is capable of receiving 12-bit transmission pixel data from the transmitter 72 of the HDMI (R) source 53. That 12-bit transmission pixel Of the data, only the main image pixel data assigned to the upper 10 bits is processed, and the remaining lower 2 bits are ignored (discarded).
  • the HDMI (R) source 53 and the HDMI (R) sink 61 support 36-bit images as described above, for example, the HDMI (R) source 53 is 12-bit. Transmission Transmits pixel data, and HDMI (R) sink 61 receives 12-bit transmission pixel data If the main image pixel data is less than 12-bit pixel data, the HDMI (R) source 53, which supports 36-bit images, will use the 12-bit transmitted pixel data. The lower bits to which the pixel data of the main image is not assigned are set to no signal (0). Then, in the HDMI (R) sink 61 corresponding to the 36-bit image, the 12-bit transmission pixel data from the HDMI (R) source 53 is processed as it is, and the resulting image is displayed.
  • the lower bits of the 12-bit transmission pixel data to which the main image pixel data is not assigned are no signal (0), so the HDMI (R) sink 61 displays the image. Is ignored.
  • the HDMI (R) sink 61 displays an image based on the pixel data assigned to the upper bits of the 12-bit transmission pixel data, that is, the main image. Therefore, with HDMI (R) sink 61, for example, if 8-bit or 10-bit pixel data is assigned to 12-bit transmission pixel data, an image based on the 8-bit or 10-bit pixel data is displayed.
  • the main image pixel data of the transmission pixel data sent from the HDMI (R) source 53 to the HD MI (R) sink 61 is allocated.
  • the lower B2—B1 bits that are not present are inefficient because they are virtually unused.
  • the bit to which the pixel data of the main image is not allocated is hereinafter referred to as a surplus bit as appropriate.
  • FIG. 16 shows an assignment method for assigning sub-signals to transmission pixel data.
  • the transmission pixel data (pixel data transmitted by one TMDS channel) is 12 bits, and the pixel data (one component) of the main image is 10 bits.
  • 10 bits of main image pixel data are allocated to the upper 10 bits of the transmission pixel data, so that the lower 2 bits of the transmission pixel data become extra bits.
  • sub-signal is, for example, a signal (data) with 8 bits as one unit, as shown in Fig. 16, one unit of sub-signal is 2 bits equal to the number of bits and the remainder.
  • the four data are assigned to the lower 2 bits, which are the surplus bits of the transmission pixel data of 4 pixels, respectively.
  • the image that is the sub-signal is, for example, a resolution of about 1Z4 of the main image ( (Number of pixels) can be used.
  • each of R, G, and B components is 10 bits
  • the transmission pixel data is, for example, 12 bits
  • the main image is, for example, an image of 1920 pixels x 1080 lines in which each of R, G, and B components is 8 bits, and the transmission pixel data is, for example, 12 bits, transmission is performed.
  • the lower 4 bits of the pixel data become extra bits.
  • an image of about 960 pixels x 720 lines, each of R, G, B components being 8 bits, can be assigned as sub-signals to the transmission pixel data for 1080 lines of the main image.
  • the sub signal is an 8-bit unit signal.
  • the sub-signal is allocated to the surplus bits of the transmission pixel data, and the transmission pixel data can be transmitted along with the main image through TMDS channel # 0! And # 2.
  • HDMI (R) Is called extended HDMI (R) to distinguish it from the current HDMI (R), the HDMI (R) source power sub signal corresponding to the extended HDMI (R) is used as a surplus bit of transmission pixel data.
  • the communication partner HDMI (R) sink is expanded HD. It is necessary to recognize whether or not it corresponds to MI (R).
  • HDMI (R) sink supports extended HDMI (R), for example, as described above, whether the HDMI (R) sink supports deep color HDMI (R) can be described in E-EDID, which is performance information related to HD MI (R) sink performance
  • FIG. 17 shows VSDB in E-EDID.
  • Bits Sub — 8 bits are all set to 0 when the HDMI (R) sink power sub-signal cannot be received, that is, when the sub-signal cannot be handled.
  • the bit Sub-2 bit is set to 1.
  • the bit Sub 4 bit is set to 1.
  • the bit Sub-8 bits is set to 1.
  • HDMI (R) source is HDMI (R Sink or Read the E-EDID and refer to the VSDB of the E-EDID to determine whether the HDMI (R) sink can handle the sub-signal, and that the HDMI (R) sink handles the sub-signal.
  • HDMI (R) source is HDMI (R Sink or Read the E-EDID and refer to the VSDB of the E-EDID to determine whether the HDMI (R) sink can handle the sub-signal, and that the HDMI (R) sink handles the sub-signal.
  • bit Sub 1 2 bit, Sub 4 bit, Sub 8 bit, Sub Data Support shown in FIG. 17 may also be described in the E (EDID) VSDB of the HDMI (R) source. it can.
  • the sub-signal assigned to the transmission pixel data is one of 2-bit, 4-bit, or 8-bit. The number is not limited to these.
  • the LSB power of Byte # 7 of VSDB is 5! 4th bit of 4th bit # 4! It is sub_2bit, Sub—4bit, Sub—8bit, Sub—Data— In Support, it is possible to set a value corresponding to the number of sub-signal bits assigned to the transmission pixel data. In this case, according to 4 bits # 4 to # 7, 16 bit numbers can be expressed.
  • the E-EDID exchange between the HDMI (R) source and the HDMI (R) sink is performed when the HDMI (R) source and the HDMI (R) sink are connected. It is performed at a specific timing, such as when the power of the HDMI (R) source or HDMI (R) sink is turned on, and not periodically.
  • the HDMI (R) source and the HDMI (R) sink support extended HDMI (R)
  • the HDMI (R) source to the HDMI (R) sink There can be a case where a sub signal is assigned to transmission pixel data to be transmitted and a case where a sub signal is not assigned.
  • the assigned sub signal may be 2 bits, 4 bits, or 8 bits.
  • the fact that the sub-signal is not assigned to the transmission pixel data means that the number of bits of the sub-signal assigned to the transmission pixel data is 0 as appropriate. Also expressed.
  • Transmission pixel data is transmitted in the video data section allocated to the active video section (Active Video) of the video field as described in FIG. , Transmissions transmitted in the video data section It is desirable that the sub-signal power assigned to the pixel data, 0 bit, 2 bits, 4 bits, or 8 bits, can be recognized for each video field including the video data section. ! /
  • the sub signal assigned to the transmission pixel data transmitted in the video data section included in the video field It is necessary to transmit information indicating whether it is 0 bits, 2 bits, 4 bits, or 8 bits (hereinafter referred to as sub-signal information as appropriate).
  • This sub-signal information is included in the general control packet transmitted in the control section (Fig. 4) in the vertical blanking section in the same manner as the deep color mode described above, and HDMI (R) for each video field. It can be transmitted from the source to the HDMI (R) sink.
  • FIG. 18 shows a general control packet including sub-signal information.
  • the general control packet has a packet header (General Control Packet Header) and a sub-nocket (General Control SubpacketJ).
  • the upper side of FIG. 18 shows the packet header, and the lower part of FIG. The side shows each subpacket.
  • bits # 0, # 1, and # 2 of the 1st, 2nd, and 3rd bits from LSB of Byte # SB 2 of the general control packet are unused and set to 0
  • the bits # 0, # 1, and # 2 are assigned the bit SDO, SD1, and SD2 power IJ as sub-signal information, respectively.
  • Figure 19 shows the video data included in the video field including the bit SDO, SD1, SD2 of Byte # SB2 of the subpacket and the control section (Fig. 4) in which the general control packet having the subpacket is transmitted. It shows the relationship with the number of sub-signal bits assigned to the transmission pixel data transmitted in the section (Fig. 4).
  • the sub-signal assigned to the transmission pixel data is ⁇ bits, that is, if no sub-signal is allocated to the transmission pixel data (Sub Data not Inserted), the sub-signal
  • the bits SDO, SD1, SD2 as information are the same as the current HDMI (R) Both are set to 0.
  • the bits SDO, SD1, SD2 as the sub signal information are set to 1, 0, 0, respectively, for example.
  • the bits SDO, SD1, SD2 as the sub signal information are set to 0, 1, 0, for example, respectively, and are assigned to the transmission pixel data.
  • the bits SDO, SD1, and SD2 as sub-signal information are, for example, 1, 1, and 0, respectively.
  • the HDMI (R) sink by including the bits SDO, SD1, and SD2 as sub-signal information in the general control packet and transmitting them in the control section of the video field, the HDMI (R) sink It is possible to recognize whether the sub-signal assigned to the transmission pixel data transmitted in the video data section of the video field is 0 bit, 2 bits, 4 bits, or 8 bits. it can.
  • FIG. 20 shows a configuration example of the source signal processing unit 71 of the HDMI (R) source 53 when the HDMI (R) source 53 of FIG. 2 supports extended HDMI. ! /
  • a source signal processing unit 71 includes a main image processing unit 101, a sub signal adding unit 102, a sub signal processing unit 103, a sub signal related information insertion unit 104, a sub signal reception availability determination unit 105, and a sub signal.
  • the allocation bit number determination unit 106, the sub signal frame information transmission control unit 107, and the deep color mode determination unit 108 are configured.
  • the main image processing unit 101 is supplied with, for example, a main image having R, G, and B components.
  • the main image processing unit 101 performs necessary processing on the main image supplied thereto, and supplies pixel data of the main image to the sub signal adding unit 102.
  • the main image processing unit 101 detects the number of pixels (number of effective pixels) P in the video data section of the video field (Fig. 4) of the main image supplied thereto, and the sub-signal processing unit 103 To supply.
  • the main image processing unit 101 detects the number of bits B1 of each component of the pixel data of the main image supplied thereto and supplies the detected bit number B1 to the sub-signal allocation bit number determination unit 106.
  • the sub-signal adding unit 102 is supplied with pixel data of the main image having the bit number B1 from the main image processing unit 101, and is also supplied with a sub-signal from the sub-signal related information inserting unit 104 . Further, The sub signal adding unit 102 is supplied with the deep color mode from the deep color mode determining unit 108, and also represents the bit number B3 of the sub signal allocated to the transmission pixel data from the sub signal allocation bit number determining unit 106. The number of sub-signal allocation bits is supplied.
  • the sub signal adding unit 102 recognizes the bit number B2 of the transmission pixel data based on the deep color mode from the deep color mode determining unit 108. That is, for example, when the deep color mode represents a 24-bit image, a 30-bit image, a 36-bit image, or a 48-bit image, the sub-signal adding unit 102 is 8 bits, 10 bits, 12 bits, respectively. Bits or 16 bits are recognized as bit number B2 of the transmission pixel data.
  • the sub-signal adding unit 102 classifies the sub-signal supplied from the sub-signal related information insertion unit 104 for each sub-signal allocation bit number B3 from the sub-signal allocation bit number determination unit 106, and By adding the divided sub-signal, which is the sub-signal, as the lower bits of the pixel data with the bit number B1 supplied from the main image processing unit 101, the deep color mode power from the deep color mode determining unit 108 is also recognized.
  • sub-signal adding section 102 configures transmission pixel data with the number of bits of B2 for each of R, G, and B components.
  • the transmission pixel data of each component of R, G, B with the bit number B2 obtained by the sub signal adding unit 102 is supplied to the transmitter 72 (Fig. 2), and is transmitted through the TMDS channels # 0 to # 2, for example, Of the timings described with reference to FIGS. 6 to 9, transmission is performed at a timing corresponding to the bit number B2 of the transmission pixel data.
  • the sub-signal processing unit 103 is supplied with the sub-signal from the main image processing unit 101 in addition to the number of pixels P in the video data section of the main image. Further, the number of sub-signal allocation bits is supplied from the sub-signal allocation bit number determination unit 106 to the sub-signal processing unit 103.
  • the sub-signal processing unit 103 is supplied from the main image processing unit 101, and the number of pixels P in the video data section of the main image and the sub-signal allocation bit supplied from the sub-signal allocation bit number determination unit 106 Number B3 and force, can be transmitted in the video data section of one video field
  • the maximum amount of sub-signal data PX B3 is determined, and the amount of sub-signal data transmitted in the video data section of one video field (one frame) within the range of the maximum data amount PX B3 (hereinafter referred to as appropriate) D) (sub-signal additional unit data amount) is determined.
  • the sub signal processing unit 103 supplies the sub signal supplied thereto to the sub signal related information inserting unit 104 for each sub signal additional unit data amount D.
  • the sub-signal processing unit 103 supplies sub-signal information indicating whether or not the transmission pixel data includes a sub-signal to the sub-signal frame information transmission control unit 107.
  • the sub signal processing unit 103 supplies the sub signal of the sub signal additional unit data amount D to the sub signal related information insertion unit 104, that is, when there is a sub signal to be allocated to the transmission pixel data
  • Sub-signal information indicating that the sub-signal is included in the transmission pixel data is supplied to the sub-signal frame information transmission control unit 107.
  • the sub signal processing unit 103 does not supply the sub signal of the sub signal additional unit data amount D to the sub signal related information insertion unit 104, that is, there is no sub signal supplied to the sub signal related information insertion unit 104.
  • the sub-signal information indicating that the sub-signal is not included in the transmission pixel data is supplied to the sub-signal frame information transmission control unit 107.
  • Sub-signal related information insertion section 104 includes (inserts) sub-signal related information related to the sub-signal in the sub-signal of sub-signal additional unit data amount D from sub-signal processing section 103. This is supplied to the adding unit 102.
  • the VSDB (FIG. 17) of the E-EDID read from the HDMI (R) sink of the communication partner of the HDMI (R) source 53 is supplied to the sub-signal reception availability determination unit 105.
  • the sub signal reception availability determination unit 105 refers to the bit Sub—Data— Support (FIG. 17) of the VSDB supplied thereto, and the HDMI (R) of the communication partner of the HDMI (R) source 53
  • the sink determines whether the sub-signal can be received, that is, whether it can handle the sub-signal, and supplies the determination result to the necessary block.
  • the sub signal reception availability determination unit 105 determines that it can handle the HDMI (R) sink power sub signal of the communication partner of the HDMI (R) source 53, the sub signal 2 bit of the VSDB , Sub—4 bits, Sub—8 bits (see Figure 17), the HDMI (R) source 53's HDMI (R) sink's communication partner's HDMI (R) sink can handle the number of sub-signal bits. (Referred to as “the number of possible bits”) and supplies it to the sub-signal allocation bit number determination unit 106.
  • the sub-signal allocation bit number determination unit 106 is supplied with the bit number B1 of the pixel data of the main image from the main image processing unit 101 and from the sub-signal reception availability determination unit 105. , The available number of bits is supplied. Further, the deep color mode is supplied from the deep color mode determination unit 108 to the sub-signal allocation bit number determination unit 106.
  • the sub-signal allocation bit number determination unit 106 recognizes the bit number B2 of the transmission pixel data based on the deep color mode supplied from the deep color mode determination unit 108, and receives the main image from the main image processing unit 101.
  • the difference B2—Bl from the bit number B1 of the pixel data of B1, that is, the bit number B2—B1 of the surplus bits of the transmission pixel data is obtained.
  • the sub-signal allocation bit number determination unit 106 includes the number of bits that match the number of remaining bits B2-B1 of the transmission pixel data among the number of bits that can be handled from the sub-signal reception availability determination unit 105. In some cases, the number of bits is determined as the number of sub-signal allocation bits B3.
  • the number of bits that can be handled from the sub-signal reception availability determination unit 105 For example, in the case of three types of 2 bits, 4 bits, and 8 bits, the number of sub-signal allocation bits B3 is as follows: Determined by value.
  • the sub-signal allocation bit number B3 is 2 Determined in bits.
  • the sub signal allocation bit is set.
  • the number B3 is determined to be 4 bits or 2 bits, respectively.
  • the sub signal allocation bit is set.
  • the number B3 is determined to be 8 bits or 4 bits, respectively.
  • the sub-signal allocation bit number determining unit 106 includes the number of bits that match the number of remaining bits B2-B1 of the transmission pixel data among the number of bits that can be handled from the sub-signal reception availability determination unit 105. In this case, for example, the number of remaining bits of the transmission pixel data matches the number of bits less than B2-B1 in the number of bits that can be handled from the sub-signal reception availability determination unit 105. Of the number of bits that can be handled, for example, the maximum value can be determined as the number of sub-signal allocation bits B3.
  • the number of bits that can be handled from the sub-signal reception availability determination unit 105 does not include the number of bits B2—B1 of the remaining bits of the transmission pixel data.
  • the HDMI (R) source 53 does not transmit a sub signal, and the same processing as when the communication partner's HDMI (R) sink cannot handle the sub signal is performed.
  • the sub-signal allocation bit number determination unit 106 determines the sub-signal allocation bit number B3
  • the sub-signal allocation bit number B3 is converted to the sub-signal addition unit 102, the sub-signal processing unit 103, and the sub-signal frame. This is supplied to the information transmission control unit 107.
  • the sub-signal frame information transmission control unit 107 is supplied with sub-signal information indicating whether or not a sub-signal is included in the transmission pixel data from the sub-signal processing unit 103.
  • the deep color mode determination unit 108 supplies the deep color mode.
  • the sub-signal frame information transmission control unit 107 transmits the sub-signal information from the sub-signal processing unit 103 and the deep color mode from the deep color mode determination unit 108.
  • the general control packet (FIG. 18) including the sub-signal allocation bit number B3 supplied from the bit number determination unit 106 is transmitted to the transmitter 72 (FIG. 2).
  • the sub signal frame information transmission control unit 107 indicates that the sub signal information shown in FIG. Bits SDO, SDl, SD2 force are all set to 0, and bit CDO, CD1, CD 2 force General control packet set to a value representing the deep color mode from the deep color mode determination unit 108 (hereinafter referred to as appropriate) Transmission control is performed to cause the transmitter 72 to transmit a general control packet without a sub signal).
  • the bit S in FIG. DO, SD1, and SD2 are set to values representing the number of sub-signal allocation bits B3 from the sub-signal allocation bit number determining unit 106, and further, bits CDO, CD1, and CD2 are set to the deep color mode.
  • a transmission control is performed to cause the transmitter 72 to transmit a general control packet (hereinafter, referred to as a general control packet with a sub signal as appropriate) set to a value representing the deep color mode from the node determination unit 108.
  • the deep color mode determination unit 108 includes the HDMI of the communication partner of the HDMI (R) source 53.
  • the deep color mode decision unit 108 refers to the VSDB bit Suport— 30 bit, Suport— 36 bit, Suport— 48 bit (Fig. 17) supplied to the deep color mode decision unit 108.
  • the other party's HDMI (R) sink power If it is determined whether it supports high-gradation images, and it is determined that it does not support it, deep color mode, that is, three TMDS channels # 0 and # 2 Determine the image to be transmitted as a 24-bit image.
  • the deep color mode determining unit 108 determines that the HDMI (R) source 53 communication partner's HD MI (R) sink power is compatible with high-gradation images, Sarakuko and VSDB bits
  • Suport—30bit, Suport—36bit, Suport—48bit Fig. 17
  • the HDMI (R) sink of the communication partner of HDMI (R) source 53 is recognized!
  • the deep color mode that is, the image to be transmitted in the three TMDS channels # 0 to # 2 is determined.
  • the deep color mode determination unit 108 selects, for example, an image with the highest gradation from images supported by the HDMI (R) sink, for example, the deep color mode (three TMDS channels # 0, then # 2 determines the image to be transmitted).
  • the deep color mode determination unit 108 supplies the deep color mode to the sub signal addition unit 102, the sub signal allocation bit number determination unit 106, and the sub signal frame information transmission control unit 107.
  • the sub signal is assigned to the pixel data of the video data section of the video field (Fig. 4), that is, the lower bits of the transmission pixel data, and is assigned to the upper bits of the transmission pixel data.
  • sub-signals are not always assigned to all transmission pixel data.
  • the sub signal may be allocated to only a part of the transmission pixel data in the video data section, and the sub signal may not be allocated to the remaining transmission pixel data. is there.
  • the sub-signal related information insertion unit 104 converts the sub-signal with the sub-signal additional unit data amount D, that is, the sub-signal assigned to the transmission pixel data in the video data section of one video field (Fig. 4). At least sub-signal related information including information used to distinguish transmission pixel data to which the sub-signal is assigned is included.
  • the sub-signal related information includes, for example, sub-signal start information and sub-signal end information as shown on the right side of FIG. 21, and the sub-signal start information is sub-signal of sub-signal additional unit data amount D.
  • the sub signal end information is arranged at the end of the sub signal of the sub signal additional unit data amount.
  • the sub-signal start information is assigned to, for example, transmission pixel data of pixels constituting the first line (first horizontal line from the top) of the video data section of the video field shown in the left of FIG.
  • the sub signal of the sub signal additional unit data amount is sequentially assigned to the transmission pixel data of the pixels constituting the second and subsequent lines.
  • sub-signal additional unit data amount D is assigned to the transmission pixel data of the pixels constituting the second line and the (M + 1) -th line, the sub-signal end information is , It is assigned to the transmission pixel data of the pixels constituting the M + 2 line immediately after that.
  • the sub signal is allocated to the transmission pixel data of the pixels on and after the second line in the sub signal start information arranged at the head of the sub signal of the sub signal additional unit data amount D.
  • Information indicating the sub-signal type (attribute) such as image data, audio data, or text data, the sub-signal format, etc.
  • Information related to the sub-signals can be included.
  • the sub-signal end information arranged at the end of the sub-signal of the sub-signal additional unit data amount is assigned a unique code indicating the end of the sub-signal, and the end of the sub-signal. If the transmitted pixel data is the transmitted pixel data of a pixel in the middle of the pixels constituting the M + 1st line, information indicating the pixel position of the transmitted pixel data can be included.
  • one line power in the video data section of the video field for example, when composed of 1920 pixels, when assigning a sub signal to, for example, the lower 2 bits of transmission pixel data, 1 line is assigned.
  • the sub-signal additional unit data amount D is a data amount that is obtained by adding the data amount of the sub-signal start information and sub-signal end information included in the sub-signal. It is determined not to exceed the maximum amount of sub signal PX B3 that can be transmitted in the data interval.
  • the operation of the HDMI (R) source 53 when the source signal processing unit 71 of the HDMI (R) source 53 is configured as shown in FIG. 20 is compatible with MI (R). To do.
  • the pixel data of the main image is supplied to the main image processing unit 101 of the source signal processing unit 71 (Fig. 20).
  • the signal processing unit 103 is supplied.
  • main image processing unit 101 necessary processing is performed on the main image supplied thereto, and pixel data of the main image after the processing is supplied to the sub-signal adding unit 102.
  • the main image processing unit 101 detects the number of pixels (number of effective pixels) P in the video data section of the video field (Fig. 4) of the main image supplied thereto, and the sub-signal processing unit 103 To supply.
  • the main image processing unit 101 detects the number of bits B1 of each component of the pixel data of the main image. Then, it is supplied to the sub-signal allocation bit number determination unit 106.
  • the HDMI (R) source 53 waits for the E-EDID of the HDMI (R) sink 61 to be transmitted from the HDMI (R) sink 61 via the DDC described in FIG. In step S101, the E-EDID is received.
  • the E-EDID from the HDMI (R) sink 61 is the sub-signal reception availability determination unit 105 of the source signal processing unit 71 (Fig. 20) and the deep color mode determination unit.
  • the deep color mode determination unit 108 refers to the VSDB of the HDMI (R) sink 61 E-EDID (Fig. 17), so that the HDMI (R) sink 61 corresponds. Recognize whether it is a 24-bit image, a 30-bit image, a 36-bit image, or a 48-bit image. Furthermore, the deep color mode determination unit 108 determines the images to be transmitted on the three TMDS channels # 0 and # 2 from the images supported by the DMI (R) sink 61! Then, the deep color mode representing the image is supplied to the sub-signal adding unit 102, the sub-signal allocation bit number determining unit 106, and the sub-signal frame information transmission control unit 107.
  • the HDMI (R) sink 61 supports only 24-bit images, that is, the HDMI (R) sink 61 does not support high gradation images, the HDMI (R) The source 53 does not perform the processing after step S104 described later, but performs processing conforming to the current HDMI (R). Therefore, in this case, the transmission of the sub signal is not performed.
  • step S103 the HDMI (R) source 53 adjusts the frequency of the pixel clock to the frequency corresponding to the deep color mode determined in step S102, and starts outputting the pixel clock. Then, the process proceeds to step S104.
  • step S104 the sub-signal reception enable / disable judging unit 105 refers to the E-EDID VSDB bit Sub-Data-Support (Fig. 17) supplied to the HDMI (R) sink 61.
  • the HDMI (R) sink 61 it is determined whether the HDMI (R) sink 61 can receive the sub signal, that is, whether it can handle the sub signal.
  • step S104 If it is determined in step S104 that the HDMI (R) sink 61 cannot handle the sub signal, that is, the VSDB bit Sub Data Support (Fig. 17) If it is 0, which indicates that it cannot be handled, the process proceeds to step S105, and the HDMI (R) source 53 does not transmit the sub signal and the deep color mode determined in step S102 is transmitted. Transmit the pixel data of the image represented by TMDS channel # 0!
  • step S105 sub-signal frame information transmission control section 107 sets general control packets without sub-signals, that is, bits SDO, SD1, and SD2 in FIG. 18 are all set to 0.
  • CDO, CD1, and CD2 send the general control packet set to the value representing the deep color mode supplied from the deep color mode decision unit 108 in step S102 to the control section of the vertical blanking section of the video field (Fig. 4). Then, the data is transmitted to the transmitter 72 (FIG. 2), and the process proceeds to step S106.
  • step S106 the sub signal adding unit 102 uses only the pixel data of the main image supplied from the main image processing unit 101, and the number of bits corresponding to the deep color mode image determined in step S102 B2 Are transmitted to the transmitter 72. Thereby, the transmitter 72 transmits the transmission pixel data in the video data section of the video field, and the process proceeds to step S107.
  • transmission of the transmission pixel data is performed in synchronization with the pixel clock whose output has been started in step S103.
  • step S107 sub-signal adding section 102 still transmits it in the active video section of the video field (hereinafter referred to as the target video field as appropriate) that transmitted the transmission pixel data in the previous step S106. Determine whether there is transmission pixel data!
  • step S107 If it is determined in step S107 that there is transmission pixel data that has not yet been transmitted in the active video section of the target video field, the process returns to step S106, and transmission is still performed in the active video section of the target video field. As a result, the transmission pixel data is transmitted.
  • step S107 If it is determined in step S107 that there is no transmission pixel data not yet transmitted in the active video section of the target video field, that is, the active video section of the target video field?
  • step S108 the sub signal adding unit 102 determines whether or not there is a video field (frame) next to the video field of interest.
  • step S 108 If it is determined in step S 108 that the next video field of the target video field exists, the next video field force is newly set as the target video field, and step S105 Thereafter, the same processing is repeated thereafter.
  • step S108 If it is determined in step S108 that the video field next to the video field of interest does not exist, the process ends.
  • step S104 if it is determined in step S104 that the HDMI (R) sink 61 can handle the sub-signal, that is, the VSDB bit Sub-Data-Support (Fig. 17) handles the power sub-signal.
  • the sub-signal reception enable / disable judging unit 105 refers to the VSDB bits Sub-2 bit, Sub-4 bit, Sub-8 bit (Fig. 17), (R)
  • the number of bits that can be handled which is the number of sub-signal bits that can be handled by the sink 61, is recognized, supplied to the sub-signal allocation bit number determining unit 106, and the process proceeds to step S109.
  • step S109 the sub-signal allocation bit number determination unit 106, the bit number Bl of the pixel data of the main image from the main image processing unit 101, the number of bits that can be handled from the sub-signal reception availability determination unit 105, And sub-signal allocation that is the number of sub-signal bits allocated to the transmission pixel data as described above based on the bit number B2 of the transmission pixel data recognized from the deep color mode from the deep color mode determination unit 108.
  • the number of bits B3 is determined and supplied to the sub-signal adding unit 102, the sub-signal processing unit 103, and the sub-signal frame information transmission control unit 107, and the process proceeds to step S110.
  • the sub-signal processing unit 103 is supplied with the number of pixels P between video data sections of the main image from the main image processing unit 101, and from the sub-signal allocation bit number determination unit 106 with the number of sub-signal allocation bits.
  • B3 the sub-signal data to be transmitted in the video data section of one video field as described above from the pixel number P and the sub-signal allocation bit number B3 of the video data section of the main image.
  • Sub-signal additional unit data amount D which is the amount, is determined.
  • the sub-signal processing unit 103 determines whether there is a sub-signal to be added to the pixel data in the video data section of the video field in step S110! [0295] If it is determined in step SI 10 that there is a sub signal to be added to the pixel data in the video data section of the video field, that is, for example, the sub signal processing unit 103? Is supplied, the sub-signal processing unit 103 supplies the sub-signal with the sub-signal additional unit data amount D out of the sub-signals supplied thereto to the sub-signal related information inserting unit 104.
  • the sub-signal information indicating that the sub-signal is included in the transmission pixel data is supplied to the sub-signal frame information transmission control unit 107, and the process proceeds to step S111.
  • the HDMI (R) source 53 includes the sub-signal
  • the pixel data of the main image represented by the deep color mode determined in step S102 is transmitted by TMDS channel # 0!
  • sub-signal frame information transmission control section 107 responds to the sub-signal information from sub-signal processing section 103, that is, the general control packet with a sub-signal, that is, the bit in FIG. SDO, SD1, SD2 force Set to a value corresponding to the sub-signal allocation bit number B3, which is the number of sub-signal bits allocated to the transmission pixel data supplied from the sub-signal allocation bit number determination unit 106 in step S109.
  • the bit CDO, CD1, CD2 force The general control packet set to the value representing the deep color mode supplied from the deep color mode determination unit 108 in step S102 is transferred to the control section ( In Fig. 4), transmit to transmitter 72 (Fig. 2) and go to step S112.
  • step S 110 if it is determined in step S 110 that there is a sub-signal to be added to the pixel data in the video data section of the video field, as described above, the sub-signal processing unit 103 However, of the sub-signals supplied there, sub-signals corresponding to the sub-signal additional unit data amount D are provided.
  • the sub signal related information inserting unit 104 displays the sub signal related information related to the sub signal in FIG.
  • the sub signal adding section 102 is supplied to the sub signal adding section 102 as described above.
  • step S112 the sub signal adding unit 102 adds the sub signal from the sub signal related information inserting unit 104 to the configuration of the transmission image data, that is, the pixel data of the main image from the main image processing unit 101. Start appending.
  • sub-signal adding section 102 scans the sub-signal from sub-signal related information inserting section 104.
  • step S109 the number of sub-signal allocation bits supplied from the sub-signal allocation bit number determination unit 106 is classified into sub-signals for each B3 and added as lower bits of pixel data from the main image processing unit 101.
  • step S102 the transmission pixel data with the bit number B2 recognized from the deep color mode supplied from the deep color mode determination unit 108 in step S102, that is, the pixel data of the main image with the bit number B1 is assigned to the upper bits, Constitutes the transmission pixel data with the number of bits B2, with the sub-signal of B3 assigned to the lower bits.
  • the sub-signal adding unit 102 proceeds from step S112 to step S113, and transmits the transmission pixel data in which the pixel data of the main image is allocated to the upper bits and the divided sub-signal is allocated to the lower bits to the transmitter 72.
  • the transmitter 72 transmits the transmission pixel data in the video data section of the video field, and proceeds to step S114.
  • the transmission pixel data is transmitted in synchronization with the pixel clock whose output is started in step S103.
  • step S114 the sub-signal adding unit 102 still transmits to the active video section of the video field of interest which is the video field to which the pixel data is transmitted as the transmission pixel data in the previous step S113. Judge whether the transmission pixel data exists.
  • step S114 If it is determined in step S114 that there is transmission pixel data that has not been transmitted in the active video section of the target video field, the process returns to step S113, and transmission is still performed in the active video section of the target video field. Thus, the pixel data is transmitted as transmission pixel data.
  • step S114 if it is determined that there is no transmission pixel data not yet transmitted in the active video section of the target video field, that is, the active video section of the target video field.
  • the process proceeds to step S115, and the sub-signal adding unit 102 determines whether or not there is a video field next to the video field of interest.
  • step S115 there is a video field next to the video field of interest. If it is determined, the next video field force is newly set as the target video field, the process returns to step S110, and the same processing is repeated thereafter.
  • step S115 if it is determined in step S115 that there is no video field next to the video field of interest, the process ends.
  • step S110 if it is determined in step S110 that there is no sub signal to be added to the pixel data in the video data section of the video field, that is, for example, the sub signal processing unit 103 receives the sub signal. If no signal is supplied, the sub-signal processing unit 103 supplies the sub-signal information indicating that the sub-signal is not included in the transmission pixel data to the sub-signal frame information transmission control unit 107, and proceeds to step S116.
  • the sub-signal frame information transmission control unit 107 responds to the sub-signal information from the sub-signal processing unit 103 in the same manner as in step S105, that is, the general control no-nocket with no sub-signal, that is, the bits SDO, SD1, SD2 in FIG.
  • the force offset is also set to 0, and bits CDO, CD1, and CD2 are set to values representing the deep color mode supplied from the deep color mode determination unit 108 in step S102.
  • the packet control section of the vertical blanking period of the video field (Fig. 4) Te odor, is sent to the transmitter 72 (FIG. 2).
  • the HDMI (R) source 53 does not transmit the sub-signal, and converts the pixel data of the main image represented by the deep color mode determined in step S102 into TMDS. Transmit on channel # 0 !, then # 2.
  • step S113 the sub signal adding unit 102 uses only the pixel data of the main image supplied from the main image processing unit 101 to perform the step.
  • the transmission pixel data of bit number B2 corresponding to the deep color mode image determined in S102 is constructed and supplied to the transmitter 72. Accordingly, the transmitter 72 transmits the transmission pixel data in the video data section of the video field, and the process proceeds to step S114.
  • the transmission pixel data is transmitted in synchronization with the pixel clock whose output is started in step S103.
  • step S114 the sub-signal adding unit 102 performs an action on the video field of interest that is the video field in which the pixel data is transmitted as the transmission pixel data in the previous step S113. It is determined whether or not transmission pixel data still exists in the eve video section.
  • step S114 When it is determined in step S114 that there is transmission pixel data that has not been transmitted in the active video section of the target video field, the process returns to step S113, and transmission is still performed in the active video section of the target video field. As a result, the transmission pixel data is transmitted.
  • step S114 if it is determined that there is no transmission pixel data not yet transmitted in the active video section of the target video field, that is, the active video section of the target video field.
  • the process proceeds to step S115, and the sub-signal adding unit 102 determines whether or not there is a video field next to the video field of interest.
  • step S115 If it is determined in step S115 that the next video field of the video field of interest exists, the next video field force is newly set as the video field of interest, and the process returns to step S110. Thereafter, the same processing is repeated.
  • step S115 If it is determined in step S115 that the video field next to the video field of interest does not exist, the process ends.
  • FIG. 23 shows a configuration example of the sync signal processing unit 82 of the HDMI (R) sink 61 when the HDMI (R) sink 61 of FIG. 2 supports extended HDMI. Yes.
  • the sync signal processing unit 82 is a FIFO (First In First Out) memory 121.
  • the FIFO memory 121 is supplied with transmission pixel data in the video data section of the video field (FIG. 4) received by the receiver 81 (FIG. 2).
  • the FIFO memory 121 sequentially stores the transmission pixel data from the receiver 81 and supplies it to the separation unit 123.
  • the sub-signal presence / absence determination unit 122 is supplied with the general control packet of the control section of the vertical blanking section of the video field (FIG. 4) received by the receiver 81.
  • the sub-signal presence / absence determination unit 122 receives the general control packet from the receiver 81 (FIG. 18). Based on the SDO, SD1, and SD2 bits, it is determined whether the subpixel is included in the transmission pixel data transmitted in the video data section immediately after the vertical blanking section in which the general control packet is transmitted. The determination result is supplied to the separation unit 123.
  • the sub-signal presence / absence determining unit 122 determines that the sub-signal is included in the transmission pixel data, it is based on the bits SDO, SD1, and SD2 of the general control packet (Fig. 18) from the receiver 81.
  • the sub-signal allocation bit number B3 of the sub-signal included in the transmission pixel data transmitted in the video data section immediately after the vertical blanking section from which the general control packet has been transmitted is recognized, and the separation unit 123 Supply.
  • the separation unit 123 receives the transmission pixel data from the FIFO memory 121, The main image pixel data allocated to the transmission pixel data is supplied to the main image processing unit 124.
  • the separation unit 123 receives the transmission pixel data from the FIFO memory 121. Then, based on the sub-signal allocation bit number B3 supplied from the sub-signal presence / absence determining unit 122, the pixel data of the main image and the divided sub-signal are separated from the transmission pixel data.
  • the demultiplexing unit 123 extracts lower-order bits corresponding to the number B3 of sub-signal allocation bits from the sub-signal presence / absence determination unit 122 from the transmission pixel data from the FIFO memory 121 as a divided sub-signal. To the sub-signal processing unit 126. Further, the separation unit 123 extracts the remaining upper bits of the transmission pixel data from the FIFO memory 121 as pixel data of the main image, and supplies the extracted data to the main image processing unit 124.
  • the main image processing unit 124 performs necessary processing on the pixel data of the main image supplied from the separation unit 123, reconstructs the main image for one video field, and supplies the main image to the main image memory 125. To do.
  • the main image memory 125 temporarily stores the main image supplied from the main image processing unit 124.
  • the main image stored in the main image memory 125 is appropriately read out and supplied to the display control unit 62 (FIG. 1).
  • the sub signal processing unit 126 converts the original sub signal from the segmented sub signal supplied from the separation unit 123. It is reconfigured and supplied to the sub signal memory 127. Note that, as described in FIG. 21, the sub-signal includes sub-signal related information, and the sub-signal processing unit 126 refers to this sub-signal related information as necessary and re-reads the sub-signal. Constitute.
  • the sub signal memory 127 temporarily stores the sub signal supplied from the sub signal processing unit 126.
  • the HDMI (R) sink 61 in FIG. 2 is compatible with the extended HD MI (R), and the sink signal processing unit of the HDMI (R) sink 61
  • the operation of the HDMI (R) sink 61 when 82 is configured as shown in FIG. 23 will be described.
  • step S131 the HDMI (R) sink 61 transmits its E-EDID to the HDMI (R) sink 61 via the DDC (FIG. 2).
  • the HDMI (R) sink 61 starts outputting the pixel clock, and when the general control packet is transmitted via the TMDS channels # 0 to # 2,
  • the receiver 81 (FIG. 2) of the HDMI (R) sink 61 receives the general control packet (FIG. 18) from the HDMI (R) sink 61 and determines whether or not the sink signal processing unit 82 has a sub signal.
  • the data is supplied to the determination unit 122 (FIG. 23), and the process proceeds to step S133.
  • step S133 the sub-signal presence / absence determining unit 122, based on the bits SDO, SD1, and SD2 of the general control packet (Fig. 18) from the receiver 81, the vertical blanking from which the general control packet has been transmitted. It is determined whether the subpixel is included in the transmission pixel data transmitted in the video data section immediately after the section.
  • step S133 If it is determined in step S133 that the transmission pixel data does not include a sub-signal, the sub-signal presence / absence determination unit 122 supplies a determination result to that effect to the separation unit 123, and step S134. Proceed to
  • step S134 the receiver of the HDMI (R) sink 61 81 (Fig. 2) the transmission pixel of the image in the deep color mode represented by the bits CDO, CD1, CD2 of the general control packet from the HDMI (R) source 53 Wait for the data to be transmitted from the HDMI (R) sink 61 via the TMDS channel # 0 !, then # 2 in synchronism with the pixel clock, receive the transmitted pixel data, The data is supplied to the separation unit 123 via the FIFO memory 121 of the sync signal processing unit 82, and the process proceeds to step S135.
  • step S135 the separation unit 123 is supplied via the FIFO memory 121 according to the determination result indicating that the sub-signal is not included in the transmission pixel data from the sub-signal presence / absence determination unit 122.
  • the main image pixel data assigned to the transmission pixel data is supplied to the main image processing unit 124.
  • step S135 the main image processing unit 124 supplies the main image pixel data from the separation unit 123 to the main image memory 125 in order to reconstruct the main image for one video field. And go to step S136.
  • step S136 the main image processing unit 124 finishes processing the pixel data of the main image for one video field, that is, the main image for one video field is stored in the main image memory 125. Determine if it is stored.
  • step S136 If it is determined in step S136 that the processing of the pixel data of the main image for one video field has not been completed, the processing returns to step S134, and the same processing is repeated thereafter.
  • step S136 determines whether the processing of the pixel data of the main image for one video field has been completed. If it is determined in step S136 that the processing of the pixel data of the main image for one video field has been completed, a general control packet is transmitted to the next video field. After waiting for the transmission, the process returns to step S132, and the same processing is repeated thereafter.
  • step S133 if it is determined in step S133 that the transmission pixel data includes a sub-signal, the sub-signal presence / absence determination unit 122 sets the bits SDO, SD1, SD2 of the general control packet (Fig. 18) from the receiver 81. On the basis of the sub-signal allocation bit number B3 of the sub-signal included in the transmission pixel data, and supplies it to the separation unit 123 together with the determination result that the sub-signal is included in the transmission pixel data, and proceeds to step S137. .
  • step S137 the receiver 81 of the HDMI (R) sink 61 (Fig. 2)
  • the transmission pixel of the image in the deep color mode represented by the bits CDO, CD1, CD2 of the general control packet from the HDMI (R) source 53 Wait for the data to be transmitted from the HDMI (R) sink 61 via the TMDS channel # 0 !, then # 2 in synchronism with the pixel clock, receive the transmitted pixel data,
  • the data is supplied to the separation unit 123 via the FIFO memory 121 of the sync signal processing unit 82, and the process proceeds to step S138.
  • step S138 the separation unit 123 transmits the transmission pixel supplied via the FIFO memory 121 according to the determination result from the sub-signal presence / absence determination unit 122 that the transmission pixel data includes the sub-signal.
  • the lower bits corresponding to the number B3 of sub-signal allocation bits from the sub-signal presence / absence determination unit 122 are separated from the data, and supplied to the sub-signal processing unit 126 as a divided sub-signal.
  • step S138 the separation unit 123 separates the remaining upper bits from the transmission pixel data supplied via the FIFO memory 121, and supplies the main image processing unit 124 with the pixel data of the main image. Supply to step S139.
  • step S139 the main image processing unit 124 supplies the main image pixel data from the separation unit 123 to the main image memory 125 for storage in order to reconstruct the main image for one video field.
  • step S139 the sub signal processing unit 126 supplies the sub signal to the sub signal memory 127 for storage in order to reconstruct the sub signal.
  • step S140 the main image processing unit 124 finishes processing the pixel data of the main image for one video field, that is, the main image for one video field is stored in the main image memory 125. Determine if it is stored.
  • step S140 If it is determined in step S140 that the processing of the pixel data of the main image for one video field has not been completed, the process returns to step S137, and the same processing is repeated thereafter.
  • step S140 If it is determined in step S140 that the processing of the pixel data of the main image for one video field has been completed, the general control packet is transmitted in the next video field. The process returns to step S132, and the same processing is repeated thereafter.
  • E-EDI D as performance information representing HDMI (R) sink 61 (Fig. 2) is received, and then the video field (vertical sync signal power of 1 next vertical In the video data section allocated to the active video section (effective image section) excluding the horizontal blanking section and the vertical blanking section from the section up to the sync signal), the image pixels for one uncompressed screen HDMI (R) sink with 3 TMDS channels # 0 to # 2 that transmit data with a fixed number of bits per pixel clock.
  • Transmitting to the 61 (unidirectional) HDMI (R) source 53 is a transmission pixel data to which a fixed bit number of 8 bits or more is assigned by adjusting the frequency of the transmitter 72 power pixel clock.
  • the HDMI (R) source 53 determines whether or not the HDMI (R) sink 61 can receive the sub-signal based on the E-EDID VSDB (Fig. 17).
  • the sub signal is added to the pixel data of the main image having the pixel data power that is smaller than the transmission pixel data transmitted by the transmitter 72.
  • transmission pixel data is constructed and transmitted by the transmitter 72 on three TMDS channels # 0!
  • the transmission pixel data transmitted in the video data section immediately after the vertical blanking section includes a sub signal.
  • a general control packet (Fig. 18) containing bits SDO, SD1, and SD2 as sub-signal information indicating whether or not to transmit is transmitted.
  • E—EDID is transmitted, and then the HDMI (R) source 53 power, etc., receives the pixel data transmitted by the differential signal with three TMDS channels # 0 and # 2
  • the receiver 81 receives transmission pixel data transmitted by differential signals on the three TMDS channels # 0 to # 2.
  • the HDMI (R) sink 61 uses the bits SDO, SD1, and SD2 included in the general control packet (Fig. 18) transmitted in the control interval (Fig. 4) of the vertical blanking interval. It is determined whether or not a sub-signal is included in the transmission pixel data transmitted in the video data section immediately after the vertical blanking interval, and if the sub-signal is included in the transmission pixel data, the sub-signal is transmitted from the transmission pixel data. Are separated.
  • the use of the sub-signal is not particularly mentioned, but the sub-signal can be used for various purposes.
  • the display 42 can display an image as a sub-signal on a sub-screen for PinP (Picture in Picture) and can display it in a split display.
  • PinP Pin in Picture
  • the sub signal for example, a control signal for controlling the display of the main image can be employed.
  • the display 42 can control the display of the main image according to the control signal as a sub signal.
  • an image moving image
  • the sound when sound is attached to the image, the sound can be assigned to transmission pixel data and transmitted, or attached to the main image. Similar to the voice to be transmitted, it can be transmitted in the data island section (Fig. 4).
  • HDMI R
  • audio data of a plurality of audio channels can be transmitted in the data island period (Fig. 4), and the audio accompanying the image as the sub signal is the audio accompanying the main image. It can be performed using the audio channel that is used for data transmission.
  • the series of processes of the source signal control unit 71 and the sink signal processing unit 82 described above can be performed by dedicated hardware or can be performed by software.
  • a program constituting the software is installed in a computer such as a microcomputer that controls the HDMI (R) source 53 and the HDMI (R) sink 61, for example.
  • FIG. 25 shows an example of the configuration of an embodiment of a computer on which a program for executing the series of processes described above is installed.
  • the program can be recorded in advance in an EEPROM (Electri cally Erasable Programmable Read-only Memory) 205 or ROM 203 as a recording medium built in the computer.
  • the program is stored on a removable recording medium such as a flexible disk, a CD-ROM (Compact Disc Read Only Memory), a MO (Magneto Optical) disk, a DVD (Digital Versatile Disc), a magnetic disk, or a semiconductor memory. It can be stored (recorded) temporarily or permanently.
  • a removable recording medium can be provided as so-called package software.
  • the program is installed in a computer with a removable recording medium as described above, and can be transferred from a download site to a computer wirelessly via a digital satellite broadcasting artificial satellite or a LAN (Local Area Network) and the Internet via a network such as the Internet, and the computer receives the program transferred in this way by the I / O interface 206 and installs it in the built-in EEPROM 205. Can do.
  • the computer includes a CPU (Central Processing Unit) 202.
  • An input / output interface 206 is connected to the CPU 202 via the bus 201, and the CPU 202 transfers a program stored in a ROM (Read Only Memory) 203 or an EEPROM 205 to a RAM (Random Access Memory) 204. Load and execute.
  • the CPU 202 performs processing according to the above-described flowchart or processing performed by the above-described configuration of the block diagram.
  • processing steps for describing a program for causing a computer to perform various types of processing need not be performed in time series in the order described in the flowchart. It includes processes that are executed individually (for example, parallel processing or object processing).
  • the program may be processed by one computer or may be distributedly processed by a plurality of computers.
  • bit number Bl of the pixel data of the main image, the bit number B2 of the transmission pixel data, and the sub-signal allocation bit number B3 are not limited to the values described above.
  • this line, f line ⁇ , hi,, Suport 30bit, Suport 36bit, Suport 48bit, Bit Sub—2bit, Sub—4bit, Sub—8bit, Sub—Data—Support, bits SDO, SD1, SD2, etc. as sub signal information are not limited to the above areas. It can be assigned to any area that is unused (Reserved) in HDMI (R).
  • the present invention receives the performance information indicating the performance of the receiving device, and then receives the vertical synchronization signal power of 1 to the next vertical synchronization signal, the horizontal blanking interval,
  • the effective image section which is the section excluding the vertical blanking section
  • the pixel data of the uncompressed image for one screen is transmitted through multiple channels that transmit the fixed number of bits per pixel clock.
  • a transmission device that transmits a differential signal in one direction to a reception device; and a reception device that receives pixel data transmitted by a differential signal in a plurality of channels from the transmission device after transmitting performance information. Applicable to communication interfaces consisting of
  • the present invention relates to a transmission method and transmission system suitable for application to a digital video 'audio input / output interface standard called HDMI (High-Definition Multimedia Interface) standard, and transmission applied to this transmission system.
  • the present invention relates to a method, a transmission device, a reception method, and a reception device.
  • HDMI standard is a standard for transmitting video data individually as primary color data for each color in units of pixels (hereinafter, pixels are referred to as pixels). Audio data (audio data) is also transmitted using the video data transmission line during the blanking period of the video data.
  • the primary color data to be transmitted is the case of transmitting three-channel primary color data (R data, G data, B data) of additive color mixture of red, green, and blue, or when using luminance and color difference signals such as Y, Cb, Cr, etc. There is.
  • One pixel data of each color basically consists of 8 bits.
  • synchronization signals such as horizontal synchronization signals and vertical synchronization signals
  • the timing at which the respective synchronization signals are arranged Sent to the group.
  • a pixel clock transmission line for video data and a control data transmission line are also provided.
  • FIG. 33 is a diagram showing an outline of an example in which primary color data (R data, G data, B data) is transmitted using an HDMI standard interface. Video data is transmitted separately to the channel.
  • the period for sending data of four pixels, pixel 0, pixel 1, pixel 2, and pixel 3, is shown, and the data of one pixel of each channel is composed of 8 bits.
  • B data blue data
  • 8-bit BO data is sent during the period of pixel 0 using channel 0.
  • B1 data, B2 data, and B3 data are transmitted.
  • the signals are sent in order in synchronization with a pixel clock (not shown).
  • G data green data
  • 8-bit GO data is sent during the period of pixel 0 using channel 1
  • the following 8-bit G1 data, G1 data, G2 data, and G3 data are pixels. Sent sequentially in synchronization with the clock.
  • R data red data
  • 8-bit RO data is sent during the period of pixel 0 using channel 2
  • the 8-bit R1 data, R2 data, and R3 data are synchronized with the pixel clock. And sent in order.
  • control data and the pixel clock are transmitted using another channel.
  • control data not only transmission of video data from the sending device (source device) to the receiving device (sink device) but also transmission from the receiving device (sink device) to the sending device (source device) To the device).
  • the source device encrypts data in 8-bit units
  • the sink-side device decrypts data from the encrypted data in 8-bit units.
  • the HDMI standard interface is standardized on the assumption that one pixel is sent at 8 bits per color.
  • the number of bits per color per pixel should be 8 bits or more.
  • the number of bits per color per pixel is 10 bits or 12 bits.
  • Figure 34 shows an HDMI standard interface with 10-bit data per color per pixel. This is an example of a transmission state assuming transmission of data.
  • the HDMI standard is a standard that assumes that data is transmitted in units of 8 bits, and is configured to transmit 8 bits with 1 pixel clock. In order to transmit 10 bits of data, 2 pixel clocks are required. In the example of FIG. 34, the data arrangement is such that data of 2 pixels is transmitted with a 3 pixel clock.
  • Each phase of Phases 0, 1, and 2 shown in Fig. 34 represents one period of 1 pixel clock.
  • FIG. 34 The data structure of FIG. 34 will be described. For example, for B data, 8 bits of 10 bits of pixel 0 are sent during phase 0 of channel 0, and the rest of pixel 0 is delivered during phase 1 of FIG. 2 bits are sent, and the dummy data which is invalid data is sent in the following 2 bit period. Then, 4 bits out of 10 bits of the next pixel 1 are sent in the latter 4 bit period of the phase 1 period. In the next phase 2 period, the remaining 6 bits of pixel 1 are sent, and in the subsequent 2 bit period, dummy data that is invalid data is sent. This arrangement is repeated thereafter. Pixel data and dummy data are sent with the same data arrangement for channel 1 G data and channel 2 R data.
  • the period in which the dummy data is arranged is an example and may be arranged in another period. In the case of the data arrangement shown in FIG. 34, since 1.5 pixel clock periods are required for transmission of one pixel, it is necessary to increase the frequency of the pixel clock accordingly. .
  • WO2002Z078336 discloses details of the HDMI standard.
  • the HDMI standard transmits video data and accompanying audio data between a video device on the source side and a video device on the sink side, and a transmission line for transmitting video data and audio data.
  • a transmission line for transmitting control data is also prepared, and control data can be transmitted using the control data line.
  • the present invention has been made in view of the strong point, and enables data transmission more efficiently by using a standard in which the number of bits that can be transmitted is fixed, such as the HDMI standard. For the purpose.
  • the present invention uses 8-bit unit video data to synchronize the pixel clock and synchronize the source side device power by using separate transmission lines for each color data or each luminance and color difference signal.
  • the video data of one pixel to be transmitted to the source side device power sink side device is a predetermined number of bits that is not an integer multiple of 8 bits.
  • Video data with a predetermined number of bits that is not an integer multiple of the bit is transmitted at the timing synchronized with the pixel clock, and the difference between the number of bits transmitted during the pixel clock period assigned to the transmission of one pixel and the predetermined number of bits.
  • Data other than the video data of a predetermined number of bits is arranged in a transmission period having a margin of the number, and transmitted from the source side device to the sink side device.
  • the main transmission period can be utilized by using a margin transmission period that is generated by the difference between the number of bits transmitted during the period of the pixel clock assigned to transmission of one pixel and the predetermined number of bits.
  • Various data different from the video data can be transmitted.
  • the main video data can be obtained by using a margin transmission period that is generated by the difference between the number of bits transmitted during the period of the pixel clock assigned to transmission of one pixel and the predetermined number of bits. It is possible to transmit various types of data different from the above, and to transmit both multi-bit pixel data exceeding 8 bits and various data other than the main video data. Transmission efficiency is improved.
  • it is a transmission format that maintains the 8-bit transmission unit defined in the transmission standard, and encryption and decryption can be performed in the state defined by the standard in 8-bit units.
  • FIG. 26 is a diagrammatic representation of an embodiment of the present invention.
  • the HDMI standard is applied to the transmission system that transmits the video data and the like to the sink side device with the source side device power.
  • FIG. 26 is a diagram showing an example of the system configuration of this example.
  • a video recording / reproducing device 310 as a source device and a television receiver 330 as a sink device are connected by an HDMI cable 301, and a video is reproduced.
  • the recording / reproducing device 310 is also configured to transmit video data and audio data to the television receiver 330.
  • the necessary configuration of the HDMI standard will be described in order, but the existing HDMI standard is basically applied as it is, and the configuration of the HDMI cable 301 is the same as before.
  • the video recording / reproducing apparatus 310 includes a recording / reproducing unit 311 and can record and reproduce video data and audio data.
  • a recording / playback unit 311 for example, a hard disk drive (HDD) device can be used.
  • the video data obtained by reproduction by the recording / reproducing unit 311 is supplied to the video processing unit 312, and the audio data obtained by reproduction is supplied to the audio processing unit 314.
  • a tuner 316 is provided, and the video data and audio data received by the tuner 316 are supplied to the video processing unit 312 and the audio processing unit 314.
  • the video processing unit 312 performs processing for converting video data obtained by reproduction or reception into video data for transmission.
  • the video processing unit 312 of this example has a configuration capable of simultaneously processing two systems of video data, and can generate video data for main images and video data for sub-images.
  • For video data for the main image for example, one pixel is 10 bits per color, and for the sub image, for example, one pixel is 2 bits per color. It is.
  • the audio processing unit 314 performs processing for converting audio data obtained by reproduction or reception into audio data for transmission.
  • the audio data to be supplied is 5.1 channel multi-channel playback audio data. It is possible to process The audio data for 2-channel playback and the audio data for multi-channel playback can be output simultaneously. For audio data for multi-channel playback, it can also be bit-compressed audio data!
  • the video data and audio data output from the video processing unit 312 and the audio processing unit 314 are supplied to the HDMI transmission processing unit 320.
  • the HDMI transmission processing unit 320 is a circuit unit that performs transmission processing of the HDMI standard interface, and is integrated, for example.
  • Video data and audio data supplied to the HDMI transmission processing unit 320 are multiplexed by the multiplexing circuit 321.
  • 1.5 pixel clock period Is used to arrange 1 pixel data.
  • transmission of 8 bits per channel is possible during 1 pixel clock period
  • transmission of 12 bits is possible in 1.5 pixel clock periods, and there is a margin period that occurs every 1.5 pixel clock periods.
  • other data is arranged in the multiplexing circuit 321 using the two bits.
  • sub-image data generated by the video processing unit 312 is arranged.
  • the sub-image data is uncompressed video data of 2 bits per pixel per color, and is arranged one pixel at a time when 2 bits per pixel are generated.
  • vertical synchronization data and horizontal synchronization data during the blanking period are transmitted only for the main image, and for the sub-image data, vertical synchronization data and horizontal synchronization data dedicated to the sub-image data are not transmitted. Specific data transmission examples will be described later.
  • audio data for multi-channel playback may be divided into 2 bits every 1.5 pixel clock periods.
  • the control data or incidental information generated by the control unit 315 of the video recording / reproducing device 310 may be divided into two bits every 1.5 pixel clock period.
  • the 2-channel audio data is multiplexed so as to be transmitted using the blanking period of the channel through which the video data is transmitted.
  • the process of arranging and transmitting the two-channel audio data in the blanking period is a general transmission process formatted according to the HDMI standard.
  • the transmission data multiplexed by the multiplexing circuit 321 is encrypted by the HDCP encryption unit 322.
  • the HDCP encryption unit 322 performs HDP (High-bandwidth Digital Content Protection System) standard and encrypts at least a channel through which video data is transmitted.
  • the encryption here is performed in units of 8-bit data per channel.
  • the data encrypted by the HDCP encryption unit 322 is supplied to the transmission processing unit 323, and the pixel data of each color is arranged in individual channels, and the pixel clock channel and the control data channel are also provided. Use compatible clocks and data, and connect to HDMI terminal 324. Send to the connected HDMI cable 301.
  • the HDMI cable 301 is connected to the HDMI terminal 341 of the television receiver 330.
  • Data transmitted through the HDMI cable 301 connected to the HDMI terminal 341 is detected (received) in synchronization with the pixel clock by the transmission processing unit 342 in the HDMI transmission processing unit 340.
  • the detected data of each channel is decrypted by the HDCP decryption unit 343 from the encryption at the time of transmission. Decoding here is also performed in units of 8 bits per channel.
  • the decoded data is supplied to the demultiplexing circuit 344, and the data multiplexed on each channel is separated.
  • the audio data (2-channel audio data) arranged in the blanking period of the channel through which the video is transmitted is also separated from the video data (main video data) force.
  • data arranged in a margin of 2 bits generated every 1.5 pixel clock period is also separated from video data. If the data arranged during this extra period is sub-picture data, the sub-picture data is taken out.
  • the data is multi-channel audio data arranged in a marginal period, the multi-channel audio data is extracted.
  • the data arranged in the margin period is control data or incidental information, the control data or incidental information is extracted.
  • the main video data and sub-video data separated by the demultiplexing circuit 344 are supplied to the video selection / synthesis unit 331.
  • the video selection / synthesis unit 331 selects any video based on an instruction from the control unit 336 of the television receiver 330, and supplies the selected video data to the video processing unit 332.
  • the video processing unit 332 performs necessary processing on the supplied video data and supplies it to the display processing unit 333.
  • the display processing unit 333 performs processing for driving the display panel 360.
  • the audio data separated by the demultiplexing circuit 344 is supplied to the audio processing unit 334, performs audio processing such as analog conversion, and supplies the processed output to the output processing unit 335 for speaker driving. Then, the signal is amplified and output from a plurality of speakers 351 to 354 connected to the output processing unit 335. If the audio data power supplied to the audio processing unit 334 is 2-channel audio data, processing for 2 channels is performed and multi-channel processing is performed. If it is channel audio data, processing for multi-channel audio reproduction is performed.
  • control data separated by the demultiplexing circuit 344 is supplied to the control unit 336.
  • the control data can also be sent from the control unit 336 of the television receiver 330 to the control unit 315 on the video recording / reproducing apparatus 310 side using the control data channel.
  • FIG. 27 shows a data configuration example of each channel transmitted by the HDMI cable 301 between the transmission processing unit 323 of the video recording / reproducing device 310 and the transmission processing unit 342 of the television receiver 330. It is a figure. As shown in Fig. 27, there are three channels for transmitting video data: channel 0, channel 1, and channel 2, and a clock channel for transmitting the pixel clock. . In addition, DDC lines and CEC lines are prepared as control data transmission channels.
  • transmission processing units (transmission units) 323a, 323b, and 323c are prepared in the transmission processing unit 323 for each channel that transmits video data, and the channel that transmits video data also on the reception side.
  • a transmission processing unit (data receiving unit) 342a, 342b, 342c is prepared in the transmission processing unit 342 for each time.
  • Channel 0 transmits B data pixel data, vertical synchronization data, horizontal synchronization data, and auxiliary data.
  • Channel 1 transmits G data pixel data, two types of control data (CTLO, CTL 1), and auxiliary data.
  • Channel 2 transmits R data pixel data, two types of control data (CTL2, CTL3), and auxiliary data.
  • FIG. 28 is a diagram showing a line configuration and a pixel configuration of one frame transmitted in the transmission configuration of this example.
  • the video data (main video data) transmitted in the case of this example is non-compressed data, and is added with a vertical blanking period and a horizontal blanking period.
  • the displayed video area (area shown as the active video area) is pixel data of 480 lines x 720 pixels, and the number of lines and pixels including the blanking period There are 525 lines and 858 pixels.
  • the area indicated by double hatching (the right and left diagonal lines) during the blanking period is This is a period called auxiliary data, which is called a data island.
  • the data arrangement is such that 2-pixel data is transmitted with a 3-pixel clock.
  • the sub-image data is an example of data arranged in a margin of 2 bits generated every 5 pixel clock periods.
  • Each phase of Phases 0, 1, and 2 shown in Fig. 29 represents one period of one pixel clock.
  • FIG. 30 is a diagram showing another data configuration example.
  • the remaining 2 bits of the pixel data of the pixel 0 main image that has continued the period 0 phase force in the first 2 bit period as the period of Phase 1 are used.
  • send 2-bit pixel data of pixel 0 of the sub-image and send 2-bit pixel data of pixel 1 of the sub-image.
  • the last 2 bit period of Phase 1 the first 2 bits of the pixel data of the main image of Pixel 1 are sent, and in Phase 2, the pixel data of the remaining 8 bits of the main image of Pixel 1 are sent. It is as.
  • the example of FIG. 30 is different from the example of FIG. 29 in the position where the pixel data of the sub-image is arranged.
  • the sub-image pixels are used as data other than the main image pixel data.
  • the force used as cell data When arranging other data such as multi-channel audio data and control data, they may be arranged in the same position.
  • control data for example, the display panel may send necessary brightness control data for the backlight.
  • FIG. 31 is referred to as VSDB, which is data instructing the configuration of transmission data from the source side when multiplexing other than pixel data of the main image is performed in this way.
  • VSDB data is transmitted using the DDC line (Fig. 27).
  • the 6th byte data indicates how many bits each pixel is.
  • the data is 10 bits for each pixel of one color and a total of 30 bits.
  • the presence / absence of a sub image is indicated. Instead of this sub-image presence / absence data, the presence / absence of multi-channel audio attachment or the presence / absence of control data addition may be indicated.
  • the control unit 336 (Fig. 26) of the sink side device (television receiver 330) judges the data of this VSDB, judges the power of what sub-image is transmitted, and receives it. Processing such as separation and decoding of the received sub-image data is executed by the demultiplexing circuit 344, etc., so that display using the sub-image is correctly executed.
  • More detailed data such as the number of pixels of the sub-image may be sent as the data related to the sub-image sent by the VSDB.
  • the lower 4 bits of the 6th byte data are used to determine which of these 4 types is used.
  • the transmission configuration shown may be used.
  • the details of the formats A, B, C, and D may be transmitted separately to notify the sink side device.
  • format A has the same number of pixels as the main image
  • one pixel of each color is 2 bits
  • the main image and sub-image have the same frame rate
  • format B has the number of 1Z4 pixels of the main image. So, let's say that one pixel of each color is 8 bits and the main image and the sub-image have the same frame rate, and send the details of the data structure of the sub-image like this.
  • the VSDB data was used to instruct the multiplexed data example from the source side. Therefore, similar data may be sent to the source side. That is, the connected machine
  • the control unit of the sink side device indicates its display processing capability to the source side using VSDB data (or other data).
  • the control unit on the source side is configured to transmit the sub-image data in a format that matches the capability. By doing so, an appropriate transmission state of the sub-image data is obtained.
  • the data related to the sub-image is transmitted as an example.
  • the data is transmitted between the source device and the sink device. Similar data may be transmitted using other data sections. For example, additional information indicating that data including the sub-image is transmitted may be arranged in a part of the data island section in the blanking period shown in FIG.
  • the amount of data that can be transmitted is verified.
  • the frequency of the clock channel is about 225 MHz
  • 225 MHz * (3ch * 8bit) * ((12bit—10bit) Zl2bit) Data from 900Mbps to 900Mbps can be transferred.
  • the main video is 1920 pixels x 1080p and 60 Hz
  • the resolution of the sub-image is 960 pixels x 540p, which is half the length and width of the main image.
  • An 8-bit sub-picture is obtained.
  • it can send sub-pictures of 60 Hz SD resolution of 720 pixels x 480p with 12 bits per pixel for each color in synchronization with the main picture.
  • the combination of the multi-bit color and the number of pixels can be arbitrarily changed within the range that does not exceed the transmission rate of the surplus data (dummy data in Fig. 34). Can do.
  • FIG. 32 shows an example of a main image and a sub-image.
  • the main image displayed on the television receiver 330 is an aerial photograph (satellite photograph) image 361 of a specific location, and a map image of that location is a sub-image 362.
  • the main image and the sub-image can be transmitted with the bit positions and the like being completely synchronized, so that the synchronization data of the main image can be used in common. Efficient transmission Is possible.
  • the number of bits of main image data can be increased to the number of bits of one transmission unit, and the remaining bit positions are used at that time. Therefore, it is possible to transmit various data such as sub-images, and to achieve both multi-bit and improved transmission efficiency.
  • the power used as an example for transmitting 10 bits of data per pixel is different from the basic number of single bits (here, 8 bits).
  • other data such as sub-images may be transmitted in the remaining bit section.
  • the present invention may be applied to other formats that can be transmitted in the number of bits, such as a format in which one pixel can be transmitted in units of 16 bits.
  • the unit of the encryption key or decryption key may be applied to a unit that performs processing in units of other bits such as 16 bits.
  • HDMI (R) defines a common DTV (Digital Television) format to maximize interoperability between products. These video format timings define pixel, line count and timing, sync pulse position, duration, as well as whether the format is interlaced or progressive. HDMI (R) can also use vendor-specific formats.
  • HDMI (R) video pixels transmitted over the link are RGB 4: 4: 4, YCBCR 4: 4: 4, or YCBCR 4: 2: One of the two.
  • HDMI (R) "source” refers to the pixel code and video format of the transmitted signal based on the characteristics of the source video, the format and pixel code conversion available in the "source”, and the “sink”. Format, pixel code capability, and priority. [0427] In HDMI (R), certain minimum requirements are specified for “source” and “sink” to provide maximum compatibility between video “source” and “sink”.
  • HDMI (R) the following support requirements (1) and (7) are added to those specified for CEA-861-D.
  • HDMI (R) “source” can transmit any of the following video format timings using analog or uncompressed digital video output of other components
  • the video format can be transmitted through the (R) interface.
  • HDMI (R) “sink” accepting 60Hz video format is 640x480p @
  • HDMI (R) “sink” can receive any of the following video format timings using analog or uncompressed digital video inputs of other components. (R) Can be received by the interface. • 1280x720p @ 59. 94,60Hz
  • HDMI (R) the HSYNC and VSYNC signals are transmitted using the encoded bits in "Channel 0" during the "Data Island” period. Furthermore, during the “video data” period, HDMI (R) does not send HSYNC and VSYNC, and “sync” must assume that these signals remain unchanged. Also, during the “control” period, HDMI (R) sends HSYNC and VSYNC signals by using four control characters (control char acters) in TMDS “Channel 0”.
  • HDMI (R) “source” and “sink” can support RGB 4: 4: 4 pixel encoding.
  • all HDMI (R) “sources” must be RGB in order for the device to meet this requirement if the device can transmit a color difference color space via an analog or digital video interface of another component.
  • HDMI (sink) “sinks” are YCBCR 4: 4: 4 and YCBCR if the device can support other component analog or digital video input power color difference color spaces. Both 4: 2: 2 pixel encoding can be supported.
  • HDMI (R) “sink” is either YCBCR 4: 2: 2 or YCBCR 4: 4: 4. If supported, both are supported.
  • the HDMI (R) “source” can determine the pixel encoding supported by the “sink” through the use of E-EDID. If the “sink” indicates support for video data in YCBCR format, and the “source” can deliver YCBCR data, it can enable the transfer of this data over a link.
  • HDMI (R) “source” and “sink” can support 24, 30, 36, or 48 bits of color depth per pixel. All HD MI (R) “source” and “sink” support 24 bits per pixel.
  • color depths of 30, 36, and 48 bits, greater than 24 bits are defined as “deep color” modes.
  • RGB 4: 4: 4 shall be supported and YCBCR may optionally be supported. Also, YCBCR 4: 2: 2 is not allowed in any “deep color” mode.
  • HDMI (R) “sink” is a “deep color” mode displayed by all EDIDs for video formats displayed by all EDIDs, except when the combination exceeds the Max_TMDS—Clock display. Support.
  • HDMI (R) "source” does not display support for that mode! ⁇ "sink” can be sent without sending "deep color” mode.
  • the material is being processed with fewer active pixels per line than the “source” is required (ie, for a standard definition MPEG2 material, 704 Pixels vs. 720 pixels), it can add pixels to the left and right of the supplied material before being sent by HDMI (R) The The AVI bar info may need to be adjusted with these added pixels.
  • the primary video format timing is as follows.
  • the secondary video format timing is as follows.
  • Video formats with an intrinsic pixel rate of 25MpixelsZsec or less require pixel repetition to be sent over the TMDS link.
  • 720x480i and 720x576i video format timing is always pixel repeated.
  • HDMI (R) "source” is "pixel repetition (PRO: PR3) in AVIInfoFrame
  • This field indicates to the HDMI (R) “sink” the number of repetitions of each unique pixel transmitted. For non-repeated formats, this value is zero.
  • this value indicates the number of pixels that can be discarded by the “sink” without losing real image content.
  • pixel encoding that can be sent over HDMI (R) cable is YCBCR 4:
  • RGB 4: 4: 4 and YCBCR 4: 4: 4 are allowed at 30, 36, and 48-bit depths ("Deep Color" mode) greater than 24 bits.
  • Figure 35 shows the default encoding, ie RGB 4: 4 for 24-bit color depth:
  • FIG. 1 A first figure.
  • FIG. 36 is a diagram showing signal mapping and timing for transferring 24-bit YCBCR 4: 2: 2 data with HDMI (R).
  • YCBCR 4: 2: 2 pixel encoding in HDMI (R) is very similar to the standard ITU-R BT.601.
  • the first pixel transmitted in the "video data period" includes three components, YO, CbO, and CrO. Y0 and CbO components are transmitted in the first pixel period, and CrO is transmitted in the second pixel period. This second pixel period also includes only the second pixel component Y1. In this way, the link sends one CB sample for every two pixels and one Cr sample for every two pixels. [0467] These two components (CB and CR) are multiplexed on the same signal path on the link.
  • each pixel has a Y component, and for every two pixels, one of the two pixels has a CB component and a CR component.
  • HDMI R
  • 12 bits are assigned to the Y component, CB component, and CR component of the pixel data of the YCBCR4: 2: 2 image.
  • YCBCR4: 2: 2 pixel data is one pixel clock, and TMDS channel # 0, 12 bits Y of one pixel.
  • the lower 4 bits (bits3-0) of the component and the lower 4 bits (bits3-0) of either the 12-bit CB component or CR component of one pixel can be transmitted.
  • the upper 8 bits (bitsl 4) of the 12-bit Y component of one pixel are transmitted on TMDS channel # 1, and the 12-bit CB component or CR component of one pixel is transmitted on TMDS # 2 channel.
  • the upper 8 bits (bitsl l-4) of either one can be transmitted.
  • a 12-bit Y component of one pixel is transmitted per pixel clock. Furthermore, either one of the two clocks of the pixel clock is transmitted on one clock, and one of the 12-bit CB component or CR component of one pixel is transmitted, and the other one clock is transmitted on the other. The component is transmitted.
  • FIG. 37 is a diagram showing signal mapping and timing for transferring 24-bit YCBCR 4: 4: 4 data with HDMI (R).
  • pixels are sent at a rate of 1 pixel per TMDS clock.
  • the TMDS clock runs faster than the source pixel clock and provides extra bandwidth for extra bits. Also, the TMDS clock rate increases at a ratio of pixel size to 24 bits.
  • the TMDS clock in each bit mode is shown below.
  • TMDS clock 1.0 x pixel clock (1: 1)
  • TMDS clock 2.0 X pixel clock (2: 1)
  • And signals (HSYNC, VSYNC, DE transition) are grouped into a series of packed “pixel groups”, each having the same number of pixels, each requiring the same number of TMDS clocks for transmission. To do. One “pixel group fragment” is sent on each TMDS clock. Note that the number of pixels per group and the number of fragments per group are determined by the pixel size.
  • HDMI (R) protocol elements are not affected by “deep color” pixel packing. “Data Islands”, “Video Guard Bands” and “Preambles” occur in the same way as they occur in normal (24-bit) mode. That is, each “preamble” With 8 TMDS clocks, each “data island” packet is 32 TMDS clocks, and each “protection bandwidth” is 2 TMDS clocks.
  • a pixel group is composed of 1, 2, or 4 pixels. Each pixel group is divided into 1, 2, 3 or 5 pixel fragments that are transmitted in one fragment per TMDS clock.
  • Each TMDS character period (one TMDS clock) in the transmitted stream sends a single "fragment of a group of pixels" and accordingly represents a particular "packing phase" of the group.
  • a “sink” needs to determine which character in the stream of characters represents the start of a new group or phase 0 in order to synchronize the unpacking state of that pixel with the source pixel packing state There is. To accomplish this, the source sends a packet indicating the packing phase of a particular pixel. This packet is sent at least once per video field and indicates the current packing state. The sink uses this data to determine the first starting point for each new group and uses periodic updates to ensure that synchronization continues, or Recover from errors.
  • Figure 38 illustrates all “pixel encoding” for all color depths.
  • FIG. 38 shows the packing of each phase for each mode.
  • the packing phase for active video is identified as “mPn” (10PO, 10P1, etc.) and the blanking packing phase is identified as “mCn” (10CO, 10C1, etc.).
  • one HSYN C and VSYNC value per pixel clock is sent for each “pixel group”. This provides one more HSYN C and VSYNC slots than required per group (eg 5 TMDS clocks for 4 pixels), so simply HSYNC and VSYNC on the last TMDS clock of the group The value is repeated.
  • Figures 39 through 43 show the group size and HSYNC in the group for 24-bit mode, 30-bit mode, 30-bit mode residual, 36-bit mode, and 48-bit mode.
  • 2 is a diagram showing a sequence of VSYNC transmission.
  • the source HSYNCZVSYNC values for each pixel are labeled S, T, U, and V (if necessary).
  • the source HSYNCZVSYNC value S is the left-most (earliest!) Code in the group.
  • step 10Cn The normal sequence is then used (step 10Cn).
  • Fig. 41 is a diagram showing the remainder of the 30-bit mode (DE falling edge occurs in the intermediate group). "LOPCn" shown in Fig. 41 is a transition from ⁇ to 10CO. Refers to the bridge state.
  • a “sync” when a “sync” receives GCP with non-zero CD data, it must always compare the receiver's own color depth and phase with the CD data! /. If they do not match, the “sync” must be adjusted to match the color depth or phase to the CD data.
  • FIG. 44 is a diagram showing the color depth value (CD field) of SB1.
  • the PP field is invalid and must be ignored by the “sink”.
  • FIG. 45 is a diagram showing specific PP values related to the packing phases shown in the early packing phase table.
  • Phase 0 Since Phase 0 always represents only a portion of the first pixel of the group, there is no "video data period" that ends in Phase 0. Therefore, knocking phase 0 does not need to be indicated using the PP bit. Also, if the active video ends after the first pixel, the last phase is phase 1 and will include the last bit of the first pixel.
  • Timing power of transmitted video format If the phase of the first pixel of each “video data period” is equivalent to pixel packing phase 0 (eg 10PO, 12P0, 16P0), "Source” is the Default Phase bit in GCP Can be set. A “sink” can also use this bit to optimize PP field filtering or PP field processing.
  • the first pixel of each “video data period” is always the pixel packing phase force S0 (10PO, 12P0, 16P0).
  • the first pixel following each “video data period” is the pixel packing phase force S0 (10CO, 12C0, 16C0).
  • the PP bit shall be a constant for all GCPs, and the last packing phase (10P4, 12P2, 16P1) [equal! / ⁇ .
  • the first pixel following each HSYNC or VSYNC transition is the pixel packing phase force S0 (10CO, 12C0, 16C0).
  • Pixel-Repetition-Count 1
  • all data sent in the first pixel period is repeated during the second pixel period.
  • the third pixel period then represents the actual second pixel, and so on.
  • FIG. 46 shows YCBCR 4: 2: 2 with a pixel double key.
  • Pixel repetition is allowed in connection with the "deep color” mode.
  • the “source” duplicates the pixels into multiple fragments as described above prior to “deep color” packing.
  • the black and white levels of the video component are "full range” or “limited range”.
  • the YCBCR component is always “limited range”, and the RGB component can be either “full range” or “limited range”.
  • “limited range” is used for all formats defined in CEA—861—D, except for VGA (640x480) formats that require “full range”.
  • FIG. 47 shows the video color component range.
  • the “source” typically uses a specific default colorimetric for the transmitted video format. If no colorimetric is specified in the C field (Cl, CO) of the AVI InfoFrame, the colorimetric of the transmitted signal matches the default colorimetric of the transmitted video format.
  • the default colorimetric for other video formats is sRGB.
  • the encoding parameter values are defined in Table 3 of ITU-R BT. 601-5.
  • IEC 61966—2-4 defines "extended range YCC color space for video applications". It is based on the YCC color code described in ITU-R BT. 709-5 and extends its definition to a much wider range. [0529] where xvCC601 is based on colorimetric quantification defined in ITU-R BT. 601 and xvYCC709 is based on colorimetric quantification defined in ITU-R BT. 709 . For more information, please refer to section 4.3 of IEC 61966-2-4.
  • the "source" transmission of xvYCC video (xvYCC601 or xvYCC709) is performed with valid range boundary metadata.
  • the “source” must not send video encoded in xvYCC,
  • HDMI (R) has a capability of sending a description of the video gamut boundary using a "gamut metadata packet”.
  • “sink” provides support for a specific transmission profile by setting one or more bits such as MD0, MD1, etc. in the “Colorimetry Data Block”. Show.
  • FIGS. 48 to 51 are state machine diagrams for the 24-bit mode, 30-bit mode, 36-bit mode, and 48-bit mode.
  • the source sequence starts at phase 0 and is incremented through each phase.
  • the pixel data fragment mPn is transmitted.
  • DE 0, a blanking fragment mCn is transmitted.
  • FIGS. 52 to 57 are diagrams showing recommended values of the standard pixel clock rate N in the “deep color” mode.
  • Figure 52 shows the recommended N (recommended N for 32 kHz, 36 bits / pixel ) And the desired CTS
  • Figure 53 shows the recommended N and the desired CTS for the 44.1 kHz and multiples of the 36-bit Z pixel.
  • Fig. 54 shows the recommended N and desired CTS for 48kHz and multiples of 36-bit Z pixels.
  • Figure 55 shows the recommended N and desired CTS for a 48-bit Z pixel for 32 kHz
  • Figure 56 shows the recommended N for a 48-bit Z pixel for 44.1 kHz and multiples. It is a figure which shows hope CTS.
  • Figure 57 shows the recommended N and desired CTS for 48 kHz and multiples of 48-bit Z pixels.

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Television Systems (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Color Television Systems (AREA)

Abstract

　本発明は、ＨＤＭＩ（Ｒ）等において、効率的なデータ伝送を行うことができる通信システム、送信装置及び受信装置、通信方法、並びにプログラムに関する。 ＨＤＭＩ（Ｒ）ソース５３は、Ｅ－ＥＤＩＤのＶＳＤＢに基づいて、ＨＤＭＩ（Ｒ）シンク６１が副信号を受信することができるか否かを判定し、ＨＤＭＩ（Ｒ）シンク６１が副信号を受信することができる場合、トランスミッタ７２により送信される送信画素データよりもビット数が少ない画素データからなる主画像の画素データに、副信号を付加することにより、送信画素データを構成し、トランスミッタ７２により、ＴＭＤＳチャンネル＃０ないし＃２で送信する。また、ＨＤＭＩ（Ｒ）ソース５３は、垂直帰線区間のコントロール区間において、送信画素データに、副信号が含まれるかどうかを表す副信号情報を含むゼネラルコントロールパケットを送信する。本発明は、例えばＨＤＭＩ（Ｒ）に適用できる。

Description

明 細 書
通信システム、送信装置及び受信装置、通信方法、並びにプログラム 技術分野
[0001] 本発明は、通信システム、送信装置及び受信装置、通信方法、並びにプログラムに 関し、特に、非圧縮の画像の画素データを、一方向に高速伝送することができる、例 えば、 HDMI (High Definition Multimedia Interface) (R)などの通信インタ フェースにおいて、効率的なデータ伝送を行うことができるようにする通信システム、 送信装置及び受信装置、通信方法、並びにプログラムに関する。
背景技術
[0002] 近年、例えば、 DVD (Digital Versatile Disc)レコーダや、セットトップボックス、 その他の AVソース（source)から、テレビジョン受像機、プロジェクタ、その他のディ スプレイに対して、ディジタルテレビジョン信号、すなわち、非圧縮（ベースバンド）の 画像 (動画)の画素データと、その画像に付随する音声データとを、高速に伝送する 通信インタフェースとして、 HDMI (R)が普及しつつある。
[0003] HDMI (R)につ!/、ては、画素データと音声データを、高速で、 HDMI (R)ソース（H DMI (R) Source)から HDMI (R)シンク（HDMI (R) Sink)に、一方向に伝送す る TMDS (Transition Minimized Differential Signaling)チャンネルや、 HD MI (R)ソースと HDMI (R)シンクとの間で双方向の通信を行うための CECライン（Co nsumer Electronics Control Line)等が、 HDMIの仕様書（現在の最新の仕 様書 ¾~ riigh― Definition Multimedia Interface Specification Version 1. 2a", December 14, 2005)【こお!/ヽて規定されて!ヽる。
[0004] また、 HDMI (R)は、コンテンツのコピー防止のために HDCP (High— Bandwidt h Digital Content Protection)を実装することができる。
[0005] その他、 HDMI (R)につ!/、ては、垂直帰線区間や水平帰線区間での不要な信号 の伝送を行わな 、ようにする方法が提案されて 、る（例えば、特許文献 1を参照)。
[0006] 特許文献 1 :特開 2005— 102161号公報
発明の開示 発明が解決しょうとする課題
[0007] ところで、現行の HDMI (R)では、例えば、 RGB (Red, Green, Blue)のそれぞれ 力 ビットの画素データ力もなる画像（以下、適宜、 24ビット（=8ビット X 3)画像ともい う）を伝送することができる力 近年、より階調の高い画像、つまり、 RGBのそれぞれ 力 8ビットより大の 10ビットや 12ビット等の多ビットの画素データ力もなる画像（以下 、適宜、高階調画像ともいう）を伝送することの要請が高まっている。
[0008] そこで、 HDMI (R)にお 、て、高階調画像を伝送する方法が検討されて 、る。
[0009] し力しながら、高階調画像を伝送することの要請が高まってはいるものの、それでも なお、 24ビット画像が扱われることが多い。
[0010] したがって、 HDMI (R)力 高階調画像を伝送することができるように拡張された場 合において、 24ビット画像を伝送するときには、 1画素あたり、高階調画像の画素デ ータのビット数と、 24ビット画像の画素データのビット数である 24ビットとの差分だけ、 無駄なデータを伝送することなり、非効率的なデータ伝送が行われることになる。
[0011] 本発明は、このような状況に鑑みてなされたものであり、非圧縮の画像の画素デー タを、一方向に高速伝送することができる、例えば、 HDMI (R)などの通信インタフエ ースにおいて、効率的なデータ伝送を行うことができるようにするものである。
課題を解決するための手段
[0012] 本発明の第 1の側面の通信システムは、受信装置の性能を表す性能情報を受信し た後、 1の垂直同期信号力 次の垂直同期信号までの区間から、水平帰線区間及び 垂直帰線区間を除いた区間である有効画像区間において、非圧縮の 1画面分の画 像の画素データを、ピクセルクロックの 1クロックあたりに固定のビット数のデータを伝 送する複数のチャンネルで、差動信号により、受信装置に一方向に送信する送信装 置と、前記性能情報を送信した後、前記送信装置から、前記複数のチャンネルで、 差動信号により送信されてくる画素データを受信する前記受信装置とからなる通信シ ステムであり、前記送信装置は、前記ピクセルクロックの周波数を調整することにより、 前記固定のビット数以上のビット数が割り当てられて!/、る画素データを、前記複数の チャンネルで、差動信号により、前記受信装置に一方向に送信する送信手段と、前 記性能情報に基づ!、て、前記受信装置が副信号を受信することができるか否かを判 定する副信号受信可否判定手段と、前記受信装置が副信号を受信することができる 場合、前記送信手段により送信される画素データである送信画素データよりもビット 数が少な 、画素データからなる主画像の画素データに、前記副信号を付加すること により、前記送信画素データを構成する副信号付加手段と、前記垂直帰線区間にお いて、その垂直帰線区間の直後の有効画像区間に送信される前記送信画素データ に、前記副信号が含まれるかどうかを表す副信号情報を送信させる情報送信制御手 段とを備え、前記受信装置は、前記複数のチャンネルで、差動信号により送信されて くる送信画素データを受信する受信手段と、前記垂直帰線区間に送信されてくる前 記副信号情報に基づいて、その垂直帰線区間の直後の有効画像区間に送信されて くる前記送信画素データに、前記副信号が含まれるかどうかを判定する副信号有無 判定手段と、前記送信画素データに、前記副信号が含まれる場合、前記送信画素 データから、前記副信号を分離する分離手段とを備える。
以上のような第 1の側面の通信システムにおいては、前記送信装置において、前記 送信手段が、前記ピクセルクロックの周波数を調整することにより、前記固定のビット 数以上のビット数が割り当てられている画素データを、前記複数のチャンネルで、差 動信号により、前記受信装置に一方向に送信する。また、前記性能情報に基づいて 、前記受信装置が副信号を受信することができるか否力が判定され、前記受信装置 が副信号を受信することができる場合、前記送信手段により送信される画素データで ある送信画素データよりもビット数が少ない画素データ力 なる主画像の画素データ に、前記副信号を付加することにより、前記送信画素データが構成され、前記垂直帰 線区間において、その垂直帰線区間の直後の有効画像区間に送信される前記送信 画素データに、前記副信号が含まれるかどうかを表す副信号情報が送信される。一 方、前記受信装置では、前記受信手段が、前記複数のチャンネルで、差動信号によ り送信されてくる送信画素データを受信する。さらに、前記垂直帰線区間に送信され てくる前記副信号情報に基づいて、その垂直帰線区間の直後の有効画像区間に送 信されてくる前記送信画素データに、前記副信号が含まれるかどうかが判定され、前 記送信画素データに、前記副信号が含まれる場合、前記送信画素データから、前記 副信号が分離される。 [0014] 本発明の第 2の側面の送信装置は、受信装置の性能を表す性能情報を受信した 後、 1の垂直同期信号力 次の垂直同期信号までの区間から、水平帰線区間及び 垂直帰線区間を除いた区間である有効画像区間において、非圧縮の 1画面分の画 像の画素データを、ピクセルクロックの 1クロックあたりに固定のビット数のデータを伝 送する複数のチャンネルで、差動信号により、受信装置に一方向に送信する送信装 置であり、前記ピクセルクロックの周波数を調整することにより、前記固定のビット数以 上のビット数が割り当てられている画素データを、前記複数のチャンネルで、差動信 号により、前記受信装置に一方向に送信する送信手段と、前記性能情報に基づいて 、前記受信装置が副信号を受信することができるか否かを判定する副信号受信可否 判定手段と、前記受信装置が副信号を受信することができる場合、前記送信手段に より送信される画素データである送信画素データよりもビット数が少ない画素データ 力 なる主画像の画素データに、前記副信号を付加することにより、前記送信画素デ ータを構成する副信号付加手段と、前記垂直帰線区間において、その垂直帰線区 間の直後の有効画像区間に送信される前記送信画素データに、前記副信号が含ま れるかどうかを表す副信号情報を送信させる情報送信制御手段とを備える。
[0015] 本発明の第 2の側面の通信方法、又はプログラムは、受信装置の性能を表す性能 情報を受信した後、 1の垂直同期信号力 次の垂直同期信号までの区間から、水平 帰線区間及び垂直帰線区間を除!、た区間である有効画像区間にお 、て、非圧縮の 1画面分の画像の画素データを、ピクセルクロックの 1クロックあたり〖こ固定のビット数 のデータを伝送する複数のチャンネルで、差動信号により、受信装置に一方向に送 信する送信装置の通信方法、又は送信装置を制御するコンピュータに実行させるプ ログラムであり、前記送信装置は、前記ピクセルクロックの周波数を調整することによ り、前記固定のビット数以上のビット数が割り当てられている画素データを、前記複数 のチャンネルで、差動信号により、前記受信装置に一方向に送信する送信手段を備 え、前記性能情報に基づいて、前記受信装置が副信号を受信することができるか否 かを判定し、前記受信装置が副信号を受信することができる場合、前記送信手段に より送信される画素データである送信画素データよりもビット数が少ない画素データ 力 なる主画像の画素データに、前記副信号を付加することにより、前記送信画素デ ータを構成し、前記垂直帰線区間において、その垂直帰線区間の直後の有効画像 区間に送信される前記送信画素データに、前記副信号が含まれるかどうかを表す副 信号情報を送信させるステップを含む。
[0016] 以上のような第 2の側面においては、前記性能情報に基づいて、前記受信装置が 副信号を受信することができるか否力が判定され、前記受信装置が副信号を受信す ることができる場合、前記送信手段により送信される画素データである送信画素デー タよりもビット数が少な 、画素データ力 なる主画像の画素データに、前記副信号を 付加することにより、前記送信画素データが構成され、前記垂直帰線区間において、 その垂直帰線区間の直後の有効画像区間に送信される前記送信画素データに、前 記副信号が含まれるかどうかを表す副信号情報が送信される。
[0017] 本発明の第 3の側面の受信装置は、受信装置の性能を表す性能情報を受信した 後、 1の垂直同期信号力 次の垂直同期信号までの区間から、水平帰線区間及び 垂直帰線区間を除いた区間である有効画像区間において、非圧縮の 1画面分の画 像の画素データを、ピクセルクロックの 1クロックあたりに固定のビット数のデータを伝 送する複数のチャンネルで、差動信号により、受信装置に一方向に送信する送信装 置であり、前記ピクセルクロックの周波数を調整することにより、前記固定のビット数以 上のビット数が割り当てられている画素データを、前記複数のチャンネルで、差動信 号により、前記受信装置に一方向に送信する送信手段と、前記性能情報に基づいて 、前記受信装置が副信号を受信することができるか否かを判定する副信号受信可否 判定手段と、前記受信装置が副信号を受信することができる場合、前記送信手段に より送信される画素データである送信画素データよりもビット数が少ない画素データ 力 なる主画像の画素データに、前記副信号を付加することにより、前記送信画素デ ータを構成する副信号付加手段と、前記垂直帰線区間において、その垂直帰線区 間の直後の有効画像区間に送信される前記送信画素データに、前記副信号が含ま れるかどうかを表す副信号情報を送信させる情報送信制御手段と を備える送信装 置に対して、前記性能情報を送信した後、前記送信装置から、前記複数のチャンネ ルで、差動信号により送信されてくる画素データを受信する前記受信装置であり、前 記複数のチャンネルで、差動信号により送信されてくる送信画素データを受信する受 信手段と、前記垂直帰線区間に送信されてくる前記副信号情報に基づいて、その垂 直帰線区間の直後の有効画像区間に送信されてくる前記送信画素データに、前記 副信号が含まれるかどうかを判定する副信号有無判定手段と、前記送信画素データ に、前記副信号が含まれる場合、前記送信画素データから、前記副信号を分離する 分離手段とを備える。
本発明の第 3の側面の通信方法、又はプログラムは、受信装置の性能を表す性能 情報を受信した後、 1の垂直同期信号力 次の垂直同期信号までの区間から、水平 帰線区間及び垂直帰線区間を除!、た区間である有効画像区間にお 、て、非圧縮の 1画面分の画像の画素データを、ピクセルクロックの 1クロックあたり〖こ固定のビット数 のデータを伝送する複数のチャンネルで、差動信号により、受信装置に一方向に送 信する送信装置であり、前記ピクセルクロックの周波数を調整することにより、前記固 定のビット数以上のビット数が割り当てられて 、る画素データを、前記複数のチャンネ ルで、差動信号により、前記受信装置に一方向に送信する送信手段と、前記性能情 報に基づいて、前記受信装置が副信号を受信することができるか否かを判定する副 信号受信可否判定手段と、前記受信装置が副信号を受信することができる場合、前 記送信手段により送信される画素データである送信画素データよりもビット数が少な い画素データ力 なる主画像の画素データに、前記副信号を付加することにより、前 記送信画素データを構成する副信号付加手段と、前記垂直帰線区間において、そ の垂直帰線区間の直後の有効画像区間に送信される前記送信画素データに、前記 副信号が含まれるかどうかを表す副信号情報を送信させる情報送信制御手段とを備 える送信装置に対して、前記性能情報を送信した後、前記送信装置から、前記複数 のチャンネルで、差動信号により送信されてくる画素データを受信する前記受信装置 の通信方法、又は前記受信装置を制御するコンピュータに実行させるプログラムであ り、前記受信装置は、前記複数のチャンネルで、差動信号により送信されてくる送信 画素データを受信する受信手段を備え、前記垂直帰線区間に送信されてくる前記副 信号情報に基づいて、その垂直帰線区間の直後の有効画像区間に送信されてくる 前記送信画素データに、前記副信号が含まれるかどうかを判定し、前記送信画素デ ータに、前記副信号が含まれる場合、前記送信画素データから、前記副信号を分離 するステップを含む。
[0019] 以上のような第 3の側面においては、前記垂直帰線区間に送信されてくる前記副信 号情報に基づいて、その垂直帰線区間の直後の有効画像区間に送信されてくる前 記送信画素データに、前記副信号が含まれるかどうかが判定され、前記送信画素デ ータに、前記副信号が含まれる場合、前記送信画素データから、前記副信号が分離 される。
発明の効果
[0020] 本発明の第 1ないし第 3の側面によれば、非圧縮の画像の画素データを、一方向 に高速伝送することができる、例えば、 HDMI (R)などの通信インタフェースにおい て、効率的なデータ伝送を行うことができる。
図面の簡単な説明
[0021] [図 1]本発明を適用した AVシステムの一実施の形態の構成例を示すブロック図であ る。
[図 2]HDMI (R)ソース 53と HDMI (R)シンク 61の構成例を示すブロック図である。
[図 3]トランスミッタ 72とレシーバ 81の構成例を示すブロック図である。
[図 4]3つの TMDSチャンネル # 0な!、し # 2による伝送の伝送区間を示す図である。
[図 5]制御ビット CTLO, CTL1と、データアイランド区間及びコントロール区間との関 係を示すタイミングチャートである。
[図 6]現行の HDMI (R)のビデオデータ区間にお 、て伝送される画像の画素データ の伝送のタイミングを表すタイミングチャートである。
[図 7]HDMI (R)のビデオデータ区間にお 、て 30ビット画像を伝送する場合の画素 データの伝送のタイミングを表すタイミングチャートである。
[図 8]HDMI (R)のビデオデータ区間にお 、て 36ビット画像を伝送する場合の画素 データの伝送のタイミングを表すタイミングチャートである。
[図 9]HDMI (R)のビデオデータ区間にお 、て 48ビット画像を伝送する場合の画素 データの伝送のタイミングを表すタイミングチャートである。
[図 10]E— EDIDにおける VSDBのフォーマットを示す図である。
[図 11]ゼネラルコントロールパケットのフォーマットを示す図である。 [図 12]サブパケットの Byte # SBlのビット CDO, CD1, CD2と、ビデオデータ区間に 伝送される画像との関係を示す図である。
[図 13]ディープカラー HDMI (R)に対応して!/、る HDMI (R)ソース 53の動作を説明 するフローチャートである。
[図 14]ディープカラー HDMI (R)に対応して!/、る HDMI (R)シンク 61の動作を説明 するフローチャートである。
[図 15]HDMI (R)ソース 53で決定されたディープカラーモードの画像よりも階調が低 V、主画像の画素データの伝送を説明する図である。
圆 16]送信画素データに対して副信号を割り当てる割り当て方法を説明する図であ る。
[図 17]E— EDIDにおける VSDBのフォーマットを示す図である。
[図 18]ゼネラルコントロールパケットのフォーマットを示す図である。
[図 19]サブパケットの Byte # SB2のビット SDO, SD1, SD2と、副信号のビット数との 関係を示す図である。
[図 20]ソース信号処理部 71の構成例を示すブロック図である。
圆 21]副信号に含められる副信号関連情報を説明する図である。
[図 22]拡張 HDMI (R)に対応して!/、る HDMI (R)ソース 53の動作を説明するフロー チャートである。
[図 23]シンク信号処理部 82の構成例を示すブロック図である。
[図 24]拡張 HDMI (R)に対応して!/、る HDMI (R)シンク 61の動作を説明するフロー チャートである。
圆 25]本発明を適用したコンピュータの一実施の形態の構成例を示すブロック図で ある。
[図 26]本発明の一実施の形態によるシステム構成例を示すブロック図である。
圆 27]本発明の一実施の形態による伝送チャンネル構成例を示す説明図である。 圆 28]本発明の一実施の形態によるビット構成例を示す説明図である。
圆 29]本発明の一実施の形態によるデータパッキング例 (例 1)を示す説明図である 圆 30]本発明の一実施の形態によるデータパッキング例 (例 2)を示す説明図である 圆 31]本発明の一実施の形態による VSDBのデータ構成例を示す説明図である。 圆 32]本発明の一実施の形態による主画像と副画像の表示例を示す説明図である。
[図 33]HDMI規格のデータパッキング例（1ピクセル 8ビットの例）を示す説明図であ る。
[図 34]HDMI規格のデータパッキング例（1ピクセル 10ビットの例）を示す説明図であ る。
[図 35]24ビットカラー深度に対する RGB 4 :4 :4を示す図である。
[図 36]HDMI (R)で 24ビット YCBCR 4 : 2 : 2データを転送するための信号マツピン グとタイミングを示す図である。
[図 37]HDMI (R)で 24ビット YCBCR 4 :4 : 4データを転送するための信号マツピン グとタイミングを示す図である。
[図 38]すべてのカラー深度に関するすべての「ピクセル符号化」を明示する図である
[図 39]24ビットモードについて、グループサイズと、グループ内の HSYNC及び VSY NC送信のシーケンスを示す図である。
[図 40]30ビットモードについて、グループサイズと、グループ内の HSYNC及び VSY NC送信のシーケンスを示す図である。
[図 41]30ビットモードの残余について、グループサイズと、グループ内の HSYNC及 び VSYNC送信のシーケンスを示す図である。
[図 42]36ビットモードについて、グループサイズと、グループ内の HSYNC及び VSY NC送信のシーケンスを示す図である。
[図 43]48ビットモードについて、グループサイズと、グループ内の HSYNC及び VSY
NC送信のシーケンスを示す図である。
[図 44]SB1のカラー深度値 (CDフィールド）を示す図である。
[図 45]早期のパッキングフェーズテーブルに示される各パッキングフェーズに関する 特定の PP値を示す図である。 [図 46]ピクセル倍カ卩の YCBCR 4 : 2 : 2を示す図である。
[図 47]ビデオカラーコンポーネント範囲を示す図である。
[図 48]24ビットモードについてのステートマシン図である。
[図 49]30ビットモードについてのステートマシン図である。
[図 50]36ビットモードについてのステートマシン図である。
[図 51]48ビットモードについてのステートマシン図である。
[図 52]36ビット Zピクセルの、 32kHzと倍数に関する、推奨 Nと希望 CTSとを示す図 である。
[図 53]36ビット Zピクセルの、 44. 1kHzと倍数に関する、推奨 Nと希望 CTSとを示 す図である。
[図 54]36ビット Zピクセルの、 48kHzと倍数に関する、推奨 Nと希望 CTSとを示す図 である。
[図 55]48ビット Zピクセルの、 32kHzに関する、推奨 Nと希望 CTSとを示す図である
[図 56]48ビット Zピクセルの、 44. 1kHzと倍数に関する、推奨 Nと希望 CTSとを示 す図である。
[図 57]48ビット Zピクセルの、 48kHzと倍数に関する、推奨 Nと希望 CTSとを示す図 である。
符号の説明
41 HDレコーダ， 42 ディスプレイ， 43 ケーブル， 51 記録再生部， 52 コーデック， 53 HDMI (R)ソース， 54 HD, 61 HDMI (R)シンク， 62 表 示制御部， 63 表示部， 71 ソース信号処理部， 72 トランスミッタ， 72Aない し 72C エンコーダ/シリアライザ， 81 レシーバ， 81Aないし 81C リカバリ/デ コーダ， 82 シンク信号処理部， 101 主画像処理部， 102 副信号付加部， 103 副信号処理部， 104 副信号関連情報挿入部， 105 副信号受信可否判 定部， 106 副信号割り当てビット数決定部， 107 副信号フレーム情報送信制 御部， 108 ディープカラーモード決定部， 121 FIFOメモリ， 122 副信号有 無判定部， 123 分離部， 124 主画像処理部， 125 主画像メモリ， 126 副 信号処理部， 127 畐 ij信号メモリ， 201 ノ ス， 202 CPU, 203 ROM, 20 4 RAM, 205 EEPROM, 206 入出力インタフェース， 301 HDMIケープ ル， 310 ビデオ記録再生装置 (ソース側機器）， 311 記録再生部， 312 映像 処理部， 314 音声処理部， 315 制御部， 316 チューナ， 320 HDMI伝 送処理部， 321 多重化回路， 322 HDCP暗号化部， 323 伝送処理部， 3 24 HDMI端子， 330 テレビジョン受像機 (シンク側機器）， 331 映像選択合 成部， 332 映像処理部， 333 表示処理部， 334 音声処理部， 335 出力 処理部， 336 制御部， 340 HDMI伝送処理部， 341 HDMI端子， 342 伝送処理部， 343 HDCP復号化部， 344 多重分離回路， 351〜354 スピ 一力, 360 表示パネル
発明を実施するための最良の形態
[0023] 以下、図面を参照して、本発明の実施の形態について説明する。
[0024] 図 1は、本発明を適用した AV (Audio Visual)システムの一実施の形態の構成例 を示している。
[0025] 図 1において、 AVシステムは、 HD (Hard Disk)レコーダ 41及びディスプレイ 42 から構成され、 HDレコーダ 41とディスプレイ 42とは、 HDMI (R)用のケーブル 43を 介して接続されている。
[0026] HDレコーダ 41は、記録再生部 51、コーデック 52、 HDMI (R)ソース 53、及び HD 54から構成され、 HD54に対するデータの記録や再生を行う。
[0027] すなわち、記録再生部 51は、コーデック 52から供給される、画像とそれに付随する 音声のベースバンドのデータを MPEG (Moving Picture Experts Group)方式 等でエンコードして得られるエンコードデータを、 HD54に記録する。また、記録再生 部 51は、 HD54からエンコードデータを再生し (読み出し)、コーデック 52に供給する
[0028] コーデック 52は、記録再生部 51から供給されるエンコードデータを、ベースバンド の画像と音声のデータに MPEG方式等でデコードし、そのベースバンドの画像と音 声のデータを、 HDMI (R)ソース 53や図示せぬ外部の装置に供給する。
[0029] また、コーデック 52は、例えば、図示せぬ外部の装置力 供給されるベースバンド の画像と音声のデータを、エンコードデータにエンコードし、そのエンコードデータを
、記録再生部 51に供給する。
[0030] HDMI (R)ソース 53は、 HDMI (R)に準拠した通信により、コーデック 52から供給 されるベースバンドの画像と音声のデータを、ケーブル 43を介して、ディスプレイ 42 に一方向に送信する。
[0031] ディスプレイ 42は、 HDMI (R)シンク 61、表示制御部 62、及び表示部 63から構成 され、画像の表示等を行う。
[0032] すなわち、 HDMI (R)シンク 61は、 HDMI (R)に準拠した通信により、ケーブル 43 を介して接続されて!、る HDレコーダ 41の HDMI (R)ソース 53から一方向に送信さ れてくるベースバンドの画像と音声のデータを受信し、そのうちの画像のデータを、 表示制御部 62に供給する。なお、 HDMI (R)シンク 61が受信した音声のデータは、 例えば、ディスプレイ 42が内蔵する図示せぬスピーカに供給されて出力される。
[0033] 表示制御部 62は、 HDMI (R)シンク 61から供給されるベースバンドの画像のデー タに基づき、表示部 63を制御（駆動）し、これにより、表示部 63に、対応する画像を 表示させる。
[0034] 表示部 63は、例えば、 CRT (Cathode Ray Tube)や、 LCD (Liquid Crystal
Display)、有機 EL (Electro Luminescence)等で構成され、表示制御部 62の 制御にしたがって、画像を表示する。
[0035] 以上のように構成される図 1の AVシステムでは、例えば、ユーザが、 HD54を再生 するように、 HDレコーダ 41を操作すると、記録再生部 51が、 HD54力 エンコード データを再生し、コーデック 52に供給する。
[0036] コーデック 52は、記録再生部 51から供給されるエンコードデータを、ベースバンド の画像と音声のデータにデコードし、そのベースバンドの画像と音声のデータを、 H
DMI (R)ソース 53に供給する。
[0037] HDMI (R)ソース 53は、 HDMI (R)に準拠した通信により、コーデック 52から供給 されるベースバンドの画像と音声のデータを、ケーブル 43を介して、ディスプレイ 42 に一方向に送信する。
[0038] ディスプレイ 42では、 HDMI (R)シンク 61力 HDMI (R)に準拠した通信により、ケ 一ブル 43を介して接続されて!、る HDレコーダ 41の HDMI (R)ソース 53から一方向 に送信されてくるベースバンドの画像と音声のデータを受信し、そのうちの画像のデ ータを、表示制御部 62に供給するとともに、音声のデータを、図示せぬスピーカに供 給する。
[0039] 表示制御部 62は、 HDMI (R)シンク 61から供給される画像のデータに基づき、表 示部 63を制御し、これにより、表示部 63では、対応する画像が表示される。
[0040] 図 2は、図 1の HDMI (R)ソース 53と HDMI (R)シンク 61の構成例を示している。
[0041] HDMI (R)ソース 53は、 1の垂直同期信号から次の垂直同期信号までの区間（以 下、適宜、ビデオフィールドという）から、水平帰線区間及び垂直帰線区間を除いた 区間である有効画像区間（以下、適宜、アクティブビデオ区間ともいう）において、非 圧縮の 1画面分の画像の画素データに対応する差動信号を、複数のチャンネルで、 HDMI (R)シンク 61に一方向に送信するとともに、水平帰線区間又は垂直帰線区間 において、画像に付随する音声データや制御パケット（Control Packet)その他の 補助データ等に対応する差動信号を、複数のチャンネルで、 HDMI (R)シンクに一 方向に送信する。
[0042] すなわち、 HDMI (R)ソース 53は、ソース信号処理部 71及びトランスミッタ 72を有 する。
[0043] ソース信号処理部 71には、コーデック 52 (図 1)等から、ベースバンドの非圧縮の画 像 (Video)や音声 (Audio)のデータが供給される。ソース信号処理部 71は、そこに 供給される画像や音声のデータに必要な処理を施し、トランスミッタ 72に供給する。 また、ソース信号処理部 71は、トランスミッタ 72との間で、必要に応じて、制御用の情 報やステータスを知らせる情報（ControlZStatus)等をやりとりする。
[0044] トランスミッタ 72は、ソース信号処理部 71から供給される画像の画素データを、対 応する差動信号に変換し、複数のチャンネルである 3つの TMDSチャンネル # 0, # 1, # 2で、ケーブル 43を介して接続されている HDMI (R)シンク 61に、一方向にシ リアル伝送する。
[0045] さらに、トランスミッタ 72は、ソース信号処理部 71から供給される、非圧縮の画像に 付随する音声データや制御パケットその他の補助データ（auxiliary data)と、垂直 同期信号 (VSYNC)や水平同期信号 (HSYNC)等の制御データ（control data) とを、対応する差動信号に変換し、 3つの TMDSチャンネル # 0, # 1, # 2で、ケー ブル 43を介して接続されて!、る HDMI (R)シンク 61に、一方向にシリアル伝送する
[0046] また、トランスミッタ 72は、 3つの TMDSチャンネル # 0, # 1, # 2で送信する画素 データに同期したピクセルクロックを、 TMDSクロックチャンネルで、ケーブル 43を介 して接続されて 、る HDMI (R)シンク 61に送信する。
[0047] HDMI (R)シンク 61は、アクティブビデオ区間において、複数のチャンネルで、 HD MI (R)ソース 53から一方向に送信されてくる、画素データに対応する差動信号を受 信するとともに、水平帰線区間及び垂直帰線区間において、複数のチャンネルで、 HDMI (R)ソースから一方向に送信されてくる、補助データや制御データに対応す る差動信号を受信する。
[0048] すなわち、 HDMI (R)シンク 61は、レシーバ 81及びシンク信号処理部 82を有する
[0049] レシーバ 81は、 TMDSチャンネル # 0, # 1, # 2で、ケーブル 43を介して接続さ れて 、る HDMI (R)ソース 53から一方向に送信されてくる、画素データに対応する 差動信号と、補助データや制御データに対応する差動信号を、同じく HDMI (R)ソ ース 53から TMDSクロックチャンネルで送信されてくるピクセルクロックに同期して受 信する。
[0050] さらに、レシーバ 81は、差動信号を、対応する画素データや、補助データ、制御デ ータに変換し、必要に応じて、シンク信号処理部 82に供給する。
[0051] シンク信号処理部 82は、レシーバ 81から供給されるデータに必要な処理を施し、 表示制御部 62等に供給する。その他、シンク信号処理部 82は、レシーバ 81との間 で、必要に応じて、制御用の情報やステータスを知らせる情報 (ControlZStatus) 等をやりとりする。
[0052] HDMI (R)の伝送チャンネルには、 HDMI (R)ソース 53から HDMI (R)シンク 61 に対して、画素データ、補助データ、及び制御データを、ピクセルクロック〖こ同期して 、一方向にシリアル伝送するための伝送チャンネルとしての 3つの TMDSチャンネル # 0な!、し # 2と、ピクセルクロックを伝送する伝送チャンネルとしての TMDSクロック チャンネルとの他に、 DDC (Display Data Channel)や CECラインと呼ばれる伝 送チャンネルがある。
[0053] DDCは、 HDMI (R)ソース 53が、ケーブル 43を介して接続された HDMI (R)シン ク 61力ら、 E— EDID (Enhanced Extended Display Identification Data)を 読み出すのに使用される。
[0054] すなわち、 HDMI (R)シンク 61は、レシーバ 81の他に、自身の性能（configurati on/capability)に関する性能情報である E— EDIDを記憶して!/、る EDID ROM ( Read Only Memory) (図示せず）を有している。 HDMI (R)ソース 53は、ケープ ル 43を介して接続されて!、る HDMI (R)シンク 61から、その HDMI (R)シンク 61の E— EDIDを、 DDCを介して読み出し、その E— EDIDに基づき、 HDMI (R)シンク 6 1の性能や設定、すなわち、例えば、 HDMI (R)シンク 61 (を有する電子機器）が対 応している画像のフォーマット（プロファイル）（例えば、 RGB (Red, Green, Blue)や 、 YCBCR4 :4 :4, YCBCR4 : 2 : 2)などを認識する。
[0055] なお、 HDMI (R)ソース 53も、 HDMI (R)シンク 61と同様に、 E— EDIDを記憶し、 必要に応じて、その E— EDIDを、 HDMI (R)シンク 61に送信することができる。
[0056] CECラインは、 HDMI (R)ソース 53と HDMI (R)リンク 2との間で、制御用のデータ の双方向通信を行うのに用いられる。
[0057] 図 3は、図 2のトランスミッタ 72とレシーバ 81の構成例を示している。
[0058] トランスミッタ 72は、 3つの TMDSチャンネル # 0な!、し # 2にそれぞれ対応する 3 つのエンコーダ Zシリアライザ 72A, 72B、及び 72Cを有する。そして、エンコーダ Z シリアライザ 72A, 72B、及び 72Cのそれぞれは、そこに供給される画素データや、 補助データ、制御データをエンコードし、パラレルデータ力 シリアルデータに変換し て、差動信号により送信する。
[0059] ここで、画素データが、例えば、 R, G, Bの 3成分を有する場合には、 B成分 (B co mponent)はエンコーダ Zシリアライザ 72Aに、 G成分（G component)はェンコ一 ダ Zシリアライザ 72Bに、 R成分 (R component)はエンコーダ Zシリアライザ 72C に、それぞれ供給される。 [0060] また、補助データとしては、例えば、音声データや制御パケットがあり、制御パケット は、例えばエンコーダ Zシリアライザ 72Aに、音声データは、例えばエンコーダ Zシリ ァライザ 72B及び 72Cに、それぞれ供給される。
[0061] さらに、制御データとしては、 1ビットの垂直同期信号 (VSYNC)、 1ビットの水平同 期信号（HSYNC)、及び、それぞれ 1ビットの制御ビット CTLO, CTL1, CTL2, CT L3があり、垂直同期信号及び水平同期信号はエンコーダ Zシリアライザ 72Aに、制 御ビット CTLO及び CTL1はエンコーダ Zシリアライザ 72Bに、制御ビット CTL2及び CTL3はエンコーダ Zシリアライザ 72Cに、それぞれ供給される。
[0062] エンコーダ Zシリアライザ 72Aは、そこに供給される画素データの B成分、垂直同 期信号及び水平同期信号、並びに補助データを、時分割で送信する。
[0063] すなわち、エンコーダ Zシリアライザ 72Aは、そこに供給される画素データの B成分 を、固定のビット数である 8ビット単位のパラレルデータとする。さらに、エンコーダ Z シリアライザ 72Aは、そのパラレルデータをエンコードし、シリアルデータに変換して、 TMDSチャンネル # 0で送信する。
[0064] また、エンコーダ Zシリアライザ 72Aは、そこに供給される垂直同期信号及び水平 同期信号の 2ビットのパラレルデータをエンコードし、シリアルデータに変換して、 TM DSチャンネル # 0で送信する。
[0065] さらに、エンコーダ Zシリアライザ 72Aは、そこに供給される補助データを 4ビット単 位のパラレルデータとする。そして、エンコーダ Zシリアライザ 72Aは、そのパラレル データをエンコードし、シリアルデータに変換して、 TMDSチャンネル # 0で送信する
[0066] エンコーダ Zシリアライザ 72Bは、そこに供給される画素データの G成分、制御ビッ ト CTLO及び CTL1、並びに補助データを、時分割で送信する。
[0067] すなわち、エンコーダ Zシリアライザ 72Bは、そこに供給される画素データの G成分 を、固定のビット数である 8ビット単位のパラレルデータとする。さらに、エンコーダ Z シリアライザ 72Bは、そのパラレルデータをエンコードし、シリアルデータに変換して、 TMDSチャンネル # 1で送信する。
[0068] また、エンコーダ Zシリアライザ 72Bは、そこに供給される制御ビット CTLO及び CT LIの 2ビットのパラレルデータをエンコードし、シリアルデータに変換して、 TMDSチ ヤンネル # 1で送信する。
[0069] さらに、エンコーダ Zシリアライザ 72Bは、そこに供給される補助データを 4ビット単 位のパラレルデータとする。そして、エンコーダ Zシリアライザ 72Bは、そのパラレル データをエンコードし、シリアルデータに変換して、 TMDSチャンネル # 1で送信する
[0070] エンコーダ Zシリアライザ 72Cは、そこに供給される画素データの R成分、制御ビッ ト CTL2及び CTL3、並びに補助データを、時分割で送信する。
[0071] すなわち、エンコーダ Zシリアライザ 72Cは、そこに供給される画素データの R成分 を、固定のビット数である 8ビット単位のパラレルデータとする。さらに、エンコーダ Z シリアライザ 72Cは、そのパラレルデータをエンコードし、シリアルデータに変換して、 TMDSチャンネル # 2で送信する。
[0072] また、エンコーダ Zシリアライザ 72Cは、そこに供給される制御ビット CTL2及び CT L3の 2ビットのパラレルデータをエンコードし、シリアルデータに変換して、 TMDSチ ヤンネル # 2で送信する。
[0073] さらに、エンコーダ Zシリアライザ 72Cは、そこに供給される補助データを 4ビット単 位のパラレルデータとする。そして、エンコーダ Zシリアライザ 72Cは、そのパラレル データをエンコードし、シリアルデータに変換して、 TMDSチャンネル # 2で送信する
[0074] レシーバ 81は、 3つの TMDSチャンネル # 0ないし # 2にそれぞれ対応する 3つの リカノくリ Zデコーダ 81A, 81B、及び 81Cを有する。そして、リカバリ Zデコーダ 81A , 81B、及び 81Cのそれぞれは、 TMDSチャンネル # 0ないし # 2で差動信号により 送信されてくる画素データや、補助データ、制御データを受信する。さらに、リカバリ Zデコーダ 81A, 81B、及び 81Cのそれぞれは、画素データや、補助データ、制御 データを、シリアルデータからパラレルデータに変換し、さらにデコードして出力する
[0075] すなわち、リカバリ Zデコーダ 81Aは、 TMDSチャンネル # 0で差動信号により送 信されてくる画素データの B成分や、垂直同期信号及び水平同期信号、補助データ を受信する。
そして、リカバリ Zデコーダ 81Aは、その画素データの B成分や、垂直同期信号及び 水平同期信号、補助データを、シリアルデータからパラレルデータに変換し、デコー ドして出力する。
[0076] リカバリ Zデコーダ 81Bは、 TMDSチャンネル # 1で差動信号により送信されてくる 画素データの G成分や、制御ビット CTLO及び CTL1、補助データを受信する。そし て、リカノリ Zデコーダ 81Bは、その画素データの G成分や、制御ビット CTLO及び C TL1、補助データを、シリアルデータ力もパラレルデータに変換し、デコードして出力 する。
[0077] リカバリ Zデコーダ 81Cは、 TMDSチャンネル # 2で差動信号により送信されてくる 画素データの R成分や、制御ビット CTL2及び CTL3、補助データを受信する。そし て、リカバリ Zデコーダ 81Cは、その画素データの R成分や、制御ビット CTL2及び C TL3、補助データを、シリアルデータ力もパラレルデータに変換し、デコードして出力 する。
[0078] 図 4は、 HDMI (R)の 3つの TMDSチャンネル # 0な!、し # 2で各種の伝送データ が伝送される伝送区間 (期間）の例を示している。
[0079] なお、図 4は、 TMDSチャンネル # 0な!、し # 2にお!/、て、横 X縦力 20 X 480画 素のプログレッシブの画像が伝送される場合の、各種の伝送データの伝送区間を示 している。
[0080] HDMI (R)の 3つの TMDSチャンネル # 0な!、し # 2で伝送データが伝送されるビ デオフィールド (Video Field)には、伝送データの種類に応じて、ビデオデータ区 間（Video Data period)、データアイランド区間（Data Island period)、及びコ ントロール区間（Control period)の 3種類の区間が存在する。
[0081] ここで、ビデオフィールドは、 1の垂直同期信号（の立ち上がりエッジ（active edge ) )力 次の垂直同期信号までの区間であり、水平帰線区間（horizontal blanking )、垂直帰線区間（vertical blanking)、並びに、ビデオフィールドから水平帰線区 間及び垂直帰線区間を除 、た区間であるアクティブビデオ区間（Active Video)に 分けられる。 [0082] ビデオデータ区間（図 4において左上り（右下り）の斜線を付してある部分）は、ァク ティブビデオ区間に割り当てられ、ビデオデータ区間では、非圧縮の 1画面分の画像 の画素（有効画素（active pixel) )データが伝送される。
[0083] データアイランド区間（図 4にお 、て右上り（左下り）の斜線を付してある部分)、及 びコントロール区間（図 4において縦方向の線を付してある部分）は、水平帰線区間と 垂直帰線区間に割り当てられ、データアイランド区間及びコントロール区間では、補 助データ（auxiliary data)が伝送される。
[0084] すなわち、データアイランド区間は、水平帰線区間と垂直帰線区間の一部分に割り 当てられ、データアイランド区間では、補助データのうちの、制御に関係しないデータ である、例えば、音声データのパケット等が伝送される。
[0085] コントロール区間は、水平帰線区間と垂直帰線区間の他の部分に割り当てられ、コ ントロール区間では、補助データのうちの、制御に関係するデータである、例えば、 垂直同期信号及び水平同期信号や、制御パケット等が伝送される。
[0086] ここで、現行の HDMI (R)、すなわち、 HDMI (R)の最新の仕様書である" High— Deiinition Multimedia Interlace Specincation Version 1. 2a , Dece mber 14, 2005では、 TDMSクロックチャンネル（図 2)で伝送されるピクセルクロ ックの周波数は、例えば、 165MHzであり、この場合、データアイランド区間の伝送レ ートは、約 500Mbps程度である。
[0087] 上述したように、データアイランド区間及びコントロール区間では、 、ずれも、補助 データが伝送されるが、その区別は、制御ビット CTLO, CTL1によって行われる。
[0088] すなわち、図 5は、制御ビット CTLO, CTL1と、データアイランド区間及びコントロー ル区間との関係を示している。
[0089] 制御ビット CTLO, CTL1は、例えば、図 5上から 1番目に示すように、デバイスイネ 一ブル（device enable)状態と、デバイスディセーブル（device disable)状態との 2つの状態を表すことができる。なお、図 5上から 1番目では、デバイスィネーブル状 態を H (High)レベルで表してあり、デバイスディセーブル状態を L (Low)レベルで 表してある。
[0090] 制御ビット CTLO, CTL1は、データアイランド区間では、デバイスディセーブル状 態となり、コントロール区間では、デバイスィネーブル状態となり、これにより、データ アイランド区間とコントロール区間とが区別される。
[0091] そして、制御ビット CTLO, CTL1がデバイスディセーブル状態としての Lレベルとな るデータアイランド区間では、図 5上から 2番目に示すように、補助データのうちの、制 御に関係しないデータである、例えば、音声データ等が伝送される。
[0092] 一方、制御ビット CTLO, CTL1がデバイスィネーブル状態としての Hレベルとなる コントロール区間では、図 5上から 3番目に示すように、補助データのうちの、制御に 関係するデータである、例えば、制御パケットやプリアンブル等が伝送される。
[0093] その他、コントロール区間では、図 5上から 4番目に示すように、垂直同期信号及び 水平同期信号も伝送される。
[0094] 次に、図 6を参照して、現行の HDMI (R)、すなわち、 HDMI (R)の最新の仕様書 で High― Definition Multimedia Interface specification Version 1 . 2a", December 14, 2005で規定されている画素データの伝送について説 明する。
[0095] 図 6は、現行の HDMI (R)のビデオデータ区間において伝送される画像の画素デ ータの伝送のタイミングを表すタイミングチャートである。
[0096] なお、現行の HDMI (R)では、 RGB4 :4 :4, YCBCR4 :4 :4、及び YCBCR4： 2： 2の 3つのフォーマットの画像の画素データを、 TMDSチャンネル # 0ないし # 2で送 信することができるが、以下では、上述の 3つのフォーマットのうちの、例えば、 RGB4 :4 :4を例に説明をする。
[0097] HDMI (R)において採用されているコンテンツのコピーを防止する技術である HD CPでは、データに、 8ビット単位でスクランブルがかけられる。このため、 1つの TMD Sチャンネノレでは、ピクセノレクロックの 1クロックあたり〖こ、固定のビット数単位、つまり、 HDCPの処理の対象となる 8ビット単位で、データが伝送される。
[0098] 以上のように、 1つの TMDSチャンネルでは、ピクセルクロックの 1クロックあたりに、 8ビットのデータが伝送されるので、 3つの TMDSチャンネル # 0ないし # 2によれば 、 1クロックあたりに、 24ビットのデータを伝送することができる。
[0099] そこで、現行の HDMI (R)では、 RGB4： 4： 4の画像としての、各画素の R成分、 G 成分、及び B成分のそれぞれが 8ビットの 24ビット画像が、 3つの TMDSチャンネル # 0ないし # 2で伝送される。
[0100] すなわち、現行の HDMI (R)では、図 6に示すように、ピクセルクロックの 1クロック にっき、 24ビット画像の 1画素の画素データのうちの 8ビットの B成分が TMDSチャン ネル # 0で、 8ビットの G成分が TMDSチャンネル # 1で、 8ビットの R成分が TMDS チャンネル # 2で、それぞれ伝送される。
[0101] ところで、前述したように、近年、より階調の高い画像、つまり、 R成分、 G成分、及び B成分のそれぞれが、 8ビットより大の 10ビットや 12ビット等の多ビットの画素データか らなる高階調画像を伝送することの要請が高まって 、る。
[0102] 現行の HDMI (R)では、上述したように、 24ビット画像の伝送力 1つの TMDSチ ヤンネノレにおいて、ピクセノレクロックの 1クロックあたり〖こ、 8ビットのデータを伝送する ことによって行われているから、高階調画像の伝送は、単純には、 1つの TMDSチヤ ンネノレにおいて、ピクセノレクロックの 1クロックあたりに、 8ビットより大の、例えば、 10ビ ットゃ 12ビットのデータを伝送することによって行うことができる。
[0103] しかしながら、上述したように、 HDMI (R)において採用されているコンテンツのコピ 一を防止する技術である HDCPでは、データに、 8ビット単位でスクランブルがかけら れるため、 1つの TMDSチャンネルにおいて、ピクセルクロックの 1クロックあたりに、 8 ビット以外のビット数単位で、データを伝送することとすると、 HDCPを適用することが 困難になり、その結果、 HDMI (R)に準拠したデータ伝送を行うことが困難になる。
[0104] そこで、現行の HDMI (R)では、上述したように、 165MHzの周波数のピクセルク ロックが採用されている力 このピクセルクロックとして、より高い周波数のピクセルクロ ックを採用することにより、 1つの TMDSチャンネルにおいて、ピクセルクロックの 1ク ロックあたりに、固定の 8ビット単位のデータを伝送して、 HDCPの適用を可能としな がら、高階調画像の伝送も可能とすることができる。
[0105] 例えば、ピクセルクロックの周波数を、 24ビット画像を伝送する場合の 165MHzの
5Z4倍とすることによって、 R成分、 G成分、及び B成分のそれぞれが、 10ビットの高 階調画像 (以下、適宜、 30ビット（ = 10ビット X 3)画像ともいう）を伝送することができ る。 [0106] すなわち、図 7は、 HDMI (R)のビデオデータ区間において 30ビット画像を伝送す る場合の画素データの伝送のタイミングを表すタイミングチャートである。
[0107] 30ビット画像の伝送は、 B成分が TMDSチャンネル # 0で、 G成分が TMDSチャン ネル # 1で、 R成分が TMDSチャンネル # 2で、それぞれ伝送される点、及びピクセ ルクロックの 1クロックにっき、 8ビットのデータが伝送される点において、 24ビット画像 の伝送と共通する。
[0108] 但し、 24ビット画像の伝送では、 1画素の 1つの成分 (R成分、 G成分、又は B成分） 力 ¾ビットであるために、その 8ビットの成分力 ピクセルクロックの 1クロックで伝送され るのに対して、 30ビット画像の伝送では、 1画素の 1つの成分が 10ビットであるために 、その 10ビットの成分が、ピクセルクロックの複数クロックに亘つて伝送される点で、 3 0ビット画像の伝送は、 24ビット画像の伝送と異なる。
[0109] すなわち、いま、 10ビットの成分の LSB (Least Significant Bit)力ら MSB (Mo st Significant Bit)までを、 bOないし b9で表すこととする。また、画像を構成する 画素の、ラスタスキャン順で、 i番目の画素の R成分、 G成分、又は B成分を、それぞ れ、 R # i— 1成分、 G # i— 1成分又は B # i— 1と表すとともに、ピクセルクロックのある クロック (パルス）を基準と
して、 j番目のクロックを、クロック # j— 1と！、うこととする。
[0110] この場合、 B成分については、図 7に示すように、 10ビットの B # 0成分のうちの下位 8ビット bOないし b7力 クロック # 0で伝送され、 10ビットの B # 0成分のうちの残りの 上位 2ビット b8及び b9と、次の画素の 10ビットの B # 1成分のうちの下位 6ビット bOな いし b5との合計 8ビットが、クロック # 1で伝送される。
[0111] さらに、 10ビットの B # 1成分のうちの残りの上位 4ビット b6ないし b9と、次の画素の 10ビットの B # 2成分のうちの下位 4ビット bOないし b3との合計 8ビット力 クロック # 2 で伝送され、 10ビットの B # 2成分のうちの残りの上位 6ビット b4ないし b9と、次の画 素の 10ビットの B # 3成分のうちの下位 2ビット bO及び blとの合計で 8ビット力 クロッ ク # 3で伝送される。
[0112] そして、 10ビットの B # 3成分のうちの残りの上位 8ビット b2ないし b9力 クロック # 4 で伝送される。 [0113] 以上のように、 4画素の B成分である B # 0ないし B # 3成分力 クロック # 0ないし # 4の 5クロックで伝送され、以下、同様にして、 4画素の B成分が 5クロックで伝送される
[0114] 24ビット画像については、図 6で説明したように、 8ビットの B成分力 1クロックで伝 送される力 30ビット画像については、 10ビットの B成分の 4画素分力 5クロックで伝 送される。したがって、 30ビット画像については、 B成分を、 24ビット画像の 5Z4倍の 周波数のピクセルクロックを使用して伝送することにより、 30ビット画像の 1フレームを 、 24ビット画像の 1フレームと同一の時間で伝送することができる。
[0115] なお、 30ビット画像の B成分以外の成分、つまり、 G成分及び R成分も、 B成分と同 様に伝送される。
[0116] また、 30ビット画像の伝送では、 5クロックで 4画素の画素データを伝送することを、 いわば伝送単位として、その伝送単位が繰り返される力 この伝送単位におけるクロ ックを、フェーズ（Phase)ということとすると、 30ビット画像の伝送単位は、 5つのフエ ーズからなる。
[0117] 次に、ピクセルクロックの周波数を、より高くすることによって、 30ビット画像よりも高 い階調の高階調画像、すなわち、 R成分、 G成分、及び B成分のそれぞれが、例えば 、 12ビットの高階調画像 (以下、適宜、 36ビット（ = 12ビット X 3)画像ともいう）や、 R 成分、 G成分、及び B成分のそれぞれが、例えば、 16ビットの高階調画像 (以下、適 宜、 48ビット（ = 16ビット X 3)画像とも!、う）等を伝送することが可能となる。
[0118] 具体的には、例えば、ピクセルクロックの周波数を、 24ビット画像を伝送する場合の 165MHzの 3Z2倍とすることによって、 R成分、 G成分、及び B成分のそれぞれが、 12ビットの 36ビット画像を伝送することができる。
[0119] すなわち、図 8は、 HDMI (R)のビデオデータ区間において 36ビット画像を伝送す る場合の画素データの伝送のタイミングを表すタイミングチャートである。
[0120] 36ビット画像の伝送は、 B成分が TMDSチャンネル # 0で、 G成分が TMDSチャン ネル # 1で、 R成分が TMDSチャンネル # 2で、それぞれ伝送される点、及びピクセ ルクロックの 1クロックにっき、 8ビットのデータが伝送される点において、 24ビット画像 の伝送と共通する。 [0121] 但し、 24ビット画像の伝送では、 1画素の 1つの成分力 ¾ビットであるために、その 8 ビットの成分力 ピクセルクロックの 1クロックで伝送されるのに対して、 36ビット画像の 伝送では、 1画素の 1つの成分が 12ビットであるために、その 12ビットの成分力 ピク セルクロックの複数クロックに亘つて伝送される点で、 36ビット画像の伝送は、 24ビッ ト画像の伝送と異なる。
[0122] すなわち、いま、 12ビットの成分の LSBから MSBまでを、 bOないし b 11で表すこと とすると、 B成分については、図 8に示すように、 12ビットの B # 0成分のうちの下位 8 ビット bOないし b7力 クロック # 0で伝送され、 12ビットの B # 0成分のうちの残りの上 位 4ビット b8ないし bl lと、次の画素の 12ビットの B # 1成分のうちの下位 4ビット bOな いし b3との合計 8ビットが、クロック # 1で伝送される。
[0123] そして、 12ビットの B # 1成分のうちの残りの上位 8ビット b4ないし bl lが、クロック # 2で伝送される。
[0124] 以上のように、 2画素の B成分である B # 0及び B # 1成分が、クロック # 0な 、し # 2 の 3クロックで伝送され、以下、同様にして、 2画素の B成分が 3クロックで伝送される。
[0125] 24ビット画像については、図 6で説明したように、 8ビットの B成分力 1クロックで伝 送される力 36ビット画像については、 12ビットの B成分の 2画素分力 3クロックで伝 送される。したがって、 36ビット画像については、 B成分を、 24ビット画像の 3Z2倍の 周波数のピクセルクロックを使用して伝送することにより、 36ビット画像の 1フレームを 、 24ビット画像の 1フレームと同一の時間で伝送することができる。
[0126] なお、 36ビット画像の B成分以外の成分、つまり、 G成分及び R成分も、 B成分と同 様に伝送される。
[0127] また、 36ビット画像の伝送では、 3クロックで 2画素の画素データを伝送することを、 伝送単位として、その伝送単位が繰り返される。したがって、 36ビット画像の伝送単 位は、 3つのフェーズからなる。
[0128] 次に、 R成分、 G成分、及び B成分のそれぞれが、 16ビットの 48ビット画像の伝送は
、ピクセルクロックの周波数を、 24ビット画像を伝送する場合の 165MHzの 2倍とする こと〖こよって行うことができる。
[0129] すなわち、図 9は、 HDMI (R)のビデオデータ区間において 48ビット画像を伝送す る場合の画素データの伝送のタイミングを表すタイミングチャートである。
[0130] 48ビット画像の伝送は、 B成分が TMDSチャンネル # 0で、 G成分が TMDSチャン ネル # 1で、 R成分が TMDSチャンネル # 2で、それぞれ伝送される点、及びピクセ ルクロックの 1クロックにっき、 8ビットのデータが伝送される点において、 24ビット画像 の伝送と共通する。
[0131] 但し、 24ビット画像の伝送では、 1画素の 1つの成分力 ¾ビットであるために、その 8 ビットの成分力 ピクセルクロックの 1クロックで伝送されるのに対して、 48ビット画像の 伝送では、 1画素の 1つの成分が 16ビットであるために、その 16ビットの成分力 ピク セルクロックの複数クロックに亘つて伝送される点で、 48ビット画像の伝送は、 24ビッ ト画像の伝送と異なる。
[0132] すなわち、いま、 16ビットの成分の LSBから MSBまでを、 bOないし bl5で表すこと とすると、 B成分については、図 9に示すように、 16ビットの B # 0成分のうちの下位 8 ビット bOないし b7力 クロック # 0で伝送され、 16ビットの B # 0成分のうちの残りの上 位 8ビット b8ないし bl5力 クロック # 1で伝送される。
[0133] 以上のように、 1画素の B成分である B # 0成分が、クロック # 0及び # 1の 2クロック で伝送され、以下、同様にして、 1画素の B成分が 2クロックで伝送される。
[0134] 24ビット画像については、図 6で説明したように、 8ビットの B成分力 1クロックで伝 送される力 48ビット画像については、 16ビットの B成分の 1画素分力 2クロックで伝 送される。したがって、 48ビット画像については、 B成分を、 24ビット画像の 2倍の周 波数のピクセルクロックを使用して伝送することにより、 48ビット画像の 1フレームを、 2 4ビット画像の 1フレームと同一の時間で伝送することができる。
[0135] なお、 48ビット画像の B成分以外の成分、つまり、 G成分及び R成分も、 B成分と同 様に伝送される。
[0136] また、 48ビット画像の伝送では、 2クロックで 1画素の画素データを伝送することを、 伝送単位として、その伝送単位が繰り返される。したがって、 48ビット画像の伝送単 位は、 2つのフェーズからなる。
[0137] 以上のように、ピクセルクロックの周波数を、例えば、 24ビット画像を伝送する場合 の 5Z4倍や、 3Z2倍、 2倍とする周波数の調整を行うことによって、現行の HDMI ( R)の TMDSチャンネルがピクセルクロックの 1クロックあたりに伝送する固定のビット 数である 8ビットより多い 10ビットや、 12ビット、 16ビットが各成分に割り当てられてい る画素データの伝送、すなわち、 30ビット画像や、 36ビット画像、 48ビット画像といつ た高階調画像の伝送を、現行の HDMI (R)の TMDSチャンネルをそのまま利用して 行うことができる。
[0138] したがって、現行の HDMI (R)にお!/、て、 24ビット画像の伝送が行われることを考 慮すると、ピクセルクロックの周波数を調整することにより、現行の HDMI (R)の TMD Sチャンネルがピクセルクロックの 1クロックあたりに伝送する固定のビット数である 8ビ ット以上のビット数が各成分に割り当てられている画素データの伝送、すなわち、例 えば、 24ビット画像の他、 30ビット画像や、 36ビット画像、 48ビット画像といった高階 調画像の伝送を、現行の HDMI (R)の TMDSチャンネルをそのまま利用して行うこ とがでさる。
[0139] V、ま、 24ビット画像の他に、高階調画像の伝送を現行の HDMI (R)の TMDSチヤ ンネルをそのまま利用して行うことができる通信インタフェースを、特に、ディープカラ 一 (deep color) HDMI (R)と呼ぶこととすると、例えば、ディープカラー HDMI (R) に準拠した HDMI (R)ソースが、高階調画像の伝送を行う場合には、まず、通信相 手である HDMI (R)シンクがディープカラー HDMI (R)に対応（準拠）して!/、る力どう かを認識する必要がある。
[0140] ここで、 HDMI (R)シンクがディープカラー HDMI (R)に対応して!/、る力どう力は、 例えば、その HDMI (R)シンクの性能に関する性能情報である E— EDIDに記述し ておく（含めておく）ことができる。
[0141] すなわち、図 10は、 E— EDIDにおける VSDB (Vender Specific Definition Bit)を示している。
[0142] 現行の HDMI (R)では、 VSDBの 8 6 # 6の1^8から5, 6, 7ビット目のビット # 4 , # 5, # 6は、未使用（Reserved)になっているが、図 10では、そのビット # 4, # 5, # 6に、それぞれ、ビット Suport一 30bit, Suport一 36bit, Suport一 48bit力 S害 ijり 当てられている。
[0143] VSDBの Bvte # 6のビット # 4に割り当てられているビット Suport 30bit、ビット # 5に割り当てられて!/、るビット Suport— 36bit、及びビット # 6〖こ割り当てられて!/、るビ ット Suport— 48bitは、 HDMI (R)シンクが、高階調画像に対応していない場合、す なわち、 24ビット画像のみに対応している場合、例えば、すべて 0とされる。
[0144] そして、 HDMI (R)シンク力 高階調画像のうちの 30ビット画像のみに対応してい る場合、ビット Suport_30bitのみが 1とされる。また、 HDMI (R)シンク力 高階調 画像のうちの 30ビット画像と 36ビット画像に対応して 、る場合、ビット Suport_36bi tのみが 1とされる。さらに、 HDMI (R)シンクが、高階調画像の 30ビット画像、 36ビッ ト画像、及び 48ビット画像のすべてに対応している場合、ビット Suport_48bitのみ 力 とされる。
[0145] 以上のように、 HDMI (R)シンクがディープカラー HDMI (R)に対応して!/、る力どう かを、 E— EDIDの VSDBに記述しておくことにより、 HDMI (R)ソースは、 HDMI (R )シンクから、 E— EDIDを読み出し、その E— EDIDの VSDBを参照することにより、 HDMI (R)シンクが高階調画像に対応しているかどうか、さらには、 HDMI (R)シン クが高階調画像に対応している場合には、 30ビット画像、 36ビット画像、又は 48ビッ ト画像のうちの ヽずれに対応して ヽるかを認識することができる。
[0146] なお、 HDMI (R)ソースの E— EDIDの VSDBにも、図 10に示したビット Suport— 30bit, Suport— 36bit, Suport— 48bitを記述しておくことができる。
[0147] 次に、 HDMI (R)ソースと HDMI (R)シンクとの間の E— EDIDの交換は、 HDMI ( R)ソースと HDMI (R)シンクとが接続されたときや、 HDMI (R)ソース又は HDMI (R )シンクの電源がオンにされたとき等の特定のタイミングで行われ、周期的に行われる ものではない。
[0148] 一方、 HDMI (R)ソースと HDMI (R)シンクと力 高階調画像に対応して!/、る場合 においては、 HDMI (R)ソースから HDMI (R)シンクに対して、 24ビット画像が伝送 されることと、高階調画像が伝送されることとがあり、さら〖こ、高階調画像が伝送される ケースでは、 30ビット画像、 36ビット画像、又は 48ビット画像が伝送されることがある
[0149] 画像の伝送は、図 4で説明したように、ビデオフィールドのアクティブビデオ区間（A ctive Video)に割り当てられているビデオデータ区間において行われるから、 HD MI (R)シンクにおいて、ビデオデータ区間において伝送されてくる画像力 24ビット 画像、 30ビット画像、 36ビット画像、又は 48ビット画像のうちのいずれであるのかは、 ビデオデータ区間を含むビデオフィールドごとに認識することができることが望ましい
[0150] この場合、 HDMI (R)ソースから HDMI (R)シンクに対して、ビデオフィールドごと に、そのビデオフィールドに含まれるビデオデータ区間において伝送されてくる画像 1S 24ビット画像、 30ビット画像、 36ビット画像、又は 48ビット画像のうちのいずれで あるの力を表す情報 (以下、適宜、ディープカラーモードという）を伝送する必要があ る。
[0151] ここで、 HDMI (R)ソースから HDMI (R)シンクに対して、ビデオフィールドごとに伝 送される情報として、垂直帰線区間のうちの、図 4で説明したコントロール区間におい て伝送されるゼネラルコントロールパケット（General Control Packet)がある。
[0152] そこで、ディープカラーモードは、ゼネラルコントロールパケットに含め、これにより、 ビデオフィールドごとに、 HDMI (R)ソースから HDMI (R)シンクに伝送するようにす ることがでさる。
[0153] すなわち、図 11は、ゼネラルコントロールパケットのフォーマットを示している。
[0154] ゼネラルコントロールパケットは、パケットヘッダ（General Contorol Packet H eader)と、サブパケット（General Control Subpacket)とを有しており、図 11上 側は、パケットヘッダを、図 11下側は、サブパケットを、それぞれ示している。
[0155] 現行の HDMI (R)では、ゼネラルコントロールパケットのサブパケット（図 11下側） の Byte # SBlの LSB力ら 1, 2, 3ビット目のビット # 0, # 1, # 2は、未使用で 0とす ることになつている力 図 11では、そのビット # 0, # 1, # 2に、それぞれ、ディープ力 ラーモードを表すビット CDO, CD1, CD2が割り当てられている。
[0156] 図 12は、サブパケットの Byte # SBlのビット CDO, CD1, CD2と、そのサブバケツ トを有するゼネラルコントロールパケットが伝送されるコントロール区間（図 4)を含むビ デオフィールドに含まれるビデオデータ区間（図 4)に伝送される画像との関係を示し ている。
[0157] HDMI (R)シンクが高階調画像に対応していない場合（Color Depth not indi cated)、ディープカラーモードを表すビット CDO, CD1, CD2は、現行の HDMI (R) と同様に、いずれも 0とされる。
[0158] また、 HDMI (R)シンクが高階調画像に対応して！/、る場合にお！、て、ビデオデータ 区間で伝送される画像が 24ビット画像であるときには、ディープカラーモードを表す ビット CDO, CD1, CD2は、例えば、それぞれ、 0, 0, 1とされ、ビデオデータ区間で 伝送される画像が 30ビット画像であるときには、ディープカラーモードを表すビット C DO, CD1, CD2は、例えば、それぞれ、 1, 0, 1とされる。
[0159] さらに、ビデオデータ区間で伝送される画像が 36ビット画像であるときには、ディー プカラーモードを表すビット CDO, CD1, CD2は、例えば、それぞれ、 0, 1, 1とされ 、ビデオデータ区間で伝送される画像が 48ビット画像であるときには、ディープカラ 一モードを表すビット CDO, CD1, CD2は、例えば、いずれも、 1とされる。
[0160] 以上のように、 HDMI (R)ソースにおいて、ディープカラーモードを表すビット CDO , CD1, CD2をゼネラルコントロールパケットに含め、ビデオフィールドのコントロール 区間に伝送することにより、 HDMI (R)シンクでは、そのビデオフィールドのビデオデ ータ区間に伝送されてくる画像力 24ビット画像、 30ビット画像、 36ビット画像、又は 48ビット画像のうちのいずれであるのかを認識することができる。
[0161] なお、現行の HDMI (R)では、図 11に示したゼネラルコントロールパケットのサブ ノケッ卜（図 11下佃 J)の Byte # SBlの: LSB力ら 5, 6, 7ビット目のビット # 4, # 5, # 6は、未使用で 0とすることになつている力 図 11では、そのビット # 4, # 5, # 6に、 それぞれ、フェーズを表すビット PPO, PP1, PP2が割り当てられている。
[0162] すなわち、 30ビット画像、 36ビット画像、又は 48ビット画像が伝送される場合には、 それぞれ、図 7ないし図 9で説明したように、フェーズが存在する。サブパケットの Byt e # SBlのビット PPO, PP1, PP2には、そのサブパケットを有するゼネラルコントロー ルバケツトが伝送されるコントロール区間を含むビデオフィールドに含まれるビデオデ ータ区間に伝送される画像の画素データのうちの最後に伝送される画素データのフ エーズを表す値がセットされる。
[0163] 次に、図 13及び図 14のフローチャートを参照して、図 2の HDMI (R)ソース 53及 び HDMI (R)シンク 61が、ディープカラー HDMI (R)に対応している場合の、その H DMI (R)ソース 53及び HDMI (R)シンク 61の動作につ!、て説明する。
[0164] まず、図 13のフローチャートを参照して、図 2の HDMI (R)ソース 53の動作につい て説明する。
[0165] HDMI (R)ソース 53は、 HDMI (R)シンク 61から、図 2で説明した DDCを介して、 HDMI (R)シンク 61の E— EDIDが送信されてくるのを待って、ステップ S 11にお!/ヽ て、その E— EDIDを受信する。
[0166] そして、 HDMI (R)ソース 53は、ステップ S12において、 HDMI (R)シンク 61から の E— EDIDの VSDB (図 10)を参照することにより、 HDMI (R)シンク 61が受信する ことができる画像 (対応している画像）が、 24ビット画像、 30ビット画像、 36ビット画像 、又は 48ビット画像のうちのいずれであるのかを認識し、さらに、その、 HDMI (R)シ ンク 61が対応している画像の中から、ディープカラーモード、つまり、 3つの TMDS チャンネル # 0な 、し # 2で伝送する画像を決定する。
[0167] ここで、 HDMI (R)ソース 53では、 HDMI (R)シンク 61が対応している画像の中か ら、例えば、最も階調が高い画像を、 3つの TMDSチャンネル # 0ないし # 2で伝送 する画像として決定することができる。この場合、 HDMI (R)シンク 61が、例えば、 24 ビット画像、 30ビット画像、 36ビット画像、及び 48ビット画像に対応しているときには、 最も階調が高 、48ビット画像力 TMDSチャンネル # 0な 、し # 2で伝送する画像と して決定される。
[0168] その後、 HDMI (R)ソース 53は、ステップ S13において、ピクセノレクロックの周波数 を調整し、これにより、ステップ S 12で決定したディープカラーモードに対応したピク セルクロックの出力を開始して、ステップ S14に進む。
[0169] ステップ S14では、 HDMI (R)ソース 53は、ステップ S 12で決定したディープカラ 一モードが表す画像の画素データの、 TMDSチャンネル # 0ないし # 2による伝送を 開始する。
[0170] なお、ディープカラーモードが表す画像の、 TMDSチャンネル # 0ないし # 2による 伝送は、ステップ S13で出力が開始されたピクセルクロックに同期して行われる。
[0171] また、ディープカラーモードが表す画像の、 TMDSチャンネル # 0ないし # 2による 伝送時には、 HDMI (R)ソース 53は、図 11及び図 12で説明したように、ビデオフィ 一ルド、つまり、フレームごとに、垂直帰線区間のコントロール区間（図 4)において、 ビデオデータ区間に伝送される画像のディープカラーモードを表すビット CDO, CD 1, CD2が記述されたゼネラルコントロールパケットを伝送する。
[0172] 次に、図 14のフローチャートを参照して、図 2の HDMI (R)シンク 61の動作につい て説明する。
[0173] HDMI (R)シンク 61は、ステップ S31において、自身の E— EDIDを、 DDC (図 2) を介して、 HDMI (R)ソース 53に送信する。
[0174] その後、 HDMI (R)ソース 53において、図 13で説明したように、ピクセノレクロックの 出力が開始され、ゼネラルコントロールパケットが TMDSチャンネル # 0ないし # 2を 介して伝送されてくると、 HDMI (R)シンク 61は、ステップ S32において、 HDMI (R) ソース 53からのゼネラルコントロールパケット（図 11、図 12)を受信し、そのゼネラル コントロールパケットのビット CDO, CD1, CD2を参照することにより、ビデオデータ区 間に伝送されてくる画像のディープカラーモードを認識する。
[0175] そして、 HDMI (R)シンク 61は、ステップ S32で認識したディープカラーモードの画 像の画素データが、ピクセルクロックに同期して、 TMDSチャンネル # 0ないし # 2を 介して、 HDMI (R)ソース 53から送信されてくるのを待って、ステップ S33において、 その画素データを受信する。
[0176] なお、ステップ S32及び S33の処理は、ビデオフィールドごとに行われる。
[0177] 次に、 HDMI (R)ソース 53は、図 13で説明したように、ディープカラーモードを決 定し、そのディープカラーモードの画像を TMDSチャンネル # 0な!、し # 2で伝送す る力 HDMI (R)ソース 53に対して、伝送対象として供給される画像、すなわち、例 えば、コーデック 52 (図 1)力 HDMI (R)ソース 53に供給される伝送対象の画像が 、必ずしも、 HDMI (R)ソース 53で決定されたディープカラーモードの画像と一致す るとは限らない。
[0178] つまり、伝送対象の画像が、 HDMI (R)ソース 53で決定されたディープカラーモー ドの画像よりも階調が低い画像であることがある。
[0179] ここで、 HDMI (R)ソース 53から HDMI (R)シンク 61に伝送する伝送対象の画像 を、以下、適宜、主画像という。 [0180] このように、主画像が、 HDMI (R)ソース 53で決定されたディープカラーモードの 画像よりも階調が低い画像である場合、主画像の画素データは、例えば、図 15に示 すように伝送される。
[0181] すなわち、図 15は、ディープカラーモードの画像が 36ビット画像であり、主画像が、 ディープカラーモードの画像よりも低 、階調の 30ビット画像である場合の、 1つの TM DSチャンネルで送信 (伝送)される画素データである送信画素データを示して!/、る。
[0182] ディープカラーモードの画像が 36ビット画像である場合、その 36ビット画像の画素 データの R, G, Bの各成分は、 12ビットである力ら、 1つの TMDSチャンネルで送信 される送信画素データは、図 15に示すように、 12ビットのデータである。
[0183] 一方、主画像が 30ビット画像である場合、その 30ビット画像の画素データの R, G, Bの各成分は、 10ビットであるから、主画像である 30ビット画像の伝送にあたり、 1つ の TMDSチャンネルで送信すべき主画像の画素データは、送信画素データのビット 数である 12ビットよりも少な!/、 10ビットのデータである。
[0184] このように、主画像の画素データが、送信画素データよりもビット数が少な 、画像で ある場合、 HDMI (R)ソース 53では、例えば、図 15に示すように、主画像の画素デ ータは、送信画素データの上位ビット側に、いわば詰める形で割り当てられて送信さ れる。
[0185] したがって、上述のように、主画像の画素データが 10ビットであり、送信画素データ 力 ビットである場合には、 HDMI (R)ソース 53のトランスミッタ 72 (図 2)は、図 15に 示すように、 10ビットの主画像の画素データを、 12ビットの送信画素データの上位 1 0ビットに割り当てて送信する。
[0186] この場合、 HDMI (R)シンク 61のレシーバ 81 (図 2)では、 HDMI (R)ソース 53のト ランスミッタ 72からの 12ビットの送信画素データが受信される力 その 12ビットの送信 画素データのうちの、上位 10ビットに割り当てられている主画像の画素データだけが 処理され、残りの下位 2ビットは無視される (破棄される)。
[0187] ここで、 HDMI (R)ソース 53及び HDMI (R)シンク 61が、例えば、上述したように、 36ビット画像に対応している場合、すなわち、 HDMI (R)ソース 53が 12ビットの送信 画素データを送信し、 HDMI (R)シンク 61が 12ビットの送信画素データを受信する ことができる場合においては、主画像の画素データが、その 12ビット未満の画素デー タであるときには、 36ビット画像に対応している HDMI (R)ソース 53では、 12ビットの 送信画素データのうちの、主画像の画素データが割り当てられない下位ビットは、無 信号（0)とされる。そして、 36ビット画像に対応している HDMI (R)シンク 61では、 H DMI (R)ソース 53からの 12ビットの送信画素データがそのまま処理され、その結果 得られる画像が表示される。この画像の表示では、 12ビットの送信画素データのうち の、主画像の画素データが割り当てられない下位ビットは、無信号 (0)であるため、 H DMI (R)シンク 61での画像の表示では無視される。その結果、 HDMI (R)シンク 61 では、 12ビットの送信画素データのうちの上位ビットに割り当てられている画素デー タによる画像、つまり、主画像が表示される。したがって、 HDMI (R)シンク 61では、 12ビットの送信画素データに、例えば、 8ビットや 10ビットの画素データが割り当てら れていれば、その 8ビットや 10ビットの画素データによる画像が表示される。
[0188] 以上のように、主画像の画素データのビット数 B1が、送信画素データのビット数 B2 よりも少ない場合には、ビット数が B1の主画像の画素データ力 ビット数が B2の送信 画素データの上位ビットに割り当てられ、その送信画素データが、 HDMI (R)ソース
53から HDMI (R)シンク 61に送信される力 この場合、 HDMI (R)ソース 53から HD MI (R)シンク 61に送信される送信画素データのうちの、主画像の画素データが割り 当てられない下位の B2— B1ビットは、実質的に使用されていないので、非効率的で ある。
[0189] そこで、 HDMI (R)ソース 53及び HDMI (R)シンク 61では、送信画素データのうち の、主画像の画素データが割り当てられないビットに、主画像とは別の信号 (以下、 適宜、副信号という）を割り当て、これにより、主画像と副信号とを同時に伝送する、効 率的なデータ伝送を行うよう〖こすることができる。
[0190] ここで、送信画素データのうちの、主画像の画素データが割り当てられないビットを 、以下、適宜、余りビットという。
[0191] 図 16は、送信画素データに対して副信号を割り当てる割り当て方法を示している。
[0192] 例えば、図 15で説明したように、送信画素データ（1つの TMDSチャンネルで送信 される画素データ）が 12ビットであり、主画像の画素データ（の 1つの成分）が 10ビット である場合には、送信画素データの上位 10ビットに、 10ビットの主画像の画素デー タが割り当てられ、これにより、送信画素データの下位 2ビットが、余りビットとなる。
[0193] いま、副信号が、例えば、 8ビットを 1単位とする信号 (データ)であるとすると、図 16 に示すように、 1単位の副信号は、余りビットとビット数に等しい 2ビットごとの 4つのデ ータに区分され、その 4つのデータが、 4画素の送信画素データの余りビットである下 位 2ビットにそれぞれ割り当てられる。
[0194] この場合、副信号が、例えば、 R, G, Bの各成分が 8ビットの画像であるとすると、こ の副信号である画像としては、例えば、主画像の 1Z4程度の解像度 (画素数)の画 像を採用することができる。
[0195] ここで、主画像が、例えば、 R, G, Bの各成分が 10ビットの、 1920画素 X 1080ライ ンの画像であり、送信画素データが、例えば、 12ビットである場合において、副信号 1S 例えば、 R, G, Bの各成分が 8ビットの、 480画素 X 360ラインの画像であるとき には、その 480画素 X 360ラインの画像としての副信号は、主画像の 1080ラインのう ちの 360ライン分の送信画素データの余りビットである下位 2ビットに割り当てることが できる。そして、この場合、主画像の 1080ライン分の送信画素データのうちの、 480 画素 X 360ラインの画像としての副信号が割り当てられて!/ヽな 、720 ( = 1080- 36 0)ライン分の送信画素データには、さらに他の副信号を割り当てることができる。
[0196] また、主画像が、例えば、 R, G, Bの各成分が 8ビットの、 1920画素 X 1080ライン の画像であり、送信画素データが、例えば、 12ビットである場合には、送信画素デー タの下位 4ビットが余りビットになる。この場合、主画像の 1080ライン分の送信画素デ ータには、 R, G, Bの各成分が 8ビットの、 960画素 X 720ライン程度の画像を、副信 号として割り当てることができる。
[0197] なお、以下では、副信号は、 8ビット単位の信号であるとする。
[0198] 以上のように、送信画素データの余りビットに、副信号を割り当て、主画像とともに、 TMDSチャンネル # 0な!、し # 2で、送信画素データを伝送することができる HDMI (R)を、現行の HDMI (R)と区別するために、拡張 HDMI (R)と呼ぶこととすると、拡 張 HDMI (R)に対応した HDMI (R)ソース力 副信号を送信画素データの余りビット に割り当てて伝送する場合には、まず、通信相手である HDMI (R)シンクが拡張 HD MI (R)に対応して 、るかどうかを認識する必要がある。
[0199] HDMI (R)シンクが拡張 HDMI (R)に対応しているかどうかは、例えば、上述した、 HDMI (R)シンクがディープカラー HDMI (R)に対応しているかどう力と同様に、 HD MI (R)シンクの性能に関する性能情報である E— EDIDに記述しておくことができる
[0200] すなわち、図 17は、 E— EDIDにおける VSDBを示している。
[0201] 現行の HDMI (R)では、図 10に示したように、 VSDBの Byte # 7の LSB力ら 5, 6, 7, 8ビット目のビット # 4, # 5, # 6, # 7は、未使用（Reserved)になっている力 図 17では、そのビット # 4, # 5, # 6, # 7に、それぞれ、ビット Sub— 2bit, Sub— 4bit , Sub— 8bit, Sub— Data— Supportが割り当てられている。
[0202] VSDBの Byte # 7のビット # 4に割り当てられて!/ヽるビット Sub— 2bit、ビット # 5に 割り当てられて 、るビット Sub— 4bit、及びビット # 6に割り当てられて!/、るビット Sub — 8bitは、 HDMI (R)シンク力 副信号を受信することができない場合、すなわち、 副信号を扱うことができない場合、例えば、すべて 0とされる。
[0203] そして、 HDMI (R)シンク力 送信画素データの下位 2ビットを余りビットとして、その 2ビットの余りビットに割り当てられた副信号を扱うことができる場合、ビット Sub— 2bit は 1とされる。また、 HDMI (R)シンク力 送信画素データの下位 4ビットを余りビットと して、その 4ビットの余りビットに割り当てられた副信号を扱うことができる場合、ビット S ub— 4bitは 1とされる。さらに、 HDMI (R)シンク力 送信画素データの下位 8ビット を余りビットとして、その 8ビットの余りビットに割り当てられた副信号を扱うことができる 場合、ビット Sub— 8bitは 1とされる。
[0204] ビット Sub— Data— Supportは、 HDMI (R)シンクが、副信号を扱うことができる場 合〖こ 1とされ、副信号を扱うことができない場合、つまり、拡張 HDMI (R)に対応して いない場合に 0とされる。
[0205] なお、ビット Sub— Data— Support力 Oである場合には、 Sub— 2bit, Sub— 4bit , Sub— 8bitは、すべて 0となる
[0206] 以上のように、 HDMI (R)シンクが拡張 HDMI (R)に対応しているかどうかを、 E— EDIDの VSDBに記述しておくことにより、 HDMI (R)ソースは、 HDMI (R)シンクか ら、 E— EDIDを読み出し、その E— EDIDの VSDBを参照することにより、 HDMI (R )シンクが副信号を扱うことができるかどうか、さらには、 HDMI (R)シンクが副信号を 扱うことができる場合には、送信画素データの下位の何ビットを、余りビットとして、副 信号に割り当てることができるのかを認識することができる。
[0207] なお、 HDMI (R)ソースの E— EDIDの VSDBにも、図 17に示したビット Sub一 2bi t, Sub— 4bit, Sub— 8bit, Sub— Data— Supportを記述しておくことができる。
[0208] また、図 17では、送信画素データに割り当てる副信号が、 2ビット、 4ビット、又は 8ビ ットのうちのいずれかであることとしたが、送信画素データに割り当てる副信号のビット 数は、これらに限定されるものではない。
[0209] さらに、 VSDBの Byte # 7の LSB力ら 5な!ヽし 8ビット目の 4ビット # 4な!ヽし # 7には 、 Sub_2bit, Sub— 4bit, Sub— 8bit, Sub— Data— Supportではなぐ送信画 素データに割り当てる副信号のビット数に対応する値をセットすることが可能である。 この場合、 4ビット # 4ないし # 7によれば、 16通りのビット数を表現することができる。
[0210] 次に、上述したように、 HDMI (R)ソースと HDMI (R)シンクとの間の E— EDIDの 交換は、 HDMI (R)ソースと HDMI (R)シンクとが接続されたときや、 HDMI (R)ソー ス又は HDMI (R)シンクの電源がオンにされたとき等の特定のタイミングで行われ、 周期的に行われるものではない。
[0211] 一方、 HDMI (R)ソースと HDMI (R)シンクとが、拡張 HDMI (R)に対応している 場合にお ヽては、 HDMI (R)ソースから HDMI (R)シンクに対して送信される送信画 素データに、副信号が割り当てられているときと、副信号が割り当てられていないとき とがありうる。さらに、送信画素データに副信号が割り当てられているときには、その割 り当てられている副信号が 2ビット、 4ビット、又は 8ビットであることがある。
[0212] ここで、説明を簡単にするために、送信画素データに副信号が割り当てられていな いことを、以下、適宜、送信画素データに割り当てられている副信号のビット数が 0で あるとも表現する。
[0213] 送信画素データの伝送は、図 4で説明したように、ビデオフィールドのアクティブビ デォ区間（Active Video)に割り当てられているビデオデータ区間において行われ るから、 HDMI (R)シンクにおいて、ビデオデータ区間において伝送されてくる送信 画素データに割り当てられている副信号力 0ビット、 2ビット、 4ビット、又は 8ビットの うちの 、ずれであるのかは、ビデオデータ区間を含むビデオフィールドごとに認識す ることができることが望まし!/、。
[0214] この場合、 HDMI (R)ソースから HDMI (R)シンクに対して、ビデオフィールドごと に、そのビデオフィールドに含まれるビデオデータ区間において伝送されてくる送信 画素データに割り当てられている副信号力 0ビット、 2ビット、 4ビット、又は 8ビットの うちのいずれであるのかを表す情報 (以下、適宜、副信号情報という）を伝送する必 要がある。
[0215] この副信号情報は、上述したディープカラーモードと同様に、垂直帰線区間におけ るコントロール区間（図 4)に伝送されるゼネラルコントロールパケットに含め、ビデオフ ィールドごとに、 HDMI (R)ソースから HDMI (R)シンクに伝送するようにすることが できる。
[0216] すなわち、図 18は、副信号情報を含むゼネラルコントロールパケットを示している。
[0217] ゼネラルコントロールパケットは、図 11で説明したように、パケットヘッダ（General Contorol Packet Header)と、サブノケット (General Control SubpacketJと を有しており、図 18上側は、パケットヘッダを、図 18下側は、サブパケットを、それぞ れ示している。
[0218] 現行の HDMI (R)では、ゼネラルコントロールパケットのサブパケットの Byte # SB 2の LSBから 1, 2, 3ビット目のビット # 0, # 1, # 2は、未使用で 0とすることになつて いるが、図 18では、そのビット # 0, # 1, # 2に、それぞれ、副信号情報としてのビッ 卜 SDO, SD1, SD2力害 IJり当てられて!/ヽる。
[0219] 図 19は、サブパケットの Byte # SB2のビット SDO, SD1, SD2と、そのサブパケット を有するゼネラルコントロールパケットが伝送されるコントロール区間（図 4)を含むビ デオフィールドに含まれるビデオデータ区間（図 4)に伝送される送信画素データに 割り当てられて 、る副信号のビット数との関係を示して 、る。
[0220] 送信画素データに割り当てられて!/、る副信号のビット数力^ビットである場合、つまり 、送信画素データに副信号が割り当てられていない場合（Sub Data not Insert ed)、副信号情報としてのビット SDO, SD1, SD2は、現行の HDMI (R)と同様に、 いずれも 0とされる。
[0221] また、送信画素データに割り当てられているビット数が 2ビットである場合、副信号情 報としてのビット SDO, SD1, SD2は、例えば、それぞれ、 1, 0, 0とされる。さらに、 送信画素データに割り当てられているビット数力 ビットである場合、副信号情報とし てのビット SDO, SD1, SD2は、例えば、それぞれ、 0, 1, 0とされ、送信画素データ に割り当てられて!/、るビット数が 8ビットである場合、副信号情報としてのビット SDO, SD1, SD2は、例えば、それぞれ、 1, 1, 0とされる。
[0222] 以上のように、 HDMI (R)ソースにおいて、副信号情報としてのビット SDO, SD1, SD2をゼネラルコントロールパケットに含め、ビデオフィールドのコントロール区間に 伝送することにより、 HDMI (R)シンクでは、そのビデオフィールドのビデオデータ区 間に伝送されてくる送信画素データに割り当てられている副信号が、 0ビット、 2ビット 、 4ビット、又は 8ビットのうちのいずれであるのかを認識することができる。
[0223] 次に、図 20は、図 2の HDMI (R)ソース 53が拡張 HDMIに対応している場合の、 その HDMI (R)ソース 53が有するソース信号処理部 71の構成例を示して!/、る。
[0224] 図 20において、ソース信号処理部 71は、主画像処理部 101、副信号付加部 102、 副信号処理部 103、副信号関連情報挿入部 104、副信号受信可否判定部 105、副 信号割り当てビット数決定部 106、副信号フレーム情報送信制御部 107、及びディ ープカラーモード決定部 108から構成されている。
[0225] 主画像処理部 101には、例えば、 R, G, Bの各成分を有する主画像が供給される 。主画像処理部 101は、そこに供給される主画像に必要な処理を施し、その主画像 の画素データを、副信号付加部 102に供給する。
[0226] さらに、主画像処理部 101は、そこに供給される主画像のビデオフィールド（図 4)の ビデオデータ区間の画素数 (有効画素の画素数) Pを検出し、副信号処理部 103に 供給する。
[0227] また、主画像処理部 101は、そこに供給される主画像の画素データの各成分のビッ ト数 B1を検出し、副信号割り当てビット数決定部 106に供給する。
[0228] 副信号付加部 102には、主画像処理部 101から、ビット数が B1の主画像の画素デ ータが供給される他、副信号関連情報挿入部 104から副信号が供給される。さらに、 副信号付加部 102には、ディープカラーモード決定部 108から、ディープカラーモー ドが供給されるとともに、副信号割り当てビット数決定部 106から、送信画素データに 割り当てられる副信号のビット数 B3を表す副信号割り当てビット数が供給される。
[0229] 副信号付加部 102は、ディープカラーモード決定部 108からのディープカラーモー ドに基づき、送信画素データのビット数 B2を認識する。すなわち、例えば、ディープ カラーモードが、 24ビット画像、 30ビット画像、 36ビット画像、又は 48ビット画像を表 している場合には、副信号付加部 102は、それぞれ、 8ビット、 10ビット、 12ビット、又 は 16ビットを、送信画素データのビット数 B2として認識する。
[0230] そして、副信号付加部 102は、副信号関連情報挿入部 104から供給される副信号 を、副信号割り当てビット数決定部 106からの副信号割り当てビット数 B3ごとに区分 し、その区分した副信号である区分副信号を、主画像処理部 101から供給されるビッ ト数が B1の画素データの下位ビットとして付加することにより、ディープカラーモード 決定部 108からのディープカラーモード力も認識したビット数 B2の送信画素データ、 つまり、ビット数が B1の主画像の画素データが上位ビットに割り当てられ、ビット数が B3の区分副信号が下位ビットに割り当てられた、ビット数が B2 ( = B1 + B3)の送信 画素データを構成する。
[0231] なお、副信号付加部 102は、 R, G, Bの各成分について、ビット数が B2の送信画 素データを構成する。副信号付加部 102で得られたビット数が B2の、 R, G, Bの各 成分の送信画素データは、トランスミッタ 72 (図 2)に供給され、 TMDSチャンネル # 0ないし # 2で、例えば、図 6ないし図 9で説明したタイミングのうちの、送信画素デー タのビット数 B2に対応したタイミングで送信される。
[0232] 副信号処理部 103には、上述したように、主画像処理部 101から、主画像のビデオ データ区間の画素数 Pが供給される他、副信号が供給される。さらに、副信号処理部 103には、副信号割り当てビット数決定部 106から、副信号割り当てビット数が供給さ れる。
[0233] 副信号処理部 103は、主画像処理部 101から供給される、主画像のビデオデータ 区間の画素数 Pと、副信号割り当てビット数決定部 106から供給される副信号割り当 てビット数 B3と力ら、 1のビデオフィールドのビデオデータ区間で送信することができ る副信号の最大のデータ量 P X B3を求め、その最大のデータ量 P X B3の範囲内で 、 1のビデオフィールド（1フレーム）のビデオデータ区間で送信する副信号のデータ 量 (以下、適宜、副信号付加単位データ量という） Dを決定する。
[0234] さらに、副信号処理部 103は、そこに供給される副信号を、副信号付加単位データ 量 Dごとに、副信号関連情報挿入部 104に供給する。
[0235] また、副信号処理部 103は、送信画素データに副信号が含まれるかどうかを表す 副信号情報を、副信号フレーム情報送信制御部 107に供給する。
[0236] すなわち、副信号処理部 103は、副信号付加単位データ量 Dの副信号を、副信号 関連情報挿入部 104に供給する場合、すなわち、送信画素データに割り当てる副信 号がある場合、送信画素データに副信号が含まれる旨の副信号情報を、副信号フレ ーム情報送信制御部 107に供給する。また、副信号処理部 103は、副信号付加単 位データ量 Dの副信号を、副信号関連情報挿入部 104に供給しない場合、すなわち 、副信号関連情報挿入部 104に供給する副信号がない場合、送信画素データに副 信号が含まれない旨の副信号情報を、副信号フレーム情報送信制御部 107に供給 する。
[0237] 副信号関連情報挿入部 104は、副信号処理部 103からの副信号付加単位データ 量 Dの副信号に、その副信号に関連する副信号関連情報を含め (挿入し)、副信号 付加部 102に供給する。
[0238] 副信号受信可否判定部 105には、 HDMI (R)ソース 53の通信相手の HDMI (R) シンクから読み出された E— EDIDの VSDB (図 17)が供給される。
[0239] 副信号受信可否判定部 105は、そこに供給される VSDBのビット Sub— Data— Su pport (図 17)を参照することにより、 HDMI (R)ソース 53の通信相手の HDMI (R) シンクが、副信号を受信することができるかどうか、つまり、副信号を扱うことができる 力どうかを判定し、その判定結果を、必要なブロックに供給する。
[0240] また、副信号受信可否判定部 105は、 HDMI (R)ソース 53の通信相手の HDMI ( R)シンク力 副信号を扱うことができると判定した場合、さらに、 VSDBのビット Sub— 2bit, Sub— 4bit, Sub— 8bit (図 17)を参照することにより、 HDMI (R)ソース 53の 通信相手の HDMI (R)シンクが扱うことができる副信号のビット数 (以下、適宜、対応 可能ビット数という）を認識して、副信号割り当てビット数決定部 106に供給する。
[0241] 副信号割り当てビット数決定部 106には、上述したように、主画像処理部 101から、 主画像の画素データのビット数 B1が供給されるとともに、副信号受信可否判定部 10 5から、対応可能ビット数が供給される。さらに、副信号割り当てビット数決定部 106 には、ディープカラーモード決定部 108から、ディープカラーモードが供給される。
[0242] 副信号割り当てビット数決定部 106は、ディープカラーモード決定部 108から供給 されるディープカラーモードに基づき、送信画素データのビット数 B2を認識し、主画 像処理部 101からの主画像の画素データのビット数 B1との差分 B2— Bl、つまり、送 信画素データの余りビットのビット数 B2— B1を求める。
[0243] そして、副信号割り当てビット数決定部 106は、副信号受信可否判定部 105からの 対応可能ビット数の中に、送信画素データの余りビットのビット数 B2— B1と一致する ビット数がある場合には、そのビット数を、副信号割り当てビット数 B3に決定する。
[0244] ここで、副信号受信可否判定部 105からの対応可能ビット数力 例えば、 2ビット、 4 ビット、及び 8ビットの 3種類である場合には、副信号割り当てビット数 B3は、以下の 値に決定される。
[0245] すなわち、送信画素データのビット数 B2が、例えば、 10ビットであり、主画素の画 素データのビット数 B1が、例えば、 8ビットであるときには、副信号割り当てビット数 B3 は、 2ビットに決定される。
[0246] また、送信画素データのビット数 B2が、例えば、 12ビットであり、主画素の画素デ ータのビット数 B1が、例えば、 8ビット又は 10ビットであるときには、副信号割り当てビ ット数 B3は、それぞれ、 4ビット又は 2ビットに決定される。
[0247] さらに、送信画素データのビット数 B2が、例えば、 16ビットであり、主画素の画素デ ータのビット数 B1が、例えば、 8ビット又は 12ビットであるときには、副信号割り当てビ ット数 B3は、それぞれ、 8ビット又は 4ビットに決定される。
[0248] なお、副信号割り当てビット数決定部 106は、副信号受信可否判定部 105からの 対応可能ビット数の中に、送信画素データの余りビットのビット数 B2— B1と一致する ビット数がな 、場合には、例えば、副信号受信可否判定部 105からの対応可能ビット 数の中で、送信画素データの余りビットのビット数 B2— B1未満のビット数に一致する 対応可能ビット数のうちの、例えば、最大値を、副信号割り当てビット数 B3に決定す ることがでさる。
但し、ここでは、説明を簡単にするため、副信号受信可否判定部 105からの対応可 能ビット数の中に、送信画素データの余りビットのビット数 B2— B1と一致するビット数 がない場合には、 HDMI (R)ソース 53では、副信号の送信を行わず、通信相手の H DMI (R)シンクが、副信号を扱うことができないときと同様の処理が行われることとす る。
[0249] 副信号割り当てビット数決定部 106は、副信号割り当てビット数 B3を決定すると、そ の副信号割り当てビット数 B3を、副信号付加部 102、副信号処理部 103、及び副信 号フレーム情報送信制御部 107に供給する。
[0250] 副信号フレーム情報送信制御部 107には、上述したように、副信号処理部 103から 、送信画素データに副信号が含まれるかどうかを表す副信号情報が供給されるととも に、副信号割り当てビット数決定部 106から、副信号割り当てビット数 B3が供給され る他、ディープカラーモード決定部 108から、ディープカラーモードが供給される。
[0251] 副信号フレーム情報送信制御部 107は、副信号処理部 103からの副信号情報と、 ディープカラーモード決定部 108からのディープカラーモード、さら〖こは、必要に応じ て、副信号割り当てビット数決定部 106から供給される副信号割り当てビット数 B3を 含むゼネラルコントロールパケット（図 18)を、トランスミッタ 72 (図 2)に送信させる。
[0252] すなわち、副信号フレーム情報送信制御部 107は、副信号処理部 103からの副信 号情報が、送信画素データに副信号が含まれない旨を表している場合には、図 18 のビット SDO, SDl, SD2力 いずれも 0にセットされ、さらに、ビット CDO, CD1, CD 2力 ディープカラーモード決定部 108からのディープカラーモードを表す値にセット されたゼネラルコントロールパケット（以下、適宜、副信号なしのゼネラルコントロール パケットという）を、トランスミッタ 72に送信させる送信制御を行う。
[0253] また、副信号フレーム情報送信制御部 107は、副信号処理部 103からの副信号情 報力 送信画素データに副信号が含まれる旨を表している場合には、図 18のビット S DO, SDl, SD2が、副信号割り当てビット数決定部 106からの副信号割り当てビット 数 B3を表す値にセットされ、さらに、ビット CDO, CD1, CD2が、ディープカラーモー ド決定部 108からのディープカラーモードを表す値にセットされたゼネラルコントロー ルパケット（以下、適宜、副信号ありのゼネラルコントロールパケットという）を、トランス ミッタ 72に送信させる送信制御を行う。
[0254] ディープカラーモード決定部 108には、 HDMI (R)ソース 53の通信相手の HDMI
(R)シンクから読み出された E— EDIDの VSDB (図 17)が供給される。
[0255] ディープカラーモード決定部 108は、そこに供給される VSDBのビット Suport— 30 bit, Suport— 36bit, Suport— 48bit (図 17)を参照することにより、 HDMI (R)ソ ース 53の通信相手の HDMI (R)シンク力 高階調画像に対応しているかどうかを判 定し、対応していないと判定した場合、ディープカラーモード、つまり、 3つの TMDS チャンネル # 0な 、し # 2で伝送する画像を、 24ビット画像に決定する。
[0256] また、ディープカラーモード決定部 108は、 HDMI (R)ソース 53の通信相手の HD MI (R)シンク力 高階調画像に対応していると判定した場合、さら〖こ、 VSDBのビット Suport— 30bit, Suport— 36bit, Suport— 48bit (図 17)を参照することにより、 HDMI (R)ソース 53の通信相手の HDMI (R)シンク対応して!/、る高階調画像を認 識し、その、 HDMI (R)シンクが対応している高階調画像の中から、ディープカラー モード、つまり、 3つの TMDSチャンネル # 0ないし # 2で伝送する画像を決定する。
[0257] すなわち、ディープカラーモード決定部 108は、例えば、 HDMI (R)シンクが対応 している画像の中から、例えば、最も階調が高い画像を、ディープカラーモード（3つ の TMDSチャンネル # 0な 、し # 2で伝送する画像）として決定する。
[0258] そして、ディープカラーモード決定部 108は、ディープカラーモードを、副信号付加 部 102、副信号割り当てビット数決定部 106、及び副信号フレーム情報送信制御部 1 07に供給する。
[0259] 次に、図 21を参照して、図 20の副信号関連情報挿入部 104が副信号に含める副 信号関連情報について説明する。
[0260] 拡張 HDMI (R)では、副信号が、ビデオフィールド（図 4)のビデオデータ区間の画 素データ、つまり、送信画素データの下位ビットに割り当てられ、送信画素データの 上位ビットに割り当てられた主画像とともに送信されるが、必ずしも、すべての送信画 素データに、副信号が割り当てられるとは限らない。 [0261] すなわち、副信号のデータ量によっては、ビデオデータ区間の一部の送信画素デ ータだけに、副信号が割り当てられ、残りの送信画素データには、副信号が割り当て られないことがある。
[0262] このように、ビデオデータ区間の一部の送信画素データに、副信号が割り当てられ 、残りの送信画素データに、副信号が割り当てられない場合には、そのような送信画 素データを受信する HDMI (R)シンクにお 、て、副信号が割り当てられて 、る送信 画素データと、割り当てられていない送信画素データとを区別し、副信号が割り当て られている送信画素データについてだけ、その下位ビットを、副信号として抽出する 必要がある。
[0263] そこで、副信号関連情報挿入部 104では、副信号付加単位データ量 Dの副信号、 つまり、 1つのビデオフィールド（図 4)のビデオデータ区間の送信画素データに割り 当てられる副信号に、少なくとも、副信号が割り当てられている送信画素データを区 別するのに用いられる情報を含む副信号関連情報が含められる。
[0264] すなわち、副信号関連情報は、例えば、図 21右側に示すように、副信号開始情報 と副信号終了情報とからなり、副信号開始情報は、副信号付加単位データ量 Dの副 信号の先頭に配置され、副信号終了情報は、副信号付加単位データ量の副信号の 最後に配置される。
[0265] そして、副信号開始情報は、例えば、図 21左に示す、ビデオフィールドのビデオデ ータ区間の第 1ライン (上から 1番目の水平ライン)を構成する画素の送信画素データ に割り当てられ、副信号付加単位データ量の副信号は、第 2ライン以降のラインを構 成する画素の送信画素データに、順次割り当てられる。
[0266] V、ま、副信号付加単位データ量 Dの副信号のすべてが、第 2ラインな 、し第 M+ 1 ラインを構成する画素の送信画素データに割り当てられたとすると、副信号終了情報 は、その直後の第 M + 2ラインを構成する画素の送信画素データに割り当てられる。
[0267] 以上のように、副信号付加単位データ量 Dの副信号の先頭に配置される副信号開 始情報には、例えば、第 2ライン以降の画素の送信画素データに、副信号が割り当て られている旨や、その副信号が画像データ、音声データ、又はテキストデータである といった副信号の種類 (属性)を表す情報、さらには、副信号のフォーマット、その他 の副信号に関連する情報を含めることができる。
[0268] また、副信号付加単位データ量の副信号の最後に配置される副信号終了情報に は、副信号の最後であることを表すユニークなコード、さらに、副信号の最後が割り当 てられている送信画素データが、第 M+ 1ラインを構成する画素の途中の画素の送 信画素データである場合には、その送信画素データの画素の位置を表す情報など を含めることができる。
[0269] なお、ビデオフィールドのビデオデータ区間の 1ライン力 例えば、 1920画素で構 成される場合において、送信画素データの、例えば、下位 2ビットに、副信号を割り当 てるときには、 1ラインを構成する画素の送信画素データに割り当てることができる副 信号のデータ量は、 2ビット X 1920画素 = 3840ビット =480ノイトである力ら、副信 号開始情報と副信号終了情報としては、それぞれ 480バイトの情報を採用することが できる。
[0270] また、図 20の副信号処理部 103では、副信号付加単位データ量 Dは、それに副信 号に含められる副信号開始情報及び副信号終了情報のデータ量を加えたデータ量 力 ビデオデータ区間で送信することができる副信号の最大のデータ量 P X B3を越 えないように決定される。
[0271] 次に、図 22のフローチャートを参照して、図 2の HDMI (R)ソース 53が、拡張 HD
MI (R)に対応しており、その HDMI (R)ソース 53のソース信号処理部 71が図 20に 示したように構成される場合の、 HDMI (R)ソース 53の動作にっ 、て説明する。
[0272] HDMI (R)ソース 53においては、主画像の画素データが、ソース信号処理部 71 ( 図 20)の主画像処理部 101に供給され、さらに、必要に応じて、副信号が、副信号処 理部 103に供給される。
[0273] 主画像処理部 101では、そこに供給される主画像に必要な処理が施され、その処 理後の主画像の画素データが、副信号付加部 102に供給される。
[0274] また、主画像処理部 101は、そこに供給される主画像のビデオフィールド（図 4)の ビデオデータ区間の画素数 (有効画素の画素数) Pを検出し、副信号処理部 103に 供給する。
[0275] さらに、主画像処理部 101は、主画像の画素データの各成分のビット数 B1を検出 し、副信号割り当てビット数決定部 106に供給する。
[0276] また、 HDMI (R)ソース 53は、 HDMI (R)シンク 61から、図 2で説明した DDCを介 して、 HDMI (R)シンク 61の E— EDIDが送信されてくるのを待って、ステップ S101 において、その E— EDIDを受信する。
[0277] HDMI (R)ソース 53において、 HDMI (R)シンク 61からの E— EDIDは、ソース信 号処理部 71 (図 20)の副信号受信可否判定部 105と、ディープカラーモード決定部
108に供給される。
[0278] ディープカラーモード決定部 108は、ステップ S102において、 HDMI (R)シンク 6 1力もの E— EDIDの VSDB (図 17)を参照することにより、 HDMI (R)シンク 61が対 応している画像力 24ビット画像、 30ビット画像、 36ビット画像、又は 48ビット画像の うちのいずれであるのかを認識する。 さら〖こ、ディープカラーモード決定部 108は、 DMI (R)シンク 61が対応して!/、る画像の中から、 3つの TMDSチャンネル # 0な!、し # 2で伝送する画像を決定し、その画像を表すディープカラーモードを、副信号付加 部 102、副信号割り当てビット数決定部 106、及び副信号フレーム情報送信制御部 1 07に供給する。
[0279] なお、 HDMI (R)シンク 61が対応している画像力 24ビット画像のみである場合、 すなわち、 HDMI (R)シンク 61が、高階調画像に対応していない場合、 HDMI (R) ソース 53は、後述するステップ S 104以降の処理を行わず、現行の HDMI (R)に準 拠した処理を行う。したがって、この場合、副信号の伝送は、行われない。
[0280] その後、 HDMI (R)ソース 53は、ステップ S103において、ピクセノレクロックの周波 数を、ステップ S102で決定したディープカラーモードに対応した周波数に調整し、そ のピクセルクロックの出力を開始して、ステップ S104に進む。
[0281] ステップ S104では、副信号受信可否判定部 105は、そこに供給される、 HDMI (R )シンク 61力らの E - EDIDの VSDBのビット Sub— Data— Support (図 17)を参照 することにより、 HDMI (R)シンク 61が、副信号を受信することができるかどうか、つま り、副信号を扱うことができるかどうかを判定する。
[0282] ステップ S104において、 HDMI (R)シンク 61が副信号を扱うことができないと判定 された場合、すなわち、 VSDBのビット Sub Data Support (図 17)力 副信号を 扱うことができない旨を表す値である 0になっている場合、ステップ S105に進み、以 下、 HDMI (R)ソース 53は、副信号を伝送せずに、ステップ S 102で決定されたディ ープカラーモードが表す画像の画素データを、 TMDSチャンネル # 0な!、し # 2で 伝送する。
[0283] すなわち、ステップ S105では、副信号フレーム情報送信制御部 107が、副信号な しのゼネラルコントロールパケット、つまり、図 18のビット SDO, SD1, SD2力 いずれ も 0にセットされ、さらに、ビット CDO, CD1, CD2が、ステップ S102でディープカラー モード決定部 108から供給されたディープカラーモードを表す値にセットされたゼネ ラルコントロールパケットを、ビデオフィールドの垂直帰線区間のコントロール区間（図 4)において、トランスミッタ 72 (図 2)に送信させ、ステップ S106に進む。
[0284] ステップ S106では、副信号付加部 102が、主画像処理部 101から供給される主画 像の画素データだけから、ステップ S 102で決定されたディープカラーモードの画像 に対応するビット数 B2の送信画素データを構成し、トランスミッタ 72に供給する。これ により、トランスミッタ 72が、ビデオフィールドのビデオデータ区間において、送信画 素データを送信して、ステップ S107に進む。
[0285] ここで、送信画素データの送信は、ステップ S 103で出力が開始されたピクセルクロ ックに同期して行われる。
[0286] ステップ S107では、副信号付加部 102が、直前のステップ S 106で送信画素デー タを送信したビデオフィールド (以下、適宜、注目ビデオフィールドと 、う）のァクティ ブビデオ区間に、まだ送信して!/ヽな ヽ送信画素データが存在するかどうかを判定す る。
[0287] ステップ S107において、注目ビデオフィールドのアクティブビデオ区間に、まだ送 信していない送信画素データがあると判定された場合、ステップ S106に戻り、注目ビ デオフィールドのアクティブビデオ区間の、まだ送信して 、な ヽ送信画素データが送 信される。
[0288] また、ステップ S 107にお!/、て、注目ビデオフィールドのアクティブビデオ区間に、ま だ送信していない送信画素データがないと判定された場合、すなわち、注目ビデオ フィールドのアクティブビデオ区間の送信画素データのすべての送信が終了した場 合、ステップ S108に進み、副信号付加部 102は、注目ビデオフィールドの次のビデ オフィールド (フレーム）が存在するかどうかを判定する。
[0289] ステップ S 108にお!/、て、注目ビデオフィールドの次のビデオフィールドが存在する と判定された場合、その、次のビデオフィールド力 新たに、注目ビデオフィールドと されて、ステップ S105〖こ戻り、以下、同様の処理が繰り返される。
[0290] また、ステップ S 108において、注目ビデオフィールドの次のビデオフィールドが存 在しないと判定された場合、処理を終了する。
[0291] 一方、ステップ S104において、 HDMI (R)シンク 61が副信号を扱うことができると 判定された場合、すなわち、 VSDBのビット Sub— Data— Support (図 17)力 副信 号を扱うことができる旨を表す値である 1になって 、る場合、副信号受信可否判定部 105は、 VSDBのビット Sub— 2bit, Sub— 4bit, Sub— 8bit (図 17)を参照すること により、 HDMI (R)シンク 61が扱うことができる副信号のビット数である対応可能ビット 数を認識して、副信号割り当てビット数決定部 106に供給して、ステップ S 109に進 む。
[0292] ステップ S109では、副信号割り当てビット数決定部 106は、主画像処理部 101か らの主画像の画素データのビット数 Bl、副信号受信可否判定部 105からの対応可 能ビット数、及びディープカラーモード決定部 108からのディープカラーモードから認 識される送信画素データのビット数 B2に基づき、上述したようにして、送信画素デー タに割り当てられる副信号のビット数である副信号割り当てビット数 B3を決定し、副信 号付加部 102、副信号処理部 103、及び副信号フレーム情報送信制御部 107に供 給して、ステップ S110に進む。
[0293] ここで、副信号処理部 103は、主画像処理部 101から、主画像のビデオデータ区 間の画素数 Pが供給され、副信号割り当てビット数決定部 106から、副信号割り当て ビット数 B3が供給されると、その主画像のビデオデータ区間の画素数 Pと副信号割り 当てビット数 B3とから、上述したようにして、 1のビデオフィールドのビデオデータ区間 で送信する副信号のデータ量である副信号付加単位データ量 Dを決定する。
[0294] そして、副信号処理部 103は、ステップ S110にお!/、て、ビデオフィールドのビデオ データ区間の画素データに付加すべき副信号があるかどうかを判定する。 [0295] ステップ SI 10にお!/、て、ビデオフィールドのビデオデータ区間の画素データに付 加すべき副信号があると判定された場合、すなわち、例えば、副信号処理部 103〖こ 副信号が供給されている場合、副信号処理部 103は、そこに供給されている副信号 のうちの、副信号付加単位データ量 Dだけの副信号を、副信号関連情報挿入部 104 に供給するとともに、送信画素データに副信号が含まれる旨の副信号情報を、副信 号フレーム情報送信制御部 107に供給して、ステップ S111に進み、以下、 HDMI ( R)ソース 53は、副信号と、ステップ S 102で決定されたディープカラーモードが表す 主画像の画素データとを、 TMDSチャンネル # 0な!、し # 2で伝送する。
[0296] すなわち、ステップ SI 11では、副信号フレーム情報送信制御部 107が、副信号処 理部 103からの副信号情報に応じて、副信号ありのゼネラルコントロールパケット、つ まり、図 18のビット SDO, SD1, SD2力 ステップ S109で副信号割り当てビット数決 定部 106から供給された、送信画素データに割り当てられる副信号のビット数である 副信号割り当てビット数 B3に応じた値にセットされ、さらに、ビット CDO, CD1, CD2 力 ステップ S 102でディープカラーモード決定部 108から供給されたディープカラー モードを表す値にセットされたゼネラルコントロールパケットを、ビデオフィールドの垂 直帰線区間のコントロール区間（図 4)において、トランスミッタ 72 (図 2)に送信させ、 ステップ S 112に進む。
[0297] ここで、ステップ S 110にお!/、て、ビデオフィールドのビデオデータ区間の画素デー タに付加すべき副信号があると判定されると、上述したように、副信号処理部 103が、 そこに供給されて 、る副信号のうちの、副信号付加単位データ量 Dだけの副信号を
、副信号関連情報挿入部 104に供給する。
[0298] 副信号関連情報挿入部 104は、副信号処理部 103からの副信号付加単位データ 量 Dの副信号が供給されると、その副信号に関連する副信号関連情報を、図 21で説 明したように含めて、副信号付加部 102に供給する。
[0299] 副信号付加部 102は、ステップ S112において、送信画像データの構成、つまり、 主画像処理部 101からの主画像の画素データへの、副信号関連情報挿入部 104か らの副信号の付加を開始する。
[0300] すなわち、副信号付加部 102は、副信号関連情報挿入部 104からの副信号を、ス テツプ S109で副信号割り当てビット数決定部 106から供給された副信号割り当てビ ット数 B3ごとの区分副信号に区分し、主画像処理部 101からの画素データの下位ビ ットとして付加することにより、ステップ S102でディープカラーモード決定部 108から 供給されたディープカラーモードから認識したビット数 B2の送信画素データ、つまり 、ビット数が B1の主画像の画素データが上位ビットに割り当てられ、ビット数が B3の 区分副信号が下位ビットに割り当てられた、ビット数が B2の送信画素データを構成 する。
[0301] そして、副信号付加部 102は、ステップ S112からステップ S113に進み、主画像の 画素データが上位ビットに割り当てられ、区分副信号が下位ビットに割り当てられた 送信画素データを、トランスミッタ 72に供給し、これにより、トランスミッタ 72が、ビデオ フィールドのビデオデータ区間において、送信画素データを送信して、ステップ S11 4に進む。
[0302] ここで、送信画素データの送信は、ステップ S 103で出力が開始されたピクセルクロ ックに同期して行われる。
[0303] ステップ S114では、副信号付加部 102が、直前のステップ S 113で送信画素デー タとして画素データを送信したビデオフィールドである注目ビデオフィールドのァクテ イブビデオ区間に、まだ送信して 、な 、送信画素データが存在するかどうかを判定 する。
[0304] ステップ S114において、注目ビデオフィールドのアクティブビデオ区間に、まだ送 信していない送信画素データがあると判定された場合、ステップ S113に戻り、注目ビ デオフィールドのアクティブビデオ区間の、まだ送信して 、な ヽ画素データが送信画 素データとして送信される。
[0305] また、ステップ S 114にお!/、て、注目ビデオフィールドのアクティブビデオ区間に、ま だ送信していない送信画素データがないと判定された場合、すなわち、注目ビデオ フィールドのアクティブビデオ区間の送信画素データのすべての送信が終了した場 合、ステップ S115に進み、副信号付加部 102は、注目ビデオフィールドの次のビデ オフィールドが存在するかどうかを判定する。
[0306] ステップ S115にお!/、て、注目ビデオフィールドの次のビデオフィールドが存在する と判定された場合、その、次のビデオフィールド力 新たに、注目ビデオフィールドと されて、ステップ S110に戻り、以下、同様の処理が繰り返される。
[0307] また、ステップ S 115にお!/、て、注目ビデオフィールドの次のビデオフィールドが存 在しないと判定された場合、処理を終了する。
[0308] 一方、ステップ S110にお!/、て、ビデオフィールドのビデオデータ区間の画素デー タに付加すべき副信号がないと判定された場合、すなわち、例えば、副信号処理部 1 03に副信号が供給されていない場合、副信号処理部 103は、送信画素データに副 信号が含まれない旨の副信号情報を、副信号フレーム情報送信制御部 107に供給 して、ステップ S116に進み、副信号フレーム情報送信制御部 107は、副信号処理部 103からの副信号情報に応じて、ステップ S 105と同様に、副信号なしのゼネラルコ ントローノレノ ケット、つまり、図 18のビット SDO, SD1, SD2力 ヽずれも 0にセットさ れ、さらに、ビット CDO, CD1, CD2が、ステップ S 102でディープカラーモード決定 部 108から供給されたディープカラーモードを表す値にセットされたゼネラルコント口 ールパケットを、ビデオフィールドの垂直帰線区間のコントロール区間（図 4)におい て、トランスミッタ 72 (図 2)に送信させる。
[0309] そして、以下、ステップ S113ないし S115において、 HDMI (R)ソース 53は、副信 号を伝送せずに、ステップ S 102で決定されたディープカラーモードが表す主画像の 画素データを、 TMDSチャンネル # 0な!、し # 2で伝送する。
[0310] すなわち、ステップ S116で副信号なしのゼネラルコントロールパケットが送信され た場合、ステップ S113では、副信号付加部 102が、主画像処理部 101から供給され る主画像の画素データだけから、ステップ S 102で決定されたディープカラーモード の画像に対応するビット数 B2の送信画素データを構成し、トランスミッタ 72に供給す る。これにより、トランスミッタ 72が、ビデオフィールドのビデオデータ区間において、 送信画素データを送信して、ステップ S 114に進む。
[0311] ここで、送信画素データの送信は、ステップ S103で出力が開始されたピクセルクロ ックに同期して行われる。
[0312] ステップ S114では、副信号付加部 102が、直前のステップ S 113で送信画素デー タとして画素データを送信したビデオフィールドである注目ビデオフィールドのァクテ イブビデオ区間に、まだ送信して 、な 、送信画素データが存在するかどうかを判定 する。
[0313] ステップ S114において、注目ビデオフィールドのアクティブビデオ区間に、まだ送 信していない送信画素データがあると判定された場合、ステップ S113に戻り、注目ビ デオフィールドのアクティブビデオ区間の、まだ送信して 、な ヽ送信画素データが送 信される。
[0314] また、ステップ S 114にお!/、て、注目ビデオフィールドのアクティブビデオ区間に、ま だ送信していない送信画素データがないと判定された場合、すなわち、注目ビデオ フィールドのアクティブビデオ区間の送信画素データのすべての送信が終了した場 合、ステップ S115に進み、副信号付加部 102は、注目ビデオフィールドの次のビデ オフィールドが存在するかどうかを判定する。
[0315] ステップ S115にお!/、て、注目ビデオフィールドの次のビデオフィールドが存在する と判定された場合、その、次のビデオフィールド力 新たに、注目ビデオフィールドと されて、ステップ S110に戻り、以下、同様の処理が繰り返される。
[0316] また、ステップ S115において、注目ビデオフィールドの次のビデオフィールドが存 在しないと判定された場合、処理を終了する。
[0317] 次に、図 23は、図 2の HDMI (R)シンク 61が拡張 HDMIに対応している場合の、 その HDMI (R)シンク 61が有するシンク信号処理部 82の構成例を示している。
[0318] 図 23において、シンク信号処理部 82は、 FIFO (First In First Out)メモリ 121
、副信号有無判定部 122、分離部 123、主画像処理部 124、主画像メモリ 125、副 信号処理部 126、及び副信号メモリ 127から構成されて 、る。
[0319] FIFOメモリ 121には、レシーバ 81 (図 2)が受信した、ビデオフィールド（図 4)のビ デォデータ区間の送信画素データが供給される。
[0320] FIFOメモリ 121は、レシーバ 81からの送信画素データを順次記憶し、分離部 123 に供給する。
[0321] 副信号有無判定部 122には、レシーバ 81が受信した、ビデオフィールド（図 4)の垂 直帰線区間のコントロール区間のゼネラルコントロールパケットが供給される。
[0322] 副信号有無判定部 122は、レシーバ 81からのゼネラルコントロールパケット（図 18) のビット SDO, SD1, SD2に基づいて、そのゼネラルコントロールパケットが送信され てきた垂直帰線区間の直後のビデオデータ区間に送信されてくる送信画素データに 、副信号が含まれるかどうかを判定し、その判定結果を、分離部 123に供給する。
[0323] さらに、副信号有無判定部 122は、送信画素データに副信号が含まれると判定した 場合には、レシーバ 81からのゼネラルコントロールパケット（図 18)のビット SDO, SD 1, SD2に基づいて、そのゼネラルコントロールパケットが送信されてきた垂直帰線区 間の直後のビデオデータ区間に送信されてくる送信画素データに含まれる副信号の 副信号割り当てビット数 B3を認識し、分離部 123に供給する。
[0324] 分離部 123は、副信号有無判定部 122から、送信画素データに副信号が含まれな い旨の判定結果が供給された場合、 FIFOメモリ 121からの送信画素データを受信し 、その送信画素データに割り当てられている主画像の画素データを、主画像処理部 124に供給する。
[0325] また、分離部 123は、副信号有無判定部 122から、送信画素データに副信号が含 まれる旨の判定結果が供給された場合、 FIFOメモリ 121からの送信画素データを受 信し、副信号有無判定部 122から供給される副信号割り当てビット数 B3に基づいて 、送信画素データから、主画像の画素データと、区分副信号とを分離する。
[0326] すなわち、分離部 123は、 FIFOメモリ 121からの送信画素データのうちの、副信号 有無判定部 122からの副信号割り当てビット数 B3だけの下位ビットを、区分副信号と して抽出し、副信号処理部 126に供給する。さらに、分離部 123は、 FIFOメモリ 121 からの送信画素データのうちの、残りの上位ビットを、主画像の画素データとして抽出 し、主画像処理部 124に供給する。
[0327] 主画像処理部 124は、分離部 123から供給される主画像の画素データに必要な処 理を施し、 1のビデオフィールド分の主画像を再構成して、主画像メモリ 125に供給 する。
[0328] 主画像メモリ 125は、主画像処理部 124から供給される主画像を一時記憶する。な お、主画像メモリ 125に記憶された主画像は、適宜読み出され、表示制御部 62 (図 1 )に供給される。
[0329] 副信号処理部 126は、分離部 123から供給される区分副信号から、元の副信号を 再構成して、副信号メモリ 127に供給する。なお、図 21で説明したように、副信号に は、副信号関連情報が含まれており、副信号処理部 126は、この副信号関連情報を 必要に応じて参照して、副信号を再構成する。
[0330] 副信号メモリ 127は、副信号処理部 126から供給される副信号を一時記憶する。
[0331] 次に、図 24のフローチャートを参照して、図 2の HDMI (R)シンク 61が、拡張 HD MI (R)に対応しており、その HDMI (R)シンク 61のシンク信号処理部 82が図 23に 示したように構成される場合の、 HDMI (R)シンク 61の動作にっ 、て説明する。
[0332] HDMI (R)シンク 61は、ステップ S131において、自身の E— EDIDを、 DDC (図 2 )を介して、 HDMI (R)シンク 61に送信する。
[0333] その後、 HDMI (R)シンク 61において、図 22で説明したように、ピクセノレクロックの 出力が開始され、ゼネラルコントロールパケットが TMDSチャンネル # 0ないし # 2を 介して伝送されてくると、 HDMI (R)シンク 61のレシーバ 81 (図 2)は、ステップ S132 にお 、て、 HDMI (R)シンク 61からのゼネラルコントロールパケット（図 18)を受信し 、シンク信号処理部 82の副信号有無判定部 122 (図 23)に供給して、ステップ S133 に進む。
[0334] ステップ S133では、副信号有無判定部 122は、レシーバ 81からのゼネラルコント口 ールパケット（図 18)のビット SDO, SD1, SD2に基づいて、そのゼネラルコントロー ルパケットが送信されてきた垂直帰線区間の直後のビデオデータ区間に送信されて くる送信画素データに、副信号が含まれるかどうかを判定する。
[0335] ステップ S133において、送信画素データに副信号が含まれないと判定された場合 、副信号有無判定部 122は、その旨の判定結果を、分離部 123に供給して、ステツ プ S 134に進む。
[0336] ステップ S134では、 HDMI (R)シンク 61のレシーバ 81 (図 2)力 HDMI (R)ソー ス 53からのゼネラルコントロールパケットのビット CDO, CD1, CD2が表すディープ カラーモードの画像の送信画素データが、ピクセルクロック〖こ同期して、 TMDSチヤ ンネル # 0な!、し # 2を介して、 HDMI (R)シンク 61から送信されてくるのを待って、 その送信画素データを受信し、シンク信号処理部 82の FIFOメモリ 121を介して、分 離部 123に供給して、ステップ S 135に進む。 [0337] ステップ S135では、分離部 123は、副信号有無判定部 122からの、送信画素デー タに副信号が含まれな 、旨の判定結果に応じて、 FIFOメモリ 121を介して供給され る送信画素データに割り当てられて ヽる主画像の画素データを、主画像処理部 124 に供給する。
[0338] さらに、ステップ S 135では、主画像処理部 124が、 1のビデオフィールド分の主画 像を再構成するために、分離部 123からの主画像の画素データを主画像メモリ 125 に供給して記憶させ、ステップ S 136に進む。
[0339] ステップ S136では、主画像処理部 124が、 1のビデオフィールド分の主画像の画 素データの処理が終了した力、つまり、主画像メモリ 125に、 1のビデオフィールド分 の主画像が記憶されたカゝどうかを判定する。
[0340] ステップ S136において、 1のビデオフィールド分の主画像の画素データの処理が 終了していないと判定された場合、ステップ S134に戻り、以下、同様の処理が繰り返 される。
[0341] また、ステップ S 136にお!/、て、 1のビデオフィールド分の主画像の画素データの処 理が終了したと判定された場合、次のビデオフィールドにお 、てゼネラルコントロー ルパケットが送信されてくるのを待って、ステップ S132に戻り、以下、同様の処理が 繰り返される。
[0342] 一方、ステップ S133において、送信画素データに副信号が含まれると判定された 場合、副信号有無判定部 122は、レシーバ 81からのゼネラルコントロールパケット（ 図 18)のビット SDO, SD1, SD2に基づいて、送信画素データに含まれる副信号の 副信号割り当てビット数 B3を認識し、送信画素データに副信号が含まれる旨の判定 結果とともに、分離部 123に供給して、ステップ S137に進む。
[0343] ステップ S137では、 HDMI (R)シンク61のレシーバ81 (図2)カ HDMI (R)ソー ス 53からのゼネラルコントロールパケットのビット CDO, CD1, CD2が表すディープ カラーモードの画像の送信画素データが、ピクセルクロック〖こ同期して、 TMDSチヤ ンネル # 0な!、し # 2を介して、 HDMI (R)シンク 61から送信されてくるのを待って、 その送信画素データを受信し、シンク信号処理部 82の FIFOメモリ 121を介して、分 離部 123に供給して、ステップ S 138に進む。 [0344] ステップ S138では、分離部 123は、副信号有無判定部 122からの、送信画素デー タに副信号が含まれる旨の判定結果に応じて、 FIFOメモリ 121を介して供給される 送信画素データから、副信号有無判定部 122からの副信号割り当てビット数 B3だけ の下位ビットを分離し、区分副信号として、副信号処理部 126に供給する。
[0345] さらに、ステップ S138では、分離部 123は、 FIFOメモリ 121を介して供給される送 信画素データから、残りの上位ビットを分離し、主画像の画素データとして、主画像 処理部 124に供給して、ステップ S139に進む。
[0346] ステップ S139では、主画像処理部 124が、 1のビデオフィールド分の主画像を再 構成するために、分離部 123からの主画像の画素データを主画像メモリ 125に供給 して記憶させる。さらに、ステップ S139では、副信号処理部 126が、副信号を再構成 するために、分離部 123からの区分副信号を、副信号メモリ 127に供給して記憶させ る。
[0347] ステップ S140では、主画像処理部 124が、 1のビデオフィールド分の主画像の画 素データの処理が終了した力、つまり、主画像メモリ 125に、 1のビデオフィールド分 の主画像が記憶されたカゝどうかを判定する。
[0348] ステップ S140において、 1のビデオフィールド分の主画像の画素データの処理が 終了していないと判定された場合、ステップ S137に戻り、以下、同様の処理が繰り返 される。
[0349] また、ステップ S 140において、 1のビデオフィールド分の主画像の画素データの処 理が終了したと判定された場合、次のビデオフィールドにお 、てゼネラルコントロー ルパケットが送信されてくるのを待って、ステップ S132に戻り、以下、同様の処理が 繰り返される。
[0350] 以上のように、 HDMI (R)シンク 61 (図 2)の'性能を表す'性能情報としての E— EDI Dを受信し、その後、ビデオフィールド（1の垂直同期信号力 次の垂直同期信号ま での区間）から、水平帰線区間及び垂直帰線区間を除いたアクティブビデオ区間（有 効画像区間）に割り当てられたビデオデータ区間において、非圧縮の 1画面分の画 像の画素データを、ピクセルクロックの 1クロックあたりに固定のビット数のデータを伝 送する 3つの TMDSチャンネル # 0ないし # 2で、差動信号により、 HDMI (R)シンク 61に一方向に送信する HDMI (R)ソース 53では、トランスミッタ 72力 ピクセルクロッ クの周波数を調整することにより、固定のビット数である 8ビット以上のビット数が割り 当てられている送信画素データを、 3つの TMDSチャンネル # 0ないし # 2で、差動 信号により、 HDMI (R)シンク 61に一方向に送信する。
[0351] この場合において、 HDMI (R)ソース 53では、 E— EDIDの VSDB (図 17)に基づ いて、 HDMI (R)シンク 61が副信号を受信することができるか否かが判定され、 HD MI (R)シンク 61が副信号を受信することができる場合、トランスミッタ 72により送信さ れる送信画素データよりもビット数が少ない画素データ力 なる主画像の画素データ に、副信号を付加することにより、送信画素データが構成され、トランスミッタ 72により 、 3つの TMDSチャンネル # 0な!、し # 2で送信される。
[0352] また、 HDMI (R)ソース 53では、垂直帰線区間のコントロール区間（図 4)において 、その垂直帰線区間の直後のビデオデータ区間に送信される送信画素データに、副 信号が含まれるかどうかを表す副信号情報としてのビット SDO, SD1, SD2を含むゼ ネラルコントロールパケット（図 18)が送信される。
[0353] 一方、 E— EDIDを送信し、その後、 HDMI (R)ソース 53力ら、 3つの TMDSチャン ネル # 0な ヽし # 2で、差動信号により送信されてくる画素データを受信する HDMI ( R)シンク 61では、レシーバ 81が、 3つの TMDSチャンネル # 0ないし # 2で、差動信 号により送信されてくる送信画素データを受信する。
[0354] さらに、 HDMI (R)シンク 61では、垂直帰線区間のコントロール区間（図 4)に送信 されてくるゼネラルコントロールパケット（図 18)に含まれるビット SDO, SD1, SD2に 基づいて、その垂直帰線区間の直後のビデオデータ区間に送信されてくる送信画素 データに、副信号が含まれるかどうかが判定され、送信画素データに、副信号が含ま れる場合、送信画素データから、副信号が分離される。
[0355] したがって、主画像の画素データのビット数力 ディープカラーモードによって決ま る送信画素データのビット数よりも少ない場合には、送信画素データのビットの、主画 像の画素データに割り当てられないビットに、副信号を割り当て、主画像とともに、副 信号を伝送するという効率的なデータ伝送を行うことができる。
[0356] なお、送信画素データのビット数と、主画像の画素データのビット数との差が大であ るほど、送信画素データに、データ量が大の副信号（区分副信号)を割り当てることが できる。
[0357] また、本実施の形態では、副信号の用途については、特に言及しな力つたが、副信 号は、種々の用途に使用することができる。
[0358] 具体的には、副信号としては、例えば、主画像と同期した低解像度の画像や、主画 像と異なる番組の画像、その他の画像を採用することができる。この場合、ディスプレ ィ 42 (図 1)では、副信号としての画像を、 PinP (Picture in Picture)用の子画面 に表示し、ある 、はスプリット表示することができる。
[0359] また、副信号としては、例えば、主画像の表示を制御する制御信号を採用すること ができる。この場合、ディスプレイ 42では、主画像の表示を、副信号としての制御信 号に応じて制御することができる。
[0360] なお、副信号として、画像 (動画)を採用する場合において、その画像に音声が付 随するときには、その音声は、送信画素データに割り当てて送信することもできるし、 主画像に付随する音声と同様に、データアイランド区間（図 4)に送信することもできる 。すなわち、 HDMI (R)では、データアイランド区間（図 4)において、複数の音声チ ヤンネルの音声データの送信をすることができ、副信号としての画像に付随する音声 は、主画像に付随する音声データの送信に使用されて ヽな 、音声チャンネルを用い て行うことができる。
[0361] 次に、上述したソース信号制御部 71やシンク信号処理部 82の一連の処理は、専 用のハードウェアにより行うこともできるし、ソフトウェアにより行うこともできる。一連の 処理をソフトウェアによって行う場合には、そのソフトウェアを構成するプログラムが、 例えば、 HDMI (R)ソース 53や HDMI (R)シンク 61を制御するマイクロコンピュータ 等のコンピュータにインスト一ノレされる。
[0362] そこで、図 25は、上述した一連の処理を実行するプログラムがインストールされるコ ンピュータの一実施の形態の構成例を示して 、る。
[0363] プログラムは、コンピュータに内蔵されている記録媒体としての EEPROM (Electri cally Erasable Programmable Read— only Memory) 205や ROM203に予 め記録しておくことができる。 [0364] あるいはまた、プログラムは、フレキシブルディスク、 CD— ROM (Compact Disc Read Only Memory) , MO (Magneto Optical)ディスク， DVD (Digital V ersatile Disc)、磁気ディスク、半導体メモリなどのリムーバブル記録媒体に、一時 的あるいは永続的に格納 (記録)しておくことができる。このようなリムーバブル記録媒 体は、 、わゆるパッケージソフトウェアとして提供することができる。
[0365] なお、プログラムは、上述したようなリムーバブル記録媒体力 コンピュータにインス トールする他、ダウンロードサイトから、ディジタル衛星放送用の人工衛星を介して、 コンピュータに無線で転送したり、 LAN (Local Area Network)、インターネットと いったネットワークを介して、コンピュータに有線で転送し、コンピュータでは、そのよ うにして転送されてくるプログラムを、入出力インタフェース 206で受信し、内蔵する E EPROM205にインストールすることができる。
[0366] コンピュータは、 CPU (Central Processing Unit) 202を内蔵している。 CPU2 02には、バス 201を介して、入出力インタフェース 206が接続されており、 CPU202 は、 ROM (Read Only Memory) 203や EEPROM205に格納されているプログ ラムを、 RAM (Random Access Memory) 204にロードして実行する。これにより 、 CPU202は、上述したフローチャートにしたがった処理、あるいは上述したブロック 図の構成により行われる処理を行う。
[0367] ここで、本明細書において、コンピュータに各種の処理を行わせるためのプログラム を記述する処理ステップは、必ずしもフローチャートとして記載された順序に沿って時 系列に処理する必要はなぐ並列的あるいは個別に実行される処理 (例えば、並列 処理あるいはオブジェクトによる処理)も含むものである。
[0368] また、プログラムは、 1のコンピュータにより処理されるものであっても良いし、複数の コンピュータによって分散処理されるものであっても良い。
[0369] なお、本発明の実施の形態は、上述した実施の形態に限定されるものではなぐ本 発明の要旨を逸脱しな 、範囲にぉ 、て種々の変更が可能である。
[0370] すなわち、例えば、主画像の画素データのビット数 Bl、送信画素データのビット数 B2、及び副信号割り当てビット数 B3は、いずれも、上述した値に限定されるものでは な ヽ。さら【こ、 f列え ί 、ヒ、、ット Suport 30bit, Suport 36bit, Suport 48bitや、 ビット Sub— 2bit, Sub— 4bit, Sub— 8bit, Sub— Data— Support、副信号情報と してのビット SDO, SD1, SD2等を割り当てる領域も、上述した領域に限定されるも のではなぐ現行の HDMI (R)において、未使用（Reserved)になっている任意の領 域に割り当てることができる。
[0371] また、本発明は、 HDMI (R)の他、受信装置の性能を表す性能情報を受信した後 、 1の垂直同期信号力 次の垂直同期信号までの区間から、水平帰線区間及び垂 直帰線区間を除いた区間である有効画像区間において、非圧縮の 1画面分の画像 の画素データを、ピクセルクロックの 1クロックあたりに固定のビット数のデータを伝送 する複数のチャンネルで、差動信号により、受信装置に一方向に送信する送信装置 と、性能情報を送信した後、送信装置から、複数のチャンネルで、差動信号により送 信されてくる画素データを受信する受信装置とからなる通信インタフェースに適用可 能である。
[0372] 次に、本発明を適用した伝送方法、伝送システム、送信方法、送信装置、受信方法 及び受信装置について説明する。
[0373] 本発明は、 HDMI (High— Definition Multimedia Interface)規格と称される デジタル映像'音声入出力インターフェース規格に適用して好適な伝送方法及び伝 送システム、並びにこの伝送システムに適用される送信方法、送信装置、受信方法 及び受信装置に関する。
[0374] 近年、複数台の映像機器の間で、非圧縮のデジタル映像データなどを伝送させる インターフェース規格として、 HDMI規格と称されるものが開発されている。 HDMI規 格は、映像データを、各色の原色データとして、 1画素単位で個別に伝送する規格で ある（以下画素をピクセルと称する）。音声データ (オーディオデータ）についても、映 像データのブランキング期間に、映像データの伝送ラインを使用して伝送するように してある。伝送する原色データは、赤，緑，青の加法混色の 3チャンネルの原色デー タ (Rデータ， Gデータ， Bデータ）を伝送する場合、もしくは Y, Cb, Crといった輝度 および色差信号による場合などがある。
[0375] 各色の 1ピクセルのデータは、基本的に 8ビットで構成される。水平同期信号ゃ垂 直同期信号などの同期信号についても、それぞれの同期信号が配置されるタイミン グに送信される。また、映像データのピクセルクロックの伝送ラインと、制御データの 伝送ラインにっ 、ても設けてある。
[0376] 図 33は、 HDMI規格のインターフェースで、原色データ（Rデータ， Gデータ， Bデ ータ）を伝送する場合の例の概要を示した図である。映像データについては、チャン 一タとを個別に伝送するようにしてある。図 33の例では、ピクセル 0、ピクセル 1、ピク セル 2、ピクセル 3の 4画素のデータを送る期間を示してあり、それぞれのチャンネル の 1ピクセルのデータが 8ビットで構成されている。
[0377] 即ち、 Bデータ（青データ）については、チャンネル 0を使用して、ピクセル 0の期間 に、 8ビットの BOデータが送られ、以下、 8ビットの B1データ、 B2データ、 B3データが ピクセルクロック（図示せず）に同期して順に送られる。 Gデータ（緑データ）について は、チャンネル 1を使用して、ピクセル 0の期間に、 8ビットの GOデータが送られ、以 下、 8ビットの G1データ、 G1データ、 G2データ、 G3データがピクセルクロックに同期 して順に送られる。 Rデータ（赤データ)については、チャンネル 2を使用して、ピクセ ル 0の期間に、 8ビットの ROデータが送られ、以下、 8ビットの R1データ、 R2データ、 R3データがピクセルクロックに同期して順に送られる。
[0378] 図 33では示して!/ヽな 、が、別のチャンネルを使用して、制御データやピクセルクロ ックを伝送するようにしてある。制御データについては、映像データの送信側機器 (ソ ース側機器)から受信側機器 (シンク側機器)への伝送だけでなく、受信側機器 (シン ク側機器)から送信側機器 (ソース側機器)への伝送も行える構成としてある。また、ソ ース側機器では、 8ビット単位でデータを暗号ィ匕してあり、シンク側機器では、 8ビット 単位でデータをその暗号化からの復号ィ匕を行うようにしてある。
[0379] このように、 HDMI規格のインターフェースでは、 1ピクセルを、 1色あたり 8ビットで 送ることを前提として規格化されたものである。一方、近年、色の解像度を高めること が検討されており、 1ピクセルの 1色あたりのビット数を、 8ビット以上とすることが提案 されている。例えば、 1ピクセルの 1色あたりのビット数を、 10ビット又は 12ビットとする ことが提案されている。
[0380] 図 34は、 HDMI規格のインターフェースで、 1ピクセルの 1色あたり 10ビットのデー タを伝送することを想定した、伝送状態の例である。 HDMI規格は既に説明したよう に、 8ビットを 1単位でデータを伝送することを想定した規格であり、 1ピクセルクロック で、 8ビット伝送する構成としてあり、 10ビットのデータを伝送するためには、 2ピクセ ルクロックが必要である。図 34の例では、 3ピクセルクロックで、 2ピクセルのデータを 伝送するデータ配置としてある。図 34に示したフェーズ 0, 1, 2力 それぞれ 1ピクセ ノレクロックの 1周期を示して 、る。
[0381] 図 34のデータ構成について説明すると、例えば Bデータについては、チャンネル 0 のフェーズ 0の期間で、ピクセル 0の 10ビットの内の 8ビットを送り、フェーズ 1の期間 で、ピクセル 0の残りの 2ビットを送り、続いた 2ビット期間に、無効なデータであるダミ 一データを送る。そして、フェーズ 1の期間の後半の 4ビット期間で、次のピクセル 1の 10ビットの内の 4ビットを送る。次のフェーズ 2の期間で、ピクセル 1の残りの 6ビットを 送り、続いた 2ビット期間に、無効なデータであるダミーデータを送る。以下、この配置 が繰り返される。チャンネル 1の Gデータ、チャンネル 2の Rデータについても、同じデ ータ配置でピクセルデータ及びダミーデータを送る。ダミーデータが配置される期間 は一例であり、別の期間に配置してもよい。なお、この図 34に示すデータ配置の場 合には、 1つのピクセルの伝送に、 1. 5ピクセルクロック期間が必要であるので、ピク セルクロックについても対応して高周波数ィ匕する必要がある。
[0382] この図 34に示すデータ構成としてあることで、 8ビットを 1単位でデータを伝送するこ とを想定した HDMI規格のインターフェースを利用して、比較的効率良くビット数の 多 、ピクセルデータを送ることができる。
[0383] WO2002Z078336号公報には、 HDMI規格の詳細についての記載がある。
[0384] ところで、 HDMI規格などのこの種のインターフェースを利用して、より高度なデー タ伝送ができるようにすることについての要請がある。即ち、 HDMI規格は、映像デ ータと、それに付随する音声データを、ソース側の映像機器とシンク側の映像機器と の間で伝送するものであり、映像データや音声データを伝送する伝送ラインとは別に 、制御データを伝送する伝送ラインも用意され、その制御データ用のラインを使用し て制御データの伝送も可能である。し力しながら、さらに別のデータを同時に伝送で さるよう〖こすることが要請されて ヽる。 [0385] 本発明は力かる点に鑑みてなされたものであり、 HDMI規格などの伝送できるビッ ト数が固定的に決められた規格を利用して、より効率良くデータ伝送ができるように することを目的とする。
[0386] 本発明は、 8ビット単位の映像データを、画素クロック〖こ同期して、色データ毎もしく は輝度および色差信号毎に、個別の伝送ラインを使用して、ソース側装置力もシンク 側装置に伝送する伝送方式を利用して映像データを伝送する場合に、ソース側装置 力 シンク側装置に伝送する 1画素の映像データとして、 8ビットの整数倍でな 、所定 ビット数とし、 8ビットの整数倍でない所定ビット数の映像データを、画素クロックに同 期したタイミングで伝送し、 1画素の伝送に割当てた画素クロックの期間に伝送される ビット数と所定ビット数との差のビット数だけ生じる余裕の伝送期間に、所定ビット数の 映像データとは別のデータを配置して、ソース側装置からシンク側装置に伝送するよ うにしたものである。
[0387] このようにしたことで、 1画素の伝送に割当てた画素クロックの期間に伝送されるビッ ト数と所定ビット数との差のビット数だけ生じる余裕の伝送期間を利用して、メインの 映像データとは別の各種データを伝送できるようになる。
[0388] 本発明によると、 1画素の伝送に割当てた画素クロックの期間に伝送されるビット数 と所定ビット数との差のビット数だけ生じる余裕の伝送期間を利用して、メインの映像 データとは別の各種データを伝送できるようになり、 8ビットを越える多ビット数の画素 データの伝送と、メインの映像データとは別の各種データの伝送と力 両立して行え るようになり、伝送効率が向上する。また、伝送規格で定められた 8ビットの伝送単位 を維持した伝送形態であり、 8ビット単位での暗号化ゃ復号化が、規格で定められた 状態で行える。
[0389] 以下、本発明の一実施の形態を、図 26〜図 32を参照して説明する。
[0390] 本例にお 、ては、 HDMI規格でソース側機器力もシンク側機器に映像データなど を伝送する伝送システムに適用したものである。図 26は、本例のシステム構成例を示 した図で、ソース側機器であるビデオ記録再生装置 310と、シンク側機器であるテレ ビジョン受像機 330とを、 HDMIケーブル 301で接続して、ビデオ記録再生装置 310 力も映像データや音声データを、テレビジョン受像機 330に伝送する構成としてある 。以下の説明で、 HDMI規格について、必要な構成などを順に説明するが、基本的 には既存の HDMI規格をそのまま適用してあり、 HDMIケーブル 301の構成などは 従来と同じである。
[0391] まず、ビデオ記録再生装置 310について説明すると、ビデオ記録再生装置 310は 記録再生部 311を備え、映像データや音声データを記録し再生することができる。記 録再生部 311としては、例えばノ、ードディスクドライブ (HDD)装置を使用できる。記 録再生部 311で再生して得た映像データは、映像処理部 312に供給し、再生して得 た音声データは、音声処理部 314に供給する。また、チューナ 316を備え、そのチュ ーナ 316で受信して得た映像データ及び音声データを、映像処理部 312及び音声 処理部 314に供給する。
[0392] 映像処理部 312では、再生又は受信して得た映像データを、伝送用の映像データ とする処理が行われる。ここで、本例の映像処理部 312では、 2系統の映像データを 同時に処理できる構成としてあり、主画像用の映像データと副画像用の映像データ を生成させることができる。主画像用の映像データについては、例えば 1ピクセルが 1 色あたり 10ビットのデータとするようにしてあり、副画像用の映像データについては、 例えば 1ピクセルが 1色あたり 2ビットのデータとするようにしてある。
[0393] 音声処理部 314は、再生又は受信して得た音声データを、伝送用の音声データと する処理が行われる。ここで、本例の音声処理部 314では、供給される音声データを 、 2チャンネルオーディオ再生用の一般的なデータ構成の音声データの他に、 5. 1 チャンネルなどのマルチチャンネル再生を行う音声データとする処理が可能としてあ る。 2チャンネル再生用の音声データと、マルチチャンネル再生用の音声データとは 、同時に出力することが可能な構成としてある。マルチチャンネル再生用の音声デー タにつ 、ては、ビット圧縮された音声データとしてもよ!、。
[0394] 映像処理部 312及び音声処理部 314が出力する映像データ及び音声データは、 HDMI伝送処理部 320に供給する。 HDMI伝送処理部 320は、 HDMI規格のイン ターフェースの伝送処理を行う回路部であり、例えば集積回路化してある。 HDMI伝 送処理部 320に供給される映像データ及び音声データは、多重化回路 321で多重 化する。多重化の際に、主画像の映像データについては、 1. 5ピクセルクロック期間 を使用して、 1ピクセルのデータを配置するようにしてある。但し、 1ピクセルクロック期 間は 1チャンネルあたり 8ビットの伝送が可能であるので、 1. 5ピクセルクロック期間で 12ビットの伝送が可能であり、その 1. 5ピクセルクロック期間ごとに生じる余裕の期間 である 2ビット分を利用して、本例の場合にはその他のデータを多重化回路 321で配 置するようにしてある。
[0395] その他のデータとしては、例えば映像処理部 312で生成された副画像データを配 置する。既に説明したように、副画像データは、 1色あたり 1ピクセル 2ビットの非圧縮 映像データであり、 1ピクセルあたり 2ビット生じる余裕の期間に、 1ピクセルずつ配置 する。但し、ブランキング期間での垂直同期データや水平同期データは、主画像だ けについて伝送し、副画像データについては、その副画像データ専用の垂直同期 データや水平同期データは伝送しな 、。具体的なデータの伝送例につ 、ては後述 する。なお、上述したその他のデータとして、マルチチャンネル再生用の音声データ を、 1. 5ピクセルクロック期間ごと 2ビットずつ分けて配置するようにしてもよい。或い は、ビデオ記録再生装置 310の制御部 315で生成された比較的伝送データ量の多 い制御データもしくは付帯情報を、 1. 5ピクセルクロック期間ごとに 2ビットずつ分けて 酉己置するようにしてもよ ヽ。
[0396] 2チャンネル音声データについては、その映像データが伝送されるチャンネルのブ ランキング期間を使用して伝送するように、多重化を行うようにしてある。この 2チャン ネル音声データをブランキング期間に配置して伝送する処理は、 HDMI規格でフォ 一マット化された一般的な伝送処理である。
[0397] そして、多重化回路 321で多重化された伝送用のデータを、 HDCP暗号ィ匕部 322 で暗号化する。 HDCP暗号化部 322は、 HDCP (High— bandwidth Digital Co ntent Protection System)規格で、少なくとも映像データが伝送されるチャンネ ルの暗号化を行うようにしてある。ここでの暗号化は、 1チャンネルの 8ビットのデータ を単位として行うようにしてある。
[0398] HDCP暗号ィ匕部 322で暗号ィ匕されたデータは、伝送処理部 323に供給し、各色の ピクセルデータを個別のチャンネルに配置し、またピクセルクロックチャンネルや制御 データチャンネルなども、それぞれ対応したクロックやデータとし、 HDMI端子 324に 接続された HDMIケーブル 301に送出する。
[0399] HDMIケーブル 301は、テレビジョン受像機 330の HDMI端子 341に接続するよう にしてある。 HDMI端子 341に接続された HDMIケーブル 301で伝送されたデータ は、 HDMI伝送処理部 340内の伝送処理部 342で、ピクセルクロックに同期して検 出（受信）される。検出された各チャンネルのデータは、 HDCP復号化部 343で送信 時の暗号化からの復号化を行う。ここでの復号化についても、 1チャンネルごとに 8ビ ット単位で行われる。
[0400] 復号化されたデータは、多重分離回路 344に供給して、各チャンネルに多重化さ れたデータを分離する。ここでの分離処理としては、映像が伝送されるチャンネルの ブランキング期間に配置された音声データ（2チャンネルの音声データ）を、映像デ ータ（主映像データ)力も分離する。また、 1. 5ピクセルクロック期間ごとに生じる 2ビッ ト分の余裕の期間に配置されたデータについても、映像データから分離する。この余 裕の期間に配置されたデータが、副映像データである場合には、その副映像データ を取出す。また、余裕の期間に配置されたデータ力 マルチチャンネル音声データ である場合には、そのマルチチャンネル音声データを取出す。さらに、余裕の期間に 配置されたデータが、制御データや付帯情報である場合には、その制御データや付 帯情報を取出す。
[0401] 多重分離回路 344で分離された主映像データと、副映像データについては、映像 選択合成部 331に供給する。映像選択合成部 331では、このテレビジョン受像機 33 0の制御部 336からの指示に基づいて、いずれかの映像を選択し、選択された映像 データを映像処理部 332に供給する。映像処理部 332では、供給される映像データ に必要な処理を施し、表示処理部 333に供給する。表示処理部 333では、表示パネ ル 360を駆動する処理を行う。
[0402] 多重分離回路 344で分離された音声データについては、音声処理部 334に供給し 、アナログ変換などの音声処理を行い、処理された出力を出力処理部 335に供給し て、スピーカ駆動用に増幅などの処理を行い、出力処理部 335に接続された複数の スピーカ 351〜354から出力させる。音声処理部 334に供給される音声データ力 2 チャンネル音声データである場合には、 2チャンネル用の処理を行い、マルチチャン ネル音声データである場合には、そのマルチチャンネル音声再生用の処理を行う。
[0403] 多重分離回路 344で分離された制御データについては、制御部 336に供給する。
なお、制御データについては、制御データチャンネルを使用して、このテレビジョン受 像機 330の制御部 336から、ビデオ記録再生装置 310側の制御部 315に送ることも できる。
[0404] 図 27は、ビデオ記録再生装置 310の伝送処理部 323と、テレビジョン受像機 330 の伝送処理部 342との間で、 HDMIケーブル 301で伝送される各チャンネルのデー タ構成例を示した図である。図 27に示すように、映像データを伝送するチャンネルと して、チャンネル 0と、チャンネル 1と、チャンネル 2の 3つのチャンネルが用意してあり 、さらにピクセルクロックを伝送するクロックチャンネルが用意してある。また、制御デ ータ伝送チャンネルとしての、 DDCライン及び CECラインが用意してある。
[0405] 送信側では、映像データを伝送するチャンネル毎に、伝送処理部（送信部） 323a, 323b, 323cが伝送処理部 323内に用意してあり、受信側でも、映像データを伝送 するチャンネル毎に、伝送処理部（データ受信部） 342a, 342b, 342cが伝送処理 部 342内に用意してある。
[0406] 各チャンネルの構成について説明すると、チャンネル 0では、 Bデータのピクセルデ ータと、垂直同期データと水平同期データと補助データとを伝送するようにしてある。 チャンネル 1では、 Gデータのピクセルデータと、 2種類の制御データ（CTLO, CTL 1)と、補助データとを伝送するようにしてある。チャンネル 2では、 Rデータのピクセル データと、 2種類の制御データ (CTL2, CTL3)と、補助データとを伝送するようにし てある。
[0407] 図 28は、本例の伝送構成で伝送される、 1フレームのライン構成及びピクセル構成 を示した図である。本例の場合に伝送される映像データ（主映像データ）は、非圧縮 データであり、垂直ブランキング期間及び水平ブランキング期間が付加されて 、る。 具体的には、図 28の例では、表示される映像エリア (アクティブビデオエリアとして示 すエリア）として、 480ライン X 720ピクセルのピクセルデータとしてあり、ブランキング 期間まで含めたライン数及びピクセル数として 525ライン及び 858ピクセルとしてある 。ブランキング期間中のダブルハッチング (右方向と左方向の斜線)で示すエリアは データアイランドと称される、補助データが付加可能な期間である。
[0408] 次に、本例の伝送構成で、ピクセルデータが伝送されるチャンネル 0とチャンネル 1 とチャンネル 2を使用して、データが伝送される状態を、図 29を参照して説明する。 図 29の例では、 3ピクセルクロックで、 2ピクセルのデータを伝送するデータ配置とし てある。 1. 5ピクセルクロック期間ごとに生じる 2ビット分の余裕の期間に配置されるデ ータとしては、副画像データの例としてある。図 29に示したフェーズ 0, 1, 2力 それ ぞれ 1ピクセルクロックの 1周期を示している。
[0409] 図 29のデータ構成について説明すると、例えば Bデータについては、チャンネル 0 のフェーズ 0の期間で、主画像データのピクセル 0の 10ビットの内の 8ビットを送り、フ エーズ 1の期間で、主画像データのピクセル 0の残りの 2ビットを送り、続いた 2ビット期 間に、副画像データの Bデータの 1ピクセルを送る。
[0410] そして、フェーズ 1の期間の後半の 4ビット期間で、主画像データの次のピクセル 1 の 10ビットの内の 4ビットを送る。次のフェーズ 2の期間で、主画像データのピクセル 1 の残りの 6ビットを送り、続いた 2ビット期間に、副画像データの Bデータの 1ピクセルを 送る。以下、この配置が繰り返される。チャンネル 1の Gデータ、チャンネル 2の Rデー タにつ 、ても、同じデータ配置で主画像データのピクセルデータ及び副画像のピク セルデータを送る。図 29では、データ BO, GO, RO, Bl, Gl, R1は、それぞれ主画 像の 3原色のピクセルデータを示してあり、データ BSO, GSO, RSO, BS1, GS1, R S 1は、それぞれ副画像の 3原色のピクセルデータを示してある。
[0411] 図 30は、別のデータ構成例を示す図である。この例では、図 29の例に比べて、フ ヱーズ 1の期間として、最初の 2ビット期間で、前のフェーズ 0の期間力も続いたピクセ ル 0の主画像のピクセルデータの残りの 2ビットを送り、次に、副画像のピクセル 0の 2 ビットのピクセルデータを送り、さらに、副画像のピクセル 1の 2ビットのピクセルデータ を送る。そして、フェーズ 1の最後の 2ビット期間で、ピクセル 1の主画像のピクセルデ ータの最初の 2ビットを送り、フェーズ 2では、ピクセル 1の残りの 8ビットの主画像のピ クセルデータを送る構成としてある。このように、図 30の例は、副画像のピクセルデー タを配置する位置が、図 29の例とは異なるものである。
[0412] 図 29、図 30の例では、主画像のピクセルデータ以外のデータとして、副画像のピク セルデータとした力 マルチチャンネル音声データや、制御データなどのその他のデ ータを配置する場合にも、同様の位置に配置すればよい。制御データとしては、例え ば、表示パネルが必要なバックライトの輝度制御データなどを送るようにしてもょ 、。
[0413] 図 31は、このように主画像のピクセルデータ以外のデータを配置する多重化を行つ た場合に、ソース側から、伝送データの構成について指示するデータである、 VSDB と称されるデータで、多重化データ例をシンク側に指示する場合の例である。 VSDB のデータは、 DDCライン（図 27)を使用して伝送されるデータである。この例の VSD Bの場合には、 6バイト目のデータで、 1ピクセルが何ビットのデータであるかが示され る。本例の場合には、 1色の 1ピクセルごとに 10ビットで合計 30ビットのデータである ことが示される。そして、副画像の有無が示される。この副画像の有無のデータの代 わりに、マルチチャンネル音声の付カ卩の有無、又は制御データの付加の有無を示す ようにしてもよい。
[0414] シンク側機器（テレビジョン受像機 330)の制御部 336 (図 26)では、この VSDBの データを判断して、どのようなフォーマットで副画像が伝送されているの力判断し、受 信した副画像のデータの分離やデコードなどの処理を、多重分離回路 344などで実 行させて、副画像を使用した表示などを正しく実行させる。
[0415] VSDBで送られる副画像に関するデータとしては、副画像のピクセル数などのより 詳細なデータを送るようにしてもよい。例えば、副画像のフォーマットとして、フォーマ ット A, B, C, Dの 4種類が存在する場合に、 6バイト目のデータの下位 4ビットを使用 して、その 4種類のいずれであるかを示す伝送構成としてもよい。フォーマット A, B, C, Dの詳細については、別に伝送してシンク側機器に知らせるようにしてもよい。例 えば、フォーマット Aは、主画像と同じ画素数で、各色の 1画素が 2ビットで、主画像と 副画像が同一のフレームレートを持つ場合とし、フォーマット Bは、主画像の 1Z4の 画素数で、各色の 1画素が 8ビットで、主画像と副画像が同一のフレームレートを持つ 場合とし、のような副画像のデータ構成の詳細を送信して知らせるようにしてもょ 、。
[0416] なお、ここでは、 VSDBのデータとして、ソース側から多重化データ例を指示するの に使用したが、シンク側の機器が、受信可能なデータの能力（表示処理可能な能力） を示すために、同様のデータをソース側に送るようにしてもよい。即ち、接続された機 器を相互に認証する際などに、シンク側機器の制御部は、自身の表示処理能力を、 VSDBのデータ（又は別のデータ）を使用してソース側に示す。ソース側の制御部で は、その能力に合わせたフォーマットで、副画像のデータを伝送するように構成する 。このようにすることで、適切な副画像データの伝送状態となる。
[0417] DDCラインで伝送される VSDBのデータを使用して、副画像に関するデータを伝 送するようにしたのは、一例であり、ソース側機器とシンク側機器との間で伝送される 、その他のデータ区間を使用して、同様なデータを伝送するようにしてもよい。例えば 、図 28に示したブランキング期間中のデータアイランドの区間の一部に、副画像を含 むデータが伝送されて!ヽることを示す付加情報を配置するようにしてもょ ヽ。
[0418] ここで、本例の伝送構成で、副画像などを伝送可能なデータ量にっ 、て検証すると 、例えば、クロックチャンネルの周波数が 225MHz程度であった場合には、 225MH z * (3ch * 8bit) * ( (12bit— 10bit) Zl2bit) = 900Mbpsより、 900Mbps程 度までのデータを転送することができる。また、主画像のピクセル数力も検証すると、 例えば主画像が 1920ピクセル X 1080pで 60Hzであった場合については、副映像 として、たとえば 2^6 = 64色で 1920ピクセノレ X 1080pの 60Hzとなり、この畐 ij画像力 S 主映像と同期して送られる。また別の例として、主映像が 1920ピクセル X 1080pで 6 0Hzであった場合には、副画像の解像度を主画像の縦横それぞれ半分の 960ピク セル X 540pにすれば、各色ごとに、 1ピクセル 8ビットの副映像が得られる。また、各 色の 1ピクセル 12ビットで 720ピクセル X 480pの 60Hzの SD解像度の副映像を、主 映像と同期して送ることができる。このように、副画像は、主画像の伝送で余っている データ（図 34でのダミーデータ）の伝送速度を超えない範囲にて、色の多ビット化と 画素数の組み合わせを任意に変えることができる。
[0419] 図 32は、主画像と副画像の例を示したものである。この例では、テレビジョン受像機 330に表示される主画像として、特定の場所の航空写真 (衛星写真)画像 361として あり、その場所の地図画像を副画像 362としてある。このように関連のある主画像と副 画像を送って表示させることで、画像の使い分けが可能になる。なお、本例の場合に は、主画像と副画像は、ビット位置などを完全に同期させて伝送することが可能であ るので、同期データについては、主画像のものを共通に使用でき、効率の良い伝送 が可能である。
[0420] このように本例の伝送処理を適用することで、主となる画像データのビット数を、 1伝 送単位のビット数に増やすことができると共に、その際に余るビット位置を利用して、 副画像などの各種データを伝送することができ、多ビット化と伝送効率の向上とを両 立させることができる。
[0421] なお、ここまで説明した実施の形態では、 1ピクセル 10ビットのデータを伝送する場 合の例とした力 基本的な伝送単のビット数 (ここでは 8ビット）と異なる 12ビットや 14 ビットなどのデータを伝送する際に、その場合に余るビット区間に、副画像などのその 他のデータを伝送するようにしてもょ 、。
[0422] また、 1ピクセルが 16ビット単位で伝送可能なフォーマットなどの、その他のビット数 で伝送可能なフォーマットに適用してもよい。暗号ィ匕ゃ復号ィ匕の単位についても、 16 ビットなどのその他のビット数を単位として処理を行うものに適用してもよい。
[0423] また、上述した実施の形態では、 HDMI規格のインターフェースを前提として説明 したが、その他の同様な伝送規格にも適用可能である。
[0424] ところで、 HDMI (R)では、どのようなビデオフォーマットタイミングにお 、ても、送信 と表示をすることができる。 HDMI (R)においては、製品間の相互運用性を最大限に するため、共通の DTV (Digital Television)フォーマットが定義されている。これら のビデオフォーマットタイミングでは、ピクセル、ラインカウントとタイミング、同期パルス の位置、所要時間の他、フォーマットがインタレースである力 又はプログレッシブで あるかが定義される。 HDMI (R)は、また、ベンダ独自のフォーマットを使用すること ができる。
[0425] HDMI (R)にお!/、て、リンクを通して送信されるビデオピクセルは、異なる 3種類の ピクセル符号化としての RGB 4 :4 :4、 YCBCR 4 :4 :4、又は YCBCR 4 : 2 : 2の うちの 1つになっている。
[0426] HDMI (R)「ソース」は、ソースビデオの特性に基づく送信信号のピクセル符号ィ匕 及びビデオフォーマット、「ソース」で使用可能なフォーマット及びピクセル符号ィ匕変 換、並びに、「シンク」のフォーマット、ピクセル符号ィ匕の能力、及び優先権を決定す る。 [0427] HDMI (R)では、ビデオ「ソース」と「シンク」間の最大限の適合性を提供するため、 特定の最小限度の必要条件が「ソース」と「シンク」に関して指定される。
[0428] また、 HDMI (R)では、 CEA— 861—Dに指定されるものに、以下に示すサポート 必要条件（ 1)な 、し (7)の 、くつかが追加される。
[0429] (l) HDMl (R)「ソース」は、少なくとも以下のビデオフォーマットタイミングの 1つを サポートする。
•640x480p @ 59. 94/60Hz
•720x480p @ 59. 94,60Hz
•720x576p @ 50Hz
[0430] (2)他のコンポーネントのアナログ又は非圧縮デジタルビデオ出力を使用して、以 下のビデオフォーマットタイミングの 、ずれかを送信することができる HDMI (R)「ソ ース」は、 HDMI (R)インタフェースを通してそのビデオフォーマットを送信できる。
•1280x720p @ 59. 94,60Hz
•1920xl080i @ 59. 94/60Hz
•720x480p @ 59. 94,60Hz
•1280x720p @ 50Hz
•1920xl080i @ 50Hz
•720x576p @ 50Hz
[0431] (3) 60Hzビデオフォーマットを受け入れる HDMI (R)「シンク」は、 640x480p @
59. 94/60Hzと 720x480p @ 59. 94/60Hzとのビデ才フ才一マットタイミン グをサポートする。
[0432] (4) 50Hzビデオフォーマットを受け入れる HDMI (R)「シンク」は、 640x480p @
59. 94Z60Hzと 720x576p @ 50Hzとのビデオフォーマットタイミングをサポー トする。
[0433] (5) 60Hzビデオフォーマットを受入れ、かつ HDTV 能力をサポートする HDMI ( R)「シンク」は、 1280x720p @ 59. 94,60Hz又は 1920xl080i @ 59. 94 Z60Hzのビデオフォーマットタイミングをサポートする。
[0434] (6) 50Hzビデオフォーマットを受入れ、かつ HDTV 能力をサポートする HDMI ( R)「シンク」は、 1280x720p @ 50Hz又は 1920xl080i @ 50Hzのビデオフォ 一マットタイミングをサポートする。
[0435] (7)他のコンポーネントのアナログ又は非圧縮デジタルビデオ入力を使用して以下 のビデオフォーマットタイミングの 、ずれかを受信することができる HDMI (R)「シンク 」は、そのフォーマットを、 HDMI (R)インタフェースによって受信することができる。 •1280x720p @ 59. 94,60Hz
•1920xl080i @ 59. 94/60Hz
•1280x720p @ 50Hz
•1920xl080i @ 50Hz
[0436] また、 HDMI (R)では、「データアイランド」期間中に、「チャンネル 0」で、符号化さ れたビットを使用して HSYNC及び VSYNC信号が送られる。さら〖こ、「ビデオデータ 」期間中、 HDMI (R)では、 HSYNC及び VSYNCは送られず、「シンク」は、これら の信号が不変のままであると想定しなければならない。また、「コントロール」期間中、 HDMI (R)では、 TMDS「チャンネル 0」で 4種類のコントロール文字（control char acters)を使用することによって HSYNC及び VSYNC信号が送られる。
[0437] さらに、 HDMI (R)では、 RGB 4 :4 :4、 YCBCR 4 : 2 : 2及び YCBCR 4 :4 :4 のピクセル符号ィ匕のみ使用することができる。
[0438] なお、すべての HDMI (R)「ソース」及び「シンク」は、 RGB 4 :4 : 4ピクセル符号化 をサポートできる。また、すべての HDMI (R)「ソース」は、そのデバイスが他のコンポ 一ネントのアナログ又はデジタルビデオインタフェースによってカラーディファレンスカ ラースペースを送信できる場合、そのデバイスがこの必要条件を満たすために RGB ビデオを YCBCRに変換する必要がある場合を除き、常に YCBCR 4 : 2 : 2又は YC BCR 4 :4 : 4ピクセル符号化の!/、ずれかをサポートする。
[0439] さらに、すべての HDMI (R)「シンク」は、そのデバイスが他のコンポーネントのアナ ログ又はデジタルビデオ入力力 のカラーディファレンスカラースペースをサポートで きる場合、 YCBCR 4 :4 :4及び YCBCR 4 : 2 : 2ピクセル符号化の両方をサポート できる。
[0440] また、 HDMI (R)「シンク」が YCBCR 4 : 2 : 2又は YCBCR 4 :4 :4のいずれかを サポートする場合、両方がサポートされる。
[0441] HDMI (R)「ソース」は、 E— EDIDの使用により「シンク」によってサポートされるピク セル符号化を決定することができる。「シンク」が YCBCR フォーマットのビデオデー タをサポートすることを示し、「ソース」が YCBCRデータを配信することができる場合、 それはこのデータのリンクによる転送を可能にすることができる。
[0442] ここで、 HDMI (R)「ソース」及び「シンク」は、ピクセル当たり 24, 30, 36、又は 48 ビットのカラー深度（color depths)をサポートすることができる。また、すべての HD MI (R)「ソース」及び「シンク」は、ピクセル当たり 24ビットをサポートする。
[0443] また、 24ビットよりも大の、 30, 36、及び 48ビットのカラー深度は、「ディープカラー 」モードとして定義される。 HDMI (R)「ソース」又は「シンク」力 いずれかの「ディー プカラー」モードをサポートする場合、それは 36ビットモードをサポートすることとする 力 すべての「ディープカラー」モードはオプションである。
[0444] それぞれの、サポートされる「ディープカラー」モードについては、 RGB 4 :4 :4が サポートされることとし、オプションとして YCBCRをサポートすることができる。また、ど の「ディープカラー」モードについても、 YCBCR 4 : 2 : 2は許可されない。
[0445] HDMI (R)「シンク」は、そのコンビネーションが Max_TMDS— Clock表示を超 える場合を除き、すべての EDIDによって表示されるビデオフォーマットに関するす ベての EDIDによって表示される「ディープカラー」モードをサポートする。
[0446] また、 HDMI (R)「ソース」は、そのモードに対するサポートを表示しな!ヽ「シンク」に 、「ディープカラー」モードを送らな 、ようにすることができる。
[0447] 指定ビデオフォーマットタイミング（specified video format timing)を送信する とき、すべての指定されたビデオラインピクセルカウントとビデオフィールドラインカウ ント（アクティブ及びトータル）、 HSYNCと VSYNCポジション、極性（polarities)及 び所要時間に従う。
[0448] 例えば、「ソース」が要求されるよりも少な 、、ライン当たりのアクティブなピクセル数（ active pixels per line)でマテリアルを処理している場合 （すなわち、標準定義 MPEG2マテリアルに対して、 704ピクセル対 720ピクセル）、それは、 HDMI (R)に よって送信される前に、供給されるマテリアルの左右にピクセルを追加することができ る。 AVIバー infoはこれらの追加されたピクセルに伴って調整が必要な場合がある。
[0449] なお、次のビデオフォーマットタイミングに関しては、 CEA— 861— D又は CEA— 8
61の後のバージョンで詳細なタイミングを見ることができる。
[0450] ここで、 1次ビデオフォーマットタイミングは、以下の通りである。
[0451] · 640χ480ρ @ 59. 94,60Hz
•1280x720p @ 59. 94,60Hz
•1920xl080i @ 59. 94/60Hz
•720x480p @ 59. 94,60Hz
• 720 ( 1440) x480i @ 59. 94,60Hz
•1280x720p @ 50Hz
•1920xl080i @ 50Hz
•720x576p @ 50Hz
•720 (1440) x576i @ 50Hz
[0452] また、 2次ビデオフォーマットタイミングは、以下の通りである。
[0453] · 720 ( 1440) x240p @ 59. 94,60Hz
•2880x480i @ 59. 94,60Hz
•2880x240p @ 59. 94,60Hz
- 1440x480p @ 59. 94,60Hz
•1920xl080p @ 59. 94/60Hz
•720 (1440) x288p @ 50Hz
•2880x576i @ 50Hz
•2880x288p @ 50Hz
•1440x576p @ 50Hz
•1920xl080p @ 50Hz
•1920xl080p @ 23. 98,24Hz
•1920xl080p @ 25Hz
•1920xl080p @ 29. 97,30Hz
•2880x480p @ 59. 94/60Hz •2880x576p @ 50Hz
•1920xl080i (1250 total) @ 50Hz
• 720 ( 1440) x480i @ 119. 88/120Hz
•720x480p @ 119. 88/120Hz
•1920xl080i @ 119. 88/120Hz
•1280x720p @ 119. 88/120Hz
• 720 ( 1440) x480i @ 239. 76,240Hz
•720x480p @ 239. 76,240Hz
•720 (1440) x576i @ 100Hz
•720x576p @ 100Hz
•1920xl080i @ 100Hz
•1280x720p @ 100Hz
•720 (1440) x576i @ 200Hz
•720X576p @ 200Hz
[0454] 次に、ピクセル繰り返し（pixel— repetition)につ!/、て述べる。
[0455] 固有ピクセル率が 25MpixelsZsec以下のビデオフォーマットは、 TMDSリンクで 送るために、ピクセル繰返しを必要とする。 720x480i及び 720x576iのビデオフォ 一マットタイミングは常にピクセルが繰り返される。
[0456] また、 HDMI (R)「ソース」は、 AVIInfoFrame内の「ピクセル繰返し （PRO： PR3)
」フィールドによるピクセル繰返しの使用を示す。このフィールドは、 HDMI (R)「シン ク」に、送信される各一意のピクセルの繰返し数を指示する。非繰返しフォーマット (n on— repeated formats)では、この値は 0とされる。
[0457] ピクセル繰返しフォーマット（pixel— repeated formats)については、この値はリ アルイメージコンテンツ（real image content)を失わずに「シンク」によって破棄す ることができるピクセルの数を示す。
[0458] 「ソース」は、常に、正確に使用されるピクセル繰返しカウント（pixel repetition c ount)を示す。なお、「ピクセル繰返し」フィールドの使用は、 HDMI (R)「シンク」に 関してはオプションである。また、このピクセル繰返しカウントフィールドの使用につい ては、 CEA— 861— Dで詳細に説明されている。
[0459] ところで、 HDMI (R)ケーブルで送ることができるピクセル符号化は、 YCBCR 4：
4 :4、YCBCR 4 : 2 : 2及び RGB 4 :4 :4の 3種類である。どの符号化が使用される 場合でも、以下に示される方法の 1つに適合する。
[0460] 4つのカラー深度、すなわち、ピクセル当たり 24, 30, 36、及び 48ビットがサポート される。 24ビットより大の 30, 36、及び 48ビットの深度（「ディープカラー」モード）で は、 RGB 4 :4 :4と YCBCR 4 :4 :4のみが許可される。
[0461] 図 35は、デフォルトの符号化、すなわち、 24ビットカラー深度に対する RGB 4 :4 :
4を示す図である。
[0462] ビデオの特定のラインに関する最初のピクセルの R、 G、及び Bコンポーネントは、「 防護帯域」の文字 (Guard Band characters)に続くビデオデータ期間の最初の ピクセルで転送される。
[0463] 図 36は、 HDMI (R)で 24ビット YCBCR 4 : 2 : 2データを転送するための信号マツ ビングとタイミングを示す図である。
[0464] 4 : 2 : 2データは、ピクセル当たり 2つのコンポーネントのみ必要とするため、各コン ポーネントに、より多くのビットを割り当てることができる。ここで、図 36においては、利 用可能な 24ビットは Yコンポーネントについては 12ビット、 Cコンポーネントについて は 12ビットに分割される。
[0465] HDMI (R)での YCBCR 4 : 2 : 2ピクセル符号化は、標準 ITU— R BT. 601によ く似ている。 Yサンプルの上位 8ビットは「チャンネル」 1の 8ビットにマップされ、下位 4 ビットは「チャンネル」 0の下位 4ビットにマップされる。 12ビット以下が使用される場合 、有効ビットは、 LSb以下のビットに 0を埋め込み、左寄せする（すなわち、 MSb = M Sb)。
[0466] また、「ビデオデータ期間」内に送信される最初のピクセルは、 3つのコンポーネント 、 YO、 CbO及び CrOを含む。 Y0及び CbOコンポーネントは、最初のピクセル期間に 送信され、 CrOは第 2ピクセル期間に送信される。この第 2ピクセル期間も、第 2ピクセ ルのコンポーネント Y1のみを含む。このようにして、リンクは、各 2ピクセルごとに 1つ の CBサンプルを、各 2ピクセルごとに 1つの Crサンプルを、それぞれ送る。 [0467] なお、これらの 2つのコンポーネント（CB及び CR)は、リンク上の同じ信号パス上で 多重送信される。
[0468] また、第 3ピクセルにお!/、て、送信される第 3ピクセルに対して、 Y及び CBコンポ一 ネントでこのプロセスが繰り返され、次のピクセル期間において、第 3ピクセルの CRコ ンポーネントと第 4ピクセルの Yコンポーネントがこれに続く。
[0469] すなわち、 YCBCR4 : 2 : 2の画像については、各画素が、 Y成分を有するとともに、 2画素ごとに、その 2画素のうちの 1画素が、 CB成分及び CR成分を有する。 HDMI ( R)では、 YCBCR4 : 2 : 2の画像の画素データの Y成分、 CB成分、及び CR成分に は、いずれも、 12ビットが割り当てられている。
[0470] そして、 HDMI (R)では、 YCBCR4 : 2 : 2の画素データについては、図 36に示す ように、ピクセルクロックの 1クロックにっき、 TMDSチャンネル # 0で、 1画素の 12ビッ トの Y成分のうちの下位 4ビット（bits3— 0)と、 1画素の 12ビットの CB成分又は CR成 分のうちのいずれか一方の下位 4ビット（bits3— 0)とを送信することができる。さらに 、 TMDSチャンネル # 1で、 1画素の 12ビットの Y成分のうちの上位 8ビット（bitsl l —4)を送信するとともに、 TMDS # 2チャンネルで、 1画素の 12ビットの CB成分又は CR成分のうちのいずれか一方の上位 8ビット（bitsl l—4)を送信することができる。
[0471] つまり、 YCBCR4 : 2 : 2の画素データについては、ピクセルクロックの 1クロックにつ き、 1画素の 12ビットの Y成分が送信される。さら〖こ、ピクセルクロックの 2クロックのう ちのいずれか 1クロックにっき、 1画素の 12ビットの CB成分又は CR成分のうちのい ずれか一方の成分が送信され、残りの 1クロックにっき、他方の成分が送信される。
[0472] 図 37は、 HDMI (R)で 24ビット YCBCR 4 :4 :4データを転送するための信号マツ ビングとタイミングを示す図である。
[0473] 次に、ディープカラーピクセルのパッキングについて述べる。
[0474] 24ビット/ピクセルのカラー深度では、ピクセルは、 TMDSクロック当たり 1ピクセル の割合で送られる。これよりも深いカラー深度では、 TMDSクロックは、ソースピクセ ルクロックよりも早く実行され、追カ卩のビットに対して特別帯域幅（extra bandwidth )を提供する。また、 TMDSクロックレートは 24ビットに対するピクセルサイズの割合 で増す。 [0475] 以下に、各ビットモードにおける TMDSクロックを示す。
[0476] (1) 24ビットモード： TMDSクロック = 1. 0 x ピクセルクロック （1 : 1)
(2) 30ビットモード： TMDSクロック = 1. 25 X ピクセノレクロック （5 :4)
(3) 36ビットモード： TMDSクロック = 1. 5 X ピクセノレクロック （3 : 2)
(4) 48ビットモード： TMDSクロック = 2. 0 X ピクセノレクロック （2 : 1)
[0477] ここで、「ディープカラー」モードで作動するとき、すべてのビデオデータ （ピクセル
) と信号 （HSYNC、 VSYNC、 DE 遷移） は一連のパック形式「ピクセルグルー プ」に分類され、そのそれぞれが同じ数のピクセルを有し、それぞれが送信のために 同じ数の TMDSクロックを必要とする。それぞれの TMDSクロックで、 1つの「ピクセ ルグループのフラグメント」が送信される。なお、グループ当りのピクセルの数とグル ープ当りのフラグメントの数は、ピクセルサイズによって決定される。
[0478] 以下に、各ビットモードにおける、グループ当りのピクセルの数とグループ当りのフ ラグメントの数を示す。
[0479] (1) 24ビットモード： 1ピクセル Zグループ、 1フラグメント Zグループ
(2) 30ビットモード： 4ピクセル Zグループ、 5フラグメント Zグループ
(3) 36ビットモード： 2ピクセル Zグループ、 3フラグメント Zグループ
(4) 48ビットモード： 1ピクセル Zグループ、 2フラグメント Zグループ
[0480] アクティブビデオの間、入力ピクセルデータはこれらのグループにパックされる。ブ ランキングの間、 HSYNCと VSYNCがこれらの同じグループにパックされる。このよ うにして、すべてのビデオ関連プロトコノレエレメント（video— related protocol ele ments)はピクセルクロックに正比例して送られ、このようにしてピクセルクロックとピク セルデータ、 DE遷移と HSYNC又は VSYNC遷移間の関係に変化がないことが保 証される。これはまた、他のピクセルサイズで等分にサポートされる 24ビット Zピクセ ルでサポートされることを可能にする。
[0481] また、その他のすべての HDMI (R)プロトコルエレメントは、「ディープカラー」ピクセ ルパッキングによって影響されない。「データアイランド（Data Islands)」、「ビデオ ガードバンド（Video Guard Bands)」及び「プリアンブル (Preambles)」は、正常 な（24ビット)モードで発生するのと同様に発生する。すなわち、各「プリアンブル」は 8TMDSクロックで、各「データアイランド」パケットは 32TMDSクロックで、各「防護 帯域幅」は 2TMDSクロックである。
[0482] 以上のように、ピクセルグループは 1、 2、又は 4ピクセルで構成される。各ピクセル グループは、 TMDSクロック当たり 1フラグメントで送信される 1、 2、 3又は 5ピクセル フラグメントに分割される。
[0483] 送信されるストリーム内の各 TMDS 文字期間 （1 TMDSクロック） は、単一の「 ピクセルグループのフラグメント」を送り、それに従ってグループの特定の「パッキング フェーズ」を表わす。
[0484] 「シンク」が、そのピクセルのアンパッキング状態をソースのピクセルパッキング状態 と同期化するために、文字のストリーム内のどの文字が新しいグループのスタート又 はフェーズ 0を表わすかを決定する必要がある。これを達成するため、ソースは特定 のピクセルのパッキングフェーズを示すパケットを送る。このパケットは、少なくともビ デォフィールド当たりに 1度送られ、その時点でのパッキング状態を示す。シンクは、 このデータを使用することにより、それぞれの新しいグループの最初のスタート地点を 決定し、定期的な更新を使用して同期化が継続していることを確認し、又はリンク上 のひど 、エラーから回復する。
[0485] 図 38は、すべてのカラー深度に関するすべての「ピクセル符号化」を明示する図で ある。
[0486] 図 38には、各モードについて、各フェーズのパッキングが示されている。アクティブ ビデオに関するパッキングフェーズは" mPn" (10PO、 10P1など）として識別され、ブ ランキングのパッキングフェーズは" mCn" (10CO、 10C1など）として識別される。
[0487] ブランキングの間に、各「ピクセルグループ」でピクセルクロック当たり 1つの HSYN C及び VSYNC値が送られる。これは、グループ当りの必要数よりも一つ多い HSYN C及び VSYNCスロットを提供し（例えば、 4ピクセルに対して 5 TMDSクロック）、そ のため、グループの最後の TMDSクロックで単純に HSYNC及び VSYNC値が繰り 返される。
[0488] 図 39ないし図 43は、 24ビットモード、 30ビットモード、 30ビットモードの残余、 36ビ ットモード、及び 48ビットモードについて、グループサイズと、グループ内の HSYNC 及び VSYNC送信のシーケンスを示す図である。
[0489] なお、図 39ないし図 43において、各ピクセルのソース HSYNCZVSYNC値は（ 必要に応じて） S、 T、 U、 Vとラベル表示されている。ソース HSYNCZVSYNC値 S はグループ内の最も左の（最も早!ヽ）コードである。
[0490] また、 30ビットモードでは、「ビデオデータ期間」がピクセルグループ境界の前に終 了すると、グループ境界に達するまで (ステップ 10PC4まで）、残りのフラグメントが図
41に示される lOPCnシーケンスから、 1つ又は複数のステップを使用して満たされる
。その後、通常のシーケンスが使用される (ステップ 10Cn)。
[0491] なお、図 41は、 30ビットモードの残余（DEのフォーリングエッジは中間グループで 発生する）を示す図であり、図 41に示される" lOPCn"は、 ΙΟΡηから 10COまでの遷 移に関するブリッジ状態をいう。
[0492] ここで、「ディープカラー」モードになっているとき、「ソース」と「シンク」は、それぞれ
、「ビデオデータ」期間の最後のピクセル文字のパッキングフェーズを記録する。
[0493] また、「ソース」は、時々、現在のカラー深度を知らせる「一般コントロールパケット（G
CP)」と、 GCPの前に送られた最後のピクセル文字のパッキングフェーズを送る。この データは、 CD (CDO、 CD1、 CD2、 CD3)力 ^でなければ GCPで常に有効である。
[0494] さらに、「シンク」は、 0でない CDデータで GCPを受信したとき、常にレシーバ自身 のカラー深度とフェーズを CDデータと比較しなければならな!/、。これらが一致しな!ヽ 場合、「シンク」はカラー深度又はフェーズを CDデータに一致させるため、調整しな ければならない。
[0495] 「ソース」は、「ディープカラー」を送信するとき、現在のカラー深度を示す正確な CD フィールドと、 GCPの前に送られた最後のピクセル文字 (最後の「ビデオデータ期間」 内の）のノ ッキングフェーズを示す PPフィーノレド（PPO、 PP1、 PP2、 PP3)と共に、「 一般コントロールパケット (GC)」を送る。また、「ソース」は、「ディープカラー」に対す るサポートを示す「シンク」にのみ、 0でない CDとともに GCPを送り、「シンク」によって サポートされるカラー深度のみを選択する。
[0496] さらに、「ソース」は、 0でない CDと共に GCPをシンクに送った後、「シンク」が「ディ ープカラー」のサポートを «I続する限り、 24ビットカラーに戻ったとしても、少なくともビ デオフィールドごとに 1回、 0でな!/、CDと共に GCPを送り続けなければならな!/、。
[0497] また、「シンク」は、 4連続ビデオフィールド以上、 0でな!/、CDと共に GCPを受け取ら な 、場合、ディープカラーモードを終了しなければならな ヽ（24ビットカラーに戻る）。
[0498] 図 44は、 SB1のカラー深度値（CDフィールド）を示す図である。
[0499] 図 44に示すように、 CDが 0の場合、カラー深度に関する情報は表示されな 、。な お、 PPは 0とする。
[0500] また、 CDが 0以外の場合、カラー深度が表示され、ノ ッキングフェーズビット（PP) は有効である。
[0501] 「シンク」力 「ディープカラー」に対するサポートを表示しな!、場合、 0の CDフィー ルド（「カラー深度」が表示されない）が使用される。また、この値も、「ディープカラー」 以外の情報（例えば、 AVMUTE)のみを示す GCPを送信するため、「ディープカラ 一」モードで使用することができる。
[0502] ここで、 CDフィールドがピクセル当たり 24ビットを示すとき、 PPフィールドは無効で あり、「シンク」によって無視されなければならない。
[0503] なお、 SB1の「ピクセルパッキングフェーズ」フィールド（PP)においては、 CDフィー ルドが 0のとき、 PPフィールドも 0とされ、 CDフィールドが 0でないとき、 PPフィールド は最新「ビデオデータ期間」（GCPメッセージの前）の最後のフラグメントのパッキング フェーズを示す。
[0504] 図 45は、早期のパッキングフェーズテーブルに示される各パッキングフェーズに関 する特定の PP値を示す図である。
[0505] フェーズ 0は常にグループの最初のピクセルの一部のみ表わすため、フェーズ 0で 終了する「ビデオデータ期間」はない。従って、ノ ッキングフェーズ 0は PPビットを使 用して示す必要がない。また、最初のピクセル後にアクティブビデオが終了した場合 は、最後のフェーズがフェーズ 1であり、最初のピクセルの最後のビットを含むこととな る。
[0506] 送信されるビデオフォーマットのタイミング力 それぞれの「ビデオデータ期間」の最 初のピクセルのフェーズがピクセルパッキングフェーズ 0に相当するようなものである 場合（例えば、 10PO、 12P0、 16P0)、「ソース」は、 GCPに Default Phaseビット を設定することができる。また、「シンク」は、 PPフィールドのフィルタリング、又は PPフ ィールドの処理を最適化するために、このビットを使用することができる。
[0507] 次に、 GCP SB2の Default— Phaseフィールドについて述べる。
[0508] Default— Phaseが 0の場合、 PPビットは変化し、それぞれの「ビデオデータ期間」 の最初のピクセルが変化することがある。
[0509] また、 Default— Phaseが 1のとき、以下に示す（1)ないし (4)が真である。
[0510] (1)それぞれの「ビデオデータ期間」の最初のピクセルは、常にピクセルパッキング フェーズ力 S〇（10PO、 12P0、 16P0)である。
(2)それぞれの「ビデオデータ期間」に続く最初のピクセルは、ピクセルパッキング フェーズ力 S〇（10CO、 12C0、 16C0)である。
(3) PPビットはすべての GCPに対して定数であるものとし、最後のパッキングフエ一 ズ（10P4、 12P2、 16P1)【こ等し!/ヽ。
(4) HSYNC又は VSYNCの各遷移に続く最初のピクセルは、ピクセルパッキング フェーズ力 S〇（10CO、 12C0、 16C0)である。
[0511] 次に、上述したピクセル繰り返しについて、さらに述べる。
[0512] ピクセル倍カ卩（Pixel— Repetition— Count = 1)の間、最初のピクセル期間に送ら れるすべてのデータは、第 2ピクセル期間中繰り返される。次に、第 3ピクセル期間は 実際の第 2のピクセルを表わし、以下同様になる。
[0513] 図 46は、ピクセル倍カ卩の YCBCR 4 : 2 : 2を示している。
[0514] ピクセルの繰返しは、「ディープカラー」モードと関連して許可される。「ソース」は、「 ディープカラー」パッキングの前に、上述したようにピクセルを複数のフラグメントに複 製する。
[0515] 次に、ビデオ量子化範囲（Video Quantization Ranges)について述べる。
[0516] ビデオコンポーネントの黒と白のレベルは、「全範囲」又は「限定範囲」とされる。ま た、 YCBCRコンポーネントは、常に「限定範囲」とされ、 RGBコンポーネントは、「全 範囲」又は「限定範囲」のいずれでも良い。 RGBが使用されるとき、「全範囲」を必要 とする VGA (640x480)フォーマットを除いて、 CEA— 861— Dに定義されるすべて のフォーマットについて「限定範囲」が使用される。 [0517] 図 47は、ビデオカラーコンポーネント範囲を示す図である。
[0518] なお、 xvYCCに関するコンポーネント範囲については、 IEC 61966— 2— 4で説 明されている。
[0519] 次に、比色定量（Colorimetry)について述べる。「ソース」は、通常、送信されるビ デォフォーマットに関して特定のデフォルトの比色定量を使用する。 AVI InfoFram eの Cフィールド (Cl、 CO)に比色定量が指定されない場合、送信される信号の比色 定量は送信されるビデオフォーマットのデフォルトの比色定量に一致する。
[0520] なお、 CEA— 861— Dに記載されるすべての 480ライン、 576ライン、 240ライン、 及び 288ライン（480p、 480i、 576p、 576i、 240p及び 288p)ビデオフォーマツ卜に 関するデフォルトの比色定量は、 SMPTE 170Mに基づいている。
[0521] また、 CEA— 861— Dに記載されるハイデフィニションビデオフォーマット（1080i、 1080p、及び 720p)のデフォノレ卜の it色定量 ίま、 ITU— R BT. 709— 5【こ基づ!/ヽ ている。
[0522] その他のビデオフォーマットのデフォルトの比色定量は、 sRGBである。
[0523] 次に、適用比色定量規準（Applicable Colorimetry Standards)について述べ る。
[0524] SMPTE 170Mとして類別されるビデオについては、処理の過程で必要なカラー スペース変換に関して、 ITU—R BT. 601— 5セクション 3. 5に記載されている内 容が用いられる。
[0525] 符号化パラメータ値は、 ITU—R BT. 601— 5の表 3〖こより定義される。
[0526] ITU-R BT. 709として分類されるビデオについては、処理の過程で必要なカラ 一スペース変換に関して、その文書のパート 1、セクション 4に記載されている内容が 用いられる。
[0527] また、デジタル表現は、 ITU— R BT. 709— 5のノート 1、セクション 6. 10により 定義される。
[0528] IEC 61966— 2— 4 (xvYCC)は「ビデオアプリケーション用の拡張範囲 YCCカラ 一スペース」を定義する。それは、 ITU— R BT. 709— 5に記載される YCCカラー 符号ィ匕に基づくものである力 その定義をはるかに広い範囲に拡大している。 [0529] ここで、 xvCC601は、 ITU— R BT. 601に定義される比色定量に基づくものであ り、 xvYCC709は、 ITU-R BT. 709に定義される比色定量に基づくものである。 なお、詳糸田【こつ ヽて ίま、 IEC 61966— 2— 4の 4. 3章【こ記載されて!ヽる。
[0530] また、 xvYCCビデオ（xvYCC601又は xvYCC709)の「ソース」送信は、有効な範 囲境界メタデータを伴って行われる。
[0531] 添付の「シンク」力 xvYCC、又は「範囲メタデータパケット」をサポートしな!/、場合、
「ソース」は、 xvYCCで符号化されたビデオを送ってはならず、 AVI情報に xvYCC6
01又は xvYCC709を表示しない。
[0532] 次に、範囲関連メタデータ（Gamut— Related Metadata)につ!/、て述べる。
[0533] HDMI (R)は、「範囲メタデータパケット（Gamut Metadata Packet)」を使用し て、ヒアォ範囲: ¾界の g己 (description of the video gamut boundary)を 送る能力を有する。
[0534] また、「シンク」は、「比色定量データブロック（Colorimetry Data Block)」に、 1 つ又は複数の MD0、 MD1などのビットを設定することによって、特定の送信プロファ ィルに対するサポートを示す。
[0535] なお、添付の「シンク」の EDID力 「比色定量データブロック」を含まない場合、「ソ ース」は、「範囲メタデータパケット」を送信しない。また、 xvYCC比色定量は、範囲メ タデータの送信を必要とすることに注意しなければならない。
[0536] 図 48ないし図 51は、 24ビットモード、 30ビットモード、 36ビットモード、及び 48ビッ トモードの各モードについてのステートマシン図である。
[0537] 各モードについて、ソースシーケンスは、フェーズ 0で始まり、各フェーズを通してィ ンクリメントされる。 DE= 1 (ピクセルデータが使用可能）であるとき、ピクセルデータフ ラグメント mPnが送信される。また、 DE = 0であるとき、ブランキングフラグメント mCn が送信される。
[0538] 次に、推奨される Nと希望 CTS値（Expected CTS Values)について述べる。
[0539] 図 52ないし図 57は、「ディープカラー」モードの標準ピクセルクロック率の Nの推奨 値を示す図である。
[0540] すなわち、図 52は、 36ビット/ピクセルの、 32kHzに関する、推奨 N (推奨される N )と希望 CTSとを示す図であり、図 53は、 36ビット Zピクセルの、 44. 1kHzと倍数に 関する、推奨 Nと希望 CTSとを示す図である。また、図 54は、 36ビット Zピクセルの、 48kHzと倍数に関する、推奨 Nと希望 CTSとを示す図である。
[0541] さらに、図 55は、 48ビット Zピクセルの、 32kHzに関する、推奨 Nと希望 CTSとを 示す図であり、図 56は、 48ビット Zピクセルの、 44. 1kHzと倍数に関する、推奨 Nと 希望 CTSとを示す図である。また、図 57は、 48ビット Zピクセルの、 48kHzと倍数に 関する、推奨 Nと希望 CTSとを示す図である。
[0542] なお、非干渉性クロックを持つ「ソース」は、「その他」の TMDSクロックにつ!/、て示さ れて 、る値を使用することが推奨される。

Claims

請求の範囲
受信装置の性能を表す性能情報を受信した後、 1の垂直同期信号から次の垂直同 期信号までの区間から、水平帰線区間及び垂直帰線区間を除いた区間である有効 画像区間において、非圧縮の 1画面分の画像の画素データを、ピクセルクロックの 1 クロックあたりに固定のビット数のデータを伝送する複数のチャンネルで、差動信号に より、受信装置に一方向に送信する送信装置と、
前記性能情報を送信した後、前記送信装置から、前記複数のチャンネルで、差動 信号により送信されてくる画素データを受信する前記受信装置と
力 なる通信システムであり、
前記送信装置は、
前記ピクセルクロックの周波数を調整することにより、前記固定のビット数以上のビ ット数が割り当てられている画素データを、前記複数のチャンネルで、差動信号により 、前記受信装置に一方向に送信する送信手段と、
前記性能情報に基づ!/、て、前記受信装置が副信号を受信することができるか否 かを判定する副信号受信可否判定手段と、
前記受信装置が副信号を受信することができる場合、前記送信手段により送信さ れる画素データである送信画素データよりもビット数が少ない画素データ力 なる主 画像の画素データに、前記副信号を付加することにより、前記送信画素データを構 成する副信号付加手段と、
前記垂直帰線区間において、その垂直帰線区間の直後の有効画像区間に送信 される前記送信画素データに、前記副信号が含まれるかどうかを表す副信号情報を 送信させる情報送信制御手段と
を備え、
前記受信装置は、
前記複数のチャンネルで、差動信号により送信されてくる送信画素データを受信 する受信手段と、
前記垂直帰線区間に送信されてくる前記副信号情報に基づ!/、て、その垂直帰線 区間の直後の有効画像区間に送信されてくる前記送信画素データに、前記副信号 が含まれるかどうかを判定する副信号有無判定手段と、
前記送信画素データに、前記副信号が含まれる場合、前記送信画素データから 、前記副信号を分離する分離手段と
を備える
通信システム。
[2] 受信装置の性能を表す性能情報を受信した後、 1の垂直同期信号から次の垂直同 期信号までの区間から、水平帰線区間及び垂直帰線区間を除いた区間である有効 画像区間において、非圧縮の 1画面分の画像の画素データを、ピクセルクロックの 1 クロックあたりに固定のビット数のデータを伝送する複数のチャンネルで、差動信号に より、受信装置に一方向に送信する送信装置であり、
前記ピクセルクロックの周波数を調整することにより、前記固定のビット数以上のビッ ト数が割り当てられている画素データを、前記複数のチャンネルで、差動信号により、 前記受信装置に一方向に送信する送信手段と、
前記性能情報に基づ!、て、前記受信装置が副信号を受信することができるか否か を判定する副信号受信可否判定手段と、
前記受信装置が副信号を受信することができる場合、前記送信手段により送信さ れる画素データである送信画素データよりもビット数が少ない画素データ力 なる主 画像の画素データに、前記副信号を付加することにより、前記送信画素データを構 成する副信号付加手段と、
前記垂直帰線区間において、その垂直帰線区間の直後の有効画像区間に送信さ れる前記送信画素データに、前記副信号が含まれるかどうかを表す副信号情報を送 信させる情報送信制御手段と
を備える送信装置。
[3] 前記送信手段は、前記性能情報に基づ!、て、前記送信画素データのビット数を決 定し、その送信画素データのビット数に基づいて、前記ピクセルクロックの周波数を 調整する
請求項 2に記載の送信装置。
[4] 受信装置の性能を表す性能情報を受信した後、 1の垂直同期信号から次の垂直同 期信号までの区間から、水平帰線区間及び垂直帰線区間を除いた区間である有効 画像区間において、非圧縮の 1画面分の画像の画素データを、ピクセルクロックの 1 クロックあたりに固定のビット数のデータを伝送する複数のチャンネルで、差動信号に より、受信装置に一方向に送信する送信装置の通信方法であり、
前記送信装置は、前記ピクセルクロックの周波数を調整することにより、前記固定の ビット数以上のビット数が割り当てられて!/、る画素データを、前記複数のチャンネルで 、差動信号により、前記受信装置に一方向に送信する送信手段を備え、
前記性能情報に基づ!/、て、前記受信装置が副信号を受信することができるか否か を判定し、
前記受信装置が副信号を受信することができる場合、前記送信手段により送信さ れる画素データである送信画素データよりもビット数が少ない画素データ力 なる主 画像の画素データに、前記副信号を付加することにより、前記送信画素データを構 成し、
前記垂直帰線区間において、その垂直帰線区間の直後の有効画像区間に送信さ れる前記送信画素データに、前記副信号が含まれるかどうかを表す副信号情報を送 信させる
ステップを含む通信方法。
受信装置の性能を表す性能情報を受信した後、 1の垂直同期信号から次の垂直同 期信号までの区間から、水平帰線区間及び垂直帰線区間を除いた区間である有効 画像区間において、非圧縮の 1画面分の画像の画素データを、ピクセルクロックの 1 クロックあたりに固定のビット数のデータを伝送する複数のチャンネルで、差動信号に より、受信装置に一方向に送信する送信装置を制御するコンピュータに実行させるプ ログラムであり、
前記送信装置は、前記ピクセルクロックの周波数を調整することにより、前記固定の ビット数以上のビット数が割り当てられて!/、る画素データを、前記複数のチャンネルで 、差動信号により、前記受信装置に一方向に送信する送信手段を備え、
前記性能情報に基づ!/、て、前記受信装置が副信号を受信することができるか否か を判定し、 前記受信装置が副信号を受信することができる場合、前記送信手段により送信さ れる画素データである送信画素データよりもビット数が少ない画素データ力 なる主 画像の画素データに、前記副信号を付加することにより、前記送信画素データを構 成し、
前記垂直帰線区間において、その垂直帰線区間の直後の有効画像区間に送信さ れる前記送信画素データに、前記副信号が含まれるかどうかを表す副信号情報を送 信させる
ステップを含む通信処理を、コンピュータに実行させるプログラム。
受信装置の性能を表す性能情報を受信した後、 1の垂直同期信号から次の垂直 同期信号までの区間から、水平帰線区間及び垂直帰線区間を除いた区間である有 効画像区間において、非圧縮の 1画面分の画像の画素データを、ピクセルクロックの 1クロックあたりに固定のビット数のデータを伝送する複数のチャンネルで、差動信号 により、受信装置に一方向に送信する送信装置であり、
前記ピクセルクロックの周波数を調整することにより、前記固定のビット数以上のビ ット数が割り当てられている画素データを、前記複数のチャンネルで、差動信号により 、前記受信装置に一方向に送信する送信手段と、
前記性能情報に基づ!/、て、前記受信装置が副信号を受信することができるか否 かを判定する副信号受信可否判定手段と、
前記受信装置が副信号を受信することができる場合、前記送信手段により送信さ れる画素データである送信画素データよりもビット数が少ない画素データ力 なる主 画像の画素データに、前記副信号を付加することにより、前記送信画素データを構 成する副信号付加手段と、
前記垂直帰線区間において、その垂直帰線区間の直後の有効画像区間に送信 される前記送信画素データに、前記副信号が含まれるかどうかを表す副信号情報を 送信させる情報送信制御手段と
を備える送信装置
に対して、前記性能情報を送信した後、前記送信装置から、前記複数のチャンネ ルで、差動信号により送信されてくる画素データを受信する前記受信装置であり、 前記複数のチャンネルで、差動信号により送信されてくる送信画素データを受信す る受信手段と、
前記垂直帰線区間に送信されてくる前記副信号情報に基づ!、て、その垂直帰線 区間の直後の有効画像区間に送信されてくる前記送信画素データに、前記副信号 が含まれるかどうかを判定する副信号有無判定手段と、
前記送信画素データに、前記副信号が含まれる場合、前記送信画素データから、 前記副信号を分離する分離手段と
を備える受信装置。
受信装置の性能を表す性能情報を受信した後、 1の垂直同期信号から次の垂直 同期信号までの区間から、水平帰線区間及び垂直帰線区間を除いた区間である有 効画像区間において、非圧縮の 1画面分の画像の画素データを、ピクセルクロックの 1クロックあたりに固定のビット数のデータを伝送する複数のチャンネルで、差動信号 により、受信装置に一方向に送信する送信装置であり、
前記ピクセルクロックの周波数を調整することにより、前記固定のビット数以上のビ ット数が割り当てられている画素データを、前記複数のチャンネルで、差動信号により 、前記受信装置に一方向に送信する送信手段と、
前記性能情報に基づ!/、て、前記受信装置が副信号を受信することができるか否 かを判定する副信号受信可否判定手段と、
前記受信装置が副信号を受信することができる場合、前記送信手段により送信さ れる画素データである送信画素データよりもビット数が少ない画素データ力 なる主 画像の画素データに、前記副信号を付加することにより、前記送信画素データを構 成する副信号付加手段と、
前記垂直帰線区間において、その垂直帰線区間の直後の有効画像区間に送信 される前記送信画素データに、前記副信号が含まれるかどうかを表す副信号情報を 送信させる情報送信制御手段と
を備える送信装置
に対して、前記性能情報を送信した後、前記送信装置から、前記複数のチャンネ ルで、差動信号により送信されてくる画素データを受信する前記受信装置の通信方 法であり、
前記受信装置は、前記複数のチャンネルで、差動信号により送信されてくる送信画 素データを受信する受信手段を備え、
前記垂直帰線区間に送信されてくる前記副信号情報に基づ!、て、その垂直帰線 区間の直後の有効画像区間に送信されてくる前記送信画素データに、前記副信号 が含まれるかどうかを判定し、
前記送信画素データに、前記副信号が含まれる場合、前記送信画素データから、 前記副信号を分離する
ステップを含む通信方法。
受信装置の性能を表す性能情報を受信した後、 1の垂直同期信号から次の垂直 同期信号までの区間から、水平帰線区間及び垂直帰線区間を除いた区間である有 効画像区間において、非圧縮の 1画面分の画像の画素データを、ピクセルクロックの 1クロックあたりに固定のビット数のデータを伝送する複数のチャンネルで、差動信号 により、受信装置に一方向に送信する送信装置であり、
前記ピクセルクロックの周波数を調整することにより、前記固定のビット数以上のビ ット数が割り当てられている画素データを、前記複数のチャンネルで、差動信号により 、前記受信装置に一方向に送信する送信手段と、
前記性能情報に基づ!/、て、前記受信装置が副信号を受信することができるか否 かを判定する副信号受信可否判定手段と、
前記受信装置が副信号を受信することができる場合、前記送信手段により送信さ れる画素データである送信画素データよりもビット数が少ない画素データ力 なる主 画像の画素データに、前記副信号を付加することにより、前記送信画素データを構 成する副信号付加手段と、
前記垂直帰線区間において、その垂直帰線区間の直後の有効画像区間に送信 される前記送信画素データに、前記副信号が含まれるかどうかを表す副信号情報を 送信させる情報送信制御手段と
を備える送信装置
に対して、前記性能情報を送信した後、前記送信装置から、前記複数のチャンネ ルで、差動信号により送信されてくる画素データを受信する前記受信装置を制御す るコンピュータに実行させるプログラムであり、
前記受信装置は、前記複数のチャンネルで、差動信号により送信されてくる送信画 素データを受信する受信手段を備え、
前記垂直帰線区間に送信されてくる前記副信号情報に基づ!、て、その垂直帰線 区間の直後の有効画像区間に送信されてくる前記送信画素データに、前記副信号 が含まれるかどうかを判定し、
前記送信画素データに、前記副信号が含まれる場合、前記送信画素データから、 前記副信号を分離する
ステップを含む通信処理を、コンピュータに実行させるプログラム。
[9] 8ビット単位の映像データを、画素クロック〖こ同期して、色データ毎もしくは輝度およ び色差信号毎に、個別の伝送ラインを使用して、ソース側装置からシンク側装置に伝 送する伝送方式を利用して映像データを伝送する伝送方法であって、
前記ソース側装置から前記シンク側装置に伝送する 1画素の映像データとして、 8 ビットの整数倍でな 、所定ビット数とし、
前記 8ビットの整数倍でな 、所定ビット数の映像データを、前記画素クロックに同期 したタイミングで伝送し、
1画素の伝送に割当てた画素クロックの期間に伝送されるビット数と前記所定ビット 数との差のビット数だけ生じる余裕の伝送期間に、前記所定ビット数の映像データと は別のデータを配置して、前記ソース側装置から前記シンク側装置に伝送することを 特徴とする 伝送方法。
[10] 請求項 9記載の伝送方法において、
前記ソース側装置で、各伝送ラインに送出させるデータを、 8ビット単位で暗号ィ匕し 、 前記シンク側装置で、各伝送ラインを介して受信したデータを、 8ビット単位で復 号化することを特徴とする
伝送方法。
[11] 請求項 9記載の伝送方法において、
前記別のデータは、前記映像データとは別の副映像データであることを特徴とする 伝送方法。
[12] 請求項 9記載の伝送方法において、
前記別のデータは、音声データであることを特徴とする
伝送方法。
[13] 請求項 9記載の伝送方法において、
前記別のデータは、付帯情報であることを特徴とする
伝送方法。
[14] 8ビット単位の映像データを、画素クロック〖こ同期して、色データ毎もしくは輝度およ び色差信号毎に、個別の伝送ラインを使用して、ソース側装置からシンク側装置に伝 送する伝送方式を利用して映像データを伝送する伝送システムであって、
前記ソース側装置として、
1画素の映像データが 8ビットの整数倍でない所定ビット数の映像データを生成す る映像データ生成部と、
前記映像データ生成部で生成された前記所定ビット数の映像データを、前記伝送 方式の 8ビット単位の映像データ伝送期間に配置し、 1画素の伝送に割当てた画素ク ロックの期間に伝送されるビット数と前記所定ビット数との差のビット数だけ生じる余裕 の伝送期間に、前記所定ビット数の映像データとは別のデータを配置して、 8ビット単 位のデータとする伝送データ配置部と、
前記伝送データ配置部で配置された 8ビット単位のデータを、前記画素クロックに 同期して前記伝送ラインに送出する送出部とを備え、
前記シンク側装置として、
前記伝送ライン力 受信したデータを前記画素クロックに同期して 8ビット単位で検 出する受信部と、
前記受信部で受信した 8ビット単位のデータから、前記所定ビット数の映像データと 、前記余裕の伝送期間に伝送された前記別のデータとを分離するデータ分離部とを 備えたことを特徴とする
伝送システム。
[15] 請求項 9記載の伝送システムにおいて、 前記ソース側装置は、前記伝送データ配置部で配置された伝送データを、 8ビット 単位で暗号化する暗号化部を備え、前記暗号化部で暗号化された伝送データを、 前記送出部から送出し、
前記シンク側装置は、前記受信部で受信した伝送データを、 8ビット単位で復号ィ匕 する復号化部を備え、前記復号化部で復号化された伝送データを、前記データ分離 部で分離することを特徴とする
伝送システム。
[16] 8ビット単位の映像データを、画素クロック〖こ同期して、色データ毎もしくは輝度およ び色差信号毎に、個別の伝送ラインを使用して送信する伝送方式を利用して映像デ ータを送信する送信方法であって、
送信する 1画素の映像データとして、 8ビットの整数倍でな 、所定ビット数とし、 前記 8ビットの整数倍でな 、所定ビット数の映像データを、前記画素クロックに同期 したタイミングで送信し、
さらに、 1画素の伝送に割当てた画素クロックの期間に伝送されるビット数と前記所 定ビット数との差のビット数だけ生じる余裕の伝送期間に、前記所定ビット数の映像 データとは別のデータを配置して、前記ソース側装置から前記シンク側装置に伝送 することを特徴とする
送信方法。
[17] 8ビット単位の映像データを、画素クロック〖こ同期して、色データ毎もしくは輝度およ び色差信号毎に、個別の伝送ラインを使用して送信する伝送方式を利用して映像デ ータを送信する送信装置であって、
1画素の映像データが 8ビットの整数倍でない所定ビット数の映像データを生成す る映像データ生成部と、
前記映像データ生成部で生成された前記所定ビット数の映像データを、前記伝送 方式の 8ビット単位の映像データ伝送期間に配置し、 1画素の伝送に割当てた画素ク ロックの期間に伝送されるビット数と前記所定ビット数との差のビット数だけ生じる余裕 の伝送期間に、前記所定ビット数の映像データとは別のデータを配置して、 8ビット単 位のデータとする伝送データ配置部と、 前記伝送データ配置部で配置された 8ビット単位のデータを、前記画素クロックに 同期して前記伝送ラインに送出する送出部とを備えたことを特徴とする
送信装置。
[18] 請求項 17記載の送信装置において、
前記伝送データ配置部で配置された伝送データを、 8ビット単位で暗号化する暗号 化部を備え、前記暗号化部で暗号化された伝送データを、前記送出部から送出する ことを特徴とする
送信装置。
[19] 8ビット単位の映像データを、画素クロック〖こ同期して、色データ毎もしくは輝度およ び色差信号毎に、個別の伝送ラインを使用して伝送する伝送方式を利用して映像デ ータを受信する受信方法であって、
前記受信する 1画素の映像データとして、 8ビットの整数倍でな 、所定ビット数とし、 前記 8ビットの整数倍でな 、所定ビット数の映像データを、前記画素クロックに同期 したタイミングで受信し、
1画素の伝送に割当てた画素クロックの期間に伝送されるビット数と前記所定ビット 数との差のビット数だけ生じる余裕の伝送期間に配置された、前記所定ビット数の映 像データとは別のデータを分離することを特徴とする
受信方法。
[20] 8ビット単位の映像データを、画素クロック〖こ同期して、色データ毎もしくは輝度およ び色差信号毎に、個別の伝送ラインを使用して伝送する伝送方式を利用して映像デ ータを受信する受信装置であって、
前記伝送ライン力 受信したデータを前記画素クロックに同期して 8ビット単位で検 出する受信部と、
前記受信部で受信した 8ビット単位のデータから、前記 8ビットの整数倍でな 、所定 ビット数の映像データと、 1画素の伝送に割当てた画素クロックの期間に伝送されるビ ット数と前記所定ビット数との差のビット数だけ生じる余裕の伝送期間に伝送された別 のデータとを分離するデータ分離部とを備えたことを特徴とする 受信装置。 請求項 20記載の受信装置にお 、て、
前記受信部で受信した伝送データを、 8ビット単位で復号ィ匕する復号ィ匕部を備え、 前記復号化部で復号化された伝送データを、前記データ分離部で分離することを特 徴とする
受信装置。
PCT/JP2007/060009 2006-05-16 2007-05-16 通信システム、送信装置及び受信装置、通信方法、並びにプログラム WO2007132877A1 (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
EP07743444.7A EP2023632B1 (en) 2006-05-16 2007-05-16 Communication system, transmission device, reception device, communication method, and program
KR1020077027277A KR101366912B1 (ko) 2006-05-16 2007-05-16 통신 시스템, 송신 장치 및 수신 장치, 통신 방법, 및프로그램
US11/919,883 US8253859B2 (en) 2006-05-16 2007-05-16 Transmission system, transmission apparatus, and transmission method for transmitting video data
CN2007800007140A CN101331771B (zh) 2006-05-16 2007-05-16 通信系统、发送设备、接收设备和通信方法
US13/544,429 US8854543B2 (en) 2006-05-16 2012-07-09 Transmission system, transmission apparatus, and transmission method for transmitting video data
US14/149,054 US8817182B2 (en) 2006-05-16 2014-01-07 Transmission system, transmission apparatus, and transmission method for transmitting video data
US14/297,157 US8982278B2 (en) 2006-05-16 2014-06-05 Transmission system, transmission apparatus, and transmission method for transmitting video data
US14/332,067 US8982279B2 (en) 2006-05-16 2014-07-15 Transmission system, transmission apparatus, and transmission method for transmitting video data
US14/332,142 US9065963B2 (en) 2006-05-16 2014-07-15 Transmission system, transmission apparatus, and transmission method for transmitting video data
US14/702,053 US9544535B2 (en) 2006-05-16 2015-05-01 Transmission system, transmission apparatus, and transmission method for transmitting video data

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006136917A JP5162845B2 (ja) 2006-05-16 2006-05-16 伝送方法、伝送システム、送信方法、送信装置、受信方法及び受信装置
JP2006-136917 2006-05-16
JP2006-154864 2006-06-02
JP2006154864A JP4957083B2 (ja) 2006-06-02 2006-06-02 通信システム、送信装置及び受信装置、通信方法、並びにプログラム

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US11/919,883 A-371-Of-International US8253859B2 (en) 2006-05-16 2007-05-16 Transmission system, transmission apparatus, and transmission method for transmitting video data
US13/544,429 Continuation US8854543B2 (en) 2006-05-16 2012-07-09 Transmission system, transmission apparatus, and transmission method for transmitting video data

Publications (1)

Publication Number Publication Date
WO2007132877A1 true WO2007132877A1 (ja) 2007-11-22

Family

ID=38693966

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/060009 WO2007132877A1 (ja) 2006-05-16 2007-05-16 通信システム、送信装置及び受信装置、通信方法、並びにプログラム

Country Status (6)

Country Link
US (7) US8253859B2 (ja)
EP (1) EP2023632B1 (ja)
KR (1) KR101366912B1 (ja)
CN (1) CN101331771B (ja)
RU (1) RU2372741C2 (ja)
WO (1) WO2007132877A1 (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009069430A1 (ja) * 2007-11-30 2009-06-04 Thine Electronics, Inc. 映像信号送信装置、映像信号受信装置及び映像信号伝送システム
EP2187382A3 (en) * 2008-11-05 2010-12-15 Samsung Electronics Co., Ltd. Video apparatus and method of controlling the video apparatus
US20110064373A1 (en) * 2008-01-31 2011-03-17 Thomson Licensing Llc Method and system for look data definition and transmission over a high definition multimedia interface
JPWO2009118851A1 (ja) * 2008-03-27 2011-07-21 パイオニア株式会社 コンテンツ送信装置
US20120051441A1 (en) * 2010-08-26 2012-03-01 Samsung Electronics Co., Ltd. Method and apparatus for generating uncompressed video data packet
JP2013229885A (ja) * 2013-06-03 2013-11-07 Sony Corp 送信装置、立体画像データ送信方法、受信装置および立体画像データ受信方法
JP2014090437A (ja) * 2013-11-29 2014-05-15 Sony Corp 送信装置および情報処理方法
JP5522332B1 (ja) * 2014-02-07 2014-06-18 ソニー株式会社 受信装置および情報処理方法
JP2014161069A (ja) * 2014-04-10 2014-09-04 Sony Corp 受信装置および情報処理方法
JP2014168240A (ja) * 2014-04-10 2014-09-11 Sony Corp 送信装置および情報処理方法
US9036081B2 (en) 2007-11-30 2015-05-19 Thine Electronics, Inc. Video signal transmission device, video signal reception device, and video signal transmission system
JP2015185866A (ja) * 2014-03-20 2015-10-22 富士ゼロックス株式会社 パケット生成装置及びプログラム
JP2016105594A (ja) * 2009-03-10 2016-06-09 ドルビー ラボラトリーズ ライセンシング コーポレイション 拡張ダイナミックレンジおよび拡張次元をもつ画像信号変換
JP2017506016A (ja) * 2013-12-19 2017-02-23 ラティス セミコンダクタ コーポレーションＬａｔｔｉｃｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｃｏｒｐｏｒａｔｉｏｎ オーディオ・ビデオ情報のフォーマット装置、システム、及び方法
CN106527980A (zh) * 2016-10-19 2017-03-22 广东欧珀移动通信有限公司 一种数据迁移的方法及终端

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2372741C2 (ru) * 2006-05-16 2009-11-10 Сони Корпорейшн Система передачи данных, устройство передачи, устройство приема, способ передачи данных и программа
US9208679B2 (en) * 2006-09-05 2015-12-08 Universal Electronics Inc. System and method for configuring the remote control functionality of a portable device
BRPI0821678A2 (pt) * 2008-01-31 2015-06-16 Thomson Licensing Método e sistema para definição e transmissão de dados de exame.
JP4990315B2 (ja) * 2008-03-20 2012-08-01 アナパス・インコーポレーテッド ブランク期間にクロック信号を伝送するディスプレイ装置及び方法
US7979591B2 (en) * 2008-05-27 2011-07-12 Eyran Lida Network views for a multi display network supporting CEC
US8275232B2 (en) * 2008-06-23 2012-09-25 Mediatek Inc. Apparatus and method of transmitting / receiving multimedia playback enhancement information, VBI data, or auxiliary data through digital transmission means specified for multimedia data transmission
GB0821996D0 (en) * 2008-12-02 2009-01-07 Musion Ip Ltd Mobile studio
JP5262546B2 (ja) * 2008-10-08 2013-08-14 ソニー株式会社 映像信号処理システム、再生装置および表示装置、ならびに映像信号処理方法
WO2010041385A1 (ja) * 2008-10-09 2010-04-15 パナソニック株式会社 映像音声送信装置および映像音声受信装置
CN101572074B9 (zh) * 2009-03-11 2016-10-26 海能电子(深圳)有限公司 将hdmi信号通过单条网线传输的方法
US8340529B2 (en) * 2009-06-13 2012-12-25 Kalpendu Shastri HDMI TMDS optical signal transmission using PAM technique
JP5446913B2 (ja) * 2009-06-29 2014-03-19 ソニー株式会社 立体画像データ送信装置および立体画像データ送信方法
US8345681B2 (en) * 2009-09-23 2013-01-01 Samsung Electronics Co., Ltd. Method and system for wireless communication of audio in wireless networks
JP5372687B2 (ja) * 2009-09-30 2013-12-18 ソニー株式会社 送信装置、送信方法、受信装置および受信方法
WO2011084340A1 (en) * 2009-12-17 2011-07-14 Analog Devices, Inc. Selective switching between data sources
WO2011132246A1 (ja) 2010-04-19 2011-10-27 パナソニック株式会社 映像処理装置
JP5754080B2 (ja) * 2010-05-21 2015-07-22 ソニー株式会社 データ送信装置、データ受信装置、データ送信方法およびデータ受信方法
JP5671838B2 (ja) * 2010-05-21 2015-02-18 ソニー株式会社 データ送信装置、データ受信装置、データ送信方法およびデータ受信方法
JP5598220B2 (ja) * 2010-09-30 2014-10-01 ソニー株式会社 送信装置、送信方法、受信装置、受信方法および送受信システム
US20120131245A1 (en) * 2010-11-19 2012-05-24 Silicon Image, Inc. Transfer of control bus signaling on packet-switched network
RU2447514C1 (ru) * 2010-11-19 2012-04-10 Государственное образовательное учреждение высшего профессионального образования "Южно-Уральский государственный университет" ГОУ ВПО "ЮУрГУ" Способ управления объектами последовательным кодом
US8984324B2 (en) 2011-02-10 2015-03-17 Sony Corporation Establishing clock speed for lengthy or non-compliant HDMI cables
US8457153B2 (en) * 2011-04-04 2013-06-04 Cisco Technology, Inc. HDMI-SFP+ adapter/extender
US8681170B2 (en) * 2011-05-05 2014-03-25 Ati Technologies Ulc Apparatus and method for multi-streaming for more than three pixel component values
MX2013012976A (es) * 2011-05-10 2013-12-06 Koninkl Philips Nv Generacion y procesamiento de señal de imagen de intervalo dinamico alto.
KR20140043372A (ko) * 2011-07-05 2014-04-09 삼성전자주식회사 송신장치, 수신장치, 영상 신호 전송 방법 및 영상 신호 수신 방법
JP5978574B2 (ja) * 2011-09-12 2016-08-24 ソニー株式会社 送信装置、送信方法、受信装置、受信方法および送受信システム
JP5232319B2 (ja) * 2011-10-20 2013-07-10 株式会社東芝 通信装置及び通信方法
US8681977B2 (en) * 2011-12-13 2014-03-25 Crestron Electronics Inc. Enabling/disabling display data channel access to enable/ disable high-bandwidth digital content protection
US8713316B2 (en) 2011-12-13 2014-04-29 Crestron Electronics Inc. System, apparatus and method for enabling/disabling display data channel access to enable/disable high-bandwidth digital content protection
WO2013122386A1 (en) 2012-02-15 2013-08-22 Samsung Electronics Co., Ltd. Data transmitting apparatus, data receiving apparatus, data transreceiving system, data transmitting method, data receiving method and data transreceiving method
WO2013122385A1 (en) 2012-02-15 2013-08-22 Samsung Electronics Co., Ltd. Data transmitting apparatus, data receiving apparatus, data transreceiving system, data transmitting method, data receiving method and data transreceiving method
WO2013122387A1 (en) 2012-02-15 2013-08-22 Samsung Electronics Co., Ltd. Data transmitting apparatus, data receiving apparatus, data transceiving system, data transmitting method, and data receiving method
WO2013122388A1 (en) * 2012-02-15 2013-08-22 Samsung Electronics Co., Ltd. Data transmission apparatus, data receiving apparatus, data transceiving system, data transmission method and data receiving method
JP5390667B2 (ja) 2012-06-11 2014-01-15 株式会社東芝 映像送信機器及び映像受信機器
US8780065B2 (en) * 2012-07-19 2014-07-15 Cypress Semiconductor Corporation Interface and synchronization method between touch controller and display driver for operation with touch integrated displays
US9413985B2 (en) * 2012-09-12 2016-08-09 Lattice Semiconductor Corporation Combining video and audio streams utilizing pixel repetition bandwidth
US9648273B2 (en) * 2012-09-21 2017-05-09 Panasonic Intellectual Property Management Co., Ltd. Transmission system for transmitting high-resolution video signal by performing multi-value transmission changing in amplitude direction
TWI686085B (zh) * 2012-11-29 2020-02-21 日商索尼半導體解決方案公司 攝像裝置及圖像感測器之資料傳送方法、資訊處理裝置及資訊處理方法以及程式
KR20160030106A (ko) 2013-05-16 2016-03-16 래티스세미컨덕터코퍼레이션 전환-최소화된 차동 신호 코딩을 이용하여 통신 인터페이스를 통한 송신을 위한 가드 밴드 데이터 인코딩
TWI711310B (zh) * 2013-06-21 2020-11-21 日商新力股份有限公司 送訊裝置、高動態範圍影像資料送訊方法、收訊裝置、高動態範圍影像資料收訊方法及程式
US9686609B1 (en) 2013-06-28 2017-06-20 Avnera Corporation Low power synchronous data interface
RU2542917C2 (ru) * 2013-07-09 2015-02-27 Общество с ограниченной ответственностью "Завод Навигационного Оборудования" СПОСОБ ОБМЕНА ДАННЫМИ С ИСПОЛЬЗОВАНИЕМ ПРОТОКОЛА stattBIN
JP6307856B2 (ja) 2013-11-28 2018-04-11 ソニー株式会社 送信装置、広色域画像データ送信方法、受信装置、広色域画像データ受信方法およびプログラム
CN105830362B (zh) * 2013-12-18 2019-04-16 Lg电子株式会社 用于机器类型通信的无线通信的方法和装置
US20170064389A1 (en) * 2014-02-26 2017-03-02 Sony Corporation Transmission apparatus, transmission method, reception apparatus, and reception method
KR102272983B1 (ko) * 2014-03-24 2021-07-06 엘지전자 주식회사 Hdmi를 사용한 데이터 송수신 기기 및 방법
US9794623B2 (en) 2014-04-14 2017-10-17 Synopsys, Inc. Dynamic color depth for HDCP over HDMI
WO2015159120A1 (en) * 2014-04-14 2015-10-22 Elliptic Technologies Inc. Dynamic color depth for hdcp over hdmi
CN106464967B (zh) * 2014-05-15 2019-11-22 索尼公司 通信装置、通信方法和计算机可读存储介质
CN106068644B (zh) * 2014-09-26 2019-03-01 奥林巴斯株式会社 传送系统和处理装置
US9769417B1 (en) * 2014-11-05 2017-09-19 Lattice Semiconductor Corporation Metadata transfer in audio video systems
EP3223529A4 (en) * 2014-11-17 2018-07-11 Nec Corporation Video processing system, transmission device, video processing method, transmission method, and recording medium
US10129839B2 (en) * 2014-12-05 2018-11-13 Qualcomm Incorporated Techniques for synchronizing timing of wireless streaming transmissions to multiple sink devices
JP6440509B2 (ja) * 2015-01-28 2018-12-19 東芝映像ソリューション株式会社 送信装置、受信装置、送信方法及び受信方法
WO2016135881A1 (ja) * 2015-02-25 2016-09-01 Ｎｅｃディスプレイソリューションズ株式会社 表示システム、表示方法、及び表示プログラム
CN106162026A (zh) * 2015-04-21 2016-11-23 佛山芯珠微电子有限公司 一种hdmi ip系统及其构架方法
US9661192B2 (en) * 2015-06-18 2017-05-23 Panasonic Intellectual Property Management Co., Ltd. Video signal transmission apparatus
US10587852B2 (en) * 2015-10-06 2020-03-10 Lg Electronics Inc. Broadcast signal transmission device, broadcast signal reception device, broadcast signal transmission method, and broadcast signal reception method
KR20170059757A (ko) * 2015-11-23 2017-05-31 삼성전자주식회사 영상 신호 송신 장치, 그의 영상 신호 송신 방법, 영상 신호 수신 장치 및 그의 영상 신호 수신 방법
JP6790435B2 (ja) 2016-04-20 2020-11-25 ソニー株式会社 受信装置、送信装置、および通信システム、ならびに、信号受信方法、信号送信方法、および通信方法
CN109937578B (zh) 2016-07-05 2022-01-21 高讯科技有限公司 用于视频流的方法和系统
KR20180024616A (ko) * 2016-08-30 2018-03-08 삼성전자주식회사 디스플레이 장치 및 디스플레이 장치의 캘리브레이션 수행 방법
KR102576159B1 (ko) * 2016-10-25 2023-09-08 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR20190088532A (ko) * 2016-12-01 2019-07-26 엘지전자 주식회사 영상표시장치, 및 이를 구비하는 영상표시 시스템
CN107948038A (zh) * 2017-10-13 2018-04-20 南京中冠智能科技有限公司 一种局域网互通方法
CN108063663B (zh) * 2017-12-19 2021-01-26 广东工业大学 一种视频加密传输方法、装置及系统
TWI692235B (zh) * 2019-03-08 2020-04-21 大陸商北京集創北方科技股份有限公司 半雙工數據傳輸方法及利用其之通信系統
GB2594708A (en) * 2020-04-29 2021-11-10 Design On Impulse Ltd Rotating display
JP7404175B2 (ja) * 2020-07-14 2023-12-25 株式会社東芝 通信装置、ケーブル装置及びディスプレイ装置
JP2022122203A (ja) * 2021-02-09 2022-08-22 ソニー・オリンパスメディカルソリューションズ株式会社 制御装置、医療用観察システム、制御方法およびプログラム
US11363050B1 (en) 2021-03-25 2022-06-14 Bank Of America Corporation Information security system and method for incompliance detection in data transmission

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0937083A (ja) * 1995-07-20 1997-02-07 Mita Ind Co Ltd 暗号通信装置
WO2002078336A1 (fr) 2001-03-23 2002-10-03 Matsushita Electric Industrial Co., Ltd. Procede d'emission de donnees, procede de reception de donnees, dispositif d'emission de donnees et dispositif de reception de donnees
JP2005102161A (ja) 2003-08-27 2005-04-14 Victor Co Of Japan Ltd 伝送システム
JP2005318490A (ja) * 2004-03-31 2005-11-10 Victor Co Of Japan Ltd 伝送システム

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5331416A (en) * 1992-12-02 1994-07-19 Samsung Electronics Co., Ltd. Methods for operating ghost-cancelation circuitry for TV receiver or video recorder
JP2001078008A (ja) 1999-09-01 2001-03-23 Sega Corp 連続データの処理方法
JP2002229444A (ja) 2001-02-07 2002-08-14 Toyo Commun Equip Co Ltd ブロック暗号化、復号回路
US7558326B1 (en) 2001-09-12 2009-07-07 Silicon Image, Inc. Method and apparatus for sending auxiliary data on a TMDS-like link
US7088398B1 (en) * 2001-12-24 2006-08-08 Silicon Image, Inc. Method and apparatus for regenerating a clock for auxiliary data transmitted over a serial link with video data
US7283566B2 (en) * 2002-06-14 2007-10-16 Silicon Image, Inc. Method and circuit for generating time stamp data from an embedded-clock audio data stream and a video clock
US7307644B2 (en) 2002-06-12 2007-12-11 Ati Technologies, Inc. Method and system for efficient interfacing to frame sequential display devices
US20050144468A1 (en) * 2003-01-13 2005-06-30 Northcutt J. D. Method and apparatus for content protection in a personal digital network environment
US20060036788A1 (en) * 2002-09-24 2006-02-16 Monster Cable Products, Inc. HDMI cable interface
JP4369214B2 (ja) * 2002-12-11 2009-11-18 パナソニック株式会社 Ａｖシステム
US7239670B2 (en) * 2002-12-11 2007-07-03 Broadcom Corporation Pre-emphasis of TMDS signalling in video applications
US7394406B2 (en) * 2002-12-17 2008-07-01 Broadcom Corporation Method and system for generating high definition multimedia interface (HDMI) codewords using a TMDS encoder/decoder
JP4375995B2 (ja) * 2003-04-30 2009-12-02 ローム株式会社 デバイス鍵保護方法およびその方法を利用可能な暗号化装置と復号装置ならびに映像送信装置と映像受信装置
EP1635562B1 (en) * 2003-05-28 2019-03-13 Panasonic Corporation Digital interface receiver apparatus
CN100435564C (zh) * 2003-05-28 2008-11-19 松下电器产业株式会社 数字接口解码接收装置
US6747580B1 (en) * 2003-06-12 2004-06-08 Silicon Image, Inc. Method and apparatus for encoding or decoding data in accordance with an NB/(N+1)B block code, and method for determining such a block code
JP2005051558A (ja) * 2003-07-29 2005-02-24 Matsushita Electric Ind Co Ltd 送信装置、受信装置、及び送受信システム
JP4192802B2 (ja) * 2003-08-07 2008-12-10 セイコーエプソン株式会社 デジタル映像通信装置
KR100586669B1 (ko) * 2003-08-27 2006-06-08 닛뽕빅터 가부시키가이샤 전송 시스템
JP2005109703A (ja) * 2003-09-29 2005-04-21 Pioneer Electronic Corp 画像出力装置、画像出力方法、画像表示システムおよび画像出力プログラム並びに情報記録媒体
US7020121B2 (en) * 2003-11-17 2006-03-28 Sony Corporation Method and system for wireless digital multimedia transmission
US20050120384A1 (en) * 2003-12-01 2005-06-02 General Instrument Corporation Methods and systems for enabling software and firmware downloads to high definition television appliances
US7486337B2 (en) 2003-12-22 2009-02-03 Intel Corporation Controlling the overlay of multiple video signals
US7212028B2 (en) * 2004-01-22 2007-05-01 Matsushita Electric Industrial Co., Ltd. Signal receiving circuit
US7269673B2 (en) * 2004-02-18 2007-09-11 Silicon Image, Inc. Cable with circuitry for asserting stored cable data or other information to an external device or user
US7502411B2 (en) * 2004-03-05 2009-03-10 Silicon Image, Inc. Method and circuit for adaptive equalization of multiple signals in response to a control signal generated from one of the equalized signals
KR100631556B1 (ko) * 2004-04-06 2006-10-09 삼성전자주식회사 화상 처리 시스템 및 방법
KR100587547B1 (ko) * 2004-04-07 2006-06-08 삼성전자주식회사 컨텐츠별로 싱크 디바이스로의 출력을 제어하는 소스디바이스 및 그 방법
US8581803B2 (en) * 2004-04-30 2013-11-12 Microsoft Corporation Video presenting network management
US7898533B2 (en) * 2004-04-30 2011-03-01 Microsoft Corporation Video presenting network configuration solution space traversal
US7679612B2 (en) * 2004-04-30 2010-03-16 Microsoft Corporation Configuration goals via video presenting network
US7903045B2 (en) * 2004-04-30 2011-03-08 Microsoft Corporation Video presenting network supporting separately-configurable resources
JP4357356B2 (ja) * 2004-05-10 2009-11-04 株式会社東芝 映像信号受信装置及び映像信号受信方法
JP2006019890A (ja) * 2004-06-30 2006-01-19 Toshiba Corp 映像信号受信装置及び映像信号受信方法
US7321946B2 (en) * 2004-07-07 2008-01-22 Infocus Corporation Link extender having equalization circuitry
KR100558945B1 (ko) * 2004-09-08 2006-03-10 삼성전자주식회사 멀티미디어출력장치 및 그 멀티미디어출력장치를 갖는멀티미디어시스템
TWI297875B (en) * 2004-09-16 2008-06-11 Novatek Microelectronics Corp Image processing method and device using thereof
TWI246339B (en) * 2004-09-17 2005-12-21 Realtek Semiconductor Corp Evaluation method for signal transmission quality and tuning method thereof
US20060061517A1 (en) * 2004-09-23 2006-03-23 Jolly Paul A Delivering pixels received at a lower data transfer rate over an interface that operates at a higher data transfer rate
US7706692B2 (en) * 2004-09-29 2010-04-27 Finisar Corporation Consumer electronics with optical communication interface
US7548675B2 (en) * 2004-09-29 2009-06-16 Finisar Corporation Optical cables for consumer electronics
US20060089735A1 (en) * 2004-10-21 2006-04-27 Atkinson Lee W Method and apparatus for configuring the audio outputs of an electronic device
US7719482B2 (en) * 2004-11-03 2010-05-18 Sony Corporation Method and system for processing wireless digital multimedia
JP5177939B2 (ja) * 2004-11-10 2013-04-10 株式会社東芝 情報処理装置
US7363575B2 (en) * 2004-11-12 2008-04-22 Broadcom Corporation Method and system for TERC4 decoding using minimum distance rule in high definition multimedia interface (HDMI) specifications
US20060209880A1 (en) * 2004-12-10 2006-09-21 Mediatek Incorporation Method of audio data transmission and system thereof
US7499462B2 (en) * 2005-03-15 2009-03-03 Radiospire Networks, Inc. System, method and apparatus for wireless delivery of content from a generalized content source to a generalized content sink
US7599439B2 (en) * 2005-06-24 2009-10-06 Silicon Image, Inc. Method and system for transmitting N-bit video data over a serial link
US7683920B2 (en) 2005-09-14 2010-03-23 Onkyo Corporation Image sending/receiving device
RU2372741C2 (ru) * 2006-05-16 2009-11-10 Сони Корпорейшн Система передачи данных, устройство передачи, устройство приема, способ передачи данных и программа

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0937083A (ja) * 1995-07-20 1997-02-07 Mita Ind Co Ltd 暗号通信装置
WO2002078336A1 (fr) 2001-03-23 2002-10-03 Matsushita Electric Industrial Co., Ltd. Procede d'emission de donnees, procede de reception de donnees, dispositif d'emission de donnees et dispositif de reception de donnees
JP2005102161A (ja) 2003-08-27 2005-04-14 Victor Co Of Japan Ltd 伝送システム
JP2005318490A (ja) * 2004-03-31 2005-11-10 Victor Co Of Japan Ltd 伝送システム

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2023632A4 *

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8780932B2 (en) 2007-11-30 2014-07-15 Thine Electronics, Inc. Video signal transmission device, video signal reception device, and video signal transmission system
JP2009135801A (ja) * 2007-11-30 2009-06-18 Thine Electronics Inc 映像信号送信装置、映像信号受信装置及び映像信号伝送システム
US9036081B2 (en) 2007-11-30 2015-05-19 Thine Electronics, Inc. Video signal transmission device, video signal reception device, and video signal transmission system
WO2009069430A1 (ja) * 2007-11-30 2009-06-04 Thine Electronics, Inc. 映像信号送信装置、映像信号受信装置及び映像信号伝送システム
US20110064373A1 (en) * 2008-01-31 2011-03-17 Thomson Licensing Llc Method and system for look data definition and transmission over a high definition multimedia interface
US9014533B2 (en) * 2008-01-31 2015-04-21 Thomson Licensing Method and system for look data definition and transmission over a high definition multimedia interface
JPWO2009118851A1 (ja) * 2008-03-27 2011-07-21 パイオニア株式会社 コンテンツ送信装置
EP2187382A3 (en) * 2008-11-05 2010-12-15 Samsung Electronics Co., Ltd. Video apparatus and method of controlling the video apparatus
JP2016105594A (ja) * 2009-03-10 2016-06-09 ドルビー ラボラトリーズ ライセンシング コーポレイション 拡張ダイナミックレンジおよび拡張次元をもつ画像信号変換
US20120051441A1 (en) * 2010-08-26 2012-03-01 Samsung Electronics Co., Ltd. Method and apparatus for generating uncompressed video data packet
US9332321B2 (en) * 2010-08-26 2016-05-03 Samsung Electronics Co., Ltd. Method and apparatus for generating uncompressed video data packet
JP2013229885A (ja) * 2013-06-03 2013-11-07 Sony Corp 送信装置、立体画像データ送信方法、受信装置および立体画像データ受信方法
JP2014090437A (ja) * 2013-11-29 2014-05-15 Sony Corp 送信装置および情報処理方法
JP2017506016A (ja) * 2013-12-19 2017-02-23 ラティス セミコンダクタ コーポレーションＬａｔｔｉｃｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｃｏｒｐｏｒａｔｉｏｎ オーディオ・ビデオ情報のフォーマット装置、システム、及び方法
JP5522332B1 (ja) * 2014-02-07 2014-06-18 ソニー株式会社 受信装置および情報処理方法
JP2015185866A (ja) * 2014-03-20 2015-10-22 富士ゼロックス株式会社 パケット生成装置及びプログラム
JP2014161069A (ja) * 2014-04-10 2014-09-04 Sony Corp 受信装置および情報処理方法
JP2014168240A (ja) * 2014-04-10 2014-09-11 Sony Corp 送信装置および情報処理方法
CN106527980A (zh) * 2016-10-19 2017-03-22 广东欧珀移动通信有限公司 一种数据迁移的方法及终端

Also Published As

Publication number Publication date
RU2372741C2 (ru) 2009-11-10
EP2023632B1 (en) 2013-10-02
CN101331771A (zh) 2008-12-24
KR20090017960A (ko) 2009-02-19
US20140354884A1 (en) 2014-12-04
RU2008101699A (ru) 2009-07-20
US8253859B2 (en) 2012-08-28
US8817182B2 (en) 2014-08-26
US20150237299A1 (en) 2015-08-20
US9065963B2 (en) 2015-06-23
US8982278B2 (en) 2015-03-17
US20120274849A1 (en) 2012-11-01
CN101331771B (zh) 2010-07-28
US8982279B2 (en) 2015-03-17
US20140118617A1 (en) 2014-05-01
KR101366912B1 (ko) 2014-02-24
US8854543B2 (en) 2014-10-07
US20090278984A1 (en) 2009-11-12
US9544535B2 (en) 2017-01-10
US20140327827A1 (en) 2014-11-06
US20140313412A1 (en) 2014-10-23
EP2023632A4 (en) 2011-05-04
EP2023632A1 (en) 2009-02-11

Similar Documents

Publication Publication Date Title
US9544535B2 (en) Transmission system, transmission apparatus, and transmission method for transmitting video data
US10015468B2 (en) Transmitting apparatus, stereo image data transmitting method, receiving apparatus, and stereo image data receiving method
US9462331B2 (en) Display apparatus, video signal transmission method for display apparatus, transmitting apparatus, and transmission method of video signal
US9143637B2 (en) Transmission device, video signal transmission method for transmission device, reception device, and video signal reception method for reception device
JP4844230B2 (ja) 通信システム、送信装置及び受信装置、通信方法、並びにプログラム
US20100026790A1 (en) Transmission device, image data transmission method, reception device, and image display method of reception device
JP5162845B2 (ja) 伝送方法、伝送システム、送信方法、送信装置、受信方法及び受信装置
JP4957083B2 (ja) 通信システム、送信装置及び受信装置、通信方法、並びにプログラム
EP1326444B1 (en) Signal transmitter and signal receiver

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200780000714.0

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 1020077027277

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2008101699

Country of ref document: RU

WWE Wipo information: entry into national phase

Ref document number: 2007743444

Country of ref document: EP

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07743444

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 11919883

Country of ref document: US