JP2015185866A - パケット生成装置及びプログラム - Google Patents

Abstract

【課題】解像度がｍビットのデータの伝送に用いられるものと共通の固定長のパケットフォーマットを用いて、伝送効率を低下させることなく解像度がｎビット（ｍ＜ｎ）のデータを伝送する。
【解決手段】第１生成手段は、画素毎にｍビットの画像情報を有する第１データから、ａ画素分の前記第１データの組を複数含むｂバイトのペイロードを有するパケットを生成する。第２生成手段は、画素毎にｎビットの画像情報を有する第２データから、ａ画素分の前記第２データの組を複数含むｂバイトのペイロードを有するパケットを生成する（ただし、ｍ＜ｎ）。ａは、（ｎ−ｍ）×ａが８の倍数となるように定められており、ｂは、ａ画素分の前記第１データの組のバイト数と、ａ画素分の前記第２データの組のバイト数との最小公倍数に基づいて定められている。
【選択図】図４

Description

本発明は、パケット生成装置及びプログラムに関する。

特許文献１に記載されたデータ転送制御装置には、１つのデータ単位がＫビット（Ｋは２以上の整数）でありＫがそのデータフォーマットにより異なるデータがデバイスから入力される。データ転送制御装置は、リンクコントローラを有し、リンクコントローラは、入力されたデータに対してＬビット（Ｌは０以上の整数）のダミーデータを付加することで得られる（Ｋ＋Ｌ）ビットのデータが、Ｍ個（Ｍは１以上の整数）ずつ集まった（Ｎ×Ｉ）バイト（Ｎ、Ｉは１以上の整数）のパック化データを生成するデータフォーマッタと、Ｍ、Ｎを設定するための設定情報を記憶する内部レジスタと、当該データのビット数のカウント処理を行うビットカウンタと、当該データのバイト数のカウント処理を行うバイトカウンタと、当該パック化データがデータフィールドに挿入されるパケットを生成するパケット生成回路とを含む。データフォーマッタは、ビットカウンタからのビット数のカウント値とバイトカウンタからのバイト数のカウント値と内部レジスタの設定情報とに基づいてデコード処理を行って、ダミーデータを挿入するビット位置を決定し、デバイスによりその値が決定されるＫに応じて、Ｌ及びＭが可変に設定されるパック化データを生成する。例えば、
Ｋ＝６、 Ｉ＝１である場合にはＬ＝０、Ｍ＝４、Ｎ＝３となり、或いは
Ｋ＝７、 Ｉ＝１である場合にはＬ＝１、Ｍ＝２、Ｎ＝２となり、或いは
Ｋ＝８、 Ｉ＝１である場合にはＬ＝０、Ｍ＝２、Ｎ＝２となり、或いは
Ｋ＝１０、Ｉ＝１である場合にはＬ＝２、Ｍ＝２、Ｎ＝３となり、或いは
Ｋ＝１２、Ｉ＝１である場合にはＬ＝０、Ｍ＝２、Ｎ＝３となり、或いは
Ｋ＝１６、Ｉ＝１である場合にはＬ＝０、Ｍ＝１、Ｎ＝２となり、或いは
Ｋ＝２４、Ｉ＝１である場合にはＬ＝０、Ｍ＝１、Ｎ＝３となる。

特許４２０７９１２号公報

本発明は、解像度がｍビットのデータの伝送に用いられるものと共通の固定長のパケットフォーマットを用いて、伝送効率を低下させることなく解像度がｎビット（ｍ＜ｎ）のデータを伝送することを目的とする。

請求項１に係る発明は、画素毎にｍビットの画像情報を有する第１データから、ａ画素分の前記第１データの組を複数含むｂバイトのペイロードを有するパケットを生成する第１生成手段と、画素毎にｎビットの画像情報を有する第２データから、ａ画素分の前記第２データの組を複数含むｂバイトのペイロードを有するパケットを生成する第２生成手段とを有し（ただし、ｍ＜ｎ）、ａは、（ｎ−ｍ）×ａが８の倍数となるように定められており、ｂは、ａ画素分の前記第１データの組のバイト数と、ａ画素分の前記第２データの組のバイト数との最小公倍数に基づいて定められているパケット生成装置である。
請求項２に係る発明は、請求項１に記載のパケット生成装置において、前記第１生成手段は、画素毎にｍビットの画像情報とｐビットの付加情報とを有する前記第１データから、ａ画素分の前記第１データの組を複数含むｂバイトのペイロードを有するパケットを生成し、前記第２生成手段は、画素毎にｎビットの画像情報とｐビットの付加情報とを有する前記第２データから、ａ画素分の前記第２データの組を複数含むｂバイトのペイロードを有するパケットを生成する（ただし、ｐ＜ｍ＜ｎ）。
請求項３に係る発明は、コンピュータを、画素毎にｍビットの画像情報を有する第１データから、ａ画素分の前記第１データの組を複数含むｂバイトのペイロードを有するパケットを生成する第１生成手段と、画素毎にｎビットの画像情報を有する第２データから、ａ画素分の前記第２データの組を複数含むｂバイトのペイロードを有するパケットを生成する第２生成手段として機能させるためのプログラムであって（ただし、ｍ＜ｎ）、ａは、（ｎ−ｍ）×ａが８の倍数となるように定められており、ｂは、ａ画素分の前記第１データの組のバイト数と、ａ画素分の前記第２データの組のバイト数との最小公倍数に基づいて定められているプログラムである。

請求項１、３に係る発明によれば、解像度がｍビットのデータの伝送に用いられるものと共通の固定長のパケットフォーマットを用いて、伝送効率を低下させることなく解像度がｎビット（ｍ＜ｎ）のデータを伝送することができる。
請求項２に係る発明によれば、データにｐビットの付加情報が付加されている場合であっても、解像度がｍビットのデータの伝送に用いられるものと共通の固定長のパケットフォーマットを用いて、伝送効率を低下させることなく解像度がｎビット（ｍ＜ｎ）のデータを伝送することができる。

実施形態の構成の全体を示す図。 通信装置１０のハードウェア構成を示す図。 第１モードにおけるパケットのフォーマットを示す図。 第２モードにおけるパケットのフォーマットを示す図。 ＩＭＧ１−４の構成を示す図。

本発明の実施形態の一例について説明する。
図１は、実施形態の構成の全体を示す図である。画像処理装置１００は、通信装置１０Ａを備え、画像形成装置２００は、通信装置１０Ｂを備える。通信装置１０Ａと通信装置１０Ｂは、同一の構成を含む。通信装置１０Ａと通信装置１０Ｂは、伝送路１６によって接続されている。以下の説明では、通信装置１０Ａと通信装置１０Ｂを区別しない場合には、これらを通信装置１０と総称する。

画像処理装置１００は、画像処理部１０１を備え、画像処理部１０１は、例えば、ページ記述言語で記述されたデータをラスタ形式の画像情報に変換し、この画像情報に対して種々の画像処理を施す。通信装置１０Ａは、画像処理部１０１によって画像処理が施された画像情報を伝送路１６経由で通信装置１０Ｂに送信する。画像形成装置２００は、画像形成部２０１を備え、画像形成部２０１は、通信装置１０Ｂによって受信された画像情報に基づく画像を記録媒体に形成する。

図２は、通信装置１０のハードウェア構成を示す図である。通信装置１０は、制御部２０と通信処理部２２とを備える。制御部２０は、ＣＰＵ（Central Processing Unit）などの演算装置と、ＲＯＭ（Read Only Memory）やＲＡＭ（Random Access Memory）などの記憶装置とを備える（いずれも図示省略）。ＲＯＭには、ＯＳ（Operating System）が記憶されている。ＲＡＭは、ＣＰＵが演算を実行する際の情報の記憶に用いられる。制御部２０は、通信装置１０の動作を制御するための制御情報を通信処理部２２に出力する。

通信処理部２２は、制御情報Ｉ／Ｆ（Interface）２４、画像情報Ｉ／Ｆ２６、情報記憶部３０、パケット生成部４０、８Ｂ／１０Ｂエンコーダ４２、Ｐ／Ｓ（Parallel/Serial）変換器４４、送信部４６、受信部５０、Ｓ／Ｐ変換器５２、１０Ｂ／８Ｂデコーダ５４及びパケット変換部５６を備える。

制御情報Ｉ／Ｆ２４は、制御部２０と情報記憶部３０との間の制御情報の受け渡しを行うインターフェイスである。通信装置１０Ａの画像情報Ｉ／Ｆ２６は、画像処理部１０１と情報記憶部３０との間の画像情報の受け渡しを行うインターフェイスである。通信装置１０Ｂの画像情報Ｉ／Ｆ２６は、情報記憶部３０と画像形成部２０１との間の画像情報の受け渡しを行うインターフェイスである。

情報記憶部３０は、制御情報バッファ３２、画像情報バッファ３４及び制御用レジスタ群３６を備える。制御部２０から出力された制御情報は、制御情報Ｉ／Ｆ２４を介して制御情報バッファ３２に書き込まれる。画像処理部１０１によって画像処理が施された画像情報は、通信装置１０Ａの画像情報Ｉ／Ｆ２６を介して通信装置１０Ａの画像情報バッファ３４に書き込まれる。通信装置１０Ｂの画像情報バッファ３４に書き込まれた画像情報は、通信装置１０Ｂの画像情報Ｉ／Ｆ２６を介して画像形成部２０１に出力される。

制御用レジスタ群３６は、計算結果の一時的な記憶や、制御情報バッファ３２や画像情報バッファ３４に対して読み出しや書き込みを行う際のアドレスの記憶や、通信処理部２２の動作状態の記憶などに用いられる。

パケット生成部４０は、本発明に係るパケット生成装置の一例であり、画像情報バッファ３４から読み出された画像情報に基づくパケットを生成する。このパケットは、８４バイト（１バイト＝８ビット）のペイロードを有する。パケット生成部４０は、生成されたパケットを８Ｂ／１０Ｂエンコーダ４２に出力する。パケット生成部４０の詳細については、後述する。

８Ｂ／１０Ｂエンコーダ４２は、パケット生成部４０から出力されたパケットに含まれるデータを、８Ｂ／１０Ｂ符号化方式により、先頭から８ビット毎に１０ビットのデータに変換し、変換後のパケットをＰ／Ｓ変換器４４に出力する。Ｐ／Ｓ変換器４４は、８Ｂ／１０Ｂエンコーダ４２から出力されたパケットの先頭から順番に１ビットずつのデータを送信部４６に出力する。送信部４６は、Ｐ／Ｓ変換器４４から出力されたデータを差動信号に変換して伝送路１６に送出する。伝送路１６は、差動信号をシリアル伝送するためのケーブルである。

受信部５０は、送信部４６から伝送路１６を経由して伝送された差動信号を受信し、受信した差動信号を１ビットのデータに変換してＳ／Ｐ変換器５２に出力する。Ｓ／Ｐ変換器５２は、受信部５０から出力されたデータをパケットに変換し、変換後のパケットを１０Ｂ／８Ｂデコーダ５４に出力する。１０Ｂ／８Ｂデコーダ５４は、Ｓ／Ｐ変換器５２から出力されたパケットに含まれるデータを、８Ｂ／１０Ｂ符号化方式により、先頭から１０ビット毎に８ビットのデータに逆変換し、逆変換後のパケットをパケット変換部５６に出力する。

パケット変換部５６は、１０Ｂ／８Ｂデコーダ５４から出力されたパケットを解析して画像情報に変換し、変換後の画像情報を画像情報バッファ３４に書き込む。パケット変換部５６の詳細については、後述する。

次に、パケット生成部４０の詳細について説明する。パケット生成部４０は、第１モードと第２モードのいずれかのモードでパケットを生成する。第１モードとは、解像度が８ビットの画像情報（画素の諧調を８ビットの２進数で表した画像情報。以下、８ビットデータという。）をパケットに変換するモードであり、第２モードとは、解像度が１０ビットの画像情報（画素の諧調を１０ビットの２進数で表した画像情報。以下、１０ビットデータという。）をパケットに変換するモードである。パケット生成部４０は、画像情報バッファ３４から読み出した画像情報が８ビットデータであるか、１０ビットデータであるかを判別し、８ビットである場合には第１モードでパケットを生成し、１０ビットデータある場合には第２モードでパケットを生成する。画像情報の解像度を示す情報が画像情報に含まれていてもよいし、画像情報の解像度を示す情報が制御部２０からパケット生成部４０に送信されるようにしてもよい。

８ビットデータと１０ビットデータのいずれの場合も、画素毎に、画像情報に対して４ビットの付加情報が付加されている。付加情報は、画像情報の種類（例えば、テキスト、写真など）を示す情報などを含む。

図３は、第１モードにおけるパケットのフォーマットを示す図である。パケットの先頭（左端）から順に、ＩＭＧ１からＩＭＧ４は、それぞれ１画素分の画像情報（８ビット）である。ＴＡＧ１−２は、ＩＭＧ１に付加された付加情報（４ビット）と、ＩＭＧ２に付加された付加情報（４ビット）である。ＴＡＧ３−４は、ＩＭＧ３に付加された付加情報（４ビット）と、ＩＭＧ４に付加された付加情報（４ビット）である。このように、第１モードにおいて、パケット生成部４０は、４画素分の画像情報（合計４バイト）と、この４画素に付加された付加情報（合計２バイト）とを含む合計６バイトのデータを１組として、８４バイト（１４組、５６画素分）のペイロードを有するパケットを生成する（第１生成手段）。

図４は、第２モードにおけるパケットのフォーマットを示す図である。パケットの先頭（左端）から順に、ＩＭＧ１からＩＭＧ４は、それぞれ１画素分の画像情報（１０ビット）のうちの下位８ビットの画像情報である。ＩＭＧ１−４は、ＩＭＧ１からＩＭＧ４に対応する画素の画像情報のうちの上位２ビットの画像情報である。図５は、ＩＭＧ１−４の構成を示す図である。ＩＭＧ１−４は、ＩＭＧ１からＩＭＧ４に対応する上位２ビットの画像情報を定められた順番で並べることによって生成される。この例では、上位２ビットの画像情報がＩＭＧ４、ＩＭＧ３、ＩＭＧ２、ＩＭＧ１の順に並べられている。

図４の説明に戻る。ＴＡＧ１−２は、ＩＭＧ１に付加された付加情報（４ビット）と、ＩＭＧ２に付加された付加情報（４ビット）である。ＴＡＧ３−４は、ＩＭＧ３に付加された付加情報（４ビット）と、ＩＭＧ４に付加された付加情報（４ビット）である。このように、第２モードにおいて、パケット生成部４０は、４画素分の下位８ビットの画像情報（合計４バイト）と、この４画素に対応する上位２ビットの画像情報（合計１バイト）と、この４画素に付加された付加情報（合計２バイト）とを含む合計７バイトのデータを１組として、８４バイト（１２組、４８画素分）のペイロードを有するパケットを生成する（第２生成手段）。

本実施形態では、第１モードと第２モードとでペイロード長が共通である。第１モードでは、６バイトのデータを１組とし、第２モードでは、７バイトのデータを１組とする。６と７の最小公倍数は４２であるが、本実施形態では、４２の２倍の８４バイトをペイロード長に定めた。その理由は、以下のとおりである。

パケットの１つ１つには、ＳＯＰ（Start of Packet）や、パケットの送信先のアドレス、送信元のアドレスなどの情報が付随する。これらの情報は、ペイロード長とは無関係に一定のデータ量を有するため、ペイロード長を長くするほど、伝送が効率的に行われることになる。一方で、パケットの１つ１つには、１ビットの訂正符号が付加されるが、ペイロード長を長くし過ぎると、２ビットのエラーが起きる可能性が高まる。従って、ペイロード長は、伝送効率と２ビットエラーの発生確率とのバランスを考慮して定めることが必要であり、その一例として、本実施形態では、ペイロード長が８４バイトに定められている。

パケット生成部４０によって生成されたパケットは、前述のとおり、８Ｂ／１０Ｂエンコーダ４２、Ｐ／Ｓ変換器４４による処理を経て通信装置１０Ａから通信装置１０Ｂに送信される。ここで、通信装置１０Ｂには、通信装置１０Ａから送信されたパケットの構成を示すパケット構成情報が送信される。パケット構成情報は、例えば、パケットが８ビットデータから生成されたか、１０ビットデータから生成されたかを判別するための情報である。パケット構成情報は、パケットの送信の前に１回だけ送信されるようにしてもよいし、各パケットに含まれていてもよい。送信されたパケットは、Ｓ／Ｐ変換器５２、１０Ｂ／８Ｂデコーダ５４による処理を経て、パケット変換部５６に出力される。

パケット変換部５６は、受信したパケットが８ビットデータから生成されたか、１０ビットデータから生成されたかをパケット構成情報によって判別し、判別の結果に応じて、パケットを画像情報に変換する。すなわち、１０ビットデータから生成されたパケットの場合、画素毎に、画像情報の上位２ビットと下位８ビットをパケットから取り出して、これらをつなぎ合わせて１０ビットの画像情報に変換する。変換後の画像情報は、画像情報バッファ３４に書き込まれる。

本実施形態によれば、解像度が８ビットのデータの伝送に用いられるものと共通の固定長（８４バイト）のパケットフォーマットを用いて、伝送効率を低下させることなく解像度が１０ビットのデータが伝送される。

＜変形例＞
実施形態を次のように変形してもよい。また、複数の変形例を組み合わせてもよい。
＜変形例１＞
上記の実施形態では、解像度が８ビットのデータと１０ビットのデータとで共通のパケットフォーマットを用いる例を示したが、これ以外の解像度のデータに本発明を適用してもよい。パケット生成部４０の機能をデータのビット数を一般化して表すと、以下のとおりである。

パケット生成部４０は、第１モードにおいて、画素毎にｍビットの画像情報とｐビットの付加情報とを有する第１データから、ａ画素分の第１データの組を複数含むｂバイトのペイロードを有するパケットを生成する（第１生成手段）。また、パケット生成部４０は、第２モードにおいて、画素毎にｎビットの画像情報とｐビットの付加情報とを有する第２データから、ａ画素分の第２データの組を複数含むｂバイトのペイロードを有するパケットを生成する（第２生成手段）。ここで、ｐ＜ｍ＜ｎである。ａは、（ｎ−ｍ）×ａが８の倍数となるように定められている。ｂは、ａ画素分の第１データの組のバイト数と、ａ画素分の第２データの組のバイト数との最小公倍数に基づいて定められている。

上記の実施形態で示した例は、ｍ＝８、ｎ＝１０、ｐ＝４の例であり、この場合、最小のａは、４となる。すると、ａ画素分の第１データの組のバイト数は、６バイトとなり、ａ画素分の第２データの組のバイト数は、７バイトとなるから、その最小公倍数は、４２となる。

別の例として、例えば、ｍ＝８、ｎ＝１２、ｐ＝４とすると、ａ＝２となる。すると、ａ画素分の第１データの組のバイト数は、３バイトとなり、ａ画素分の第２データの組のバイト数は、４バイトとなるから、その最小公倍数は、１２となる。実施形態で示したとおり、ペイロード長は、この最小公倍数の整数倍の値から、伝送効率と２ビットエラーの発生確率とのバランスを考慮して定められる。

＜変形例２＞
パケット変換部５６の機能をデータのビット数を一般化して表すと、以下のとおりである。パケット変換部５６は、第１モードにおいて、ａ画素分の第１データの組を複数含むｂバイトのペイロードを有するパケットを、画素毎にｍビットの画像情報とｐビットの付加情報とを有する第１データに変換する。また、パケット変換部５６は、第２モードにおいて、ａ画素分の第２データの組を複数含むｂバイトのペイロードを有するパケットを、画素毎にｎビットの画像情報とｐビットの付加情報とを有する第２データに変換する。ここで、ｐ＜ｍ＜ｎである。ａは、（ｎ−ｍ）×ａが８の倍数となるように定められている。ｂは、ａ画素分の第１データの組のバイト数と、ａ画素分の第２データの組のバイト数との最小公倍数に基づいて定められている。

＜変形例３＞
画像情報に付加情報が付加されていない場合に本発明を適用してもよい。例えば、ｍ＝８、ｎ＝１０、ｐ＝０とすると、この場合、最小のａは、４となる。すると、ａ画素分の第１データの組のバイト数は、４バイトとなり、ａ画素分の第２データの組のバイト数は、５バイトとなるから、その最小公倍数は、２０となる。

＜変形例４＞
上記の実施形態では、４画素分の画像情報と付加情報とを１組とする例を示したが、この場合、画像情報Ｉ／Ｆ２６が、画像情報と付加情報とを４画素分ずつ画像情報バッファ３４に書き込むようにしてもよい。

＜変形例５＞
上記の実施形態では、図３乃至５に示すようにパケット内のデータが配列されているが、１組のデータ（実施形態では、４画素分）内において、画像情報や付加情報は、予め定められた配列であればどのように配列されていてもよい。

＜変形例６＞
通信装置１０は、制御部２０がプログラムを実行することによって上記の機能を実現するように構成されていてもよいし、上記の機能がハードウェア回路で実装されていてもよい。また、このプログラムを、光記録媒体、半導体メモリ等、コンピュータで読み取り可能な記録媒体に記録して提供し、この記録媒体からプログラムを読み取って通信装置１０にインストールするようにしてもよい。また、このプログラムを電気通信回線で提供してもよい。

１０、１０Ａ、１０Ｂ…通信装置、１６、１６Ａ，１６Ｂ…伝送路、２０…制御部、２２…通信処理部、２４…制御情報Ｉ／Ｆ、２６…画像情報Ｉ／Ｆ、３０…情報記憶部、３２…制御情報バッファ、３４…画像情報バッファ、３６…制御用レジスタ群、４０…パケット生成部、４２…８Ｂ／１０Ｂエンコーダ、４４…Ｐ／Ｓ変換器、４６…送信部、５０…受信部、５２…Ｓ／Ｐ変換器、５４…１０Ｂ／８Ｂデコーダ、５６…パケット変換部、１００…画像処理装置、２００…画像形成装置

Claims (3)

1. 画素毎にｍビットの画像情報を有する第１データから、ａ画素分の前記第１データの組を複数含むｂバイトのペイロードを有するパケットを生成する第１生成手段と、
   画素毎にｎビットの画像情報を有する第２データから、ａ画素分の前記第２データの組を複数含むｂバイトのペイロードを有するパケットを生成する第２生成手段と
   を有し（ただし、ｍ＜ｎ）、
   ａは、（ｎ−ｍ）×ａが８の倍数となるように定められており、
   ｂは、ａ画素分の前記第１データの組のバイト数と、ａ画素分の前記第２データの組のバイト数との最小公倍数に基づいて定められている
   パケット生成装置。
2. 前記第１生成手段は、画素毎にｍビットの画像情報とｐビットの付加情報とを有する前記第１データから、ａ画素分の前記第１データの組を複数含むｂバイトのペイロードを有するパケットを生成し、
   前記第２生成手段は、画素毎にｎビットの画像情報とｐビットの付加情報とを有する前記第２データから、ａ画素分の前記第２データの組を複数含むｂバイトのペイロードを有するパケットを生成する（ただし、ｐ＜ｍ＜ｎ）
   請求項１に記載のパケット生成装置。
3. コンピュータを、
   画素毎にｍビットの画像情報を有する第１データから、ａ画素分の前記第１データの組を複数含むｂバイトのペイロードを有するパケットを生成する第１生成手段と、
   画素毎にｎビットの画像情報を有する第２データから、ａ画素分の前記第２データの組を複数含むｂバイトのペイロードを有するパケットを生成する第２生成手段
   として機能させるためのプログラムであって（ただし、ｍ＜ｎ）、
   ａは、（ｎ−ｍ）×ａが８の倍数となるように定められており、
   ｂは、ａ画素分の前記第１データの組のバイト数と、ａ画素分の前記第２データの組のバイト数との最小公倍数に基づいて定められている
   プログラム。

Images