CN106162026A - 一种hdmi ip系统及其构架方法 - Google Patents

一种hdmi ip系统及其构架方法 Download PDF

Info

Publication number
CN106162026A
CN106162026A CN201510197576.6A CN201510197576A CN106162026A CN 106162026 A CN106162026 A CN 106162026A CN 201510197576 A CN201510197576 A CN 201510197576A CN 106162026 A CN106162026 A CN 106162026A
Authority
CN
China
Prior art keywords
hdmi
module
data
power
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510197576.6A
Other languages
English (en)
Inventor
胡湘宏
熊晓明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Foshan Bead Microelectronics Co Ltd
Original Assignee
Foshan Bead Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Foshan Bead Microelectronics Co Ltd filed Critical Foshan Bead Microelectronics Co Ltd
Priority to CN201510197576.6A priority Critical patent/CN106162026A/zh
Publication of CN106162026A publication Critical patent/CN106162026A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提出一种HDMI IP系统及其构架方法，该系统包括音频处理模块，视频处理模块，HDMI编码模块，HDCP加密模块及串行模块。本发明还提出了该系统的构架方法，利用现有的低功耗方法，做成高性能的HDMI IP核。本发明的构架方法采用优化的状态编码技术方法改进已有的verilog RTL代码；采用电源关断与状态保持电源门控方法，将经过FPGA板验证过的HDMI功能verilog RTL代码综合成具体电路网表，做成IP软核；采用低功耗时钟树综合方法和电源关断与状态保持电源门控方法，进一步综合成电路版图结构，做成IP硬核，从而形成高性能HDMI IP系统，可以作为HDMI功能模块，集成到芯片，达到降低功耗、减少成本的目的。

Description

一种HDMI IP系统及其构架方法
技术领域
本发明涉及HDMI领域，尤其涉及HDMI IP系统及其构架方法。
背景技术
HDMI(High Definition Multimedia Interface)全称是高清晰多媒体接口，从2002年9月发布HDMI规范1.0版，至今已更新到HDMI规范2.0版本。在商业产品化方面，HDMI接口也已经发展的比较成熟。但是这些商品多数只是单独的一个HDMI芯片，没有与其他功能模块芯片结合起来，芯片与芯片之间需要连线，造成了成本的浪费，功耗的增加，也不利于产品体积缩小化的需求。
发明内容
本发明的目的是为了解决上述现有技术中存在的问题，提出一种新的HDMI IP系统及其构架方法，本发明的系统及其构架方法扩展了现有的HDMI芯片功能的同时，更有利于做成IP核，方便与其他系统的集成。片上芯片是一种趋势，最显著的效果是产品的功耗降低、体积缩小和成本减少。
本发明所提供的HDMI IP系统，包括音频处理模块、视频处理模块、HDMI编码模块、HDMI编码模块、HDCP加密模块及串行模块。音频处理模块根据HDMI Specification规范对音频数据及辅助数据进行打包处理；视频处理模块根据视频像素颜色空间转换规则将YCbCr4：2：2或YCbCr4：2：2转换成RGB格式；HDMI编码模块根据HDMI Specification规范规定的TMDS或TERC4编码方法对视频数据、数据岛数据进行编码；HDCP加密模块对音、视频数据加密；串行模块根据HDMI Specification规范将已经过编码处理的并行数据转成串行数据。
较佳地，还包括用于对经过处理的音、视频数据进行存储的存储模块。
较佳地，还包括I2C模块，用于实现HDMI系统与其他系统之间的数据传输交换。
本发明同时提供了一种HDMI IP系统的构架方法，包括如下步骤：步骤1：采用优化的状态编码方法改进已有的HDMI模块的verilog RTL代码，并经过FPGA板验证；步骤2：运用synopsys公司的Design Compiler工具，采用电源关断与状态保持电源门控方法，把经FPGA板验证过的verilog代码转换成具体的电路网表；步骤3：经过仿真及低功耗功能验证电路网表，作为IP软核以供使用；步骤4：运用synopsys公司的IC Compiler工具，采用低功耗时钟树综合方法和电源关断与状态保持电源门控方法，把步骤3的电路网表综合成具体的电路版图结构；步骤5：经过后仿真及低功耗功能验证电路版图结构，实现HDMI功能，作为IP 硬核以供使用。
本发明的HDMI IP系统及其构架方法采用优化的状态编码技术方法改进已有的verilog RTL代码；采用电源关断与状态保持电源门控方法，将经过FPGA板验证过的HDMI功能verilog RTL代码综合成具体电路网表，做成IP软核；采用低功耗时钟树综合方法和电源关断与状态保持电源门控方法，进一步综合成电路版图结构，做成IP硬核，从而形成高性能HDMI IP系统，可以作为HDMI功能模块，集成到芯片，达到降低功耗、减少成本的目的。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1是本发明的HDMI IP系统的结构示意图；
图2是本发明的HDMI IP系统的原理示意图；
图3是本发明的HDMI IP系统的构架方法的流程图。
具体实施例
下面结合附图和实施例对发明进行详细的说明。应该理解，对具体实施例的说明仅仅用以解释本发明提出的技术方案，并非限定本发明。基于本发明中的实施例，相关领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
参考图1，本发明所提出的HDMI IP系统，可以做成一种IP核，该实现方法与其他实现方法相比，在于他功能更加完善，更加易于与其他IP核集成在一块芯片上。该高性能HDMI IP系统包括音频处理模块，对音频数据及辅助数据进行打包处理；视频处理模块，根据视频像素颜色空间转换规则将YCbCr4：2：2或YCbCr4：2：2转换成RGB格式；HDMI编码模块，根据HDMI Specification规定的TMDS、TERC4等编码方法对视频数据、数据岛数据进行编码；HDCP(High-bandwidth Digital Content Protection，高带宽数字内容保护技术)加密模块对音、视频信号加密；串行模块，将经过编码处理的10bits并行数据转成串行数据。整个处理流程都符合HDMI Specification的规定。
参考图2，该高性能的HDMI IP系统构成的详细描述如下：对音频、辅助数据进行打包处理，打包成包数据后加密存储；对视频数据进行颜色空间转换，转换成RGB格式的数据后加密存储；在数据处理的同时，按CEA861-D规定的视频格式，产生行信号HSYNC及场信号VSYNC，接下来产生更具体的字节控制信号，vde视频使能信号、ade数据岛使能信号及ctl[3：0]报文头信号；接下来是对三种操作模式运用不同的编码规则进行编码。最后是将经过编码处理的10bits并行数据转成串行数据发送出去。
参考图3，该HDMI IP系统的构架方法包括如下步骤：
步骤S01：采用优化的状态编码方法改进已有的HDMI模块的verilog RTL代码，经过FPGA板验证可实现预期功能；
步骤S02：运用synopsys公司的Design Compiler工具，采用电源关断(PSO)与状态保持电源门控(SRPG)技术，把经FPGA板验证过的verilog代码综合成具体的电路网表；
步骤S03：经过仿真及低功耗功能验证电路网表，可实现HDMI功能，作为IP软核使用；
步骤S04：运用synopsys公司的IC Compiler工具，采用低功耗时钟树综合(LPCTS)技术和电源关断(PSO)与状态保持电源门控(SRPG)技术，把步骤3的电路网表综合成具体的电路版图结构，由布图工具IC Compiler先全局布线再详细布线分两步来完成；
步骤S05：经过后仿真及低功耗功能验证电路版图结构，可实现HDMI功能，作为IP硬核使用。
本发明的HDMI IP系统及其构架方法采用优化的状态编码技术方法改进已有的verilog RTL代码；采用电源关断与状态保持电源门控方法，将经过FPGA板验证过的HDMI功能verilog RTL代码综合成具体电路网表，做成IP软核；采用低功耗时钟树综合方法和电源关断与状态保持电源门控方法，进一步综合成电路版图结构，做成IP硬核，从而形成高性能HDMI IP系统，可以作为HDMI功能模块，集成到芯片，达到降低功耗、减少成本的目的。
以上对本发明实施例所提供的一种HDMI IP系统及其构架方法，进行了详细介绍，本发明中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (5)

1.一种HDMI IP系统，其特征在于，包括：
音频处理模块，根据HDMI Specification规范对音频数据及辅助数据进行打包处理；
视频处理模块，根据视频像素颜色空间转换规则将YCbCr4∶2∶2或YCbCr4∶2∶2转换成RGB格式；
HDMI编码模块，根据HDMI Specification规范规定的TMDS或TERC4编码方法对视频数据、数据岛数据进行编码；
HDCP加密模块，对音、视频数据加密；
串行模块，根据HDMI Specification规范将已经过编码处理的并行数据转成串行数据。
2.如权利要求1所述的HDMI IP系统，其特征在于，还包括用于对经过处理的音、视频数据进行存储的存储模块。
3.如权利要求1所述的HDMI IP系统，其特征在于，还包括I2C模块，用于实现HDMI系统与其他系统之间的数据传输交换。
4.一种HDMI IP系统的构架方法，其特征在于，包括如下步骤：
步骤1：采用优化的状态编码方法改进已有的HDMI模块的verilog RTL代码，并经过FPGA板验证；
步骤2：运用synopsys公司的Design Compiler工具，采用电源关断与状态保持电源门控方法，把经FPGA板验证过的verilog代码转换成具体的电路网表；
步骤3：经过仿真及低功耗功能验证电路网表，作为IP软核以供使用；
步骤4：运用synopsys公司的IC Compiler工具，采用低功耗时钟树综合方法和电源关断与状态保持电源门控方法，把步骤3的电路网表综合成具体的电路版图结构；
步骤5：经过后仿真及低功耗功能验证电路版图结构，实现HDMI功能，作为IP硬核以供使用。
5.如权利要求4所述的HDMI IP系统，其特征在于，对已有的HDMI模块的verilog代码进行改进，使其兼容其他功能模块并作为高性能HDMI IP核集成到其他模块。
CN201510197576.6A 2015-04-21 2015-04-21 一种hdmi ip系统及其构架方法 Pending CN106162026A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510197576.6A CN106162026A (zh) 2015-04-21 2015-04-21 一种hdmi ip系统及其构架方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510197576.6A CN106162026A (zh) 2015-04-21 2015-04-21 一种hdmi ip系统及其构架方法

Publications (1)

Publication Number Publication Date
CN106162026A true CN106162026A (zh) 2016-11-23

Family

ID=57346868

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510197576.6A Pending CN106162026A (zh) 2015-04-21 2015-04-21 一种hdmi ip系统及其构架方法

Country Status (1)

Country Link
CN (1) CN106162026A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106941596A (zh) * 2017-03-15 2017-07-11 深圳朗田亩半导体科技有限公司 一种信号处理方法及装置

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101282413A (zh) * 2008-04-11 2008-10-08 青岛海信电器股份有限公司 Hdmi串口通信电路
CN101331771A (zh) * 2006-05-16 2008-12-24 索尼株式会社 通信系统、发送设备、接收设备、通信方法及程序
CN101340601A (zh) * 2008-08-15 2009-01-07 北京航空航天大学 数字电视测量接收机
CN101355641A (zh) * 2007-07-26 2009-01-28 三星电子株式会社 视频设备和用于识别视频设备的数字接口的方法
CN101465985A (zh) * 2008-12-05 2009-06-24 深圳创维－Rgb电子有限公司 电视机双hdmi信号接收端的处理电路
CN101472124A (zh) * 2007-12-25 2009-07-01 宏碁股份有限公司 数字图像信号转换系统与方法
CN101540160A (zh) * 2009-02-27 2009-09-23 上海长臣电子设备有限公司 拼屏系统及其控制方法
CN101833589A (zh) * 2009-03-13 2010-09-15 新思科技有限公司 加速项目启动和出带的方法和设备
CN102714753A (zh) * 2010-01-14 2012-10-03 晶像股份有限公司 简约信道格式的多信道信号的传输与检测
CN202475638U (zh) * 2011-12-23 2012-10-03 深圳市巨潮科技有限公司 一种多路复合hdmi音频视频信号的转换装置
US20130195160A1 (en) * 2012-01-27 2013-08-01 Apple.Inc. Methods and apparatus for error rate estimation

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101331771A (zh) * 2006-05-16 2008-12-24 索尼株式会社 通信系统、发送设备、接收设备、通信方法及程序
CN101355641A (zh) * 2007-07-26 2009-01-28 三星电子株式会社 视频设备和用于识别视频设备的数字接口的方法
CN101472124A (zh) * 2007-12-25 2009-07-01 宏碁股份有限公司 数字图像信号转换系统与方法
CN101282413A (zh) * 2008-04-11 2008-10-08 青岛海信电器股份有限公司 Hdmi串口通信电路
CN101340601A (zh) * 2008-08-15 2009-01-07 北京航空航天大学 数字电视测量接收机
CN101465985A (zh) * 2008-12-05 2009-06-24 深圳创维－Rgb电子有限公司 电视机双hdmi信号接收端的处理电路
CN101540160A (zh) * 2009-02-27 2009-09-23 上海长臣电子设备有限公司 拼屏系统及其控制方法
CN101833589A (zh) * 2009-03-13 2010-09-15 新思科技有限公司 加速项目启动和出带的方法和设备
CN102714753A (zh) * 2010-01-14 2012-10-03 晶像股份有限公司 简约信道格式的多信道信号的传输与检测
CN202475638U (zh) * 2011-12-23 2012-10-03 深圳市巨潮科技有限公司 一种多路复合hdmi音频视频信号的转换装置
US20130195160A1 (en) * 2012-01-27 2013-08-01 Apple.Inc. Methods and apparatus for error rate estimation

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106941596A (zh) * 2017-03-15 2017-07-11 深圳朗田亩半导体科技有限公司 一种信号处理方法及装置
CN106941596B (zh) * 2017-03-15 2020-05-22 深圳朗田亩半导体科技有限公司 一种信号处理方法及装置

Similar Documents

Publication Publication Date Title
TWI746878B (zh) 高頻寬記憶體系統以及邏輯裸片
US8886846B2 (en) Flexible implementation of serial bus support over display interface
CN109447225B (zh) 一种高速安全加密Micro SD卡
TWI493335B (zh) 多工ｈｄｍｉ除錯排線之方法與設備
CN102176213B (zh) 基于fpga的avs解码芯片验证平台装置及方法
US20220101809A1 (en) Combined panel self-refresh (psr) and adaptive synchronization systems and methods
CN106970894A (zh) 一种基于Arria10的FPGA异构加速卡
CN103607581A (zh) 基于三维图像视频监控图像显示方法
CN104182696A (zh) 一种基于Avalon接口的AES算法IP核的设计方法
US20150062111A1 (en) Systems, system components and methods for operating the same
CN202855261U (zh) 异步led显示屏全彩同步播放控制系统
JP2014504479A (ja) 高度デジタルテレビに関するマルチメディアｉ／ｏシステムアーキテクチャ
CN106162026A (zh) 一种hdmi ip系统及其构架方法
CN102682465A (zh) 3d格式转换系统和方法
WO2017113560A1 (zh) 一种显示控制电路及显示装置
TWI529537B (zh) 具有移動高畫質連接埠之顯示器及其信號處理方法
CN203931450U (zh) Led显示屏信息发布系统
CN106095360B (zh) 基于调色板的图像处理方法和图像处理装置
US9455706B2 (en) Dual-rail encoding
CN2794074Y (zh) 用于机顶盒的硬件配置信息存取电路
CN205827396U (zh) 一种增强型统一读写器
CN203038663U (zh) 基于云计算的云音乐播放器
CN101404718A (zh) 一种模块化多功能的嵌入式音视频编解码装置
CN101212585B (zh) 一种数模一体机的信号处理装置
CN204242036U (zh) 一种紧凑型图卡设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20161123

WD01 Invention patent application deemed withdrawn after publication