JP2009135801A - 映像信号送信装置、映像信号受信装置及び映像信号伝送システム - Google Patents

映像信号送信装置、映像信号受信装置及び映像信号伝送システム Download PDF

Info

Publication number
JP2009135801A
JP2009135801A JP2007311150A JP2007311150A JP2009135801A JP 2009135801 A JP2009135801 A JP 2009135801A JP 2007311150 A JP2007311150 A JP 2007311150A JP 2007311150 A JP2007311150 A JP 2007311150A JP 2009135801 A JP2009135801 A JP 2009135801A
Authority
JP
Japan
Prior art keywords
packet
signal
video signal
packet signals
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007311150A
Other languages
English (en)
Other versions
JP4805900B2 (ja
Inventor
Seiichi Ozawa
誠一 小沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THine Electronics Inc
Original Assignee
THine Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2007311150A priority Critical patent/JP4805900B2/ja
Application filed by THine Electronics Inc filed Critical THine Electronics Inc
Priority to ES15162516.7T priority patent/ES2642280T3/es
Priority to US12/599,768 priority patent/US8780932B2/en
Priority to PCT/JP2008/069859 priority patent/WO2009069430A1/ja
Priority to ES11184046T priority patent/ES2426409T3/es
Priority to EP15162516.7A priority patent/EP2908536B1/en
Priority to EP08855718A priority patent/EP2154889A4/en
Priority to CN2008800138391A priority patent/CN101669365B/zh
Priority to KR1020097013075A priority patent/KR101342835B1/ko
Priority to EP20110184046 priority patent/EP2421262B1/en
Priority to TW097145228A priority patent/TWI481259B/zh
Publication of JP2009135801A publication Critical patent/JP2009135801A/ja
Application granted granted Critical
Publication of JP4805900B2 publication Critical patent/JP4805900B2/ja
Priority to US14/294,306 priority patent/US9036081B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
    • H04N21/4408—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving video stream encryption, e.g. re-encrypting a decrypted video stream for redistribution in a home network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M9/00—Parallel/series conversion or vice versa
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/4104—Peripherals receiving signals from specially adapted client devices
    • H04N21/4122—Peripherals receiving signals from specially adapted client devices additional display device, e.g. video projector
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/436—Interfacing a local distribution network, e.g. communicating with another STB or one or more peripheral devices inside the home
    • H04N21/4363—Adapting the video stream to a specific local network, e.g. a Bluetooth® network
    • H04N21/43632—Adapting the video stream to a specific local network, e.g. a Bluetooth® network involving a wired protocol, e.g. IEEE 1394
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
    • H04N21/4405—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving video stream decryption
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Synchronizing For Television (AREA)

Abstract

【課題】信号線の数を減らし、且つ、映像信号の階調ビット数の変化に対応可能な映像信号送信装置、映像信号受信装置及び映像信号伝送システムを提供する。
【解決手段】本発明の一実施形態に係る映像信号送信装置１０は、映像信号と、シンク信号と、データイネーブル信号とを受けて、データイネーブル信号に基づいて、映像信号とシンク信号とを、映像信号の階調ビット数に応じたパケットのバイト数でパケット処理することによって複数のパケット信号を生成するパッカー１１と、複数のパケット信号をエンコード処理することによって複数のエンコードパケット信号を生成するエンコード部１５と、複数のエンコードパケット信号をパラレル−シリアル変換することによってシリアルパケット信号を生成するシリアライザー１４とを備え、パッカー１１は、パケットのバイト数に応じたパルス幅のパルスを含む制御信号を生成し、エンコード部１５は、パッカーからの制御信号におけるパルスに対応するパケット信号の部分を、他の部分と異なるエンコード処理する。
【選択図】図２

Description

本発明は、映像信号送信装置と、映像信号受信装置と、これらの映像信号送信装置及び映像信号受信装置を用いた映像信号伝送システムとに関するものである。
ＬＣＤやＰＤＰパネルなどに映像信号を伝送する映像信号伝送システムが知られている。この種の映像信号伝送システムでは、映像信号送信装置と映像信号受信装置との間で、ＲＧＢごとの映像信号や、データイネーブル信号、シンク信号などの複数の信号が伝送される。
従来、映像信号送信装置と映像信号受信装置との間では、信号ごとに信号線をそれぞれ用いるのが一般的である。しかしながら、このような手法は、物理的な信号線の数が増えてしまうという問題がある。このような問題点に関し、特許文献１では、複数のデータやクロックを多重化して信号線の数を減らす、という構成が提案されている。
特開２００５−１４２８７２号公報
ところで、映像信号伝送システムでは、映像信号やシンク信号などをパケット化することがある。また、映像信号伝送システムでは、映像信号の階調ビット数に応じて１ピクセル毎のパケットのバイト数が異なることがある。しかしながら、特許文献１に記載の映像信号伝送システムでは、映像信号の１ピクセル毎のパケットのバイト数の変化、すなわち映像信号の階調ビット数の変化に対応できない、という問題があった。
そこで、本発明は、信号線の数を減らし、且つ、映像信号の階調ビット数の変化に対応可能な映像信号送信装置、映像信号受信装置及び映像信号伝送システムを提供することを目的としている。
本発明の映像信号送信装置は、（ａ）映像信号と、シンク信号と、データイネーブル信号とを受けて、データイネーブル信号に基づいて、映像信号とシンク信号とを、映像信号の階調ビット数に応じたパケットのバイト数でパケット処理することによって複数のパケット信号を生成するパッカーと、（ｂ）パッカーからの複数のパケット信号をエンコード処理することによって複数のエンコードパケット信号を生成するエンコード部と、（ｃ）エンコード部からの複数のエンコードパケット信号をパラレル−シリアル変換することによってシリアルパケット信号を生成するシリアライザーとを備え、（ｄ）パッカーは、パケットのバイト数に応じたパルス幅のパルスを含む制御信号を生成し、（ｅ）エンコード部は、パッカーからの制御信号におけるパルスが存在する期間に対応するパケット信号の部分を、他の部分と異なるエンコード処理を行う。
この映像信号送信装置によれば、エンコード部によって、パッカーからの制御信号におけるパルスが存在する期間に対応するパケット信号の部分が、他の部分と異なるエンコード処理が行われるので、対向する映像信号受信装置では、デコードする際に制御信号を再生することができる。この制御信号はパルスを含み、このパルスのパルス幅はパケットのバイト数に応じているので、対向する映像信号受信装置では、再生した制御信号におけるパルスのパルス幅によってパケットのバイト数、すなわち映像信号の階調ビット数を判別することができる。その結果、映像信号の階調ビット数が変化し、映像信号送信装置において映像信号の１ピクセル毎のパケットのバイト数が異なっても、対向する映像信号受信装置では、映像信号を適切に再生することができる。
また、この映像信号送信装置によれば、シリアライザーによって、送信信号がパラレル−シリアル変換されるので、信号線の数を減らすことができる。
上記したエンコード部は、（ａ）パッカーからの複数のパケット信号をスクランブル処理することによって複数のスクランブルパケット信号を生成するスクランブラーと、（ｂ）スクランブラーからの複数のスクランブルパケット信号をエンコード処理することによって複数のエンコードパケット信号を生成するエンコーダとを有し、（ｃ）スクランブラーは、制御信号のパルスが存在する期間に対応するパケット信号の部分をスクランブル処理せず、（ｄ）エンコーダは、制御信号のパルスが存在する期間に対応するスクランブルパケット信号の部分を、他の部分と異なるエンコード処理を行う。
映像信号送信装置では、信号をスクランブル処理することがある。この映像信号送信装置によれば、スクランブラーは、制御信号のパルスが存在する期間に対応するパケット信号の部分をスクランブル処理しないので、対向する映像信号受信装置では、制御信号を適切に再生することができ、再生した制御信号からパケットのバイト数、すなわち映像信号の階調ビット数を適切に判別することができる。
本発明の映像信号受信装置は、上記したシリアルパケット信号を受ける映像信号受信装置であって、（ａ）シリアルパケット信号をシリアル−パラレル変換することによって複数のエンコードパケット信号を再生するデシリアライザーと、（ｂ）デシリアライザーからの複数のエンコードパケット信号をデコード処理することによって複数のパケット信号を再生するデコード部と、（ｃ）デコード部からの複数のパケット信号をアンパケット処理することによって映像信号と、シンク信号と、データイネーブル信号とを再生するアンパッカーとを備え、（ｄ）デコード部は、複数のエンコードパケット信号の部分であって、他の部分と異なるエンコード処理が行われた部分の期間に応じたパルス幅のパルスを含む制御信号を再生し、（ｅ）アンパッカーは、デコード部からの制御信号におけるパルスのパルス幅によってパケットのバイト数を判別し、当該パケットのバイト数に応じて複数のパケット信号をアンパケット処理する。
この映像信号受信装置によれば、デコード部によって、複数のエンコードパケット信号の部分であって、他の部分と異なるエンコード処理が行われた部分の期間に応じたパルス幅のパルスを含む制御信号が再生される。上記したように、この制御信号におけるパルスのパルス幅はパケットのバイト数に応じているので、アンパッカーでは、制御信号におけるパルスのパルス幅によってパケットのバイト数、すなわち映像信号の階調ビット数を判別することができ、このパケットのバイト数に応じて前記複数のパケット信号がアンパケット処理される。したがって、映像信号の階調ビット数が変化し、映像信号送信装置において映像信号の１ピクセル毎のパケットのバイト数が異なっても、映像信号受信装置では、映像信号を適切に再生することができる。
また、この映像信号受信装置によれば、デシリアライザーによって、受信信号がシリアル−パラレル変換されるので、信号線の数を減らすことができる。
本発明の別の映像信号受信装置は、上記したシリアルパケット信号を受ける映像信号受信装置であって、（ａ）シリアルパケット信号をシリアル−パラレル変換することによって複数のエンコードパケット信号を再生するデシリアライザーと、（ｂ）デシリアライザーからの複数のエンコードパケット信号をデコード処理することによって複数のパケット信号を再生するデコード部と、（ｃ）デコード部からの複数のパケット信号をアンパケット処理することによって映像信号と、シンク信号と、データイネーブル信号とを再生するアンパッカーとを備え、（ｄ）アンパッカーは、映像信号の階調ビット数に応じたパケットのバイト数の設定値を受けて、パケットのバイト数の設定値に応じて複数のパケット信号をアンパケット処理する。
この映像信号受信装置によれば、アンパッカーによって、映像信号の階調ビット数に応じたパケットのバイト数の設定値に応じて複数のパケット信号がアンパケット処理される。したがって、映像信号の階調ビット数が変化し、映像信号送信装置において映像信号の１ピクセル毎のパケットのバイト数が変化しても、映像信号受信装置では、パケットのバイト数の設定値を変更することによって映像信号を適切に再生することができる。
また、この映像信号受信装置によれば、デシリアライザーによって、受信信号がシリアル−パラレル変換されるので、信号線の数を減らすことができる。
上記したデコード部は、（ａ）デシリアライザーからの複数のエンコードパケット信号をデコード処理することによって複数のスクランブルパケット信号を再生するデコーダと、（ｂ）デコーダからの複数のスクランブルパケット信号をデスクランブル処理することによって複数のパケット信号を再生するデスクランブラーとを有し、（ｃ）デコーダは、複数のエンコードパケット信号における他の部分と異なるエンコード処理が行われた部分の期間に応じたパルス幅のパルスを含む制御信号を再生し、（ｄ）デスクランブラーは、制御信号のパルスが存在する期間に対応するパケット信号の部分をデスクランブル処理しない。
この映像信号受信装置によれば、デスクランブラーは、制御信号のパルスが存在する期間に対応するパケット信号の部分をスクランブル処理しないので、制御信号からパケットのバイト数、すなわち映像信号の階調ビット数を適切に判別することができる。
本発明の映像信号伝送システムは、上記した映像信号送信装置と、上記した映像信号受信装置とを備える。
この映像信号伝送システムによれば、上記したように、映像信号の階調ビット数が変化しても、映像信号送信装置では、映像信号の１ピクセル毎のパケットのバイト数を異ならせ、映像信号受信装置では、映像信号の１ピクセル毎のパケットのバイト数を判別して、映像信号を適切に再生することができるので、映像信号を適切に送受信することができる。
また、この映像信号伝送システムによれば、上記したように、映像信号送信装置ではシリアライザーによって送信信号がパラレル−シリアル変換され、映像信号受信装置ではデシリアライザーによって受信信号がシリアル−パラレル変換されるので、信号線の数を減らすことができる。
また、この映像信号伝送システムによれば、信号をスクランブル処理しても、制御信号を適切に再生することができ、再生した制御信号からパケットのバイト数、すなわち映像信号の階調ビット数を適切に判別することができる。
本発明によれば、信号線の数を減らし、且つ、映像信号の階調ビット数の変化に対応可能な映像信号送信装置、映像信号受信装置及び映像信号伝送システムを提供することができる。
以下、図面を参照して本発明の好適な実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
図１は、本発明の実施形態に係る映像信号伝送システムの構成を示す回路ブロック図である。図１に示す映像信号伝送システム１は、映像信号送信装置（Transmitter）１０と映像信号受信装置（Receiver）２０とを備えている。
映像信号送信装置１０は、ＲＧＢ毎の映像信号（R/G/B_In）と、シンク信号（SYNC_In）と、データイネーブル信号（DE_In）と、ピクセルクロック（Pixcel Clock_In）とを受けて、パケット処理した後に、パラレル−シリアル変換したシリアルパケット信号（Serial Data）を送信する。映像信号送信装置１０の詳細は後述する。
映像信号受信装置２０は、映像信号送信装置１０からシリアルパケット信号を受信して、シリアル−パラレル変換した後に、アンパケット処理し、ＲＧＢ毎の映像信号（R/G/B_Out）と、シンク信号（SYNC_Out）と、データイネーブル信号（DE_Out）と、ピクセルクロック（Pixcel Clock_Out）とを再生する。映像信号受信装置２０の詳細は後述する。
次に、映像信号送信装置１０について詳細に説明する。図２は、本発明の実施形態に係る映像信号送信装置の構成を示す回路ブロック図であり、図３は、図２に示す映像信号送信装置における各部信号を示すタイミングチャートである。図２に示す映像信号送信装置（Transmitter）１０は、パッカー（Packer）１１と、スクランブラー（Scrambler）１２と、エンコーダ（Encoder）１３と、シリアライザー（Serializer）１４とを備えている。なお、スクランブラー１２とエンコーダ１３とがエンコード部１５を構成している。
パッカー１１は、ＲＧＢ毎の映像信号（R/G/B_In）と、シンク信号（SYNC_In）と、データイネーブル信号（DE_In）と、ピクセルクロック（Pixcel Clock_In）と、パケットのバイト数Ｎの設定値とを受ける（図３（ａ）〜（ｄ））。ここで、パケットのバイト数Ｎの設定値は、映像信号の階調ビット数に関連付けされて予め設定された値である。
パッカー１１は、データイネーブル信号に基づいて制御信号（D/K）を生成すると共に（図３（ｆ））、パケットのバイト数Ｎの設定値に応じて、ピクセルクロックをＮ逓倍したバイトクロック（Byte Clock）を生成する（図３（ｇ））。ここで、制御信号とは、パケットのバイト数Nに応じたパルス幅のパルスKを含む信号であり、詳細は後述する。
また、パッカー１１は、バイトクロックに基づいて、映像信号とシンク信号とをパケット処理し、８ビット（すなわち、８パラレル）のパケット信号（Packet）を生成する（図３（ｈ））。上記したように、バイトクロックは、ピクセルクロックをＮ逓倍したものであり、この値Nはパケットのバイト数であるので、パッカー１１は、映像信号の階調ビット数に応じたパケットのバイト数Ｎで、映像信号とシンク信号とをパケット処理することとなる。なお、パッカー１１の詳細は後述する。パッカー１１は、これらの８ビットのパケット信号と、制御信号と、バイトクロックとをスクランブラー１２へ出力する。
スクランブラー１２は、乱数発生器を有しており、この乱数発生器からの乱数を用いて、バイトクロックに基づいて、８ビットのパケット信号をスクランブル処理し、８ビットのスクランブルパケット信号（Scrambled Packet）を生成する（図３（ｉ））。このとき、スクランブラー１２は、制御信号のパルスＫが存在する期間に対応するパケット信号の部分Ａをスクランブル処理しない。スクランブラー１２は、８ビットのスクランブルパケット信号と制御信号とをエンコーダ１３へ出力する。
エンコーダ１３は、バイトクロックに基づいて、スクランブルパケット信号をエンコード処理し、エンコードパケット信号（Encoded Packet）を生成する（図３（ｊ））。このとき、エンコーダ１３は、制御信号のパルスＤが存在する期間に対応するスクランブルパケット信号の部分を、Ｄのマッピングに従ってエンコード処理し、制御信号のパルスＫが存在する期間に対応するスクランブルパケット信号の部分Ａを、Ｄのマッピングと異なるＫのマッピングに従ってエンコード処理を行う。例えば、エンコーダ１３は、８ｂ１０ｂエンコーダであり、８ビットのスクランブルパケット信号から１０ビットのエンコードパケット信号を生成する。エンコーダ１３は、これらのエンコードパケット信号をシリアライザー１４へ出力する。
シリアライザー１４は、バイトクロックを１０逓倍したクロックを生成する。シリアライザー１４は、このクロックに基づいて、１０ビットのエンコードパケット信号をパラレル−シリアル変換し、１ビットのシリアルパケット信号（Serial Data）を生成する（図３（ｋ））。
次に、パッカー１１について詳細に説明する。図４は、本発明の実施形態に係るパッカーの構成を示す回路ブロック図であり、図５は、図４に示すパッカーにおける各部信号を示すタイミングチャートである。図４に示すパッカー１１は、ＦＦ３１，３２と、パターンセレクタ（Pattern Selector）３３と、セレクタ３４と、ＦＦ３５，３６と、エンコーダ（ENC0〜ENC3）３７，３８，３９，４０と、セレクタ４１と、ＭＵＸ４２とを有している。
ＦＦ３１，３２は、直列に接続されており、それぞれ入力される信号を遅延させる。ＦＦ３１は、データイネーブル信号（DE_In）を受けて、例えばピクセルクロックの１周期分だけ遅延させてＦＦ３２へ出力する。同様に、ＦＦ３２は、ＦＦ３１からの出力信号を、例えばピクセルクロックの１周期分だけ遅延させる。ＦＦ３１，３２によってそれぞれピクセルクロックの１周期分及び２周期分だけ遅延されたデータイネーブル信号と、データイネーブル信号そのものは、パターンセレクタ３３に入力される。
パターンセレクタ３３は、データイネーブル信号と、ピクセルクロックの１周期分遅延したデータイネーブル信号と、ピクセルクロックの２周期分遅延したデータイネーブル信号とを用いて、データイネーブル信号の立上り遷移のタイミング及び立下り遷移のタイミングを検出し、パターンセレクト信号（Pattern Select）を生成する（図５（ｅ））。
例えば、パターンセレクタ３３は、データイネーブル信号の立上り遷移のタイミング及び立下り遷移のタイミングを検出し、この立上り遷移のタイミングから立下り遷移のタイミングまでにアクティブを示すパターンセレクト信号を生成し、立下り遷移のタイミングから立上り遷移のタイミングまでにブランクを示すパターンセレクト信号を生成する。詳説すれば、パターンセレクタ３３は、立下り遷移のタイミングから１ピクセル分だけブランクスタート（ＢＳ）を示し、立上り遷移のタイミングより１ピクセル分だけ前にブランクエンド（ＢＥ）を示し、ブランクスタートとブランクエンドとの間にブランクを示すパターンセレクト信号を生成する。パターンセレクタ３３は、このパターンセレクト信号をセレクタ３４，４１に供給する。
セレクタ３４は、二つのＤ信号（例えば、ＬＯＷレベルの信号）と二つのＫ信号（例えば、ＨＩＧＨレベルの信号）とを受ける。セレクタ３４は、パターンセレクト信号に基づいて、制御信号（D/K）を生成する（図５（ｆ））。例えば、セレクタ３４は、パターンセレクト信号がアクティブ又はブランクを示している期間には、D信号を選択し、パターンセレクト信号がブランクスタート又はブランクエンドを示している期間には、Ｋ信号を選択する。ここで、ピクセルクロックの１ピクセルがパケットのバイト数N、すなわち映像信号の階調ビット数に相当するので、セレクタ３４は、パルスDとパルスKとを含む制御信号を生成することとなる。セレクタ３４は、この制御信号をＭＵＸ４２へ出力する。
一方、ＦＦ３５，３６は、それぞれ、例えばピクセルクロックに基づいて、映像信号（R/G/B_In）とシンク信号（SYNC_In）とのタイミングを合わせ、エンコーダ３７〜４０へ出力する。
エンコーダ３７は、ＦＦ３５によってタイミング合わせされた映像信号をエンコード処理し、セレクタ４１へ出力する。同様に、エンコーダ３８〜４０は、それぞれ、ＦＦ３６によってタイミング合わせされたシンク信号をエンコード処理し、セレクタ４１へ出力する。
セレクタ４１は、パターンセレクト信号に基づいて、エンコーダ３７〜４０の出力信号を合成した８×Ｎビットの合成信号を生成する。例えば、セレクタ４１は、パターンセレクト信号がアクティブを示している期間には、エンコーダ３７によってエンコードされた映像信号を選択出力し、ブランクスタートを示している期間には、エンコーダ３８によってエンコードされたシンク信号（Blank start）を選択出力する。また、セレクタ４１は、パターンセレクト信号がブランクを示している期間には、エンコーダ３９によってエンコードされたシンク信号（Blank）を選択出力し、ブランクエンドを示している期間には、エンコーダ４０によってエンコードされたシンク信号（Blank end）を選択出力する。セレクタ４１は、このようにして生成された８×Nビットの合成信号をＭＵＸ４２へ出力する。
ＭＵＸ４２には、ピクセルクロックが入力されると共に、パケットのバイト数Ｎの設定値が予め入力される。ＭＵＸ４２は、この設定値に応じて、ピクセルクロック信号をＮ逓倍したバイトクロックを生成する（図５（ｇ））。ＭＵＸ４２は、このバイトクロックを用いて、セレクタ４１からの信号をN多重化し、８バイトのパケット信号を生成する（図５（ｈ））。また、ＭＵＸ４２は、セレクタ３４からの制御信号とバイトクロックとを出力する。
このように、本実施形態の映像信号送信装置１０によれば、エンコード部１５（本実施形態ではエンコーダ１３）によって、パッカー１１からの制御信号におけるパルスが存在する期間に対応するパケット信号（本実施形態ではスクランブル処理後のスクランブルパケット信号）の部分が、他の部分と異なるエンコード処理が行われるので、対向する映像信号受信装置２０では、デコードする際に制御信号を再生することができる。この制御信号はパルスを含み、このパルスのパルス幅はパケットのバイト数に応じているので、対向する映像信号受信装置２０では、再生した制御信号におけるパルスのパルス幅によってパケットのバイト数、すなわち映像信号の階調ビット数を判別することができる。その結果、映像信号の階調ビット数が変化し、映像信号送信装置１０においてパケットのバイト数が異なっても、対向する映像信号受信装置２０では、映像信号を適切に再生することができる。
特に、将来、映像信号の階調ビット数が増加することが予想されるが、この映像信号送信装置１０によれば、映像信号の階調ビット数の増加に対応することができる。
また、この映像信号送信装置１０によれば、シリアライザー１４によって、送信信号がパラレル−シリアル変換されるので、信号線の数を減らすことができる。
また、この映像信号送信装置１０によれば、信号をスクランブル処理しても、スクランブラー１２が制御信号のパルスが存在する期間に対応するパケット信号の部分をスクランブル処理しないので、対向する映像信号受信装置２０では、制御信号を適切に再生することができ、再生した制御信号からパケットのバイト数、すなわち映像信号の階調ビット数を適切に判別することができる。
次に、映像信号受信装置２０について詳細に説明する。図６は、本発明の実施形態に係る映像信号受信装置の構成を示す回路ブロック図であり、図７は、図６に示す映像信号受信装置における各部信号を示すタイミングチャートである。図６に示す映像信号受信装置２０は、デシリアライザー（De-serializer）２１と、デコーダ（Decoder）２２と、デスクランブラー（De-scrambler）２３と、アンパッカー（Un-packer）２４とを備えている。なお、デコーダ２２とデスクランブラー２３とがデコード部２５を構成している。
デシリアライザー２１は、映像信号送信装置１０からのシリアルパケット信号（Serial Data）を受ける（図７（ａ））。デシリアライザー２１は、例えばＣＤＲを有しており、シリアルパケット信号からバイトクロックを１０逓倍したクロックを再生する。デシリアライザー２１は、このクロックに基づいて、１ビットのシリアルパケット信号をシリアル−パラレル変換し、１０ビットのエンコードパケット信号（Encoded Packet）を再生する（図７（ｂ））。デシリアライザー２１は、エンコードパケット信号をデコーダ２２へ出力する。また、デシリアライザー２１は、このクロックを１０分周したバイトクロック（Byte Clock）を再生する（図７（ｃ））。
デコーダ２２は、バイトクロックに基づいて、エンコードパケット信号をデコード処理し、スクランブルパケット信号（Scrambled Packet）を再生する（図７（ｄ））。このとき、デコーダ２２は、エンコードパケット信号がＤのマッピングに対応している場合にはDのマッピングに基づいてデコード処理を行いし、Ｋのマッピングに対応している場合にはKのマッピングに基づいてデコード処理を行う。デコーダ２２は、例えば１０ｂ８ｂデコーダであり、１０ビットのエンコードパケット信号から８ビットにスクランブルパケット信号を生成する。また、デコーダ２２は、エンコードパケット信号がＤのマッピングに対応している場合にはパルスＤを出力し、Ｋのマッピングに対応している場合にはパルスＫを出力することによって、制御信号を再生する（図７（ｅ））。デコーダ２２は、８ビットのスクランブルパケット信号と制御信号とをデスクランブラー２３へ出力する。
デスクランブラー２３は、スクランブラー１２における乱数発生器に対応した乱数発生器を有している。この乱数発生器は、スクランブルパケット信号中に含まれる情報に基づいてリセットし、スクランブラー１２における乱数発生器に同期した乱数を生成する。デスクランブラー２３は、この乱数発生器からの乱数を用いて、バイトクロックに基づいて８ビットのスクランブルパケット信号をデスクランブル処理し、８ビットのパケット信号を再生する（図７（ｆ））。このとき、デスクランブラー２３は、制御信号のパルスＫが存在する期間に対応するスクランブルパケット信号の部分Ａはデスクランブル処理しない。デスクランブラー２３は、８ビットのパケット信号と制御信号とをアンパッカー２４へ出力する。
アンパッカー２４は、制御信号からパケットのバイト数Nを判別する。アンパッカー２４は、このパケットのバイト数Nに応じてバイトクロックをN分周してピクセルクロック（Pixcel Clock_Out）を再生する（図７（ｇ））。アンパッカー２４は、このピクセルクロックに基づいて、８バイトのパケット信号をアンパケット処理し、ＲＧＢ毎の映像信号（R/G/B_Out）と、シンク信号（SYNC_Out）と、データイネーブル信号（DE_Out）とを再生する（図７（ｈ）〜（ｊ））。
次に、アンパッカー２４について説明する。図８は、本発明の実施形態に係るアンパッカーの構成を示す回路ブロック図であり、図９は、図８に示すアンパッカーにおける各部信号を示すタイミングチャートである。図８に示すアンパッカー２４は、パケットサイズディテクタ（Packet Size Detector）５１と、ＤＥＭＵＸ５２と、パターンデコーダ（Pattern Decoder）５３と、ピクセルデコーダ（Pixel Decoder）５４と、シンクデコーダ（Sync Decoder）５５とを有している。
パケットサイズディテクタ５１は、例えばバイトクロックを用いて、制御信号（D/K）のパスルＫのパスル幅をカウントし、パケットのバイト数Ｎを判別する。パケットサイズディテクタ５１は、判別したパケットのバイト数Ｎをパケットサイズ信号（Packet Size）としてＤＥＭＵＸ５２へ出力する（図９（ｋ））。
ＤＥＭＵＸ５２には、パケット信号（Packet）と、バイトクロック（Byte Clock）と、制御信号とが入力される。ＤＥＭＵＸ５２は、パケットサイズ信号に応じてバイトクロックをN分周し、ピクセルクロック（Pixel Clock_Out）を再生する。ＤＥＭＵＸ５２は、このピクセルクロックを用いて、パケット信号をN分割し、８×Nビットのデマックスパケット信号（DEMUXed Packet）を再生すると共に（図９（ｌ））、Nビットの分割信号を再生する。ＤＥＭＵＸ５２は、８×Nビットのデマックスパケット信号及びNビットの分割信号をパターンデコーダ５３へ出力する。また、ＤＥＭＵＸ５２は、８×Nビットのデマックスパケット信号をピクセルデコーダ５４及びシンクデコーダ５５へ出力する。
パターンデコーダ５３は、８×Nビットのデマックスパケット信号とNビットの分割信号とをデコードし、パターンセレクト信号（Pattern Select）を生成する（図９（ｍ））。例えば、パターンデコーダ５３は、入力がKパターンで構成される場合に、そのパターンに応じてブランクスタート（BS）かブランクエンド（BE）を出力する。入力がDパターンの場合は、ブランクがスタートしていればブランク（BP）を、終了していればアクティブ（ACTIVE）をパターンセレクト信号としてピクセルデコーダ５４及びシンクデコーダ５５へ出力する。
ピクセルデコーダ５４は、８×Nビットのデマックスパケット信号をデコードし、ＲＧＢ毎の映像信号（R/G/B_Out）を再生する。そして、ピクセルデコーダ５４は、パターンセレクト信号に基づいて、この映像信号を出力する。例えば、ピクセルデコーダ５４は、パターンセレクト信号がアクティブを示すときに、映像信号を出力する。
シンクデコーダ５５は、８×Nビットのデマックスパケット信号をデコードし、シンク信号（SYNC_Out）を再生する。そして、シンクデコーダ５５は、パターンセレクト信号に基づいて、このシンク信号を出力する。例えば、シンクデコーダ５５は、パターンセレクト信号がブランクスタート、ブランク、及びブランクエンドを示すときに、シンク信号を出力する。
このように、本実施形態の映像信号受信装置２０によれば、デコード部２５（本実施形態ではデコーダ２２）によって、複数のエンコードパケット信号の部分であって、他の部分と異なるエンコード処理が行われた部分に応じたパルス幅のパルスを含む制御信号が再生される。上記したように、この制御信号におけるパルスのパルス幅はパケットのバイト数に応じているので、アンパッカー２４では、制御信号におけるパルスのパルス幅によってパケットのバイト数、すなわち映像信号の階調ビット数を判別することができ、このパケットのバイト数に応じて前記複数のパケット信号がアンパケット処理される。したがって、映像信号の階調ビット数が変化し、映像信号送信装置１０において映像信号の１ピクセル毎のパケットのバイト数が異なっても、映像信号受信装置２０では、映像信号を適切に再生することができる。
特に、将来、映像信号の階調ビット数が増加することが予想されるが、この映像信号受信装置２０によれば、映像信号の階調ビット数の増加に対応することができる。
また、本実施形態の映像信号受信装置２０によれば、デシリアライザー２１によって、受信信号がシリアル−パラレル変換されるので、信号線の数を減らすことができる。
また、本実施形態の映像信号受信装置２０によれば、信号をスクランブル処理しても、デスクランブラー２３が制御信号のパルスが存在する期間に対応するパケット信号の部分をスクランブル処理しないので、制御信号からパケットのバイト数、すなわち映像信号の階調ビット数を適切に判別することができる。
また、本実施形態の映像信号伝送システム１によれば、上記したように、映像信号の階調ビット数が変化しても、映像信号送信装置１０では、映像信号の１ピクセル毎のパケットのバイト数を異ならせ、映像信号受信装置２０では、映像信号の１ピクセル毎のパケットのバイト数を判別して、映像信号を適切に再生することができるので、映像信号を適切に送受信することができる。
特に、将来、映像信号の階調ビット数が増加することが予想されるが、この映像信号伝送システム１によれば、映像信号の階調ビット数の増加に対応することができる。
また、この映像信号伝送システム１によれば、上記したように、映像信号送信装置１０ではシリアライザー１４によって送信信号がパラレル−シリアル変換され、映像信号受信装置２０ではデシリアライザー２１によって受信信号がシリアル−パラレル変換されるので、信号線の数を減らすことができる。
また、この映像信号伝送システム１によれば、信号をスクランブル処理しても、制御信号を適切に再生することができ、再生した制御信号からパケットのバイト数、すなわち映像信号の階調ビット数を適切に判別することができる。
なお、本発明は上記した本実施形態に限定されることなく種々の変形が可能である。
本実施形態の映像信号送信装置１０では、制御信号において、パルスＫを、パターンセレクト信号のブランクスタートが存在する期間に対応する部分及びブランクエンドが存在する期間に対応する部分の２箇所に挿入したが、パルスＫは、パターンセレクト信号のブランクスタートが存在する期間に対応する部分及びブランクエンドが存在する期間に対応する部分のうちの何れか一方のみに挿入されてもよい。また、パターンセレクト信号のアクティブが存在する期間やブランクが存在する期間に、パルスＫが存在してもよい。
また、本実施形態の映像信号受信装置２０では、アンパッカー２４において、再生された制御信号からパケットのバイト数を判別したが、映像信号送信装置１０において用いられるパケットのバイト数の設定値を外部から入力する形態であってもよい。この変形例に係る映像信号受信装置は、映像信号受信装置２０においてアンパッカー２４に代えてアンパッカー２４Ａを備えている点で本実施形態と異なっている。
図１０は、本発明の変形例に係るアンパッカー２４Ａの構成を示す回路ブロック図であり、図１１は、図１０に示すアンパッカー２４Ａにおける各部信号を示すタイミングチャートである。アンパッカー２４Ａは、アンパッカー２４において、パケットサイズディテクタ４１を備えておらず、ＤＥＭＵＸ４２に入力されるパケットサイズ信号が外部より入力されている点で異なっている（図１１（ｋ２））。
このアンパッカー２４Ａを用いた変形例の映像信号受信装置でも、本実施形態の映像信号受信装置２０と同様の利点を得ることができる。
本発明の実施形態に係る映像信号伝送システムの構成を示す回路ブロック図である。 本発明の実施形態に係る映像信号送信装置の構成を示す回路ブロック図である。 図２に示す映像信号送信装置における各部信号を示すタイミングチャートである。 本発明の実施形態に係るパッカーの構成を示す回路ブロック図である。 図４に示すパッカーにおける各部信号を示すタイミングチャートである。 本発明の実施形態に係る映像信号受信装置の構成を示す回路ブロック図である。 図６に示す映像信号受信装置における各部信号を示すタイミングチャートである。 本発明の実施形態に係るアンパッカーの構成を示す回路ブロック図である。 図８に示すアンパッカーにおける各部信号を示すタイミングチャートである。 本発明の変形例に係るアンパッカーの構成を示す回路ブロック図である。 図１０に示すアンパッカーにおける各部信号を示すタイミングチャートである。
符号の説明
１…映像信号伝送システム、１０…映像信号送信装置、１１…パッカー、１２…スクランブラー、１３…エンコーダ、１４…シリアライザー、１５…エンコード部、２０…映像信号受信装置、２１…デシリアライザー、２２…デコーダ、２３…デスクランブラー、２４，２４Ａ…アンパッカー、２５…デコード部、３１，３２，３５，３６…ＦＦ、３３…パターンセレクタ、３４，４１…セレクタ、３７〜４０…エンコーダ、４２…ＭＵＸ、５１…パケットサイズディテクタ、５２…ＤＥＭＵＸ、５３…パターンデコーダ、５４…ピクセルデコーダ、５５…シンクデコーダ。

Claims (7)

  1. 映像信号と、シンク信号と、データイネーブル信号とを受けて、前記データイネーブル信号に基づいて、前記映像信号と前記シンク信号とを、前記映像信号の階調ビット数に応じたパケットのバイト数でパケット処理することによって複数のパケット信号を生成するパッカーと、
    前記パッカーからの前記複数のパケット信号をエンコード処理することによって複数のエンコードパケット信号を生成するエンコード部と、
    前記エンコード部からの前記複数のエンコードパケット信号をパラレル−シリアル変換することによってシリアルパケット信号を生成するシリアライザーと、
    を備え、
    前記パッカーは、前記パケットのバイト数に応じたパルス幅のパルスを含む制御信号を生成し、
    前記エンコード部は、前記パッカーからの前記制御信号における前記パルスが存在する期間に対応する前記パケット信号の部分を、他の部分と異なるエンコード処理を行う、
    ことを特徴とする映像信号送信装置。
  2. 前記エンコード部は、
    前記パッカーからの前記複数のパケット信号をスクランブル処理することによって複数のスクランブルパケット信号を生成するスクランブラーと、
    前記スクランブラーからの前記複数のスクランブルパケット信号をエンコード処理することによって前記複数のエンコードパケット信号を生成するエンコーダと、
    を有し、
    前記スクランブラーは、前記制御信号の前記パルスが存在する期間に対応する前記パケット信号の部分をスクランブル処理せず、
    前記エンコーダは、前記制御信号の前記パルスが存在する期間に対応する前記スクランブルパケット信号の部分を、他の部分と異なるエンコード処理を行う、
    ことを特徴とする請求項１に記載の映像信号送信装置。
  3. 請求項１に記載のシリアルパケット信号を受ける映像信号受信装置であって、
    前記シリアルパケット信号をシリアル−パラレル変換することによって複数のエンコードパケット信号を再生するデシリアライザーと、
    前記デシリアライザーからの前記複数のエンコードパケット信号をデコード処理することによって複数のパケット信号を再生するデコード部と、
    前記デコード部からの前記複数のパケット信号をアンパケット処理することによって映像信号と、シンク信号と、データイネーブル信号とを再生するアンパッカーと、
    を備え、
    前記デコード部は、前記複数のエンコードパケット信号の部分であって、他の部分と異なるエンコード処理が行われた部分の期間に応じたパルス幅のパルスを含む制御信号を再生し、
    前記アンパッカーは、前記デコード部からの前記制御信号における前記パルスのパルス幅によってパケットのバイト数を判別し、当該パケットのバイト数に応じて前記複数のパケット信号をアンパケット処理する、
    ことを特徴とする映像信号受信装置。
  4. 請求項１に記載のシリアルパケット信号を受ける映像信号受信装置であって、
    前記シリアルパケット信号をシリアル−パラレル変換することによって複数のエンコードパケット信号を再生するデシリアライザーと、
    前記デシリアライザーからの前記複数のエンコードパケット信号をデコード処理することによって複数のパケット信号を再生するデコード部と、
    前記デコード部からの前記複数のパケット信号をアンパケット処理することによって映像信号と、シンク信号と、データイネーブル信号とを再生するアンパッカーと、
    を備え、
    前記アンパッカーは、前記映像信号の階調ビット数に応じたパケットのバイト数の設定値を受けて、前記パケットのバイト数の設定値に応じて前記複数のパケット信号をアンパケット処理する、
    ことを特徴とする映像信号受信装置。
  5. 前記デコード部は、
    前記デシリアライザーからの前記複数のエンコードパケット信号をデコード処理することによって複数のスクランブルパケット信号を再生するデコーダと、
    前記デコーダからの前記複数のスクランブルパケット信号をデスクランブル処理することによって前記複数のパケット信号を再生するデスクランブラーと、
    を有し、
    前記デコーダは、前記複数のエンコードパケット信号における他の部分と異なるエンコード処理が行われた部分の期間に応じたパルス幅のパルスを含む前記制御信号を再生し、
    前記デスクランブラーは、前記制御信号のパルスが存在する期間に対応する前記パケット信号の部分をデスクランブル処理しない、
    ことを特徴とする請求項３又は４のいずれかに記載の映像信号送信装置。
  6. 請求項１に記載の映像信号送信装置と、
    請求項３又は４に記載の映像信号受信装置と、
    を備えることを特徴とする映像信号伝送システム。
  7. 請求項２に記載の映像信号送信装置と、
    請求項５に記載の映像信号受信装置と、
    を備えることを特徴とする映像信号伝送システム。
JP2007311150A 2007-11-30 2007-11-30 映像信号送信装置、映像信号受信装置及び映像信号伝送システム Active JP4805900B2 (ja)

Priority Applications (12)

Application Number Priority Date Filing Date Title
JP2007311150A JP4805900B2 (ja) 2007-11-30 2007-11-30 映像信号送信装置、映像信号受信装置及び映像信号伝送システム
KR1020097013075A KR101342835B1 (ko) 2007-11-30 2008-10-31 영상신호 송신 장치, 영상신호 수신 장치, 및 영상신호 전송 시스템
PCT/JP2008/069859 WO2009069430A1 (ja) 2007-11-30 2008-10-31 映像信号送信装置、映像信号受信装置及び映像信号伝送システム
ES11184046T ES2426409T3 (es) 2007-11-30 2008-10-31 Dispositivo de recepción de señal de vídeo y sistema de transmisión de señal de vídeo
EP15162516.7A EP2908536B1 (en) 2007-11-30 2008-10-31 Video signal transmission device
EP08855718A EP2154889A4 (en) 2007-11-30 2008-10-31 VIDEO SIGNAL TRANSMITTING DEVICE, VIDEO SIGNAL RECEIVING DEVICE, AND VIDEO SIGNAL TRANSMITTING SYSTEM
ES15162516.7T ES2642280T3 (es) 2007-11-30 2008-10-31 Dispositivo de transmisión de señal de vídeo
US12/599,768 US8780932B2 (en) 2007-11-30 2008-10-31 Video signal transmission device, video signal reception device, and video signal transmission system
EP20110184046 EP2421262B1 (en) 2007-11-30 2008-10-31 Video signal receiption device and video signal transmission system
CN2008800138391A CN101669365B (zh) 2007-11-30 2008-10-31 视频信号发送装置、视频信号接收装置以及视频信号传送系统
TW097145228A TWI481259B (zh) 2007-11-30 2008-11-21 Image signal transmission device, image signal receiving device and image signal transmission system
US14/294,306 US9036081B2 (en) 2007-11-30 2014-06-03 Video signal transmission device, video signal reception device, and video signal transmission system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007311150A JP4805900B2 (ja) 2007-11-30 2007-11-30 映像信号送信装置、映像信号受信装置及び映像信号伝送システム

Publications (2)

Publication Number Publication Date
JP2009135801A true JP2009135801A (ja) 2009-06-18
JP4805900B2 JP4805900B2 (ja) 2011-11-02

Family

ID=40678333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007311150A Active JP4805900B2 (ja) 2007-11-30 2007-11-30 映像信号送信装置、映像信号受信装置及び映像信号伝送システム

Country Status (8)

Country Link
US (1) US8780932B2 (ja)
EP (3) EP2154889A4 (ja)
JP (1) JP4805900B2 (ja)
KR (1) KR101342835B1 (ja)
CN (1) CN101669365B (ja)
ES (2) ES2642280T3 (ja)
TW (1) TWI481259B (ja)
WO (1) WO2009069430A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140068524A (ko) * 2012-11-28 2014-06-09 엘지디스플레이 주식회사 데이터 비트 뎁쓰 검출 방법과 이를 이용한 표시장치의 인터페이스 장치
KR20160144411A (ko) 2014-04-14 2016-12-16 쟈인 에레쿠토로닉스 가부시키가이샤 송신 장치, 수신 장치 및 송수신 시스템
WO2017175828A1 (ja) 2016-04-07 2017-10-12 ザインエレクトロニクス株式会社 映像信号送信装置、映像信号受信装置、および映像信号伝送システム
JP2018026769A (ja) * 2016-08-12 2018-02-15 ザインエレクトロニクス株式会社 受信装置および送受信システム
JPWO2016199604A1 (ja) * 2015-06-11 2018-04-05 ソニー株式会社 信号処理装置および信号処理方法、並びにプログラム
US10644864B2 (en) 2015-06-11 2020-05-05 Sony Corporation Signal processing device and method to enable transmission of type length value (TLV) packets

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009145874A (ja) * 2007-12-11 2009-07-02 Lg Display Co Ltd 液晶表示装置
US8457160B2 (en) * 2009-05-27 2013-06-04 Agilent Technologies, Inc. System and method for packetizing image data for serial transmission
CN102065208B (zh) * 2010-12-08 2013-03-13 南开大学 一种数字音视频信号串行解串器的实现方法
US8750176B2 (en) * 2010-12-22 2014-06-10 Apple Inc. Methods and apparatus for the intelligent association of control symbols
KR101706181B1 (ko) * 2011-06-29 2017-02-13 삼성전자주식회사 방송 수신 장치 및 그의 방송 수신 방법
US9838226B2 (en) 2012-01-27 2017-12-05 Apple Inc. Methods and apparatus for the intelligent scrambling of control symbols
US8897398B2 (en) 2012-01-27 2014-11-25 Apple Inc. Methods and apparatus for error rate estimation
TWI466086B (zh) 2012-12-10 2014-12-21 Novatek Microelectronics Corp 時序擾亂方法及其時序控制裝置
CN103903573B (zh) * 2012-12-26 2016-05-11 联咏科技股份有限公司 时序扰乱方法及其时序控制装置
US9450790B2 (en) 2013-01-31 2016-09-20 Apple Inc. Methods and apparatus for enabling and disabling scrambling of control symbols
US9210010B2 (en) 2013-03-15 2015-12-08 Apple, Inc. Methods and apparatus for scrambling symbols over multi-lane serial interfaces
US8917194B2 (en) 2013-03-15 2014-12-23 Apple, Inc. Methods and apparatus for context based line coding
CN103218966B (zh) * 2013-04-02 2015-09-23 硅谷数模半导体（北京）有限公司 显示面板内部接口的数据传输方法和装置
CN103686170B (zh) * 2013-12-23 2017-02-01 广东威创视讯科技股份有限公司 短距离多路视频的传输方法及装置
KR102157806B1 (ko) * 2014-05-20 2020-09-18 현대모비스 주식회사 Avn 시스템의 영상 출력 제어 장치 및 방법
JP7173514B2 (ja) * 2018-01-12 2022-11-16 ザインエレクトロニクス株式会社 映像信号受信装置、映像信号受信モジュールおよび映像信号送受信システム
CN110660366A (zh) * 2018-06-29 2020-01-07 致茂电子(苏州)有限公司 多核心同步处理装置及其同步控制方法
CN112637673B (zh) * 2020-11-30 2023-06-06 深圳市瑞易创科技有限公司 一种iSP信号的解码方法、解码系统
JP2024053934A (ja) * 2022-10-04 2024-04-16 ザインエレクトロニクス株式会社 送信装置、受信装置および送受信システム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007125754A1 (ja) * 2006-04-24 2007-11-08 Thine Electronics, Inc. 信号受信装置
WO2007132877A1 (ja) * 2006-05-16 2007-11-22 Sony Corporation 通信システム、送信装置及び受信装置、通信方法、並びにプログラム

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2309872A (en) 1996-02-05 1997-08-06 Ibm Digital display apparatus
KR100260816B1 (ko) * 1997-10-24 2000-07-01 이계철 고속 전송 시스템의 부호화/복호화 장치 및 방법
SG135022A1 (en) 2003-05-01 2007-09-28 Genesis Microchip Inc Method and apparatus for efficient transmission of multimedia data packets
JP4254492B2 (ja) 2003-11-07 2009-04-15 ソニー株式会社 データ伝送システム、データ送信装置、データ受信装置、データ伝送方法、データ送信方法及びデータ受信方法
US7599439B2 (en) 2005-06-24 2009-10-06 Silicon Image, Inc. Method and system for transmitting N-bit video data over a serial link
US20070257923A1 (en) * 2006-03-15 2007-11-08 Colin Whitby-Strevens Methods and apparatus for harmonization of interface profiles
CN1964478A (zh) * 2006-12-07 2007-05-16 上海复旦微纳电子有限公司 数字视频广播系统中加扰/解扰的随机化处理方法
CN101068348B (zh) * 2007-01-24 2011-03-30 赵季伟 解码器/编码器复式组合工程机
US8037370B2 (en) * 2007-05-02 2011-10-11 Ati Technologies Ulc Data transmission apparatus with information skew and redundant control information and method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007125754A1 (ja) * 2006-04-24 2007-11-08 Thine Electronics, Inc. 信号受信装置
WO2007132877A1 (ja) * 2006-05-16 2007-11-22 Sony Corporation 通信システム、送信装置及び受信装置、通信方法、並びにプログラム

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140068524A (ko) * 2012-11-28 2014-06-09 엘지디스플레이 주식회사 데이터 비트 뎁쓰 검출 방법과 이를 이용한 표시장치의 인터페이스 장치
JP2014106529A (ja) * 2012-11-28 2014-06-09 Lg Display Co Ltd データビット深度検出方法と表示装置
KR102011953B1 (ko) 2012-11-28 2019-08-19 엘지디스플레이 주식회사 데이터 비트 뎁쓰 검출 방법과 이를 이용한 표시장치의 인터페이스 장치
KR20160144411A (ko) 2014-04-14 2016-12-16 쟈인 에레쿠토로닉스 가부시키가이샤 송신 장치, 수신 장치 및 송수신 시스템
US9876634B2 (en) 2014-04-14 2018-01-23 Thine Electronics, Inc. Transmission device, reception device, and transmission/reception system
JPWO2016199604A1 (ja) * 2015-06-11 2018-04-05 ソニー株式会社 信号処理装置および信号処理方法、並びにプログラム
US10644864B2 (en) 2015-06-11 2020-05-05 Sony Corporation Signal processing device and method to enable transmission of type length value (TLV) packets
WO2017175828A1 (ja) 2016-04-07 2017-10-12 ザインエレクトロニクス株式会社 映像信号送信装置、映像信号受信装置、および映像信号伝送システム
KR20180129837A (ko) 2016-04-07 2018-12-05 쟈인 에레쿠토로닉스 가부시키가이샤 영상 신호 송신 장치, 영상 신호 수신 장치, 및 영상 신호 전송 시스템
US10715778B2 (en) 2016-04-07 2020-07-14 Thine Electronics, Inc. Video signal transmission device, video signal reception device and video signal transferring system
JP2018026769A (ja) * 2016-08-12 2018-02-15 ザインエレクトロニクス株式会社 受信装置および送受信システム
US10490117B2 (en) 2016-08-12 2019-11-26 Thine Electronics, Inc. Reception device and transmission/reception system

Also Published As

Publication number Publication date
ES2426409T3 (es) 2013-10-23
EP2154889A4 (en) 2010-11-17
ES2642280T3 (es) 2017-11-16
CN101669365A (zh) 2010-03-10
TW200931981A (en) 2009-07-16
TWI481259B (zh) 2015-04-11
EP2421262B1 (en) 2013-06-05
WO2009069430A1 (ja) 2009-06-04
EP2421262A3 (en) 2012-04-11
JP4805900B2 (ja) 2011-11-02
US8780932B2 (en) 2014-07-15
CN101669365B (zh) 2011-06-22
EP2908536A1 (en) 2015-08-19
US20100238951A1 (en) 2010-09-23
EP2154889A1 (en) 2010-02-17
EP2908536B1 (en) 2017-05-10
EP2421262A2 (en) 2012-02-22
KR20100086928A (ko) 2010-08-02
KR101342835B1 (ko) 2013-12-30

Similar Documents

Publication Publication Date Title
JP4805900B2 (ja) 映像信号送信装置、映像信号受信装置及び映像信号伝送システム
US9036081B2 (en) Video signal transmission device, video signal reception device, and video signal transmission system
KR100568950B1 (ko) 한 클러스터의 수신 워드들 중 각각의 수신 워드를 단일의 전송 워드로 매핑하는 기능을 사용하여 시리얼 링크를 통한 전송시 심벌 간의 간섭 효과를 감소시키기 위한 방법 및 시스템
KR101514413B1 (ko) 정보 스큐 및 리던던트 콘트롤 정보에 의한 데이터 송신 장치 및 방법
EP1836783B1 (en) Methods and apparatus for optical wireless communication
US20130002953A1 (en) Transmission apparatus, receiving apparatus, transmission method, and receiving method
JP2004523188A (ja) 一群の受信ワードの各ワードを単一送信ワードにマッピングすることで連続リンク送信上のシンボル間干渉効果を低減させる方法および装置。
TWI565254B (zh) 於多媒體介面中減少射頻干擾
JP2012029214A (ja) インタフェース回路およびそれを用いた電子機器
TWI756216B (zh) 影像信號發送裝置、影像信號接收裝置、及影像信號傳送系統
JP2007274533A (ja) シリアル伝送用の送信装置，スクランブル処理方法，受信装置及びシステム
JP5309041B2 (ja) インターフェース装置
JP2004523187A (ja) 一群の受信ワードの各ワードを単一送信ワードにマッピングすることで連続リンク送信上のシンボル間干渉効果を低減させる方法および装置。
WO2024075743A1 (ja) 送信装置、受信装置および送受信システム
JP2014168152A (ja) 信号送信装置、信号受信装置及び信号伝送システム
JP2573766B2 (ja) 映像信号送受信装置
KR100783971B1 (ko) 음성 데이터 수신모듈
WO2016129088A1 (ja) 送信装置、受信装置、および送受信システム
JP2020096281A (ja) 撮像装置、データ処理装置およびデータ処理方法
JP2011146816A (ja) インターフェース装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090622

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110712

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110811

R150 Certificate of patent or registration of utility model

Ref document number: 4805900

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140819

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250