JP2011146816A - インターフェース装置 - Google Patents

Abstract

【課題】超高精細映像信号を１０Ｇｂ級で伝送する動画用インターフェース装置を提供する。
【解決手段】水平ワード数は２０の倍数であり、垂直ライン数は４の倍数であり、フレームフォーマットの開始直後８カラム分領域に第１の同期コードを挿入し、フレームフォーマットの有効画素期間開始直前の８カラム分領域に第２の同期コードを挿入し、第１の同期コードと第２の同期コードの間の少なくとも１０カラム分に第３の同期コードを挿入するための領域を確保する。さらに、該同期コード挿入後のフレームフォーマットを順次カラムごとに１０分割し、１０のサブフレームを生成する第１サブフレーム生成部と、第１サブフレームを８ビット幅のストリームに変換して８Ｂ／１０Ｂ符号化し、第３の同期コードを挿入するための領域に８Ｂ／１０Ｂ符号化に必要な制御コードを挿入する８Ｂ／１０Ｂ符号化部と、並列−直列変換部と、信号送出部とを備える。
【選択図】図１

Description

本発明はテレビジョンなどの動画映像を伝送する機器間信号のインターフェース装置に関するものであり、特に１００Gbイーサーネット（登録商標）用に開発された通信系デバイスを用いた超高精細映像インターフェースに関わる。

従来、ビデオカメラなどで撮影された映像信号を、機器間またはスタジオ間、あるいは離れたビルの間等で伝送する場合には、映像フォーマット毎に専用のインターフェースを開発する必要があった。これらインターフェースで必要とされるビットレートは伝送する映像フォーマットに依存しているからである。

例えば、ハイビジョン用に開発されたＨＤ−ＳＤＩ規格は、３０フレーム／秒の動画像を伝送する用途に開発されたものであり、映像の伝送レートは入力映像と同じ約１．４８５Gビット／秒の伝送容量を持つインターフェースである。この例では、ハイビジョン映像のフォーマット（水平２２００画素×垂直１１２５ライン、６０フィールド／インターレース方式）から、画素数（２２００×１１２５）×フレームレート（６０／２）×１画素のビット数（１０ビット）×輝度・色差信号帯域比（１＋０．５＋０．５)という要件によって、必要データレートが１．４８５Gビット／秒であると定まる。

また、動画用の実時間インターフェースは、映像信号を１フレームまたは１フィールド単位で伝迭する方式が主流であり、よって、伝送レートはフレーム周波数（またはフィールド周波数）６０Ｈｚの整数倍でなければいけない。

一方、通信系の技術分野においては、電話交換機の技術をベースとするＳＯＮＥＴ／ＳＤＨでは９．９５Gbps、誤り訂正符号を用いるＩＴＵ−ＴＧ．９７５では１０．６６Gbps、ＯＴＮでは１０．７Gbpsなど、伝送レートが異なる幾つかの方式が独自に発展してきている。インターネットなどに用いられるローカルエリアネットワークの分野では、約１０Mビットの伝送容量をもつイーサーネット（登録商標）（１０MbE）からスタートし、世代の進展とともにその１０倍のデータレートを持つ通信デバイスが開発されてきた。さらに近年では１０．３Gbpsの伝送速度を持つ１０GbEや、１０GbEを１０本束ねた１００GbEが開発されつつある。

これら通信系のインターフェースはパーソナルコンピュータなどに代表されるようにネットワークに接続される機器には必ず装備されるため、プロ用から民生用機器まで幅広い分野での需要が見込まれ、インターフェースに使用する専用ＩＣチップなどの単価を抑えることができる。特にイーサーネット（登録商標）用に開発された通信用部品はパーソナルコンピュータのマザーボードにあらかじめ組み込まれて設計されるなど、小型・低価格化が著しい。また、広帯域ネットワークの開発に伴い、小型・安価で且つ高速伝送能力のあるインターフェースデバイスが開発されている。

よって、上記のように幅広く用いられる通信用インターフェースデバイスを映像用途にも用いることができれば、小型で低コストの映像インターフェースを開発することができると考えられる。しかしながら、これら通信用イーサーネット（登録商標）用部品は、通信系に固有の伝送周波数やプロトコルを利用するものであり、そのままでは実時間映像用のインターフェースには使用できない。例えば、フレーム単位でデータ転送する動画用実時間インターフェースでは伝送レートが６０Hzの整数倍になる必要があり、さらに映像フォーマットの水平ライン周波数に同期した伝送が行われる必要があるが、上記の通信系の伝送レートではこれらの条件を満たさないからである。

例えば、通信分野の技術を映像分野に応用した動画用実時間インターフェースの例として、周波数帯（９．９５Gbps〜１１．１Gbps）を動作範囲とする光トランシーバーを用いた１０．６９２Gbpsインターフェースが報告されている（例えば非特許文献１を参照)。この方式は、通信系に開発された光モジュール及びそのドライバー部分を用い、上記周波数範囲で実時間動画用インターフェースに適した周波数で駆動したものである。

しかしながら、上記技術では、伝送するデータが独自プロトコルであり、動作周波数も異なることから、先に挙げた10ＧｂＥ用に開発された通信デバイスを用いることが出来ない。つまり、上記技術を用いても、既存のＬＡＮ用インターフェースを活用することができない。従って、通信系、特に幅広く普及が見込まれるＬＡＮ用10ＧbEのインターフェースとの互換性を高めた実時間動画用インターフェースを開発するためには、通信系インターフェースのプロトコルを採用し、さらに10GbEのインターフェースの内部信号処理を考慮した映像フォーマットを採用する必要がある。

また、動画用映像システムでは解像度の向上やダイナミックレンジの拡大などにより、実時間インターフェースに求められるデータレートが増大し、次世代テレビ方式として開発が進められているスーパーハイビジョンでは約８０Gbpsのデータレートが必要となる。このことから、通信分野で開発されている１００Gbイーサーネット（登録商標）の技術を超高精細映像の伝送に応用できれば、小型で安価な映像用インターフェースが開発できると考えられる。

ＳＭＰＴＥ規格 Ｓ４３５−１，２，３

上記のように、通信分野で開発された伝送システムで映像信号を伝送することには多くの利点があるにも拘らず、十分に要件を満たすシステムは存在していなかった。よって本発明では、次世代のテレビ方式として開発が進められている超高精細映像信号を、通信系のプロトコルである10GbE(１０ギガビットイーサーネット)（登録商標）用に開発されたデバイスを用い、且つ従来のＨＤ−ＳＤＩ規格とも互換性の高い動画用インターフェース装置を提供する。

本発明による、水平ワード数および垂直ライン数からなる映像フレームフォーマットの映像信号を入力して、伝送信号を出力するインターフェース装置は、水平ワード数は２０の倍数であり、垂直ライン数は４の倍数であり、フレームフォーマットの開始直後８カラム分領域に第１の同期コードを挿入し、フレームフォーマットの有効画素期間開始直前の８カラム分領域に第２の同期コードを挿入し、第１の同期コードの領域と第２の同期コードの領域との間の少なくとも１０カラム分領域に第３の同期コードを挿入するための領域を確保する、同期コード挿入部と、同期コード挿入部から出力されるフレームフォーマットを順次カラムごと１０分割し、１０個のサブフレームを生成する第１サブフレーム生成部と、第１サブフレームを８ビット幅のストリームに変換して８Ｂ／１０Ｂ符号化し、第３の同期コードを挿入するための領域に８Ｂ／１０Ｂ符号化に必要な制御コードを挿入する８Ｂ／１０Ｂ符号化部と、８Ｂ／１０Ｂ符号化部の出力を並列−直列変換する並列−直列変換部と、並列−直列変換部の出力を規定の通信信号に変換して送出する通信信号送出部とを備えることを特徴とする。

また、本発明による、水平ワード数および垂直ライン数からなる映像フレームフォーマットの映像信号を入力して、伝送信号を出力するインターフェース装置は、水平ワード数は２０の倍数であり、垂直ライン数は４の倍数であり、フレームフォーマットの開始直後８カラム分領域に第１の同期コードを挿入し、フレームフォーマットの有効画素期間開始直前の８カラム分領域に第２の同期コードを挿入し、第１の同期コードの領域と第２の同期コードの領域との間の少なくとも１０カラム分領域に第３の同期コードを挿入するための領域を確保する、同期コード挿入部と、同期コード挿入部から出力されるフレームフォーマットを順次カラムごと４分割し、且つ、順次ラインごと４分割し、１６のサブフレームを生成する第２サブフレーム生成部と、第２サブフレーム生成部の出力から、第１の同期コードと第２の同期コードとに基づいて有効画素領域を検出し、第２サブフレーム生成部の出力をＨＤ−ＳＤＩ規格のフレームフォーマットにデータマッピングするデータマッピング部と、データマッピング部の出力をＨＤ−ＳＤＩ規格の映像信号に変換して送出するハイビジョン信号送出部とを備えることを特徴とする。

また、本発明のインターフェース装置において、水平ワード数は８６８０であり、垂直ライン数は４４００であり、フレームフォーマットは７６８０画素×４３２０ライン、または８１９２画素×４３２０ラインの有効画素領域を含むことを特徴とする。

また、本発明のインターフェース装置において、水平ワード数は８４８０であり、垂直ライン数は４５０４であり、フレームフォーマットは７６８０画素×４３２０ライン、または８１９２画素×４３２０ラインの有効画素領域を含むことを特徴とする。

また、本発明による、水平ワード数および垂直ライン数からなる映像フレームフォーマットの映像信号を入力して、伝送信号を出力するインターフェース装置は、水平ワード数は１０の倍数であり、垂直ライン数は２の倍数であり、フレームフォーマットの開始直後４カラム分領域に第１の同期コードを挿入し、フレームフォーマットの有効画素期間開始直前の４カラム分領域に第２の同期コードを挿入し、第１の同期コードの領域と第２の同期コードの領域との間の少なくと５カラム分領域に第３の同期コードを挿入するための領域を確保する、同期コード挿入部と、同期コード挿入部から出力されるフレームフォーマットを順次カラムごと５分割し、５個のサブフレームを生成する第１サブフレーム生成部と、第１サブフレームを８ビット幅のストリームに変換して８Ｂ／１０Ｂ符号化し、第３の同期コードを挿入するための領域に８Ｂ／１０Ｂ符号化に必要な制御コードを挿入する８Ｂ／１０Ｂ符号化部と、８Ｂ／１０Ｂ符号化部の出力を並列−直列変換する並列−直列変換部と、並列−直列変換部の出力を規定の通信信号に変換して送出する通信信号送出部とを備えることを特徴とする。

また、本発明による、水平ワード数および垂直ライン数からなる映像フレームフォーマットの映像信号を入力して、伝送信号を出力するインターフェース装置は、水平ワード数は１０の倍数であり、垂直ライン数は２の倍数であり、フレームフォーマットの開始直後４カラム分領域に第１の同期コードを挿入し、フレームフォーマットの有効画素期間開始直前の４カラム分領域に第２の同期コードを挿入し、第１の同期コードの領域と第２の同期コードの領域との間の少なくとも５カラム分領域に第３の同期コードを挿入するための領域を確保する、同期コード挿入部と、同期コード挿入部から出力されるフレームフォーマットを順次カラムごと２分割し、且つ、順次ラインごと２分割し、４つのサブフレームを生成する第２サブフレーム生成部と、第２サブフレーム生成部の出力から、第１の同期コードと第２の同期コードとに基づいて有効画素領域を検出し、第２サブフレーム生成部の出力をＨＤ−ＳＤＩ規格のフレームフォーマットにデータマッピングするデータマッピング部と、データマッピング部の出力をＨＤ−ＳＤＩ規格の映像信号に変換して送出するハイビジョン信号送出部とを備えることを特徴とする。

また、本発明のインターフェース装置において、水平ワード数は４３４０であり、垂直ライン数は２２００であり、フレームフォーマットは３８４０画素×２１６０ライン、または４０９６画素×２１６０ラインの有効画素領域を含むことを特徴とする。

また、本発明のインターフェース装置において、水平ワード数は４２４０であり、垂直ライン数は２２５２であり、フレームフォーマットは３８４０画素×２１６０ライン、または４０９６画素×２１６０ラインの有効画素領域を含むことを特徴とする。

また、本発明による、伝送信号を入力して、水平ワード数および垂直ライン数からなる映像フレームフォーマットの映像信号を出力するインターフェース装置は、前記伝送信号を並列変換する直列／並列変換部と、前記直列／並列変換部の出力を８Ｂ／１０Ｂ復号する８Ｂ／１０Ｂ復号部と、前記８Ｂ／１０Ｂ復号部の出力から上記第３の同期コードを復号して同期コードとして検出する同期コード検出部と、前記同期コードに基づいて、前記同期コード検出部の異なる１０系統、または５系統の出力を合成して、前記映像信号を再生する信号合成部とを備え、前記同期コードは、合成された前記映像フレームフォーマットにて、第１１カラムから１０カラム分、または第６カラムから５カラム分の領域に割り当てられていることを特徴とする。すなわち、受信側のインターフェースでは、送信側インターフェースで挿入された第１の同期コード、第２の同期コードおよび第３の同期コードのうち第３の同期コードを用いて各サブフレームの信号同期をとり、その後、信号の合成を行う構成とする。

本発明により、次世代のテレビ方式として開発が進められている超高精細映像信号を、通信系のプロトコルである10GbE(１０ギガビットイーサーネット)（登録商標）用に開発されたデバイスを用い、且つ従来のＨＤ−ＳＤＩ規格とも互換性の高い動画用インターフェース装置を提供できる。

本発明による一実施例のインターフェース装置の概略図である。 本発明による一実施例の同期コードの挿入方法を説明する図である。 本発明による一実施例のフレームフォーマット信号を１０サブフレームに分割する方法を説明する図である。 本発明による一実施例の１２ビット赤、緑、青の３チャンネル信号から８ビットストリームを作成する方法を説明する図である。 本発明による一実施例の８Ｂ／１０Ｂ符号化方法および並列−直列変換を説明する図である。 本発明による一実施例のインターフェース装置の概略図である。 本発明による一実施例のフレームフォーマット信号を１６サブフレームに分割する方法を説明する図である。 本発明による１６サブフレーム内の有効映像領域の信号をハイビジョンのフレームフォーマットにマッピングする方法を説明する図である。

［実施例１］
図１は、本発明の実施に係るインターフェース装置の基本ブロック図を示す。図１に記載の各部における信号処理の詳細な説明は後段にするものとして、以下では、本願発明の基本的処理の流れを説明する。

本実施例の送信側のインターフェース装置１は、同期コード挿入部２と信号分割部３と８Ｂ／１０Ｂ符号化部４と並列−直列変換５と信号伝送部６とを備える。同期コード挿入部２は、入力されたフレームフォーマット信号に同期コードを挿入し、信号分割部３は、同期コード挿入部２の出力信号を１０個のサブフレームに分割し、８Ｂ／１０Ｂ符号化部４は、分割されたサブフレーム信号の第３の同期信号を挿入する領域に同期コードを挿入し、バイトストリームを８Ｂ／１０Ｂ符号化処理し、並列−直列変換５は、１０ビットデータストリームをシリアルデータに変換し、信号伝送部６は、例えば光信号または電気信号の形式で信号を伝送する。

本実施例の受信側のインターフェース装置７は、信号受信部８と直列−並列変換部９と８Ｂ／１０Ｂ復号部１０と同期コード検出部１１と信号合成部１２とを備える。信号受信部８は、シリアルデータの信号を受信し、直列−並列変換部９により、これを直列−並列変換する。８Ｂ／１０Ｂ復号部１０により、８Ｂ／１０Ｂ復号し、同期コード検出部１１により同期コードを検出し、これに基づいて、信号合成部１２はフレームフォーマットの映像信号を合成する。すなわち、受信側のインターフェース装置７では、送信側のインターフェース装置１における信号処理をほぼ反対に実行することによって、フレームフォーマット信号を再生する。

次に、図２から図５を参照して、インターフェース装置１の各部における信号処理の詳細な説明を行う。なお、本実施例では、有効画素数として７６８０画素×４３２０ライン、６０フレーム／秒で各画素のビット深さが１２ビットのものを前提とする。

図２に示すように、インターフェース装置１に対する入力信号は、上記有効画素数を内包する（２０×ｍ）画素×（４×ｎ）ラインのフレームフォーマットとする（ｍ，ｎは整数）。特に本実施例では水平・垂直の画素数が８６８０画素×４４００ライン（（ｍ，ｎ）の値が（４３４，１１００））の場合を考える。また、このフレームフォーマットを毎秒６０フレーム伝送するための画素クロックは2.29152Ghz (8680×4400×60）である。

次に、上記フレームフォーマットに同期コードを挿入する。（なお、この処理を行うのは図１における同期コード挿入部である。）図２に示される左上から右下に走査するフレームフォーマットにおいて、第１カラムから８カラム目までの映像信号ブランキング領域に映像有効期間の終了を示す第１の同期コード（ＥＡＶコード）を挿入し、さらに、有効画素領域開始前の８カラムに水平方向のブランキング期間終了を示す第２の同期コード（ＳＡＶコード）を挿入する。

本実施例では１画素のビット深さを１２ビットと仮定しているので、例えば、１６〜４０７９までを映像データに割り当て、０〜１５、４０８０〜４０９５までを同期コードに割り当てる符号化ビットとする。ＥＡＶコード及びＳＡＶコードは、ＨＤ−ＳＤＩ規格に用いられるＥＡＶコード及びＳＡＶコードと同様の機能を持つものとして、例えば１６進表現のＦＦＦと予め決められた映像タイミング基準コード（図中ではＸＹＺ及びＸ’Ｙ’Ｚ’と表す）とで構成することができる。このようにＥＡＶコード及びＳＡＶコードを挿入することにより、ＨＤ−ＳＤＩ規格と同様にフレーム期間のスタート、ライン期間のスタート、及び有効画素データが送られている有効映像期間を示すことができる。なお、本実施例では２ワードのデータでＥＡＶコード及びＳＡＶコードを表しているが、ＨＤ−ＳＤＩ規格と同様に４ワードでＥＡＶコード及びＳＡＶコードを表すことも可能である。

またこの時点で第１１カラム目から１０カラム分、または第６カラムから５カラム分を、後段で第３の同期コードに割り当てるためのスペースとして確保する。

次に図３に示すように、上記フレームフォーマットを複数のサブ領域に分割する。本実施例では、フレームフォーマットのカラムを順次１０領域に分割し、分割されたサブフレームを１０リンクで伝送することを想定する。上述のように、本実施例のフレームフォーマットでは（２０×ｍ）画素×（４×ｎ）ラインのフレームフォーマットを取り扱うため、（２×ｍ）画素×（４×ｎ）ラインのサイズを持つ１０のサブフレームに分割される。これらの分割を、カラー映像として赤、緑、青の3チャンネルのフレームフォーマットについて行う。

なお、１０個のサブフレームに分割したフレーム信号は、上述したフレームフォーマット入力信号における画素クロックの１／１０のクロックで処理される。すなわち、本段階での基本クロックは229.152MHzである。

図４は、１２ビット幅の赤、緑、青の３チャンネルに対して上記のように分割されたサブフレームの信号を、８Ｂ／１０Ｂ符号化のために１ワードが８ビットとなるよう変換する方法を示す。

まず、赤、緑、青の３チャンネル、各画素１２ビット幅のデータを２画素分用い、７２ビット幅のデータを作成する。この７２ビットデータを上位から８ビット毎に分割することによって、８ビット幅をもつデータ列を９ワード作成する。このときの８ビット幅のデータストリームの基本クロックは1.031184GHz（= 229.152MHz/2x9)となる。上記の変換を繰り返すことによって、１２ビット幅の赤、緑、青の3チャンネルデータから８ビット幅のデータストリームを生成することができる。

このとき、第３の同期コードのためのスペースは、赤、緑、青の３チャンネル間で同期して伝送されているため、全部で３６ビットのデータ幅となる。これを上記のように変換をした場合、８ビット幅のデータストリームの中で連続した４ワード＋４ビット領域（３６＝４×８＋４）となる。この第３の同期コード領域は各サブフレームの第２カラムに対応するため、上記のような変換をした場合、８ビット幅のデータストリーム上では、必ず毎ラインの開始から５ワード目の４ビット分と６から９ワード目の領域に対応する。

図５は、８ビットのデータストリームを８Ｂ／１０Ｂ符号化し、さらにシリアルデータストリームに変換するまでの信号処理を説明する図である。なお、本信号処理は、図１における８Ｂ／１０Ｂ符号化４および並列−直列変換部５によって行う。

本発明に用いる８Ｂ／１０Ｂ符号化は、規定された一般的なものであり、８ビットのデータを３ビットと５ビットとに分け、それぞれに１ビットを付加しての６ビットと４ビットとに変換するものである。この８Ｂ／１０Ｂ符号化によって、シリアルデータにした場合に、１または０のランレングス長が規定長以下に維持される。

上記のように、本発明の実施例では、フレームフォーマットの第１１カラム目から１０カラム分を第３の同期コードに割り当てるためのスペースとして確保している。その結果、上記符号化後の１０ビット幅のデータストリームの中でライン開始から６〜９ワード目の連続した４ワードの領域を、第３の同期コードのために割り当てることができる。この第３の同期コードとして８Ｂ／１０Ｂ符号化で用いられる制御コード（Ｋコード）を用いる。すると、８Ｂ／１０Ｂ符号化における制御コードが一定周期で挿入されることになり、安定した符号化および復号が行える。また、フレーム開始を識別するため、上記第３の同期コードとして他のラインと異なる制御コード（Ｋコード）を第１ラインに挿入すれば、フレーム同期を検出できる。

次に、符号化によって得られた１０ビットデータストリームは、規定の処理によりシリアルデータに変換され、電気信号、または光信号の形で受信側に伝送される。このときの１本のシリアルデータのデータレートは10.31184Gbps （1.031184GHz×１０）となり、イーサーネット（登録商標）規格で規定されているデータレート（10.3125Gbps）の許容範囲内（±100ppm）に入る伝送レートとなる。

なお、上記１０ビットデータストリームの伝送方法は、本実施例の処理中に１０のサブフレームに分割して生成した１０個のデータストリームを、並列に１０系統のデータリンクを通して伝送することができる。または光信号に変換して光波長多重技術を用いて１本の光ファイバーを通して伝送することも可能である。

受信側のインターフェース装置７では、送信側のインターフェース装置１での処理を逆に行っていくことにより、元のフレームフォーマットの再構成を行うことができる。先の送信側の信号処理の中で、映像信号に同期して挿入した第１及び第２の同期信号を検出することにより、複数の並列したリンクを通して伝送した場合の各リンクの伝送遅延を補償し、受信した映像信号のタイミングを調整することが可能となる。

上記の実施例では、水平・垂直の画素数が８６８０画素×４４００ライン（（ｍ，ｎ）の値が（４３４，１１００））場合を記したが、水平・垂直の画素数が８４８０画素×４５０４ライン（（ｍ，ｎ）の値が（４２４，１１２６））の場合においても、一部動作クロックは異なるが、同様な効果を有するインターフェース装置を実現することができる。

［実施例２］
次に、フレームフォーマットを１６のサブフレームに分割し、既存のＨＤ−ＳＤＩ規格のフレームフォーマットにデータマッピングを行う実施例について説明する。

図６に示されるように、本実施例の送信側のインターフェース装置１は、同期コード挿入部２と信号分割部３とマッピング部１３とを備える。同期コード挿入部２は、入力されたフレームフォーマット信号に同期コードを挿入し、信号分割部３は、同期コード挿入部２の出力信号を１６個のサブフレームに分割し、マッピング部１３は、分割された各サブフレームを既存のＨＤ−ＳＤＩ規格のフレームフォーマットの４つにマッピングする（合計で６４分割されている）。すなわち、本実施例のインターフェース装置１の出力は、ＨＤ−ＳＤＩ規格に準拠した既存の伝送装置等に用いることができる。

本実施例で用いるフレームフォーマットも、実施例１と同様に、有効画素数として７６８０画素×４３２０ライン、６０フレーム／秒で各画素のビット深さが１２ビットのものを前提とする。インターフェース装置１に対する入力信号は、上記有効画素数を内包する（２０×ｍ）画素×（４×ｎ）ラインのフレームフォーマットとする（ｍ，ｎは整数）。特に本実施例では水平・垂直の画素数が８６８０画素×４４００ライン（（ｍ，ｎ）の値が（４３４，１１００））の場合を考える。また、このフレームフォーマットを毎秒６０フレーム伝送するための画素クロックは2.29152GHz (8680×4400×60）である。

次に、上記フレームフォーマットに同期コードを挿入する。なお、この処理を行うのは図６における同期コード挿入部２である。図７に示されるように、第１カラムから８カラム目までの映像信号ブランキング領域に映像有効期間の終了を示す第１の同期コード（ＥＡＶコード）を挿入し、さらに、有効画素領域開始前の８カラムに水平方向のブランキング期間が終了することを示す第２の同期コード（ＳＡＶコード）を挿入する。また、第１の同期コードにおいて、最初の４カラムに同期コードを示す１６進コードのＦＦＦ値を割り当て、次の４カラムにタイミングフラグとなる予め決められた値（ここでは１６進コードのＸＹＺとする）を割り当てる。また、第２の同期コードにおいて、最初の４カラムに同期コードを示す１６進コードのＦＦＦ値を割り当て、次の４カラムにタイミングフラグとなる予め決められた値（ここでは１６進コードのＸ’Ｙ’Ｚ’とする）を割り当てる。

このフレームフォーマットを図７に示すように４画素×４ライン単位のブロックに分割し、各ブロックの左上の画素から１画素ごとに領域１〜１６に分割する。すると、縦ｎラインかつ横５×ｍ画素からなる１６のサブフレームが生成される。特に本実施例では水平８６８０画素かつ垂直４４００ラインとしているので、その分割されたサブフレームの中は、水平２１７０画素かつ垂直１１００ラインとなる。また、このサブフレームには１９２０画素×１０８０ラインの有効画素領域のデータが含まれている。

図７に、このサブフレームフォーマットとハイビジョンのフレームフォーマット（１０８０ライン、６０フレーム／秒モード）との関係を示す。図７からわかるように、有効画素領域において両フレームフォーマットは対応する。よって、同期コード挿入部２で挿入された第１の同期コードと第２の同期コードと検出し、本実施例におけるサブフレームフォーマットの有効映像領域のデータをハイビジョン映像信号におけるフレームフォーマットの有効映像領域にマッピングすることにより、本実施例のサブフレーム信号をハイビジョン映像信号として伝送することができる。

このとき、本実施例のサブフレームフォーマットのライン数は、ハイビジョンのフレームフォーマットのライン数と非常に近いので、データをマッピングする際、ラインメモリ等の容量を少なくすることができる。

上記の実施例では、水平・垂直の画素数が８６８０画素×４４００ライン（（ｍ，ｎ）の値が（４３４，１１００））場合を記したが、水平・垂直の画素数が８４８０画素×４５８４ライン（（ｍ，ｎ）の値が（４２４，１１２６））の場合においても、上記実施例と同様に第１の同期コードと第２の同期コードとから、有効画像領域を検出することによりハイビジョンのフレームフォーマットにデータをマッピングすることができる。

また、上記の実施例では、有効画素数として７６８０画素×４３２０ラインのもの（フレームフォーマットが８６８０画素×４４００ライン）、及び有効画素数として８１９２画素×４３２０ライン（フレームフォーマットが８４８０画素×４５０４ライン）のものを説明したが、同様の技術思想により、有効画素数として３８４０画素×２１６０ラインのもの（フレームフォーマットが４３４０画素×２２００ライン）、及び有効画素数として４０９６画素×２１６０ライン（フレームフォーマットが４２４０画素×２２５２ライン）のためのインターフェース装置を実現することができる。

本発明によれば、上記有効画素数およびフレームフォーマットの何れの組合せにおいても、次世代のテレビ方式として開発が進められている超高精細映像信号を、通信系のインターフェースであるイーサーネット（登録商標）に対応した通信系デバイスを使用でき、かつ従来のＨＤ−ＳＤＩ規格の伝送方式とも高い互換性を保つ用途に有用である。

１ 送信側インターフェース装置
２ 同期コード挿入部
３ 信号分割部
４ ８Ｂ／１０Ｂ符号化部
５ 並列−直列変換
６ 信号伝送部
７ 受信側インターフェース装置
８ 信号受信部
９ 直列−並列変換部
１０ ８Ｂ／１０Ｂ復号部
１１ 同期コード検出部
１２ 信号合成部
１３ マッピング部

Claims (9)

1. 水平ワード数および垂直ライン数からなる映像フレームフォーマットの映像信号を入力して、伝送信号を出力するインターフェース装置であって、
   前記水平ワード数は２０の倍数であり、
   前記垂直ライン数は４の倍数であり、
   前記フレームフォーマットの開始直後８カラム分領域に第１の同期コードを挿入し、前記フレームフォーマットの有効画素期間開始直前の８カラム分領域に第２の同期コードを挿入し、前記第１の同期コードの領域と前記第２の同期コードの領域との間の少なくとも１０カラム分領域に第３の同期コードを挿入するための領域を確保する、同期コード挿入部と、
   前記同期コード挿入部から出力されるフレームフォーマットを順次カラムごと１０分割し、１０個のサブフレームを生成する第１サブフレーム生成部と、
   前記第１サブフレームを８ビット幅のストリームに変換して８Ｂ／１０Ｂ符号化し、前記第３の同期コードを挿入するための領域に該８Ｂ／１０Ｂ符号化に必要な制御コードを挿入する８Ｂ／１０Ｂ符号化部と、
   前記８Ｂ／１０Ｂ符号化部の出力を並列−直列変換する並列−直列変換部と、
   前記並列−直列変換部の出力を規定の信号に変換して送出する通信信号送出部とを備えることを特徴とするインターフェース装置。
2. 前記第１サブフレーム生成部と前記８Ｂ／１０Ｂ符号化部と前記並列−直列変換部と前記通信信号送出部の代わりに、第２サブフレーム生成部とデータマッピング部とハイビジョン信号送出部とを備え、
   前記第２サブフレーム生成部は、前記同期コード挿入部から出力されるフレームフォーマットを順次カラムごと４分割し、且つ、順次ラインごと４分割し、１６個のサブフレームを生成し、
   前記データマッピング部は、前記第２サブフレーム生成部の出力から、前記第１の同期コードと前記第２の同期コードとに基づいて前記有効画素領域を検出し、該第２サブフレーム生成部の出力をＨＤ−ＳＤＩ規格のフレームフォーマットにデータマッピングし、
   前記ハイビジョン信号送出部は、前記データマッピング部の出力をＨＤ−ＳＤＩ規格の映像信号に変換して送出することを特徴とする、請求項１に記載のインターフェース装置。
3. 前記水平ワード数は８６８０であり、
   前記垂直ライン数は４４００であり、
   前記フレームフォーマットは７６８０画素×４３２０ライン、または８１９２画素×４３２０ラインの有効画素領域を含むことを特徴とする、請求項１または請求項２に記載のインターフェース装置。
4. 前記水平ワード数は８４８０であり、
   前記垂直ライン数は４５０４であり、
   前記フレームフォーマットは７６８０画素×４３２０ライン、または８１９２画素×４３２０ラインの有効画素領域を含むことを特徴とする、請求項１または請求項２に記載のインターフェース装置。
5. 水平ワード数および垂直ライン数からなる映像フレームフォーマットの映像信号を入力して、伝送信号を出力するインターフェース装置であって、
   前記水平ワード数は１０の倍数であり、
   前記垂直ライン数は２の倍数であり、
   前記フレームフォーマットの開始直後４カラム分領域に第１の同期コードを挿入し、前記フレームフォーマットの有効画素期間開始直前の４カラム分領域に第２の同期コードを挿入し、前記第１の同期コードの領域と前記第２の同期コードの領域との間の少なくと５カラム分領域に第３の同期コードを挿入するための領域を確保する、同期コード挿入部と、
   前記同期コード挿入部から出力されるフレームフォーマットを順次カラムごと５分割し、５個のサブフレームを生成する第１サブフレーム生成部と、
   前記第１サブフレームを８ビット幅のストリームに変換して８Ｂ／１０Ｂ符号化し、前記第３の同期コードを挿入するための領域に該８Ｂ／１０Ｂ符号化に必要な制御コードを挿入する８Ｂ／１０Ｂ符号化部と、
   前記８Ｂ／１０Ｂ符号化部の出力を並列−直列変換する並列−直列変換部と、
   前記並列−直列変換部の出力を規定の通信信号に変換して通信送出する信号送出部とを備えることを特徴とするインターフェース装置。
6. 前記第１サブフレーム生成部と前記８Ｂ／１０Ｂ符号化部と前記並列−直列変換部と前記通信信号送出部の代わりに、第２サブフレーム生成部とデータマッピング部とハイビジョン信号送出部とを備え、
   前記第２サブフレーム生成部は、前記同期コード挿入部から出力されるフレームフォーマットを順次カラムごと２分割し、且つ、順次ラインごと２分割し、４個のサブフレームを生成し、
   前記データマッピング部は、前記第２サブフレーム生成部の出力から、前記第１の同期コードと前記第２の同期コードとに基づいて前記有効画素領域を検出し、該第２サブフレーム生成部の出力をＨＤ−ＳＤＩ規格のフレームフォーマットにデータマッピングし、
   前記ハイビジョン信号送出部は、前記データマッピング部の出力をＨＤ−ＳＤＩ規格の映像信号に変換して送出することを特徴とする、請求項５に記載のインターフェース装置。
7. 前記水平ワード数は４３４０であり、
   前記垂直ライン数は２２００であり、
   前記フレームフォーマットは３８４０画素×２１６０ライン、または４０９６画素×２１６０ラインの有効画素領域を含むことを特徴とする、請求項５または請求項６に記載のインターフェース装置。
8. 前記水平ワード数は４２４０であり、
   前記垂直ライン数は２２５２であり、
   前記フレームフォーマットは３８４０画素×２１６０ライン、または４０９６画素×２１６０ラインの有効画素領域を含むことを特徴とする、請求項５または請求項６に記載のインターフェース装置。
9. 伝送信号を入力して、水平ワード数および垂直ライン数からなる映像フレームフォーマットの映像信号を出力するインターフェース装置であって、
   前記伝送信号を並列変換する直列／並列変換部と、
   前記直列／並列変換部の出力を８Ｂ／１０Ｂ復号する８Ｂ／１０Ｂ復号部と、
   前記８Ｂ／１０Ｂ復号部の出力から同期コードを検出する同期コード検出部と、
   前記同期コードに基づいて、前記同期コード検出部の異なる１０系統、または５系統の出力を合成して、前記映像信号を再生する信号合成部とを備え、
   前記同期コードは、合成された前記映像フレームフォーマットにて、第１１カラムから１０カラム分、または第６カラムから５カラム分の領域に割り当てられていることを特徴とするインターフェース装置。

Images