JP5309041B2

JP5309041B2 - インターフェース装置

Info

Publication number: JP5309041B2
Application number: JP2010002347A
Authority: JP
Inventors: 公二三谷; 誉行山下; 良平船津; 裕司野尻
Original assignee: Japan Broadcasting Corp
Current assignee: Japan Broadcasting Corp
Priority date: 2010-01-07
Filing date: 2010-01-07
Publication date: 2013-10-09
Anticipated expiration: 2030-01-07
Also published as: JP2011142521A

Description

本発明はテレビジョンなどの動画映像を伝送する機器間信号のインターフェース装置に関するものであり、特に１００Gbイーサーネット（登録商標）用に開発された通信系デバイスを用いた超高精細映像インターフェースに関わる。

従来、ビデオカメラなどで撮影された映像信号を、機器間またはスタジオ間、あるいは離れたビルの間等で伝送する場合には、映像フォーマット毎に専用のインターフェースを開発する必要があった。これらインターフェースで必要とされるビットレートは伝送する映像フォーマットに依存しているからである。

例えば、ハイビジョン用に開発されたＨＤ−ＳＤＩ規格は、３０フレーム／秒の動画像を伝送する用途に開発されたものであり、映像の伝送レートは入力映像と同じ約１．４８５Gビット／秒の伝送容量を持つインターフェースである。この例では、ハイビジョン映像のフォーマット（水平２２００画素×垂直１１２５ライン、６０フィールド／インターレース方式）から、画素数（２２００×１１２５）×フレームレート（６０／２）×１画素のビット数（１０ビット）×輝度・色差信号帯域比（１＋０．５＋０．５)という要件によって、必要データレートが１．４８５Gビット／秒であると定まる。

また、動画用の実時間インターフェースは、映像信号を１フレームまたは１フィールド単位で伝迭する方式が主流であり、よって、伝送レートはフレーム周波数（またはフィールド周波数）６０Ｈｚの整数倍でなければいけない。

一方、通信系の技術分野においては、電話交換機の技術をベースとするＳＯＮＥＴ／ＳＤＨでは９．９５Gbps、誤り訂正符号を用いるＩＴＵ−ＴＧ．９７５では１０．６６Gbps、ＯＴＮでは１０．７Gbpsなど、伝送レートが異なる幾つかの方式が独自に発展してきている。インターネットなどに用いられるローカルエリアネットワークの分野では、約１０Mビットの伝送容量をもつイーサーネット（登録商標）（１０MbE）からスタートし、世代の進展とともにその１０倍のデータレートを持つ通信デバイスが開発されてきた。さらに近年では１０．３Gbpsの伝送速度を持つ１０GbEや、１０GbEを１０本束ねた１００GbEが開発されつつある。

これら通信系のインターフェースはパーソナルコンピュータなどに代表されるようにネットワークに接続される機器には必ず装備されるため、プロ用から民生用機器まで幅広い分野での需要が見込まれ、インターフェースに使用する専用ＩＣチップなどの単価を抑えることができる。特にイーサーネット（登録商標）用に開発された通信用部品はパーソナルコンピュータのマザーボードにあらかじめ組み込まれて設計されるなど、小型・低価格化が著しい。また、広帯域ネットワークの開発に伴い、小型・安価で且つ高速伝送能力のあるインターフェースデバイスが開発されている。

よって、上記のように幅広く用いられる通信用インターフェースデバイスを映像用途にも用いることができれば、小型で低コストの映像インターフェースを開発することができると考えられる。しかしながら、これら通信用イーサーネット（登録商標）用部品は、通信系に固有の伝送周波数やプロトコルを利用するものであり、そのままでは実時間映像用のインターフェースには使用できない。例えば、フレーム単位でデータ転送する動画用実時間インターフェースでは伝送レートが６０Hzの整数倍になる必要があり、さらに映像フォーマットの水平ライン周波数に同期した伝送が行われる必要があるが、上記の通信系の伝送レートではこれらの条件を満たさないからである。

例えば、通信分野の技術を映像分野に応用した動画用実時間インターフェースの例として、周波数帯（９．９５Gbps〜１１．１Gbps）を動作範囲とする光トランシーバーを用いた１０．６９２Gbpsインターフェースが報告されている（例えば非特許文献１を参照)。この方式は、通信系に開発された光モジュール及びそのドライバー部分を用い、上記周波数範囲で実時間動画用インターフェースに適した周波数で駆動したものである。

しかしながら、上記技術では、伝送するデータが独自プロトコルであるため、先に列挙した既存の通信系プロトコルと整合性がない。つまり、上記技術を用いても、既存の通信用インターフェースを活用することができない。従って、通信系のインターフェースとの互換性を高めた実時間動画用インターフェースを開発するためには、通信系インターフェースのプロトコルを採用し、さらに通信系インターフェースの内部信号処理を考慮した映像フォーマットを採用する必要がある。

また、動画用映像システムでは解像度の向上やダイナミックレンジの拡大などにより、実時間インターフェースに求められるデータレートが増大し、次世代テレビ方式として開発が進められているスーパーハイビジョンでは約８０Gbpsのデータレートが必要となる。このことから、通信分野で開発されている１００Gbイーサーネット（登録商標）の技術を超高精細映像の伝送に応用できれば、小型で安価な映像用インターフェースが開発できると考えられる。

ＳＭＰＴＥ規格Ｓ４３５−１，２，３

上記のように、通信分野で開発された伝送システムで映像信号を伝送することには多くの利点があるにも拘らず、十分に要件を満たすシステムは存在していなかった。よって本発明では、次世代のテレビ方式として開発が進められている超高精細映像信号を、通信系のプロトコルであるイーサーネット（登録商標）規格に対応させる動画用インターフェース装置を提供する。

本発明による、水平ワード数および垂直ライン数からなる映像フレームフォーマットの映像信号を入力して、伝送信号を出力するインターフェース装置は、映像信号のフレームフォーマットを分割して、サブフレームフォーマットを生成するサブフレームフォーマット生成部と、サブフレームフォーマットから１ワードが６４ビットである６４Ｂストリームを生成する６４Ｂ変換部と、６４Bストリームを６４Ｂ／６６Ｂ符号化して６６Ｂストリームを生成する６４Ｂ／６６Ｂ符号化部と、６６Ｂストリームを周期的にブロック化して該ブロックの間にダミーデータを挿入するブロック分割部と、ダミーデータを周期的にアライメント信号に置き換えるアライメント挿入部と、アライメント挿入部の出力を並列−直列変換する並列−直列変換部と、並列−直列変換部の出力の異なる２系統を結合する結合器とを備え、水平ワード数を前記ストリーム変換部により変換し、さらにダミーデータを挿入した後の１ラインワード数を、変換後の１ラインのワード数としたときに、ダミーデータの周期は変換後の１ラインのワード数の約数であり、且つ、アライメント信号の周期の約数とすることを特徴とする。

また、本発明によるインターフェース装置において、アライメント信号の周期は１６３８４ワードであり、変換後の１ラインのワード数は５７６ワードであり、ダミーデータの周期は６４ワードであることを特徴とする。

また、本発明によるインターフェース装置において、映像フレームフォーマットは、１フレームの水平ワード数が８０６４ワードかつ垂直ライン数が４５２１ラインであり、かつ前記映像信号は６０フレームレート／秒であり、サブフレームフォーマット生成部は、映像フレームフォーマットをカラム単位で順次１６に分割し、５０４ワード×４５２１ラインのサブフレームフォーマットを出力し、６４Ｂ変換部は、赤、緑、青の各チャンネルの１２ビット幅を束ねた３６ビットの画素データを２フレーム毎１６画素単位で６４ビット幅の信号に変換することを特徴とする。

また、本発明によるインターフェース装置において、映像フレームフォーマットは、１フレームの水平ワード数が８０６４ワードかつ垂直ライン数が４５２４ラインであり、かつ映像信号は60/1.001フレームレート／秒であり、サブフレームフォーマット生成部は、映像フレームフォーマットをカラム単位で順次１６に分割し、５０４ワード×４５２４ラインのサブフレームフォーマットを出力し、６４Ｂ変換部は、赤、緑、青の各チャンネルの１２ビット幅を束ねた３６ビットの画素データを２フレーム毎１６画素単位で６４ビット幅の信号に変換することを特徴とする。

また、本発明によるインターフェース装置において、映像フレームフォーマットの各水平ラインの先頭から１６カラムに第１同期信号を備え、さらに実際の有効画素領域の手前の１６カラムに第２同期信号を備え、サブフレームフォーマット生成部で１６分割されたサブフレームフォーマットの各々に第１同期信号および第２同期信号が含まれていることを特徴とする。

また、本発明によるインターフェース装置において、映像フレームフォーマットは、１フレームの水平ワード数が４０３２ワードかつ垂直ライン数が２２６１ラインであり、かつ映像信号は６０フレームレート／秒であり、サブフレームフォーマット生成部は、映像フレームフォーマットをカラム単位で順次４つに分割し、１００８ワード×２２６１ラインのサブフレームフォーマットを出力し、６４Ｂ変換部は、赤、緑、青の各チャンネルの１２ビット幅を束ねた３６ビットの画素データを２フレーム毎１６画素単位で６４ビット幅の信号に変換することを特徴とする。

また、本発明によるインターフェース装置において、映像フレームフォーマットは、１フレームの水平ワード数が４０３２ワードかつ垂直ライン数が２２６２ラインであり、かつ映像信号は60/1.001フレームレート／秒であり、サブフレームフォーマット生成部は、映像フレームフォーマットをカラム単位で順次４つに分割し、１００８ワード×２２６１ラインのサブフレームフォーマットを出力し、６４Ｂ変換部は、赤、緑、青の各チャンネルの１２ビット幅を束ねた３６ビットの画素データを２フレーム毎１６画素単位で６４ビット幅の信号に変換することを特徴とする。

また、本発明によるインターフェース装置において、映像フレームフォーマットの各水平ラインの先頭から４カラムに第１同期信号を備え、さらに実際の有効画素領域の手前の４カラムに第２同期信号を備え、サブフレームフォーマット生成部で４分割されたサブフレームフォーマットの各々に第１同期信号および第２同期信号が含まれていることを特徴とする。

また、本発明による、伝送信号を入力して、映像フレームフォーマットの映像信号を出力するインターフェース装置は、伝送信号を２系統に分配する分配器と、分配器の出力を直列−並列変換するデシリアライザーと、デシリアライザーによって並列化されたレーンの歪みを補正するアライメントロック部と、レーンの整列を直すレーンリオーダー部と、レーン中のアライメント信号およびダミーデータを除去するアライメント除去部と、アライメント除去部の出力を６４Ｂ／６６Ｂ復号する６４Ｂ／６６Ｂ復号部と、６４Ｂ／６６Ｂ復号部の出力から、サブフレームフォーマットを再生するサブフレーム再生部と、異なる１６系統のサブフレームフォーマットから映像フレームフォーマットを合成するフレーム合成部とを備え、ダミーデータの周期はアライメント信号の周期の約数であることを特徴とする。

本発明により、次世代のテレビ方式として開発が進められている超高精細映像信号を、通信系のプロトコルであるイーサーネット（登録商標）規格に対応させる動画用インターフェース装置を提供できる。

本発明によるインターフェース装置の概略図である。本発明によるフレームフォーマットの分割方法を説明する図である。本発明による６４Ｂ／６６Ｂ符号化に係る信号処理を説明する図である。本発明によるアライメントマーカー挿入に係る信号処理を説明する図である。本発明によるインターフェース装置の概略図である。本発明によるフレームフォーマットの分割方法を説明する図である。本発明による６４Ｂ／６６Ｂ符号化に係る信号処理を説明する図である。本発明によるアライメントマーカー挿入に係る信号処理を説明する図である。

［実施例１］
図１は、本発明の実施に係るインターフェース装置の基本ブロック図を示す。図１に記載の各部における信号処理の詳細な説明は後段にするものとして、以下では、本願発明の基本的処理の流れを説明する。

本発明による送信側インターフェース装置１は、サブフレームフォーマット生成部２と６４Ｂ変換部３と６４Ｂ／６６Ｂ符号化部４とスクランブル部５とブロック分割部６とアライメント挿入部７と並列−直列変換８部と結合器９とを備える。

送信側インターフェース装置１への入力信号は、赤、緑、青の３チャンネルで６０フレーム／秒、８０６４画素×４５２１ライン、また、各画素（すなわち各ワード）のビット深さは１２ビットとする。

先ず、サブフレームフォーマット生成部２によってこのフレームフォーマットを分割し、サブフレームフォーマットを生成する。ここでは、フレームを１６分割し、分割された各サブフレームフォーマットは、それぞれ同様の信号処理を後段で行うものとする。

その後、ストリーム変換部３にて、分割されたサブフレームの映像信号を１ワードが６４ビットのストリームに変換する。

次に、６４Ｂ／６６Ｂ符号化部４では、６４ビットのストリームを６４Ｂ／６６Ｂ符号化方式によって伝送用符号化する。

その後、スクランブル処理部５によってスクランブル処理をし、ブロック分配部６ではブロック分配をする。このブロック分配では、ダミーデータを挿入する役割を兼ねる。

そして、アライメント挿入部７で、IEEE P802.3ba2008に規定される方式でアライメント信号を挿入する。シリアライザー８では、並列一直列信号変換して５Gbpsの近傍のデータレート（5.15611008Gbps）が得られる。

この信号列を結合器９にて２系統束ねることにより、通信用途で用いられる場合の標準データレート10.3125Gbpsの±100ppm以内の差である10.31222016Gbpsの信号が得られる。すなわち、上記パラメータおよび信号処理により、光デバイス、ロジックデバイス等に大きな変更なく、通信用デバイスを動作させることが可能となる。

なお、受信機側インターフェース装置１０では、送信機側インターフェース装置１と逆の処理が行われ、フレームフォーマットが再生される。すなわち、分配器１１にて信号を２系統に分配し、デシリアライザー１２にて直列―並列変換をし、アライメントロック部１３にてレーンの歪みを補正し、レーンリオーダー部１４にてレーンの整列を直し、アライメント除去部１５では挿入されているアライメントマーカーおよびダミーデータを除去し、デスクランブル部１６では送信時のスクランブルを解き、６４Ｂ／６６Ｂ復号部１７にて６４Ｂ／６６Ｂ符号を復号し、６４Ｂストリームから赤、緑、青の各１２ビットチャンネルサブフレームを再生し、フレームフォーマット合成部１８にて１６分割されたサブフレームフォーマットを合成して、元の映像フレームフォーマットを再生する。

次に、図２から図４を用いて、本発明によるインターフェース装置における各部の信号処理に関する詳細な説明を行う。

図２は、本発明実施に用いるフレームフォーマットの例である。このフレームフォーマットは水平７６８０画素×垂直４３２０ラインの有効画素領域を含み、全体として水平８０６４画素×垂直４５２１ラインのフレームフォーマットを構成する。このフレームフォーマットを、水平５０４画素×垂直４５２１ラインの１６サブフレームフォーマットに分割する。なお、この信号処理は、図１におけるサブフレームフォーマット生成部２における信号処理に対応する。

図２に示すように、このフレームフォーマットの先頭カラムから第１６カラム目までには第１の同期コードが挿入されており、また、有効画素領域が開始する直前の１６カラムにも第２の同期コードが挿入されている。この第１および第２の同期コードはハイビジョン用インターフェースＨＤ−ＳＤＩで用いられているＥＡＶおよびＳＡＶと同様にフレーム／ラインの先頭、および有効画素領域の開始／終了を表すよう予め決められた映像タイミングコードである。

このフレームフォーマットを、カラムごとに順次１６のサブフレームフォーマットに分割する。その結果、このサブフレームフォーマットは水平画素５０４×垂直ライン４５２１ラインで構成され、各サブフレームフォーマットの先頭カラム及び有効画素領域直前のカラムには、それぞれ第１及び第２の同期コードが挿入されている。なお１２ビット深さの画素データの内、有効画素領域内の映像データに１６〜４０７９を割り当て、０〜１５、４０８０〜４０９５のデータ範囲を同期コードに使用する。

図３は、上記サブフレーム信号を６４Ｂ／６６Ｂ符号化処理し、１ワード６６ビットの５６７ワード×４５２１ラインの映像信号を生成するまでの処理を示す。すなわち、図３における信号処理は、図１における、ストリーム変換部３、６４Ｂ／６６Ｂ符号化部４、およびスクランブル処理部５における信号処理に対応する。

まず、赤、緑、青チャンネルの３チャンネル各１２ビットから、３６ビット幅のデータストリームを作成する。次に、この３６ビット幅のデータストリームの１６ワード分のデータを用いて、７２ビット幅のデータストリームを８レーン作成し、その後、1ワードが６４ビットのストリームを９レーン生成する。

その後、各６４ビット幅のストリーム信号は６４Ｂ／６６Ｂ符号化方式で決められた既定のスクランブル処理をし、２ビットの同期ビットを付加して、１ワード６６ビットの５６７ワード×４５２１ラインの信号（フレームレートは３０fps）に変換される。

図４は、上記信号処理の続きを説明するための図である。すなわち、上記の1ワード６６ビットの５６７ワード×４５２１ラインの信号から、10.31222016Gbpsの信号が得るまでを説明する。

上記の５６７ワード×４５２１ラインの信号は、（図１におけるブロック分割部６が備える）ＦＩＦＯメモリを用いたデータレート変換処理により、６３ワードに１ワードの割合でダミーデータが挿入される。このダミーデータは水平信号の整数倍の周期で挿入されるため、挿入されたダミーデータは図４に示すように映像フレーム内ではカラム状に整列する。ここでは映像データ６３ワードに対して、１つのダミーデータを挿入するため、ダミーデータは６４ワード周期となる。

次に同期をとるためのアライメント信号を挿入する。IEEE P802.3ba2008に規定されているように、アライメント信号の間隔が１６３８３ワードになるようにアライメント信号を挿入する。先に挿入したダミーデータの周期は６４ワードであり、これは１６３８４ワード周期の約数となっているので、周期的に（この場合２５６ダミーデータ毎に）ダミーデータをアライメント信号に置き換えると、IEEE P802.3ba2008に規定されたアライメント信号間隔が得られる。

このようにして生成された信号列を２系統用い、並列−直列変換して伝送することにより、IEEE P802.3ba2008で規定された通信系インターフェースで使用される標準伝送レート10.3125Gbpsの近傍の伝送レートを持つ信号が得られる。

なお、受信機側ではこの逆の処理を逆に行えばもとの映像信号を生成することができるので、ここでは信号処理の詳細な説明を省略する。

以上は８０６４画素×４５２１ライン、６０フレーム／秒のフレームフォーマットについての実施例を示した。フレームレートが60/1.001フレーム／秒の場合には８０６４画素×４５２４ラインのフレームフォーマットを採用し、同様の信号処理方法を採用することで、データレートが10.3125Gbps±400ppmの範囲内でインターフェース装置を構築することが可能である。

［実施例２］
図５は、本発明のもう１つの実施に係るインターフェース装置の基本ブロック図を示す。以下では、実施例１と重複する部分は同一符号を付することによって適宜省略して説明する。

本実施例で利用する送信側インターフェース装置１への入力信号は、赤、緑、青の３チャンネルで６０フレーム／秒、４０３２ワード×２２６１ライン、また、各画素（すなわち各ワード）のビット深さは１２ビットとする。

先ず、サブフレームフォーマット生成部２によってこのフレームフォーマットを分割し、サブフレームフォーマットを生成する。ここでは、フレームを４分割し、分割された各サブフレームフォーマットは、それぞれ同様の信号処理を後段で行うものとする。

その後、ストリーム変換部３にて、分割されたサブフレームの映像信号を、１ワードが６４ビットのストリームに変換し、次に、６４Ｂ／６６Ｂ符号化部４にて、６４ビットのストリームを６４Ｂ／６６Ｂ符号化方式によって伝送用符号化する。その後、スクランブル処理部５によってスクランブル処理をし、ブロック分配部６ではブロック分配をする。このブロック分配では、ダミーデータを挿入する役割を兼ねる。

そして、アライメント挿入部７で、IEEE P802.3ba2008に規定される方式でアライメント信号を挿入する。並列一直列変換部８では、並列一直列信号変換して５Gbpsの近傍のデータレート（5.15725056Gbps）が得られる。

この信号列を結合器９にて２系統束ねることにより、通信用途で用いられる場合の標準データレート10.3125Gbpsの±200ppm以内の差である10.31450112Gbpsの信号が得られる。すなわち、上記パラメータおよび信号処理により、光デバイス、ロジックデバイス等に大きな変更なく、通信用デバイスを動作させることが可能となる。

次に、図６から図８を用いて、本発明の実施に係るインターフェース装置における各部の信号処理に関する詳細な説明を行う。

図２は、本発明実施に用いるフレームフォーマットの例である。このフレームフォーマットは水平３８４０画素×垂直２１６０ラインの有効画素領域を含み、全体として水平４０３２画素×垂直２２６１ラインのフレームフォーマットを構成する。このフレームフォーマットを、水平１００８画素×垂直２２６１ラインの４つのサブフレームフォーマットに分割する。なお、この信号処理は、図５におけるサブフレームフォーマット生成部２における信号処理に対応する。

図６に示すように、このフレームフォーマットの先頭カラムから第４カラム目までには第１の同期コードが挿入されており、また、有効画素領域が開始する直前の４カラムにも第２の同期コードが挿入されている。この第１および第２の同期コードはハイビジョン用インターフェースＨＤ−ＳＤＩで用いられているＥＡＶおよびＳＡＶと同様にフレーム／ラインの先頭、および有効画素領域の開始／終了を表すよう予め決められた映像タイミングコードである。

このフレームフォーマットを、カラムごとに順次４つのサブフレームフォーマットに分割する。その結果、このサブフレームフォーマットは水平画素１００８×垂直ライン２２６１ラインで構成され、各サブフレームフォーマットの先頭カラム及び有効画素領域直前のカラムには、それぞれ第１及び第２の同期コードが挿入されている。なお１２ビット深さの画素データの内、有効画素領域内の映像データに１６〜４０７９を割り当て、０〜１５、４０８０〜４０９５のデータ範囲を同期コードに使用する。

図７は、上記サブフレーム信号を６４Ｂ／６６Ｂ符号化処理し、１ワード６６ビットの５６７ワード×４５２１ラインの映像信号を生成するまでの処理を示す。すなわち、図３における信号処理は、図５における、ストリーム変換部３、６４Ｂ／６６Ｂ符号化部４、およびスクランブラ処理部５における信号処理に対応する。

その後、各６４ビット幅のストリーム信号は６４Ｂ／６６Ｂ符号化方式で決められた既定のスクランブル処理をし、２ビットの同期ビットを付加して、１ワード６６ビットの５６７ワード×４５２２ラインの信号（フレームレートは３０fps）に変換される。

図８は、上記信号処理の続きを説明するための図である。すなわち、上記の1ワード６６ビットの５６７ワード×４５２２ラインの信号から、10.31450112Gbpsの信号が得るまでを説明する。

上記の５６７ワード×４５２２ラインの信号は、（図５におけるブロック分割部６が備える）ＦＩＦＯメモリを用いたデータレート変換処理により、６３ワードに１ワードの割合でダミーデータが挿入される。このダミーデータは水平信号の整数倍の周期で挿入されるため、挿入されたダミーデータは図４に示すように映像フレーム内ではカラム状に整列する。ここでは映像データ６３ワードに対して、１つのダミーデータを挿入するため、ダミーデータは６４ワード周期となる。

このようにして生成された信号列を２本用い、並列−直列変換して伝送することにより、IEEE P802.3ba2008で規定された通信系インターフェースで使用される標準伝送レート10.3125Gbpsの近傍の信号が得られる。

以上は４０３２画素×２２６１ライン、６０フレーム／秒のフレームフォーマットについての実施例を示した。フレームレートが60/1.001フレーム／秒の場合には４０３２画素×２２６２ラインのフレームフォーマットを採用し、同様の信号処理方法を採用することで、データレートが10.3125Gbps±400ppmの範囲内でインターフェース装置を構築することが可能である。

本発明は、次世代のテレビ方式として開発が進められている超高精細映像信号を、通信系のインターフェースであるイーサーネット（登録商標）プロトコルに対応させる用途に有用である。

１送信側インターフェース装置
２サブフレームフォーマット生成部
３６４Ｂ変換部
４６４Ｂ／６６Ｂ符号化部
５スクランブル部
６ブロック分割部
７アライメント挿入部
８並列−直列変換部
９結合器
１０受信側インターフェース装置
１１分割器
１２デシリアライザー
１３アライメントロック部
１４レーンリオーダー
１５アライメント除去部
１６デスクランブル部
１７６４Ｂ／６６Ｂ復号部
１８フレームフォーマット合成部

Claims

水平ワード数および垂直ライン数からなる映像フレームフォーマットの映像信号を入力して、伝送信号を出力するインターフェース装置であって、
前記映像信号のフレームフォーマットを分割して、サブフレームフォーマットを生成するサブフレームフォーマット生成部と、
前記サブフレームフォーマットから１ワードが６４ビットである６４Ｂストリームを生成する６４Ｂ変換部と、
前記６４Ｂストリームを６４Ｂ／６６Ｂ符号化して６６Ｂストリームを生成する６４Ｂ／６６Ｂ符号化部と、
前記６６Ｂストリームを周期的にブロック化して該ブロックの間にダミーデータを挿入するブロック分割部と、
前記ダミーデータを周期的にアライメント信号に置き換えるアライメント挿入部と、
前記アライメント挿入部の出力を並列−直列変換する並列−直列変換部と、
前記並列−直列変換部の出力の異なる２系統を結合する結合器とを備え、
前記水平ワード数を前記ストリーム変換部により変換し、さらに前記ダミーデータを挿入した後の１ラインワード数を、変換後の１ラインのワード数としたときに、前記ダミーデータの周期は前記変換後の１ラインのワード数の約数であり、且つ、前記アライメント信号の周期の約数であることを特徴とするインターフェース装置。
前記アライメント信号の周期は１６３８４ワードであり、
前記変換後の１ラインのワード数は５７６ワードであり、
前記ダミーデータの周期は６４ワードであることを特徴とする、請求項１に記載のインターフェース装置。
前記映像フレームフォーマットは、１フレームの前記水平ワード数が８０６４ワードかつ垂直ライン数が４５２１ラインであり、かつ前記映像信号は６０フレームレート／秒であり、
前記サブフレームフォーマット生成部は、前記映像フレームフォーマットをカラム単位で順次１６に分割し、５０４ワード×４５２１ラインのサブフレームフォーマットを出力し、
前記６４Ｂ変換部は、赤、緑、青の各チャンネルの１２ビット幅を束ねた３６ビットの画素データを２フレーム毎１６画素単位で６４ビット幅の信号に変換することを特徴とする、請求項１または請求項２に記載のインターフェース装置。
前記映像フレームフォーマットは、１フレームの前記水平ワード数が８０６４ワードかつ垂直ライン数が４５２４ラインであり、かつ前記映像信号は60/1.001フレームレート／秒であり、
前記サブフレームフォーマット生成部は、前記映像フレームフォーマットをカラム単位で順次１６に分割し、５０４ワード×４５２４ラインのサブフレームフォーマットを出力し、
前記６４Ｂ変換部は、赤、緑、青の各チャンネルの１２ビット幅を束ねた３６ビットの画素データを２フレーム毎１６画素単位で６４ビット幅の信号に変換することを特徴とする、請求項１または請求項２に記載のインターフェース装置。
前記映像フレームフォーマットの各水平ラインの先頭から１６カラムに第１同期信号を備え、さらに実際の有効画素領域の手前の１６カラムに第２同期信号を備え、
前記サブフレームフォーマット生成部で１６分割された前記サブフレームフォーマットの各々に前記第１同期信号および前記第２同期信号が含まれていることを特徴とする、請求項３または請求項４に記載のインターフェース装置。
前記映像フレームフォーマットは、１フレームの前記水平ワード数が４０３２ワードかつ垂直ライン数が２２６１ラインであり、かつ前記映像信号は６０フレームレート／秒であり、
前記サブフレームフォーマット生成部は、前記映像フレームフォーマットをカラム単位で順次４つに分割し、１００８ワード×２２６１ラインのサブフレームフォーマットを出力し、
前記６４Ｂ変換部は、赤、緑、青の各チャンネルの１２ビット幅を束ねた３６ビットの画素データを２フレーム毎１６画素単位で６４ビット幅の信号に変換することを特徴とする、請求項１または請求項２に記載のインターフェース装置。
前記映像フレームフォーマットは、１フレームの前記水平ワード数が４０３２ワードかつ垂直ライン数が２２６２ラインであり、かつ前記映像信号は60/1.001フレームレート／秒であり、
前記サブフレームフォーマット生成部は、前記映像フレームフォーマットをカラム単位で順次４つに分割し、１００８ワード×２２６１ラインのサブフレームフォーマットを出力し、
前記６４Ｂ変換部は、赤、緑、青の各チャンネルの１２ビット幅を束ねた３６ビットの画素データを２フレーム毎１６画素単位で６４ビット幅の信号に変換することを特徴とする、請求項１または請求項２に記載のインターフェース装置。
前記映像フレームフォーマットの各水平ラインの先頭から４カラムに第１同期信号を備え、さらに実際の有効画素領域の手前の４カラムに第２同期信号を備え、
前記サブフレームフォーマット生成部で４分割された前記サブフレームフォーマットの各々に前記第１同期信号および前記第２同期信号が含まれていることを特徴とする、請求項６または請求項７に記載のインターフェース装置。
伝送信号を入力して、映像フレームフォーマットの映像信号を出力するインターフェース装置であって、
前記伝送信号を２系統に分配する分配器と、
前記分配器の出力を直列−並列変換するデシリアライザーと、
前記デシリアライザーによって並列化されたレーンの歪みを補正するアライメントロック部と、
前記レーンの整列を直すレーンリオーダー部と、
前記レーン中のアライメント信号およびダミーデータを除去するアライメント除去部と、
前記アライメント除去部の出力を６４Ｂ／６６Ｂ復号する６４Ｂ／６６Ｂ復号部と、
前記６４Ｂ／６６Ｂ復号部の出力から、サブフレームフォーマットを再生するサブフレーム再生部と、
異なる１６系統の前記サブフレームフォーマットから前記映像フレームフォーマットを合成するフレーム合成部とを備え、
前記ダミーデータの周期は前記アライメント信号の周期の約数であることを特徴とするインターフェース装置。