KR20100086928A - 영상신호 송신 장치, 영상신호 수신 장치, 및 영상신호 전송 시스템 - Google Patents

영상신호 송신 장치, 영상신호 수신 장치, 및 영상신호 전송 시스템 Download PDF

Info

Publication number
KR20100086928A
KR20100086928A KR20097013075A KR20097013075A KR20100086928A KR 20100086928 A KR20100086928 A KR 20100086928A KR 20097013075 A KR20097013075 A KR 20097013075A KR 20097013075 A KR20097013075 A KR 20097013075A KR 20100086928 A KR20100086928 A KR 20100086928A
Authority
KR
South Korea
Prior art keywords
packet
signal
video signal
packet signals
signals
Prior art date
Application number
KR20097013075A
Other languages
English (en)
Other versions
KR101342835B1 (ko
Inventor
세이이치 오자와
Original Assignee
쟈인 에레쿠토로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쟈인 에레쿠토로닉스 가부시키가이샤 filed Critical 쟈인 에레쿠토로닉스 가부시키가이샤
Publication of KR20100086928A publication Critical patent/KR20100086928A/ko
Application granted granted Critical
Publication of KR101342835B1 publication Critical patent/KR101342835B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
    • H04N21/4408—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving video stream encryption, e.g. re-encrypting a decrypted video stream for redistribution in a home network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M9/00—Parallel/series conversion or vice versa
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/4104—Peripherals receiving signals from specially adapted client devices
    • H04N21/4122—Peripherals receiving signals from specially adapted client devices additional display device, e.g. video projector
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/436—Interfacing a local distribution network, e.g. communicating with another STB or one or more peripheral devices inside the home
    • H04N21/4363—Adapting the video stream to a specific local network, e.g. a Bluetooth® network
    • H04N21/43632—Adapting the video stream to a specific local network, e.g. a Bluetooth® network involving a wired protocol, e.g. IEEE 1394
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
    • H04N21/4405—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving video stream decryption
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Synchronizing For Television (AREA)

Abstract

영상신호 송신 장치(10)는, 영상신호와 동기신호와 데이터 인에이블 신호를 수신하여, 데이터 인에이블 신호에 기초하여, 영상신호와 동기신호를 영상신호의 계조 비트 수에 따른 패킷의 바이트 수로 패킷 처리함으로써 복수의 패킷 신호를 생성하는 팩커(11)과 복수의 패킷 신호를 부호화 처리함으로써 복수의 부호화 패킷 신호를 생성하는 부호화부(15)와, 복수의 부호화 패킷 신호를 병렬-직렬 변환함으로써 직렬 패킷 신호를 생성하는 직렬화기(14)를 구비하고, 팩커(11)는, 패킷의 바이트 수에 따른 펄스 폭의 펄스를 포함하는 제어 신호를 생성하고, 부호화부(15)는, 팩커로부터의 제어 신호에 있어서의 펄스에 대응하는 패킷 신호의 부분을 다른 부분과 다른 부호화 처리한다.
Figure P1020097013075
영상신호, 송신, 수신, 인에이블, 패킷, 계조, 직렬화기, 펄스 폭, 부호화

Description

영상신호 송신 장치, 영상신호 수신 장치, 및 영상신호 전송 시스템{VIDEO SIGNAL TRANSMISSION DEVICE, VIDEO SIGNAL RECEPTION DEVICE, AND VIDEO SIGNAL TRANSMISSION SYSTEM}
본 발명은 영상신호 송신 장치와 영상신호 수신 장치와, 이들의 영상신호 송신 장치 및 영상신호 수신 장치를 이용한 영상신호 전송 시스템에 관한 것이다.
LCD(액정 표시 장치)나 PDP(플라스마 표시 패널) 등에 영상신호를 전송하는 영상신호 전송 시스템이 알려져 있다. 이런 종류의 영상신호 전송 시스템에서는, 영상신호 송신 장치와 영상신호 수신 장치의 사이에서, RGB마다의 영상신호나, 데이터 인에이블(enable) 신호, 동기신호 등의 복수의 신호가 전송된다.
종래, 영상신호 송신 장치와 영상신호 수신 장치의 사이에서는, 신호마다 신호선을 각각 이용하는 것이 일반적이다. 그렇지만, 이러한 수법은 물리적인 신호선의 수가 증가해 버린다고 하는 문제가 있다. 이러한 문제점에 관해 특허 문헌 1에서는 복수의 데이터나 클록을 다중화하여 신호선의 수를 줄인다고 하는 구성이 제안되고 있다.
　　<특허 문헌 1>　일본국 특허공개 2005－142872호 공보
<발명이 해결하고자 하는 과제>
그런데, 영상신호 전송 시스템에서는, 영상신호나 동기신호 등을 패킷(packet)화 하는 일이 있다. 또, 영상신호 전송 시스템에서는, 영상신호의 계조(階調) 비트 수에 따라 1화소마다의 패킷의 바이트 수가 다른 일이 있다. 그렇지만, 특허 문헌 1에 기재의 영상신호 전송 시스템에서는, 영상신호의 1화소마다의 패킷의 바이트 수의 변화, 즉 영상신호의 계조 비트 수의 변화에 대응할 수 없다고 하는 문제가 있었다.
그래서, 본 발명은, 신호선의 수를 줄이고, 또한 영상신호의 계조 비트 수의 변화에 대응 가능한 영상신호 송신 장치, 영상신호 수신 장치, 및 영상신호 전송 시스템을 제공하는 것을 목적으로 하고 있다.
<과제를 해결하기 위한 수단>
본 발명의 영상신호 송신 장치는, (a) 영상신호와 동기신호와 데이터 인에이블 신호를 수신하여, 데이터 인에이블 신호에 기초하여, 영상신호와 동기신호를 영상신호의 계조 비트 수에 따른 패킷의 바이트 수로 패킷(packet) 처리함으로써 복수의 패킷 신호를 생성하는 팩커(packer)와, (b) 팩커로부터의 복수의 패킷 신호를 부호화(encode) 처리함으로써 복수의 부호화 패킷 신호를 생성하는 부호화부와, (c) 부호화부로부터의 복수의 부호화 패킷 신호를 병렬-직렬 변환함으로써 직렬 패킷 신호를 생성하는 직렬화기(serializer)를 구비하고, (d) 팩커는, 패킷의 바이트 수에 따른 펄스 폭의 펄스를 포함하는 제어 신호를 생성하고, (e) 부호화부는, 팩커로부터의 제어 신호에 있어서의 펄스가 존재하는 기간에 대응하는 패킷 신호의 부분을 다른 부분과 다른 부호화 처리를 행한다.
이 영상신호 송신 장치에 의하면, 부호화부에 의해, 팩커로부터의 제어 신호에 있어서의 펄스가 존재하는 기간에 대응하는 패킷 신호의 부분이, 다른 부분과 다른 부호화 처리가 이루어지므로, 영상신호 송신 장치에 대향하여, 이 송신 장치로부터의 신호를 수신하는 영상신호 수신 장치에서는 수신한 신호를 복호화(decode)할 때에 제어 신호를 재생할 수가 있다. 이 제어 신호는 펄스를 포함하고, 이 펄스의 펄스 폭은 패킷의 바이트 수에 따르고 있으므로, 대향하는 영상신호 수신 장치에서는 재생한 제어 신호에 있어서의 펄스의 펄스 폭에 의해 패킷의 바이트 수, 즉 영상신호의 계조 비트 수를 판별할 수가 있다. 그 결과, 영상신호의 계조 비트 수가 변화하고, 영상신호 송신 장치에 있어서 영상신호의 1화소마다의 패킷의 바이트 수가 달라도, 대향하는 영상신호 수신 장치에서는 영상신호를 적절히 재생할 수가 있다.
또, 이 영상신호 송신 장치에 의하면, 직렬화기에 의해 송신 신호가 병렬-직렬 변환되므로 신호선의 수를 줄일 수가 있다.
상기한 부호화부는, (a) 팩커로부터의 복수의 패킷 신호를 스크램블(scramble) 처리함으로써 복수의 스크램블 패킷 신호를 생성하는 스크램블러(scrambler)와, (b) 스크램블러로부터의 복수의 스크램블 패킷 신호를 부호화 처리함으로써 복수의 부호화 패킷 신호를 생성하는 부호화기를 가지고, (c) 스크램블러는, 제어 신호의 펄스가 존재하는 기간에 대응하는 패킷 신호의 부분을 스크램블 처리하지 않고, (d) 부호화기는, 제어 신호의 펄스가 존재하는 기간에 대응하는 스크램블 패킷 신호의 부분을 다른 부분과 다른 부호화 처리를 행한다.
영상신호 송신 장치에서는 신호를 스크램블 처리하는 일이 있다. 이 영상신호 송신 장치에 의하면, 스크램블러는, 제어 신호의 펄스가 존재하는 기간에 대응하는 패킷 신호의 부분을 스크램블 처리하지 않기 때문에, 영상신호 송신 장치에 대향하여, 이 송신 장치로부터의 신호를 수신하는 영상신호 수신 장치에서는 제어 신호를 적절히 재생할 수가 있고, 재생한 제어 신호로부터 패킷의 바이트 수, 즉 영상신호의 계조 비트 수를 적절히 판별할 수가 있다.
본 발명의 영상신호 수신 장치는, 상기한 직렬 패킷 신호를 수신하는 영상신호 수신 장치로서, (a) 직렬 패킷 신호를 직렬-병렬 변환함으로써 복수의 부호화 패킷 신호를 재생하는 역직렬화기(deserializer)와, (b) 역직렬화기로부터의 복수의 부호화 패킷 신호를 복호화 처리함으로써 복수의 패킷 신호를 재생하는 복호화부와, (c) 복호화부로부터의 복수의 패킷 신호를 패킷 해제(unpacket) 처리함으로써 영상신호와 동기신호와 데이터 인에이블 신호를 재생하는 역팩커(unpacker)를 구비하고, (d) 복호화부는, 복수의 부호화 패킷 신호의 부분으로서, 다른 부분과 다른 부호화 처리가 이루어진 부분의 기간에 따른 펄스 폭의 펄스를 포함하는 제어 신호를 재생하고, (e) 역팩커는, 복호화부로부터의 제어 신호에 있어서의 펄스의 펄스 폭에 의해 패킷의 바이트 수를 판별하고, 당해 패킷의 바이트 수에 따라 복수의 패킷 신호를 패킷 해제 처리한다.
이 영상신호 수신 장치에 의하면, 복호화부에 의해, 복수의 부호화 패킷 신호의 부분으로서, 다른 부분과 다른 부호화 처리가 이루어진 부분의 기간에 따른 펄스 폭의 펄스를 포함하는 제어 신호가 재생된다. 상기한 것처럼, 이 제어 신호에 있어서의 펄스의 펄스 폭은 패킷의 바이트 수에 따르고 있으므로, 역팩커에서는, 제어 신호에 있어서의 펄스의 펄스 폭에 의해 패킷의 바이트 수, 즉 영상신호의 계조 비트 수를 판별할 수가 있고, 이 패킷의 바이트 수에 따라 상기 복수의 패킷 신호가 패킷 해제 처리된다. 따라서, 영상신호의 계조 비트 수가 변화하고, 영상신호 송신 장치에 있어서 영상신호의 1화소마다의 패킷의 바이트 수가 달라도, 영상신호 수신 장치에서는 영상신호를 적절히 재생할 수가 있다.
또, 이 영상신호 수신 장치에 의하면, 역직렬화기에 의해 수신 신호가 직렬-병렬 변환되므로 신호선의 수를 줄일 수가 있다.
본 발명의 다른 영상신호 수신 장치는, 상기한 직렬 패킷 신호를 수신하는 영상신호 수신 장치로서, (a) 직렬 패킷 신호를 직렬-병렬 변환함으로써 복수의 부호화 패킷 신호를 재생하는 역직렬화기와, (b) 역직렬화기로부터의 복수의 부호화 패킷 신호를 복호화 처리함으로써 복수의 패킷 신호를 재생하는 복호화부와, (c) 복호화부로부터의 복수의 패킷 신호를 패킷 해제 처리함으로써 영상신호와 동기신호와 데이터 인에이블 신호를 재생하는 역팩커를 구비하고, (d) 역팩커는, 영상신호의 계조 비트 수에 따른 패킷의 바이트 수의 설정값을 받아 패킷의 바이트 수의 설정값에 따라 복수의 패킷 신호를 패킷 해제 처리한다.
이 영상신호 수신 장치에 의하면, 역팩커에 의해 영상신호의 계조 비트 수에 따른 패킷의 바이트 수의 설정값에 따라 복수의 패킷 신호가 패킷 해제 처리된다. 따라서, 영상신호의 계조 비트 수가 변화하고, 영상신호 송신 장치에 있어서 영상신호의 1화소마다의 패킷의 바이트 수가 변화해도 영상신호 수신 장치에서는 패킷의 바이트 수의 설정값을 변경함으로써 영상신호를 적절히 재생할 수가 있다.
또, 이 영상신호 수신 장치에 의하면, 역직렬화기에 의해 수신 신호가 직렬-병렬 변환되므로 신호선의 수를 줄일 수가 있다.
상기한 복호화부는, (a) 역직렬화기로부터의 복수의 부호화 패킷 신호를 복호화 처리함으로써 복수의 스크램블 패킷 신호를 재생하는 복호화기와, (b) 복호화기로부터의 복수의 스크램블 패킷 신호를 디스크램블(descramble) 처리함으로써 복수의 패킷 신호를 재생하는 디스크램블러(descrambler)를 가지고, (c) 복호화기는, 복수의 부호화 패킷 신호에 있어서의 다른 부분과 다른 부호화 처리가 이루어진 부분의 기간에 따른 펄스 폭의 펄스를 포함하는 제어 신호를 재생하고, (d) 디스크램블러는, 제어 신호의 펄스가 존재하는 기간에 대응하는 패킷 신호의 부분을 디스크램블 처리하지 않는다.
이 영상신호 수신 장치에 의하면, 디스크램블러는, 제어 신호의 펄스가 존재하는 기간에 대응하는 패킷 신호의 부분을 스크램블 처리하지 않기 때문에, 제어 신호로부터 패킷의 바이트 수, 즉 영상신호의 계조 비트 수를 적절히 판별할 수가 있다.
본 발명의 영상신호 전송 시스템은, 상기한 영상신호 송신 장치와 상기한 영상신호 수신 장치를 구비한다.
이 영상신호 전송 시스템에 의하면, 상기한 것처럼, 영상신호의 계조 비트 수가 변화해도 영상신호 송신 장치에서는 영상신호의 1화소마다의 패킷의 바이트 수를 다르게 해, 영상신호 수신 장치에서는 영상신호의 1화소마다의 패킷의 바이트 수를 판별하고, 영상신호를 적절히 재생할 수가 있으므로 영상신호를 적절히 송수신 할 수가 있다.
또, 이 영상신호 전송 시스템에 의하면, 상기한 것처럼, 영상신호 송신 장치에서는 직렬화기에 의해 송신 신호가 병렬-직렬 변환되고, 영상신호 수신 장치에서는 역직렬화기에 의해 수신 신호가 직렬-병렬 변환되므로 신호선의 수를 줄일 수가 있다.
또, 이 영상신호 전송 시스템에 의하면, 신호를 스크램블 처리해도 제어 신호를 적절히 재생할 수가 있고, 재생한 제어 신호로부터 패킷의 바이트 수, 즉 영상신호의 계조 비트 수를 적절히 판별할 수가 있다.
<발명의 효과>
본 발명에 의하면, 신호선의 수를 줄이고, 또한 영상신호의 계조 비트 수의 변화에 대응 가능한 영상신호 송신 장치, 영상신호 수신 장치, 및 영상신호 전송 시스템을 제공할 수가 있다.
도 1은 본 발명의 실시 형태와 관련되는 영상신호 전송 시스템의 구성을 나타내는 회로 블록도이다.
도 2는 본 발명의 실시 형태와 관련되는 영상신호 송신 장치의 구성을 나타내는 회로 블록도이다.
도 3은 도 2에 나타내는 영상신호 송신 장치에 있어서의 각 부의 신호를 나 타내는 타이밍 차트이다.
도 4는 본 발명의 실시 형태와 관련되는 팩커(packer)의 구성을 나타내는 회로 블록도이다.
도 5는 도 4에 나타내는 팩커에 있어서의 각 부의 신호를 나타내는 타이밍 차트이다.
도 6은 본 발명의 실시 형태와 관련되는 영상신호 수신 장치의 구성을 나타내는 회로 블록도이다.
도 7은 도 6에 나타내는 영상신호 수신 장치에 있어서의 각 부의 신호를 나타내는 타이밍 차트이다.
도 8은 본 발명의 실시 형태와 관련되는 역팩커(depacker)의 구성을 나타내는 회로 블록도이다.
도 9는 도 8에 나타내는 역팩커에 있어서의 각 부의 신호를 나타내는 타이밍 차트이다.
도 10은 본 발명의 변형예와 관련되는 역팩커의 구성을 나타내는 회로 블록도이다.
도 11은 도 10에 나타내는 역팩커에 있어서의 각 부의 신호를 나타내는 타이밍 차트이다.
<부호의 설명>
1 영상신호 전송 시스템
10 영상신호 송신 장치
11 팩커(packer)
12 스크램블러(scrambler)
13 부호화기(encoder)
14 직렬화기(serializer)
15 부호화부
20 영상신호 수신 장치
21 역직렬화기(deserializer)
22 복호화기(decoder)
23 디스크램블러(descrambler)
24, 24A 역팩커(depacker)
25 복호화부
31, 32, 35, 36 FF(Flip Flop)
33 패턴 선택기
34, 41 선택기(selector)
37~40 부호화기
42 MUX
51 패킷 크기 검출기(packet size detector)
52 DEMUX
53 패턴 복호화기(pattern decoder)
54 화소 복호화기(pixel decoder)
55 동기 복호화기
이하, 도면을 참조하여 본 발명의 매우 적합한 실시 형태에 대해서 상세하게 설명한다. 또한, 각 도면에 있어서 동일 또는 상당한 부분에 대해서는 동일한 부호를 붙이는 것으로 한다.
도 1은 본 발명의 실시 형태와 관련되는 영상신호 전송 시스템의 구성을 나타내는 회로 블록도이다. 도 1에 나타내는 영상신호 전송 시스템(1)은, 영상신호 송신 장치(Transmitter)(10)와 영상신호 수신 장치(Receiver)(20)를 구비하고 있다.
영상신호 송신 장치(10)는, RGB마다의 영상신호(R/G/B_In)와 동기신호(SYNC_In)와, 데이터 인에이블 신호(DE_In)와, 화소 클록(Pixcel Clock_In)을 받아 패킷 처리한 후에, 병렬-직렬 변환한 직렬 패킷 신호(Serial Data)를 송신한다. 영상신호 송신 장치(10)의 자세한 것은 후술한다.
영상신호 수신 장치(20)는, 영상신호 송신 장치(10)로부터 직렬 패킷 신호를 수신하여 직렬-병렬 변환한 후에, 패킷 해제 처리하고, RGB마다의 영상신호(R/G/B_Out)와, 동기신호(SYNC_Out)와, 데이터 인에이블 신호(DE_Out)와, 화소 클록(Pixcel Clock_Out)을 재생한다. 영상신호 수신 장치(20)의 자세한 것은 후술한다.
다음에, 영상신호 송신 장치(10)에 대해서 상세하게 설명한다. 도 2는 본 발명의 실시 형태와 관련되는 영상신호 송신 장치의 구성을 나타내는 회로 블록도이 고, 도 3은 도 2에 나타내는 영상신호 송신 장치에 있어서의 각 부의 신호를 나타내는 타이밍(timing) 차트이다. 도 2에 나타내는 영상신호 송신 장치(Transmitter)(10)는, 팩커(Packer)(11)와. 스크램블러(Scrambler)(12)와, 부호화기(Encoder)(13)와, 직렬화기(Serializer)(14)를 구비하고 있다. 또한, 스크램블러(12)와 부호화기(13)가 부호화부(15)를 구성하고 있다.
팩커(11)는, RGB마다의 영상신호(R/G/B_In)와, 동기신호(SYNC_In)와, 데이터 인에이블 신호(DE_In)와, 화소 클록(Pixcel Clock_In)과, 패킷의 바이트 수 N의 설정값을 수신한다(도 3(a)~(d)). 여기서, 패킷의 바이트 수 N의 설정값은, 영상신호의 계조 비트 수에 관련지어져 미리 설정된 값이다.
팩커(11)는, 데이터 인에이블 신호에 기초하여 제어 신호(D/K)를 생성함과 아울러(도 3(f)), 패킷의 바이트 수 N의 설정값에 따라 화소 클록을 N체배(遞倍)한 바이트 클록(Byte Clock)을 생성한다(도 3(g)). 여기서, 제어 신호라는 것은, 패킷의 바이트 수 N에 따른 펄스 폭의 펄스 K를 포함한 신호이고, 자세한 것은 후술한다.
또, 팩커(11)는, 바이트 클록에 기초하여, 영상신호와 동기신호를 패킷 처리하고, 8비트(즉, 8병렬)의 패킷 신호(Packet)를 생성한다(도 3(h)). 상기한 것처럼, 바이트 클록은, 화소 클록을 N체배한 것이고, 이 값 N은 패킷의 바이트 수이므로, 팩커(11)는, 영상신호의 계조 비트 수에 따른 패킷의 바이트 수 N으로, 영상신호와 동기신호를 패킷 처리하는 것으로 된다. 또한, 팩커(11)의 자세한 것은 후술한다. 팩커(11)는, 이들의 8비트의 패킷 신호와 제어 신호와 바이트 클록을 스크램 블러(12)에 출력한다.
스크램블러(12)는, 난수 발생기(random number generator)를 가지고 있고, 이 난수 발생기로부터의 난수를 이용하여, 바이트 클록에 기초하여, 8비트의 패킷 신호를 스크램블 처리하고, 8비트의 스크램블 패킷 신호(Scrambled Packet)를 생성한다(도 3(i)). 이때 스크램블러(12)는, 제어 신호의 펄스 K가 존재하는 기간에 대응하는 패킷 신호의 부분 A를 스크램블 처리하지 않는다. 스크램블러(12)는, 8비트의 스크램블 패킷 신호와 제어 신호를 부호화기(13)에 출력한다.
부호화기(13)는, 바이트 클록에 기초하여, 스크램블 패킷 신호를 부호화 처리하고, 부호화 패킷 신호(Encoded Packet)를 생성한다(도 3(j)). 이때 부호화기(13)는, 제어 신호의 펄스 D가 존재하는 기간에 대응하는 스크램블 패킷 신호의 부분을, D의 메핑(mapping)에 따라서 부호화 처리하고, 제어 신호의 펄스 K가 존재하는 기간에 대응하는 스크램블 패킷 신호의 부분 A를, D의 메핑과 다른 K의 메핑에 따라서 부호화 처리를 행한다. 예를 들면, 부호화기(13)는, 8b10b 부호화기로서, 8비트의 스크램블 패킷 신호로부터 10비트의 부호화 패킷 신호를 생성한다. 부호화기(13)는, 이들의 부호화 패킷 신호를 직렬화기(14)에 출력한다.
직렬화기(14)는, 바이트 클록을 10체배한 클록을 생성한다. 직렬화기(14)는, 이 클록에 기초하여, 10비트의 부호화 패킷 신호를 병렬-직렬 변환하고, 1비트의 직렬 패킷 신호(Serial Data)를 생성한다(도 3(k)).
다음에, 팩커(11)에 대해서 상세하게 설명한다. 도 4는 본 발명의 실시 형태와 관련되는 팩커의 구성을 나타내는 회로 블록도이고, 도 5는 도 4에 나타내는 팩 커에 있어서의 각 부의 신호를 나타내는 타이밍 차트이다. 도 4에 나타내는 팩커(11)는, FF(Flip Flop)(31, 32)와, 패턴 선택기(Pattern Selector)(33)와, 선택기(34)와, FF(35, 36)과, 부호화기(ENC0~ENC3)(37, 38, 39, 40)와, 선택기(41)와, MUX(Multiplexer)(42)를 가지고 있다.
FF(31, 32)는, 직렬로 접속되어 있고, 각각 입력되는 신호를 지연시킨다. FF(31)는, 데이터 인에이블 신호(DE_In)를 수신하여, 예를 들면 화소 클록의 1주기분만 지연시켜 FF(32)에 출력한다. 마찬가지로 FF(32)는, FF(31)로부터의 출력 신호를, 예를 들면 화소 클록의 1주기분만 지연시킨다. FF(31, 32)에 의해 각각 화소 클록의 1주기분 및 2주기분만 지연된 데이터 인에이블 신호와, 데이터 인에이블 신호 그것은 패턴 선택기(33)에 입력된다.
패턴 선택기(33)는, 데이터 인에이블 신호와, 화소 클록의 1주기분 지연된 데이터 인에이블 신호와, 화소 클록의 2주기분 지연된 데이터 인에이블 신호를 이용하여, 데이터 인에이블 신호의 상승(rising) 천이의 타이밍 및 하강(falling) 천이의 타이밍을 검출하고, 패턴 선택 신호(Pattern Select)를 생성한다(도 5(e)).
예를 들면, 패턴 선택기(33)는, 데이터 인에이블 신호의 상승 천이의 타이밍 및 하강 천이의 타이밍을 검출하고, 이 상승 천이의 타이밍으로부터 하강 천이의 타이밍까지 액티브(active)를 나타내는 패턴 선택 신호를 생성하고, 하강 천이의 타이밍으로부터 상승 천이의 타이밍까지 공백을 나타내는 패턴 선택 신호를 생성한다. 상세하게 설명하면, 패턴 선택기(33)는, 하강 천이의 타이밍으로부터 1화소분만큼 공백 스타트(BS : Blank Start)를 나타내고, 상승 천이의 타이밍보다 1화소분 만큼 전에 공백 엔드(BE : Blank End)를 나타내고, 공백 스타트와 공백 엔드의 사이에 공백(BP)을 나타내는 패턴 선택 신호를 생성한다. 패턴 선택기(33)는, 이 패턴 선택 신호를 선택기(34, 41)에 공급한다.
선택기(34)는, 2개의 D신호(예를 들면, LOW(로우) 레벨의 신호)와 2개의 K신호(예를 들면, HIGH(하이) 레벨의 신호)를 수신한다. 선택기(34)는 패턴 선택 신호에 기초하여 제어 신호(D/K)를 생성한다(도 5(f)). 예를 들면, 선택기(34)는, 패턴 선택 신호가 액티브 또는 공백(BP)을 나타내고 있는 기간에는 D신호를 선택하고, 패턴 선택 신호가 공백 스타트(BS) 또는 공백 엔드(BE)를 나타내고 있는 기간에는 K신호를 선택한다. 여기서, 화소 클록의 1화소가 패킷의 바이트 수 N, 즉 영상신호의 계조 비트 수에 상당하므로, 선택기(34)는, 펄스 D와 펄스 K를 포함하는 제어 신호를 생성하는 것으로 된다. 선택기(34)는, 이 제어 신호를 MUX(42)에 출력한다.
한편, FF(35, 36)은 각각 예를 들면 화소 클록에 기초하여, 영상신호(R/G/B_In)와 동기신호(SYNC_In)의 타이밍을 맞추어 부호화기(37~40)에 출력한다.
부호화기(37)는, FF(35)에 의해 타이밍 맞추어진 영상신호를 부호화 처리하고, 선택기(41)에 출력한다. 마찬가지로 부호화기(38~40)는 각각 FF(36)에 의해 타이밍 맞추어진 동기신호를 부호화 처리하고, 선택기(41)에 출력한다.
선택기(41)는 패턴 선택 신호에 기초하여 부호화기(37~40)의 출력 신호를 합성한 8XN비트의 합성 신호를 생성한다. 예를 들면, 선택기(41)는, 패턴 선택 신호가 액티브를 나타내고 있는 기간에는 부호화기(37)에 의해 부호화된 영상신호를 선 택 출력하고, 공백 스타트를 나타내고 있는 기간에는 부호화기 38에 의해 부호화된 동기신호(Blank start)를 선택 출력한다. 또, 선택기(41)는, 패턴 선택 신호가 공백을 나타내고 있는 기간에는 부호화기(39)에 의해 부호화된 동기신호(Blank)를 선택 출력하고, 공백 엔드를 나타내고 있는 기간에는 부호화기(40)에 의해 부호화된 동기신호(Blank end)를 선택 출력한다. 선택기(41)는, 이와 같이 하여 생성된 8XN비트의 합성 신호를 MUX(42)에 출력한다.
MUX(42)에는, 화소 클록이 입력됨과 아울러, 패킷의 바이트 수 N의 설정값이 미리 입력된다. MUX(42)는, 이 설정값에 따라 화소 클록 신호를 N체배한 바이트 클록을 생성한다(도 5(g)). MUX(42)는, 이 바이트 클록을 이용하여, 선택기(41)로부터의 신호를 N다중화 하고, 8바이트의 패킷 신호를 생성한다(도 5(h)). 또, MUX(42)는, 선택기(34)로부터의 제어 신호와 바이트 클록을 출력한다.
이와 같이, 본 실시 형태의 영상신호 송신 장치(10)에 의하면, 부호화부(15)(본 실시 형태에서는 부호화기(13))에 의해, 팩커(11)로부터의 제어 신호에 있어서의 펄스가 존재하는 기간에 대응하는 패킷 신호(본 실시 형태에서는 스크램블 처리 후의 스크램블 패킷 신호)의 부분이, 다른 부분과 다른 부호화 처리가 이루어지므로, 이에 대향하는 영상신호 수신 장치(20)에서는, 복호화할 때에 제어 신호를 재생할 수가 있다. 이 제어 신호는 펄스를 포함하고, 이 펄스의 펄스 폭은 패킷의 바이트 수에 따르고 있으므로, 대향하는 영상신호 수신 장치(20)에서는, 재생한 제어 신호에 있어서의 펄스의 펄스 폭에 의해 패킷의 바이트 수, 즉 영상신호의 계조 비트 수를 판별할 수가 있다. 그 결과, 영상신호의 계조 비트 수가 변화하고, 영상신호 송신 장치(10)에 있어서 패킷의 바이트 수가 달라도, 대향하는 영상신호 수신 장치(20)에서는, 영상신호를 적절히 재생할 수가 있다.
특히, 장래, 영상신호의 계조 비트 수가 증가하는 것이 예상되지만, 이 영상신호 송신 장치(10)에 의하면, 영상신호의 계조 비트 수의 증가에 대응할 수가 있다.
또, 이 영상신호 송신 장치(10)에 의하면, 직렬화기(14)에 의해 송신 신호가 병렬-직렬 변환되므로 신호선의 수를 줄일 수가 있다.
또, 이 영상신호 송신 장치(10)에 의하면, 신호를 스크램블 처리해도 스크램블러(12)가 제어 신호의 펄스가 존재하는 기간에 대응하는 패킷 신호의 부분을 스크램블 처리하지 않기 때문에, 영상신호 송신 장치(10)에 대향하여, 이 송신 장치로부터의 신호를 수신하는 영상신호 수신 장치(20)에서는, 제어 신호를 적절히 재생할 수가 있고, 재생한 제어 신호로부터 패킷의 바이트 수, 즉 영상신호의 계조 비트 수를 적절히 판별할 수가 있다.
다음에, 영상신호 수신 장치(20)에 대해서 상세하게 설명한다. 도 6은 본 발명의 실시 형태와 관련되는 영상신호 수신 장치의 구성을 나타내는 회로 블록도이고, 도 7은 도 6에 나타내는 영상신호 수신 장치에 있어서의 각 부의 신호를 나타내는 타이밍 차트이다. 도 6에 나타내는 영상신호 수신 장치(20)는, 역직렬화기(De-serializer)(21)와, 복호화기(Decoder)(22)와, 디스크램블러(De-scrambler)(23)와, 역팩커(Un-packer)(24)를 구비하고 있다. 또한, 복호화기(22)와 디스크램블러(23)가 복호화부(25)를 구성하고 있다.
역직렬화기(21)는, 영상신호 송신 장치(10)로부터의 직렬 패킷 신호(Serial Data)를 수신한다(도 7(a)). 역직렬화기(21)는, 예를 들면 CDR(Clock　Data　Recovery)를 가지고 있고, 직렬 패킷 신호로부터 바이트 클록을 10체배한 클록을 재생한다. 역직렬화기(21)는, 이 클록에 기초하여, 1비트의 직렬 패킷 신호를 직렬-병렬 변환하고, 10비트의 부호화 패킷 신호(Encoded Packet)를 재생한다(도 7(b)). 역직렬화기(21)는, 부호화 패킷 신호를 복호화기(22)에 출력한다. 또, 역직렬화기(21)는, 이 클록을 10분주한 바이트 클록(Byte Clock)을 재생한다(도 7(c)).
복호화기(22)는, 바이트 클록에 기초하여, 부호화 패킷 신호를 복호화 처리하고, 스크램블 패킷 신호(Scrambled Packet)를 재생한다(도 7(d)). 이때 복호화기(22)는, 부호화 패킷 신호가 D의 메핑에 대응하고 있는 경우에는 D의 메핑에 기초하여 복호화 처리를 행하고, K의 메핑에 대응하고 있는 경우에는 K의 메핑에 기초하여 복호화 처리를 행한다. 복호화기(22)는, 예를 들면 10b8b 복호화기로서, 10비트의 부호화 패킷 신호로부터 8비트의 스크램블 패킷 신호를 생성한다. 또, 복호화기(22)는, 부호화 패킷 신호가 D의 메핑에 대응하고 있는 경우에는 펄스 D를 출력하고, K의 메핑에 대응하고 있는 경우에는 펄스 K를 출력함으로써 제어 신호를 재생한다(도 7(e)). 복호화기(22)는, 8비트의 스크램블 패킷 신호와 제어 신호를 디스크램블러(23)에 출력한다.
디스크램블러(23)는, 스크램블러(12)에 있어서의 난수 발생기에 대응한 난수 발생기를 가지고 있다. 이 난수 발생기는, 스크램블 패킷 신호 중에 포함되는 정보에 기초하여 리셋트하고, 스크램블러(12)에 있어서의 난수 발생기에 동기된 난수를 생성한다. 디스크램블러(23)는, 이 난수 발생기로부터의 난수를 이용하여, 바이트 클록에 기초하여 8비트의 스크램블 패킷 신호를 디스크램블 처리하고, 8비트의 패킷 신호를 재생한다(도 7(f)). 이때 디스크램블러(23)는, 제어 신호의 펄스 K가 존재하는 기간에 대응하는 스크램블 패킷 신호의 부분 A는 디스크램블 처리하지 않는다. 디스크램블러(23)는, 8비트의 패킷 신호와 제어 신호를 역팩커(24)에 출력한다.
역팩커(24)는, 제어 신호로부터 패킷의 바이트 수 N을 판별한다. 역팩커(24)는, 이 패킷의 바이트 수 N에 따라 바이트 클록을 N분주하여 화소 클록(Pixcel Clock_Out)을 재생한다(도 7(g)). 역팩커(24)는, 이 화소 클록에 기초하여, 8바이트의 패킷 신호를 패킷 해제 처리하고, RGB마다의 영상신호(R/G/B_Out)와, 동기신호(SYNC_Out)와, 데이터 인에이블 신호(DE_Out)를 재생한다(도 7(h)~(j)).
다음에, 역팩커(24)에 대해서 설명한다. 도 8은 본 발명의 실시 형태와 관련되는 역팩커의 구성을 나타내는 회로 블록도이고, 도 9는 도 8에 나타내는 역팩커에 있어서의 각 부의 신호를 나타내는 타이밍 차트이다. 도 8에 나타내는 역팩커(24)는, 패킷 크기 검출기(Packet Size Detector)(51)와, DEMUX(Demultiplexer)(52)와, 패턴 복호화기(Pattern Decoder)(53)와, 화소 복호화기(Pixel Decoder)(54)와, 동기 복호화기(Sync Decoder)(55)를 가지고 있다.
패킷 크기 검출기(51)는, 예를 들면 바이트 클록을 이용하여, 제어 신호(D/K)의 펄스 K의 펄스 폭을 카운트하고, 패킷의 바이트 수 N을 판별한다. 패킷 크기 검출기(51)는, 판별한 패킷의 바이트 수 N을 패킷 크기 신호(Packet Size)로 서 DEMUX(52)에 출력한다(도 9(k)).
DEMUX(52)에는, 패킷 신호(Packet)와, 바이트 클록(Byte Clock)과, 제어 신호가 입력된다. DEMUX(52)는, 패킷 크기 신호에 따라 바이트 클록을 N분주하고, 화소 클록(Pixel Clock_Out)을 재생한다. DEMUX(52)는, 이 화소 클록을 이용하여, 패킷 신호를 N분할하고, 8XN비트의 역다중화 패킷 신호(DEMUXed Packet)를 재생함과 아울러(도 9(l)), N비트의 분할 신호를 재생한다. DEMUX(52)는, 8XN비트의 역다중화 패킷 신호 및 N비트의 분할 신호를 패턴 복호화기(53)에 출력한다. 또, DEMUX(52)는, 8XN비트의 역다중화 패킷 신호를 화소 복호화기(54) 및 동기 복호화기(55)에 출력한다.
패턴 복호화기(53)는, 8XN비트의 역다중화 패킷 신호와 N비트의 분할 신호를 복호화하고, 패턴 선택 신호(Pattern Select)를 생성한다(도 9(m)). 예를 들면, 패턴 복호화기(53)는, 입력이 K패턴으로 구성되는 경우에는 그 패턴에 따라 공백 스타트(BS)나 공백 엔드(BE)를 출력한다. 입력이 D패턴의 경우에는, 공백이 개시되고 있으면 공백(BP)을, 종료하고 있으면 액티브(ACTIVE)를 패턴 선택 신호로서 화소 복호화기(54) 및 동기 복호화기(55)에 출력한다.
화소 복호화기(54)는, 8XN비트의 역다중화 패킷 신호를 복호화하고, RGB마다의 영상신호(R/G/B_Out)를 재생한다. 그리고, 화소 복호화기(54)는 패턴 선택 신호에 기초하여 이 영상신호를 출력한다. 예를 들면, 화소 복호화기(54)는 패턴 선택 신호가 액티브를 나타낼 때 영상신호를 출력한다.
동기 복호화기(55)는, 8XN비트의 역다중화 패킷 신호를 복호화하고, 동기신 호(SYNC_Out)를 재생한다. 그리고, 동기 복호화기(55)는 패턴 선택 신호에 기초하여 이 동기신호를 출력한다. 예를 들면, 동기 복호화기(55)는, 패턴 선택 신호가 공백 스타트, 공백, 및 공백 엔드를 나타낼 때, 동기신호를 출력한다.
이와 같이, 본 실시 형태의 영상신호 수신 장치(20)에 의하면, 복호화부(25)(본 실시 형태에서는 복호화기(22))에 의해, 복수의 부호화 패킷 신호의 부분으로서, 다른 부분과 다른 부호화 처리가 이루어진 부분에 따른 펄스 폭의 펄스를 포함하는 제어 신호가 재생된다. 상기한 것처럼, 이 제어 신호에 있어서의 펄스의 펄스 폭은 패킷의 바이트 수에 따르고 있으므로, 역팩커(24)에서는, 제어 신호에 있어서의 펄스의 펄스 폭에 의해 패킷의 바이트 수, 즉 영상신호의 계조 비트 수를 판별할 수가 있고, 이 패킷의 바이트 수에 따라 상기 복수의 패킷 신호가 패킷 해제 처리된다. 따라서, 영상신호의 계조 비트 수가 변화하고, 영상신호 송신 장치(10)에 있어서 영상신호의 1화소마다의 패킷의 바이트 수가 달라도, 영상신호 수신 장치(20)에서는, 영상신호를 적절히 재생할 수가 있다.
특히, 장래, 영상신호의 계조 비트 수가 증가하는 것이 예상되지만, 이 영상신호 수신 장치(20)에 의하면, 영상신호의 계조 비트 수의 증가에 대응할 수가 있다.
또, 본 실시 형태의 영상신호 수신 장치(20)에 의하면, 역직렬화기(21)에 의해 수신 신호가 직렬-병렬 변환되므로 신호선의 수를 줄일 수가 있다.
또, 본 실시 형태의 영상신호 수신 장치(20)에 의하면, 신호를 스크램블 처리해도 디스크램블러(23)가 제어 신호의 펄스가 존재하는 기간에 대응하는 패킷 신 호의 부분을 스크램블 처리하지 않기 때문에, 제어 신호로부터 패킷의 바이트 수, 즉 영상신호의 계조 비트 수를 적절히 판별할 수가 있다.
또, 본 실시 형태의 영상신호 전송 시스템(1)에 의하면, 상기한 것처럼, 영상신호의 계조 비트 수가 변화해도 영상신호 송신 장치(10)에서는, 영상신호의 1화소마다의 패킷의 바이트 수를 다르게 해, 영상신호 수신 장치(20)에서는, 영상신호의 1화소마다의 패킷의 바이트 수를 판별하고, 영상신호를 적절히 재생할 수가 있으므로 영상신호를 적절히 송수신 할 수가 있다.
특히, 장래, 영상신호의 계조 비트 수가 증가하는 것이 예상되지만, 이 영상신호 전송 시스템(1)에 의하면, 영상신호의 계조 비트 수의 증가에 대응할 수가 있다.
또, 이 영상신호 전송 시스템(1)에 의하면, 상기한 것처럼, 영상신호 송신 장치(10)에서는 직렬화기(14)에 의해 송신 신호가 병렬-직렬 변환되고, 영상신호 수신 장치(20)에서는 역직렬화기(21)에 의해 수신 신호가 직렬-병렬 변환되므로 신호선의 수를 줄일 수가 있다.
또, 이 영상신호 전송 시스템(1)에 의하면, 신호를 스크램블 처리해도 제어 신호를 적절히 재생할 수가 있고, 재생한 제어 신호로부터 패킷의 바이트 수, 즉 영상신호의 계조 비트 수를 적절히 판별할 수가 있다.
또한, 본 발명은 상기한 본 실시 형태에 한정되는 일 없이 여러 가지의 변형이 가능하다.
본 실시 형태의 영상신호 송신 장치(10)에서는, 제어 신호에 있어서, 펄스 K 를 패턴 선택 신호의 공백 스타트가 존재하는 기간에 대응하는 부분 및 공백 엔드가 존재하는 기간에 대응하는 부분의 2곳에 삽입했지만, 펄스 K는 패턴 선택 신호의 공백 스타트가 존재하는 기간에 대응하는 부분 및 공백 엔드가 존재하는 기간에 대응하는 부분 가운데의 어느 쪽이나 한쪽에만 삽입되어도 좋다. 또, 패턴 선택 신호의 액티브가 존재하는 기간이나 공백이 존재하는 기간에 펄스 K가 존재해도 좋다.
또, 본 실시 형태의 영상신호 수신 장치(20)에서는, 역팩커(24)에 있어서, 재생된 제어 신호로부터 패킷의 바이트 수를 판별했지만, 영상신호 송신 장치(10)에 있어서 이용되는 패킷의 바이트 수의 설정값을 외부로부터 입력하는 형태라도 좋다. 이 변형예와 관련되는 영상신호 수신 장치는, 영상신호 수신 장치(20)에 있어서 역팩커(24)에 대신하여 역팩커(24A)를 구비하고 있는 점에서 본 실시 형태와 다르다.
도 10은 본 발명의 변형예와 관련되는 역팩커(24A)의 구성을 나타내는 회로 블록도이고, 도 11은 도 9와 마찬가지로 도 10에 나타내는 역팩커(24A)에 있어서의 각 부의 신호를 나타내는 타이밍 차트이다. 역팩커(24A)는, 역팩커(24)에 있어서, 패킷 크기 검출기(41)을 구비하고 있지 않고, DEMUX(42)에 입력되는 패킷 크기 신호가 외부에서 입력되고 있는 점에서 다르다(도 11(k2)).
이 역팩커(24A)를 이용한 변형예의 영상신호 수신 장치에서도 본 실시 형태의 영상신호 수신 장치(20)와 마찬가지의 이점을 얻을 수 있다.

Claims (8)

  1. 영상신호와 동기신호와 데이터 인에이블 신호를 수신하여, 상기 데이터 인에이블 신호에 기초하여, 상기 영상신호와 상기 동기신호를 상기 영상신호의 계조 비트 수에 따른 패킷의 바이트 수로 패킷 처리함으로써 복수의 패킷 신호를 생성하는 팩커와,
    상기 팩커로부터의 상기 복수의 패킷 신호를 부호화 처리함으로써 복수의 부호화 패킷 신호를 생성하는 부호화부와,
    상기 부호화부로부터의 상기 복수의 부호화 패킷 신호를 병렬-직렬 변환함으로써 직렬 패킷 신호를 생성하는 직렬화기를 구비하고,
    상기 팩커는, 상기 패킷의 바이트 수에 따른 펄스 폭의 펄스를 포함하는 제어 신호를 생성하고,
    상기 부호화부는, 상기 팩커로부터의 상기 제어 신호에 있어서의 상기 펄스가 존재하는 기간에 대응하는 상기 패킷 신호의 부분을 다른 부분과 다른 부호화 처리를 행하는 것을 특징으로 하는 영상신호 송신 장치.
  2. 제1항에 있어서,
    상기 부호화부는,
    상기 팩커로부터의 상기 복수의 패킷 신호를 스크램블 처리함으로써 복수의 스크램블 패킷 신호를 생성하는 스크램블러와,
    상기 스크램블러로부터의 상기 복수의 스크램블 패킷 신호를 부호화 처리함으로써 상기 복수의 부호화 패킷 신호를 생성하는 부호화기를 가지고,
    상기 스크램블러는, 상기 제어 신호의 상기 펄스가 존재하는 기간에 대응하는 상기 패킷 신호의 부분을 스크램블 처리하지 않고,
    상기 부호화기는, 상기 제어 신호의 상기 펄스가 존재하는 기간에 대응하는 상기 스크램블 패킷 신호의 부분을 다른 부분과 다른 부호화 처리를 행하는 것을 특징으로 하는 영상신호 송신 장치.
  3. 제1항에 기재의 직렬 패킷 신호를 수신하는 영상신호 수신 장치로서,
    상기 직렬 패킷 신호를 직렬-병렬 변환함으로써 복수의 부호화 패킷 신호를 재생하는 역직렬화기와,
    상기 역직렬화기로부터의 상기 복수의 부호화 패킷 신호를 복호화 처리함으로써 복수의 패킷 신호를 재생하는 복호화부와,
    상기 복호화부로부터의 상기 복수의 패킷 신호를 패킷 해제 처리함으로써 영상신호와 동기신호와 데이터 인에이블 신호를 재생하는 역팩커를 구비하고,
    상기 복호화부는, 상기 복수의 부호화 패킷 신호의 부분으로서, 다른 부분과 다른 부호화 처리가 이루어진 부분의 기간에 따른 펄스 폭의 펄스를 포함하는 제어 신호를 재생하고,
    상기 역팩커는, 상기 복호화부로부터의 상기 제어 신호에 있어서의 상기 펄스의 펄스 폭에 의해 패킷의 바이트 수를 판별하고, 당해 패킷의 바이트 수에 따라 상기 복수의 패킷 신호를 패킷 해제 처리하는 것을 특징으로 하는 영상신호 수신 장치.
  4. 제1항에 기재의 직렬 패킷 신호를 수신하는 영상신호 수신 장치로서,
    상기 직렬 패킷 신호를 직렬-병렬 변환함으로써 복수의 부호화 패킷 신호를 재생하는 역직렬화기와,
    상기 역직렬화기로부터의 상기 복수의 부호화 패킷 신호를 복호화 처리함으로써 복수의 패킷 신호를 재생하는 복호화부와.
    상기 복호화부로부터의 상기 복수의 패킷 신호를 패킷 해제 처리함으로써 영상신호와 동기신호와 데이터 인에이블 신호를 재생하는 역팩커를 구비하고,
    상기 역팩커는, 상기 영상신호의 계조 비트 수에 따른 패킷의 바이트 수의 설정값을 수신하여, 상기 패킷의 바이트 수의 설정값에 따라 상기 복수의 패킷 신호를 패킷 해제 처리하는 것을 특징으로 하는 영상신호 수신 장치.
  5. 제3항 또는 제4항에 있어서,
    상기 복호화부는,
    상기 역직렬화기로부터의 상기 복수의 부호화 패킷 신호를 복호화 처리함으로써 복수의 스크램블 패킷 신호를 재생하는 복호화기와,
    상기 복호화기로부터의 상기 복수의 스크램블 패킷 신호를 디스크램블 처리함으로써 상기 복수의 패킷 신호를 재생하는 디스크램블러를 가지고,
    상기 복호화기는, 상기 복수의 부호화 패킷 신호에 있어서의 다른 부분과 다른 부호화 처리가 이루어진 부분의 기간에 따른 펄스 폭의 펄스를 포함한 상기 제어 신호를 재생하고,
    상기 디스크램블러는, 상기 제어 신호의 펄스가 존재하는 기간에 대응하는 상기 패킷 신호의 부분을 디스크램블 처리하지 않는 것을 특징으로 하는 영상신호 수신 장치.
  6. 제1항에 기재의 영상신호 송신 장치와,
    제3항에 기재의 영상신호 수신 장치를 구비하는 것을 특징으로 하는 영상신호 전송 시스템.
  7. 제1항에 기재의 영상신호 송신 장치와,
    제4항에 기재의 영상신호 수신 장치를 구비하는 것을 특징으로 하는 영상신호 전송 시스템.
  8. 제2항에 기재의 영상신호 송신 장치와,
    제5항에 기재의 영상신호 수신 장치를 구비하는 것을 특징으로 하는 영상신호 전송 시스템.
KR1020097013075A 2007-11-30 2008-10-31 영상신호 송신 장치, 영상신호 수신 장치, 및 영상신호 전송 시스템 KR101342835B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007311150A JP4805900B2 (ja) 2007-11-30 2007-11-30 映像信号送信装置、映像信号受信装置及び映像信号伝送システム
JPJP-P-2007-311150 2007-11-30
PCT/JP2008/069859 WO2009069430A1 (ja) 2007-11-30 2008-10-31 映像信号送信装置、映像信号受信装置及び映像信号伝送システム

Publications (2)

Publication Number Publication Date
KR20100086928A true KR20100086928A (ko) 2010-08-02
KR101342835B1 KR101342835B1 (ko) 2013-12-30

Family

ID=40678333

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097013075A KR101342835B1 (ko) 2007-11-30 2008-10-31 영상신호 송신 장치, 영상신호 수신 장치, 및 영상신호 전송 시스템

Country Status (8)

Country Link
US (1) US8780932B2 (ko)
EP (3) EP2908536B1 (ko)
JP (1) JP4805900B2 (ko)
KR (1) KR101342835B1 (ko)
CN (1) CN101669365B (ko)
ES (2) ES2642280T3 (ko)
TW (1) TWI481259B (ko)
WO (1) WO2009069430A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150133465A (ko) * 2014-05-20 2015-11-30 현대모비스 주식회사 Avn 시스템의 영상 출력 제어 장치 및 방법
KR20180129837A (ko) * 2016-04-07 2018-12-05 쟈인 에레쿠토로닉스 가부시키가이샤 영상 신호 송신 장치, 영상 신호 수신 장치, 및 영상 신호 전송 시스템
US10644864B2 (en) 2015-06-11 2020-05-05 Sony Corporation Signal processing device and method to enable transmission of type length value (TLV) packets

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009145874A (ja) * 2007-12-11 2009-07-02 Lg Display Co Ltd 液晶表示装置
US8457160B2 (en) * 2009-05-27 2013-06-04 Agilent Technologies, Inc. System and method for packetizing image data for serial transmission
CN102065208B (zh) * 2010-12-08 2013-03-13 南开大学 一种数字音视频信号串行解串器的实现方法
US8750176B2 (en) * 2010-12-22 2014-06-10 Apple Inc. Methods and apparatus for the intelligent association of control symbols
KR101706181B1 (ko) * 2011-06-29 2017-02-13 삼성전자주식회사 방송 수신 장치 및 그의 방송 수신 방법
US9838226B2 (en) 2012-01-27 2017-12-05 Apple Inc. Methods and apparatus for the intelligent scrambling of control symbols
US8897398B2 (en) 2012-01-27 2014-11-25 Apple Inc. Methods and apparatus for error rate estimation
KR102011953B1 (ko) * 2012-11-28 2019-08-19 엘지디스플레이 주식회사 데이터 비트 뎁쓰 검출 방법과 이를 이용한 표시장치의 인터페이스 장치
TWI466086B (zh) 2012-12-10 2014-12-21 Novatek Microelectronics Corp 時序擾亂方法及其時序控制裝置
CN103903573B (zh) * 2012-12-26 2016-05-11 联咏科技股份有限公司 时序扰乱方法及其时序控制装置
US9450790B2 (en) 2013-01-31 2016-09-20 Apple Inc. Methods and apparatus for enabling and disabling scrambling of control symbols
US9210010B2 (en) 2013-03-15 2015-12-08 Apple, Inc. Methods and apparatus for scrambling symbols over multi-lane serial interfaces
US8917194B2 (en) 2013-03-15 2014-12-23 Apple, Inc. Methods and apparatus for context based line coding
CN103218966B (zh) * 2013-04-02 2015-09-23 硅谷数模半导体（北京）有限公司 显示面板内部接口的数据传输方法和装置
CN103686170B (zh) * 2013-12-23 2017-02-01 广东威创视讯科技股份有限公司 短距离多路视频的传输方法及装置
JP6120798B2 (ja) 2014-04-14 2017-04-26 ザインエレクトロニクス株式会社 送信装置、受信装置および送受信システム
US20180167663A1 (en) * 2015-06-11 2018-06-14 Sony Corporation Signal processing device, signal processing method, and program
JP6667847B2 (ja) 2016-08-12 2020-03-18 ザインエレクトロニクス株式会社 受信装置および送受信システム
JP7173514B2 (ja) * 2018-01-12 2022-11-16 ザインエレクトロニクス株式会社 映像信号受信装置、映像信号受信モジュールおよび映像信号送受信システム
CN110660366A (zh) * 2018-06-29 2020-01-07 致茂电子(苏州)有限公司 多核心同步处理装置及其同步控制方法
CN112637673B (zh) * 2020-11-30 2023-06-06 深圳市瑞易创科技有限公司 一种iSP信号的解码方法、解码系统
JP2024053934A (ja) * 2022-10-04 2024-04-16 ザインエレクトロニクス株式会社 送信装置、受信装置および送受信システム

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2309872A (en) * 1996-02-05 1997-08-06 Ibm Digital display apparatus
KR100260816B1 (ko) 1997-10-24 2000-07-01 이계철 고속 전송 시스템의 부호화/복호화 장치 및 방법
SG135022A1 (en) * 2003-05-01 2007-09-28 Genesis Microchip Inc Method and apparatus for efficient transmission of multimedia data packets
JP4254492B2 (ja) 2003-11-07 2009-04-15 ソニー株式会社 データ伝送システム、データ送信装置、データ受信装置、データ伝送方法、データ送信方法及びデータ受信方法
US7599439B2 (en) * 2005-06-24 2009-10-06 Silicon Image, Inc. Method and system for transmitting N-bit video data over a serial link
US20070257923A1 (en) * 2006-03-15 2007-11-08 Colin Whitby-Strevens Methods and apparatus for harmonization of interface profiles
JP4546416B2 (ja) * 2006-04-24 2010-09-15 ザインエレクトロニクス株式会社 画像信号受信装置
US8253859B2 (en) * 2006-05-16 2012-08-28 Sony Corporation Transmission system, transmission apparatus, and transmission method for transmitting video data
CN1964478A (zh) * 2006-12-07 2007-05-16 上海复旦微纳电子有限公司 数字视频广播系统中加扰/解扰的随机化处理方法
CN101068348B (zh) * 2007-01-24 2011-03-30 赵季伟 解码器/编码器复式组合工程机
US8037370B2 (en) * 2007-05-02 2011-10-11 Ati Technologies Ulc Data transmission apparatus with information skew and redundant control information and method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150133465A (ko) * 2014-05-20 2015-11-30 현대모비스 주식회사 Avn 시스템의 영상 출력 제어 장치 및 방법
US10644864B2 (en) 2015-06-11 2020-05-05 Sony Corporation Signal processing device and method to enable transmission of type length value (TLV) packets
KR20180129837A (ko) * 2016-04-07 2018-12-05 쟈인 에레쿠토로닉스 가부시키가이샤 영상 신호 송신 장치, 영상 신호 수신 장치, 및 영상 신호 전송 시스템

Also Published As

Publication number Publication date
EP2421262B1 (en) 2013-06-05
JP2009135801A (ja) 2009-06-18
US20100238951A1 (en) 2010-09-23
KR101342835B1 (ko) 2013-12-30
CN101669365A (zh) 2010-03-10
EP2154889A4 (en) 2010-11-17
EP2421262A3 (en) 2012-04-11
EP2154889A1 (en) 2010-02-17
TW200931981A (en) 2009-07-16
EP2421262A2 (en) 2012-02-22
TWI481259B (zh) 2015-04-11
WO2009069430A1 (ja) 2009-06-04
ES2426409T3 (es) 2013-10-23
JP4805900B2 (ja) 2011-11-02
ES2642280T3 (es) 2017-11-16
US8780932B2 (en) 2014-07-15
CN101669365B (zh) 2011-06-22
EP2908536B1 (en) 2017-05-10
EP2908536A1 (en) 2015-08-19

Similar Documents

Publication Publication Date Title
KR101342835B1 (ko) 영상신호 송신 장치, 영상신호 수신 장치, 및 영상신호 전송 시스템
US9036081B2 (en) Video signal transmission device, video signal reception device, and video signal transmission system
KR100552833B1 (ko) 시리얼 링크를 통한 전송시 심벌 간의 간섭 효과를 감소시키기 위한 인코딩 방법 및 시스템
KR101514413B1 (ko) 정보 스큐 및 리던던트 콘트롤 정보에 의한 데이터 송신 장치 및 방법
JP4229836B2 (ja) 一群の受信ワードの各ワードを単一送信ワードにマッピングすることで連続リンク送信上のシンボル間干渉効果を低減させる方法および装置。
US8000350B2 (en) Reducing bandwidth of a data stream transmitted via a digital multimedia link without losing data
US20130002953A1 (en) Transmission apparatus, receiving apparatus, transmission method, and receiving method
TWI565254B (zh) 於多媒體介面中減少射頻干擾
EP2654285B1 (en) Imaging system
JP2020074654A (ja) 映像インターフェース用高速シリアルリンク
KR101770938B1 (ko) 송신 장치, 수신 장치 및 송수신 시스템
CN109076259B (zh) 视频信号发送装置、视频信号接收装置以及视频信号传输系统
JP5309041B2 (ja) インターフェース装置
JP2014168152A (ja) 信号送信装置、信号受信装置及び信号伝送システム
JP2024053934A (ja) 送信装置、受信装置および送受信システム
US8116382B2 (en) System and method of data word flipping to prevent pathological conditions on high-speed serial video data interfaces
JPH05176307A (ja) 映像信号送受信装置
JP2011146816A (ja) インターフェース装置
JP2015145911A (ja) 表示装置、表示装置の制御方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161205

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171201

Year of fee payment: 5