JP2015145911A - 表示装置、表示装置の制御方法 - Google Patents

Abstract

【課題】 複数のＬＳＩに対するフレーム同期補正を、信号線数を増やさずに行う為の技術を提供すること。【解決手段】 ＬＳＩ＿１は、画像信号を受けたことに応じてパルス信号をＬＳＩ＿２に送信する。ＬＳＩ＿ｊ（２≰ｊ≰Ｎ−１）は、画像信号を受けたことに応じてパルス信号を生成し、該生成したパルス信号を、ＬＳＩ＿（ｊ−１）から受信したパルス信号に重畳させてからＬＳＩ＿（ｊ＋１）に送信する。ＬＳＩ＿Ｎは、ＬＳＩ＿（Ｎ−１）から受信したパルス信号に含まれている複数個のパルスのうち最近のパルスを特定し、該特定したパルスに対応するＬＳＩと同期させるべくＬＳＩ＿１〜ＬＳＩ＿Ｎの動作を制御する。【選択図】 図１

Description

本発明は、表示技術に関するものである。

従来より、液晶やプラズマディスプレイに代表される、大画面で高精細なディスプレイが普及している。画素数の多いディスプレイでは表示に係る処理が重いため、複数の制御ＬＳＩを使用して表示制御する例がある。これらは表示画面を複数の短冊状の領域に分割し、各制御ＬＳＩが一つずつの短冊画面を分担して表示制御する。映像データは予め領域毎に分割され、各制御ＬＳＩに入力される。画面を形成するには各領域が同じ映像コマを表示しなければならないので、各制御ＬＳＩは同期して表示を行なう。

送出側の機器の性能によっては、分割された映像データそれぞれの位相が異なっている場合がある。短冊状の表示領域間でティアリングが発生する事態を避けるためには、分割された映像ソースの位相を調べ、適切なタイミングで表示を開始する必要がある。そのために各制御ＬＳＩは、分割された映像ソースから同期信号を取り出してマスタ制御ＬＳＩに伝送する。マスタ制御ＬＳＩは、各映像ソースの同期信号を比較し、到着が最も遅い映像ソースに合わせて表示を行なっていた。

図８は、従来の表示装置の構成を示すブロック図である。８１は表示システム、８２は画像ソース機器、８３は映像データケーブルである。映像データは田の字状に４つに分割され、４本のケーブルで伝送される。

表示システム８１において、８４はマスタＬＳＩ、８５〜８７はスレーブＬＳＩ、８８は表示パネル、８９は表示データ線、９０は参照信号線である。４本のケーブル（映像データケーブル８３）を介して表示システム８１に入力された映像データは、スレーブＬＳＩ８５〜８７に入力されて処理が行われる。スレーブＬＳＩ８５〜８７は表示パネル８８を駆動するデータを作成して、表示データ線８９に出力する。表示パネル８８は、表示データ線８９を介して伝送されたデータに基づく表示を行なう。

スレーブＬＳＩ８５〜８７からの３本の参照信号線９０はマスタＬＳＩ８４に接続されている。ティアリングのない表示を行なうため、スレーブＬＳＩ８５〜８７は映像データの垂直同期信号を参照信号線９０に出力する。マスタＬＳＩ８４は、スレーブＬＳＩ８５〜８７と自身に入力される垂直同期信号の位相を比較し、到着が最も遅い映像ソースに合わせて表示に使う同期信号を生成して出力する。

装置又は制御ＬＳＩ間で同期信号を伝達するための方法として、例えば次のような方法が考案されている。即ち、フィールドの周波数値か周期値をコード化し、コード化信号を垂直同期信号に同期したタイミングで送信し、コード化信号から垂直同期信号に同期した信号を生成する方法が考案されている（特許文献１）。

特許第３４２１８８９号公報

しかしながら、上記従来例においては、各制御ＬＳＩに入力された同期信号をマスタ制御ＬＳＩに伝送するため、マスタ制御ＬＳＩには接続されるＬＳＩと同数の入力ピンが必要となるという課題があった。然るに、構成するＬＳＩが増えるほど多数の入力ピンが必要となる。

本発明はこのような問題に鑑みてなされたものであり、複数のＬＳＩに対するフレーム同期補正を、信号線数を増やさずに行う為の技術を提供する。

本発明の一様態は、画像信号を受けると該画像信号に応じた画像を表示パネルに表示させるための制御信号を生成して出力するＬＳＩ＿１〜ＬＳＩ＿Ｎ（Ｎは２以上の整数）を有する表示装置であって、ＬＳＩ＿１は、画像信号を受けたことに応じてパルス信号をＬＳＩ＿２に送信し、ＬＳＩ＿ｊ（２≦ｊ≦Ｎ−１）は、画像信号を受けたことに応じてパルス信号を生成し、該生成したパルス信号を、ＬＳＩ＿（ｊ−１）から受信したパルス信号に重畳させてからＬＳＩ＿（ｊ＋１）に送信し、ＬＳＩ＿Ｎは、ＬＳＩ＿（Ｎ−１）から受信したパルス信号に含まれている複数個のパルスのうち最近のパルスを特定し、該特定したパルスに対応するＬＳＩと同期させるべくＬＳＩ＿１〜ＬＳＩ＿Ｎの動作を制御することを特徴とする。

本発明の構成によれば、複数のＬＳＩに対するフレーム同期補正を、信号線数を増やさずに行うことができる。

マスタＬＳＩ４及びスレーブＬＳＩ５の機能構成例を示すブロック図。 表示システムの概略構成例を示すブロック図。 マスタＬＳＩ４及びスレーブＬＳＩ５〜７の動作のタイミングチャート。 ２つのスレーブＬＳＩに同時に垂直同期信号が入力される場合を説明する図。 全体制御部４８が行う処理のフローチャート。 表示システムの概略構成例を示すブロック図。 エンコード部６０によるエンコード結果の一例を示す図。 従来の表示装置の構成を示すブロック図。

以下、添付図面を参照し、本発明の好適な実施形態について説明する。なお、以下説明する実施形態は、本発明を具体的に実施した場合の一例を示すもので、特許請求の範囲に記載した構成の具体的な実施例の１つである。

［第１の実施形態］
先ず、本実施形態に係る表示システムの概略構成例について、図２のブロック図を用いて説明する。本実施形態では、各フレームの画像を４分割したそれぞれの分割画像の画像信号を独立にＬＳＩでもって処理してから表示パネルに表示する場合について説明する。

図２に示す如く本実施形態に係る表示システムは、各フレームの画像を供給する画像ソース機器２と、画像ソース機器２から供給された各フレームの画像を４分割したそれぞれの分割画像の画像信号を独立に処理して表示パネルに表示する表示装置１とを有する。

先ず、画像ソース機器２について説明する。画像ソース機器２は、各フレームの画像を４分割してそれぞれの分割画像を表示装置１に供給可能な装置であれば如何なる装置であっても良い。例えば、画像ソース機器２は、このような各フレームの画像を保持可能なメモリ装置であっても良いし、このような各フレームの画像を撮像可能な撮像装置であっても良い。

画像ソース機器２から表示装置１に供給される各フレームの画像は４分割され（分割されたそれぞれの画像を分割画像１〜４とする）、分割画像１の画像信号は、４本の信号線３のうち１本を介してスレーブＬＳＩ７に入力される。また、分割画像２の画像信号は、４本の信号線３のうち１本を介してスレーブＬＳＩ６に入力される。また、分割画像３の画像信号は、４本の信号線３のうち１本を介してスレーブＬＳＩ５に入力される。また、分割画像４の画像信号は、４本の信号線３のうち１本を介してマスタＬＳＩ４に入力される。この信号線３は、例えば映像データケーブルであり、ＳＤＩやＨＤＭＩ、ＤＶＩ、ディスプレイポート等の各種インタフェース規格に従って構成される。

次に、表示装置１について説明する。スレーブＬＳＩ５〜７及びマスタＬＳＩ４のそれぞれは、信号線３を介して供給された画像信号を受けると、該画像信号に応じた画像を表示パネル８に表示させるための制御信号を生成し、該生成した制御信号を信号線９を介して表示パネル８に出力する。その際、スレーブＬＳＩ５〜７及びマスタＬＳＩ４のそれぞれは、画像信号に対し、各種の高画質化処理も行う。もちろん、画像信号に対して行う処理はこれに限るものではない。表示パネル８は、それぞれのＬＳＩから受けた制御信号に応じた画像を表示する。スレーブＬＳＩ５〜７はデイジーチェーン接続されており、画像信号を受けたことに応じて、自身に固有のパルス幅を有するパルス信号を生成して、後段に対して出力する。なお、スレーブＬＳＩ５〜７は、前段からパルス信号を受けた場合には、生成したパルス信号を、この受けたパルス信号に重畳させてから出力する。

スレーブＬＳＩ７は、信号線３を介して供給された画像信号を受けると、該画像信号に含まれている垂直同期信号を、自身に固有のパルス幅（例えば「１」）を有するパルス信号に整形する。そしてスレーブＬＳＩ７は、このパルス信号を、信号線１１を介してスレーブＬＳＩ６に送出する。

スレーブＬＳＩ６は、信号線３を介して供給された画像信号を受けると、該画像信号に含まれている垂直同期信号を、自身に固有のパルス幅（例えば「２」）を有するパルス信号に整形する。そしてスレーブＬＳＩ７は、このパルス信号を、スレーブＬＳＩ７から受けたパルス信号に重畳させてから、信号線１２を介してスレーブＬＳＩ５に送出する。

スレーブＬＳＩ５は、信号線３を介して供給された画像信号を受けると、該画像信号に含まれている垂直同期信号を、自身に固有のパルス幅（例えば「３」）を有するパルス信号に整形する。そしてスレーブＬＳＩ５は、このパルス信号を、スレーブＬＳＩ６から受けたパルス信号に重畳させてから、信号線１３を介してマスタＬＳＩ４に送出する。

マスタＬＳＩ４は、信号線３を介して供給された画像信号を受けると、該画像信号に含まれている垂直同期信号と、スレーブＬＳＩ５から受けたパルス信号と、の位相を比較する。そしてマスタＬＳＩ４は、この比較の結果、マスタＬＳＩ４及びスレーブＬＳＩ５〜７のうち最も遅いタイミングで画像信号を受け取ったＬＳＩを特定し、以降、該特定したＬＳＩと同期させるべくマスタＬＳＩ４及びスレーブＬＳＩ５〜７の動作を制御する。

次に、マスタＬＳＩ４及びスレーブＬＳＩ５のそれぞれのより詳細な機能構成例について、図１のブロック図を用いて説明する。なお、図１では、スレーブＬＳＩ６〜７の図示は省略しているが、スレーブＬＳＩ６〜７についてもスレーブＬＳＩ５と同様の構成を有しているものとする。

先ず、スレーブＬＳＩ５の機能構成例について説明する。画像入力部５０は、画像ソース機器２から、スレーブＬＳＩ５に対して供給された画像信号（画像データ）を受信する。

表示制御部５１は、画像入力部５０が受信した画像信号に応じた画像を表示パネル８に表示させるための制御信号を生成し、該生成した制御信号を信号線９を介して表示パネル８に出力する。

参照信号入力部５２は、スレーブＬＳＩ６から信号線１２を介して送出された信号を参照信号として受信する。この参照信号は、信号線３を介してスレーブＬＳＩ６に供給された画像信号中の垂直同期信号をスレーブＬＳＩ６に固有のパルス幅のパルス信号に整形したパルス信号を、スレーブＬＳＩ６がスレーブＬＳＩ７から受けたパルス信号に重畳させた信号である。

タイミングジェネレータ５３は、タイミング生成部５５、パルス幅エンコード部５６、ＭＵＸ（マルチプレクサ）５７、を有する。

タイミング生成部５５は、マスタＬＳＩ４からゲンロック信号を受けると、同期信号を生成し、該生成した同期信号を表示制御部５１に対して出力する。この同期信号には、垂直同期信号や水平同期信号、有効領域を示すデータイネーブル信号等が含まれている。表示制御部５１は、この同期信号を受けると、この同期信号に従って上記制御信号を表示パネル８に対して送出する。マスタＬＳＩ４は、このようなゲンロック信号を各スレーブＬＳＩに対して一斉に送出するので、各スレーブＬＳＩは同期して制御信号を出力することになる。

パルス幅エンコード部５６は、画像入力部５０が受信した画像信号に含まれている垂直同期信号を、自身に固有のパルス幅（例えば「３」）を有するパルス信号に整形する。

ＭＵＸ５７は、パルス幅エンコード部５６が整形したパルス信号を、参照信号入力部５２が受信した参照信号に重畳（多重化）させた信号を生成する。参照信号出力部５４は、ＭＵＸ５７によって生成された信号を参照信号としてマスタＬＳＩ４に対して送出する。

次に、マスタＬＳＩ４の機能構成例について説明する。画像入力部４０は、画像ソース機器２から、マスタＬＳＩ４に対して供給された画像信号（画像データ）を受信する。

表示制御部４１は、画像入力部４０が受信した画像信号に応じた画像を表示パネル８に表示させるための制御信号を生成し、該生成した制御信号を信号線９を介して表示パネル８に出力する。

参照信号入力部４２は、スレーブＬＳＩ５から信号線１３を介して送出された信号を参照信号として受信する。この参照信号は、信号線３を介してスレーブＬＳＩ５に供給された画像信号中の垂直同期信号をスレーブＬＳＩ５に固有のパルス幅のパルス信号に整形したパルス信号を、スレーブＬＳＩ５がスレーブＬＳＩ６から受けたパルス信号に重畳させた信号である。

タイミングジェネレータ４３は、タイミング生成部４５、パルス幅デコード・選択部４６、フレーム同期補正部４７、を有する。パルス幅デコード・選択部４６は、画像入力部４０が受信した画像信号に含まれている垂直同期信号におけるパルス、参照信号入力部４２が入力した参照信号中の複数のパルス、のうち最近のパルスを特定する。そしてパルス幅デコード・選択部４６は、該特定したパルスの幅から、該特定したパルスを発したＬＳＩを特定する。例えば、この特定したパルスの幅が「１」であれば、このパルスを発したＬＳＩはスレーブＬＳＩ７であると特定できるし、特定したパルスの幅が「２」であれば、このパルスを発したＬＳＩはスレーブＬＳＩ６であると特定できる。また、特定したパルスの幅が「３」であれば、このパルスを発したＬＳＩはスレーブＬＳＩ５であると特定できる。もちろん、画像入力部４０が受信した画像信号に含まれている垂直同期信号におけるパルスが最近のパルスとして特定されたのであれば、パルス幅を参照することなく、マスタＬＳＩ４自身を特定する。

フレーム同期補正部４７は、マスタＬＳＩ４及びスレーブＬＳＩ５〜７による制御信号出力を、パルス幅デコード・選択部４６が特定したＬＳＩによる制御信号出力と同期させるためのタイミング信号を生成してタイミング生成部４５に対して送出する。すなわち、フレーム同期補正部４７は、画像信号入力に対してコマ落ちや追越しが発生しないように、タイミング生成部による信号出力タイミングの補正を行なう（フレーム同期補正）。入出力のフレームの位相にずれが発生した場合は、例えば出力フレームのライン数を増減して入力に追従させる。このようなフレーム同期補正部４７の動作については周知であるので、フレーム同期補正部４７の動作に係る説明は省略する。

タイミング生成部４５は、フレーム同期補正部４７からタイミング信号を受けると、同期信号及びゲンロック信号を生成し、該生成した同期信号を表示制御部４１に対して出力すると共に、該生成したゲンロック信号を各スレーブＬＳＩに対して出力する。これにより、マスタＬＳＩ４及びスレーブＬＳＩ５〜７のそれぞれは同期して制御信号を出力することになる。

全体制御部４８は、マスタＬＳＩ４及びスレーブＬＳＩ５〜７を構成する各機能部の動作制御を行う。なお、マスタＬＳＩ４及びスレーブＬＳＩ５〜７を構成する全ての機能部をハードウェアで構成した場合には、全体制御部４８は、これらハードウェアの動作制御を行うことになる。また、マスタＬＳＩ４及びスレーブＬＳＩ５〜７を構成する全ての機能部をソフトウェアで構成した場合には、このソフトウェアは不図示のメモリに格納され、全体制御部４８はこのソフトウェアを実行することになる。なお、マスタＬＳＩ４及びスレーブＬＳＩ５〜７を構成する各機能部はハードウェア及びソフトウェアの何れかのみで構成されることに限るものではなく、一部の機能をハードウェア若しくはソフトウェアで構成するようにしても構わない。次に、全体制御部４８が行う処理について、同処理のフローチャートを示す図５を用いて説明する。

ステップＳ１００では、マスタＬＳＩ４及びスレーブＬＳＩ５〜７のそれぞれの参照信号入力部と、スレーブＬＳＩ５〜７の参照信号出力部と、をイネーブル状態にして、マスタＬＳＩ４に参照信号が入力されるようにする。

ステップＳ１０１では、パルス幅デコード・選択部４６を動作させる。これによりパルス幅デコード・選択部４６は、画像入力部４０が受信した画像信号に含まれている垂直同期信号におけるパルス、参照信号入力部４２が入力した参照信号中の複数のパルス、のうち最近のパルスを特定する。

なお、デイジーチェーンの伝送を通る際にはディレイが生じるので、どのパルスが最近かを判断するために各パルスのタイミングの比較を行う際には、それぞれのディレイ（予め測定した値）分を考慮して行なう。例えば、スレーブＬＳＩ５は直接マスタＬＳＩ４に接続しているのに対し、スレーブＬＳＩ７は２段のデイジーチェーンを介してから接続されているので、スレーブＬＳＩ７によるパルスのタイミングを測定値に応じた分だけ過去のものとして取り扱うようにする。

ステップＳ１０２では、パルス幅デコード・選択部４６を動作させる。これによりパルス幅デコード・選択部４６は、ステップＳ１０１で特定したパルスの幅から、該特定したパルスを発したＬＳＩを特定する。

ステップＳ１０３では、フレーム同期補正部４７及びタイミング生成部４５を動作させる。これによりフレーム同期補正部４７は、マスタＬＳＩ４及びスレーブＬＳＩ５〜７による制御信号出力を、パルス幅デコード・選択部４６が特定したＬＳＩによる制御信号出力と同期させるためのタイミング信号を生成してタイミング生成部４５に対して送出する。そしてタイミング生成部４５は、フレーム同期補正部４７からタイミング信号を受けると、同期信号及びゲンロック信号を生成し、該生成した同期信号を表示制御部４１に対して出力すると共に、該生成したゲンロック信号を各スレーブＬＳＩに対して出力する。

次に、マスタＬＳＩ４及びスレーブＬＳＩ５〜７のそれぞれにおける動作タイミングについて、図３のタイミングチャートを用いて説明する。図３では、スレーブＬＳＩ５〜７のそれぞれをスレーブ＃１〜＃３、マスタＬＳＩ４をマスタ、としている。

２０はスレーブ＃３に入力される（画像信号中の）垂直同期信号である。スレーブ＃３は、自身に入力する垂直同期信号２０のタイミングで、幅「３」のパルス幅のパルス信号２１を生成して出力する。

２２はスレーブ＃２に入力される（画像信号中の）垂直同期信号である。スレーブ＃２は、自身に入力する垂直同期信号２２のタイミングで、幅「２」のパルス幅のパルス信号を生成し、該生成したパルス信号にスレーブ＃３から受信したパルス信号２１を重畳させたパルス信号２３を生成して出力する。

２４はスレーブ＃１に入力される（画像信号中の）垂直同期信号である。スレーブ＃１は、自身に入力する垂直同期信号２４のタイミングで、幅「１」のパルス幅のパルス信号を生成し、該生成したパルス信号にスレーブ＃２から受信したパルス信号２３を重畳させたパルス信号２５を生成して出力する。

２６はマスタＬＳＩ４に入力される（画像信号中の）垂直同期信号である。マスタＬＳＩ４は、この垂直同期信号２６と、スレーブ＃１から受けたパルス信号２５との位相を比較して、最近のパルスを発したＬＳＩを特定する。図３では、垂直同期信号２６におけるパルスとパルス信号２５における３つのパルスとのうち最近のパルスは、パルス幅「２」のパルスであり、これはスレーブ＃２が発したパルス信号におけるものである。然るに、マスタＬＳＩ４は、パルス幅「２」のパルスのタイミングのみを抽出し、これをフレーム同期補正用の信号２７として使用する。

ここで、あるＬＳＩと別のＬＳＩとに同時に垂直同期信号が入力される場合について、図４を用いて説明する。図４では、一例として、スレーブ＃３とスレーブ＃２とに同時に垂直同期信号が入力される場合について示している。

図４において、３０はスレーブ＃３に入力される（画像信号中の）垂直同期信号、３２はスレーブ＃２に入力される（画像信号中の）垂直同期信号であり、何れも同じタイミングで入力されている。

上記の通り、スレーブ＃３は、自身に入力する垂直同期信号３０のタイミングで、幅「３」のパルス幅のパルス信号３１を生成して出力する。一方、スレーブ＃２は、スレーブ＃３から受信したパルス信号３１中のパルス３４を出力しその後で幅「２」のパルス幅のパルス３５を出力するパルス信号３３を生成して出力する。何れのパルスを先とするのかについてはこれに限るものではなく、逆でも良い。元々が同着であるから、マスタＬＳＩ４はスレーブ＃２、＃３の何れを特定しても良く、フレーム同期補正機構としては数サイクルの遅延は許容範囲内である。

このように、本実施形態によれば、複数のＬＳＩに対するフレーム同期補正を、信号線数を増やさずに行なうことができる。なお、上記の説明では、それぞれのＬＳＩに画像信号を入力する場合について説明したが、信号の種別は画像信号に限るものではない。

なお、あるＬＳＩと別のＬＳＩとに同時に垂直同期信号が入力される場合、前段ＬＳＩからのパルスは無視して、自身のパルスのみを出力するようにしても構わない。また、ＬＳＩ間で優先度を付け、優先度の高いＬＳＩによるパルスのみを出力するようにしてもよい。

なお、本実施形態では、各フレームの画像を４分割したそれぞれの分割画像の画像信号を独立にＬＳＩでもって処理してから表示パネルに表示する場合について説明したが、画像の分割数（＝ＬＳＩ数）は４に限るものではない。すなわち、本実施形態において、画像分割数をＮ（Ｎは２以上の整数）とした場合、表示装置は、次のような構成を有していればよいことになる。

先ず、表示装置は、画像信号を受けると該画像信号に応じた画像を表示パネルに表示させるための制御信号を生成して出力するＬＳＩ＿１〜ＬＳＩ＿Ｎを有することになる。その上で、ＬＳＩ＿１は、画像信号を受けたことに応じて、自身に固有のパルス幅を有するパルス信号をＬＳＩ＿２に対して送信する。ＬＳＩ＿ｊ（２≦ｊ≦Ｎ−１）は、画像信号を受けたことに応じて、自身に固有のパルス幅を有するパルス信号を生成し、該生成したパルス信号を、ＬＳＩ＿（ｊ−１）から受信したパルス信号に重畳させてからＬＳＩ＿（ｊ＋１）に送信する。そしてＬＳＩ＿Ｎは、ＬＳＩ＿（Ｎ−１）から受信したパルス信号に含まれている複数個のパルスのうち最近のパルスを特定し、該特定したパルスの幅に対応するＬＳＩと同期させるべくＬＳＩ＿１〜ＬＳＩ＿Ｎの動作を制御する。

［第２の実施形態］
第１の実施形態の場合、ＬＳＩの数が多いと、割り当てるパルス幅も大きくなってしまう。本実施形態では、各スレーブＬＳＩは、自身の識別情報（例えばＩＤ）をエンコードした固定ビット長のデータをパルスとして出力する。これにより、ＬＳＩの数に関係なく、パルス幅を一定とすることができる。以下では、第１の実施形態との差分について重点的に説明し、第１の実施形態と同様の部分については説明を省略する。

本実施形態に係る表示システムの機能構成例について、図６のブロック図を用いて説明する。図６において図１に示した機能部と同じ機能部には同じ参照番号を付しており、この機能部に係る説明は省略する。

エンコード部６０は、画像入力部５０が入力した画像信号に含まれている垂直同期信号及び該スレーブＬＳＩ５の識別情報（例えばＩＤ）のエンコードを行い、該エンコードにより得られる信号（コード）を参照信号として出力する。エンコード部６０によるエンコード結果の一例を図７に示す。

７０はプリアンブルであり、自身が含まれている信号が参照信号であることを示す。７１はＬＳＩのＩＤであり、ＬＳＩ毎にユニークに振られたＩＤが嵌め込まれる。７２はチャネルＩＤであり、チャネル毎にユニークに振られたＩＤが嵌め込まれる。チャネルＩＤ７２は、一つのＬＳＩに２以上の画像信号が入力された場合に使用する。

以上のコードを使用することで、多くのＬＳＩを接続した場合にも最小限の信号長で参照信号を伝送することが可能になる。例えば、チャネルＩＤ７２を８ビットで構成した場合、２５６台までのスレーブＬＳＩは８ビット幅のチャネルＩＤで伝送できる。すなわち、本実施形態によれば、参照信号の幅が所定長以上に増えないようにすることができる。

デコード・選択部６１は、参照信号入力部４２が入力した参照信号中のそれぞれのパルスに相当するコードをデコードし、最近のパルスに対応するコードに対応するＬＳＩを特定する。

（その他の実施例）
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア（プログラム）を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ（またはＣＰＵやＭＰＵ等）がプログラムを読み出して実行する処理である。

Claims (7)

1. 画像信号を受けると該画像信号に応じた画像を表示パネルに表示させるための制御信号を生成して出力するＬＳＩ＿１〜ＬＳＩ＿Ｎ（Ｎは２以上の整数）を有する表示装置であって、
   ＬＳＩ＿１は、画像信号を受けたことに応じてパルス信号をＬＳＩ＿２に送信し、
   ＬＳＩ＿ｊ（２≦ｊ≦Ｎ−１）は、画像信号を受けたことに応じてパルス信号を生成し、該生成したパルス信号を、ＬＳＩ＿（ｊ−１）から受信したパルス信号に重畳させてからＬＳＩ＿（ｊ＋１）に送信し、
   ＬＳＩ＿Ｎは、ＬＳＩ＿（Ｎ−１）から受信したパルス信号に含まれている複数個のパルスのうち最近のパルスを特定し、該特定したパルスに対応するＬＳＩと同期させるべくＬＳＩ＿１〜ＬＳＩ＿Ｎの動作を制御する
   ことを特徴とする表示装置。
2. ＬＳＩ＿１〜ＬＳＩ＿Ｎはデイジーチェーン接続されていることを特徴とする請求項１に記載の表示装置。
3. ＬＳＩ＿１は、画像信号に含まれている垂直同期信号を、自身に固有のパルス幅を有するパルス信号に整形してＬＳＩ＿２に対して送信し、
   ＬＳＩ＿ｊ（２≦ｊ≦Ｎ−１）は、画像信号に含まれている垂直同期信号を、自身に固有のパルス幅を有するパルス信号に整形し、該整形したパルス信号を、ＬＳＩ＿（ｊ−１）から受信したパルス信号に重畳させてからＬＳＩ＿（ｊ＋１）に送信する
   ことを特徴とする請求項１又は２に記載の表示装置。
4. ＬＳＩ＿Ｎは、画像信号に含まれている垂直同期信号におけるパルス、ＬＳＩ＿（Ｎ−１）から受信したパルス信号に含まれている複数個のパルス、のうち最近のパルスが該複数個のパルスの何れかであれば、該最近のパルスの幅に対応するＬＳＩと同期させるべくＬＳＩ＿１〜ＬＳＩ＿Ｎの動作を制御する
   ことを特徴とする請求項３に記載の表示装置。
5. ＬＳＩ＿１は、画像信号に含まれている垂直同期信号及び自身の識別情報をエンコードしたパルス信号をＬＳＩ＿２に対して送信し、
   ＬＳＩ＿ｊ（２≦ｊ≦Ｎ−１）は、画像信号に含まれている垂直同期信号及び自身の識別情報をエンコードしたパルス信号を生成し、該生成したパルス信号を、ＬＳＩ＿（ｊ−１）から受信したパルス信号に重畳させてからＬＳＩ＿（ｊ＋１）に送信する
   ことを特徴とする請求項１又は２に記載の表示装置。
6. ＬＳＩ＿Ｎは、画像信号に含まれている垂直同期信号におけるパルス、ＬＳＩ＿（Ｎ−１）から受信したパルス信号に含まれている複数個のパルス、のうち最近のパルスが該複数個のパルスの何れかであれば、該最近のパルスをデコードして得られる識別情報に対応するＬＳＩと同期させるべくＬＳＩ＿１〜ＬＳＩ＿Ｎの動作を制御する
   ことを特徴とする請求項５に記載の表示装置。
7. 画像信号を受けると該画像信号に応じた画像を表示パネルに表示させるための制御信号を生成して出力するＬＳＩ＿１〜ＬＳＩ＿Ｎ（Ｎは２以上の整数）を有する表示装置の制御方法であって、
   ＬＳＩ＿１は、画像信号を受けたことに応じてパルス信号をＬＳＩ＿２に送信し、
   ＬＳＩ＿ｊ（２≦ｊ≦Ｎ−１）は、画像信号を受けたことに応じてパルス信号を生成し、該生成したパルス信号を、ＬＳＩ＿（ｊ−１）から受信したパルス信号に重畳させてからＬＳＩ＿（ｊ＋１）に送信し、
   ＬＳＩ＿Ｎは、ＬＳＩ＿（Ｎ−１）から受信したパルス信号に含まれている複数個のパルスのうち最近のパルスを特定し、該特定したパルスに対応するＬＳＩと同期させるべくＬＳＩ＿１〜ＬＳＩ＿Ｎの動作を制御する
   ことを特徴とする表示装置の制御方法。

Images