JP2017506016A - オーディオ・ビデオ情報のフォーマット装置、システム、及び方法 - Google Patents

Abstract

デジタルオーディオ・ビデオ（「ＡＶ」）情報をフォーマットする技術及び機構を提供する。一実施形態において、インタフェース論理は、１つ以上の点において、第１インタフェース仕様に応じた、又はこれに互換性のあるデジタルＡＶ情報を受信する回路を備える。インタフェース論理は、デジタルＡＶ情報のフォーマットを変更することにより、第２インタフェース仕様に応じた次の物理層処理を可能にする。他の実施形態において、変換論理は、第２インタフェース仕様に応じたアナログ信号を受信し、このようなアナログ信号に基づき、第１インタフェース仕様に応じて送信される他のアナログ信号の次の生成のためのデジタル情報処理を実施する。

Description

本発明の実施形態は、データ通信分野全般に係り、特にオーディオ・ビデオ情報の通信に係る。

システムオンチップ（ＳｏＣ）及びその他の集積回路（ＩＣ）ソリューションには、多くの場合、種々のデータを通信するために異なる処理論理のスタックが含まれる。図１は、データ送信を行う従来のアプリケーションプロセッサ１００の一例を示している。アプリケーションプロセッサ１００は、通信規格に応じたデータのデジタル処理を実施するリンク層１４０と、このようなデータを表すアナログ信号を送信する、アプリケーションプロセッサ１００用の物理（ＰＨＹ）層論理１３０とを備える。このようなアナログ信号は、例えば、オーディオデータ及びビデオデータ以外のデータを表すことができる。またアプリケーションプロセッサ１００は、ＡＶ通信を行うために、ＨＤＭＩ規格等、他の規格に従って、他のＡＶ情報のデジタル処理を行うオーディオ・ビデオ（ＡＶ）リンク層論理１１０を備える。アプリケーションプロセッサ１００はさらに、ＡＶリンク層１１０によって処理されるＡＶ情報を表すアナログ信号を送信する、アプリケーションプロセッサ１００用のＡＶ物理（ＰＨＹ）層論理１２０を備える。

続く世代のＩＣ製造技術によって、回路の速度、サイズ、及び集積が継続して増大または減少されるにつれて、結果として、個別のパッケージ又はダイに追加的且つより多様な機能を組み込むことが要求される。この要望を満たすため、ダイ領域等のＩＣリソースと、ダイ及び／又はパッケージを接続する接触部（例えば、ピン、パッド、ボール等）とをますます重視する傾向が続くであろう。結果として、このようなＩＣリソースを効率的に使用し、且つ／又は、このようなＩＣリソースへのアクセスを提供する新たなソリューションが必要である。

添付の図面において、本発明の種々の実施形態は、一例として挙げられるものであって限定を意図するものではない。

オーディオ・ビデオ通信用の従来のアプリケーションプロセッサの要素を示すブロック図である。 は、一実施形態に係る、オーディオ・ビデオ通信を実施する回路論理の要素を示すブロック図である。 一実施形態に係る、オーディオ・ビデオ情報を交換するシステムの要素を示すブロック図である。 一実施形態に係る、オーディオ・ビデオ情報を交換するシステムの要素を示すブロック図である。 一実施形態に係る、オーディオ・ビデオ情報を送信する方法の要素を示すフロー図である。 一実施形態に係る、オーディオ・ビデオ情報を変換する方法の要素を示すフロー図である。 一実施形態において実施されるオーディオ・ビデオデータのフォーマットの要素を示すタイミング及びデータのハイブリッド図である。 一実施形態においてフォーマットされたオーディオ・ビデオ情報の要素を示すデータ図である。 一実施形態においてフォーマットされたオーディオ・ビデオ情報の要素を示すタイミング図である。 一実施形態に係る、オーディオ・−ビデオ情報を送信するシステムの要素を示すブロック図である。 一実施形態に係るオーディオ・ビデオ情報を変換するシステムの要素を示すブロック図である。

本明細書において検討する実施形態は、第１インタフェース仕様によって処理されたデジタルＡＶ情報を受信し、第２インタフェース仕様によってデジタルＡＶ情報を表すアナログ信号を生成する物理層論理を多様に提供する。いくつかの実施形態において、変換論理は、このようなアナログ信号を受信し、これを第１インタフェース仕様に応じた送信用第２アナログ信号、又は第１インタフェース仕様に互換性のある送信用第２アナログ信号に変換してもよい。このような技術及びメカニズムは、複数のインタフェース仕様の機能を個別のＩＣダイ、ダイ・スタック、及び／又はパッケージに設置することを多様に促進すると同時に、このようなダイ、ダイ・スタック、及び／又はパッケージの各々が、このようなインタフェース仕様に対する物理層論理を有さなければならない必要性を取り除く。

図２は、一実施形態に係る、オーディオ・ビデオ情報を送信する回路論理２００の要素を示している。回路論理２００は、１つ以上の点で第１インタフェース仕様に互換性のあるインタフェースリンク層機構及び／又はプロセスに機能を提供するとともに、１つ以上の点で第２インタフェース仕様に互換性のある物理層機構及び／又はプロセスに機能を提供してもよい。一実施形態において、第１インタフェース仕様に応じたデータ提供フォーマットは、従来技術によると、第２インタフェース仕様に応じたデータ受信フォーマットに直接互換性のないこともある。

回路論理２００は、アプリケーションプロセッサ、又は、オーディオ・ビデオ通信のソース（及び／又はシンク）の少なくとも一部として動作する、例えば単一ダイ、ダイ・スタック、又はパッケージに設けられた他の種々の集積回路ハードウェアのうちのいずれかを備えてもよい。本明細書中で使用する「ソース」という用語は、他の何等かのデバイスに通信を提供するデバイスの特徴を言う。対応して「シンク」という用語は、他の何等かの（ソース）デバイスから通信を受信するデバイスの特徴を言う。一実施形態において、回路論理２００は、１つ以上の従来のソースデバイスの機能を備えるか、又はこれをサポートする。以下、例示であり限定ではないが、回路論理２００は、テレビ、プロジェクタ、ケーブル又は衛星セットトップボックス、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｋ）又はＢｌｕ−Ｒａｙのプレーヤを含むビデオプレーヤ、オーディオプレーヤ、デジタルビデオレコーダ、スマートフォン、ＭＩＤ（Ｍｏｂｉｌｅ Ｉｎｔｅｒｎｅｔ Ｄｅｖｉｃｅ）、ＰＩＤ（Ｐｅｒｓｏｎａｌ Ｉｎｔｅｒｎｅｔ Ｄｅｖｉｃｅ）、パーソナルコンピュータ（例えば、タブレット、ノートブック、ラップトップ、デスクトップ等）、ビデオゲーム機、モニター、ディスプレイ、ホームシアター送受信機等の機能を含むが、これに限定されない機能をサポートしてもよい。回路論理２００はさらに、本明細書にて検討される技術及び／又は１つ以上の従来の受信機デバイスの技術に応じたシンク機能をサポートしてもよい。

一実施形態において、回路論理２００は、オーディオ・ビデオ（ＡＶ）リンク層論理２１０と、オーディオ・ビデオデータを含むデジタル情報をＡＶリンク層論理２１０から受信するインタフェース論理２２０とを備える。本明細書中で使用する「オーディオ・ビデオ」という用語は、オーディオ情報及びビデオ情報のいずれか又は双方に関連する特徴を言う。例えば、ＡＶリンク層論理２１０は、オーディオデータ部及び／又はビデオデータ部を含むデジタル情報を生成、中継、又はインタフェース論理２２０に提供してもよい。

ＡＶリンク層論理２１０は、例えば、ＨＤＭＩ、ＭＨＬ、又はオーディオ・ビデオ情報の通信に適した他の種々の仕様のいずれかを含むがこれに限定されない、インタフェース仕様に応じて動作するリンク層回路を備えるか、又はこれに連結されてもよい。インタフェース仕様は、ビデオデータとそのビデオデータに関連付けられたいずれかのオーディオデータ及び／又は補助データとを通信するため、通常フレームと称される、オーディオ・ビデオ情報の単位の標準フォーマットを特定又は参照してもよい。フレームの一部又は全部の補助データは、例えば、これには制御データ、クロック信号等が含まれてもよいが、そのフレームのオーディオデータ及び／又はビデオデータに対応するメタデータであってもよい。一実施形態において、インタフェース仕様は、このフレームフォーマットに応じたオーディオ・ビデオ情報の通信のための複数のチャンネルを規定してもよい。このような複数のチャンネルには、例えば、遷移数最少差動信号伝送方式（ＴＭＤＳ）符号化チャンネルが含まれてもよい。

図示の実施形態において、ＡＶリンク層論理２１０は、各ビデオデータ、オーディオデータ、及び／又は補助データを各々多様に含む１つ以上のビデオフレームを生成、中継、又は提供してもよく、その場合、このようなデータは、例えば、ステートマシン論理、制御信号送信、タイミング情報メタデータ等により、第１インタフェース仕様のフレームフォーマットの各部に多様に関連付けられている。ＡＶリンク層論理２１０は、インタフェース論理へのデジタル情報提供を補助するために、例えば、ＨＤＭＩ、ＭＨＬ、又はその他の種々のインタフェース仕様のいずれかに従って、従来のリンク層処理を実施してもよい。このような従来のリンク層処理には、パケット構築、リンク・トレーニング・ステータス・ステートマシン（ＬＴＳＳＭ）等のリンク管理動作、チャンネル割り当て、ＴＭＤＳエラー低減コーディング（ＴＥＲＣ）符号化、ＴＭＤＳ符号化等の符号化が含まれてもよいが、これに限定されるものでない。このような従来のリンク層処理の詳細は、特定の実施形態において限定的なものでなく、本明細書中では議論しない。

ＡＶリンク層論理２１０は、このような従来のリンク層処理に加えて、他のリンク層処理を実施してもよい。例えば、ＡＶリンク層論理２１０は、回路論理２１０に含まれるか、又は連結される他の回路（図示せず）からのデジタル情報を受信するインタフェースを提供してもよく、その場合、このような他の回路は、従来のリンク層の一部又は全部の機能を提供する。一実施形態において、ＡＶリンク層論理２１０は、復号化、及び／又は、このような従来のリンク層処理の全部でなく一部を復元する他の動作を実施する。

ＡＶリンク層論理２１０は、インタフェース論理２２０に、デジタル情報の種々の部分の１つ以上の特徴を、直接的又は間接的に示してもよい。例えば、ＡＶリンク層論理２１０は、このようなデジタル情報の部分は各々、フレームフォーマットの各部分に対応することを特定又は示してもよい。例えば、第１インタフェース仕様に規定のフレームフォーマットは、ビデオデータの通信用のアクティブ部分と、ビデオデータに関連付けられたオーディオデータ及び補助データの通信用のブランキング部分とのうちの１つ以上を規定してもよい。このようなフレームフォーマットは、データアイランド、プリアンブル、保護周波数帯、パケットヘッダ、制御期間、符号化種別等を含むがこれに限定されない各種信号用の１つ以上の追加又は代替部分を規定してもよい。

インタフェース論理２２０は、信号タイミング、制御信号、メタデータ、ステートマシン動作、及び／又はその他のリソースに基づき、ＡＶリンク層論理２１０からのデジタル情報の異なる部分が各々、フレームフォーマットのこのような各構成部分に対応することを検出してもよい。以下、例示であり限定ではないが、インタフェース論理２２０は、ＡＶリンク層論理２１０からのある特定のデジタル情報が、複数のチャンネルのうちの特定チャンネル、例えば、ＴＭＤＳチャンネルに関連付けられていることを検出してもよい。当該デジタル情報は、インタフェース論理２２０に提供される際、必ずしもＴＭＤＳチャンネルになくてもよく、例えば、ＴＭＤＳ符号化されなくてもよい。追加又は代替として、インタフェース論理２２０は、特定のデジタル情報がブランキング期間又はアクティブデータ期間の部分に割り当てられること、又は関連付けられることを検出してもよい。

インタフェース論理２２０は、ＡＶリンク層論理２１０から受信した一部又は全部のデジタル情報をフォーマット（例えば、現在のフォーマットから変更する再フォーマット）してもよい。例えば、インタフェース論理２２０は、デジタル情報が第１インタフェース仕様のフレームフォーマットに互換性を有するか、又は対応していることに基づき、このようなフォーマット／再フォーマットを実施してもよい。一実施形態において、インタフェース論理２２０は、ＡＶリンク層論理２１０から受信されたデジタル情報を変換し、その結果として得られるフォーマットは、回路論理２００の物理（ＰＨＹ）層論理２３０によって受信される。

デジタル情報を再フォーマットすることには、インタフェース論理２２０により、ＡＶリンク層論理２１０からのデジタル情報のフレームを各々ＰＨＹ層論理２３０に提供する各組のバイトに変換することが含まれてもよい。このような変換には、オーディオ・ビデオデータの所定のフレームについて、そのフレームの異なるチャンネルからの各ビットを、対応組のバイトのうちの各ビットに対して割り当てることが含まれてもよい。一実施形態において、このような変換にはさらに、１つ以上の他の制御信号からの各ビットを、同一の対応組のバイトの各ビットに割り当てることが含まれてもよい。このような制御信号には、保護周波数帯信号、ブランキング終了信号、データ無効（又はデータイネーブル）信号等のうちの１つ以上が含まれてもよい。一実施形態において、このような１つ以上の制御信号には、各組のバイトのうち、１つ以上のプレースホルダ―バイトの存在を示すスキップ制御信号が含まれる。

ＰＨＹ層論理２３０は、例えば、ＡＶリンク層論理２１０によって提供されるデジタル情報のフレームフォーマットを含んだ第１インタフェース仕様とは異なる第２インタフェース仕様に応じてアナログ通信を生成する機能を提供してもよい。以下、例示であり限定ではないが、ＰＨＹ層論理２３０は、ＭＩＰＩ ＰＨＹ規格（ＭＩＰＩ Ｄ−ＰＨＹ仕様に規定のものなど）に応じて動作してもよく、ＡＶリンク層論理２１０は、ＨＤＭＩフレームフォーマット又はＭＨＬフレームフォーマットに互換性のあるデジタル情報を提供してもよい。一実施形態において、ＰＨＹ層論理２３０は、１つ以上の点において、例えばハードウェア、制御、パワーモード、タイミング、性能、及び／又は、デジタル−アナログ（及び／又はアナログ−デジタル）信号変換を提供する際のその他の要件を規定するインタフェース仕様に互換性がある。

図３Ａは、一実施形態に係るオーディオ・ビデオ通信を交換するシステム３００の要素を示している。特定の実施形態は、例えば、全体としてシステム３００内に実装されてもよい。他の実施形態は、コンピュータ、通信、及び／又は、例示のデバイス３１０等、ＡＶデータの送信を行うシステム３００のその他の電子デバイスによって実装されてもよい。さらに他の実施形態は、例示のデバイス３３０等、このようなＡＶデータの受信及び処理を行うシステム３００のその他の電子デバイスによって実装されてもよい。特定の実施形態は、このようなＡＶデータの送信及び／又は受信を行う電子デバイスの構成要素として動作する、回路論理２００の回路等によって実装されてもよい。

一実施形態において、デバイス３１０は、例えば、デバイス３００が回路論理２００からなるＩＣダイ、ダイ・スタック、又はパッケージを備えた回路論理２００の一部又は全部の特徴を備える。以下、例示であり限定ではないが、デバイス３１０は、ＡＶリンク層論理２１０、インタフェース論理２２０、及びＰＨＹ層論理２３０に各々対応するＡＶリンク層論理３１２、インタフェース論理３１４、及びＰＨＹ層論理３１６を備えてもよい。

ＡＶリンク層論理３１２は、１つ以上の点において、ＡＶデータの通信用の第１インタフェース仕様に互換性のあるデジタルデータを生成又は提供してもよい。第１インタフェース仕様は、例えば、ＨＤＭＩ規格、ＭＨＬ規格、ＤｉｓｐｌａｙＰｏｒｔ（ＤＰ）規格、Ｍｏｂｉｌｉｔｙ ＤｉｓｐｌａｙＰｏｒｔ（ＭｙＤＰ）規格等で規定されるものであってもよい。インタフェース論理３１４は、ＡＶリンク層論理３１２から受信される一部又は全部のデジタル情報を（再）フォーマットしてもよく、その場合、例えば、インタフェース論理３１４は、このようなデジタル情報をＰＨＹ層論理３１６による処理に対応するフォーマットに変換する。一実施形態において、このような追加処理には、第２インタフェース仕様に応じたアナログ信号処理が含まれる。

第２インタフェース仕様には、例えば、ＭＩＰＩ Ｄ−ＰＨＹ規格又は例えば、ＡＶデータの通信用でなく、これに特定のものでなく、又はこれに限定されない他の種々の規格のいずれかが含まれてもよい。第２インタフェース仕様は、データを送信するバーストモードと、バーストモードから区別される低出力モードとを特定してもよい。代替又は追加として、規格は、ＡＶリンク層論理３１２用の第１インタフェース仕様に関連付けられた物理層コンタクトの対応総数とは異なる物理層コンタクト（例えば、ピン、パッド等）の総数を特定してもよい。

ＡＶリンク層論理３１２からのデジタル情報のフォーマットには、例えば、インタフェース論理３１４により、ＰＨＹ層論理３１６に提供される各組のバイトにビットを多様にマッピング又は割り当てることが含まれてもよい。このような割り当ては、インタフェース論理３１４により、種々のデジタル情報が各々、第１インタフェース仕様のフレームフォーマットの各部分に互換性がある、又は対応することを特定することに基づいてもよい。ＰＨＹ層論理３１６は、インタフェース論理３１４からのフォーマット済デジタルデータに基づき、インターコネクト３２０を介してデバイス３３０に送信するアナログ信号を生成してもよい。

一実施形態において、デバイス３３０は、１つ以上の点において、デバイス３１０によって実施される処理の逆の処理である信号処理を実施する回路論理を備える。例えば、デバイス３３０は、デバイス３１０からアナログ信号を受信するＰＨＹ層論理３３２を備えてもよい。ＰＨＹ層論理３３２は、受信したアナログ信号に基づいてデジタルデータを生成する受信信号処理を実施してもよく、その場合、例えば、このような生成は第２インタフェース仕様に応じている。

一実施形態において、デバイス３３０のインタフェース論理３３４は、ＰＨＹ層論理３３２からこのようなデジタルデータを受信し、デバイス３３０のＡＶリンク層論理３３６による次の処理に適合させるためにそのデジタルデータのフォーマット化（再フォーマット化）を実施してもよい。ＡＶリンク層論理３３６は、例えば、第１インタフェース仕様（すなわち、ＡＶリンク層論理３１２が動作するのと同一のインタフェース仕様）に応じた受信リンク層処理を実施してもよい。一実施形態において、インタフェース論理３３４により実施されるフォーマット化は、インタフェース論理３３４により実施されるものと逆であり、その場合、例えば、インタフェース論理３３４は、ＰＨＹ層論理３３２から各組のバイトを受信し、このような各組のバイトのビットを多様に順序付け、分離し、又は割り当てる。このような割り当ては、例えば、第１インタフェース仕様のフレームフォーマットの各部分へのこのようなビットの特定された関連付けに基づいてもよい。

システム３００は、第１インタフェース仕様に応じて事前に処理され、且つ／又は、第１インタフェース仕様に応じて次いで処理されるＡＶ情報を、第２インタフェース仕様に応じて動作するＰＨＹ層論理を介して多様に通信させる一例としての実施形態である。このような実施形態の１つの利点としては、他のＰＨＹ層論理を、多様に取り除かせる又は少なくとも第１インタフェース仕様に応じて動作する他のダイ、ダイ・スタック、パッケージ、又はその他のＩＣハードウェアにオフロードして負荷軽減させることが挙げられる。一例としての実施形態による他の利点としては、第２インタフェース仕様に応じた従来の通信に、第２インタフェース仕様に応じて動作する物理層ハードウェアを追加又は代替として使用させることが挙げられる。

以下、例示であり限定ではないが、ＰＨＹ層論理３１６は、第２インタフェース仕様に応じて従来のリンク層処理を実施する、例えば、例示のリンク層３１８で表される他のリンク層論理にさらに連結されてもよい。一実施形態において、ＰＨＹ層論理３１６の一部は、インタフェース論理３１４からのデジタルデータに基づいてアナログ信号を生成し、ＰＨＹ層論理３１６の他の一部は、リンク層３１８との動作に基づき、従来の技術に応じてその他のアナログ信号を交換する。代替又は追加として、ＰＨＹ層論理３１６の一部又は全部は、インタフェース論理３１４からのデジタルデータに基づくアナログ信号生成と、リンク層３１８からのデジタルデータに基づくその他のアナログ信号生成との間の異なる時間に多重化されてもよい。他の実施形態において、ＰＨＹ層論理３１６は、このようなリンク層３１８と動作するように連結されない。

図３Ｂは、一実施形態に係るオーディオ・ビデオ通信を交換するシステム３５０の要素を示している。システム３５０は、インターコネクト３７０を介して互いに連結されたデバイス３６０、３８０と、インターコネクト３７５を介してデバイス３８０に連結された他のデバイス３９０を備える。実施形態は、例えば、全体としてシステム３５０によって、又はデバイス３６０、３８０、３９０のうちのいずれかの電子デバイスによって多様に実装されてもよい。特定の実施形態は、このようなＡＶデータの送信及び／又は受信を行う電子デバイスの構成要素として動作する、回路論理２００等の回路によって実装されてもよい。

一実施形態において、デバイス３６０は、デバイス３１０の一部又は全部の特徴を備え、その場合、例えば、デバイス３６０が回路論理２００からなるＩＣダイ、ダイ・スタック、又はパッケージを備える。以下、例示であり限定ではないが、デバイス３６０は、ＡＶリンク層論理３１２、インタフェース論理３１４、及びＰＨＹ層論理３１６に各々機能的に対応するＡＶリンク層論理３６２、インタフェース論理３６４、及びＰＨＹ層論理３６６を備えてもよい。

ＡＶリンク層論理３６２は、１つ以上の点で、第１インタフェース仕様に応じているか、これに互換性のあるデジタルデータを提供してもよく、その場合、インタフェース論理３６４により、ＰＨＹ層論理３６６による次の信号処理が第２インタフェース仕様に応じているか又はこれに互換性があるという状況に適合するようにこのようなデジタルデータを再フォーマットする。ＰＨＹ層論理３６６は、インタフェース論理３６４からのフォーマット済デジタルデータに基づき、インターコネクト３７０を介してデバイス３８０へ送信するアナログ信号を生成してもよい。

デバイス３７０、３８０は、各々異なるＩＣダイであってもよく、又はこれを備えてもよく、その場合、デバイス３７０、３８０は、各々異なるＩＣパッケージである（又はその構成要素である）。例えば、デバイス３７０、３８０は、システム３００の同一の電子デバイス（図示せず）の異なる構成要素であってもよく、その場合、この電子デバイスはデバイス３９０とは区別され、これに連結される。特定の実施形態はこの点において限定されるものでないが、インターコネクト３７０は、３インチ未満の全長を有してもよい。例えば、インターコネクト３７０は、１インチ未満の全長を有してもよい。一方、インターコネクト３７５は、ユーザがデバイス３８０、３９０の一方又は双方を手動で接続（及び／又は切断）するようにコネクタケーブルを備えてもよい。

デバイス３８０は、インターコネクト３７０にデバイス３８０を連結する物理層論理３８２を備えてもよく、その場合、物理層論理３８２は、（ＰＨＹ層論理３６６に関連付けられた）第２インタフェース仕様のハードウェア要件に従う、又はこれに互換性がある。デバイス３８０はさらに、インターコネクト３７５にデバイス３８０を連結する物理層論理３８６を備えてもよく、その場合、物理層論理３８６は、（ＡＶリンク層論理３６２に関連付けられた）第１インタフェース仕様のハードウェア要件に互換性がある。以下、例示であり限定ではないが、物理層論理３８２は、ＭＩＰＩ Ｄ−ＰＨＹインタフェースであってもよく、物理層論理３８６は、ＨＤＭＩ ＰＨＹ、ＭＨＬ ＰＨＹ、ＤＰ ＰＨＹ、ＭｙＤＰ ＰＨＹ、又はその他のＡＶ通信用のＰＨＹインタフェース論理であってもよい。

一実施形態において、物理層論理３８２は、インターコネクト３７０を介してデバイス３６０から受信したアナログ信号に基づいてデジタルデータを生成するため、第２仕様に応じて信号処理を実施する。デバイス３８０の変換論理３８４は、物理層論理３８６による処理の準備において、物理層論理３８２によって生成されたデジタルデータを再フォーマットしてもよい。このような処理は、物理層論理３８６が、第１仕様に規定の物理層技術に応じて再フォーマットされたデジタルデータを表すアナログ信号を生成するためのものであってもよい。

変換論理３８４による再フォーマットは、１つ以上の点で、インタフェース論理３６４によって実施される処理と逆の処理であってもよく、その場合、例えば、変換論理３８４は、ＰＨＹ層論理３８２から各組のバイトを受信し、このような各組のバイトのビットを多様に順位づけ、分離し、又は割り当てる。このような割り当ては、例えば、第１インタフェース仕様のフレームフォーマットの各部分へのこのようなビットの特定された関連付けに基づくものであってもよい。一実施形態において、変換論理３８４によるデジタルデータ再フォーマットは、従来の受信機デバイスがさもなければ第２インタフェース仕様に応じて実施してもよいリンク層処理のすべてを実施するものでなくてもよく、例えば、そのリンク層処理をなんら実施しなくてもよい。

ＰＨＹ層論理３８６は、変換論理３８４からの再フォーマット済デジタルデータに基づき、インターコネクト３７５を介してデバイス３９０に送信されるアナログ信号を生成してもよい。デバイス３９０は、第１インタフェース仕様に規定又はこれに互換性のある物理層技術に応じて、このようなアナログ信号を受信及び処理するＡＶ ＰＨＹ層３９２を備えてもよい。ＡＶ ＰＨＹ層３９２は、このような処理に基づき、デバイス３９０のＡＶリンク層３９４に提供するデジタルデータを生成してもよい。ＡＶリンク層３９４は、例えば、第１インタフェース仕様の従来技術に互換性のあるリンク層処理を実施する回路を備えてもよい。

システム３５０は、従来のアーキテクチャに比較して、関連リンク層ハードウェアを備えたシリコンから物理層ハードウェアを多様に移して負荷軽減することにより、例えば、ダイスペースの利用、コンタクトへのアクセス（例えば、ピン、パッド、ボールなど）等を改善する一例としての実施形態である。例えば、何等かのシリアライザ／デシリアライザ回路等の物理層論理の特定の構成要素は、次世代のアプリケーションプロセッサ、システムオンチップソリューション、又はその他のアーキテクチャにおいて、著しくサイズが縮小しないかもしれない。このような物理層論理をオフロードして負荷軽減することにより、全体としてより小型化した、又はより効率化したフォームファクタで、新たに負荷軽減した物理層論理での動作を許容しつつ、残りのアーキテクチャ構成要素のサイズ調整を行ってもよい。

図４Ａは、一実施形態に係るＡＶデータの送信方法４００の構成要素を示している。方法４００の一部又は全部は、回路論理２００の一部又は全部の特徴を含む集積回路で実施してもよい。例えば、方法４００は、デバイス３１０、３６０のいずれかによって実施されてもよい。

方法４００には、４１０において、第１デジタル情報の、第１インタフェース仕様の第１フレームフォーマットに対する対応関係に基づき、第１デジタル情報を再フォーマットすることが含まれる。４１０における再フォーマットは、例えば、インタフェース論理２２０等の論理によって実施されてもよく、その場合、例えば、第１デジタル情報は、ＡＶリンク層論理２１０によって生成又はさもなければ提供される。方法４００には、４１０で再フォーマットされる第１デジタル情報を生成する１つ以上の他の動作（図示せず）が含まれてもよい。例えば、このような１つ以上の動作には、ＴＭＤＳ復号動作及び／又はＴＥＲＣ復号動作の実施が含まれてもよい。

一実施形態において、第１フレームフォーマットには、ビデオデータの通信を行うアクティブ部分と、ビデオデータに関連付けられたオーディオデータ及び補助データの通信を行うブランキング部分とが含まれる。追加又は代替として、第１インタフェース仕様は、第１フレームフォーマットに基づいて通信用の複数の論理チャンネルを規定してもよい。

方法４００にはさらに、４２０において、第１クロック信号の異なる各サイクルのための各組のバイトを受信する第１物理層回路を含む、第１物理層回路で再フォーマット済の第１デジタル情報を受信することが含まれてもよい。本明細書中で議論するとおり、各組のバイトには、フレームフォーマットのブランキング部分に対応する第１組のバイトが含まれてもよい。一実施形態において、このような第１組のバイトには、複数の論理チャンネルの各々について、論理チャンネルのデータを示す各ビットが含まれ、複数の論理チャンネルのデータを示す第１組のバイトの総ビット数は、複数の論理チャンネルの総ビット容量を下回る。特定の実施形態において、第１組のバイトにはさらに、複数の制御信号の各々に対するビットが含まれる。例えば、複数の制御信号には、第１物理層が送信期間の送信をスキップすべきか否かを示すスキップ信号が含まれてもよい。

特定の実施形態において、各組のバイトにはさらに、ブランキング部分に対応する第２組のバイトが含まれてもよい。このような第２組のバイトには、複数の論理チャンネルの各々について、論理チャンネルのデータを示す各ビットが含まれてもよい。複数の論理チャンネルのデータを示す第２組のバイトの総ビット数は、複数の論理チャンネルのデータを示す第１組のバイトの総ビット数を上回ってもよい。追加又は代替として、各組のバイトはさらに、フレームフォーマットのアクティブ部分に対応する第３組のバイトが含まれてもよい。このような第３組のバイトには、複数の論理チャンネルの各々について、論理チャンネルのデータを示す各ビットが含まれてもよい。複数の論理チャンネルのデータを示す第３組のバイトの総ビット数は、複数の論理チャンネルの総ビット容量に等しくてもよい。

方法４００にはさらに、４３０において、第１物理層回路で第１アナログ送信を生成することが含まれてもよく、この生成は、再フォーマット済の第１デジタル情報に基づき、第２インタフェース仕様に応じたものである。方法４００にはさらに、動作４１０、４２０、４３０を実施する回路に連結された回路によって実施されるその他の動作（図示せず）が含まれてもよい。この回路には、例えば、デバイス３８０の回路が含まれてもよいが、特定の実施形態はこの点に限定されるものでない。以下、例示であり限定ではないが、このような追加動作には、第２物理層回路（例えば、ＰＨＹ層論理３８２）による４３０で生成された第１アナログ送信の受信が含まれてもよい。第２物理層回路は、受信した第１アナログ送信に基づき、第１クロック信号の異なるサイクルの各組のバイトを含む第２デジタル情報を生成してもよい。第２デジタル情報は、その後、第１フレームフォーマットに応じて再フォーマットされ、再フォーマットされた第１デジタル情報は符号化され、第３デジタル情報を生成してもよい。このような再フォーマット化及び符号化は、例えば、変換論理３８４の機能を提供する回路によって実施されてもよい。次いで、ＰＨＹ層論理３８６等の第２物理層回路は、第３デジタル情報に基づき、第１インタフェース仕様に応じた第２アナログ通信を生成してもよい。

図４Ｂは、一実施形態に係るＡＶ通信の変換方法４４０の要素を示している。方法４４０は、回路論理２００の一部又は全部の特徴を有するデバイスから受信されたＡＶ通信を変換するために実施されてもよい。例えば、方法４４０は、デバイス３８０の一部又は全部の機能を提供する回路によって実施されてもよい。

方法４４０には、４５０において、第１インタフェース仕様に応じた第１アナログ通信を第１物理層回路で受信することが含まれてもよい。第１物理層回路には、例えば、ＰＨＹ層論理３８２の一部又は全部の回路が含まれてもよい。第１インタフェース仕様は、ＭＩＰＩ−ＤＰＨＹ規格に規定されてもよいが、特定の実施形態はこの点に限定されるものでない。

方法４４０にはさらに、４６０において、４５０で受信した第１アナログ通信に基づき、第１クロック信号の異なる各サイクルのための各組のバイトを含む第１デジタル情報を生成することが含まれてもよい。このような第１デジタル情報は、例えば、ＰＨＹ層論理３８２から出力され、変換論理３８４に提供されてもよい。

一実施形態において、方法４４０にはさらに、４７０において、第２インタフェース仕様の第１フレームフォーマットに応じた第１デジタル情報を再フォーマットすることが含まれてもよく、第１フレームフォーマットには、ビデオデータの通信を行うアクティブ部分と、ビデオデータに関連付けられたオーディオデータ及び補助データの通信を行うブランキング部分とが含まれる。本明細書中に取り上げたとおり、第１インタフェース仕様は、第１フレームフォーマットに基づく通信のために複数の論理チャンネルを規定してもよく、その場合、各組のバイトは、ブランキング部分に対応する第１組のバイトが含まれる。このような実施形態において、４７０の再フォーマットには、複数の論理チャンネルの各々について、第１組のバイトの各ビットを論理チャンネルに割り当てることが含まれ、その場合、複数の論理チャンネルに割り当てられる第１組のバイトの総ビット数は、複数の論理チャンネルの総ビット容量を下回る。

方法４４０には、４８０において、第２デジタル情報を生成するために再フォーマット済第１デジタル情報を符号化することが含まれてもよい。このような符号化には、例えば、ＴＭＤＳ符号化動作及び／又はＴＥＲＣ符号化動作を実施することが含まれてもよい。一実施形態において、方法４４０にはさらに、４９０において、第２デジタル情報に基づき、第２インタフェース仕様に応じた第２アナログ通信を生成することが含まれる。４９０における生成は、例えば、物理層論理３８６の一部又は全部の機能を提供する回路で実施されてもよい。

図５は、一実施形態に係る、デジタルＡＶ情報の再フォーマット化を示す図表５００を示す。図表５００で示される再フォーマット化は、例えば、インタフェース論理２２０、インタフェース論理３１４、インタフェース論理３６４、又はその他の論理によって実施されてもよい。追加又は代替として、例えば、変換論理３８４、インタフェース論理３３４等により、このような再フォーマット化の逆（相互）バージョンが実施されてもよい。

図表５００は、第１インタフェース仕様に応じたＡＶ情報のフレームフォーマット５２０を示しており、この場合、ＨＤＭＩ規格で規定されたフレームフォーマットである。再フォーマット対象のデジタル情報は、１つ以上の点において、フレームフォーマット５２０に応じているか、又はこれに互換性のあるフォーマットで受信されてもよい。このような再フォーマットを実施する論理は、例えば、ステートマシン論理、制御信号送信、タイミング情報、メタデータ等のリソースへのアクセスを含み、又はこれを有し、種々のデジタル情報が各々、フレームフォーマット５２０の各部分に関連付けられていることを特定してもよい。

以下、例示であり限定ではないが、インタフェース論理２２０は、受信したデジタル情報がフレームフォーマット５２０のブランキング期間又はアクティブデータ期間のためのものであることを検出する機構へのアクセスを含むか、又はこれを有してもよい。このような機構は、種々のデジタル情報が各々、制御期間、データアイランド期間、保護周波数帯期間等の各々に関連づけられていることをより具体的に特定してもよい。追加又は代替として、このような機構は、デジタル情報が、例えば、ＴＭＤＳチャンネル０〜２のうちの１つ等のフレームフォーマット５２０の特定の論理チャンネルに属していることを特定してもよい。

一実施形態において、フレームフォーマットの部分は、例えば、フレームフォーマット５２０について図示されるＴＭＤＳクロックサイクル等のクロックサイクルに対して互いに区別される。以下、例示であり限定ではないが、ＴＭＤＳチャンネル０〜２の各々について、例えば、各々がビット［Ｄ０］〜［Ｄ７］からなるバイト等、チャンネルの各組のデータは、関連ＴＭＤＳクロックの異なる各サイクルに対応してもよい。当該ＴＭＤＳ（又はその他の）クロックは、例えば、再フォーマット済デジタル情報に基づいて次の送信を規制する信号であってもよい。

デジタル情報の再フォーマットは、例えば、デジタル情報がフレームフォーマット５２０の各部分にいかに多様に対応するかを示す１つ以上の制御信号５３０に基づいてもよい。このような制御信号５３０には、例えば、デジタル情報がフレームフォーマット５２０の保護周波数帯部分に関連付けられているか否かを示す信号ＧＢが含まれてもよい。代替又は追加として、制御信号５３０には、デジタル情報がフレームフォーマット５２０のデータアイランド部分に関連付けられているか否かを示す信号ＤｉＤｅが含まれてもよい。代替又は追加として、制御信号５３０には、デジタル情報のブランク終了時点を示す信号ＥｏＢが含まれてもよい。一実施形態において、制御信号５３０の一部又は全部は、フレームフォーマット５２０に応じたその他のデジタル情報で再フォーマットされる。

一実施形態において、例えば、ハードウェア及び／又はインタフェース論理２２０等の実行ソフトウェア等のフォーマッタ論理は、各組のバイトに各デジタル情報のビットを多様に割り当てる。このようにしてフォーマッタ論理は、例えば、フレームフォーマット５２０に関連付けられたＴＭＤＳ（又はその他の）クロックの異なる各サイクルのための、又はこれに対応する複数組のバイトを生成してもよい。

各組のバイトには、フレームフォーマットのブランキング部分のクロックサイクルに対応する、例示のバイト５１０で示される第１組のバイトが含まれてもよい。一実施形態において、バイト５１０のビット０〜１１までのうちの一部又は全部は、ブランキング期間クロックサイクルのためのＴＭＤＳチャンネル０の各ビット［Ｄ０］〜［Ｄ３］から、同一のクロックサイクルのためのＴＭＤＳチャンネル１の各ビット［Ｄ１］〜［Ｄ３］から、及び同一のクロックサイクルのためのＴＭＤＳチャンネル２の各ビット［Ｄ０］〜［Ｄ３］から多様に割り当てられる。バイト５１０のビット１２〜１４は、クロックサイクルのＧＢ、ＤｉＤｅ、及びＥｏＢから各々割り当てられてもよい。一実施形態において、バイト５１０のビット１５は、図７を参照して本明細書中に取り上げたスキップ信号からビットを割り当てられてもよい。このバイト５１０を生成するためのビットの割り当ては、単なる例示であり、特定の実施形態に限定的なものでない。

図６は、一実施形態に係る、デジタルＡＶ情報を再フォーマットして生成された種々の組のビットを示す表６００を示している。表６００の行は、ＴＭＤＳ（又はその他の）クロックの各ブランキング期間サイクルに対応する表６００の各列ＣＴＬ、ＧＢ、ＤｉのバイトＢＬ６１０、ＢＨ６２０を多様に示している。より具体的には、列ＣＴＬ、ＧＢ、Ｄｉは、各々、制御（ＣＴＬ）期間クロックサイクル、保護周波数帯期間クロックサイクル、データアイランド期間クロックサイクルを示している。表６００はさらに、クロックのアクティブデータ期間サイクルに対応する列Ｖｉｄの、バイトＣ０ ６３０、Ｃ１ ６４０、Ｃ２ ６５０を示している。

一実施形態において、各組のビットを生成するデジタル情報の割り当ては、異なる種別のクロックサイクルのデータ間、例えば、ブランキング期間クロックサイクルのデータとアクティブ期間クロックサイクルのデータとの間で変動してもよい。例えば、制御期間クロックサイクル、保護周波数帯クロックサイクル、及び／又はデータアイランドクロックサイクルのためのバイトＢＬ６１０、ＢＨ６２０へのビットの割り当ては、図表５００に示す割り当て方式に応じて行ってもよい。

一方、アクティブデータ期間のためのバイトＣ０ ６３０、Ｃ１ ６４０、Ｃ２６５０へのビットの割り当てには、ビットＴ０＿Ｄ０〜Ｔ０＿Ｄ７、ビットＴ１＿Ｄ０〜Ｔ１＿Ｄ７、及びビットＴ２＿Ｄ０〜Ｔ２＿Ｄ７で表されるＴＭＤＳチャンネル０〜２の各々について全ビット［Ｄ０］〜［Ｄ７］をマッピングすることが含まれてもよい。例えば、Ｃ２ ６５０等、バイトのうちの１つからのデータは、結果として得られるデータシーケンス中、順序的に先（又は後）に発生するサイクルに含まれるようバッファされてもよい。

図５及び図６に示すフォーマットにより生成される１組のバイトについて、例えばＴＭＤＳチャンネル０〜２等の論理チャンネルのデータを表すこの組のバイトの総ビット数は、論理チャンネルの総ビット容量を上回ってもよい。代替又は追加として、このビット総数は、他の組のバイトの対応総ビット数を下回ってもよい。例えば、表６００の列ＣＴＬで表されるバイトには、ＴＭＤＳチャンネル０〜２に割り当てられる計６ビットが含まれてもよく、表６００の列ＧＢで表されるバイトには、ＴＭＤＳチャンネル０〜２に割り当てられる計４ビットが含まれてもよく、表６００の列Ｄｉで表されるバイトには、ＴＭＤＳチャンネル０〜２に割り当てられる計８ビットが含まれてもよい。一方、ＴＭＤＳチャンネル０〜２は、２４ビットの総ビット容量を有する。

図７は、一実施形態において再フォーマットされたＡＶデータのタイミングの要素を示すタイミング図表７００である。タイミング図表７００には、例えば、フレームフォーマット５２０のＴＭＤＳクロック等のクロックの各サイクルに各々対応する各組のバイトのシーケンス７１０が含まれる。シーケンス７１０の各組のバイトは、表６００に示されるようなビット割り当て技術に基づいて生成されてもよいが、特定の実施形態はこの点に限定されるものでない。

図７に例示する実施形態において、シーケンス７１０には、例えば、チャンネル０ ７２０、チャンネル１ ７３０、及びチャンネル２ ７４０を含む、例えば、論理ＴＭＤＳチャンネル等の複数のチャンネルの各々に対する各バイトが含まれる。チャンネル７１０、７２０、７３０は、例えば、シーケンス７１０のデータが特定種別（例えば、ＴＭＤＳチャンネル）の実際のチャンネルに現在存在しない限りにおいて、単なる論理チャンネルであってもよい。例えば、シーケンス７１０のデータは、識別された、このようなデータの将来予期されるＴＭＤＳ送信チャンネル、以前のＴＭＤＳ受信チャンネル等に対する対応関係に応じて整理されてもよい。

シーケンス７１０には、ビデオフレームのブランキングデータ部分に対する各クロックサイクルに各々対応した各組のバイトが含まれてもよい。代替又は追加として、シーケンス７１０には、ビデオフレームのアクティブデータ部分に対する各クロックサイクルに各々対応した他の組のバイトが含まれてもよい。デジタルデータのフォーマット化には、例えば、インタフェース論理２２０、又は、その他の同様な論理が、第１インタフェース仕様に応じた複数のチャンネル等の第１グループ群から、第２インタフェース仕様に応じた複数のレーン等の第２グループ群まで、シーケンス７１０のデータの多様な再分布が含まれてもよい。一実施形態において、第１グループ群のグループ総数は、第２グループ群のグループ総数と異なる。以下、例示であり限定ではないが、シーケンス７１０中の各組のバイトは、チャンネル７２０、７３０、７４０の各々からタイミング図表７００に例示されるレーン０ ７６０及びレーン１ ７７０で示されるレーンまで、多様に再分布されてもよい。シーケンス７５０は、このような分布の結果であってもよい。

シーケンス７１０からシーケンス７５０までのデジタルデータの分布を実施するために、１つ以上の他の技術がさらに適用されてもよい。例えば、シーケンス７５０は、シーケンス７１０に関連付けられたものより速いクロックレートで出力されてもよい。一実施形態において、シーケンス７１０及び７５０の各クロックは、２：３の周波数比を有する。しかしながら、異なる実施形態において、その他種々の周波数比のいずれかが提供されてもよい。代替又は追加として、シーケンス７５０の記号「Ｓ」で多様に示される、スキップされたバイトは、レーン７６０、７７０のプレースホルダ（パディング）部分として機能してもよい。このようにスキップされたバイトは、インタフェース論理２２０（又はその他のフォーマット論理）が、到着するデジタルデータがシーケンス７１０のビットに多様に割り当てられるのを待機する間に含まれてもよい。一実施形態において、スキップされたバイトは、１組のバイト中に対応するビットを有する、例えば、インタフェース論理３３４、変換論理３８４等の下流論理に示される。このようなビットの一例は、バイト５１０中の例示のビット１５であってもよいが、特定の実施形態はこの点に限定されるものでない。

図８は、一実施形態に係る、ＡＶ通信を送信するシステム８００の要素を示している。システム８００は、例えば、回路論理２００、デバイス３１０、及び／又はデバイス３６０の一部又は全部の機能を提供する１つ以上の集積回路を備えてもよい。一実施形態において、システム８００は、第１インタフェース仕様に互換性のあるデジタルＡＶ情報を受信し、第２インタフェース仕様に互換性のある後続の物理層処理の準備中のデジタルデータを処理するインタフェース論理８１０を備える。このような後続の物理層処理は、例えば、システム８００のＤＰＨＹ論理８６０によって実施されてもよい。

インタフェース論理８１０は、例えば、インタフェース論理２２０、インタフェース論理３１４、及び／又はインタフェース論理３６４の一部又は全部の機能を提供してもよい。一実施形態において、インタフェース論理８１０は、１つ以上の点において、例えばフレームフォーマット５２０等のインタフェース仕様のフレームフォーマットに応じたか、又は互換性のあるデジタルデータ８２０を受信する。特定の実施形態はこの点に限定されるものでないが、インタフェース論理８１０には、デジタルデータ８２０のためのＴＭＤＳ復号化を実施するＴＭＤＳデコーダ８２２と、デジタルデータ８２０のためのＴＥＲＣ復号化を実施するＴＥＲＣデコーダ８２４との一方又は双方が含まれてもよい。しかしながら、代替実施形態において、インタフェース論理２２０は、このようないずれのデコーダ論理を含まなくてもよく、その場合、例えば、デジタルデータ８２０はＴＭＤＳ符号化されず、且つ／又は、ＴＥＲＣ符号化されない。或いは、例えば、ＴＭＤＳデコーダ８２２及びＴＥＲＣデコーダ８２４は、デジタルＡＶデータをインタフェース論理８１０に提供するよう連結されたリンク層回路（図示せず）に設けられてもよい。このようなリンク層回路は、例えば、ＡＶリンク層論理３１２の機能を提供してもよい。

インタフェース論理８１０は、デジタルデータ８２０の部分がいかにフレームフォーマットの特定部分に対応するかを直接又は間接に示す、例えば、制御信号５３０の一部又は全部を含む、制御信号８３０を受信するため、例示のステートマシン８３２で示される制御論理を備えてもよい。このような制御論理は、少なくとも制御信号８３０の一部に基づき、デジタルデータ８２０（又は、例えば、ＴＥＲＣデコーダ８２４から出力された復号化デジタルデータ）がＤＰＨＹ論理８６０による後続の処理のためにいかに再フォーマットされるべきかを管理してもよい。一実施形態において、再フォーマットの管理はさらに、例えば、１つ以上の送信準備完了信号８５０ａ、８５０ｂ、８５０ｃ、８５０ｄでステートマシン８３２に通信される、ＤＰＨＹ論理８６０の現在の状態に基づいて行われてもよい。

以下、例示であり限定ではないが、デジタルＡＶデータは、ステートマシン８３２から種々の制御入力を受信してもよい、例示のＦＩＦＯバッファ８３４ａ、８３４ｂ、８３４ｃで示される、１つ以上のバッファに多様に送信されてもよい。ステートマシン８３２による制御下において、マッパ及びレーンパック論理８４０は、ＦＩＦＯバッファ８３４ａ、８３４ｂ、８３４ｃからのデジタルデータ及び／又はその他の関連補助情報を選択的に検索してもよい。マッパ及びレーンパック論理８４０は、例えば、シーケンス７１０の特徴の一部又は全部を有する各組のバイトを生成し、このような各組のバイトを再分布させることにより、シーケンス７５０等の出力を生成してもよい。一実施形態において、マッパ及びレーンパック論理８４０による割り当て及び再分布により、結果として、１つ以上の送信データレーン８５２ａ、８５２ｂ、８５２ｃ、８５２ｄが各データをＤＰＨＹ論理８６０に多様に出力する。

ＤＰＨＹ論理８６０は、例えば、ＰＨＹ層論理２３０、ＰＨＹ層論理３１６、又はＰＨＹ層論理３６６の一部又は全部の機能を提供してもよい。ＤＰＨＹ論理８６０は、ＭＩＰＩ Ｄ−ＰＨＹ規格に規定のもの等、第２インタフェース仕様に応じた従来の物理層処理を含む動作を実施してもよい。以下、例示であり限定ではないが、ＤＰＨＹ論理８６０は、種々のシリアライゼーション／デシリアライゼーション、デジタル・アナログ変換、及び／又は送信データレーン８５２ａ、８５２ｂ、８５２ｃ、８５２ｄからデータを処理するその他の動作を実施するため、レーンデジタル論理８６２ａ、８６２ｂ、８６２ｃ、８６２ｄと、レーンアナログ論理８６４ａ、８６４ｂ、８６４ｃ、８６４ｄを備えてもよい。ＤＰＨＹ論理８６０は、このような動作に基づき、第２インタフェース仕様に応じたアナログ通信８７０ａ、８７０ｂ、８７０ｃ、８７０ｄを出力してもよい。

一実施形態において、アナログ通信８７０ａ、８７０ｂ、８７０ｃ、８７０ｄの交換は、クロックレーン論理８６６を介して交換されるクロック信号８７５によって規制されてもよい。クロックレーン論理８６６は、例えば、インタフェース論理８１０の位相ロックループ回路ＰＬＬ８４５によって提供される送信バイトクロック８５４に基づき、クロック信号８７５を生成してもよい。代替又は追加として、ＤＰＨＹ論理８６０は、例えば、アナログ通信８７０ａ、８７０ｂ、８７０ｃ、８７０ｄの一部又は全部の送信補助を行う受信器回路として、追加動作を実施してもよい。このような追加動作の詳細は限定的なものでなく、本明細書では、特定の実施形態の特徴を曖昧にしてしまうことを回避するために取り上げない。

図９は、一実施形態に係る、ＡＶ情報を変換するシステム９００の要素を示す。システム９００は、例えば、デバイス３８０の一部又は全部の機能を提供する１つ以上の集積回路を備えてもよい。一実施形態において、システム９００は、第２インタフェース仕様に互換性のあるアナログ信号を受信し、第１インタフェース仕様に互換性のある後続のデジタル処理の準備中であるアナログ信号を処理するＤＨＹ論理９１０を備える。このような後続のデジタル処理は、例えば、システム９００のＰＨＹ変換論理９３０によって実施されてもよい。

ＤＰＨＹ論理９１０は、例えば、ＰＨＹ層論理３８２の一部又は全部の機能を提供してもよい。ＤＰＨＹ論理９１０は、ＭＩＰＩ Ｄ−ＰＨＹ規格に規定のもの等、インタフェース仕様に応じた従来の物理層処理を含む動作を実施してもよい。以下、例示であり限定ではないが、ＤＰＨＹ論理９１０には、シリアライゼーション／デシリアライゼーション、アナログ・デジタル変換、及び／又は、アナログ通信９０２ａ、９０２ｂ、９０２ｃ、９０２ｄ、９０２ａ、９０２ｂ、９０２ｃ、９０２ｄを処理するその他の動作を実施するため、レーンアナログ論理９１２ａ、９１２ｂ、９１２ｃ、９１２ｄ及びレーンデジタル論理９１４ａ、９１４ｂ、９１４ｃ、９１４ｄが含まれてもよい。一実施形態において、アナログ通信９０２ａ、９０２ｂ、９０２ｃ、９０２ｄの交換は、クロックレーン論理９１６を介して交換されるクロック信号９０４によって規制されてもよい。ＤＰＨＹ論理９１０は、このようなアナログ信号処理に基づき、第２インタフェース仕様に応じて、１つ以上の受信データレーン９２２ａ、９２２ｂ、９２２ｃ、９２２ｄ及び１つ以上の受信アクティブ信号９２０ａ、９２０ｂ、９２０ｃ、９２０ｄを介してＰＨＹ変換論理９３０にデジタルデータを出力してもよい。

ＰＨＹ変換論理９３０は、例えば、変換論理３８４の一部又は全部の機能を提供してもよい。一実施形態において、ＰＨＹ変換論理９３０は、受信アクティブ信号９２０ａ、９２０ｂ、９２０ｃ、９２０ｄ等の信号送信を受信し、一実施形態においては、ＰＨＹ変換論理９３０に連結されたＰＨＹ論理（図示せず）からの１つ以上の制御信号９５０を受信するため、例示のステートマシン９５２によって示される制御論理を備える。一実施形態において、１つ以上の制御信号９５０は、ＰＨＹ層論理３８６等のＰＨＹ回路の送信準備完了状態を示してもよい。制御論理、このような信号送信の少なくとも一部に基づき、デジタルデータ９７０が、処理を行う他のＰＨＹ論理（図示せず）による次の処理のためにいかにフォーマットされるべきかを管理してもよい。

以下、例示であり限定ではないが、受信データレーン９２２ａ、９２２ｂ、９２２ｃ、９２２ｄからのデジタルデータが、ＰＨＹ変換論理９３０のレーンアンパック及びマッパ論理９４０に提供されてもよい。ステートマシン９５２の制御下において、アンパック及びマッパ論理９４０は、例示のＦＩＦＯ９５４ａ、９５４ｂ、９５４ｃで示される、１つ以上のバッファに提供されるデジタルデータ及び／又はその他の関連補助情報を選択的に生成してもよい。

ＦＩＦＯ９５４ａ、９５４ｂ、９５４ｃのバッファデータは、例えば、ステートマシン９５２の制御下において、ＴＥＲＣ符号化のためのＴＥＲＣエンコーダ９６０に、多様にオフロードしてもよい。一実施形態において、このようなＴＥＲＣ符号化の出力は、次いで、ＴＭＤＳ符号化のため、ＰＨＹ変換論理９６２のＴＭＤＳエンコーダ９６２に提供されてもよい。レーンアンパック及びマッパ論理９４０、ＴＥＲＣエンコーダ９６０、及びＴＭＤＳエンコーダ９６２による処理の結果として、さもなければＨＤＭＩ規格、ＭＨＬ規格、ＤＰ規格等に規定のインタフェース仕様に対応した従来のリンク層論理によって出力されてもよいものと同様のデジタルＡＶデータ９７０を生じてもよい。従って、デジタルＡＶデータ９７０は、次いで、システム９００に含まれるか、又は連結されるＰＨＹ層論理（図示せず）に提供されてもよい。このようなＰＨＹ層論理は、例えば、そのインタフェース仕様の従来の技術に応じたアナログ信号を生成するため、デジタルＡＶデータ９７０を処理してもよい。

本明細書中、オーディオ・ビデオ通信を交換する技術及びアーキテクチャを記載した。本明細書の記載において、説明のため、特定の実施形態の徹底的な理解を促すべく、多数の具体的詳細を記した。しかしながら、当業者にとって、特定の実施形態がこれらの具体的詳細を伴うことなく実施可能であることは明らかであろう。場合によっては、説明を曖昧にすることを避けるため、ブロック図に構造及びデバイスを示した。

明細書中の「一実施形態」又は「実施形態」といった表現は、これらの実施形態に関連して説明した特定の特徴、構造、又は特性が本発明の少なくとも１つの実施形態に含まれることを意味する。本明細書中の種々の箇所における「一実施形態において」という表現の出現がすべて、必ずしも同一の実施形態について言及しているものでない。

本明細書の詳細な説明の一部は、コンピュータメモリ内のデータビット上の動作を示すアルゴリズム及び記号表現で示されている。これらのアルゴリズムの記述及び表現は、コンピューティング分野の当業者が、他の同業者に自らの作業対象を最も効果的に伝達するために使用される手段である。ここでは、また一般的に、アルゴリズムは所望の結果をもたらすステップの自己一致シーケンスと考えられる。これらのステップは、物理量の物理操作を要求するステップである。通常、記憶、転送、結合、比較、又は処理を行うことのできる電気信号又は磁気信号の形態を採るが、必ずしもこれに限定されるものでない。主に一般的に利用されるという理由により、これらの信号にビット、値、要素、記号、文字、用語、数等として言及することが時として簡便であることが証明されている。

しかしながら、これらの用語及び同様の用語はすべて適切な物理量に関連付けられるべきであり、これらの量に付与される単に簡便なラベルにすぎないことに留意しなければならない。特段の指摘があるか、本明細書中の議論により明らかとなる場合でないかぎり、説明全体を通じて、「処理」「演算」「計算」「判定」又は「表示」等の用語を使用した議論は、コンピュータシステムのレジスタ及びメモリ内の物理（電子）量として示されるデータに操作を行い、コンピュータシステムのメモリ、レジスタ、又はその他の情報記憶、送信、又は表示デバイス内の物理量として同様に示される他のデータへと変換するコンピュータシステム、又は同様の電子コンピューティングデバイスの動作及びプロセスを言うものであることは明らかである。

特定の実施形態は、本明細書中の動作を実施する装置にも関連する。この装置は、要求された目的に合わせて特別に構築されてもよく、又はコンピュータに記憶されたコンピュータプログラムによって選択的に駆動又は再構築される汎用コンピュータからなってもよい。このようなコンピュータプログラムは、フロッピーディスク、光学ディスク、ＣＤ−ＲＯＭ、及び磁気光学ディスク、リードオンリーメモリ（ＲＯＭ）、動的ＲＡＭ（ＤＲＡＭ）等のランダムアクセスメモリ（ＲＡＭ）、ＥＰＲＯＭ、ＥＥＰＲＯＭ、磁気カード又は光学カード、若しくは電子指示を記憶するのに好適で、コンピュータシステムバスに連結されるあらゆる種別の媒体を含む、あらゆる種別のディスク等のコンピュータ可読記憶媒体に記憶されるが、これに限定されるものでない。

本明細書に提示のアルゴリズム及び表示は、いずれか特定のコンピュータ又はその他の装置に本質的に関連するものでない。種々の汎用システムが本明細書の教示に応じてプログラムとともに使用されてもよく、或いは、要求される方法ステップを実施するさらに専用の装置を構築することが簡便であるかもしれない。このような種々のシステムに対して要求される構造は、本明細書の説明から明らかとなるであろう。また特定の実施形態は、いずれか特定のプログラミング言語を参照しては記述されていない。本明細書に記載の実施形態の教示を実装するのに、種々のプログラミング言語が使用されてもよいことが理解されるであろう。

本明細書の記載に加えて、開示の実施形態及びその実装には、それらの範囲を逸脱することなく、種々の変更が加えられてもよい。従って本明細書の例示及び実施例は、例示であるが限定的意味でないと理解されなければならない。本発明の範囲は、以下のクレームを参照してのみ評価されなければならない。

Claims (28)

1. 第１デジタル情報と第１インタフェース仕様の第１フレームフォーマットとの対応関係に基づき、前記第１デジタル情報を再フォーマットするよう構成されたインタフェース回路論理であって、前記第１フレームフォーマットは、アクティブ部分とブランキング部分とを含み、前記第１インタフェース仕様は、前記第１フレームフォーマットに基づく通信用に複数の論理チャンネルを規定する、インタフェース回路論理と、
   前記インタフェース回路論理から再フォーマット済の前記第１デジタル情報を受信するよう連結された第１物理層回路であって、前記受信は、前記第１物理層回路が第１クロック信号の各々異なるサイクルの各組のバイトを受け取ることを含み、前記各組のバイトは、前記ブランキング部分に対応し、前記複数の論理チャンネルの各々に対する前記論理チャンネルのデータを表す各ビットを含む第１組のバイトを含み、前記複数の論理チャンネルのデータを表す前記第１組のバイトの総ビット数は、前記複数の論理チャンネルの総ビット容量を下回り、前記第１物理層回路は、再フォーマットされた前記第１デジタル情報に基づき、第２インタフェース仕様に応じた第１アナログ送信を生成する、第１物理層回路とを備える装置。
2. 前記第１デジタル情報を生成するリンク層論理をさらに備える請求項１に記載の装置。
3. 前記第１デジタル情報を生成する前記リンク層論理は、遷移数最少差動信号伝送方式（ＴＭＤＳ）復号化動作又はＴＭＤＳエラー低減コーディング（ＴＥＲＣ）復号化動作を実施する前記リンク層論理を含む請求項２に記載の装置。
4. 前記第１組のバイトは、複数の制御信号の各制御信号のためのビットをさらに含む請求項１に記載の装置。
5. 前記複数の制御信号は、前記第１物理層が送信期間中のデータ送信をスキップすべきか否かを示すスキップ信号を含む請求項４に記載の装置。
6. 前記各組のバイトは、前記ブランキング部分に対応する第２組のバイトをさらに備え、前記第２組のバイトは、前記複数の論理チャンネルの各々に対して、前記論理チャンネルのデータを表す各ビットを含み、前記複数の論理チャンネルのデータを表す前記第２組のバイトの総ビット数は、前記複数の論理チャンネルのデータを表す前記第１組のバイトの総ビット数を上回る請求項１に記載の装置。
7. 前記各組のバイトは、前記アクティブ部分に対応する第２組のバイトをさらに備え、前記第２組のバイトは、前記複数の論理チャンネルの各々に対して、前記論理チャンネルのデータを表す各ビットを含み、前記複数の論理チャンネルのデータを表す前記第２組のバイトの総ビット数は、前記複数の論理チャンネルの総ビット容量に等しい請求項１に記載の装置。
8. 第２物理層回路で前記第１アナログ送信を受信し、
   受信した前記第１アナログ送信に基づき、前記第１クロック信号の各々異なるサイクルに対して、各組のバイトを含む第２デジタル情報を生成し、
   前記第１フレームフォーマットに応じて前記第２デジタル情報を再フォーマットし、
   再フォーマットした前記第１デジタル情報を符号化することにより、第３デジタル情報を生成し、
   前記第３デジタル情報に基づき、前記第１インタフェース仕様に応じた第２アナログ通信を生成する、
   第２集積回路をさらに備える請求項１に記載の装置。
9. 第１集積回路が、
   第１デジタル情報と、第１インタフェース仕様の第１フレームフォーマットとの対応関係に基づき、前記第１デジタル情報を再フォーマットするステップであって、前記第１フレームフォーマットは、アクティブ部分及びブランキング部分を含み、前記第１インタフェース仕様は、前記第１フレームフォーマットに基づく通信用に複数の論理チャンネルを規定するステップと、
   第１物理層回路で、再フォーマット済の前記第１デジタル情報を受信するステップであって、前記受信は前記第１物理層回路で第１クロック信号の各々異なるサイクルに対して各組のバイトを受け取ることを含み、前記各組のバイトは、前記ブランキング部分に対応し、前記複数の論理チャンネルの各々に対する前記論理チャンネルのデータを表す各ビットを含む第１組のバイトを含み、前記複数の論理チャンネルのデータを表す前記第１組のバイトの総ビット数は、前記複数の論理チャンネルの総ビット容量を下回るステップと、
   前記第１物理層回路で、再フォーマット済の前記第１デジタル情報に基づき、第２インタフェース仕様に応じた第１アナログ送信を生成するステップとを行う方法。
10. 前記第１デジタル情報を生成するステップをさらに備える請求項９に記載の方法。
11. 前記第１デジタル情報を生成するステップは、遷移数最少差動信号伝送方式（ＴＭＤＳ）復号化動作又はＴＭＤＳエラー低減コーディング（ＴＥＲＣ）復号化動作を実施するステップを含む請求項１０に記載の方法。
12. 前記第１組のバイトは、複数の制御信号の各制御信号のためのビットをさらに含む請求項９に記載の方法。
13. 前記複数の制御信号は、前記第１物理層が送信期間中のデータ送信をスキップすべきか否かを示すスキップ信号を含む請求項１２に記載の方法。
14. 前記各組のバイトは、前記ブランキング部分に対応する第２組のバイトをさらに含み、前記第２組のバイトは、前記複数の論理チャンネルの各々に対して、前記論理チャンネルのデータを表す各ビットを含み、前記複数の論理チャンネルのデータを表す前記第２組のバイトの総ビット数は、前記複数の論理チャンネルのデータを表す前記第１組のバイトの総ビット数を上回る請求項９に記載の方法。
15. 前記各組のバイトは、前記アクティブ部分に対応する第２組のバイトをさらに含み、前記第２組のバイトは、前記複数の論理チャンネルの各々に対して、前記論理チャンネルのデータを表す各ビットを含み、前記複数の論理チャンネルのデータを表す前記第２組のバイトの総ビット数は、前記複数の論理チャンネルの総ビット容量に等しい請求項９に記載の方法。
16. 第２集積回路が、
    第２物理層回路で前記第１アナログ送信を受信するステップと、
    受信した前記第１アナログ送信に基づき、前記第１クロック信号の各々異なるサイクルに対して、各組のバイトを含む第２デジタル情報を生成するステップと、
    前記第１フレームフォーマットに応じて前記第２デジタル情報を再フォーマットするステップと、
    再フォーマットした前記第１デジタル情報を符号化することにより、第３デジタル情報を生成するステップと、
    第２物理層回路で、前記第３デジタル情報に基づき、前記第１インタフェース仕様に応じた第２アナログ通信を生成するステップと、
    をさらに行う請求項９に記載の方法。
17. 第１インタフェース仕様に応じた第１アナログ通信を受信し、受信した前記第１アナログ通信に基づき、第１クロック信号の各々異なるサイクルに対する各セットのバイトを含む第１デジタル情報を生成する第１物理層回路と、
    第２インタフェース仕様の第１フレームフォーマットに応じて前記第１デジタル情報を再フォーマットする変換回路であって、前記第１フレームフォーマットは、アクティブ部分及びブランキング部分を含み、前記第１インタフェース仕様は、前記第１フレームフォーマットに基づく通信のための複数の論理チャンネルを規定し、前記各組のバイトは、前記ブランキング部分に対応する第１組のバイトを含む変換回路と、
    を備える装置であって、
    前記第１デジタル情報を再フォーマットする前記変換回路は、
    前記複数の論理チャンネルの各論理チャンネルに対して、前記第１組のバイトの各ビットを前記論理チャンネルに割り当てる前記変換回路であって、前記複数の論理チャンネルに割り当てられた前記第１組のバイトの総ビット数は、前記複数の論理チャンネルの総ビット容量を下回り、前記変換回路はさらに、再フォーマットされた前記第１デジタル情報を符号化することにより、第２デジタル情報を生成する変換回路と、
    前記第２デジタル情報に基づき、前記第２インタフェース仕様に応じた第２アナログ通信を生成する第２物理層回路とを備える装置。
18. 再フォーマットされた前記第１デジタル情報を符号化する前記変換論理は、遷移数最少差動信号伝送方式（ＴＭＤＳ）復号化動作又はＴＭＤＳエラー低減コーディング（ＴＥＲＣ）復号化動作を実施する前記変換論理を含む請求項１７に記載の装置。
19. 前記第１組のバイトは、複数の制御信号の各制御信号のためのビットをさらに含む請求項１７に記載の装置。
20. 前記複数の制御信号は、送信期間が、スキップされる送信期間であるか否かを示すスキップ信号を含む請求項１９に記載の装置。
21. 前記各組のバイトは、前記ブランキング部分に対応する第２組のバイトをさらに含み、前記第２組のバイトは、前記複数の論理チャンネルの各々に対して、前記論理チャンネルのデータを表す各ビットを含み、前記複数の論理チャンネルのデータを表す前記第２組のバイトの総ビット数は、前記複数の論理チャンネルのデータを表す前記第１組のバイトの総ビット数を上回る請求項１７に記載の装置。
22. 前記各組のバイトは、前記アクティブ部分に対応する第２組のバイトをさらに含み、前記第２組のバイトは、前記複数の論理チャンネルの各々に対して、前記論理チャンネルのデータを表す各ビットを含み、前記複数の論理チャンネルのデータを表す前記第２組のバイトの総ビット数は、前記複数の論理チャンネルの総ビット容量に等しい請求項１７に記載の装置。
23. 第１物理層回路で第１インタフェース仕様に応じた第１アナログ通信を受信するステップと、
    受信した前記第１アナログ通信に基づき、第１クロック信号の各々異なるサイクルに対する各セットのバイトを含む第１デジタル情報を生成するステップと、
    第２インタフェース仕様の第１フレームフォーマットに応じて前記第１デジタル情報を再フォーマットするステップとを含む方法であって、
    前記第１フレームフォーマットは、アクティブ部分及びブランキング部分を含み、前記第１インタフェース仕様は、前記第１フレームフォーマットに基づく通信のための複数の論理チャンネルを規定し、前記各組のバイトは、ブランキング部分に対応する第１組のバイトを含み、
    前記再フォーマットするステップは、
    前記複数の論理チャンネルの各論理チャンネルに対して、前記第１組のバイトの各ビットを前記論理チャンネルに割り当てるステップであって、前記複数の論理チャンネルに割り当てられた前記第１組のバイトの総ビット数は、前記複数の論理チャンネルの総ビット容量を下回るステップと、
    再フォーマットされた前記第１デジタル情報を符号化することにより、第２デジタル情報を生成するステップと、
    第２物理層回路で、第２デジタル情報に基づき、前記第２インタフェース仕様に応じた第２アナログ通信を生成するステップとを含む方法。
24. 再フォーマットされた前記第１デジタル情報を符号化するステップは、遷移数最少差動信号伝送方式（ＴＭＤＳ）復号化動作又はＴＭＤＳエラー低減コーディング（ＴＥＲＣ）復号化動作を実施するステップを含む請求項２３に記載の方法。
25. 前記第１組のバイトは、複数の制御信号の各制御信号のための各ビットをさらに含む請求項２３に記載の方法。
26. 前記複数の制御信号は、送信期間が、スキップされる送信期間であるか否かを示すスキップ信号を含む請求項２５に記載の方法。
27. 前記各組のバイトは、前記ブランキング部分に対応する第２組のバイトをさらに含み、前記第２組のバイトは、前記複数の論理チャンネルの各々に対して、前記論理チャンネルのデータを表す各ビットを含み、
    前記複数の論理チャンネルのデータを表す前記第２組のバイトの総ビット数は、前記複数の論理チャンネルのデータを表す前記第１組のバイトの総ビット数を上回る請求項２３に記載の方法。
28. 前記各組のバイトは、前記アクティブ部分に対応する第２組のバイトをさらに含み、前記第２組のバイトは、前記複数の論理チャンネルの各々に対して、前記論理チャンネルのデータを表す各ビットを含み、
    前記複数の論理チャンネルのデータを表す前記第２組のバイトの総ビット数は、前記複数の論理チャンネルの総ビット容量に等しい請求項２３に記載の方法。

Images