WO2007094284A1 - 気密封止用キャップ、電子部品収納用パッケージおよび気密封止用キャップの製造方法 - Google Patents

気密封止用キャップ、電子部品収納用パッケージおよび気密封止用キャップの製造方法 Download PDF

Info

Publication number
WO2007094284A1
WO2007094284A1 PCT/JP2007/052461 JP2007052461W WO2007094284A1 WO 2007094284 A1 WO2007094284 A1 WO 2007094284A1 JP 2007052461 W JP2007052461 W JP 2007052461W WO 2007094284 A1 WO2007094284 A1 WO 2007094284A1
Authority
WO
WIPO (PCT)
Prior art keywords
plating layer
hermetic sealing
region
electronic component
sealing cap
Prior art date
Application number
PCT/JP2007/052461
Other languages
English (en)
French (fr)
Inventor
Tsuyoshi Tanaka
Masaharu Yamamoto
Original Assignee
Neomax Materials Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Neomax Materials Co., Ltd. filed Critical Neomax Materials Co., Ltd.
Priority to US11/915,914 priority Critical patent/US7790988B2/en
Priority to KR1020077019707A priority patent/KR101115245B1/ko
Priority to CN2007800004975A priority patent/CN101322242B/zh
Priority to JP2007533799A priority patent/JP4630338B2/ja
Publication of WO2007094284A1 publication Critical patent/WO2007094284A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1617—Cavity coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/1627—Disposition stacked type assemblies, e.g. stacked multi-cavities

Definitions

  • Hermetic sealing cap, electronic component storage package, and hermetic sealing cap manufacturing method are provided.
  • the present invention relates to a hermetic sealing cap, an electronic component storage package, and a method for manufacturing an hermetic sealing cap, and more particularly to an hermetic sealing cap used for storing an electronic component and an electronic component storage.
  • the present invention relates to a method of manufacturing a package and a hermetic sealing cap.
  • SMD Surface Mount Device
  • SAW surface acoustic wave filters
  • crystal resonators surface acoustic wave filters
  • oscillators oscillators
  • Such an electronic component storage package includes an electronic component storage member (case) on which the electronic component is mounted, and an airtight sealing cap that hermetically seals the electronic component storage member.
  • the hermetic sealing cap melts the solder layer and is joined to the electronic component housing member when heated by heat.
  • the hermetic sealing cap is configured to have high solder wettability
  • the solder layer seals the hermetic sealing cap. May spread over the stop surface.
  • the solder layer wets and spreads on the sealing surface of the hermetic sealing cap, there is insufficient solder between the hermetic sealing cap and the electronic component storage member, resulting in a decrease in hermeticity.
  • the solder layer spreads inward on the sealing surface of the hermetic sealing cap, there is a disadvantage that the solder layer may come into contact with the bonding wire that connects the electronic component and the electronic component housing member.
  • hermetic sealing cap is proposed in which the solder layer is prevented from spreading inward on the sealing surface of the hermetic sealing cap when the hermetic sealing is performed.
  • a hermetically sealing cap is disclosed in, for example, Japanese Patent Laid-Open No. 4-96256.
  • the electronic component storage member of the metal hermetic seal lid is not masked with an aluminum plate to suppress acid soot, the electronic component storage member of the metal hermetic seal lid is not Since the Ni plating in the bonded area is easily oxidized, the solder wettability in the area where the electronic component housing member of the metal normetic seal lid is bonded decreases and the bonding characteristics by the solder decrease. The inconvenience arises.
  • the present invention has been made to solve the above-described problems, and one object of the present invention is to prevent the manufacturing process from becoming complicated while the solder layer is on the sealing surface. It is an object to provide a hermetic sealing cap, an electronic component storage package, and a method for manufacturing an hermetic sealing cap capable of suppressing the wet spread of the inside.
  • a hermetic sealing cap is an hermetic sealing cap used for an electronic component storage package including an electronic component storage member for storing an electronic component.
  • An electronic component comprising: a base material; a first plating layer formed on the surface of the base material; and a second plating layer formed on the surface of the first plating layer and less oxidized than the first plating layer. At least part of the second plating layer in the region inside the region to which the storage member is joined is removed to expose the surface of the first plating layer, and to the region where the second plating layer is removed. The surface of the first plating layer is oxidized.
  • the hermetic sealing cap according to the first aspect of the present invention as described above, at least a part of the second plating layer in the region inside the region to which the electronic component storage member is joined is removed.
  • the oxidized region of the first plating layer is exposed. Since the solder wettability can be lowered, when the electronic component housing member is hermetically sealed, it is possible to suppress the solder layer from spreading inward on the first mating layer of the hermetic sealing cap.
  • the surface of the first plating layer is exposed and oxidized when exposed. It is not necessary to mask the area where the electronic component storage member of the second plating layer is bonded in order to suppress the oxidation of the surface of the region where the electronic component storage member of the second plating layer is bonded! Complicating the manufacturing process of the hermetic sealing cap can be suppressed.
  • the first plating layer is an Ni plating layer
  • the second plating layer is an Au plating layer.
  • the surface of the first plating layer can be easily oxidized to reduce the solder wettability of the oxidized region of the first plating layer.
  • the first plating layer is composed of the Ni plating layer
  • the second plating layer is composed of the Au plating layer that is less easily oxidized than the Ni plating layer, so that the first plating layer is formed on the surface of the first plating layer. Easily form a second plating layer that is less susceptible to oxidation than the first plating layer Can do.
  • a solder layer having an Au—Sn alloy force is formed on at least one surface of the first plating layer and the second plating layer in a region to which the electronic component housing member is bonded. Yes.
  • the solder layer can be easily melted and bonded onto the surface of at least one of the first plating layer and the second plating layer.
  • the exposed and oxidized region of the first plating layer is formed in a ring shape when seen in a plan view.
  • the area to be removed can be made narrower as compared with the case where the second plating layer in all areas inside the area to which the electronic component housing member is bonded is removed. 2
  • the time required for the step of removing the second plating layer can be shortened.
  • a second plating layer is formed on a region inside the exposed and oxidized region of the first plating layer. If comprised in this way, it can suppress by the 2nd plating layer that the area
  • the boundary line between the exposed and oxidized region of the first plating layer and the region where the electronic component housing member is joined is The boundary line force at the corner of the hermetic sealing cap is arranged outside the boundary line in the region other than the corner of the hermetic sealing cap.
  • the solder layer is formed in the region where the electronic component storage member is bonded, it is possible to suppress the accumulation of the solder at the corner of the region where the electronic component storage member is bonded. It can be suppressed that the thickness of the solder layer at the corner of the region where the component housing member is joined is larger than the thickness of the solder layer other than the corner of the region where the electronic component housing member is joined.
  • the exposed and oxidized region of the first plating layer is formed in a groove shape having a predetermined depth.
  • the second plating layer can be surely removed to expose the first plating layer.
  • An electronic component storage package includes: a base material; a first plating layer formed on the surface of the base material; a first plating layer formed on the surface of the first plating layer; And a second plating layer that is less susceptible to oxidation than the plating layer, and at least part of the second plating layer in the region inside the region where the electronic component housing member is joined is removed, so that the surface of the first plating layer is removed.
  • the exposed surface of the first plating layer exposed in the region where the second plating layer is removed is oxidized, and is sealed with the hermetic sealing cap and the hermetic sealing cap.
  • an electronic component storage member for storage With this configuration, it is possible to store an electronic component including a hermetic sealing cap that can suppress the solder layer from spreading inward on the sealing surface while suppressing the complexity of the manufacturing process. You can get a package.
  • a method for manufacturing an airtight sealing cap is a method for manufacturing an airtight sealing cap used in an electronic component storage package including an electronic component storage member for storing an electronic component.
  • the hermetic sealing cap in the method for manufacturing the hermetic sealing cap according to the third aspect of the present invention, as described above, at least a part of the second plating layer in the region inside the region to which the electronic component housing member is joined is removed.
  • the surface of the first plating layer is exposed, and the surface of the first plating layer exposed in the region where the second plating layer is removed is provided with a step of oxidizing the first plating layer. Therefore, when the electronic component housing member is hermetically sealed, it is possible to prevent the solder layer from wetting and spreading on the first mating layer of the hermetic sealing cap. Can do.
  • the surface of the first plating layer is exposed and oxidized.
  • it is necessary to mask the region where the electronic component storage member of the second plating layer is bonded. Since there is no necessity, it can suppress that the manufacturing process of the cap for airtight sealing becomes complicated.
  • the step of forming the first plating layer includes a step of forming a first plating layer made of a Ni plating layer
  • the step of forming the two plating layers includes the step of forming the second plating layer composed of the Au plating layer.
  • the method further includes a step of melting and bonding a solder layer made of an Au-Sn alloy alloy on the surface of the second plating layer in the region where the electronic component housing member is bonded. If comprised in this way, a solder layer can be easily formed on the surface of the area
  • the electronic component housing member of the second plating layer is joined in the step of oxidizing the surface of the first plating layer.
  • the method includes a step of exposing the surface of the first mesh layer by removing at least a part of the second mesh layer using a laser without masking the region.
  • the step of oxidizing the surface of the first plating layer exposes the surface of the first plating layer in a ring shape.
  • Including the step of acidifying With this configuration, the area to be removed can be made narrower as compared with the case where the second plating layer is removed from all the areas inside the area where the electronic component housing member is joined.
  • the time required for the step of removing the second plating layer can be shortened.
  • the second method is used.
  • the step of removing at least a part of the sticking layer includes a step of removing the second sticking layer while leaving the second sticking layer inside the region to be removed.
  • the step of exposing the surface of the first plating layer to oxidize is performed by exposing the first coating layer to oxidization.
  • Boundary line force with the region where the electronic component housing member is joined at the corner of the hermetic sealing cap is arranged outside the boundary line in the region other than the corner of the hermetic sealing cap.
  • the step of removing at least a part of the second plating layer to expose the surface of the first plating layer includes the second plating layer.
  • the method includes a step of removing at least a part of the layer and removing a part of the surface of the first plating layer by a predetermined depth.
  • FIG. 1 is a cross-sectional view showing the structure of an electronic component storage package according to a first embodiment of the present invention.
  • FIG. 2 is a cross-sectional view showing the structure of the hermetic sealing cap according to the first embodiment of the present invention.
  • FIG. 3 is a bottom view showing the structure of the hermetic sealing cap according to the first embodiment of the present invention.
  • Is 4] A sectional view showing a detailed structure of the hermetic sealing cap according to the first embodiment of the present invention.
  • FIG. 5 is a sectional view for explaining a method of manufacturing the hermetic sealing cap according to the first embodiment of the present invention shown in FIG.
  • FIG. 6 A sectional view for explaining the method of manufacturing the hermetic sealing cap according to the first embodiment of the present invention shown in FIG.
  • FIG. 7 A sectional view for explaining a method of manufacturing the hermetic sealing cap according to the first embodiment of the present invention shown in FIG.
  • FIG. 8 A sectional view for explaining the method of manufacturing the hermetic sealing cap according to the first embodiment of the present invention shown in FIG.
  • FIG. 9 A sectional view for explaining a method of manufacturing the hermetic sealing cap according to the first embodiment of the present invention shown in FIG.
  • FIG. 10 is a cross-sectional view for explaining a method of manufacturing the hermetic sealing cap according to the first embodiment of the present invention shown in FIG.
  • FIG. 11 is a cross-sectional view for explaining a method for manufacturing the electronic component storage package using the hermetic sealing cap shown in FIG. 1.
  • FIG. 12 is a diagram for explaining an experiment conducted for confirming the effect of the hermetic sealing cap according to the first embodiment of the present invention.
  • FIG. 13 A view for explaining an experiment conducted for confirming the effect of the hermetic sealing cap according to the first embodiment of the present invention.
  • FIG. 14 is a diagram for explaining an experiment conducted for confirming the effect of the hermetic sealing cap according to the first embodiment of the present invention.
  • FIG. 15 is a view for explaining an experiment conducted for confirming the effect of the hermetic sealing cap according to the first embodiment of the present invention.
  • FIG. 16 is a diagram for explaining an experiment conducted for confirming the effect of the hermetic sealing cap according to the first embodiment of the present invention.
  • FIG. 18 is a diagram for explaining an experiment conducted for confirming the effect of the hermetic sealing cap according to the first embodiment of the present invention.
  • FIG. 19 is a bottom view showing the structure of a hermetic sealing cap according to a second embodiment of the present invention.
  • FIG. 20 is a diagram for explaining an experiment conducted for confirming the effect of the hermetic sealing cap according to the second embodiment of the present invention.
  • the electronic component storage package stores a hermetic sealing cap 1, an electronic component 10 such as a crystal resonator, and the electronic component 10. And an electronic component housing member 20 for the purpose.
  • the electronic component storage member 20 includes a ceramic substrate 21 having an insulating material force such as alumina, and a ceramic frame 22 having an insulating material force such as alumina constituting a storage space on a predetermined region on the surface of the ceramic substrate 21. Is included.
  • the electronic component 10 is mounted on the ceramic substrate 21 located in the storage space surrounded by the ceramic frame body 22 via the bumps 11.
  • a tungsten layer 23 and a Ni—Co alloy layer 24 are formed on the upper surface of the ceramic frame 22.
  • the Ni—Co alloy layer 24 on the upper surface of the ceramic frame 22 is joined to the solder layer 5 of the hermetic sealing cap 1 described later.
  • the hermetic sealing cap 1 according to the first embodiment of the present invention includes Fe-Ni as shown in FIG.
  • the Ni plating layer 3 is the “first plating layer” of the present invention
  • the Au plating layer 4 is an example of the “second plating layer” of the present invention.
  • the substrate 2 is formed to have a thickness of about 1.85 mm (length) X about 2.35 mm (width) and about 0.08 mm.
  • the Ni plating layer 3 is formed with a thickness of about 2 m. Further, the surface of the portion of the Ni plating layer 3 located in the oxidation region S1 (see FIG. 3) is oxidized. As a result, in the acid region S1 on the lower surface of the Ni plating layer 3, the solder wettability is lowered. Further, as shown in FIG. 4, the oxidized region S1 of the Ni plating layer 3 is formed in a groove shape having a depth D1 (about 0.1 ⁇ m). Further, as shown in FIG.
  • the oxide region S1 of the Ni plating layer 3 is formed in a ring shape having a width of about 0.20 mm as viewed in a plan view.
  • the Au plating layer 4 is formed with a thickness of about 0.02 m, and the surface is less likely to be oxidized than the Ni plating layer 3.
  • the Au plating layer 4 is disposed on the side surface and the top surface of the Ni plating layer 3 and inside the acid region S1 on the bottom surface of the Ni plating layer 3. ing.
  • the Au plating layer 4 is formed in the joining region S2 before the solder layer 5 is fused, and the Au in the Au plating layer 4 diffuses into the solder layer 5 when the solder layer 5 is fused.
  • the solder layer 5 is formed on the surface of the Ni plating layer 3. Further, as shown in FIG. 3, the solder layer 5 is formed in a joining region S 2 where the electronic component housing member 20 on the lower surface of the Ni plating layer 3 is joined.
  • the solder layer 5 has a width W1 of about 0.36 mm at the four corners of the hermetic sealing cap 1 in a plan view and other than the corners of the hermetic sealing cap 1. This part has a width W2 of about 0.25 mm.
  • the Au plating layer 4 located in the acid region S1 with a laser intensity of about 10 W and a width of about 0.2 Omm is removed, and the Ni plating layer 3 also remove part of the surface by a depth of about 0.1 m (Dl).
  • the surface of the Ni plating layer 3 exposed by the removal of the Au plating layer 4 is oxidized in a short time by heat generated by laser irradiation. In this way, the surface of the Ni plating layer 3 is oxidized in the acid region S1.
  • the surface of the bonding region S2 on the lower surface of the Au plating layer 4 is made of an Au—Sn alloy (Au: about 80% by mass) and about 1.85 mm ( Vertical) X approx. 2.35mm (horizontal) profile, approx. 1.55mm (vertical) X approx. 2.05mm (horizontal) opening, and a ring with a thickness of approx. 0.025mm to approx. 0.03 8mm
  • the solder 5a is placed.
  • a storage member 20 is prepared. Thereafter, the electronic component 10 having the bumps 11 on the upper surface of the ceramic substrate 21 is attached. Then, the solder layer 5 of the hermetic sealing cap 1 formed by the above-described method is disposed so as to be in contact with the upper surface of the ceramic frame 22. Thereafter, the solder layer 5 is again melted in a vacuum at a temperature of about 280 ° C. to about 310 ° C., whereby the hermetic sealing cap 1 is joined to the upper surface of the ceramic frame 22. At this time, as shown in FIG. 1, the Au layer 25 (see FIG. 11) diffuses into the solder layer 5 that also has Au—Sn alloy power. In this way, the electronic component storage package according to the first embodiment of the present invention is formed.
  • the electronic component storage member 20 of the hermetic sealing cap 1 is The surface of the Ni plating layer 3 is exposed by removing the Au plating layer 4 of the acid plating region S 1 inside the bonding region S2 to be bonded and exposed to the oxidation plating region S1 from which the Au plating layer 4 is removed.
  • the solder wettability of the acid plating region S 1 of the Ni plating layer 3 can be reduced, so that when the electronic component housing member 20 is hermetically sealed, Thus, it is possible to suppress the solder layer 5 from spreading inward on the Ni plating layer 3 of the hermetic sealing cap 1.
  • the Au plating layer 4 that is less oxidized than the Ni plating layer 3 on the surface of the Ni plating layer 3, the surface of the Ni plating layer 3 is exposed and oxidized, so that the Au plating layer 4 Since it is not necessary to mask the bonding area S2 where the electronic component storage member 20 of the Au plating layer 4 is bonded in order to suppress the acidity of the surface of the bonding area S2 where the electronic component storage member 20 is bonded, Complicating the manufacturing process of the hermetic sealing cap 1 can be suppressed.
  • the exposed acid region S1 of the Ni plating layer 3 is formed in a ring shape so that the electronic component housing member 20 is joined to the inside of the joining region S2.
  • the region to be removed can be narrowed, so that the time required for the removal of the Au plating layer 4 using a laser can be shortened.
  • the Au plating layer 4 in the region inside the exposed acid region S1 of the Ni plating layer 3, the exposed oxidation region of the Ni plating layer 3 is formed. Corrosion of the area inside S1 can be suppressed by the Au plating layer 4.
  • Samples according to Examples 1 to 3 were manufactured using the same manufacturing process as the above-described hermetic sealing cap 1 according to the first embodiment.
  • the samples according to Examples 1 to 3 were prepared using ring-shaped solder 5a having thicknesses of about 0.025 mm, about 0.030 mm, and about 0.038 mm, respectively.
  • the sample according to Comparative Example 1 removes the inside of the joining region S2 where the electronic component housing member 20 on the lower surface of the Au plating layer 4 is joined.
  • the sample according to Comparative Example 1 was manufactured using ring-shaped solder 5a having a thickness of about 0.038 mm. For these samples, the width and thickness of the solder layer were measured. The results are shown in FIG. 12 and FIG.
  • FIGS. 16 and 17 show the measurement positions (A to H) of the width of the solder layer and the measurement positions (points I to P) of the solder layer.
  • the width of the solder layer 5 of the sample according to Examples 1 to 3 is related to the thickness of the ring-shaped solder 5a used for forming the solder layer 5.
  • the solder layer 5 is hermetically sealed by reducing the solder wettability by oxidizing the acid region S1 inside the bonding region S2 of the solder layer 5 to reduce the solder wettability. This is probably because we were able to suppress wetting and spreading on the surface of 1.
  • the sample according to Comparative Example 1 has a larger solder layer width than the samples according to Examples 1 to 3, and in particular, the measurement positions (E, F, and V) of the four corners of the hermetic sealing cap. In G and H), it was found that the width of the solder layer was greatly increased. This is considered to be due to the following reasons. That is, in the sample according to Comparative Example 1, the solder layer spreads on the surface of the hermetic sealing cap and immediately, especially at the measurement positions (E, F, G and H) of the four corners of the hermetic sealing cap. This is thought to be because the solder layer has the ability to wet and spread on the surface of the hermetic sealing cap inward. A hatched area S3 in FIG.
  • the width of the solder layer at the measurement positions (E, F, G and H) of the four corners of the hermetic sealing cap is The width of the solder layer at the center measurement position (A, B, C and D) on the four sides of the hermetic sealing cap is larger.
  • the thickness of the solder layer 5 of the sample according to Example 1 was larger than the thickness of the solder layer of the sample according to Comparative Example 1. Specifically, the thickness of the solder layer 5 of the sample according to Example 1 was about 10 / zm larger than the thickness of the solder layer of the sample according to Comparative Example 1.
  • the thickness of the solder layer of the sample according to Comparative Example 1 was approximately the same as the thickness of the solder layer 5 of the samples of Examples 2 and 3. This is thought to be due to the following reasons It is done. In other words, in the sample according to Comparative Example 1, the solder layer wets and spreads on the surface of the hermetic sealing cap, so it is considered that the thickness of the solder layer is reduced accordingly.
  • the solder layer at the measurement positions (points I, J, K, and L) of the four corners of the hermetic sealing cap The thickness was larger than the thickness of the solder layer at the center measurement position (M point, N point, O point and P point) of the four sides of the hermetic sealing cap.
  • the acid region S1 of the Ni plating layer 3 of the samples according to Examples 1 to 3 was measured by ESCA850 (manufactured by Shimadzu Corporation). In this experiment, it was found that a NiO layer (not shown) having a thickness of about 1 nm to about 2 nm was formed on the surface of the acid region S1 of the Ni plating layer 3. As described above, in the first embodiment, a NiO layer having a relatively large thickness (about 1 nm to about 2 nm) can be formed by oxidizing the surface of the Ni plating layer 3 using a laser. It is considered that the acid region S1 of the Ni plating layer 3 can be reliably oxidized.
  • the sample according to Example 4 was manufactured using the same manufacturing process as the electronic component storage package according to the first embodiment described above.
  • the sample according to Example 4 was prepared using the hermetic sealing cap 1 according to Example 1 above.
  • a sample according to Comparative Example 2 was prepared using the sample according to Comparative Example 1 described above.
  • the other structure and manufacturing process of the sample according to Comparative Example 2 are the same as those of the sample according to Example 4.
  • the hermetic sealing cap was peeled off with the force of the electronic component housing member, and wetting and spreading of the solder layer were observed. The results are shown in FIG. 14 and FIG.
  • the solder layer 5 remains on the surface of the hermetic sealing cap 1 after hermetic sealing, as in the case of the hermetic sealing cap 1 being manufactured. It has been found that it is possible to suppress spreading over the top. In the sample according to Comparative Example 2, it was found that the solder layer spreads further on the surface of the hermetic sealing cap even after hermetic sealing. Na A hatched area S4 in FIG. 18 shows an area in which the solder layer of the sample according to Comparative Example 2 spreads more than the sample according to Example 4.
  • the electronic component storage package according to the second embodiment of the present invention is hermetically sealed on the upper surface of the ceramic frame 22 of the electronic component storage member 20 (see Fig. 1), as in the first embodiment. Cap 30 (see Figure 19) is joined. The remaining structure of the electronic component storage package according to the second embodiment is the same as that of the first embodiment.
  • the structure of the hermetic sealing cap 30 according to the second embodiment of the present invention will be described with reference to FIG.
  • the Au plating layer 32 is removed and the surface of the Ni plating layer 31 is exposed in the oxidized region S5, as in the first embodiment.
  • the surface of the exposed Ni plating layer 31 is oxidized.
  • the solder wettability of the oxide region S5 on the lower surface of the Ni plating layer 31 is lowered.
  • the Ni plating layer 31 is the “first plating layer” of the present invention.
  • the oxidized region S5 of the Ni plating layer 31 is formed in a ring shape having a width W3 of about 0.20 mm, and the four corners of the hermetic sealing cap 30 are formed. Around the part, it is formed to have a width W4 slightly larger than about 0.20 mm.
  • an Au plating layer 32 is formed in a region inside the acid plating region S5 of the Ni plating layer 31. Further, the boundary line between the nickel plating layer 31 and the joining region S6 of the acid region S5 is formed by a line having four straight portions S5a along the outer periphery of the hermetic sealing cap 30. Au message
  • the layer 32 is an example of the “second layer” in the present invention.
  • the solder layer 33 is formed in the joining region S6 of the electronic component housing member 20 on the lower surface of the Ni plating layer 31 so as to have a predetermined thickness.
  • the solder layer 33 (joining region S6) is arranged outside the intersection S5b of at least two straight portions S5a of the acid plating region S5 of the Ni plating layer 31. . That is, the boundary line between the acid plating region S5 of the Ni plating layer 31 and the joining region S6 is disposed outside the boundary line in the region other than the corner portion.
  • the solder layer 33 has a width W5 of about 0.25 mm at a portion other than the corner portion of the hermetic sealing cap 30, and at the four corner portions of the hermetic sealing cap 30. 0. It has a width W6 of 265mm.
  • the cap 30 for hermetic sealing is used. Since it is possible to suppress the solder layer 33 from becoming large at the four corners, it is possible to suppress the accumulation of solder at the four corners of the hermetic sealing cap 30. Become. As a result, the thickness force of the solder layer 33 at the four corners of the hermetic sealing cap 30 is suppressed from becoming larger than the thickness of the solder layer 33 at portions other than the four corners of the hermetic sealing cap 30. It becomes possible.
  • the method for manufacturing the hermetic sealing cap 30 and the electronic component storage package according to the second embodiment is the same as that of the first embodiment, and a description thereof will be omitted.
  • the sample according to Example 5 was manufactured using the same manufacturing process as the hermetic sealing cap 30 according to the second embodiment described above.
  • the sample according to Example 5 was manufactured using ring-shaped solder 5a having a thickness of about 0.038 mm. For this sample, the thickness of the solder layer 33 was measured. The results are shown in FIG.
  • the measurement positions (I point, J point, K point, and The difference between the thickness of the solder layer 33 at the point L) and the thickness of the solder layer 33 at the center measurement position (M point, N point, O point and P point) of the four sides of the hermetic sealing cap 30 is It turned out to be smaller.
  • the joining region S6 where the solder layer 33 is formed is formed to have a width W5 of about 0.25 mm at a portion other than the corner portion of the hermetic sealing cap 30, and the airtight sealing cap 30 4
  • a width W6 of about 0.265 mm which is slightly larger than the width W5
  • Example 1 with a larger corner width W1 (Corner width W1: about Compared to 36 mm, width W2: 0.25) other than the corner, it is possible to prevent the solder layer 33 from becoming large at the four corners of the hermetic sealing cap 30. Therefore, it is possible to suppress the accumulation of solder at the four corners of the hermetic sealing cap 30.
  • the thickness of the solder layer 33 of the sample according to Example 5 was larger than the thickness of the solder layer of the sample according to Comparative Example 1 in the same manner as the sample according to Example 1.
  • the force shown in the example in which the solder layer is formed on the hermetic sealing cap in order to join the electronic component housing member is not limited to this.
  • the solder layer may not be formed on the hermetic sealing cap.
  • a ring-shaped solder is disposed between the joints of the hermetic sealing cap and the electronic component housing member, and the solder is melted. Good.
  • the force showing an example in which the oxidized region of the Ni plating layer is formed to have a width of about 0.20 mm is not limited to this.
  • Ni layer The oxidized region may be formed to have a width other than about 0.20 mm.
  • the oxidized region of the Ni plating layer is preferably formed to have a width of about 0.02 mm or more.
  • the oxidized region of the Ni plating layer is formed to have a width of about 0.02 mm or more, the solder layer force N formed outside the oxidized region of the Ni plating layer N It is possible to easily suppress the wetting and spreading beyond the oxidized region of the i plating layer and in contact with the Au plating layer formed inside the oxidized region of the Ni plating layer.
  • the force showing an example in which the Au plating layer that is less oxidized than the Ni plating layer is formed on the surface of the Ni plating layer is not limited to this, On the surface of the Ni plating layer, a plating layer made of another metal that is less easily oxidized than the Ni plating layer may be formed.
  • the force showing an example in which the Au plating layer is arranged inside the oxidized region of the Ni plating layer is not limited to this.
  • the present invention is not limited to this. It is not necessary to form an Au plating layer inside the oxidized region.
  • the present invention is not limited to this, and the solder layer Even if the Au content is other than 80% by mass, or solder with other composition may be used.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Casings For Electric Apparatus (AREA)

Abstract

　製造プロセスが複雑になるのを抑制しながら、半田層が封止面上を内側に濡れ拡がるのを抑制することが可能な気密封止用キャップが得られる。この気密封止用キャップ（１、３０）は、基材（２）と、基材の表面上に形成された第１メッキ層（３、３１）と、第１メッキ層の表面上に形成され、第１メッキ層よりも酸化されにくい第２メッキ層（４、３２）とを備え、電子部品収納部材が接合される領域（Ｓ２、Ｓ６）の内側の領域（Ｓ１、Ｓ５）の第２メッキ層の一部が除去されて第１メッキ層の表面が露出されているとともに、第２メッキ層が除去された領域に露出する第１メッキ層の表面は酸化されている。

Description

明 細 書
気密封止用キャップ、電子部品収納用パッケージおよび気密封止用キヤ ップの製造方法
技術分野
[0001] この発明は、気密封止用キャップ、電子部品収納用パッケージおよび気密封止用 キャップの製造方法に関し、特に、電子部品を収納するために用いられる気密封止 用キャップ、電子部品収納用パッケージおよび気密封止用キャップの製造方法に関 する。
背景技術
[0002] 従来、携帯電話の雑音除去などに用いられる SAWフィルタ (表面弾性波フィルタ） 、水晶振動子および発振器などの電子部品の気密封止に用いる SMD (Surface Mount Device)パッケージ (表面実装型デバイスパッケージ)などの電子部品収納 用パッケージが知られている。このような電子部品収納用パッケージは、電子部品が 搭載される電子部品収納部材 (ケース）と、電子部品収納部材を気密封止する気密 封止用キャップとから構成される。この気密封止用キャップは、カロ熱されること〖こより 半田層を溶融させて電子部品収納部材に接合される。このため、気密封止用キヤッ プは、半田濡れ性が高くなるように構成されているので、気密封止用キャップを用い て気密封止する際に、半田層が気密封止用キャップの封止面上を濡れ拡がる場合 がある。このように、半田層が気密封止用キャップの封止面上を濡れ拡がった場合、 気密封止用キャップと電子部品収納部材との間の半田が不足して、気密性が低下す る場合があるという不都合がある。また、半田層が気密封止用キャップの封止面上を 内側に濡れ拡がった場合、電子部品と電子部品収納部材とを接続するボンディング ワイヤに半田層が接触する場合があるという不都合がある。また、水晶振動子や発振 器などの電子部品が収納されている場合には、半田層が気密封止用キャップの封止 面上を内側に濡れ拡がることにより、その内側に濡れ拡がった半田が飛散して水晶 振動子や発振器などの電子部品に付着することなどに起因して電子部品の周波数 特性が変動または劣化する場合があるという不都合がある。そこで、従来、気密封止 用キャップを用いて気密封止する際に、半田層が気密封止用キャップの封止面上を 内側に濡れ拡がるのを抑制した気密封止用キャップが提案されている。このような気 密封止用キャップは、たとえば、特開平 4— 96256号公報に開示されている。
[0003] 上記特開平 4— 96256号公報には、電子部品収納部材が接合される封止面上に Niメツキが施されるとともに、電子部品収納部材が接合される領域の内側がレーザを 用いて酸ィ匕された金属製ノヽーメチックシール蓋 (気密封止用キャップ）が開示されて いる。この金属製ノヽーメチックシール蓋では、電子部品収納部材が接合される領域 の内側がレーザを用いて酸ィ匕されているので、金属製ノヽーメチックシール蓋の酸ィ匕 された領域は、半田濡れ性が低くなる。これにより、金属製ノヽーメチックシール蓋を用 いて電子部品収納部材を気密封止する際に、半田層が金属製ノヽーメチックシール 蓋の封止面上を内側に濡れ拡がるのを抑制することが可能である。また、上記特開 平 4 96256号公報では、金属製ノヽーメチックシール蓋の電子部品収納部材が接 合される領域の内側をレーザを用いて酸ィ匕する際、金属製ノヽーメチックシール蓋の 電子部品収納部材が接合される領域が酸化されるのを抑制するために、金属製ハ ーメチックシール蓋の電子部品収納部材が接合される領域を、アルミ板を用いてマス クする。
[0004] しかしながら、上記特開平 4— 96256号公報では、金属製ハーメチックシール蓋の 電子部品収納部材が接合される領域の内側をレーザを用いて酸ィ匕する際に、金属 製ノヽーメチックシール蓋の電子部品収納部材が接合される領域が酸ィ匕されるのを抑 制するために、金属製ノ、ーメチックシール蓋の電子部品収納部材が接合される領域 を、アルミ板を用いてマスクするので、マスクの形成工程およびマスクの除去工程が 必要であるという不都合がある。このため、製造プロセスが複雑になるという問題点が ある。なお、金属製のハーメチックシール蓋の電子部品収納部材が接続される領域 を、酸ィ匕を抑制するためにアルミ板を用いてマスクしない場合は、金属製ノヽーメチッ クシール蓋の電子部品収納部材が接合される領域の Niメツキが酸ィ匕されやすくなる ので、金属製ノヽーメチックシール蓋の電子部品収納部材が接合される領域の半田濡 れ性が低下して半田による接合特性が低下するという不都合が生じる。
発明の開示 [0005] この発明は、上記のような課題を解決するためになされたものであり、この発明の 1 つの目的は、製造プロセスが複雑になるのを抑制しながら、半田層が封止面上を内 側に濡れ拡がるのを抑制することが可能な気密封止用キャップ、電子部品収納用パ ッケージおよび気密封止用キャップの製造方法を提供することである。
[0006] この発明の第 1の局面による気密封止用キャップは、電子部品を収納するための電 子部品収納部材を含む電子部品収納用パッケージに用 、られる気密封止用キヤッ プであって、基材と、基材の表面上に形成された第 1メツキ層と、第 1メツキ層の表面 上に形成され、第 1メツキ層よりも酸化されにくい第 2メツキ層とを備え、電子部品収納 部材が接合される領域の内側の領域の第 2メツキ層の少なくとも一部が除去されて第 1メツキ層の表面が露出されているとともに、第 2メツキ層が除去された領域に露出す る第 1メツキ層の表面は酸ィ匕されて 、る。
[0007] この発明の第 1の局面による気密封止用キャップでは、上記のように、電子部品収 納部材が接合される領域の内側の領域の第 2メツキ層の少なくとも一部を除去して第 1メツキ層の表面を露出するとともに、第 2メツキ層が除去された領域に露出する第 1メ ツキ層の表面を酸ィ匕することによって、第 1メツキ層の酸ィ匕された領域の半田濡れ性 を低くすることができるので、電子部品収納部材を気密封止する際に、半田層が気 密封止用キャップの第 1メツキ層上を内側に濡れ拡がるのを抑制することができる。ま た、第 1メツキ層の表面上に形成された第 1メツキ層よりも酸化されにくい第 2メツキ層 を設けることによって、第 1メツキ層の表面を露出して酸ィ匕する際に、第 2メツキ層の電 子部品収納部材が接合される領域の表面の酸ィ匕を抑制するために第 2メツキ層の電 子部品収納部材が接合される領域をマスクする必要がな!、ので、気密封止用キヤッ プの製造プロセスが複雑になるのを抑制することができる。
[0008] 上記第 1の局面による気密封止用キャップにおいて、好ましくは、第 1メツキ層は、 N iメツキ層であり、第 2メツキ層は、 Auメツキ層である。このように構成すれば、容易に、 第 1メツキ層の表面を酸ィ匕して、第 1メツキ層の酸化された領域の半田濡れ性を低く することができる。また、第 1メツキ層を、 Niメツキ層により構成するとともに、第 2メツキ 層を、 Niメツキ層よりも酸ィ匕されにくい Auメツキ層により構成することによって、第 1メッ キ層の表面上に、第 1メツキ層よりも酸ィ匕されにくい第 2メツキ層を容易に形成すること ができる。
[0009] この場合、好ましくは、電子部品収納部材が接合される領域の第 1メツキ層および 第 2メツキ層の少なくとも一方の表面上には、 Au—Sn系合金力 なる半田層が形成 されている。このように構成すれば、第 1メツキ層および第 2メツキ層の少なくとも一方 の表面上に、容易に、半田層を溶融して接合することができる。
[0010] 上記第 1の局面による気密封止用キャップにおいて、好ましくは、第 1メツキ層の露 出されて酸ィ匕された領域は、平面的に見て、リング状に形成されている。このように構 成すれば、電子部品収納部材が接合される領域の内側の全ての領域の第 2メツキ層 を除去する場合に比べて、除去する領域を狭くすることができるので、たとえば、第 2 メツキ層をレーザなどを用いて除去する場合には、第 2メツキ層を除去する工程に要 する時間を短縮することができる。
[0011] 上記第 1の局面による気密封止用キャップにおいて、好ましくは、第 1メツキ層の露 出されて酸化された領域の内側の領域上には、第 2メツキ層が形成されている。この ように構成すれば、第 1メツキ層の露出されて酸化された領域の内側の領域が腐食 するのを第 2メツキ層により抑制することができる。
[0012] 上記第 1の局面による気密封止用キャップにおいて、好ましくは、第 1メツキ層の露 出されて酸ィ匕された領域の電子部品収納部材が接合される領域との境界線は、気 密封止用キャップの角部における境界線力 気密封止用キャップの角部以外の領域 における境界線よりも外側に配置されるように構成されて 、る。このように構成すれば 、気密封止用キャップの角部において、電子部品収納部材が接合される領域が内側 に大きくなるのを抑制することができるので、電子部品収納部材が接合される領域が 大きくなるのを抑制することができる。これにより、電子部品収納部材が接合される領 域に半田層が形成される場合に、電子部品収納部材が接合される領域の角部に半 田が溜まるのを抑制することができるので、電子部品収納部材が接合される領域の 角部の半田層の厚みが、電子部品収納部材が接合される領域の角部以外の半田層 の厚みに比べて大きくなるのを抑制することができる。
[0013] 上記第 1の局面による気密封止用キャップにおいて、好ましくは、第 1メツキ層の露 出されて酸ィ匕された領域は、所定の深さを有する溝状に形成されている。このよう〖こ 構成すれば、第 2メツキ層を除去して第 1メツキ層を露出させる場合に、確実に、第 2メ ツキ層を除去して第 1メツキ層を露出させることができる。
[0014] この発明の第 2の局面による電子部品収納用パッケージは、基材と、基材の表面上 に形成された第 1メツキ層と、第 1メツキ層の表面上に形成され、第 1メツキ層よりも酸 化されにくい第 2メツキ層とを含み、電子部品収納部材が接合される領域の内側の領 域の第 2メツキ層の少なくとも一部が除去されて第 1メツキ層の表面が露出されている とともに、第 2メツキ層が除去された領域に露出する第 1メツキ層の表面は酸化されて いる、気密封止用キャップと、気密封止用キャップにより封止され、電子部品を収納 する電子部品収納部材とを備えている。このように構成すれば、製造プロセスが複雑 になるのを抑制しながら、半田層が封止面上を内側に濡れ拡がるのを抑制すること が可能な気密封止用キャップを含む電子部品収納用パッケージを得ることができる。
[0015] この発明の第 3の局面による気密封止用キャップの製造方法は、電子部品を収納 するための電子部品収納部材を含む電子部品収納用パッケージに用いられる気密 封止用キャップの製造方法であって、基材を準備する工程と、基材の表面上に第 1メ ツキ層を形成する工程と、第 1メツキ層の表面上に第 1メツキ層よりも酸化されにくい第 2メツキ層を形成する工程と、電子部品収納部材が接合される領域の内側の領域の 第 2メツキ層の少なくとも一部を除去して第 1メツキ層の表面を露出させるとともに、露 出された第 1メツキ層の表面を酸ィ匕する工程とを備える。
[0016] この発明の第 3の局面による気密封止用キャップの製造方法では、上記のように、 電子部品収納部材が接合される領域の内側の領域の第 2メツキ層の少なくとも一部 を除去して第 1メツキ層の表面を露出するとともに、第 2メツキ層が除去された領域に 露出する第 1メツキ層の表面を酸ィ匕する工程を備えることによって、第 1メツキ層の酸 化された領域の半田濡れ性を低くすることができるので、電子部品収納部材を気密 封止する際に、半田層が気密封止用キャップの第 1メツキ層上を内側に濡れ拡がる のを抑制することができる。また、第 1メツキ層の表面上に第 1メツキ層よりも酸化され にくい第 2メツキ層を形成する工程を設けることによって、第 1メツキ層の表面を露出し て酸ィ匕する際に、第 2メツキ層の電子部品収納部材が接合される領域の表面の酸ィ匕 を抑制するために第 2メツキ層の電子部品収納部材が接合される領域をマスクする必 要がないので、気密封止用キャップの製造プロセスが複雑になるのを抑制することが できる。
[0017] 上記第 3の局面による気密封止用キャップの製造方法において、好ましくは、第 1メ ツキ層を形成する工程は、 Niメツキ層からなる第 1メツキ層を形成する工程を含み、第 2メツキ層を形成する工程は、 Auメツキ層からなる第 2メツキ層を形成する工程を含む 。このように構成すれば、容易に、 Niメツキ層からなる第 1メツキ層の表面を酸ィ匕する ことにより、第 1メツキ層の酸化された領域の半田濡れ性を低くすることができる。また 、 Niメツキ層カゝらなる第 1メツキ層を形成する工程を設けるとともに、 Auメツキ層力ゝらな る第 2メツキ層を形成する工程を設けることによって、第 1メツキ層の表面上に、第 1メ ツキ層よりも酸化されにくい第 2メツキ層を容易に形成することができる。
[0018] この場合、好ましくは、電子部品収納部材が接合される領域の第 2メツキ層の表面 上に、 Au—Sn系合金カゝらなる半田層を溶融して接合する工程をさらに備える。この ように構成すれば、気密封止用キャップの電子部品収納部材が接合される領域の表 面上に、容易に、半田層を形成することができる。
[0019] 上記第 3の局面による気密封止用キャップの製造方法において、好ましくは、第 1メ ツキ層の表面を酸ィ匕する工程は、第 2メツキ層の電子部品収納部材が接合される領 域をマスクせずに、レーザを用いて、第 2メツキ層の少なくとも一部を除去して第 1メッ キ層の表面を露出させる工程を含む。このように構成すれば、容易に、マスク形成に 起因する製造プロセスの複雑ィ匕を抑制しながら、電子部品収納部材が接合される領 域の内側の領域の第 2メツキ層の少なくとも一部を除去して第 1メツキ層の表面を酸 ィ匕することがでさる。
[0020] 上記第 3の局面による気密封止用キャップの製造方法において、好ましくは、第 1メ ツキ層の表面を酸ィ匕する工程は、第 1メツキ層の表面をリング状に露出して酸ィ匕する 工程を含む。このように構成すれば、電子部品収納部材が接合される領域の内側の 全ての領域の第 2メツキ層を除去する場合に比べて、除去する領域を狭くすることが できるので、たとえば、第 2メツキ層をレーザなどを用いて除去する場合には、第 2メッ キ層を除去する工程に要する時間を短縮することができる。
[0021] 上記第 3の局面による気密封止用キャップの製造方法において、好ましくは、第 2メ ツキ層の少なくとも一部を除去する工程は、除去する領域の内側の第 2メツキ層を残 した状態で、第 2メツキ層を除去する工程を含む。このように構成すれば、第 1メツキ 層の露出されて酸化された領域の内側の領域が腐食するのを第 2メツキ層により抑 ff¾することができる。
[0022] 上記第 3の局面による気密封止用キャップの製造方法において、好ましくは、第 1メ ツキ層の表面を露出して酸ィ匕する工程は、第 1メツキ層の露出されて酸ィ匕された領域 を、気密封止用キャップの角部における電子部品収納部材が接合される領域との境 界線力 気密封止用キャップの角部以外の領域における境界線よりも外側に配置さ れるように形成する工程を含む。このように構成すれば、気密封止用キャップの角部 において、電子部品収納部材が接合される領域が内側に大きくなるのを抑制するこ とができるので、電子部品収納部材が接合される領域が大きくなるのを抑制すること ができる。これにより、電子部品収納部材が接合される領域に半田層が形成される場 合に、電子部品収納部材が接合される領域の角部に半田が溜まるのを抑制すること ができるので、電子部品収納部材が接合される領域の角部の半田層の厚み力 電 子部品収納部材が接合される領域の角部以外の半田層の厚みに比べて大きくなる のを抑制することができる。
[0023] 上記第 3の局面による気密封止用キャップの製造方法において、好ましくは、第 2メ ツキ層の少なくとも一部を除去して第 1メツキ層の表面を露出させる工程は、第 2メツキ 層の少なくとも一部を除去するとともに、第 1メツキ層の表面の一部も所定の深さ分だ け除去する工程を含む。このように構成すれば、第 2メツキ層を除去して第 1メツキ層 を露出させる場合に、確実に、第 2メツキ層を除去して第 1メツキ層を露出させることが できる。
図面の簡単な説明
[0024] [図 1]本発明の第 1実施形態による電子部品収納用パッケージの構造を示した断面 図である。
[図 2]本発明の第 1実施形態による気密封止用キャップの構造を示した断面図である [図 3]本発明の第 1実施形態による気密封止用キャップの構造を示した底面図である 圆 4]本発明の第 1実施形態による気密封止用キャップの詳細構造を示した断面図 である。
圆 5]図 2に示した本発明の第 1実施形態による気密封止用キャップの製造方法を説 明するための断面図である。
圆 6]図 2に示した本発明の第 1実施形態による気密封止用キャップの製造方法を説 明するための断面図である。
圆 7]図 2に示した本発明の第 1実施形態による気密封止用キャップの製造方法を説 明するための断面図である。
圆 8]図 2に示した本発明の第 1実施形態による気密封止用キャップの製造方法を説 明するための断面図である。
圆 9]図 2に示した本発明の第 1実施形態による気密封止用キャップの製造方法を説 明するための断面図である。
圆 10]図 2に示した本発明の第 1実施形態による気密封止用キャップの製造方法を 説明するための断面図である。
[図 11]図 1に示した気密封止用キャップを用いる電子部品収納用パッケージの製造 方法を説明するための断面図である。
圆 12]本発明の第 1実施形態による気密封止用キャップの効果を確認するために行 つた実験を説明するための図である。
圆 13]本発明の第 1実施形態による気密封止用キャップの効果を確認するために行 つた実験を説明するための図である。
圆 14]本発明の第 1実施形態による気密封止用キャップの効果を確認するために行 つた実験を説明するための図である。
圆 15]本発明の第 1実施形態による気密封止用キャップの効果を確認するために行 つた実験を説明するための図である。
圆 16]本発明の第 1実施形態による気密封止用キャップの効果を確認するために行 つた実験を説明するための図である。
圆 17]本発明の第 1実施形態による気密封止用キャップの効果を確認するために行 つた実験を説明するための図である。
[図 18]本発明の第 1実施形態による気密封止用キャップの効果を確認するために行 つた実験を説明するための図である。
[図 19]本発明の第 2実施形態による気密封止用キャップの構造を示した底面図であ る。
[図 20]本発明の第 2実施形態による気密封止用キャップの効果を確認するために行 つた実験を説明するための図である。
発明を実施するための最良の形態
[0025] 以下、本発明の実施形態を図面に基づいて説明する。
(第 1実施形態）
まず、図 1を参照して、本発明の第 1実施形態による電子部品収納用パッケージの 構造について説明する。
[0026] 本発明の第 1実施形態による電子部品収納用パッケージは、図 1に示すように、気 密封止用キャップ 1と、水晶振動子などの電子部品 10と、電子部品 10を収納するた めの電子部品収納部材 20とによって構成されている。この電子部品収納部材 20は 、アルミナなどの絶縁性材料力もなるセラミック基板 21と、セラミック基板 21の表面の 所定の領域上に収納空間を構成するアルミナなどの絶縁性材料力 なるセラミック枠 体 22とを含んでいる。また、セラミック枠体 22によって囲まれた収納空間内に位置す るセラミック基板 21上には、バンプ 11を介して電子部品 10が取り付けられている。ま た、セラミック枠体 22の上面上には、タングステン層 23および Ni— Co合金層 24が形 成されている。そして、セラミック枠体 22の上面上の Ni— Co合金層 24は、後述する 気密封止用キャップ 1の半田層 5と接合されている。
[0027] 次に、図 2〜図 4を参照して、本発明の第 1実施形態による気密封止用キャップ 1の 構造について説明する。
[0028] 本発明の第 1実施形態による気密封止用キャップ 1は、図 2に示すように、 Fe-Ni
Co合金からなる基材 2と、基材 2の表面を取り囲むように形成され、酸化領域 S1を 有する Niメツキ層 3と、 Niメツキ層 3の表面の所定の領域上に形成される Auメツキ層 4 と、接合領域 S2に形成された Au—Sn合金カゝらなる半田層 5とを含んでいる。なお、 Niメツキ層 3は、本発明の「第 1メツキ層」であり、 Auメツキ層 4は、本発明の「第 2メッ キ層」の一例である。
[0029] 具体的には、基材 2は、約 1. 85mm (縦） X約 2. 35mm (横）で約 0. 08mmの厚 みに形成されている。また、 Niメツキ層 3は、約 2 mの厚みで形成されている。また、 Niメツキ層 3の酸化領域 S1 (図 3参照）に位置する部分は、表面が酸ィ匕されている。 これにより、 Niメツキ層 3の下面上の酸ィ匕領域 S1では、半田濡れ性が低下している。 また、 Niメツキ層 3の酸化領域 S1は、図 4に示すように、深さ D1 (約 0. 1 μ m)を有す る溝状に形成されている。また、 Niメツキ層 3の酸ィ匕領域 S1は、図 3に示すように、平 面的に見て、約 0. 20mmの幅を有するリング状に形成されている。また、 Auメツキ層 4は、約 0. 02 mの厚みで形成されているとともに、 Niメツキ層 3に比べて表面が酸 化されにくい。また、 Auメツキ層 4は、図 2および図 3に示すように、 Niメツキ層 3の側 面上および上面上と、 Niメツキ層 3の下面上の酸ィヒ領域 S1の内側とに配置されてい る。なお、接合領域 S2には、半田層 5の融着前には Auメツキ層 4が形成されていると ともに、半田層 5の融着時に半田層 5に Auメツキ層 4中の Auが拡散するので、半田 層 5の融着後には、 Niメツキ層 3の表面上に半田層 5が形成されている状態になる。 また、半田層 5は、図 3に示すように、 Niメツキ層 3の下面上の電子部品収納部材 20 が接合される接合領域 S 2に形成されている。また、半田層 5は、平面的に見て、気密 封止用キャップ 1の 4つの角部では、約 0. 36mmの幅 W1を有しているとともに、気密 封止用キャップ 1の角部以外の部分では、約 0. 25mmの幅 W2を有している。
[0030] 次に、図 1、図 2および図 4〜図 10を参照して、本発明の第 1実施形態による気密 封止用キャップ 1の製造方法について説明する。
[0031] まず、図 5に示すように、 Fe— Ni— Co合金からなる板状コイルをプレス加工によつ て打ち抜くことにより、約 1. 85mm (縦） X約 2. 35mm (横）で約 0. 08mmの厚みを 有する Fe— Ni— Co合金力もなる基材 2を形成する。この基材 2の表面の全面に、図 6に示すように、 Niメツキ層 3を約 2 mの厚みで形成する。そして、 Niメツキ層 3の表 面の全面に、図 7に示すように、 Auメツキ層 4を約 0. 02 mの厚みで形成する。
[0032] 次に、図 8および図 9に示すように、 Auメツキ層 4の下面上の電子部品収納部材 20
(図 1参照）が接合される接合領域 S2 (図 9参照）の内側に、 YVO (Yttrium Vana dium tera Oxide)を媒体とするレーザを用いて、約 10Wのレーザ強度で、約 0. 2 Ommの幅で酸ィ匕領域 S1に位置する Auメツキ層 4を除去するとともに、 Niメツキ層 3 の表面の一部も約 0. 1 m(Dl)の深さ分だけ除去する。このとき、 Auメツキ層 4の 除去により露出された Niメツキ層 3の表面は、レーザ照射による熱によって短時間で 酸化される。このようにして、酸ィ匕領域 S1において、 Niメツキ層 3の表面が酸ィ匕される
[0033] 次に、図 10に示すように、 Auメツキ層 4の下面の接合領域 S2の表面上に、 Au— S n合金（Au:約 80質量％)からなるとともに、約 1. 85mm (縦） X約 2. 35mm (横）の 外形と、約 1. 55mm (縦） X約 2. 05mm (横）の開口部と、約 0. 025mm〜約 0. 03 8mmの厚みとを有するリング状の半田 5aを配置する。そして、 Nガスおよび Hガス
2 2 雰囲気中において、約 280°C〜約 320°Cの温度で半田 5aを溶融させることにより、 図 2に示すように、電子部品収納部材 20が接合される接合領域 S2上に、所定の厚 みを有する半田層 5を形成する。このとき、接合領域 S2上の Auメツキ層 4は、 Au— S n合金力もなる半田層 5中に拡散する。このため、溶融後の半田層 5は、 Niメツキ層 3 の表面上に形成されたような構造になる。このようにして、本発明の第 1実施形態によ る気密封止用キャップ 1が形成される。
[0034] 次に、図 1および図 11を参照して、本発明の第 1実施形態による電子部品収納用 ノッケージの製造方法にっ 、て説明する。
[0035] まず、図 11に示すように、セラミック基板 21上に配置したセラミック枠体 22の上面 上に、タングステン層 23、 Ni— Co合金層 24および Au層 25をこの順番で形成した 電子部品収納部材 20を準備する。その後、セラミック基板 21の上面上にバンプ 11を 有する電子部品 10を取り付ける。そして、前述の方法で形成した気密封止用キヤッ プ 1の半田層 5をセラミック枠体 22の上面に接触するように配置する。その後、真空 中において、約 280°C〜約 310°Cの温度で半田層 5を再度溶融させることにより、気 密封止用キャップ 1をセラミック枠体 22の上面に接合する。このとき、 Au層 25 (図 11 参照）は、図 1に示したように、 Au—Sn合金力もなる半田層 5中に拡散する。このよう にして、本発明の第 1実施形態による電子部品収納用パッケージが形成される。
[0036] 第 1実施形態では、上記のように、気密封止用キャップ 1の電子部品収納部材 20が 接合される接合領域 S2の内側の酸ィ匕領域 S 1の Auメツキ層 4を除去して Niメツキ層 3 の表面を露出するとともに、 Auメツキ層 4が除去された酸ィ匕領域 S1に露出する Niメッ キ層 3の表面を酸化することによって、 Niメツキ層 3の酸ィ匕領域 S 1の半田濡れ性を低 くすることができるので、電子部品収納部材 20を気密封止する際に、半田層 5が気 密封止用キャップ 1の Niメツキ層 3上を内側に濡れ拡がるのを抑制することができる。 また、 Niメツキ層 3の表面上に Niメツキ層 3よりも酸化されにくい Auメツキ層 4を設ける ことによって、 Niメツキ層 3の表面を露出して酸ィ匕する際に、 Auメツキ層 4の電子部品 収納部材 20が接合される接合領域 S2の表面の酸ィ匕を抑制するために Auメツキ層 4 の電子部品収納部材 20が接合される接合領域 S2をマスクする必要がな 、ので、気 密封止用キャップ 1の製造プロセスが複雑になるのを抑制することができる。
[0037] また、第 1実施形態では、 Niメツキ層 3の露出された酸ィ匕領域 S1を、リング状に形 成することによって、電子部品収納部材 20が接合される接合領域 S2の内側の全て の領域の Auメツキ層 4を除去する場合に比べて、除去する領域を狭くすることができ るので、レーザを用いて Auメツキ層 4を除去する工程に要する時間を短縮することが できる。
[0038] また、第 1実施形態では、 Niメツキ層 3の露出された酸ィ匕領域 S1の内側の領域に、 Auメツキ層 4を形成することによって、 Niメツキ層 3の露出された酸化領域 S1の内側 の領域が腐食するのを Auメツキ層 4により抑制することができる。
(実施例）
次に、上記した第 1実施形態による気密封止用キャップ 1の効果を確認するために 行った比較実験について説明する。まず、気密封止用キャップ 1の気密封止前の半 田層の幅および厚みを測定した比較実験について説明する。この比較実験では、第 1実施形態に対応する実施例 1〜3による試料と、比較例 1による試料とを作製した。
[0039] 実施例 1〜3による試料は、上記した第 1実施形態による気密封止用キャップ 1と同 様の作製プロセスを用いて作製した。なお、実施例 1〜3による試料は、それぞれ、 約 0. 025mm,約 0. 030mmおよび約 0. 038mmの厚みを有するリング状の半田 5 aを用いて作製した。また、比較例 1による試料は、上記第 1実施形態と異なり、 Auメ ツキ層 4の下面上の電子部品収納部材 20が接合される接合領域 S2の内側を除去 せずに作製した。なお、比較例 1による試料は、約 0. 038mmの厚みを有するリング 状の半田 5aを用いて作製した。これらの試料について、半田層の幅および厚みを測 定した。その結果を図 12および図 13に示す。また、実施例 1〜3による試料、および 、比較例 1による試料の半田層の濡れ拡がりを観察した。その結果を、図 14および図 15に示す。なお、半田層の幅の測定位置 (A〜H)、および、厚みの測定位置 (I点〜 P点）を、図 16および図 17に示す。
[0040] まず、図 12、図 14および図 15を参照して、実施例 1〜3による試料の半田層 5の幅 は、半田層 5の形成に用いたリング状の半田 5aの厚みに関わらず、同程度の大きさ になることが判明した。これは以下の理由によるものと考えられる。すなわち、実施例 1〜3による試料では、半田層 5の接合領域 S2の内側の酸ィ匕領域 S1を酸ィ匕して半田 濡れ性を低下させることによって、半田層 5が気密封止用キャップ 1の表面上を内側 に濡れ拡がるのを抑制することができたためであると考えられる。また、比較例 1によ る試料では、実施例 1〜3による試料に比べて、半田層の幅が大きくなり、特に、気密 封止用キャップの 4つの角部の測定位置 (E、 F、 Gおよび H)では、半田層の幅が大 幅に大きくなることが判明した。これは、以下の理由によるものと考えられる。すなわち 、比較例 1による試料では、半田層が気密封止用キャップの表面上を濡れ拡がりや すぐ特に、気密封止用キャップの 4つの角部の測定位置 (E、 F、 Gおよび H)では、 半田層が気密封止用キャップの表面上を内側に濡れ拡がりやす力つたためであると 考えられる。なお、図 15の斜線の領域 S3は、比較例 1による試料の半田層が実施例 1による試料よりも濡れ拡がった領域を示している。また、実施例 1〜3による試料、お よび、比較例 1による試料では、気密封止用キャップの 4つの角部の測定位置 (E、 F 、 Gおよび H)での半田層の幅は、気密封止用キャップの 4辺の中央の測定位置 (A、 B、 Cおよび D)での半田層の幅に比べて大きくなつた。
[0041] 次に、図 13を参照して、実施例 1による試料の半田層 5の厚みは、比較例 1による 試料の半田層の厚みに比べて大きくなることが判明した。具体的には、実施例 1によ る試料の半田層 5の厚みは、比較例 1による試料の半田層の厚みよりも 10 /z m程度 大きくなつた。また、比較例 1による試料の半田層の厚みは、実施例 2および 3の試料 による半田層 5の厚みと同程度の厚みであった。これは以下の理由によるものと考え られる。すなわち、比較例 1による試料では、半田層が気密封止用キャップの表面上 を濡れ拡がるので、その分、半田層の厚みが減少したと考えられる。なお、実施例 1 〜3による試料、および、比較例 1による試料では、気密封止用キャップの 4つの角部 の測定位置 (I点、 J点、 K点および L点）での半田層の厚みは、気密封止用キャップ の 4辺の中央の測定位置（M点、 N点、 O点および P点）での半田層の厚みに比べて 大きくなつた。
[0042] また、実施例 1〜3による試料の Niメツキ層 3の酸ィ匕領域 S1を、 ESCA850 (島津製 作所製)で測定を行った。この実験では、 Niメツキ層 3の酸ィ匕領域 S1の表面に、約 1 nm〜約 2nmの厚みを有する NiO層（図示せず）が形成されていることが判明した。 このように第 1実施形態では、レーザを用いて Niメツキ層 3の表面を酸ィ匕することによ つて、比較的大きい厚み（約 lnm〜約 2nm)の NiO層を形成することができるので、 Niメツキ層 3の酸ィ匕領域 S1を確実に酸ィ匕させることができると考えられる。なお、 ES CA850 (島津製作所製)を用いた測定は、 X-Ray(Mg)： [8kV、 30mA]、イオン エッチング（Ar)： [2kV、 20mA, 3. 2nmZmin]の条件で行った。
[0043] 次に、電子部品収納用パッケージの作製後 (気密封止後）の半田層の濡れ拡がり を観察した比較実験について説明する。この比較実験では、第 1実施形態に対応す る実施例 4による試料と、比較例 2による試料とを作製した。
[0044] 実施例 4による試料は、上記した第 1実施形態による電子部品収納用パッケージと 同様の作製プロセスを用いて作製した。なお、実施例 4による試料は、上記実施例 1 による気密封止用キャップ 1を用いて作製した。また、比較例 2による試料は、上記比 較例 1による試料を用いて作製した。なお、比較例 2による試料のその他の構造およ び作製プロセスは、実施例 4による試料と同様である。これらの試料について、気密 封止用キャップを電子部品収納部材力 引き剥がし、半田層の濡れ拡がりを観察し た。その結果を図 14および図 18に示す。
[0045] 図 14および図 18を参照して、実施例 4による試料では、気密封止用キャップ 1の作 製後と同様、気密封止後も半田層 5が気密封止用キャップ 1の表面上を濡れ拡がる のを抑制することができることが判明した。また、比較例 2による試料では、気密封止 後も半田層が気密封止用キャップの表面上を、さらに濡れ拡がることが判明した。な お、図 18の斜線の領域 S4は、比較例 2による試料の半田層が実施例 4による試料よ りも濡れ拡がった領域を示して 、る。
[0046] また、実施例 4および比較例 2による試料にぉ 、て、気密封止前と、気密封止後と の水晶振動子 (電子部品 10)の周波数特性の変動を測定した実験では、実施例 4に よる試料は、比較例 2による試料に比べて、水晶振動子の周波数特性の変動が大幅 に減少することが判明した。これは以下の理由によるものと考えられる。すなわち、実 施例 4による試料では、半田層 5が気密封止用キャップ 1の封止面上を内側に濡れ 拡がるのを抑制することができたので、内側に濡れ拡がった半田の飛散などに起因 する水晶振動子の周波数特性の変動 (劣化)を抑制することができたと考えられる。 (第 2実施形態）
図 1および図 19を参照して、この第 2実施形態では、半田層が形成される領域の形 状を変更した場合について説明する。
[0047] 本発明の第 2実施形態による電子部品収納用パッケージは、上記第 1実施形態と 同様、電子部品収納部材 20 (図 1参照）のセラミック枠体 22の上面上に、気密封止 用キャップ 30 (図 19参照）が接合されている。なお、第 2実施形態による電子部品収 納パッケージのその他の構造は、上記第 1実施形態と同様である。
[0048] 次に、図 19を参照して、本発明の第 2実施形態による気密封止用キャップ 30の構 造について説明する。本発明の第 2実施形態による気密封止用キャップ 30は、上記 第 1実施形態と同様、酸化領域 S5では、 Auメツキ層 32が除去されて Niメツキ層 31 の表面が露出されているとともに、その露出された Niメツキ層 31の表面が酸ィ匕されて いる。これにより、 Niメツキ層 31の下面上の酸ィ匕領域 S5は、半田濡れ性が低下して いる。なお、 Niメツキ層 31は、本発明の「第 1メツキ層」である。
[0049] ここで、第 2実施形態では、 Niメツキ層 31の酸化領域 S5は、約 0. 20mmの幅 W3 を有するリング状に形成されているとともに、気密用封止キャップ 30の 4つの角部周 辺では、約 0. 20mmよりも少し大きい幅 W4を有するように形成されている。また、 Ni メツキ層 31の酸ィ匕領域 S5の内側の領域には、 Auメツキ層 32が形成されている。また 、 Niメツキ層 31の酸ィ匕領域 S5の接合領域 S6との境界線は、気密封止用キャップ 30 の外周に沿った 4つの直線部分 S5aを有する線により形成されている。なお、 Auメッ キ層 32は、本発明の「第 2メツキ層」の一例である。また、半田層 33は、 Niメツキ層 31 の下面上の電子部品収納部材 20の接合領域 S6に、所定の厚みを有するように形成 されている。
[0050] また、第 2実施形態では、半田層 33 (接合領域 S6)は、 Niメツキ層 31の酸ィ匕領域 S 5の少なくとも 2つの直線部分 S5aの交点 S5bよりも外側に配置されている。すなわち 、 Niメツキ層 31の酸ィ匕領域 S5の接合領域 S6との境界線は、角部における境界線が 、角部以外の領域における境界線よりも外側に配置されている。また、半田層 33は、 気密封止用キャップ 30の角部以外の部分では、約 0. 25mmの幅 W5を有していると ともに、気密封止用キャップ 30の 4つの角部では、約 0. 265mmの幅 W6を有してい る。これにより、第 2実施形態では、上記第 1実施形態 (角部の幅 W1 :約 0. 36mm, 角部以外の部分の幅 W2 : 0. 25)に比べて、気密封止用キャップ 30の 4つの角部に おいて、半田層 33が大きくなるのを抑制することが可能となるので、気密封止用キヤ ップ 30の 4つの角部に半田が溜まるのを抑制することが可能となる。その結果、気密 封止用キャップ 30の 4つの角部の半田層 33の厚み力 気密封止用キャップ 30の 4 つの角部以外の部分の半田層 33の厚みに比べて大きくなるのを抑制することが可 能となる。
[0051] なお、第 2実施形態による気密封止用キャップ 30および電子部品収納パッケージ の製造方法は、上記第 1実施形態と同様であるので、その説明を省略する。
[0052] なお、第 2実施形態のその他の効果は、上記第 1実施形態と同様である。
(実施例）
次に、上記した第 2実施形態による気密封止用キャップ 30の効果を確認するため に行った比較実験について説明する。まず、気密封止用キャップ 30の作製後の半田 層 33の厚みを測定した比較実験について説明する。この比較実験では、第 2実施形 態に対応する実施例 5による試料を作製し、上記第 1実施形態に対応する実施例 1 による試料、および、上記比較例 1による試料と比較した。
[0053] 実施例 5による試料は、上記した第 2実施形態による気密封止用キャップ 30と同様 の作製プロセスを用いて作製した。なお、実施例 5による試料は、約 0. 038mmの厚 みを有するリング状の半田 5aを用いて作製した。この試料について、半田層 33の厚 みを測定した。その結果を、図 20に示す。
[0054] 図 20を参照して、実施例 5による試料では、実施例 1による試料に比べて、気密封 止用キャップ 30の 4つの角部の測定位置 (I点、 J点、 K点および L点）での半田層 33 の厚みと、気密封止用キャップ 30の 4辺の中央の測定位置（M点、 N点、 O点および P点）での半田層 33の厚みとの差が小さくなることが判明した。これは、半田層 33が 形成される接合領域 S6を、気密封止用キャップ 30の角部以外の部分では、約 0. 25 mmの幅 W5に形成するとともに、気密封止用キャップ 30の 4つの角部では、幅 W5よ りも少しだけ大きい約 0. 265mmの幅 W6に形成することによって、実施例 5では、角 部の幅 W1がより大きい実施例 1 (角部の幅 W1 :約 0. 36mm,角部以外の部分の幅 W2 : 0. 25)に比べて、気密封止用キャップ 30の 4つの角部において、半田層 33が 大きくなるのを抑制することが可能となるので、気密封止用キャップ 30の 4つの角部 に半田が溜まるのを抑制することが可能となる。これにより、気密封止用キャップ 30の 4つの角部の半田層 33の厚みが、気密封止用キャップ 30の 4つの角部以外の部分 の半田層 33の厚みに比べて大きくなるのを抑制することが可能となると考えられる。 なお、実施例 5による試料の半田層 33の厚みは、実施例 1による試料と同様、比較 例 1による試料の半田層の厚みに比べて大きくなつた。
[0055] なお、今回開示された実施形態および実施例は、すべての点で例示であって制限 的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態およ び実施例の説明ではなく請求の範囲によって示され、さらに請求の範囲と均等など の意味および範囲内でのすべての変更が含まれる。
[0056] たとえば、上記第 1および第 2実施形態では、電子部品収納部材に接合するため に、半田層を気密封止用キャップに形成した例を示した力 本発明はこれに限らず、 電子部品収納部材に接合するために、半田層を気密封止用キャップに形成しなくて もよい。この場合、気密封止用キャップを電子部品収納部材に接合する際に、気密 封止用キャップと電子部品収納部材との接合部の間にリング状の半田を配置すると ともに、半田を溶融すればよい。
[0057] また、上記第 1および第 2実施形態では、 Niメツキ層の酸化された領域を、約 0. 20 mmの幅を有するように形成した例を示した力 本発明はこれに限らず、 Niメツキ層 の酸化された領域を、約 0. 20mm以外の幅を有するように形成してもよい。この場合 、 Niメツキ層の酸化された領域を、約 0. 02mm以上の幅を有するように形成するの が好ましい。このように Niメツキ層の酸化された領域を、約 0. 02mm以上の幅を有す るように形成すれば、 Niメツキ層の酸ィ匕された領域の外側に形成された半田層力 N iメツキ層の酸化された領域を越えて、 Niメツキ層の酸化された領域の内側に形成さ れた Auメツキ層に接触して濡れ拡がるのを、容易に、抑制することができる。
[0058] また、上記第 1および第 2実施形態では、 Niメツキ層の表面に、 Niメツキ層よりも酸 化されにくい Auメツキ層を形成した例を示した力 本発明はこれに限らず、 Niメツキ 層の表面に、 Niメツキ層よりも酸ィ匕されにくいその他の金属からなるメツキ層を形成し てもよい。
[0059] また、上記第 1および第 2実施形態では、 Niメツキ層の酸化された領域の内側に A uメツキ層を配置した例を示した力 本発明はこれに限らず、 Niメツキ層の酸ィ匕された 領域の内側に Auメツキ層を形成しなくてもよい。
[0060] また、上記第 1および第 2実施形態では、半田層に Au— Sn合金 (Au:約 80質量 %)を用いた例を示したが、本発明はこれに限らず、半田層の Auの含有率を 80質量 %以外の含有率にしてもょ 、し、その他の組成からなる半田を用いてもょ 、。

Claims

請求の範囲
[1] 電子部品（10)を収納するための電子部品収納部材（20)を含む電子部品収納用 ノ ッケージに用いられる気密封止用キャップ（1、 30)であって、
基材 (2)と、
前記基材の表面上に形成された第 1メツキ層（3、 31)と、
前記第 1メツキ層の表面上に形成され、前記第 1メツキ層よりも酸化されにくい第 2メ ツキ層（4、 32)とを備え、
前記電子部品収納部材が接合される領域 (S2、 S6)の内側の領域 (Sl、 S5)の前 記第 2メツキ層の少なくとも一部が除去されて前記第 1メツキ層の表面が露出されてい るとともに、前記第 2メツキ層が除去された領域に露出する前記第 1メツキ層の表面は 酸化されている、気密封止用キャップ。
[2] 前記第 1メツキ層は、 Niメツキ層であり、
前記第 2メツキ層は、 Auメツキ層である、請求項 1に記載の気密封止用キャップ。
[3] 前記電子部品収納部材が接合される領域の前記第 1メツキ層および前記第 2メツキ 層の少なくとも一方の表面上には、 Au— Sn系合金力 なる半田層（5、 33)が形成さ れている、請求項 2に記載の気密封止用キャップ。
[4] 前記第 1メツキ層の露出されて酸ィ匕された領域は、平面的に見て、リング状に形成 されている、請求項 1〜3のいずれか 1項に記載の気密封止用キャップ。
[5] 前記第 1メツキ層の露出されて酸ィ匕された領域の内側の領域上には、前記第 2メッ キ層が形成されて 、る、請求項 1〜4の 、ずれか 1項に記載の気密封止用キャップ。
[6] 前記第 1メツキ層の露出されて酸化された領域の前記電子部品収納部材が接合さ れる領域との境界線は、前記気密封止用キャップの角部における前記境界線が、前 記気密封止用キャップの角部以外の領域における前記境界線よりも外側に配置され るように構成されている、請求項 1〜5のいずれ力 1項に記載の気密封止用キャップ。
[7] 前記第 1メツキ層の露出されて酸化された領域は、所定の深さ (D1)を有する溝状 に形成されている、請求項 1〜6のいずれか 1項に記載の気密封止用キャップ。
[8] 基材 (2)と、前記基材の表面上に形成された第 1メツキ層（3、 31)と、前記第 1メツキ 層の表面上に形成され、前記第 1メツキ層よりも酸ィ匕されにくい第 2メツキ層（4、 32)と を含み、電子部品収納部材（20)が接合される領域 (S2、 S6)の内側の領域 (Sl、 S 5)の前記第 2メツキ層の少なくとも一部が除去されて前記第 1メツキ層の表面が露出 されているとともに、前記第 2メツキ層が除去された領域に露出する前記第 1メツキ層 の表面は酸ィ匕されている、気密封止用キャップ（1、 30)と、
前記気密封止用キャップにより封止され、電子部品（10)を収納する前記電子部品 収納部材とを備えた、電子部品収納用パッケージ。
[9] 電子部品（10)を収納するための電子部品収納部材（20)を含む電子部品収納用 ノ ッケージに用いられる気密封止用キャップ（1、 30)の製造方法であって、
基材 (2)を準備する工程と、
前記基材の表面上に第 1メツキ層（3、 31)を形成する工程と、
前記第 1メツキ層の表面上に前記第 1メツキ層よりも酸ィ匕されにくい第 2メツキ層（4、
32)を形成する工程と、
前記電子部品収納部材が接合される領域 (S2、 S6)の内側の領域 (Sl、 S5)の前 記第 2メツキ層の少なくとも一部を除去して前記第 1メツキ層の表面を露出させるととも に、露出された前記第 1メツキ層の表面を酸ィ匕する工程とを備える、気密封止用キヤ ップの製造方法。
[10] 前記第 1メツキ層を形成する工程は、 Niメツキ層からなる前記第 1メツキ層を形成す る工程を含み、
前記第 2メツキ層を形成する工程は、 Auメツキ層からなる前記第 2メツキ層を形成す る工程を含む、請求項 9に記載の気密封止用キャップの製造方法。
[11] 前記電子部品収納部材が接合される領域の前記第 2メツキ層の表面上に、 Au-S n系合金カゝらなる半田層（5、 33)を溶融して接合する工程をさらに備える、請求項 10 に記載の気密封止用キャップの製造方法。
[12] 前記第 1メツキ層の表面を酸化する工程は、前記第 2メツキ層の前記電子部品収納 部材が接合される領域をマスクせずに、レーザを用いて、前記第 2メツキ層の少なくと も一部を除去して前記第 1メツキ層の表面を露出させる工程を含む、請求項 9〜11の いずれか 1項に記載の気密封止用キャップの製造方法。
[13] 前記第 1メツキ層の表面を酸ィ匕する工程は、前記第 1メツキ層の表面をリング状に露 出して酸ィ匕する工程を含む、請求項 9〜12のいずれ力 1項に記載の気密封止用キヤ ップの製造方法。
[14] 前記第 2メツキ層の少なくとも一部を除去する工程は、除去する領域の内側の前記 第 2メツキ層を残した状態で、前記第 2メツキ層を除去する工程を含む、請求項 9〜1 3のいずれか 1項に記載の気密封止用キャップの製造方法。
[15] 前記第 1メツキ層の表面を露出して酸ィ匕する工程は、前記第 1メツキ層の露出され て酸化された領域を、前記気密封止用キャップの角部における前記電子部品収納 部材が接合される領域との境界線力 前記気密封止用キャップの角部以外の領域に おける前記境界線よりも外側に配置されるように形成する工程を含む、請求項 9〜 14 のいずれか 1項に記載の気密封止用キャップの製造方法。
[16] 前記第 2メツキ層の少なくとも一部を除去して前記第 1メツキ層の表面を露出させる 工程は、前記第 2メツキ層の少なくとも一部を除去するとともに、前記第 1メツキ層の表 面の一部も所定の深さ（D1)分だけ除去する工程を含む、請求項 9〜15のいずれか 1項に記載の気密封止用キャップの製造方法。
PCT/JP2007/052461 2006-02-15 2007-02-13 気密封止用キャップ、電子部品収納用パッケージおよび気密封止用キャップの製造方法 WO2007094284A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US11/915,914 US7790988B2 (en) 2006-02-15 2007-02-13 Hermetic sealing cap, electronic component accommodation package, and method for producing hermetic sealing cap
KR1020077019707A KR101115245B1 (ko) 2006-02-15 2007-02-13 기밀 밀봉용 캡, 전자 부품 수납용 패키지 및 기밀 밀봉용캡의 제조 방법
CN2007800004975A CN101322242B (zh) 2006-02-15 2007-02-13 气密密封用盖、电子器件收纳用封装体和气密密封用盖的制造方法
JP2007533799A JP4630338B2 (ja) 2006-02-15 2007-02-13 気密封止用キャップ、電子部品収納用パッケージおよび気密封止用キャップの製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006-037767 2006-02-15
JP2006037767 2006-02-15

Publications (1)

Publication Number Publication Date
WO2007094284A1 true WO2007094284A1 (ja) 2007-08-23

Family

ID=38371464

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/052461 WO2007094284A1 (ja) 2006-02-15 2007-02-13 気密封止用キャップ、電子部品収納用パッケージおよび気密封止用キャップの製造方法

Country Status (6)

Country Link
US (1) US7790988B2 (ja)
JP (1) JP4630338B2 (ja)
KR (1) KR101115245B1 (ja)
CN (1) CN101322242B (ja)
TW (1) TWI380414B (ja)
WO (1) WO2007094284A1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009055283A (ja) * 2007-08-27 2009-03-12 Epson Toyocom Corp 圧電デバイスおよびその製造方法
US20120126347A1 (en) * 2010-11-19 2012-05-24 Analog Devices, Inc. Packages and methods for packaging
JP2017011249A (ja) * 2015-06-17 2017-01-12 株式会社ソーデナガノ 電子部品用パッケージの金属カバー
JP2017028255A (ja) * 2015-07-15 2017-02-02 日立金属株式会社 気密封止用キャップおよび電子部品収納パッケージ
JP2018014581A (ja) * 2016-07-20 2018-01-25 日本電波工業株式会社 パッケージ及び圧電デバイス
JP2018074021A (ja) * 2016-10-31 2018-05-10 日立金属株式会社 気密封止用リッドの製造方法
JP2018113282A (ja) * 2017-01-06 2018-07-19 日立金属株式会社 気密封止用キャップおよび電子部品収納パッケージ
US10183360B2 (en) 2013-10-03 2019-01-22 Hitachi Metals, Ltd. Hermetic sealing cap, electronic component housing package, and method for manufacturing hermetic sealing cap
JP2020053554A (ja) * 2018-09-27 2020-04-02 日立金属株式会社 気密封止用キャップおよびその製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112009001079B4 (de) * 2008-05-02 2020-02-06 Hitachi Metals, Ltd. Hermetisch abdichtende Kappe
CA2704683A1 (en) * 2010-05-28 2010-08-12 Ibm Canada Limited - Ibm Canada Limitee Grounded lid for micro-electronic assemblies
US8975105B2 (en) * 2011-06-20 2015-03-10 Raytheon Company Hermetically sealed wafer packages
ITTO20110876A1 (it) * 2011-09-30 2013-03-31 Stmicroelectronics Malta Ltd Metodo di saldatura di un cappuccio ad uno strato di supporto
CN102658409B (zh) * 2012-05-31 2014-12-31 中国电子科技集团公司第四十三研究所 电子封装外壳用钛合金环框的拼焊方法
CN103107141A (zh) * 2013-02-16 2013-05-15 马国荣 局部镀金的盖板结构
JP6387818B2 (ja) * 2014-12-11 2018-09-12 日立金属株式会社 気密封止用蓋材の製造方法
KR102335720B1 (ko) * 2017-03-27 2021-12-07 삼성전자주식회사 표면 실장용 금속 유닛 및 이를 포함하는 전자 장치
CN113707618A (zh) * 2021-08-26 2021-11-26 中国电子科技集团公司第五十八研究所 一种耐盐雾腐蚀平行缝焊合金盖板及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01165649U (ja) * 1988-05-12 1989-11-20
JPH05167377A (ja) * 1991-12-18 1993-07-02 Kyocera Corp 電子部品収納用パッケージ
JP3021399B2 (ja) * 1997-08-21 2000-03-15 日本特殊陶業株式会社 電子部品パッケージ用金属製リッド基板、金属製リッド及びその製造方法
JP3432988B2 (ja) * 1996-01-18 2003-08-04 日本特殊陶業株式会社 電子部品パッケージ用金属製リッド基板、及び金属製リッドの製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0496256A (ja) 1990-08-03 1992-03-27 Mitsubishi Materials Corp 金属製ハーメチックシール蓋
US5268533A (en) * 1991-05-03 1993-12-07 Hughes Aircraft Company Pre-stressed laminated lid for electronic circuit package
US5702985A (en) * 1992-06-26 1997-12-30 Staktek Corporation Hermetically sealed ceramic integrated circuit heat dissipating package fabrication method
JPH1065034A (ja) * 1996-08-21 1998-03-06 Ngk Spark Plug Co Ltd 電子部品用配線基板及び電子部品パッケージ
US5956576A (en) * 1996-09-13 1999-09-21 International Business Machines Corporation Enhanced protection of semiconductors with dual surface seal
US6531334B2 (en) * 1997-07-10 2003-03-11 Sony Corporation Method for fabricating hollow package with a solid-state image device
US6384473B1 (en) * 2000-05-16 2002-05-07 Sandia Corporation Microelectronic device package with an integral window
US6627814B1 (en) * 2002-03-22 2003-09-30 David H. Stark Hermetically sealed micro-device package with window
US6781231B2 (en) * 2002-09-10 2004-08-24 Knowles Electronics Llc Microelectromechanical system package with environmental and interference shield
US6747350B1 (en) * 2003-06-06 2004-06-08 Silicon Integrated Systems Corp. Flip chip package structure
JP4494849B2 (ja) * 2004-04-12 2010-06-30 シチズンファインテックミヨタ株式会社 パッケージ用ロー材付き封着板およびその製造方法
US7245009B2 (en) * 2005-06-29 2007-07-17 Motorola, Inc. Hermetic cavity package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01165649U (ja) * 1988-05-12 1989-11-20
JPH05167377A (ja) * 1991-12-18 1993-07-02 Kyocera Corp 電子部品収納用パッケージ
JP3432988B2 (ja) * 1996-01-18 2003-08-04 日本特殊陶業株式会社 電子部品パッケージ用金属製リッド基板、及び金属製リッドの製造方法
JP3021399B2 (ja) * 1997-08-21 2000-03-15 日本特殊陶業株式会社 電子部品パッケージ用金属製リッド基板、金属製リッド及びその製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009055283A (ja) * 2007-08-27 2009-03-12 Epson Toyocom Corp 圧電デバイスおよびその製造方法
US20120126347A1 (en) * 2010-11-19 2012-05-24 Analog Devices, Inc. Packages and methods for packaging
US8723308B2 (en) * 2010-11-19 2014-05-13 Analog Devices, Inc. Packages and methods for packaging using a lid having multiple conductive layers
US9142470B2 (en) 2010-11-19 2015-09-22 Analog Devices, Inc. Packages and methods for packaging
US10183360B2 (en) 2013-10-03 2019-01-22 Hitachi Metals, Ltd. Hermetic sealing cap, electronic component housing package, and method for manufacturing hermetic sealing cap
JP2017011249A (ja) * 2015-06-17 2017-01-12 株式会社ソーデナガノ 電子部品用パッケージの金属カバー
JP2017028255A (ja) * 2015-07-15 2017-02-02 日立金属株式会社 気密封止用キャップおよび電子部品収納パッケージ
JP7004191B2 (ja) 2015-07-15 2022-01-21 日立金属株式会社 気密封止用キャップおよび電子部品収納パッケージ
JP2018014581A (ja) * 2016-07-20 2018-01-25 日本電波工業株式会社 パッケージ及び圧電デバイス
JP2018074021A (ja) * 2016-10-31 2018-05-10 日立金属株式会社 気密封止用リッドの製造方法
JP2018113282A (ja) * 2017-01-06 2018-07-19 日立金属株式会社 気密封止用キャップおよび電子部品収納パッケージ
JP7022297B2 (ja) 2017-01-06 2022-02-18 日立金属株式会社 気密封止用キャップおよび電子部品収納パッケージ
JP2020053554A (ja) * 2018-09-27 2020-04-02 日立金属株式会社 気密封止用キャップおよびその製造方法

Also Published As

Publication number Publication date
CN101322242B (zh) 2010-09-01
CN101322242A (zh) 2008-12-10
TWI380414B (en) 2012-12-21
KR101115245B1 (ko) 2012-03-13
KR20080093360A (ko) 2008-10-21
US7790988B2 (en) 2010-09-07
JP4630338B2 (ja) 2011-02-09
JPWO2007094284A1 (ja) 2009-07-09
US20090301749A1 (en) 2009-12-10
TW200737432A (en) 2007-10-01

Similar Documents

Publication Publication Date Title
WO2007094284A1 (ja) 気密封止用キャップ、電子部品収納用パッケージおよび気密封止用キャップの製造方法
US10183360B2 (en) Hermetic sealing cap, electronic component housing package, and method for manufacturing hermetic sealing cap
US7173331B2 (en) Hermetic sealing cap and method of manufacturing the same
US8003193B2 (en) Functional device
JP2008182665A (ja) 積層型の水晶振動子
CN102714489B (zh) 电子器件封装体用密封部件、电子器件封装体、以及电子器件封装体用密封部件的制造方法
WO2012108083A1 (ja) 気密封止用蓋材、電子部品収納用パッケージおよび気密封止用蓋材の製造方法
JP2004266239A (ja) 圧電デバイス
JP3401781B2 (ja) 電子部品用パッケージおよび電子部品用パッケージの製造方法
JP2002050710A (ja) 電子部品装置
JP2008186917A (ja) 電子部品収納用パッケージ、電子装置、およびその製造方法
JP2001144201A (ja) 電子部品装置
JP2002198767A (ja) 圧電振動子収納用容器
JP2000134054A (ja) 圧電体用気密容器
JP2011228352A (ja) リッドおよびベースおよび電子部品用パッケージ
JP2017120865A (ja) 気密封止用キャップ
JP3898521B2 (ja) 光半導体素子収納用パッケージ
JP5799811B2 (ja) リード型圧電振動デバイス
JP4947925B2 (ja) 気密封止パッケージおよびその製造方法
JP2011228353A (ja) リッドおよび電子部品用パッケージ
JP2005142329A (ja) 電子部品用パッケージ
JP2005191709A (ja) 表面実装型水晶振動子
JPH09153764A (ja) 弾性表面波デバイスの製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200780000497.5

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2007533799

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 1020077019707

Country of ref document: KR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 11915914

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 07708352

Country of ref document: EP

Kind code of ref document: A1