WO2007074636A1 - 出力信号生成装置 - Google Patents

出力信号生成装置 Download PDF

Info

Publication number
WO2007074636A1
WO2007074636A1 PCT/JP2006/324739 JP2006324739W WO2007074636A1 WO 2007074636 A1 WO2007074636 A1 WO 2007074636A1 JP 2006324739 W JP2006324739 W JP 2006324739W WO 2007074636 A1 WO2007074636 A1 WO 2007074636A1
Authority
WO
WIPO (PCT)
Prior art keywords
output signal
signal
unit
output
storage unit
Prior art date
Application number
PCT/JP2006/324739
Other languages
English (en)
French (fr)
Inventor
Chongshan Yang
Hiroshi Ozaki
Kazuya Yasui
Original Assignee
Kabushiki Kaisha Toshiba
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kabushiki Kaisha Toshiba filed Critical Kabushiki Kaisha Toshiba
Priority to CN2006800494062A priority Critical patent/CN101346875B/zh
Priority to US12/159,192 priority patent/US7902881B2/en
Priority to EP06834494.4A priority patent/EP1976106A4/en
Publication of WO2007074636A1 publication Critical patent/WO2007074636A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/157—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with digital control
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H02M7/53873—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with digital control

Definitions

  • the present invention relates to an output signal generation device having a function of accumulating output signals as information and reading the accumulated information.
  • FIG. 9 shows a configuration of a conventional output signal generation device.
  • This output signal generation device is used, for example, as a device for generating a signal for a motor inverter.
  • the output signal generation device includes a control circuit 100, a reference signal generation unit 102, and an output signal generation unit 104.
  • the control circuit 100 and the reference signal generation unit 102 are connected to the output signal generation unit 104, respectively.
  • the control circuit 100 outputs a control signal a such as a software command signal.
  • the reference signal generation unit 102 outputs the reference signal b.
  • the output signal generation unit 104 also has, for example, comparator power, generates a signal corresponding to the comparison result between the control signal a and the reference signal b, and outputs it as an output signal c.
  • FIG. 10 shows the signal waveforms and timing of each part in FIG. In order to grasp the state of the output signal c with the software installed in the control circuit 100, the following calculation is performed.
  • Patent Document 1 describes a current detection device of a current detection type for a PWM inverter. In this current detection device, the current on the DC side is detected by one current sensor, and the change in the DC side current before and after switching of each phase is obtained to detect the output current of each phase. As a result, a plurality of current sensors are conventionally required, but the output current can be detected by one current sensor.
  • Japanese Patent Laid-Open No. 8-19263 Japanese Patent Laid-Open No.
  • Patent Document 2 discloses an invention provided with a phase current calculation unit for calculating a phase current in addition to the structure of the invention described in Patent Document 1.
  • This phase current calculation unit uses the DC bus current value at the current detection timing and the three-phase voltage state, and based on the fact that the inner product of the phase current vector and the phase voltage vector is the DC bus current. Is calculated. According to the present invention, since all phase currents can be obtained when two types of non-zero voltage vectors that always exist in one PWM cycle are output, the number of detections of the DC bus current can be reduced.
  • Patent Document 1 and Patent Document 2 are all related to an output current detection device for a PWM inverter, and focus on how to calculate a three-phase current with a low cost and a low number of detections. Yes.
  • Patent Document 1 JP-A-8-19263
  • Patent Document 2 Japanese Patent Laid-Open No. 2002-84760
  • the conventional output signal generation device shown in FIG. 9 does not include a detection unit that detects the signal output from the output signal generation unit 104. It is necessary to grasp the actual state of the output signal by processing. For this reason, the load of software processing increases, and it is difficult to grasp the influence of the delay of the actual output signal. Furthermore, as the number and frequency of output signals increase, it becomes increasingly difficult to grasp the state of the output signals.
  • Patent Document 1 and Patent Document 2 relate to how to calculate the three-phase current of the PWM inverter with a low cost and a low number of detections, and by detecting the DC current flowing through the switching element. Reduces cost and number of detections.
  • this is a technology that puts a load on software processing in the process of computation and can only be applied to PWM inverters.
  • the present invention solves the above-described problems of the prior art, and an object thereof is to provide an output signal generation device capable of storing an output signal in real time and processing the result by software.
  • An output signal generation device includes a control circuit that generates a control signal, and a reference signal A reference signal generation unit that generates an output signal, an output signal generation unit that generates an output signal according to a comparison result between the control signal and the reference signal, an output signal detection unit that detects the output signal based on the sampling signal, and an output And an output signal storage unit for storing the output signal detected by the signal detection unit.
  • the control circuit includes a reading unit that reads the output signal stored in the output signal storage unit.
  • control circuit the reference signal generation unit, the output signal generation unit, the output signal detection unit, and the output signal storage unit are configured by a one-chip microprocessor.
  • control circuit By storing the control circuit, the reference signal generation unit, the output signal generation unit, the output signal detection unit, and the output signal storage unit in one chip, these units are compared with the case where these units are external circuits of the control circuit. Since the influence S of noise is reduced, the reliability of data can be improved.
  • the output signal storage unit is stored in the primary storage unit that stores the output signal detected by the output signal detection unit, the trigger signal generation unit that generates the trigger signal, and the primary storage unit.
  • a secondary storage unit that receives and accumulates output signal information, and a transfer control unit that controls the timing of output signal information transfer from the primary storage unit to the secondary storage unit based on a trigger signal. , Prefer to be.
  • control circuit generates a PWM control signal by software as a control signal.
  • the reference signal generation unit generates a triangular wave signal, a sawtooth signal or a delta modulation signal as the reference signal, and the output signal generation unit generates a PWM output signal as the output signal.
  • FIG. 1 is a block diagram of an output signal generating apparatus according to a first embodiment of the present invention.
  • FIG. 2 is a signal waveform diagram showing signal waveforms at various parts in Example 1 of the present invention.
  • FIG. 3 is a block diagram of an output signal generation device according to a second embodiment of the present invention.
  • FIG. 4 is a signal waveform diagram showing signal waveforms of respective parts of Example 2 of the present invention.
  • FIG. 5 is a block diagram of an output signal generation apparatus according to a third embodiment of the present invention.
  • FIG. 6 is a signal waveform diagram showing signal waveforms at various parts in Example 3 of the present invention.
  • FIG. 7 is a block diagram of an output signal generation device according to a fourth embodiment of the present invention.
  • FIG. 8 is a signal waveform diagram showing signal waveforms at various parts in Example 4 of the present invention.
  • FIG. 9 is a block diagram of a conventional output signal generation device.
  • FIG. 10 is a diagram showing signal waveforms and timings of respective parts of the conventional output signal generation device.
  • FIG. 1 is a block diagram of the first embodiment
  • FIG. 2 is a signal waveform diagram of each part of FIG.
  • the output signal generation device includes an output signal detection unit 106 and an output signal storage unit 108 in addition to the configuration of the related art in FIG.
  • the output of the output signal generation unit 104 is input to the output signal detection unit 106.
  • the output signal detection unit 106 is connected to the output signal storage unit 108.
  • the output signal storage unit 108 is connected to the control circuit 100.
  • the process until the output signal generation unit 104 generates the output signal c (PWM output signal) is the same as that of the prior art in FIG.
  • the output signal detection unit 106 detects the output signal c based on the sampling signal h having a frequency higher than that of the reference signal b.
  • the output signal detection unit 106 converts the sampled output signal c into data that can be processed by software, and outputs it as an output storage signal d.
  • the output signal storage unit 108 stores the output storage signal d.
  • the control circuit 100 has a read unit 101 that reads out the stored output storage signal d as output data f in a form that can be processed by software.
  • the control circuit 100, the reference signal generation unit 102, the output signal generation unit 104, the output signal detection unit 106, and the output signal storage unit 108 are configured as a single-chip microprocessor P.
  • the output signal c is generated by comparing the control signal a and the reference signal b. Check the difference between the control signal a and the reference signal b, which is the predicted control signal. If the control signal a is larger, a positive constant output is output. Is done.
  • the sampling signal h is a sampling signal of the output signal detection unit 106, and its frequency is higher than the frequency of the output signal c. Therefore, according to the sampling signal h, the output signal can be held and sampled.
  • the output signal detection unit 106 converts the sampled output signal into data that can be processed by software, and transfers the data to the output signal storage unit 108 as an output storage signal d. Therefore, the software installed in the control circuit 100 can grasp the output signal in real time by the output signal detection unit 106.
  • the waveform of the reference signal b in FIG. 2 shows the case where the reference signal b is a delta modulation signal. Supplementary information on delta modulation.
  • the reference signal the feedback signal of the force to be controlled (example For example, current value) is used.
  • the difference between the control signal a and the reference signal b is examined, and the control signal a produces larger and positive constant outputs, smaller and negative constant outputs, and the comparator generates an output signal. It is provided in the unit 104. There is a delay circuit (not shown) that periodically takes its output to the clock frequency and maintains the output until the next clock timing.
  • a reference signal b that increases or decreases at a constant rate. Since the difference between the control signal a and the reference signal b is checked only at every clock timing, the reference signal b changes only by ⁇ from the value at the previous clock timing. As a result, the reference signal b goes up and down with a certain width for each clock timing. Only this fluctuation follows the analog original waveform of the control signal a. If the movement of + ⁇ / — ⁇ at this time corresponds to + 1 / —1, the output of 1 will naturally increase if the analog original waveform of the control signal a tends to increase. If it is, output of 1 increases. In other words, delta modulation is a concept close to differentiation.
  • the output signal generation device can store the output signal in real time and can process the result by software. Therefore, it becomes possible to grasp the output value generated by the hardware circuit without calculation by the software according to the instruction of the software. For this reason, the actual output value can be grasped including the delay of the hardware circuit that is difficult to assume in the calculation by software. In addition, it is possible to prevent shifts in grasping timing due to a delay in software computation time and to perform control accurately.
  • FIG. 3 is a block diagram showing the configuration of the second embodiment
  • FIG. 4 is a signal waveform diagram of each part of FIG.
  • an output signal storage unit includes a primary storage unit 108a, a trigger signal generation unit 108b, and a secondary storage unit 108c.
  • the process until the output signal detection unit 106 generates the output storage signal d is the same as that of the first embodiment.
  • the primary storage unit 108a stores the output storage signal d of the output signal detection unit 106.
  • the trigger signal generation unit 108b generates the trigger signal g, thereby generating the primary storage unit.
  • the timing for transferring data e from 108a to secondary storage unit 108c can be controlled.
  • the software installed in the control circuit 100 can read and process data in the secondary storage unit.
  • the signal waveform of each part in FIG. 4 will be described. The process is the same as that of the first embodiment until the output signal detection unit 106 detects the output signal c by the sampling signal h.
  • the output signal detection unit 106 holds and samples the output signal based on the sampling signal h.
  • the output signal detection unit 106 converts the sampled output signal into data that can be processed by software, and transfers it to the primary storage unit as the output storage signal d.
  • the primary storage unit 108a stores the transferred output storage signal d.
  • the trigger signal generation unit 108b controls the timing for transferring the data e from the primary storage unit 108a to the secondary storage unit 108c based on the trigger signal g.
  • control circuit 100 has a read unit 101 that reads the output data f from the secondary storage unit 108c at the same timing.
  • the primary storage unit 108a can store new data.
  • the reference signal generation unit 102, the output signal generation unit 104, the output signal detection unit 106, and the output signal storage unit (described later) are configured as a single-chip microprocessor P.
  • the control circuit 100 also functions as a transfer control unit that controls the transfer timing of information from the primary storage unit 108a to the secondary storage unit 108c based on the trigger signal g.
  • the output signal storage unit includes a primary storage unit 108a, a trigger signal generation unit 108b, a secondary storage unit 108c, and a transfer control unit (control circuit 100).
  • the output signal generation device stores the output signal in real time as in the first embodiment, and can process the result by software. Further, the output signal generation device can control the timing of extracting data from the primary storage unit 108a to the secondary storage unit 108c, and can grasp the state of the output signal c in accordance with the required timing.
  • the output signal generator is equipped with a primary storage unit 108a and a secondary storage unit 108c, so that data can be written and read at the same time to improve speed and data protection by moving data to the secondary storage unit 108c. Can be realized.
  • FIG. 5 is a block diagram showing the configuration of the third embodiment
  • FIG. 6 is a signal waveform diagram of each part of FIG.
  • the control signal a of the first embodiment is a PWM control signal a ′
  • the reference signal b of the first embodiment is a triangular wave signal.
  • Other configurations are the same as those in the first embodiment, and detailed description thereof is omitted.
  • the control signal a and the reference signal b in FIG. 2 are the PWM control signal a ′ and the triangular wave signal in FIG.
  • the triangular wave signal here is a triangular wave signal having a constant amplitude and a constant frequency that changes the positive / negative polarity every half cycle.
  • the reference signal may be a saw tooth signal.
  • the sawtooth wave signal is a triangular wave signal having a significantly different rising time and falling time, and is a kind of triangular wave.
  • the output signal generation unit 104 generates the PWM output signal c by comparing the triangular wave signal b ′ with the PWM control signal a ′ as the control signal. Specifically, a signal that turns on if the PWM control signal a ′ is larger than the triangular wave signal and turns off if it is smaller is generated as the PWM output signal c.
  • the output signal generation unit 104 can also input the PWM output signal c into the inverter (not shown) and perform inverter control by the PWM method. In this case, if the PWM control signal a ′ is a sine wave, the inverter output voltage can be changed by controlling the PWM output signal c by changing the amplitude of the sine wave.
  • the output signal generation apparatus stores the output signal c in real time as in the first embodiment, and can process the result by software.
  • the output signal generator can grasp the actual PWM output signal at high speed and without increasing the software processing load, compared with the conventional method of calculating and estimating the PWM output signal by software. it can. Therefore, when the PWM output signal is used for a motor inverter, the motor can be accurately controlled by monitoring the output signal to the inverter.
  • the output signal generation device of Example 3 increased the number or frequency of PWM output signals. Also can grasp the PWM output signal.
  • FIG. 7 is a block diagram showing the configuration of the fourth embodiment
  • FIG. 8 is a signal waveform diagram of each part of FIG. is there.
  • the control signal a of the second embodiment is a PWM control signal a ′
  • the reference signal b of the second embodiment is a triangular wave signal.
  • Other configurations are the same as those of the second embodiment, and detailed description thereof is omitted.
  • the control signal a and the reference signal b in FIG. 4 are the PWM control signal a ′ and the triangular wave signal in FIG. Since the other operation is a combination of Example 2 and Example 3, detailed description thereof is omitted.
  • the output signal detection unit 106 can store the PWM output signal in real time, and the software installed in the control circuit 100 can read and process the data.
  • the trigger signal generation unit 108b can control the timing of transferring the data e from the primary storage unit 108a to the secondary storage unit 108c based on the trigger signal g.
  • the output signal generation apparatus stores the output signal c in real time as in the first embodiment, and can process the result by software.
  • the output signal generator can grasp the actual PWM output signal at high speed and without increasing the software processing load, compared with the conventional method of calculating and estimating the PWM output signal by software. it can.
  • the output signal generation device can control the timing of extracting data from the primary storage unit to the secondary storage unit, as in the second embodiment, and can grasp the state of the output signal in accordance with the required timing. Furthermore, by providing a primary storage unit and a secondary storage unit, it is possible to improve speed by simultaneously writing and reading data and to protect data by moving data to the secondary storage unit.
  • the output signal generation device can be used for PWM inverter control.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

　本発明の出力信号生成装置は、制御信号を生成する制御回路と、基準信号を生成する基準信号生成ユニットと、制御信号と基準信号との比較結果に応じて出力信号を生成する出力信号生成ユニットと、サンプリング信号に基づいて出力信号を検知する出力信号検知ユニットと、出力信号検知ユニットにより検知された出力信号を記憶する出力信号記憶ユニットとを備えている。制御回路は、出力信号記憶ユニットに記憶された出力信号を読み出す読み出しユニットを備える。本発明によれば、出力信号をリアルタイムに記憶し、その結果をソフトウェア処理できる。

Description

明 細 書
出力信号生成装置
技術分野
[0001] 本発明は、出力した信号を情報として蓄積し、また蓄積された情報を読み出す機能 を有する出力信号生成装置に関する。
背景技術
[0002] 図 9は従来の出力信号生成装置の構成を示すものである。この出力信号生成装置 は、例えばモータ用インバータに対する信号を生成する装置として用いられる。以下 、図 9を用いて従来の出力信号生成装置の説明を行う。出力信号生成装置は、制御 回路 100と、基準信号生成ユニット 102と、出力信号生成ユニット 104とを有する。制 御回路 100と基準信号生成ユニット 102とは、それぞれ出力信号生成ユニット 104に 接続されている。制御回路 100は、ソフトウェア指令信号等の制御信号 aを出力する 。基準信号生成ユニット 102は、基準信号 bを出力する。出力信号生成ユニット 104 は、例えばコンパレータ等力もなり、制御信号 aと基準信号 bとの比較結果に応じた信 号を生成し、出力信号 cとして出力する。
[0003] 図 10は、図 9の各部信号波形及びタイミングを示すものである。制御回路 100に搭 載されたソフトウェアで出力信号 cの状態を把握するには、以下の演算を行う。
[0004] 出力信号 cのハイ状態の時間 T =T1 +T-T2
hi
出力信号 cのロー状態の時間 T =T2-T1
low
出力信号 cの数が増えるとともに、上記の演算処理も増える。そして、出力信号の周 波数が増えることに伴 、、上記のソフトウェアの演算処理周期が短くなる。
[0005] また、出力信号生成装置の関連技術として、例えば、日本国特開平 8— 19263号 公報 (特許文献 1)が知られている。この特許文献 1には、 PWMインバータの電流検 出方式の電流検出装置が記載されている。この電流検出装置では、一つの電流セ ンサにより直流側の電流を検出し、各相のスイッチング前後の直流側電流の変化分 を求めることにより、各相の出力電流を検出する。これにより、従来、電流センサが複 数必要であつたが、一つの電流センサで出力電流を検出することができる。 [0006] また、日本国特開 2002— 84760号公報 (特許文献 2)には、特許文献 1記載の発 明の構成に加えて、、相電流を演算する相電流演算ユニットを備えた発明が記載さ れている。この相電流演算ユニットは、電流検出タイミングにおける直流母線電流値 と 3相電圧状態とを用いて、相電流ベクトルと相電圧ベクトルとの内積が直流母線電 流になっていることに基づいて相電流を演算する。この発明により、 1PWM周期に必 ず存在する 2種類の非零電圧ベクトルの出力時に全ての相電流を求めることができる ので、直流母線電流の検出回数を低減することができる。
[0007] 特許文献 1 ·特許文献 2に記載の発明は、いずれも PWMインバータの出力電流検 出装置に関するもので、いかに低コスト'低検出回数で 3相電流を演算するかに主眼 を置いている。
特許文献 1：特開平 8— 19263号公報
特許文献 2 :特開 2002— 84760号公報
発明の開示
[0008] し力しながら、図 9に示す従来の出力信号生成装置にあっては、出力信号生成ュ ニット 104から出力される信号を検知する検知ユニットが設けられていないため、ソフ トウエアの演算処理によって実際の出力信号の状態を把握する必要がある。このため 、ソフトウェア処理の負荷が増えるとともに、実際の出力信号の遅延による影響を把 握することが困難である。さらに出力信号の数及び周波数が増えるに従って、出力信 号の状態を把握することがますます困難となる。
[0009] また特許文献 1 ·特許文献 2に記載の発明は、いかに低コスト'低検出回数で PWM インバータの 3相電流を演算するかに関するもので、スイッチング素子に流れる直流 電流を検出することによりコスト及び検出回数の低減を実現している。しかしながら、 演算を行う過程において、ソフトウェア処理に負荷がかかり、かつ PWMインバータに のみ適用できる技術である。
[0010] 本発明は、上記従来技術の問題点を解決するもので、出力した信号をリアルタイム に記憶し、その結果をソフトウェア処理できる出力信号生成装置を提供することを課 題とする。
[0011] 本発明に係る出力信号生成装置は、、制御信号を生成する制御回路と、基準信号 を生成する基準信号生成ユニットと、制御信号と基準信号との比較結果に応じて出 力信号を生成する出力信号生成ユニットと、サンプリング信号に基づいて出力信号 を検知する出力信号検知ユニットと、出力信号検知ユニットにより検知された出力信 号を記憶する出力信号記憶ユニットとを備えている。制御回路は、出力信号記憶ュ ニットに記憶された出力信号を読み出す読み出しユニットを備えている。
[0012] このようにすれば、出力信号をリアルタイムに記憶し、その結果をソフトウェア処理で きる出力信号生成装置を提供することができる。従って、ソフトウェアの指示でノヽード ウェア回路が生成する出力値をソフトウェアによる演算なしで把握することができるよ うになる。このため、ソフトウェアによる演算で想定困難なハードウェア回路の遅延を 含めて実際の出力値が把握できる。また、ソフトウェア演算時間遅れによる把握タイミ ングのずれを防止することができる。
[0013] ここで、制御回路、基準信号生成ユニット、出力信号生成ユニット、出力信号検知 ユニット、及び出力信号記憶ユニットが、 1チップィ匕されたマイクロプロセッサにより構 成されることが好ましい。
[0014] 制御回路、基準信号生成ユニット、出力信号生成ユニット、出力信号検知ユニット、 及び出力信号記憶ユニットを 1チップに格納することで、これらのユニットを制御回路 の外付け回路とした場合に比較してノイズの影響力 S小さくなるので、データの信頼性 を向上することができる。
[0015] またここで、出力信号記憶ユニットが、出力信号検知ユニットにより検知された出力 信号を記憶する 1次記憶ユニットと、トリガ信号を生成するトリガ信号生成ユニットと、 1 次記憶ユニットに記憶された出力信号情報を受け取って蓄積する 2次記憶ユニットと 、トリガ信号に基づいて 1次記憶ユニットから 2次記憶ユニットへの出力信号情報の転 送のタイミングを制御する転送制御ユニットとを有して 、ることが好まし 、。
[0016] このようにすれば、 1次記憶ユニットから 2次記憶ユニットにデータを取り出すタイミン グを制御でき、必要なタイミングに合わせて出力信号の状態を把握することができる。 また、 1次記憶ユニットと 2次記憶ユニットを備え、かつ、データの書き出しと読み出し を同時に行うことで、速度向上やデータ保護を実現できる。
[0017] さらにここで、制御回路が、制御信号として、ソフトウェアによる PWM制御信号を生 成し、基準信号生成ユニットが、基準信号として、三角波信号、鋸波信号またはデル タ変調信号を生成し、出力信号生成ユニットが、出力信号として、 PWM出力信号を 生成することが好ましい。
[0018] このようにすれば、ソフトウェアで PWM出力信号を演算して推測する従来の手法と 比較して、高速にかつソフトウェアの処理負担を増やさずに、実際の PWM出力信号 を把握することができる。さらに、従来技術では PWM出力信号の数又は周波数が増 えると処理負担の制約力 実現が困難であつたが、 PWM出力信号の数又は周波数 が増えても PWM出力信号を把握することができる。
図面の簡単な説明
[0019] [図 1]図 1は、本発明の実施例 1の形態の出力信号生成装置のブロック図である。
[図 2]図 2は、本発明の実施例 1の各部の信号波形を示す信号波形図である。
[図 3]図 3は、本発明の実施例 2の形態の出力信号生成装置のブロック図である。
[図 4]図 4は、本発明の実施例 2の各部の信号波形を示す信号波形図である。
[図 5]図 5は、本発明の実施例 3の形態の出力信号生成装置のブロック図である。
[図 6]図 6は、本発明の実施例 3の各部の信号波形を示す信号波形図である。
[図 7]図 7は、本発明の実施例 4の形態の出力信号生成装置のブロック図である。
[図 8]図 8は、本発明の実施例 4の各部の信号波形を示す信号波形図である。
[図 9]図 9は、従来の出力信号生成装置のブロック図である。
[図 10]図 10は、従来の出力信号生成装置の各部信号波形及びタイミングを示す図 である。
発明を実施するための最良の形態
[0020] 以下、本発明の出力信号生成装置の実施形態を、図面に基づいて詳細に説明す る。
実施例 1
[0021] 以下、本発明の実施例について図面を参照しながら説明する。図 1は実施例 1のブ ロック図、図 2は図 1の各部の信号波形図である。なお、図 1、図 2および後述の各実 施の形態を示す図において、図 9および図 10における構成要素と同一ないし均等の ものは、同一の符号を付し、重複した説明を省略する。 [0022] 実施例 1の出力信号生成装置は、図 9の従来技術の構成に加え、出力信号検知ュ ニット 106及び出力信号記憶ユニット 108を有している。出力信号生成ユニット 104 の出力は出力信号検知ユニット 106に入力される。また、出力信号検知ユニット 106 は、出力信号記憶ユニット 108に接続されている。出力信号記憶ユニット 108は、制 御回路 100に接続されて 、る。
[0023] 次に、実施例 1の出力信号生成装置の動作を説明する。図 1において、出力信号 生成ユニット 104が出力信号 c (PWM出力信号)を生成するまでの過程は、図 9にお ける従来技術と同じである。さらに出力信号検知ユニット 106は、基準信号 bより高い 周波数のサンプリング信号 hに基づいて、出力信号 cを検出する。出力信号検知ュ二 ット 106は、サンプリングした出力信号 cをソフトウェア処理可能なデータに変換し、出 力記憶信号 dとして出力する。出力信号記憶ユニット 108は出力記憶信号 dを記憶す る。また、制御回路 100は記憶された出力記憶信号 dを出力データ fとしてソフトゥ ァ処理可能な形で読み出す読み出しユニット 101を有している。制御回路 100、基 準信号生成ユニット 102、出力信号生成ユニット 104、出力信号検知ユニット 106及 び出力信号記憶ユニット 108は 1チップィ匕されたマイクロプロセッサ Pとして構成され ている。
[0024] 図 2の各部の信号波形について説明を行う。出力信号 cは、制御信号 aと基準信号 bとの比較により生成される。制御信号 aと予測された制御信号である基準信号 bとの 差を調べ、制御信号 aの方が大きいと正の一定出力、小さいと負の一定出力が出力 信号 c (PWM出力信号）として出力される。サンプリング信号 hは、出力信号検知ュ ニット 106のサンプリング信号であり、その周波数は出力信号 cの周波数より高い。こ のため、サンプリング信号 hによれば、出力信号を保持してサンプリングすることがで きる。出力信号検知ユニット 106は、サンプリングした出力信号をソフトウェア処理可 能なデータに変換し、出力記憶信号 dとして出力信号記憶ユニット 108に転送する。 従って、制御回路 100搭載のソフトウェアは、出力信号検知ユニット 106によって出 力信号をリアルタイムに把握できる。
[0025] 図 2の基準信号 bの波形は基準信号 bがデルタ変調信号の場合を示して ヽる。デル タ変調について補足する。基準信号としては、制御対象力ものフィードバック信号 (例 えば電流値)が利用される。まず、制御信号 aと基準信号 bとの差を調べ、制御信号 a の方が大き 、と正の一定出力、小さ 、と負の一定出力を出す図示されて 、な 、比較 器が出力信号生成ユニット 104内に設けられて 、る。その出力をクロック周波数に合 せて定期的に取り出し、次のクロックタイミングが来るまで出力を維持する図示されて いない遅延回路がある。さらにその結果を積分し、一定速度で増加あるいは減少す るフィードバック信号すなわち基準信号 bを作り出す積分器がある。これら制御信号 a と基準信号 bとの差はクロックタイミングごとにしかチェックされないので、基準信号 b は一つ前のクロックタイミングのときの値から士 Δしか変化していないことになる。この 結果、基準信号 bは、クロックタイミングごとに一定幅で上下するものとなる。この変動 のみで制御信号 aのアナログ原波形を追いかけることとなる。この際の + Δ /— Δの 移動を + 1/— 1に対応させて出力とすると、当然、制御信号 aのアナログ原波形が増 加傾向にあると 1の出力が増え、逆に減少傾向にあると— 1の出力が増える。つまり、 デルタ変調は微分に近 、概念である。
[0026] 上述のとおり、実施例 1の出力信号生成装置は、出力信号をリアルタイムに記憶し 、その結果をソフトウェア処理できる。従って、ソフトウェアの指示で、ハードウェア回 路が生成する出力値を、ソフトウェアによる演算なしで把握することができるようになる 。このため、ソフトウェアによる演算で想定困難なハードウェア回路の遅延を含めて実 際の出力値が把握できる。また、ソフトウェア演算時間遅れによる把握タイミングのず れを防止し、精度よく制御を行うことが可能となる。
実施例 2
[0027] 次に、図 3は実施例 2の構成を示すブロック図、図 4は図 3の各部の信号波形図で ある。実施例 1の構成と異なる点としては、出力信号記憶ユニットとして、 1次記憶ュ ニット 108a、トリガ信号生成ユニット 108b、 2次記憶ユニット 108cを備えている点で ある。
[0028] 次に、実施例 2の出力信号生成装置の動作を説明する。図 3において、出力信号 検知ユニット 106が出力記憶信号 dを生成するまでの過程は、実施例 1と同じである。 1次記憶ユニット 108aは、出力信号検知ユニット 106の出力記憶信号 dを格納する。 トリガ信号生成ユニット 108bは、トリガ信号 gを生成することで、上記 1次記憶ユニット 108aから 2次記憶ユニット 108cにデータ eを転送するタイミングを制御することができ る。また、制御回路 100搭載のソフトウェアは、 2次記憶ユニットのデータを読み出し、 処理することができる。
[0029] 図 4の各部の信号波形について説明を行う。出力信号検知ユニット 106が、サンプ リング信号 hによって出力信号 cを検知するところまでは実施例 1と同様である。出力 信号検知ユニット 106は、このサンプリング信号 hにより、出力信号を保持してサンプ リングする。出力信号検知ユニット 106は、サンプリングした出力信号をソフトウェア処 理可能なデータに変換し、出力記憶信号 dとして 1次記憶ユニットに転送する。 1次記 憶ユニット 108aは、転送された出力記憶信号 dを記憶する。トリガ信号生成ユニット 1 08bは、トリガ信号 gに基づいて、上記 1次記憶ユニット 108aから 2次記憶ユニット 10 8cにデータ eを転送するタイミングを制御する。また、制御回路 100は、 2次記憶ュ- ット 108cから出力データ fを同じタイミングで読み出す読み出しユニット 101を有して いる。それと同時に、 1次記憶ユニット 108aは、新たなデータを記憶することができる 。基準信号生成ユニット 102、出力信号生成ユニット 104、出力信号検知ユニット 10 6及び出力信号記憶ユニット (後述）は 1チップィ匕されたマイクロプロセッサ Pとして構 成されている。また、ここでは、制御回路 100は、トリガ信号 gに基づいて 1次記憶ュ ニット 108aから 2次記憶ユニット 108cへの情報の転送タイミングを制御する転送制 御ユニットとしても機能している。なお、ここでは、出力信号記憶ユニットは、 1次記憶 ユニット 108a、トリガ信号生成ユニット 108b、 2次記憶ユニット 108c及び転送制御ュ ニット (制御回路 100)で構成されて 、る。
[0030] 上述のとおり、実施例 2の出力信号生成装置は、実施例 1と同様出力信号をリアル タイムに記憶し、その結果をソフトウェア処理できる。また、出力信号生成装置は、 1 次記憶ユニット 108aから 2次記憶ユニット 108cにデータを取り出すタイミングを制御 でき、必要なタイミングに合わせて出力信号 cの状態を把握することができる。さらに、 出力信号生成装置は、 1次記憶ユニット 108aと 2次記憶ユニット 108cとを備えること で、データの書き出しと読み出しを同時に行うことによる速度向上や 2次記憶ユニット 108cへのデータ移動によるデータ保護を実現できる。
実施例 3 [0031] 次に、図 5は実施例 3の構成を示すブロック図、図 6は図 5の各部の信号波形図で ある。実施例 1と異なる点としては、実施例 1の制御信号 aが PWM制御信号 a'となり、 実施例 1の基準信号 bが三角波信号 となる。それ以外の構成は実施例 1と同じであ り詳しい説明を省略する。
[0032] 次に、図 6を参照しながら、実施例 3の出力信号発生装置の動作を説明する。図 2 ( 実施例 1)の制御信号 aと基準信号 bは、図 6において PWM制御信号 a'と三角波信 号 となる。ここでの三角波信号 は、半周期ごとに正負極性を変える一定振幅 '一 定周波数の三角波信号である。基準信号は鋸波信号 (saw tooth signal)であっても良 い。鋸波信号は、立ち上がり時間と立ち下がり時間が大きく異なる三角波 (triangular wave signal)であり、三角波の一種である。出力信号生成ユニット 104は、三角波信号 b'と制御信号としての PWM制御信号 a'とを比較することで PWM出力信号 cを生成 する。具体的には PWM制御信号 a'が三角波信号 よりも大きければオン、小さけれ ばオフとする信号を PWM出力信号 cとして生成する。出力信号生成ユニット 104は、 PWM出力信号 cを図示されな!、インバータに入力し、 PWM方式によるインバータ 制御を行うこともできる。この場合、 PWM制御信号 a'が正弦波であれば、正弦波の 振幅を変えることで PWM出力信号 cを制御してインバータ出力電圧を変えることがで きる。
[0033] 上述のとおり、実施例 3の出力信号生成装置は、実施例 1と同様出力信号 cをリア ルタイムに記憶し、その結果をソフトウェア処理できる。また、出力信号生成装置は、 ソフトウェアで PWM出力信号を演算して推測する従来の手法と比較して、高速にか つソフトウェアの処理負担を増やさずに、実際の PWM出力信号を把握することがで きる。よって、 PWM出力信号をモータ用インバータに使用する場合には、インバータ に対する出力信号をモニタすることでモータを精度良く制御することができる。さらに 、従来技術では PWM出力信号の数又は周波数が増えると処理負担の制約から実 現が困難であつたが、実施例 3の出力信号生成装置は、 PWM出力信号の数又は周 波数が増えても PWM出力信号を把握することができる。
実施例 4
[0034] 次に、図 7は実施例 4の構成を示すブロック図、図 8は図 7の各部の信号波形図で ある。実施例 2と異なる点としては、実施例 2の制御信号 aが PWM制御信号 a'となり、 実施例 2の基準信号 bが三角波信号 となる。それ以外の構成は実施例 2と同じであ り詳しい説明を省略する。
[0035] 次に、図 8を参照しながら、実施例 4の出力信号発生装置の動作を説明する。図 4 ( 実施例 2)の制御信号 aと基準信号 bは、図 8において PWM制御信号 a'と三角波信 号 となる。それ以外の動作は実施例 2及び実施例 3を組み合わせたものであるの で、詳しい説明を省略する。結果的に出力信号検知ユニット 106は、リアルタイムに P WM出力信号を記憶することができ、かつ、制御回路 100搭載のソフトウェアは、そ のデータを読み出して処理することができる。更に、トリガ信号生成ユニット 108bは、 トリガ信号 gに基づいて、 1次記憶ユニット 108aから 2次記憶ユニット 108cにデータ e を転送するタイミングを制御することができる。
[0036] 上述のとおり、実施例 4の出力信号生成装置は、実施例 1と同様出力信号 cをリア ルタイムに記憶し、その結果をソフトウェア処理できる。また、出力信号生成装置は、 ソフトウェアで PWM出力信号を演算して推測する従来の手法と比較して、高速にか つソフトウェアの処理負担を増やさずに、実際の PWM出力信号を把握することがで きる。さらに、出力信号生成装置は、実施例 2と同様、 1次記憶ユニットから 2次記憶 ユニットにデータを取り出すタイミングを制御でき、必要なタイミングに合わせて出力 信号の状態を把握することができる。またさらに、 1次記憶ユニットと 2次記憶ユニット とを備えることで、データの書き出しと読み出しを同時に行うことによる速度向上や 2 次記憶ユニットへのデータ移動によるデータ保護を実現できる。
産業上の利用可能性
[0037] 本発明に係る出力信号生成装置は、 PWM方式のインバータ制御に利用可能であ る。

Claims

請求の範囲
[1] 制御信号を生成する制御回路と、
基準信号を生成する基準信号生成ユニットと、
前記制御信号と前記基準信号との比較結果に応じて出力信号を生成する出力信 号生成ユニットと、
サンプリング信号に基づいて前記出力信号を検知する出力信号検知ユニットと、 前記出力信号検知ユニットにより検知された前記出力信号を記憶する出力信号記 憶ユニットとを備えており、
前記制御回路は、
前記出力信号記憶ユニットに記憶された前記出力信号を読み出す読み出しュニッ トを有していることを特徴とする出力信号生成装置。
[2] 前記制御回路、前記基準信号生成ユニット、前記出力信号生成ユニット、前記出 力信号検知ユニット、及び前記出力信号記憶ユニットが、 1チップ化されたマイクロプ 口セッサによって構成されることを特徴とする請求項 1記載の出力信号生成装置。
[3] 前記出力信号記憶ユニットは、
前記出力信号検知ユニットにより検知された前記出力信号を記憶する 1次記憶ュ -ッ卜と、
トリガ信号を生成するトリガ信号生成ユニットと、
前記 1次記憶ユニットに記憶された前記出力信号情報を受け取って蓄積し、かつ、 前記読み出しユニットにより前記出力信号が読み出される 2次記憶ユニットと、 前記トリガ信号に基づいて前記 1次記憶ユニットから前記 2次記憶ユニットへの前記 出力信号情報の転送のタイミングを制御する転送制御ユニットとを有していることを特 徴とする請求項 1又は請求項 2記載の出力信号生成装置。
[4] 前記制御回路は、前記制御信号として、ソフトウェアによる PWM制御信号を生成し 前記基準信号生成ユニットは、前記基準信号として、三角波信号、鋸波信号または デルタ変調信号を生成し、
前記出力信号生成ユニットは、前記出力信号として、 PWM出力信号を生成するこ とを特徴とする請求項 1乃至請求項 3のいずれか 1項記載の出力信号生成装置。
PCT/JP2006/324739 2005-12-27 2006-12-12 出力信号生成装置 WO2007074636A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2006800494062A CN101346875B (zh) 2005-12-27 2006-12-12 输出信号生成装置
US12/159,192 US7902881B2 (en) 2005-12-27 2006-12-12 Output signal generating device including output signal detecting unit
EP06834494.4A EP1976106A4 (en) 2005-12-27 2006-12-12 OUTPUT PRODUCTION FACILITY

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005375995A JP4836572B2 (ja) 2005-12-27 2005-12-27 出力信号生成装置
JP2005-375995 2005-12-27

Publications (1)

Publication Number Publication Date
WO2007074636A1 true WO2007074636A1 (ja) 2007-07-05

Family

ID=38217857

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/324739 WO2007074636A1 (ja) 2005-12-27 2006-12-12 出力信号生成装置

Country Status (5)

Country Link
US (1) US7902881B2 (ja)
EP (1) EP1976106A4 (ja)
JP (1) JP4836572B2 (ja)
CN (1) CN101346875B (ja)
WO (1) WO2007074636A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014523225A (ja) * 2011-07-08 2014-09-08 エスエムエー ソーラー テクノロジー アーゲー Ｄｃ／ａｃコンバータ、発電プラント、および、ｄｃ／ａｃコンバータのための動作方法
JP6772479B2 (ja) * 2015-04-03 2020-10-21 株式会社デンソー 通信装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58116075A (ja) * 1981-12-28 1983-07-11 Toshiba Corp インバ−タの制御装置
JPS6023268A (ja) * 1983-07-18 1985-02-05 三菱電機株式会社 エレベ−タの速度制御装置
JPS6443068A (en) * 1987-08-07 1989-02-15 Meidensha Electric Mfg Co Ltd Controller of power converter
JPH06169575A (ja) * 1992-11-27 1994-06-14 Hitachi Ltd 電力変換装置のｐｗｍパルス発生装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6443068U (ja) 1987-04-10 1989-03-15
US5355136A (en) * 1991-10-24 1994-10-11 Sankyo Seiki Mfg. Co., Ltd. Analog-to-digital converter circuit
US5539608A (en) * 1993-02-25 1996-07-23 Eaton Corporation Electronic interlock for electromagnetic contactor
JPH0819263A (ja) * 1994-06-30 1996-01-19 Meidensha Corp Ｐｗｍインバータの出力電流検出装置
US6011416A (en) * 1997-02-19 2000-01-04 Harness System Technologies Research Ltd. Switch circuit having excess-current detection function
JP3744680B2 (ja) * 1998-03-31 2006-02-15 富士通株式会社 電源装置、および電源回路の制御方法
US6175484B1 (en) * 1999-03-01 2001-01-16 Caterpillar Inc. Energy recovery circuit configuration for solenoid injector driver circuits
JP2002084760A (ja) * 2000-09-07 2002-03-22 Nissan Motor Co Ltd Ｐｗｍインバータの出力電流検出装置
US7057870B2 (en) * 2003-07-17 2006-06-06 Cummins, Inc. Inductive load driver circuit and system
JP4172018B2 (ja) * 2003-09-18 2008-10-29 日本電気株式会社 異常電流検出方法及び電気的駆動装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58116075A (ja) * 1981-12-28 1983-07-11 Toshiba Corp インバ−タの制御装置
JPS6023268A (ja) * 1983-07-18 1985-02-05 三菱電機株式会社 エレベ−タの速度制御装置
JPS6443068A (en) * 1987-08-07 1989-02-15 Meidensha Electric Mfg Co Ltd Controller of power converter
JPH06169575A (ja) * 1992-11-27 1994-06-14 Hitachi Ltd 電力変換装置のｐｗｍパルス発生装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1976106A4 *

Also Published As

Publication number Publication date
EP1976106A4 (en) 2015-06-24
JP4836572B2 (ja) 2011-12-14
EP1976106A1 (en) 2008-10-01
US7902881B2 (en) 2011-03-08
JP2007181298A (ja) 2007-07-12
CN101346875A (zh) 2009-01-14
CN101346875B (zh) 2012-01-18
US20100225359A1 (en) 2010-09-09

Similar Documents

Publication Publication Date Title
EP1816738B1 (en) Offset PWM signals for multiphase motor
JP5170467B2 (ja) 予測制御システム
JP6050841B2 (ja) 電流検出モードの変更機能を備えたモータ駆動装置
JP2014211436A (ja) 自己診断機能を有する入力回路
CN113614550A (zh) 用于分析耗电器中的电流的设备和具有这种设备的耗电器
US8810171B2 (en) Motor controller
WO2007074636A1 (ja) 出力信号生成装置
EP0301483B1 (en) Control apparatus for a power converter
KR20040005912A (ko) 두 개의 스위치를 작동시키는 장치 및 방법
WO2010052905A1 (ja) デジタル変換装置及び電力変換装置
JP3812350B2 (ja) 電力変換装置
JP4946642B2 (ja) 高調波電流補償装置
KR101492902B1 (ko) 부스트 컨버터 고장 감지 장치 및 방법
US20190324076A1 (en) Method and a Device for Determining a Switching Current of a Converter of a System for Inductive Power Transfer and a Method of Control
JPH07107658A (ja) 交流電源の周波数及び逆相検出装置
JP4573096B2 (ja) 温度センサ及びアナログ／デジタル変換器
AU2019202256A1 (en) Inrush current suppression circuit controlling device, voltage conversion system, method for controlling inrush current suppression circuit, and program
JPH0213220A (ja) 信号のサンプリング方法および装置この装置を用いた保護リレー装置
JP5293554B2 (ja) 電力変換装置
JPS6046730B2 (ja) 位相制御装置
JP4349068B2 (ja) マトリクスコンバータシステム
JP2993537B2 (ja) 電流検出装置
SU1711132A2 (ru) Потребитель активного тока
JP2009219242A (ja) インバータの電流制御装置、インバータ、およびインバータの出力電流制御方法
JPH0526908A (ja) 保護リレーの電流検出回路

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200680049406.2

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2006834494

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 12159192

Country of ref document: US