JPS58116075A - インバ−タの制御装置 - Google Patents

インバ−タの制御装置

Info

Publication number
JPS58116075A
JPS58116075A JP56215007A JP21500781A JPS58116075A JP S58116075 A JPS58116075 A JP S58116075A JP 56215007 A JP56215007 A JP 56215007A JP 21500781 A JP21500781 A JP 21500781A JP S58116075 A JPS58116075 A JP S58116075A
Authority
JP
Japan
Prior art keywords
signal
sine
output
data
sine wave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56215007A
Other languages
English (en)
Inventor
Kazuo Nagatake
和夫 長竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP56215007A priority Critical patent/JPS58116075A/ja
Publication of JPS58116075A publication Critical patent/JPS58116075A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/505Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
    • H02M7/515Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
    • H02M7/525Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only with automatic control of output waveform or frequency
    • H02M7/527Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only with automatic control of output waveform or frequency by pulse width modulation
    • H02M7/529Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only with automatic control of output waveform or frequency by pulse width modulation using digital control

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 本発明は、スイッチング零子會オンオフさせて直流電源
出力から交流出力を得るインバー!の制御装置ifK関
する。
発明の技術的背景 従来より、インパリ装置による電動機の回転数制御は、
制御性、信馴性及び齋機能性の良さ鼓びに価格の面から
広118にわたって採用されている。
!111には一般的な三相ブリッジインバー!の主回路
1の構成が示されている。この場合、インバータ主回路
1のスイッチング素子としてトヲンVスタを使用してお
)、三相ブリッジの各アームを6#の)ffyジスタT
r1. Try、 Tri、 T、ra、 Trs。
Tv4より構成し、トフンシスタTr唱とTra、Tv
暑とTrs、 TrsとTriとの各相互接続点を各相
出力端子Tu、 ’l’マ、Tvとしている。このイン
バリ主回路1に対し、直流電源2がら給電し、トフンジ
スタTr1乃至Traを正弦波P W M (t< #
 )幅t’ll)方式でスイッチングさせることによル
出カ端子Tu。
TV、TV KUM、V相、W相の三相交流電圧を出力
する。
@2図は、第1図中のトランジスタTr1乃JTr6 
 の各ベースb1乃至b4に与える正弦波PWM信号B
pを得る九めの制御回路の従来例を示すブロック図であ
る。第2図において、3はインバー!装置の出力周波数
を設定する丸めのマイクロコンビニ−!で、これはイン
バー!装置の交流出力を外部からの情報信号、例えば温
度、圧力1時間のファクターを含んでなる情報信号81
に応じて変化させようとする場合、咳情報信号81に適
し九インバー!主回路1の出力周波数f(換言すれば、
出力端子Ttr、 Tv、 Twから給電される交流電
動機の速度)を演算し、その出力周波数fを設定する喪
めの信号としてのバイナリコード信号s2を出力してパ
ターンセレクタ4及びレートマルチプライヤ5に与える
。上記レートマルチプライヤ5は、インバータ主回路1
の出方電圧Vが設定周波数fと所定の比関係となるよう
に制御するためのもので、発振#jh6がら出力される
クロック信号8蕃の周波数をバイナリコード信号8z 
K応じ九分屑比で変化させて新たなりロック信号s1島
を出力する。7はレー)Yルチプフィヤ5から出方され
る上記クロック信号80をカウントする読み出し回路と
してのパイナリカウン!、8は複数種の設定周波Ikf
1〜fn  と夫々一定の比を保つ九出カ電圧v1〜V
nの波形が得られるような所定論理パターンの複数種の
制御信f Ml−Muを記憶した記憶素子としてのRO
M(リードオンリメモリ)であり、こOROM Bの記
憶内ta、バイナリコード信号82に応じ九アドレス指
走信号84 を出力するパターンセレクタ4によって順
次アドレス指定され、そのアドレス指定された記憶内容
(即ち制御信号M *−Mn )がパイナリカクンタ7
によって次々と読み出され、読み出し信号81として出
力される。
9はROM9のD@〜D意及びD4〜D6の各5ビツト
ずつの何れか一方から出力される読み出し信号8−を選
択的に通過させる丸めのデータセレクタ、1Dはデー!
セレク!9を通過した読み出し信号8!を直接戚はNO
T回路により屓転させて正弦波rWM信号Bpとして出
力する出力回路である0w13図は、上記正弦波PWM
信号BpによってトッンジスタTr1乃至Triをスイ
ッチングすることにより得られるインバータ主回路1の
出力周波数fと出力電圧Vとの関係を示したものであり
、同図中二点鎖線で示されているのが所定のV/f曲線
である。この第5図から理解されるように、出力電圧V
は、設定され九出力周波数f1  に対してVl。
f2 に賞してVl、・・・:・・というように周波数
f1〜fnと一定の比関係を保ったv1〜Vn間でデジ
タμ的に変化するようになp1以て上記インバータ主回
路1の出力電圧Vによって交流電動機の定トμり運転が
可能になる。
背景技術の間一点 上記し九構成によれば、インバータ主回路1の出力周波
数f及び出力電圧V管温度、圧力9時間等の外部条件に
応じて変えようとする場合に、出力周波数fと出力電圧
Vとが一対一の対応間係で一義的に決まってしまう九め
、特に*荷となる交流電動機を一定周波数下で強めtた
は弱めの界磁で運転することが不可能になる。斯ような
特性を変えての運転を実現するために、KOMP□銃み
出し誉地及び読み出し速度を個別に変える構成4考えら
れているが、この構成ではインバータ主回路1の出力周
波数に合致したスイッチング周波数が得られなくな夛、
負荷である交流電動機を最適条件で運転できなくなる欠
点がある。
発明の目的 本発明の目的は、負荷である交流電動機の速度を外部条
件に応じて変えるように制御する場合に、夫々の条件に
対して交流電動機の特性を#ii1由に変え、且つ該交
流電動機を常に最適条件で運転することが可能になるイ
ンバータの制御装置を提供するにある。
発明の概要 木兄明鉱、外部条件に応じた情報信号を受は九と自にP
WM@9を演算する演算部と、この演算部による1屑期
分OPWM信号の演算が終了し九と盲にそのデータをl
ll11の記憶部からIll!2の記憶部へ転送すると
共にこのデータ転送期間以外は上記各記憶部間をし中断
状部にする転送制御部とを設け、前記第2の記憶部に記
憶され九PWM信号によってスイッチング素子をオンオ
フさせるように構成したものである。
発明の実施例 以下、本発明の一実施例について第1図及び第4図乃至
第9図を参照しながら説明する。
第4図は、トランジスタTr1乃至Tr6の各ベースb
1乃至b6に与える正弦[PWM信号を合成するための
一般的な方法を説明するためのものでToシ、同図(a
)には三角波信号8!及びこの三角波信号8テと比較さ
れる三相の正弦波信号8tr、8v。
8Wを示し、同図(b)には例えばトランジスタTr1
0ペースb1 に与えられるベース信号8b1t−示す
この@4図において、正弦波信号8Uの1周期に3n個
(n=1.5,5,7.=1’三角波信号8!を搬送波
信号として内挿して両者を比較し、811>8! なら
ば「OJ、8σり8!ならば「1」として得られるもの
がベース信号8btである。また、トランジスタ’I’
rz及びTrsのベースb2及びbsに夫々与えられる
ベース信号8bt及び8bjは、正弦波信号8σと位相
がτπずつずれた正弦波信号Sv。
8W及び搬送三角波信号8!七夫々比較することにより
得られ、トランジスタTri乃至Tr6のベースb4乃
至b6に夫々与えられるペース信号8ba乃至8biは
、夫々前記ベース信号8b1乃至8biの共役信号とし
て得られ、斯ようにして得られ九ペース信号8b<乃至
8b6によって前記正弦波PWM信号が形成される。こ
のとき、正弦波信号8tr、8マ。
8Wの最大iIを固定して三角波信号8!の最大値を変
化させ、或はこの逆を行なうことにより正弦[PWM信
号のパターンが父わるからインバータ主回wt1の出力
電圧が変わることになる。
一方、上述と同様の手段によって正弦fjtPWM信号
をデジタル的に得ゐ方法について説明する。
この場合、正弦波信号8tr、 8v、 8vの波形は
量子化されてILonに記憶されるものであり、その1
屑期に内挿される三角波fil#にヲインバータ主回路
1の出力周波数に合わせて例えば「27,45.81」
の6櫨艙選定したとすると、正弦波信号8cr。
8v、8vの1肩期分を上記r27,45,81Jの最
小公倍数「405Jの4倍に相当し7t1620等分し
てその1620点でとられる値を量子化してその全量子
化値を時系列に沿った順で記憶させておく。を良、三角
波信号8!の波形線、適当な上限値、下限値及びインフ
レメンF量、デイクレメント量を決めて前記正弦波信号
8ty、 8v、 8vの1周期分t−等分した数「1
620」に対応した回数アップカウント及びダウンカウ
ントを繰返すことにより得られる。そして、このように
搬送三角妓會得るために1ステツプカウントする毎にR
Ojtから正弦波信号8a、 8v、 8vの量子化1
1t−読み出してそのカウント値とデジタμ比較し、斯
ような動作を正弦波信号8U、 8V、 8Wの1周期
分(16201jll)#り返すことによって正弦波P
WM信号を得ることができる。
本寮施例では上述したデジタル的に正弦紋PWM信号を
得る方法を採用しているが、その方決について@5図に
従って説明する。但し、第5図においては理解を容JI
:IVcするために、正弦波信号8tr。
8v、 8v −−=−!の各半周期分のみをアナログ
的に示した。この場合、前述し九ように正弦波信号8t
r、 Sv、 8vは量子化してROMに記憶させ、三
角波信号BTはマイクロコンピュータのレジスタで適当
な上限値、下限値及びインクレメント量、ティクレメン
ト量をもってアップカウント及びダウンカウントすれば
得ることができる。このとき、上記マイクロコンピュー
タによって正弦波PWM信号を得るためのデジタル比較
を4行なわせようとすると、マイクロコンピュータのレ
ジスタは8ピツtでも「256Jまでの整数値しかとれ
ないために、正弦波信号8U、8マ、8vを量子化して
ROMに記憶させる場合にその正弦波信号8tr。
8v、 8vの正、負領域をそのまま記憶させ友のでは
、量子化値の最大値が半減(レジスタが8ビツトの場合
r128Jに対応し丸値に半減)シ、この九め、正弦波
値$8tr、8マ、8wの最大値或は三角波信4j 8
 tの最大値を変化させて正弦波PWM信号のパターン
を変えるときに、その淀化幅が小さくなってしまって多
種類の正弦波PWM信号t−得られなくなる。本実施例
では、正弦波信号8tr、 8v、 8vの正領域はそ
のまま記憶し、負領域はその絶対値を記憶するようにし
てお)、従って第5図(a) K示す如く、正弦波信号
8Uは0〜18o0 の範囲でそのまま量子化されて記
憶され、正弦波信号8Yは0〜120° の範囲でその
絶対値1が量子化されて記憶されると共に120〜18
0’  の範囲でそのtま量子化されて記憶され、正弦
波信号8wは0〜606 の範囲でその11量子化され
て記憶されると共に60〜180” の範囲でその絶対
値8Wが量子化されて記憶されている。tた、三角波信
号8!も同様に負領域を正領域へ折り返し良如き形状の
波形として得るようにしている。縛ち、斯ようなff形
は、レジスタによるアップカウント及びダウンカウント
によって三角波信号・むを得るときにそのカウント時の
下限値を零に設定すれば得られる。ここで、元々正領域
に存する三角波信号を8rt、負領域に存し九三角波信
号を8!2とすると、三角波信号8f+、8を叩とtr
、v、w各相の正弦波値47j8υ、 8v、 8v、
 8W、 8Wとのデジタル比較は@5図(b)にrI
J戚は「T」(但し、Xは比較結果値)で示す組合せの
み行なえば良い。即ち、0〜60@  の範囲で正弦波
信号8U、 Sv、 Svと三角波信号8!1とをデジ
タル比較する場合、正弦波信号8vと三角波信号8!1
とは本来交点を持九ないからその比較結果は常に「0」
となるべきであシ、従って正弦波信号Iと三角波信号8
T1とのデジタル比較は不要とな9、本来互の交点を持
つ正弦波信号8v、8v  と三角波信号8!1とだけ
をデジタル比較すれば良い。同じく0〜60° の範囲
で正弦波信号8tr、 8v、 8vと三角波信号8!
2とをデジタル比較する場合、正弦波信号8tr、8v
と三角波信号8!との比較結果は常にrOJ (= r
IJ )となるべきであるから正弦波信号8U、8マと
三角波信号8!!とのデジクル比較線不要であり、本来
互の交点を持つ正弦波信号lと三角波信号8!2とのみ
デジタル比較すれば良い。このとき、単に正弦波信号B
y、8マ、8vと三角波信号8!1.8tzとの差が正
か負かでデジタル比較が行なわれる場合には、三角波信
号8!意との比較結果値Xはその共役値iを採用するこ
とになる0次に、60〜120° の範囲において、正
弦波信号8tr、 F、 8vと三角波信号st1.s
!意とをデジタル比較する場合には、正弦波信号8Uと
三角波信号8!1とのデジタル比較及び正弦波信号6.
6 と三角波信号8!2とのデジタル比較のみを夫々行
なえば良く、この場合、三角波信号8!宜との比較結果
値Xはその共役値Xを採用し、三角波信号8!2と正弦
波信号8Uとの関係はその比較を待つまでもなく rO
J (=rIJ)となる。さらに120〜180@ の
範囲においても上述と同様のデジタル比較を行なえば良
く、斯ようにして得られたO〜180’  の範囲のデ
ータの共役値を取れば180〜560° の範囲での必
要なデータが得られ、斯ようなデータによって1屑期分
の正弦dFWM信号を形成できる。このとき、本実施例
では0〜60° の範囲での比較結果を凰ムMに記憶し
、この記憶データt−RAM内で転送することによlO
の60〜560° の範囲のデータを求めるようにして
いる。即ち、0〜60°の範囲において得られた各相の
データを夫々Dtr、 Dv、Dwとした場合、0〜1
80° の範囲における各相のデータのうち、U相のデ
ータは60c′区間毎にDv、 −Dv、 Dvを順次
合成することによシ得られ、■相のデータは60″ 区
間毎にDv、 −Dw。
Du を亀次合成することにより得られ、W相のデー4
fi60° 区間毎ic Dw 、 −Dty、 Dv
を順次合成することにより得られる。そして、斯ように
得られ九〇〜180° の範囲の各データの共役値を取
れば180〜660° の範囲での必要なデータを得る
ことができる。勿論、例えばθ〜30′″ 、0〜90
° の範囲で前述のデジタル比較によりデータを得、こ
のデータを合成するようにしても良く、0〜360° 
の範囲全域にわたってデジタル比較するようにしても良
い。
次に以上のように正弦fItPWM信fを得るためのア
ルゴリズム1*真する本東施例の具体的な構成について
1g6図乃至第8図も参照して説明する。
第6図に゛は演算部九る0PU11等で構成され九マイ
クロコンピュータを含んで成る制御回路12の構成がブ
ロック的に示されている。この1B6図において、84
 ij外部条件に応じ九情報信号で、この情報信号84
i;i、温度、圧力1時間等のファクターを含んだ信号
或はインバータ主回路1の出ナリコード信号である。仁
の情報信号8番は、入出力ポート15及びデータバスB
1を介して8ビツトの前記(3PU11に送られる。C
PU11は、上記情報信号86が入力され九ときのみ皺
情報信号84に見合つ九インバータ主図路1の出力周波
数及び出力電圧を演算し、その演算結果に応じた出力周
波数及び出力電圧を得る喪めに必要な正弦t1.PWM
@号を前述した方法により形成するぺく、その出力周波
数に応じた正弦波1屑期分に内挿される搬送三角波の個
数並びに図示しないレジスタによるアップカウント及び
ダウンカウント時の上限値、インクレメント量、デイク
レメント量(下@値は零>tセットする。14はROJ
ilであル、このllLOM14には、情報信号84に
見合ったインバータ主回路1の出力周波数及び出力電圧
1−得るためのブログヲム、前述し九正弦波信号8 a
、 B y。
8W と三角波信号、9tとのデジタル比較及びその比
較結果at−@1の記憶部たる第1のRAM15に記憶
してその記憶データを該@1のRAMI 5内で転送す
ることによシ正弦波PWM@号を得るためのプログラム
、正弦波信号8v、 8v、 8v(第5m (&)参
照)の前述し喪量子化データ等が夫々記憶されている。
そして、上記CPU11.入出カポ−)11 ROM1
4.第1の口」15はデータバスB1及びアトV 、X
 /<スBL Baにより結ばれている。まえ、87は
インバータ主囲路1の出力周波数音決定するための8ビ
ツトの7<イナリコード信号であり、これはC!PUI
 1による1屑期分の正弦波PWM信号の演算処理終了
後に該CPU11からパスフィンB1及び入出力ポート
13を介して出力される。このバイナリコード信号87
カ入力されるV−)マ〃チプフイヤ16は、発振器17
から出力されるクロック信号8@の周波数がインバーl
主回路1の出力周波数に対して所定の比関係となるよう
に制御するためのもので、上記クロック信号8@O屑波
数をバイナリコード信号87に応じ九分周比で変化させ
て新たなりロック信号81を出力する。1Bは上記クロ
ック信号8・aをカランFするデータ読み出し用カウン
タ九る1620進バイナリカウンタ、19はノ(イナリ
カウンタ18からの出力信号Sv (〕(イナリカウン
タ18のカウント内賽に対応する)t−アトV7−パヌ
/Batl−介してアドレス信号として受ける第2の記
憶部たる@2の81Mである。この@2の111M19
には、11g10凡ムM15内でのデータ転送が終了し
て該第1の凡ムM15に1周期分の正弦波PWM信号の
データが記憶されたと龜にそのデータが後述する転送制
御部20の一部をなす切換回路たるデータバッファ21
t−介して転送され、斯ような転送データが@2のRA
M1901〜1620着地に記憶される。そして、wg
2のRAMI9は、出力信号8!によりアドレス指定さ
れた記憶データを順次PWMノ(ターン信$gsoとし
て出力し、斯かるPWMノリーン償号fi1oの出力を
新たな転送データを受ける壕で継続する。、22は上1
c! P W Mパターン信号810及び第1のRAM
15からの転送fM号を一時的に記憶するラッチでTo
9、このラッチ22に記憶され九P W M /(ター
ン信号51oは遅延回路25t−介して順次出力されて
トランジスタTr1乃至Tr6のスイッチング信号に供
される。
さて、以下においては第10RAMj 5及び第2の凡
人M19間のデータ転送を制御する前記転送制御部20
の詳細について格7図の機能ブロック図及び@8図のタ
イムチャートも参照しながら説明する。尚、この場合、
@7図中の各機能はCPU11C)プログツムにより−
4るようにしているが、この機能をハード的に得ても良
い。しかして、811は、0PUI 1による正弦波P
WM信号の演算処理が終了し、以て第1の凡人M15内
に1肩期分の正弦波PWM信号の配憶が完了されたとき
にその旨を示すためにCFUl 1から出力される信号
であり、この信号811が出力されると第1のフリップ
フロップ24がセットされ、これに応じて窮2の7リツ
プフロツプ25のデータがセットされる。この後、前記
1620進のバイナリカウンタ18からキャリー信号8
12が出力されると、12のフリップフロップ25がセ
ットされ、これに応じて第1のプリップフロップ24が
リセットされる。そして、バイナリカウンタ18が「1
6201tでOカウントを開始し、このカウントによ9
次のキャリー信号812が出力されるまで第2のフリッ
プフロップ25のセット状態が継続される。26.27
ti切換回路たる5ステート形(「DJ、NJ、rハイ
インピーダンス」)のバッファで、これらは第2の7リ
ツプフロツデ25のセット、リセット状態に応じてアド
レスバスB2゜Bs 及びバイナリカウンタ18からの
出力信号8tが流れるアドレスバスB4f第1のRAM
15Oアドレス端子Aに対して遍択的に結合させるため
のものである。卸ち、(3PU11がKOM14及び格
1のRAM15との間で正弦fiPWM信号の演算処理
を行なっている期間中には1IIJ1の凡人M15のア
ドレス端子人に対してアドレスバスB!。
Bs が結合され、アドレスバスB4  は切離すれる
次に0PUj jにおける正弦波PWM信号の演算処理
が終了したときに前記信号811が出力されて@2のフ
リップフロップ25が前述の如くセットされると、第1
の81M15のアドレス端子に対してアドレスバスB4
が結合され、アドレスバスB2. Bsは切離される。
28は切換回路たる5ステート形のデータバッファであ
り、このデータバッファ28及び前記データバッファ2
1は、第2のフリップフロップ250セツト、リセット
状態に応じてデータバスB1 及び第1のRAM15と
第2の凡人M19.フツチ21との間を結ぶデータバス
BsをIf!1の81M15のデータ端子Bに対して選
択的に結合させるためのものである。
尚、転送制御部20は、上記したデータバッファ21.
26,27.28及び第1.第2の7リツプフロツプ2
4.25によ!l#l成される。81墨はバイナリカウ
ンタ1Bからの出力信号89の最下位のさらに1ビツト
下の信号(パイナリカウン!18の出力端子Q1〜Q1
zのうちQ2〜Qszからの出力を出力信号Byとした
場合には出力端子Q1からの信号、本寮施例では出力端
子Q1〜Q12からの出力を出力信号8tとしたから、
この場合にはバイナリカウンタ1Bのクロック入力であ
るクロック信号8・1)は、単安定マルチバイブレータ
29により遅砥され良信号と論理オアがとられ、七〇m
mオフ信!814[第20RAM19tl)チップセレ
クト端子6 に与えられる。ま九、上記信号814はw
!I2のプリップ70ツブ25の出力端子Qからの信号
と論理オアがとられ、その論理オア信号8nはさらに0
PU11111のチップセレクト信号814と論理アン
ドがとられ、斯ようにして得られる論理アンド信号81
7は第1の凡人M15のチップセレクト端子0に与えら
れる。さらにa配信t814を単安定マルチバイブレー
タ50により遅嬌させた信号816は、第2の凡−87
リツププロツプ25の出力端子Qからの信号と一塩オア
がとられ、その論理オア信号81!は第2の凡人M19
のフィト端子−プル端子靜に与えられる。上記のような
一連の信号の入出力タイミングを第8図に示した。
以上述べた動作を費約すると以下のようになる。
即ち、制御回路12に対して外部条件に応じ九情報信号
S4が入力されると、CPU11[、その情報信号86
に見合つ九インバータ主回路1の出力周波数を決定する
と共に、三角波信号の内挿個数並びKその三角波信号の
波形を形成するためのアップカウント及びダウンカウン
ト用の上限値。
インクレメント量、グイクレメント量等のバフメータを
夫々決定する。そして、(EPUl 1は、上記パラメ
ータに沿ってレジスタによりアップカウント及びダウン
カウントを行ない、そのカウン゛ト値(三角波信号の量
子化値に対応)をROM14に予め量子化して記憶し九
三相正弦波信号の60゜区間分のデータと順次デジタμ
比較し、その比較結果を次々と第1の81M15に転送
して記憶させる。第1の凡ムM15に60° 区間分の
比較データ−1tE記憶8れ%と、0PLJ11U、上
記60゜区間分の記憶データを第1の8ムM15内で転
送することにより残り060〜!160° の範囲のデ
ータを求めて1屑期分の正弦波PWM信号を決定し、こ
の正弦波PWM償号を賂1の凡ムM15に記憶させる。
このように(3PU11による111期分の正弦波PW
M信号の演算が終了すると、該CPU11d、第1の五
ムM15内に1屑期分の正を出力して転送制御部20に
与えると共に、インバータ主回路1の出力層ijt数を
決定するバイナリコード信号87をレーFマルチデフイ
ヤ16に与える。すると、第1の且ムM15に記憶され
九1周期分の正弦波PWMp号が転送制#s20によっ
て@2のRAM19の同一アドレスへ転送され、このと
き上記のように転送される正弦波PWM([1号はフツ
チ22及び遅延回路23を介してインバータ主回路1に
与えられる。そして@1の凡ムM15から@2のRAM
19に対するデータの転送が終了すると、転送制御部2
0によって両ルムM15及び19間がし+断状紬になさ
れ、@2の8ムM19に記憶された正弦波Pwm@gが
レートマ〜チプフイヤ16からのクロック*V8・&を
カウントするパイナリカウン!18の出力信号89によ
って次々とテ、、ドレス指定されて読み出され、このよ
うに読み出された正弦波PWM信号はフッチ22及び遅
延回路23i介して次々とインバータ主回路1に与えら
れ、以て該インバータ主回路1から交流出力が得られる
ようになる。
上記し友寮施例によれば、外部条件に応じ友情帷信号8
60入力によってその情報信号84に見合つ九正弦波P
WM信号を演算するCPU11、このCPU11が演算
し九1肩期分の正弦波PWMl1号を一時的に記憶する
第1の凡ムM15、と(2)@10RムM15から転送
される1周期分の正弦波信号を一時的に記憶する@2の
RAMj9゜0PUI 1による1周期分の正弦波PW
M@号の演算が終了したときに第1の8ムM15がら第
2oILAM1?ヘデー!転送すると共にこのデータ転
送期間以外は各凰ムM15.19間をし中断状態にする
転送制御部20を夫々設け、第2の凡ムM19に記憶さ
れ九正弦波PWM信号をインバータ主回路1に与える構
成としている。この構成の結電、fJ[111s20e
C!2テ@1 )RAM15及び1g2の8ムM19閣
がし中断されている期間KOPU11 、ROM14及
び第1の凰ムM19等によって新たな外部条件に応じ九
インバータ主回路1の出力周波数(負荷である交流電動
機の適度)を得るための正弦波PWM信号を形成するこ
とができ、従ってインバータ主回路1の出力周波数と出
力電圧との関係が従来のように一対一に一義的に決まっ
てしまうことがなく、常に外部条件に適し九正弦波PW
M信号が得られるようになる。
このため、負荷となる交流電動機を−、定肩周波下で強
めまえは弱めの界磁で運転することも可能になシ、しか
もCPU11は情報信号86が入力されたときのみ正弦
波PWM信号の演算処理を行なう構成であるから、その
演算%m寮行中以外はCPU11を他の処理に有効利用
できる。また、本寮施例では、正弦波信号をROMj 
4に量子化して記憶する際にその正弦波信号の員領域は
絶対値を量子化し、且つこれに応じたm号処!lを行な
う構成としたので、三角波信号形成の次めのアップカウ
ント及びダウンカウント用のレジスタのビット数が小さ
い場合でも、正弦fiPWM伽号のパターンの変化幅を
大きくできて多槁顕の正弦波PWM!号を得ることかで
龜る。
尚、本発明は上記寮施例に限定されるものではなく、演
算部及び呵1.第2の記憶部の組合せを変更する等、そ
の要旨を逸脱しない範囲で種々変形して実施することが
できるi 発明の効果 本発明によれば以上の説明によって明らかなように、負
荷である交流電動機の速度を外部条件に応じて賛えるよ
うに制御する場合に、夫々の条件に対して交流電動機の
特性を自由に変え、且つ咳交流電動ll1t−常に最適
条件で運転することが可能になり、しか4PWM信号の
演算部の演算部の有効利用をも図シ得るインバータの制
御装置を提供することがで龜る。
【図面の簡単な説明】
第11!!Iは従来例及び本発明の詳細な説明するため
に示し友インバータ主回路の結線−1第2図は従来の制
御回路構成を示すブロック図、第5図は従来におけるイ
ンバータ出力電圧と周波数との関係を示すグラフ、第4
図は正弦波PWM償号を求める一般的な方法を示した図
、第5図は本発明で適ルし良正弦波PWM信号を求める
方法を示し次回、第6図は本発明の一実施例における制
御回路のブロック図、$7図は同実施例の転送制御部及
びその関係部分を示す図、1g8図は一実施例の信号の
流れを示すタイムチャートである。 図中、Trl乃至’f’riはトランジスタ(スイッチ
ング素子)、1はインバータ主回路、11はCPU(演
算部)、15は第1のRAM(第1の記憶部)、18は
バイナリカウンタ(データ読み出し用カウンタ)、19
は第2の凡人M(第2の記憶部)、20は転送制御部、
24は第1のフリップフロップ、25は第2のプリップ
フロップ、21126.27.28はデータバッファ(
切換回路)である。 1N3 図 V [4(i21

Claims (1)

  1. 【特許請求の範囲】 1、正蚊波信号と三角波信号とを比較してPWM信号を
    得、このPWM信号によってインバータ主回路内のスイ
    ッチング素子をオンオフさせて交流出力を得るようにし
    友インバー!の制御装置において、外部条件に応じ九情
    報信号を受けその情報信号に従ってインバー!主回路の
    出力周波数及び前記三角波信号の波形を決定すると共に
    その三角波信号と予め量子化して記憶された前記正値波
    信号とをデジタル比較すゐことにより1周期分の1’W
    M信号を演算する演算部と、この演算部によるPWM信
    号を一時的に記憶する1111の記憶部と、この$11
    1の記憶部から転送されるPWM信号を一時的に記憶す
    る112の記憶部と、前記演算部による1馬期分のPW
    M信号の演算が終了したと亀に前記第1の記憶部から1
    1!2の記憶部へデータ転送すると共にこのデータ@過
    期間以外は上記各記憶部間をしゃ断状態にする転送制御
    部とを備え、前記第2−の記憶部に記憶されたPWM信
    号により前記スイッチング素子をオンオフさせるように
    構成し九ことを特徴とするインバータの制御装置。 i 転送制御部線、第1の記憶部に1肩期分のPWM信
    号の記憶が完了され九ときに演算部によpセットされる
    @1の7リツデフロツデと、この第1のアリツブフロッ
    プの出力をデータとし且つ第1及び賂2の記憶部のデー
    タ読み出し用カウンタのキャリー信号により交互にセッ
    トリセットされるII2の7リツプフロツデと、この第
    2の7リツプフロツプの出力に基づいて前記演算部、賂
    1及び第2の記憶部間の結合状態を選択的に切換える切
    換回路とからなることを特徴とする特許請求の範囲1g
    1項に記載のインバータの制御装置。
JP56215007A 1981-12-28 1981-12-28 インバ−タの制御装置 Pending JPS58116075A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56215007A JPS58116075A (ja) 1981-12-28 1981-12-28 インバ−タの制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56215007A JPS58116075A (ja) 1981-12-28 1981-12-28 インバ−タの制御装置

Publications (1)

Publication Number Publication Date
JPS58116075A true JPS58116075A (ja) 1983-07-11

Family

ID=16665160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56215007A Pending JPS58116075A (ja) 1981-12-28 1981-12-28 インバ−タの制御装置

Country Status (1)

Country Link
JP (1) JPS58116075A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007074636A1 (ja) * 2005-12-27 2007-07-05 Kabushiki Kaisha Toshiba 出力信号生成装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007074636A1 (ja) * 2005-12-27 2007-07-05 Kabushiki Kaisha Toshiba 出力信号生成装置
JP2007181298A (ja) * 2005-12-27 2007-07-12 Toshiba Corp 出力信号生成装置
US7902881B2 (en) 2005-12-27 2011-03-08 Kabushiki Kaisha Toshiba Output signal generating device including output signal detecting unit

Similar Documents

Publication Publication Date Title
JPH0218031B2 (ja)
JPS58116075A (ja) インバ−タの制御装置
JPH07106969A (ja) アナログ/デジタル変換器
JPH0219021A (ja) ディジタルパルス幅変調回路
JPH0389868A (ja) インバータのデッドタイム補償回路
JPS6261175B2 (ja)
JPS6059776B2 (ja) パルス幅変調回路
JP2891602B2 (ja) ディジタル・シンセサイザ
JPS6130479Y2 (ja)
JPH0599947A (ja) 分周回路
JPS61251328A (ja) Pwm回路
KR200284464Y1 (ko) 전동기제어용 집적회로
JPS5914371A (ja) インバ−タ制御装置
JPH06120829A (ja) 逐次比較型adコンバータ
SU944065A1 (ru) Устройство дл управлени группой @ -фазных инверторов тока
JPH0715344A (ja) データ変換装置
JPH0746856A (ja) デジタル式pwm回路
JP2604740B2 (ja) アナログ−デジタル変換器
JPH0775474B2 (ja) 正弦波pwm波形発生装置
JPS61142970A (ja) 正弦波デ−タ発生方法
JPS6314497Y2 (ja)
JPS6028784A (ja) 誘導電動機の制御装置
JPH01129787A (ja) モータの速度制御装置
JPS62203566A (ja) パルス幅変調方式インバ−タの制御装置
JPH079445B2 (ja) 電圧判定回路