JP2009219242A - インバータの電流制御装置、インバータ、およびインバータの出力電流制御方法 - Google Patents
インバータの電流制御装置、インバータ、およびインバータの出力電流制御方法 Download PDFInfo
- Publication number
- JP2009219242A JP2009219242A JP2008060091A JP2008060091A JP2009219242A JP 2009219242 A JP2009219242 A JP 2009219242A JP 2008060091 A JP2008060091 A JP 2008060091A JP 2008060091 A JP2008060091 A JP 2008060091A JP 2009219242 A JP2009219242 A JP 2009219242A
- Authority
- JP
- Japan
- Prior art keywords
- current
- clock signal
- sampling
- inverter
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】A/Dコンバータの最大クロック周波数(最大サンプリング周波数)以上の速さで変化するインバータ出力電流波形を検出する。
【解決手段】2個のA/Dコンバータ(1)、(2)と、遅延回路21とを設ける。この遅延回路21により、電流検出器3により検出された電流信号Ioを遅延させ、遅延された電流信号Io´を生成する。そして、A/Dコンバータ(1)により、電流検出器3により検出された電流信号Ioをサンプリングし、A/Dコンバータ(2)より、遅延された電流信号Io´をサンプリングする。また、各A/Dコンバータ(1)、(2)には共通のサンプリング用のクロック信号CLKを入力する。これにより、個々のA/Dコンバータ(1)、(2)の最大クロック周波数以上の速さで変化するインバータ出力電流波形の変化を検出する。
【選択図】図1
【解決手段】2個のA/Dコンバータ(1)、(2)と、遅延回路21とを設ける。この遅延回路21により、電流検出器3により検出された電流信号Ioを遅延させ、遅延された電流信号Io´を生成する。そして、A/Dコンバータ(1)により、電流検出器3により検出された電流信号Ioをサンプリングし、A/Dコンバータ(2)より、遅延された電流信号Io´をサンプリングする。また、各A/Dコンバータ(1)、(2)には共通のサンプリング用のクロック信号CLKを入力する。これにより、個々のA/Dコンバータ(1)、(2)の最大クロック周波数以上の速さで変化するインバータ出力電流波形の変化を検出する。
【選択図】図1
Description
本発明は、A/Dコンバータ(Analog to Digital Converter)のサンプリング周波数以上の速さで変化するインバータ出力電流波形を検出することができるようにし、インバータ出力電流波形のサンプリング情報量を増加し、電流制御精度の向上を図ることができる、インバータの電流制御装置、該電流制御装置を有するインバータ、およびインバータの出力電流制御方法に関するものである。
図7は、交流電動機等の負荷(インダクタンス成分を含む負荷)に交流電流を流すインバータの電流制御装置の構成例を示す図であり、負荷4に流す交流電流Iをインバータ1Aにより制御する例を示したものである。
図7において、インバータ制御部100内の電流制御部101から出力される正弦波状の基準指令Is(インバータ出力電圧指令)のレベルと、三角波の搬送波Vcのレベルとをコンパレータ(CMP)102により比較し、PWM(Pulse Width Modulation)信号を生成し、このPWM信号により3相ブリッジ回路等で構成される出力回路2内のスイッチング素子をオン・オフ制御し、矩形波状のPWM電圧信号を生成して負荷4に印加し、負荷4に交流電流Iを流す。なお、制御対象となる負荷4は単相、または3相交流電動機等である。
この場合、負荷4に流れる電流Iが電流検出器3により電流信号Ioとして検出される。この電流信号Ioは、A/Dコンバータ11Aによりクロック信号CLKの周期Tでサンプリングされ、電流信号Ioをデジタル信号に変換した電流フィードバック信号Ifが生成される。この電流フィードバック信号Ifはインバータ制御部100内の電流制御部101に取り込まれる。
電流制御部101は、電流指令Irefと電流フィードバック信号Ifとを比較し、電流指令Irefと負荷4に流れる電流Iとが等しくなるように基準指令Is(インバータの出力電圧指令信号)を生成する。
なお、クロック信号CLKはクロック信号生成回路5により生成される。このクロック信号CLKを、A/Dコンバータ11Aに入力可能な最大クロック周波数(最大サンプリング周波数)に近い周波数(温度等の周囲環境や余裕度を勘案した周波数)にすることにより、A/Dコンバータ11Aにおけるサンプリング周波数を上げることができる。
図8は、電流信号Ioの波形とサンプリング点の例を示す図である。図8(A)は、A/Dコンバータ11Aのサンプリング用のクロック信号CLKを示し、図8(B)は、負荷4に流れる電流Iを電流検出器3により検出した電流信号Ioを示している。図8(B)に示すように、負荷4に流れる電流は、負荷4のインダクタンス成分により正弦波状の電流信号となる(正確には、負荷4に印加される電圧が矩形波状であるため、正弦波に鋸歯状のリップルが重畳された波形となる)。
この場合に、A/Dコンバータ11Aにおける電流信号Ioのサンプリングは、A/Dコンバータ11Aに入力されるクロック信号CLKに同期して行われる。例えば、図8(A)に示すクロック信号CLKの立上りエッジに同期してサンプリングが行われる。このため、サンプリング周波数とクロック信号の周波数とは等しくなり、●印で示す点がサンプリング点となる。
上述したように、従来のインバータの電流制御装置では、インバータ出力電流波形のサンプリングをA/Dコンバータのクロック信号に同期して行うために、A/Dコンバータに入力可能な最大クロック周波数以上の速度で波形のサンプリングを行うことはできない。このためクロック周波数より速い出力電流波形の変化は検出することができず、電流制御精度の向上が図れないという問題点があった。
本発明はこのような問題を解決するためになされたもので、その目的は、サンプリング回路として使用されるA/Dコンバータの最大クロック周波数(最大サンプリング周波数)以上の速さで変化するインバータ出力電流波形の変化を検出することができるようにし、インバータ出力電流波形のサンプリング情報量を増加し、電流制御精度の向上を図ることができる、インバータの電流制御装置、該電流制御装置を有するインバータ、およびインバータの出力電流制御方法を提供することにある。
本発明は上記課題を解決するためになされたものであり、本発明のインバータの電流制御装置は、負荷に流れる交流電流を制御するPWMインバータの電流制御装置であって、前記負荷に流れる電流を検出する電流検出器と、前記電流検出器により検出された電流信号をサンプリングするためのクロック信号を生成するクロック信号生成回路と、前記電流検出器により検出された電流信号を所定の時間だけ遅延させる遅延回路と、前記電流検出器により検出された電流信号を前記クロック信号によりサンプリングし、第1のサンプリング点として読み込む第1のA/Dコンバータと、前記遅延回路により遅延された電流信号を前記クロック信号によりサンプリングし、追加されたサンプリング点として読み込む第2のA/Dコンバータとを有するサンプリング回路と、前記第1のサンプリング点および前記追加されたサンプリング点の信号を基に、前記インバータの出力電圧を制御して前記負荷に流す電流を制御する電流制御部と、を備えることを特徴とする。
上記構成からなる本発明のインバータの電流制御装置では、電流検出器により検出された電流信号を所定の時間だけ遅延させる遅延回路を設ける。また、前記電流検出器により検出された電流信号を、第1のサンプリング点として読み込む第1のA/Dコンバータと、遅延回路により遅延された電流信号を追加されたサンプリング点として読み込む第2のA/Dコンバータとを設ける。そして、各A/Dコンバータにより読み込まれた第1のサンプリング点および追加されたサンプリング点の信号を基に、負荷に流す電流を制御する。
これにより、個々のA/Dコンバータの最大クロック周波数(最大サンプリング周波数)以上の速さで変化するインバータ出力電流波形の変化を検出することができるようになる。また、インバータ出力電流波形のサンプリング情報量を増加し、電流制御精度の向上を図ることができる。
上記構成からなる本発明のインバータの電流制御装置では、電流検出器により検出された電流信号を所定の時間だけ遅延させる遅延回路を設ける。また、前記電流検出器により検出された電流信号を、第1のサンプリング点として読み込む第1のA/Dコンバータと、遅延回路により遅延された電流信号を追加されたサンプリング点として読み込む第2のA/Dコンバータとを設ける。そして、各A/Dコンバータにより読み込まれた第1のサンプリング点および追加されたサンプリング点の信号を基に、負荷に流す電流を制御する。
これにより、個々のA/Dコンバータの最大クロック周波数(最大サンプリング周波数)以上の速さで変化するインバータ出力電流波形の変化を検出することができるようになる。また、インバータ出力電流波形のサンプリング情報量を増加し、電流制御精度の向上を図ることができる。
また、本発明のインバータの電流制御装置は、前記サンプリング回路は複数(n個)のA/Dコンバータにより構成され、前記遅延回路は複数(n−1個)の遅延回路により構成されると共に、前記クロック信号の周期T以下の時間を最大遅延時間として、それぞれの遅延時間が順次増加するように設定され、前記A/Dコンバータは、前記電流検出器により検出された電流信号がそのまま入力される1個のA/Dコンバータと、前記遅延回路により遅延された電流信号が入力されるn−1個のA/Dコンバータとで構成されるとともに、前記各A/Dコンバータには前記サンプリング信号生成回路から出力されるクロック信号が共通のサンプリング用のクロック信号として入力されることを特徴とする。
上記構成からなる本発明のインバータの電流制御装置では、複数(n個)のA/Dコンバータと、それぞれの遅延時間が順次増加するように設定された複数(n−1個)の遅延回路とを設ける。この遅延回路により、電流検出器により検出された電流信号を遅延させ、異なる遅延時間を持つ電流信号を生成する。そして、A/Dコンバータを、電流検出器により検出された電流信号がそのまま入力される1個のA/Dコンバータと、遅延回路により遅延された電流信号が入力されるn−1個のA/Dコンバータとで構成するとともに、各A/Dコンバータには共通のサンプリング用のクロック信号が入力されるように構成する。
これにより、個々のA/Dコンバータの最大クロック周波数(最大サンプリング周波数)以上の速さで変化するインバータ出力電流波形の変化を検出することができるようになる。また、インバータ出力電流波形のサンプリング情報量を増加し、電流制御精度の向上を図ることができる。
上記構成からなる本発明のインバータの電流制御装置では、複数(n個)のA/Dコンバータと、それぞれの遅延時間が順次増加するように設定された複数(n−1個)の遅延回路とを設ける。この遅延回路により、電流検出器により検出された電流信号を遅延させ、異なる遅延時間を持つ電流信号を生成する。そして、A/Dコンバータを、電流検出器により検出された電流信号がそのまま入力される1個のA/Dコンバータと、遅延回路により遅延された電流信号が入力されるn−1個のA/Dコンバータとで構成するとともに、各A/Dコンバータには共通のサンプリング用のクロック信号が入力されるように構成する。
これにより、個々のA/Dコンバータの最大クロック周波数(最大サンプリング周波数)以上の速さで変化するインバータ出力電流波形の変化を検出することができるようになる。また、インバータ出力電流波形のサンプリング情報量を増加し、電流制御精度の向上を図ることができる。
また、本発明のインバータの電流制御装置は、負荷に流れる交流電流を制御するPWMインバータの電流制御装置であって、前記負荷に流れる電流を検出する電流検出器と、前記電流検出器により検出された電流信号をサンプリングするためのクロック信号を生成するクロック信号生成回路と、前記クロック信号を所定の時間だけ遅延させたクロック信号を生成する遅延回路と、前記クロック信号生成回路から出力されるクロック信号により前記電流信号をサンプリングし、第1のサンプリング点として読み込む第1のA/Dコンバータと、前記遅延回路により遅延させたクロック信号により前記電流信号をサンプリングし、追加されたサンプリング点として読み込む第2のA/Dコンバータとを有するサンプリング回路と、前記第1のサンプリング点および前記追加されたサンプリング点の信号を基に、前記インバータの出力電圧を制御して前記負荷に流す電流を制御する電流制御部と、を備えることを特徴とする。
上記構成からなる本発明のインバータの電流制御装置では、電流検出器により検出された電流信号をクロック信号によりサンプリングし、第1のサンプリング点として読み込む第1のA/Dコンバータと、前記クロック信号を所定の時間だけ遅延させたクロック信号により前記電流信号をサンプリングし、追加されたサンプリング点として読み込む第2のA/Dコンバータとを設ける。そして、A/Dコンバータにより読み込まれた第1のサンプリング点および追加されたサンプリング点の信号を基に、負荷に流す電流を制御する。
これにより、個々のA/Dコンバータの最大クロック周波数(最大サンプリング周波数)以上の速さで変化するインバータ出力電流波形の変化を検出することができるようになる。また、インバータ出力電流波形のサンプリング情報量を増加し、電流制御精度の向上を図ることができる。
上記構成からなる本発明のインバータの電流制御装置では、電流検出器により検出された電流信号をクロック信号によりサンプリングし、第1のサンプリング点として読み込む第1のA/Dコンバータと、前記クロック信号を所定の時間だけ遅延させたクロック信号により前記電流信号をサンプリングし、追加されたサンプリング点として読み込む第2のA/Dコンバータとを設ける。そして、A/Dコンバータにより読み込まれた第1のサンプリング点および追加されたサンプリング点の信号を基に、負荷に流す電流を制御する。
これにより、個々のA/Dコンバータの最大クロック周波数(最大サンプリング周波数)以上の速さで変化するインバータ出力電流波形の変化を検出することができるようになる。また、インバータ出力電流波形のサンプリング情報量を増加し、電流制御精度の向上を図ることができる。
また、本発明のインバータの電流制御装置は、前記サンプリング回路は複数(n個)のA/Dコンバータにより構成され、前記遅延回路は複数(n−1個)の遅延回路により構成されると共に、前記クロック信号の周期T以下の時間を最大遅延時間として、それぞれの遅延時間が順次増加するように設定され、前記A/Dコンバータは、前記クロック信号生成回路から出力されるクロック信号によりサンプリングを行う1個のA/Dコンバータと、前記遅延回路により遅延されたクロック信号によりサンプリングを行うn−1個のA/Dコンバータとで構成されるとともに、前記各A/Dコンバータには前記電流信号が共通のサンプリング対象信号として入力されることを特徴とする。
上記構成からなる本発明のインバータの電流制御装置では、複数(n個)のA/Dコンバータと、それぞれの遅延時間が順次増加するように設定された、複数(n−1個)の遅延回路とを設け、この遅延回路により異なる遅延時間を持つクロック信号を生成する。そして、A/Dコンバータを、クロック信号生成回路から出力されるクロック信号がそのまま入力される1個のA/Dコンバータと、遅延回路により遅延されたクロック信号が入力されるn−1個のA/Dコンバータとで構成するとともに、各A/Dコンバータに対し、電流検出器により検出された電流信号を共通のサンプリング対象信号として入力する。
これにより、個々のA/Dコンバータの最大クロック周波数(最大サンプリング周波数)以上の速さで変化するインバータ出力電流波形の変化を検出することができるようになる。また、インバータ出力電流波形のサンプリング情報量を増加し、電流制御精度の向上を図ることができる。
上記構成からなる本発明のインバータの電流制御装置では、複数(n個)のA/Dコンバータと、それぞれの遅延時間が順次増加するように設定された、複数(n−1個)の遅延回路とを設け、この遅延回路により異なる遅延時間を持つクロック信号を生成する。そして、A/Dコンバータを、クロック信号生成回路から出力されるクロック信号がそのまま入力される1個のA/Dコンバータと、遅延回路により遅延されたクロック信号が入力されるn−1個のA/Dコンバータとで構成するとともに、各A/Dコンバータに対し、電流検出器により検出された電流信号を共通のサンプリング対象信号として入力する。
これにより、個々のA/Dコンバータの最大クロック周波数(最大サンプリング周波数)以上の速さで変化するインバータ出力電流波形の変化を検出することができるようになる。また、インバータ出力電流波形のサンプリング情報量を増加し、電流制御精度の向上を図ることができる。
また、本発明のインバータは、負荷に流れる交流電流を制御するPWMインバータであって、前記負荷に流れる電流を検出する電流検出器と、前記電流検出器により検出された電流信号をサンプリングするためのクロック信号を生成するクロック信号生成回路と、前記電流検出器により検出された電流信号を所定の時間だけ遅延させる遅延回路と、前記電流検出器により検出された電流信号を前記クロック信号によりサンプリングし、第1のサンプリング点として読み込む第1のA/Dコンバータと、前記遅延回路により遅延された電流信号を前記クロック信号によりサンプリングし、追加されたサンプリング点として読み込む第2のA/Dコンバータとを有するサンプリング回路と、前記第1のサンプリング点および前記追加されたサンプリング点の信号を基に、前記インバータの出力電圧を制御して前記負荷に流す電流を制御する電流制御部と、を備えることを特徴とする。
上記構成からなる本発明のインバータでは、電流検出器により検出された電流信号を所定の時間だけ遅延させる遅延回路を設ける。また、前記電流検出器により検出された電流信号を、第1のサンプリング点として読み込む第1のA/Dコンバータと、遅延回路により遅延された電流信号を追加されたサンプリング点として読み込む第2のA/Dコンバータとを設ける。そして、各A/Dコンバータにより読み込まれた第1のサンプリング点および追加されたサンプリング点の信号を基に、負荷に流す電流を制御する。
これにより、個々のA/Dコンバータの最大クロック周波数(最大サンプリング周波数)以上の速さで変化するインバータ出力電流波形の変化を検出することができるようになる。また、インバータ出力電流波形のサンプリング情報量を増加し、電流制御精度の向上を図ることができる。
上記構成からなる本発明のインバータでは、電流検出器により検出された電流信号を所定の時間だけ遅延させる遅延回路を設ける。また、前記電流検出器により検出された電流信号を、第1のサンプリング点として読み込む第1のA/Dコンバータと、遅延回路により遅延された電流信号を追加されたサンプリング点として読み込む第2のA/Dコンバータとを設ける。そして、各A/Dコンバータにより読み込まれた第1のサンプリング点および追加されたサンプリング点の信号を基に、負荷に流す電流を制御する。
これにより、個々のA/Dコンバータの最大クロック周波数(最大サンプリング周波数)以上の速さで変化するインバータ出力電流波形の変化を検出することができるようになる。また、インバータ出力電流波形のサンプリング情報量を増加し、電流制御精度の向上を図ることができる。
また、本発明のインバータの出力電流制御方法は、負荷に流れる交流電流を制御するPWMインバータの電流制御方法であって、前記負荷に流れる電流を検出する電流検出手順と、前記電流検出手順により検出された電流信号をサンプリングするためのクロック信号を生成するクロック信号生成手順と、前記電流検出手順により検出された電流信号を所定の時間だけ遅延させる遅延手順と、前記電流検出手順により検出された電流信号を前記クロック信号によりサンプリングし、第1のサンプリング点として読み込む第1のA/D変換手順と、前記遅延手順により遅延された電流信号を前記クロック信号によりサンプリングし、追加されたサンプリング点として読み込む第2のA/D変換手順と、前記第1のサンプリング点および前記追加されたサンプリング点の信号を基に、前記インバータの出力電圧を制御して前記負荷に流す電流を制御する電流制御手順と、を含むことを特徴とする。
上記手順を含む本発明のインバータの出力電流制御方法では、電流検出手順によりインバータ出力電流を検出し、遅延手順により、前記電流検出手順により検出された電流信号を所定の時間だけ遅延させる。電流信号をサンプリングして読み込む際に、第1のA/D変換手順(A/Dコンバータを使用したサンプリング手順)は、前記電流検出手順により検出された電流信号を、第1のサンプリング点として読み込むと共に、第2のA/D変換手順は、前記遅延手順により遅延された電流信号を追加されたサンプリング点として読み込む。そして、第1のサンプリング点および追加されたサンプリング点の信号を基に、負荷に流す電流を制御する。
これにより、A/D変換手順により電流信号をサンプリングして読み込む際に、A/Dコンバータの最大クロック周波数(最大サンプリング周波数)以上の速さで変化するインバータ出力電流波形の変化を検出することができるようになる。また、インバータ出力電流波形のサンプリング情報量を増加し、出力電流制御精度の向上を図ることができる。
上記手順を含む本発明のインバータの出力電流制御方法では、電流検出手順によりインバータ出力電流を検出し、遅延手順により、前記電流検出手順により検出された電流信号を所定の時間だけ遅延させる。電流信号をサンプリングして読み込む際に、第1のA/D変換手順(A/Dコンバータを使用したサンプリング手順)は、前記電流検出手順により検出された電流信号を、第1のサンプリング点として読み込むと共に、第2のA/D変換手順は、前記遅延手順により遅延された電流信号を追加されたサンプリング点として読み込む。そして、第1のサンプリング点および追加されたサンプリング点の信号を基に、負荷に流す電流を制御する。
これにより、A/D変換手順により電流信号をサンプリングして読み込む際に、A/Dコンバータの最大クロック周波数(最大サンプリング周波数)以上の速さで変化するインバータ出力電流波形の変化を検出することができるようになる。また、インバータ出力電流波形のサンプリング情報量を増加し、出力電流制御精度の向上を図ることができる。
本発明においては、複数のA/Dコンバータと複数に遅延回路を使用し、インバータ出力電流波形をA/Dコンバータによりサンプリングすると同時に、遅延回路により遅延されたインバータ出力電流波形もA/Dコンバータによりサンプリングするか、または、インバータ出力電流波形をクロック信号を基にA/Dコンバータによりサンプリングすると同時に、遅延回路により遅延されたクロック信号を基にインバータ出力電流波形をA/Dコンバータによりサンプリングするようにしたので、これにより、A/Dコンバータにおいて、逓倍したサンプリング周波数でサンプリングを行ったのと同等のサンプリング情報を得ることができる。このため、A/Dコンバータの最大クロック周波数(最大サンプリング周波数)以上の速さのインバータ出力電流波形の変化も検出することができるようになり、インバータ出力電流波形のサンプリング情報量が増加し、出力電流の制御精度を向上させることができる。
次に本発明を実施するための最良の形態について図面を参照して説明する。
[第1の実施の形態]
図1は、本発明の第1の実施の形態に係わるインバータの電流制御装置について説明するための図である。
図1に示すインバータ1の電流制御装置において、図7に示す従来のインバータ1Aの電流制御装置と比較して、構成上異なるのは、A/Dコンバータ(1)11と、A/Dコンバータ(2)12の2つのA/Dコンバータを使用する点と、電流検出器3により検出した電流信号Ioを遅延させる遅延回路21を追加した点である。インバータ制御部100、電流制御部101、比較器102、電流検出器3、負荷4、クロック信号生成回路5は、図7の場合と同様であり、重複した説明は省略する。
[第1の実施の形態]
図1は、本発明の第1の実施の形態に係わるインバータの電流制御装置について説明するための図である。
図1に示すインバータ1の電流制御装置において、図7に示す従来のインバータ1Aの電流制御装置と比較して、構成上異なるのは、A/Dコンバータ(1)11と、A/Dコンバータ(2)12の2つのA/Dコンバータを使用する点と、電流検出器3により検出した電流信号Ioを遅延させる遅延回路21を追加した点である。インバータ制御部100、電流制御部101、比較器102、電流検出器3、負荷4、クロック信号生成回路5は、図7の場合と同様であり、重複した説明は省略する。
なお、インバータ制御部100は、CPU(またはマイクロコントローラ)等で構成されており、インバータ制御部100内での電流制御はデジタル信号を処理することにより行われる。
図1において、A/Dコンバータ(1)11は、電流検出器3により検出した電流信号Ioを、クロック信号CLKに同期してサンプリングし、サンプリング点(第1のサンプリング点)の信号をデジタル信号により出力する。
A/Dコンバータ(2)12は、遅延回路21により遅延したインバータ出力電流の電流信号Io´を、クロック信号CLKの同期してサンプリングし、サンプリング点(追加されたサンプリング点)の信号をデジタル信号により出力する。
これにより、2つのA/Dコンバータ(1)、(2)により読み込まれたサンプリング点を合計すれば、A/Dコンバータのクロック周波数(サンプリング周波数)が2倍であるのと同等の電流検出が実現できる。
図2は、図1に示すインバータの電流制御装置におけるサンプリング動作について説明するための図である。図2(A)はA/Dコンバータのサンプリング用のクロック信号CLKを示している。また、図2(B)は、負荷4に流れる電流を電流検出器3により検出した電流信号Ioの波形を示し、図2(B)中の●印は、A/Dコンバータ(1)11によるサンプリング点を示している。
図2(C)は、電流信号Ioを遅延回路21により所定時間遅延させた電流信号Io´の波形を示す図であり、図中の×印は、A/Dコンバータ(2)12によるサンプリング点を示している。
図2(D)は、電流信号Io上のサンプリング点を示す図であり、A/Dコンバータ(1)11によりサンプリングされるサンプリング点の位置、およびA/Dコンバータ(2)12によりサンプリングされるサンプリング点の位置を示したものである。図2(D)に示すように、遅延回路21を設けて電流信号Ioを遅延させた電流信号Io´を生成することにより、現在の電流信号Ioのサンプリング点(●印のサンプリング点)に加えて、電流信号Io´のサンプリング点(×印のサンプリング点)を追加されたサンプリング点として読み込むことができる。すなわち、電流信号Ioにおいて、クロック信号の周期T内で得られるサンプリング点が1つ増えることになる。
したがって、図2(A)に示すクロック信号CLKが、図2(E)に示すように、2倍の周波数となった仮想クロック信号になったものとして考えることができる。
このように、本発明の電流制御装置においては、2つのA/Dコンバータを使用し、現在のインバータ出力電流波形のサンプリングすると同時に、遅延回路により遅延されたインバータ出力電流波形もサンプリングするようにしたので、2倍のサンプリング周波数でサンプリングを行ったのと同等のサンプリング情報を得ることができる。これにより、A/Dコンバータのクロック周波数(サンプリング周波数)以上の速さで変化するインバータ出力電流波形を検出することができるようになり、インバータ出力電流波形のサンプリング情報量が増加し、電流の制御精度を向上させることができる。
[第2の実施の形態]
第1の実施の形態では、2つのA/Dコンバータと、1つの遅延回路21を使用して、サンプリング点を2倍に増加させる構成例について説明したが、本発明の第2の実施の形態では、サンプリング点をn倍に増加させる構成例について説明する。
第1の実施の形態では、2つのA/Dコンバータと、1つの遅延回路21を使用して、サンプリング点を2倍に増加させる構成例について説明したが、本発明の第2の実施の形態では、サンプリング点をn倍に増加させる構成例について説明する。
図3は、本発明の第2の実施の形態に係わるインバータの電流制御装置の構成を示す図である。図3に示すインバータの電流制御装置が、図1に示す第1実施形態に係るインバータの電流制御装置と構成上、異なるのは、図1に示した第1実施形態のインバータの電流制御装置の2つのA/Dコンバータ(1)、(2)を、複数(n(n≧3)個)のA/Dコンバータ(1)11、A/Dコンバータ(2)12、・・・A/Dコンバータ(n)1nで構成し、また、複数(n−1個)の遅延回路(2)22、遅延回路(3)23、・・・遅延回路(n)2nを設けた点であり、他の構成は第1実施形態の電流制御装置と同様であるので、同一の要素には同一の符号を付し、重複する説明は省略する。
図3に示す構成例では、複数(n(n≧3))個のA/Dコンバータ(1)〜(n)と、複数(n−1個)の遅延回路(2)〜(n)を使用し、この遅延回路(2)〜(n)のそれぞれの遅延時間が、クロック信号の周期T以下の時間を最大遅延時間として、それぞれの遅延時間が順次増加するように設定する。そして、各遅延回路(2)〜(n)に対し、電流検出器3により検出した電流信号Ioを入力し、各遅延回路(2)〜(n)により、異なる遅延時間で遅延された電流信号Io´(2)〜Io´(n)を生成する。各遅延回路(2)〜(n)により遅延された電流信号Io´(2)〜Io´(n)は、対応するA/Dコンバータ(2)〜(n)にサンプリング対象波形として入力される。また、各A/Dコンバータ(1)〜(n)には、共通のサンプリング用のクロック信号CLKが入力される。
例えば、図4に示すように、クロック信号CLKの周期をTとした場合に、図4(A)に示すクロック信号CLKの周期Tをn等分し、遅延回路(2)〜(n)により、図4(B)に示す電流信号Ioを、T/nずつ遅延させる。
例えば、図4(C)に示すように、遅延回路(2)22においては遅延時間をT/nとし、電流信号IoをT/nだけ遅延させた電流信号Io´(2)を生成し、図4(D)に示すように、遅延回路(3)23においては遅延時間を2T/nとし、電流信号Ioを2T/nだけ遅延させた電流信号Io´(3)を生成する。また、図4(E)に示すように、遅延回路(n)における遅延時間を(n−1)T/nとし、電流信号Ioを(n−1)T/nだけ遅延させた電流信号Io´(n)を生成する。そして、各遅延回路(2)〜(n)により遅延された電流信号を、対応する各A/Dコンバータ(2)〜(n)に入力し、共通のサンプリング信号CLKによりサンプリングする。
このように、複数のA/Dコンバータと複数の遅延回路を使用し、現在のインバータ出力電流波形と、複数の遅延回路により遅延されたインバータ出力電流波形を共通のクロック信号により同時にサンプリングをするようにしたので、A/Dコンバータの数nに応じて、n逓倍されたサンプリング周波数(サンプリング周波数=クロック周波数×A/Dコンバータ数n)でサンプリングを行ったのと同等のサンプリング情報を得ることができる。これにより、A/Dコンバータのクロック周波数(動作周波数)以上の速さで変化するインバータ出力電流波形も検出することができるようになり、インバータ出力電流波形のサンプリング情報量が増加し、電流の制御精度を向上させることができる。
[第3の実施の形態]
第2の実施の形態では、複数(n個)のA/Dコンバータと、複数(n−1個)の遅延回路を使用し、電流検出器3により検出した電流信号Ioの波形を遅延させることにより、電流信号Ioのサンプリング点をn倍に増加させる構成例については説明したが、本発明の第3の実施の形態では、電流信号Ioを遅延させる代わりに、A/Dコンバータに入力するサンプリング用のクロック信号CLKを遅延させる例について説明する。
第2の実施の形態では、複数(n個)のA/Dコンバータと、複数(n−1個)の遅延回路を使用し、電流検出器3により検出した電流信号Ioの波形を遅延させることにより、電流信号Ioのサンプリング点をn倍に増加させる構成例については説明したが、本発明の第3の実施の形態では、電流信号Ioを遅延させる代わりに、A/Dコンバータに入力するサンプリング用のクロック信号CLKを遅延させる例について説明する。
図5は、本発明の第3の実施の形態に係わるインバータの電流制御装置の構成を示す図である。図5に示す第3実施形態に係るインバータの電流制御装置が、図3に示す第2の実施の形態に係わるインバータの電流制御装置と構成上、異なるのは、図3に示した、複数(n−1個)の遅延回路(2)22、遅延回路(3)23、・・・遅延回路(n)2nにより、電流信号Ioの波形を遅延させるのに代えて、クロック信号CLKを遅延させた点であり、他の構成は第2実施形態に係るインバータの電流制御装置と同様であるので、同一の要素には同一の符号を付し、重複する説明は省略する。
図5に示す構成例では、複数(n(n≧3)個)のA/Dコンバータ(1)〜(n)と、複数(n−1個)の遅延回路(2)〜(n)を使用し、この遅延回路(2)〜(n)のそれぞれの遅延時間が異なるように設定する。そして、遅延回路(2)〜(n)によりクロック信号CLKを遅延させる。
例えば、図6に示すように、クロック信号CLKの周期をTとした場合に、図6(A)に示すクロック信号CLKの周期Tをn等分し、遅延回路(2)〜(n)により、クロック信号CLKを、T/nずつ遅延させる。
例えば、図6(B)に示すように、遅延回路(2)22においては遅延時間をT/nとし、クロック信号CLKをT/nだけ遅延させたクロック信号CLK(2)を生成し、図6(C)に示すように、遅延回路(3)23においては遅延時間を2T/nとし、クロック信号CLKを2T/nだけ遅延させたクロック信号CLK(3)を生成する。また、図6(D)に示すように、遅延回路(n)2nにおける遅延時間を(n−1)T/nとし、クロック信号CLKを(n−1)T/nだけ遅延させたクロック信号CLK(n)を生成する。
そして、各遅延回路(2)〜(n)により生成された遅延されたクロック信号CLK(2)〜CLK(n)を対応するA/Dコンバータ(2)〜(n)にサンプリング用のクロック信号として入力する。同時に、各A/Dコンバータ(2)〜(n)には共通の電流信号Ioを入力する。この結果、図6(E)に示すように、電流信号Ioに対して、n個のサンプリング点を得ることができる。
このように、複数のA/Dコンバータと複数の遅延回路を使用し、複数の遅延回路により遅延された異なるタイミングのクロック信号により、各A/Dコンバータに共通に入力される電流信号Ioをサンプリングするようにしたので、A/Dコンバータの数nに応じて、n逓倍したサンプリング周波数(サンプリング周波数=クロック周波数×A/Dコンバータ数n)でサンプリングを行ったのと同等のサンプリング情報を得ることができる。これにより、A/Dコンバータのクロック周波数(動作周波数)以上の速さのインバータ出力電流の変化も検出することができるようになり、インバータ出力電流波形のサンプリング情報量が増加し、電流の制御精度を向上させることができる。
以上、本発明の実施の形態について説明したが、本発明のインバータの電流制御装置は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
1、1A・・・インバータ、2・・・出力回路、3・・・電流検出器、4・・・負荷(交流電動機等)、5・・・クロック信号生成回路、11、11A・・・A/Dコンバータ、12、13、1n・・・A/Dコンバータ、21、22、23、2n・・・遅延回路。100・・・インバータ制御部、101・・・電流制御部、102・・・比較器
Claims (6)
- 負荷に流れる交流電流を制御するPWMインバータの電流制御装置であって、
前記負荷に流れる電流を検出する電流検出器と、
前記電流検出器により検出された電流信号をサンプリングするためのクロック信号を生成するクロック信号生成回路と、
前記電流検出器により検出された電流信号を所定の時間だけ遅延させる遅延回路と、
前記電流検出器により検出された電流信号を前記クロック信号によりサンプリングし、第1のサンプリング点として読み込む第1のA/Dコンバータと、前記遅延回路により遅延された電流信号を前記クロック信号によりサンプリングし、追加されたサンプリング点として読み込む第2のA/Dコンバータとを有するサンプリング回路と、
前記第1のサンプリング点および前記追加されたサンプリング点の信号を基に、前記インバータの出力電圧を制御して前記負荷に流す電流を制御する電流制御部と、
を備えることを特徴とするインバータの電流制御装置。 - 前記サンプリング回路は複数(n個)のA/Dコンバータにより構成され、
前記遅延回路は複数(n−1個)の遅延回路により構成されると共に、前記クロック信号の周期T以下の時間を最大遅延時間として、それぞれの遅延時間が順次増加するように設定され、
前記A/Dコンバータは、前記電流検出器により検出された電流信号がそのまま入力される1個のA/Dコンバータと、前記遅延回路により遅延された電流信号が入力されるn−1個のA/Dコンバータとで構成されるとともに、前記各A/Dコンバータには前記サンプリング信号生成回路から出力されるクロック信号が共通のサンプリング用のクロック信号として入力されること
を特徴とする請求項1に記載のインバータの電流制御装置。 - 負荷に流れる交流電流を制御するPWMインバータの電流制御装置であって、
前記負荷に流れる電流を検出する電流検出器と、
前記電流検出器により検出された電流信号をサンプリングするためのクロック信号を生成するクロック信号生成回路と、
前記クロック信号を所定の時間だけ遅延させたクロック信号を生成する遅延回路と、
前記クロック信号生成回路から出力されるクロック信号により前記電流信号をサンプリングし、第1のサンプリング点として読み込む第1のA/Dコンバータと、前記遅延回路により遅延させたクロック信号により前記電流信号をサンプリングし、追加されたサンプリング点として読み込む第2のA/Dコンバータとを有するサンプリング回路と、
前記第1のサンプリング点および前記追加されたサンプリング点の信号を基に、前記インバータの出力電圧を制御して前記負荷に流す電流を制御する電流制御部と、
を備えることを特徴とするインバータの電流制御装置。 - 前記サンプリング回路は複数(n個)のA/Dコンバータにより構成され、
前記遅延回路は複数(n−1個)の遅延回路により構成されると共に、前記クロック信号の周期T以下の時間を最大遅延時間として、それぞれの遅延時間が順次増加するように設定され、
前記A/Dコンバータは、前記クロック信号生成回路から出力されるクロック信号によりサンプリングを行う1個のA/Dコンバータと、前記遅延回路により遅延されたクロック信号によりサンプリングを行うn−1個のA/Dコンバータとで構成されるとともに、前記各A/Dコンバータには前記電流信号が共通のサンプリング対象信号として入力されること
を特徴とする請求項3に記載のインバータの電流制御装置。 - 負荷に流れる交流電流を制御するPWMインバータであって、
前記負荷に流れる電流を検出する電流検出器と、
前記電流検出器により検出された電流信号をサンプリングするためのクロック信号を生成するクロック信号生成回路と、
前記電流検出器により検出された電流信号を所定の時間だけ遅延させる遅延回路と、
前記電流検出器により検出された電流信号を前記クロック信号によりサンプリングし、第1のサンプリング点として読み込む第1のA/Dコンバータと、前記遅延回路により遅延された電流信号を前記クロック信号によりサンプリングし、追加されたサンプリング点として読み込む第2のA/Dコンバータとを有するサンプリング回路と、
前記第1のサンプリング点および前記追加されたサンプリング点の信号を基に、前記インバータの出力電圧を制御して前記負荷に流す電流を制御する電流制御部と、
を備えることを特徴とするインバータ。 - 負荷に流れる交流電流を制御するPWMインバータの電流制御方法であって、
前記負荷に流れる電流を検出する電流検出手順と、
前記電流検出手順により検出された電流信号をサンプリングするためのクロック信号を生成するクロック信号生成手順と、
前記電流検出手順により検出された電流信号を所定の時間だけ遅延させる遅延手順と、
前記電流検出手順により検出された電流信号を前記クロック信号によりサンプリングし、第1のサンプリング点として読み込む第1のA/D変換手順と、
前記遅延手順により遅延された電流信号を前記クロック信号によりサンプリングし、追加されたサンプリング点として読み込む第2のA/D変換手順と、
前記第1のサンプリング点および前記追加されたサンプリング点の信号を基に、前記インバータの出力電圧を制御して前記負荷に流す電流を制御する電流制御手順と、
を含むことを特徴とするインバータの出力電流制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008060091A JP2009219242A (ja) | 2008-03-10 | 2008-03-10 | インバータの電流制御装置、インバータ、およびインバータの出力電流制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008060091A JP2009219242A (ja) | 2008-03-10 | 2008-03-10 | インバータの電流制御装置、インバータ、およびインバータの出力電流制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009219242A true JP2009219242A (ja) | 2009-09-24 |
Family
ID=41190562
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008060091A Pending JP2009219242A (ja) | 2008-03-10 | 2008-03-10 | インバータの電流制御装置、インバータ、およびインバータの出力電流制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009219242A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016092989A (ja) * | 2014-11-06 | 2016-05-23 | 日立オートモティブシステムズ株式会社 | モータ制御装置 |
-
2008
- 2008-03-10 JP JP2008060091A patent/JP2009219242A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016092989A (ja) * | 2014-11-06 | 2016-05-23 | 日立オートモティブシステムズ株式会社 | モータ制御装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Lakka et al. | Development of an FPGA-based SPWM generator for high switching frequency DC/AC inverters | |
JP5136384B2 (ja) | 直列多重インバータの出力電流検出方法 | |
EP2717458B1 (en) | Ac conversion circuit, ac conversion method, and recording medium | |
JP2013150394A (ja) | 電力変換装置 | |
JP5152741B2 (ja) | パルス幅変調波出力回路 | |
US10826411B2 (en) | Device for controlling power conversion circuit | |
JP2005192335A (ja) | インバータ装置およびモータ制御方法 | |
JP5493774B2 (ja) | モータ制御装置 | |
JP5256844B2 (ja) | 電力変換装置の制御装置および制御方法 | |
JP2007110811A (ja) | インバータ装置とその制御方法 | |
JP2010124454A (ja) | パルス発生回路およびパルス幅変調器、遅延回路ならびにそれらを利用したスイッチング電源の制御回路 | |
JP2009219242A (ja) | インバータの電流制御装置、インバータ、およびインバータの出力電流制御方法 | |
JP4757663B2 (ja) | 電圧形電流制御インバータ | |
JP2006258698A (ja) | ゼロクロス検出回路 | |
JP2011053108A (ja) | 逆相欠相検出器 | |
JP6107157B2 (ja) | 電力変換装置 | |
Bonanno et al. | Asymmetric dual-edge digital pulsewidth modulator with an intrinsic derivative action | |
JP4976769B2 (ja) | 正弦波実効値検出装置、及びそれを用いた正弦波電源装置 | |
JPH10191643A (ja) | Pwmコンバータ | |
JP4102114B2 (ja) | 同期pwm電力変換器の電流検出装置 | |
JP6377297B2 (ja) | 電力変換装置およびその制御方法 | |
JPH11220876A (ja) | 電力変換器の制御装置およびその制御方法 | |
KR20080060847A (ko) | 인버터 회로의 상전류 검출방법 | |
JP2008153839A (ja) | Ad変換装置 | |
JP2011120424A (ja) | ハーフブリッジ形電力変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20101201 |