JPH10191643A - Ｐｗｍコンバータ - Google Patents

Ｐｗｍコンバータ

Info

Publication number
JPH10191643A
JPH10191643A JP8344840A JP34484096A JPH10191643A JP H10191643 A JPH10191643 A JP H10191643A JP 8344840 A JP8344840 A JP 8344840A JP 34484096 A JP34484096 A JP 34484096A JP H10191643 A JPH10191643 A JP H10191643A
Authority
JP
Japan
Prior art keywords
line current
main circuit
comparison result
switching power
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8344840A
Other languages
English (en)
Other versions
JP3551672B2 (ja
Inventor
Yoshinori Isomura
宜典 礒村
和幸 ▲高田▼
Kazuyuki Takada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP34484096A priority Critical patent/JP3551672B2/ja
Priority to US09/331,719 priority patent/US6108221A/en
Priority to DE69704378T priority patent/DE69704378T2/de
Priority to PCT/JP1997/004767 priority patent/WO1998029937A1/en
Priority to CN97180992A priority patent/CN1118127C/zh
Priority to EP97950369A priority patent/EP0956638B1/en
Publication of JPH10191643A publication Critical patent/JPH10191643A/ja
Application granted granted Critical
Publication of JP3551672B2 publication Critical patent/JP3551672B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H02M1/4233—Arrangements for improving power factor of AC input using a bridge converter comprising active switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H02M1/4216—Arrangements for improving power factor of AC input operating from a three-phase input voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M7/219—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only in a bridge configuration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H02M7/53873—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with digital control
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H02M7/53875—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with analogue control of three-phase output
    • H02M7/53876—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with analogue control of three-phase output based on synthesising a desired voltage vector via the selection of appropriate fundamental voltage vectors, and corresponding dwelling times
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/56—Power conversion systems, e.g. maximum power point trackers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)
  • Rectifiers (AREA)

Abstract

(57)【要約】 【課題】 電流誤差アンプのゲイン調整にまつわる従来
の課題を本質的に解決し、完全無調整でしかも安価なＰ
ＷＭコンバータを提供する。 【解決手段】 電源電流検出手段と電流指令発生手段と
電流制御手段と主回路パワー制御部とを備え、電流制御
手段を、各線電流測定結果と各線電流指令との大小を判
別する比較手段と、タイミング発生手段と、タイミング
信号と比較手段からの出力に基づき各線電流測定結果と
各線電流指令との差を減少する方向に主回路スイッチン
グパワー素子をＯＮあるいはＯＦＦさせる信号を出力す
る論理回路により構成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は三相交流電源を直流
電源に変換するＰＷＭコンバータに関わるものである。
【０００２】
【従来の技術】近年、交流電源から直流電源または直流
電源から交流電源の双方向に電力を送受する目的でＰＷ
Ｍコンバータが多く用いられている。また、交流電源の
電圧と電流の位相差の低減すなわち力率改善並びに交流
電源の電流の歪みの抑制すなわち電源高調波の低減の目
的でＰＷＭコンバータが用いられてきている。
【０００３】ここで、一般的なＰＷＭコンバータのシス
テム構成を図１２を用いて説明する。図１２において、
三相交流電源１の相電圧の最大値よりも、平滑コンデン
サ６０のプラス端子とマイナス端子間の電圧が高い時
に、まず、電流指令発生手段７に、三相交流電源１から
入力すべき三相交流電流波形の位相情報値θと振幅指令
値ｉｐがセットされ、これらの情報をもとに電流指令発
生手段７は内部で三相交流電源１から入力すべき各線電
流指令を第一の線電流指令ｉＴＵ、第二の線電流指令ｉ
ＴＶ、第三の線電流指令ｉＴＷとして出力する。
【０００４】次に、電源電流検出手段９は、三相交流電
源１の二つの線電流を検出し、残り一つの線電流を検出
した二つの線電流の和を取りかつ符号を反転し求め、第
一の線電流測定結果ｉＦＵ、第二の線電流測定結果ｉＦ
Ｖ、第三の線電流測定結果ｉＦＷとして出力する。な
お、この電源電流検出手段９は、三相交流電源１の三つ
の線電流を検出し、第一の線電流測定結果ｉＦＵ、第二
の線電流測定結果ｉＦＶ、第三の線電流測定結果ｉＦＷ
として出力してもよい。
【０００５】次に、電流制御手段１０６は、第一の線電
流指令ｉＴＵ、第二の線電流指令ｉＴＶ、第三の線電流
指令ｉＴＷ、第一の線電流測定結果ｉＦＵ、第二の線電
流測定結果ｉＦＶ、第三の線電流測定結果ｉＦＷを入力
し、第一の線電流指令ｉＴＵと第一の線電流測定結果ｉ
ＦＵ並びに第二の線電流指令ｉＴＶと第二の線電流測定
結果ｉＦＶ並びに第三の線電流指令ｉＴＷと第三の線電
流測定結果ｉＦＷをそれぞれなるべく一致させるように
第一のスイッチング指令信号ＰＵ、第二のスイッチング
指令信号ＰＶ、第三のスイッチング指令信号ＰＷを発生
する。
【０００６】次に、主回路パワー制御部８は、平滑コン
デンサ６０と、三相ブリッジ構成をとる主回路パワー素
子群２（平滑コンデンサ６０のプラス端子に接続され第
一の線電流ＩＵを制御する第一の主回路スイッチングパ
ワー素子Ｑ１と、平滑コンデンサ６０のプラス端子に接
続され第二の線電流ＩＶを制御する第二の主回路スイッ
チングパワー素子Ｑ２と、平滑コンデンサ６０のプラス
端子に接続され第三の線電流ＩＷを制御する第三の主回
路スイッチングパワー素子Ｑ３と、平滑コンデンサ６０
のマイナス端子に接続され三相交流電源１に第一の線電
流ＩＵを供給する第四の主回路スイッチングパワー素子
Ｑ４と、平滑コンデンサ６０のマイナス端子に接続され
第二の線電流ＩＶを制御する第五の主回路スイッチング
パワー素子Ｑ５と、平滑コンデンサ６０のマイナス端子
に接続され第三の線電流ＩＷを制御する第六の主回路ス
イッチングパワー素子Ｑ６と、各主回路スイッチングパ
ワー素子に並列に接続された還流ダイオードで構成）を
有し、第一のスイッチング指令信号ＰＵに従って第一の
主回路スイッチングパワー素子Ｑ１と第四の主回路スイ
ッチングパワー素子Ｑ４のいずれかをＯＮさせ、第二の
スイッチング指令信号ＰＶに従って第二の主回路スイッ
チングパワー素子Ｑ２と第五の主回路スイッチングパワ
ー素子Ｑ５のいずれかをＯＮさせ、第三のスイッチング
指令信号ＰＷに従って第三の主回路スイッチングパワー
素子Ｑ３と第六の主回路スイッチングパワー素子Ｑ６の
いずれかをＯＮさせるよう構成している。
【０００７】ここでは、第一のスイッチング指令信号Ｐ
ＵがＬレベルになると第一の主回路スイッチングパワー
素子Ｑ１をＯＮさせ、また、第一のスイッチング指令信
号ＰＵがＨレベルになると第四の主回路スイッチングパ
ワー素子Ｑ４をＯＮさせ、また、第二のスイッチング指
令信号ＰＶがＬレベルになると第二の主回路スイッチン
グパワー素子Ｑ２をＯＮさせ、第二のスイッチング指令
信号ＰＶがＨレベルになると第五の主回路スイッチング
パワー素子Ｑ５をＯＮさせ、また、第三のスイッチング
指令信号ＰＷがＬレベルになると第三の主回路スイッチ
ングパワー素子Ｑ３をＯＮさせ、第三のスイッチング指
令信号ＰＷがＨレベルになると第六の主回路スイッチン
グパワー素子Ｑ６をＯＮさせる構成として説明する。ま
た、平滑コンデンサ６０のプラス端子とマイナス端子間
の電圧が三相交流電源１の相電圧の最大値以下の時は、
主回路パワー素子群２の還流ダイオードにより三相交流
電圧が整流される。
【０００８】以上が、一般的なＰＷＭコンバータのシス
テム構成である。以下に、従来のＰＷＭコンバータの構
成について、図１３を用いて説明する。図１３は、ＰＷ
Ｍコンバータのシステム構成を示す図１２における電流
制御手段１０６について、従来の構成を示すものであ
る。また、図１４は図１３の動作を示す図である。
【０００９】まず、第一、第二、第三の線電流指令ｉＴ
Ｕ、ｉＴＶ、ｉＴＷと第一、第二、第三の線電流測定結
果ｉＦＵ、ｉＦＶ、ｉＦＷはそれぞれ減算手段１１７、
１１８、１１９で引き算され、第一、第二、第三の線電
流誤差信号ｉＥＵ、ｉＥＶ、ｉＥＷが求められる。第
一、第二、第三の電流誤差アンプ１２０、１２１、１２
２は、それぞれ第一、第二、第三の線電流誤差信号ｉＥ
Ｕ、ｉＥＶ、ｉＥＷが入力されて電圧指令信号ＶＵ、Ｖ
Ｖ、ＶＷを出力する。この電流誤差アンプは、一般的に
図１５に示す様にＰＩタイプ（比例・積分タイプ）の増
幅器が用いられゲイン特性は次の式で求められる。
【００１０】Ｇ＝Ｒ２×（Ｒ３×Ｃ１×Ｓ）／［Ｒ１×
｛（Ｒ２＋Ｒ３）×Ｃ１×Ｓ＋１｝］ 次に１３９は、三相ＰＷＭ信号発生手段であり、第一、
第二、第三の比較器１２３、１２４、１２５並びに三角
波発生手段１２６により構成され、前記第一、第二、第
三の比較器１２３、１２４、１２５は、前記三角波発生
手段１２６より出力される三角波信号ＳＣとそれぞれの
電圧指令信号ＶＵ、ＶＶ、ＶＷとを比較し、第一、第
二、第三のスイッチング指令信号ＰＵ、ＰＶ、ＰＷを出
力する。
【００１１】ここでは第一、第二、第三の比較器１２
３、１２４、１２５は、それぞれ三角波信号ＳＣより電
圧指令信号ＶＵ、ＶＶ、ＶＷが大きい時にＨレベル、小
さい時にＬレベルを出力するものとする。
【００１２】図１４は、図１３における電流制御手段１
０６の動作を示す図で、第一、第二、第三の線電流指令
ｉＴＵ、ｉＴＶ、ｉＴＷを三相正弦波とした場合の動作
を示す。
【００１３】
【発明が解決しようとする課題】ここで、図１３、図１
４において、電流誤差アンプのゲインについて考察する
と、電流誤差アンプのゲインを大きくすることにより、
各線電流指令と各線電流測定結果が近づいて各線電流誤
差を小さくでき、また、線電流指令に対する線電流測定
結果の応答性が良くなることがわかる。
【００１４】しかしながら、上記従来の構成ではリアク
トルによる位相遅れや電流誤差アンプの位相遅れ、並び
に三相ＰＷＭ信号発生手段でのむだ時間遅れ等により、
あまり電流誤差アンプのゲインを大きくしすぎると発振
現象が生じてしまうため、電流誤差アンプのゲインは発
振しない範囲内で、しかも最大限大きな値とするのが一
般的である。この電流誤差アンプのゲインは、設計時に
三相交流電源、リアクトル、電源電流検出手段、電流制
御手段、主回路パワー制御部の特性から電流制御ループ
の一巡伝達関数を検討して決定される。ここでは、これ
ら特性の製造バラツキおよび温度特性を考慮し、最悪の
場合でも発振現象が生じないところまでゲインを下げる
ことが必要である。このゲインを決定する作業は設計現
場において大きな労力を要し、製造現場での管理に大き
な労力が要するという問題点を有している。
【００１５】また、直流電圧により電流誤差アンプの最
適ゲインが変化することから、ゲインを可変できるシス
テムの構築を行う必要がある。
【００１６】次に、三角波発生手段および電流誤差アン
プそのもののオフセットやドリフトは電流制御誤差の悪
化やダイナミックレンジを狭める結果となるため、それ
ら部品のオフセットおよびドリフトの小さなオペアンプ
を必要とし、また場合によっては製造時にオフセット調
整作業が必要となり、高価であるという問題点を有して
いる。
【００１７】なお、図１３は、電流制御手段１０６をア
ナログ回路で実現した従来例であるが、第一、第二、第
三の線電流測定結果ｉＦＵ、ｉＦＶ、ｉＦＷをＡ／Ｄ変
換器でデジタルデータに変換し、同様の構成をマイコン
等のディジタル回路で実現したものもある。その場合に
おいても、電流誤差アンプのゲインを三相交流電源、電
源電流検出手段、電流制御手段、主回路パワー制御部の
特性から電流制御ループの一巡伝達関数を検討して決定
する必要があり、その課題はアナログ回路で実現したも
のと同様である。
【００１８】さらに、電流誤差アンプをマイコン等のデ
ィジタル回路で実現した場合、電流誤差アンプそのもの
のオフセットやドリフトはディジタル演算であるためな
くすことができるが、この演算処理時間が大きいほど位
相遅れが大きくなり、発振しやすくなる。これは結果的
に処理時間を小さくしなければゲインを高くできないと
いうことで、非常に高速の演算処理能力を有するマイコ
ン等を用いる必要があり、高価であるという問題点を有
している。
【００１９】また、第一、第二、第三の線電流測定結果
ｉＦＵ、ｉＦＶ、ｉＦＷをディジタルデータに変換する
Ａ／Ｄ変換器も、変換時間が大きいほど位相遅れが大き
くなり、発振しやすくなる。これは結果的に変換時間を
小さくしなければゲインを高くできないということで、
非常に高速の変換能力を有するＡ／Ｄ変換器を用いる必
要があり、高価である。また、Ａ／Ｄ変換でのオフセッ
トやドリフトは、電流制御誤差の悪化やダイナミックレ
ンジを狭める結果となるため、それらが小さなＡ／Ｄ変
換器を選定する必要があり、高価であるという問題点を
有している。
【００２０】本発明は、上記従来の問題点を解決するも
ので、安価で、ゲイン調整が全く不要で、かつ、線電流
指令に対する線電流測定結果の応答性が極めて優れたＰ
ＷＭコンバータを提供することを目的とする。
【００２１】
【課題を解決するための手段】上記の課題を解決するた
めに本発明は、三相交流電源と、前記三相交流電源の各
相にそれぞれ接続されたリアクトルと、前記三相交流電
源の線電流を直接的または間接的に測定し第一の線電流
測定結果および第二の線電流測定結果および第三の線電
流測定結果を出力する電源電流検出手段と、前記三相交
流電源から入力すべき線電流を指令する第一の線電流指
令および第二の線電流指令および第三の線電流指令を出
力する電流指令発生手段と、前記第一の線電流指令と前
記第一の線電流測定結果との大小関係を比較し、第一の
線電流指令よりも第一の線電流測定結果が大きい場合に
第一の線電流比較結果を大とし、第一の線電流測定結果
が第一の線電流指令よりも小さい場合に前記第一の線電
流比較結果を小とする第一の比較手段と、前記第二の線
電流指令と前記第二の線電流測定結果との大小関係を比
較し、第二の線電流指令よりも第二の線電流測定結果が
大きい場合に第二の線電流比較結果を大とし、第二の線
電流測定結果が第二の線電流指令よりも小さい場合に前
記第二の線電流比較結果を小とする第二の比較手段と、
前記第三の線電流指令と前記第三の線電流測定結果との
大小関係を比較し、第三の線電流指令よりも第三の線電
流測定結果が大きい場合に第三の線電流比較結果を大と
し、第三の線電流測定結果が第三の線電流指令よりも小
さい場合に前記第三の線電流比較結果を小とする第三の
比較手段と、平滑コンデンサと、前記平滑コンデンサの
プラス端子に接続され前記第一の線電流を制御する第一
の主回路スイッチングパワー素子と、前記平滑コンデン
サのプラス端子に接続され前記第二の線電流を制御する
第二の主回路スイッチングパワー素子と、前記平滑コン
デンサのプラス端子に接続され前記第三の線電流を制御
する第三の主回路スイッチングパワー素子と、前記平滑
コンデンサのマイナス端子に接続され前記第一の線電流
を制御する第四の主回路スイッチングパワー素子と、前
記平滑コンデンサのマイナス端子に接続され前記第二の
線電流を制御する第五の主回路スイッチングパワー素子
と、前記平滑コンデンサのマイナス端子に接続され前記
第三の線電流を制御する第六の主回路スイッチングパワ
ー素子と、前記各主回路スイッチングパワー素子に並列
に接続されたダイオードで構成され三相ブリッジ構成を
とる主回路パワー素子群と、前記第一の線電流比較結果
と第二の線電流比較結果と第三の線電流比較結果を入力
し、前記第一、第二、第三、第四、第五、第六の主回路
スイッチングパワー素子のスイッチング指令信号を発生
する論理回路と、周期的な状態更新タイミングを前記論
理回路に与えるタイミング発生手段を備え、前記論理回
路が、前記状態更新タイミングと、第一、第二および第
三の線電流比較結果が変化したタイミングで、前記第
一、第二、第三、第四、第五、第六の主回路スイッチン
グパワー素子についてそれぞれオン状態とするかまたは
オフ状態とするかのスイッチング指令信号を決定するよ
う構成したＰＷＭコンバータである。上記手段によっ
て、本発明のＰＷＭコンバータは、状態更新タイミング
と第一、第二および第三の線電流比較結果が変化したタ
イミングで、それぞれの線電流指令と線電流測定結果の
差が減少する方向に第一、第二、第三、第四、第五、第
六の主回路スイッチングパワー素子をそれぞれオン状態
とするかまたはオフ状態とするかを決定するというシン
プルな動作を繰り返すことで、三相交流電源の各線電流
はそれぞれの線電流指令信号に近づき、各線電流誤差を
小さくできることがわかる。
【００２２】本発明のＰＷＭコンバータは、電流誤差ア
ンプを持たない構成のため、電流誤差アンプのゲイン調
整にまつわる課題が本質的に解決でき、全くゲイン調整
の必要がない。
【００２３】さらに、三相交流電源、電源電流検出手
段、電流制御手段、主回路パワー制御部の特性および仕
様が変わっても常に各線電流誤差を最も小さくするよう
動作し、また、特性の製造バラツキ並びに温度特性等が
あっても常に各線電流誤差を常に最も小さくするよう動
作するため電流制御応答性にすぐれ、また、発振現象が
生じる心配もない。
【００２４】また、本発明のＰＷＭコンバータにおける
電流制御手段は、第一、第二、第三の比較手段以外はす
べてシンプルなディジタル回路にて構成でき、ディジタ
ル回路で構成した部分はオフセットやドリフトの心配が
なく、また安価である。
【００２５】
【発明の実施の形態】上記の課題を解決するために本発
明は、三相交流電源と、前記三相交流電源の各相にそれ
ぞれ接続されたリアクトルと、前記三相交流電源の線電
流を直接的または間接的に測定し第一の線電流測定結果
および第二の線電流測定結果および第三の線電流測定結
果を出力する電源電流検出手段と、前記三相交流電源か
ら入力すべき線電流を指令する第一の線電流指令および
第二の線電流指令および第三の線電流指令を出力する電
流指令発生手段と、前記第一の線電流指令と前記第一の
線電流測定結果との大小関係を比較し、第一の線電流指
令よりも第一の線電流測定結果が大きい場合に第一の線
電流比較結果を大とし、第一の線電流測定結果が第一の
線電流指令よりも小さい場合に前記第一の線電流比較結
果を小とする第一の比較手段と、前記第二の線電流指令
と前記第二の線電流測定結果との大小関係を比較し、第
二の線電流指令よりも第二の線電流測定結果が大きい場
合に第二の線電流比較結果を大とし、第二の線電流測定
結果が第二の線電流指令よりも小さい場合に前記第二の
線電流比較結果を小とする第二の比較手段と、前記第三
の線電流指令と前記第三の線電流測定結果との大小関係
を比較し、第三の線電流指令よりも第三の線電流測定結
果が大きい場合に第三の線電流比較結果を大とし、第三
の線電流測定結果が第三の線電流指令よりも小さい場合
に前記第三の線電流比較結果を小とする第三の比較手段
と、平滑コンデンサと、前記平滑コンデンサのプラス端
子に接続され前記第一の線電流を制御する第一の主回路
スイッチングパワー素子と、前記平滑コンデンサのプラ
ス端子に接続され前記第二の線電流を制御する第二の主
回路スイッチングパワー素子と、前記平滑コンデンサの
プラス端子に接続され前記第三の線電流を制御する第三
の主回路スイッチングパワー素子と、前記平滑コンデン
サのマイナス端子に接続され前記第一の線電流を制御す
る第四の主回路スイッチングパワー素子と、前記平滑コ
ンデンサのマイナス端子に接続され前記第二の線電流を
制御する第五の主回路スイッチングパワー素子と、前記
平滑コンデンサのマイナス端子に接続され前記第三の線
電流を制御する第六の主回路スイッチングパワー素子
と、前記各主回路スイッチングパワー素子に並列に接続
されたダイオードで構成され三相ブリッジ構成をとる主
回路パワー素子群と、前記第一の線電流比較結果と第二
の線電流比較結果と第三の線電流比較結果を入力し、前
記第一、第二、第三、第四、第五、第六の主回路スイッ
チングパワー素子のスイッチング指令信号を発生する論
理回路と、周期的な状態更新タイミングを前記論理回路
に与えるタイミング発生手段を備え、前記論理回路が、
前記状態更新タイミングと、第一、第二および第三の線
電流比較結果が変化したタイミングで、前記第一、第
二、第三、第四、第五、第六の主回路スイッチングパワ
ー素子についてそれぞれオン状態とするかまたはオフ状
態とするかのスイッチング指令信号を決定するよう構成
したＰＷＭコンバータである。
【００２６】また、前記論理回路が、前記状態更新タイ
ミングに第一の線電流比較結果が大かつ第二の線電流比
較結果が小かつ第三の線電流比較結果が小の場合には、
第二、第三、第四の主回路スイッチングパワー素子にオ
フ状態を指令し、第一、第五、第六の主回路スイッチン
グパワー素子にオン状態を指令し、第二の線電流比較結
果が大となった時点から次の状態更新タイミングまでの
間を第五の主回路スイッチングパワー素子にオフ状態を
指令し第二の主回路スイッチングパワー素子にオン状態
を指令し、また、第三の線電流比較結果が大となった時
点から次の状態更新タイミングまでの間を第六の主回路
スイッチングパワー素子にオフ状態を指令し第三の主回
路スイッチングパワー素子にオン状態を指令するよう構
成し、かつ、前記状態更新タイミングに第一の線電流比
較結果が小かつ第二の線電流比較結果が大かつ第三の線
電流比較結果が小の場合には、第一、第三、第五の主回
路スイッチングパワー素子にオフ状態を指令し、第二、
第四、第六の主回路スイッチングパワー素子にオン状態
を指令し、第一の線電流比較結果が大となった時点から
次の状態更新タイミングまでの間を第四の主回路スイッ
チングパワー素子にオフ状態を指令し第一の主回路スイ
ッチングパワー素子にオン状態を指令し、また、第三の
線電流比較結果が大となった時点から次の状態更新タイ
ミングまでの間を第六の主回路スイッチングパワー素子
にオフ状態を指令し第三の主回路スイッチングパワー素
子にオン状態を指令するよう構成し、かつ、前記状態更
新タイミングに第一の線電流比較結果が小かつ第二の線
電流比較結果が大かつ第三の線電流比較結果が大の場合
には、第一、第二、第六の主回路スイッチングパワー素
子にオフ状態を指令し、前記第三、第四、第五の主回路
スイッチングパワー素子にオン状態を指令し、第一の線
電流比較結果が大となった時点から次の状態更新タイミ
ングまでの間を第四の主回路スイッチングパワー素子に
オフ状態を指令し第一の主回路スイッチングパワー素子
にオン状態を指令し、また、第二の線電流比較結果が大
となった時点から次の状態更新タイミングまでの間を第
五の主回路スイッチングパワー素子にオフ状態を指令し
第二の主回路スイッチングパワー素子にオン状態を指令
するよう構成し、かつ、前記状態更新タイミングに第一
の線電流比較結果が小かつ第二の線電流比較結果が大か
つ第三の線電流比較結果が大の場合には、第一、第五、
第六の主回路スイッチングパワー素子にオフ状態を指令
し、前記第二、第三、第四の主回路スイッチングパワー
素子にオン状態を指令し、第二の線電流比較結果が小と
なった時点から次の状態更新タイミングまでの間を第二
の主回路スイッチングパワー素子にオフ状態を指令し第
五の主回路スイッチングパワー素子にオン状態を指令
し、また、第三の線電流比較結果が小となった時点から
次の状態更新タイミングまでの間を第三の主回路スイッ
チングパワー素子にオフ状態を指令し第六の主回路スイ
ッチングパワー素子にオン状態を指令するよう構成し、
かつ、前記状態更新タイミングに第一の線電流比較結果
が大かつ第二の線電流比較結果が小かつ第三の線電流比
較結果が大の場合には、第二、第四、第六の主回路スイ
ッチングパワー素子にオフ状態を指令し、前記第一、第
三、第五の主回路スイッチングパワー素子にオン状態を
指令し、第一の線電流比較結果が小となった時点から次
の状態更新タイミングまでの間を第一の主回路スイッチ
ングパワー素子にオフ状態を指令し第四の主回路スイッ
チングパワー素子にオン状態を指令し、また、第三の線
電流比較結果が小となった時点から次の状態更新タイミ
ングまでの間を第三の主回路スイッチングパワー素子に
オフ状態を指令し第六の主回路スイッチングパワー素子
にオン状態を指令するよう構成し、かつ、前記状態更新
タイミングに第一の線電流比較結果が大かつ第二の線電
流比較結果が大かつ第三の線電流比較結果が小の場合に
は、第三、第四、第五の主回路スイッチングパワー素子
にオフ状態を指令し、前記第一、第二、第六の主回路ス
イッチングパワー素子にオン状態を指令し、第一の線電
流比較結果が小となった時点から次の状態更新タイミン
グまでの間を第一の主回路スイッチングパワー素子にオ
フ状態を指令し第四の主回路スイッチングパワー素子に
オン状態を指令し、また、第二の線電流比較結果が小と
なった時点から次の状態更新タイミングまでの間を第二
の主回路スイッチングパワー素子にオフ状態を指令し第
五の主回路スイッチングパワー素子にオン状態を指令す
るよう構成したものである。
【００２７】また、前記論理回路が、前記状態更新タイ
ミングに第一の線電流比較結果が大かつ第二の線電流比
較結果が小かつ第三の線電流比較結果が小の場合には、
第二、第三、第四の主回路スイッチングパワー素子にオ
フ状態を指令し、前記第一、第五、第六の主回路スイッ
チングパワー素子にオン状態を指令し、次に第三の線電
流比較結果が大となる前に第二の線電流比較結果が大と
なった場合には、その時点から第三の線電流比較結果が
大となるまでの間を、第五の主回路スイッチングパワー
素子にオフ状態を指令し第二の主回路スイッチングパワ
ー素子にオン状態を指令し、第三の線電流比較結果が大
となった時点から次の状態更新タイミングまでの間を第
一、第二、第三の主回路スイッチングパワー素子にオフ
状態を指令し、第四、第五、第六の主回路スイッチング
パワー素子にオン状態を指令し、また、第二の線電流比
較結果が大となる前に第三の線電流比較結果が大となっ
た場合には、その時点から第二の線電流比較結果が大と
なるまでの間を、第六の主回路スイッチングパワー素子
にオフ状態を指令し第三の主回路スイッチングパワー素
子にオン状態を指令し、第二の線電流比較結果が大とな
った時点から次の状態更新タイミングまでの間を第一、
第二、第三の主回路スイッチングパワー素子にオフ状態
を指令し、第四、第五、第六の主回路スイッチングパワ
ー素子にオン状態を指令するよう構成し、また、前記状
態更新タイミングに第一の線電流比較結果が小かつ第二
の線電流比較結果が大かつ第三の線電流比較結果が小の
場合には、第一、第三、第五の主回路スイッチングパワ
ー素子にオフ状態を指令し、前記第二、第四、第六の主
回路スイッチングパワー素子にオン状態を指令し、次に
第一の線電流比較結果が大となる前に第三の線電流比較
結果が大となった場合には、その時点から第一の線電流
比較結果が小となるまでの間を、第六の主回路スイッチ
ングパワー素子にオフ状態を指令し第三の主回路スイッ
チングパワー素子にオン状態を指令し、第一の線電流比
較結果が大となった時点から次の状態更新タイミングま
での間を第一、第二、第三の主回路スイッチングパワー
素子にオフ状態を指令し、第四、第五、第六の主回路ス
イッチングパワー素子にオン状態を指令し、また、第三
の線電流比較結果が大となる前に第一の線電流比較結果
が大となった場合には、その時点から第三の線電流比較
結果が大となるまでの間を、第四の主回路スイッチング
パワー素子にオフ状態を指令し第一の主回路スイッチン
グパワー素子にオン状態を指令し、第三の線電流比較結
果が大となった時点から次の状態更新タイミングまでの
間を第一、第二、第三の主回路スイッチングパワー素子
にオフ状態を指令し、第四、第五、第六の主回路スイッ
チングパワー素子にオン状態を指令するよう構成し、ま
た、前記状態更新タイミングに第一の線電流比較結果が
小かつ第二の線電流比較結果が小かつ第三の線電流比較
結果が大の場合には、第一、第二、第六の主回路スイッ
チングパワー素子にオフ状態を指令し、前記第三、第
四、第五の主回路スイッチングパワー素子にオン状態を
指令し、次に第二の線電流比較結果が大となる前に第一
の線電流比較結果が大となった場合には、その時点から
第二の線電流比較結果が大となるまでの間を、第四の主
回路スイッチングパワー素子にオフ状態を指令し第一の
主回路スイッチングパワー素子にオン状態を指令し、第
二の線電流比較結果が大となった時点から次の状態更新
タイミングまでの間を第一、第二、第三の主回路スイッ
チングパワー素子にオフ状態を指令し、第四、第五、第
六の主回路スイッチングパワー素子にオン状態を指令
し、また、第一の線電流比較結果が大となる前に第二の
線電流比較結果が大となった場合には、その時点から第
一の線電流比較結果が大となるまでの間を、第五の主回
路スイッチングパワー素子にオフ状態を指令し第二の主
回路スイッチングパワー素子にオン状態を指令し、第一
の線電流比較結果が大となった時点から次の状態更新タ
イミングまでの間を第一、第二、第三の主回路スイッチ
ングパワー素子にオフ状態を指令し、第四、第五、第六
の主回路スイッチングパワー素子にオン状態を指令する
よう構成し、また、前記状態更新タイミングに第一の線
電流比較結果が小かつ第二の線電流比較結果が大かつ第
三の線電流比較結果が大の場合には、第一、第五、第六
の主回路スイッチングパワー素子にオフ状態を指令し、
前記第二、第三、第四の主回路スイッチングパワー素子
にオン状態を指令し、次に第三の線電流比較結果が小と
なる前に第二の線電流比較結果が小となった場合には、
その時点から第三の線電流比較結果が小となるまでの間
を、第二の主回路スイッチングパワー素子にオフ状態を
指令し第五の主回路スイッチングパワー素子にオン状態
を指令し、第三の線電流比較結果が小となった時点から
次の状態更新タイミングまでの間を第四、第五、第六の
主回路スイッチングパワー素子にオフ状態を指令し、第
一、第二、第三の主回路スイッチングパワー素子にオン
状態を指令し、また、第二の線電流比較結果が小となる
前に第三の線電流比較結果が小となった場合には、その
時点から第二の線電流比較結果が小となるまでの間を、
第三の主回路スイッチングパワー素子にオフ状態を指令
し第六の主回路スイッチングパワー素子にオン状態を指
令し、第二の線電流比較結果が小となった時点から次の
状態更新タイミングまでの間を第四、第五、第六の主回
路スイッチングパワー素子にオフ状態を指令し、第一、
第二、第三の主回路スイッチングパワー素子にオン状態
を指令するよう構成し、また、前記状態更新タイミング
に第一の線電流比較結果が大かつ第二の線電流比較結果
が小かつ第三の線電流比較結果が大の場合には、第二、
第四、第六の主回路スイッチングパワー素子にオフ状態
を指令し、前記第一、第三、第五の主回路スイッチング
パワー素子にオン状態を指令し、次に第一の線電流比較
結果が小となる前に第三の線電流比較結果が小となった
場合には、その時点から第一の線電流比較結果が小とな
るまでの間を、第三の主回路スイッチングパワー素子に
オフ状態を指令し第六の主回路スイッチングパワー素子
にオン状態を指令し、第一の線電流比較結果が小となっ
た時点から次の状態更新タイミングまでの間を第四、第
五、第六の主回路スイッチングパワー素子にオフ状態を
指令し、第一、第二、第三の主回路スイッチングパワー
素子にオン状態を指令し、また、第三の線電流比較結果
が小となる前に第一の線電流比較結果が小となった場合
には、その時点から第三の線電流比較結果が小となるま
での間を、第一の主回路スイッチングパワー素子にオフ
状態を指令し第四の主回路スイッチングパワー素子にオ
ン状態を指令し、第三の線電流比較結果が小となった時
点から次の状態更新タイミングまでの間を第四、第五、
第六の主回路スイッチングパワー素子にオフ状態を指令
し、第一、第二、第三の主回路スイッチングパワー素子
にオン状態を指令するよう構成し、また、前記状態更新
タイミングに第一の線電流比較結果が大かつ第二の線電
流比較結果が大かつ第三の線電流比較結果が小の場合に
は、第三、第四、第五の主回路スイッチングパワー素子
にオフ状態を指令し、前記第一、第二、第六の主回路ス
イッチングパワー素子にオン状態を指令し、次に第一の
線電流比較結果が小となる前に第二の線電流比較結果が
小となった場合には、その時点から第一の線電流比較結
果が小となるまでの間を、第二の主回路スイッチングパ
ワー素子にオン状態を指令し第五の主回路スイッチング
パワー素子にオン状態を指令し、第一の線電流比較結果
が小となった時点から次の状態更新タイミングまでの間
を第四、第五、第六の主回路スイッチングパワー素子に
オフ状態を指令し、第一、第二、第三の主回路スイッチ
ングパワー素子にオン状態を指令し、また、第二の線電
流比較結果が小となる前に第一の線電流比較結果が小と
なった場合には、その時点から第二の線電流比較結果が
小となるまでの間を、第一の主回路スイッチングパワー
素子にオフ状態を指令し第四の主回路スイッチングパワ
ー素子にオン状態を指令し、第二の線電流比較結果が小
となった時点から次の状態更新タイミングまでの間を第
四、第五、第六の主回路スイッチングパワー素子にオフ
状態を指令し、第一、第二、第三の主回路スイッチング
パワー素子にオン状態を指令するよう構成したものであ
る。
【００２８】また、本発明は、第一の比較手段が、前記
第一の線電流指令と前記第一の線電流測定結果との大小
関係を周期的に比較し、第一の線電流指令よりも第一の
線電流測定結果が少なくとも２回以上連続して大きい場
合に第一の線電流比較結果を大とし、第一の線電流測定
結果が第一の線電流指令よりも少なくとも２回以上連続
して小さい場合に前記第一の線電流比較結果を小とする
構成とし、第二の比較手段が、前記第二の線電流指令と
前記第二の線電流測定結果との大小関係を周期的に比較
し、第二の線電流指令よりも第二の線電流測定結果が少
なくとも２回以上連続して大きい場合に第二の線電流比
較結果を大とし、第二の線電流測定結果が第二の線電流
指令よりも少なくとも２回以上連続して小さい場合に前
記第二の線電流比較結果を小とする構成とし、第三の比
較手段が、前記第三の線電流指令と前記第三の線電流測
定結果との大小関係を周期的に比較し、第三の線電流指
令よりも第三の線電流測定結果が少なくとも２回以上連
続して大きい場合に第三の線電流比較結果を大とし、第
三の線電流測定結果が第三の線電流指令よりも少なくと
も２回以上連続して小さい場合に前記第三の線電流比較
結果を小とする構成としたものである。
【００２９】また、本発明は、前記論理回路が、前記状
態更新タイミングと、第一、第二および第三の線電流比
較結果が変化したタイミングで、前記第一、第二、第
三、第四、第五、第六の主回路スイッチングパワー素子
についてそれぞれオン状態とするかまたはオフ状態とす
るかのスイッチング指令信号を決定するよう構成し、第
一、第二および第三の線電流比較結果が変化したタイミ
ングでは予め定められた時間だけ遅延させて第一、第
二、第三、第四、第五、第六の主回路スイッチングパワ
ー素子のスイッチング指令信号を出力する遅延手段を有
するものである。
【００３０】さらに、本発明は、前記電流指令発生手段
が、前記三相交流電源の中性点から見た各相電圧とそれ
ぞれ同位相の正弦波信号であるまたは逆位相の正弦波信
号である第一の線電流指令、第二の線電流指令、第三の
線電流指令を出力する構成としたものである。
【００３１】このように、本発明のＰＷＭコンバータ
は、状態更新タイミングと第一、第二および第三の線電
流比較結果が変化したタイミングで、それぞれの線電流
指令と線電流測定結果の差が減少する方向に第一、第
二、第三、第四、第五、第六の主回路スイッチングパワ
ー素子をそれぞれオン状態とするかまたはオフ状態とす
るかを決定するというシンプルな動作を繰り返すこと
で、三相交流電源の各線電流はそれぞれの線電流指令信
号に近づき、各線電流誤差を小さくできることがわか
る。本発明のＰＷＭコンバータは、電流誤差アンプを持
たない構成のため、電流誤差アンプのゲイン調整にまつ
わる課題が本質的に解決でき、全くゲイン調整の必要が
ない。
【００３２】さらに、リアクトル、電源電流検出手段、
電流制御手段、主回路パワー制御部の特性および仕様が
変わっても常に各線電流誤差を最も小さくするよう動作
し、また、特性の製造バラツキ並びに温度特性等があっ
ても常に各線電流誤差を常に最も小さくするよう動作す
るため電流制御応答性にすぐれ、また、発振現象が生じ
る心配もない。
【００３３】また、直流電圧の値が変化しても、ゲイン
調整の必要がなく、常に各線電流誤差を最も小さくする
ような動作を行う。
【００３４】また、本発明のＰＷＭコンバータにおける
電流制御手段は、第一、第二、第三の比較手段以外はす
べてシンプルなディジタル回路にて構成でき、ディジタ
ル回路で構成した部分はオフセットやドリフトの心配が
なく、また安価である。
【００３５】また、第一の比較手段が、前記第一の線電
流指令と前記第一の線電流測定結果との大小関係を周期
的に比較し、第一の線電流指令よりも第一の線電流測定
結果が少なくとも２回以上連続して大きい場合に第一の
線電流比較結果を大とし、第一の線電流測定結果が第一
の線電流指令よりも少なくとも２回以上連続して小さい
場合に前記第一の線電流比較結果を小とする構成とし、
第二の比較手段が、前記第二の線電流指令と前記第二の
線電流測定結果との大小関係を周期的に比較し、第二の
線電流指令よりも第二の線電流測定結果が少なくとも２
回以上連続して大きい場合に第二の線電流比較結果を大
とし、第二の線電流測定結果が第二の線電流指令よりも
少なくとも２回以上連続して小さい場合に前記第二の線
電流比較結果を小とする構成とし、第三の比較手段が、
前記第三の線電流指令と前記第三の線電流測定結果との
大小関係を周期的に比較し、第三の線電流指令よりも第
三の線電流測定結果が少なくとも２回以上連続して大き
い場合に第三の線電流比較結果を大とし、第三の線電流
測定結果が第三の線電流指令よりも少なくとも２回以上
連続して小さい場合に前記第三の線電流比較結果を小と
する構成としたものでは、比較手段の各出力信号に重畳
したノイズを除去することができ、ノイズが発生しやす
い条件においても三相交流電源の各線電流を第一、第
二、第三の線電流指令に正確に一致するよう制御でき
る。
【００３６】また、前記論理回路が、前記状態更新タイ
ミングと、第一、第二および第三の線電流比較結果が変
化したタイミングで、前記第一、第二、第三、第四、第
五、第六の主回路スイッチングパワー素子についてそれ
ぞれオン状態とするかまたはオフ状態とするかのスイッ
チング指令信号を決定するよう構成し、第一、第二およ
び第三の線電流比較結果が変化したタイミングでは予め
定められた時間だけ遅延させて第一、第二、第三、第
四、第五、第六の主回路スイッチングパワー素子のスイ
ッチング指令信号を出力する遅延手段を有するもので
は、三相交流電源の各線電流を、各線電流指令に極めて
よく一致させることができる。
【００３７】さらに、本発明は、前記電流指令発生手段
が、前記三相交流電源の中性点から見た各相電圧とそれ
ぞれ同位相の正弦波信号であるまたは逆位相の正弦波信
号である第一の線電流指令、第二の線電流指令、第三の
線電流指令を出力する構成としたものでは、各相電圧と
各線電流との位相差の低減すなわち力率改善を行うこと
ができると同時に、各線電流を正弦波になるように制御
できるため線電流の歪みを抑制するすなわち電源高調波
を低減することができる。
【００３８】
【実施例】以下本発明の実施例について、図面を参照し
ながら説明する。
【００３９】（実施例１）図８は本発明の第１の実施例
のＰＷＭコンバータのシステム構成を示したものであ
る。図８において、三相交流電源１の相電圧の最大値よ
りも、平滑コンデンサ６０のプラス端子とマイナス端子
間の電圧が高い時に、まず、電流指令発生手段７に、三
相交流電源１から入力すべき三相交流電流波形の位相情
報値θと振幅指令値ｉｐがセットされ、これらの情報を
もとに電流指令発生手段７は内部で三相交流電源１から
入力すべき各線電流指令を第一の線電流指令ｉＴＵ、第
二の線電流指令ｉＴＶ、第三の線電流指令ｉＴＷとして
出力する。
【００４０】次に、電源電流検出手段９は、三相交流電
源１の二つの線電流を検出し、残り一つの線電流を検出
した二つの線電流の和を取りかつ符号を反転し求め、第
一の線電流測定結果ｉＦＵ、第二の線電流測定結果ｉＦ
Ｖ、第三の線電流測定結果ｉＦＷとして出力する。な
お、この電源電流検出手段９は、三相交流電源１の三つ
の線電流を検出し、第一の線電流測定結果ｉＦＵ、第二
の線電流測定結果ｉＦＶ、第三の線電流測定結果ｉＦＷ
として出力してもよい。
【００４１】次に、電流制御手段６は、第一の線電流指
令ｉＴＵ、第二の線電流指令ｉＴＶ、第三の線電流指令
ｉＴＷ、第一の線電流測定結果ｉＦＵ、第二の線電流測
定結果ｉＦＶ、第三の線電流測定結果ｉＦＷを入力し、
第一のスイッチング指令信号ＰＵ、第二のスイッチング
指令信号ＰＶ、第三のスイッチング指令信号ＰＷを発生
させる。
【００４２】この電流制御手段６の動作については、後
程詳しい説明を行う。次に、主回路パワー制御部８は、
平滑コンデンサ６０と、三相ブリッジ構成をとる主回路
パワー素子群２（平滑コンデンサ６０のプラス端子に接
続され第一の線電流ＩＵを制御する第一の主回路スイッ
チングパワー素子Ｑ１と、平滑コンデンサ６０のプラス
端子に接続され第二の線電流ＩＶを制御する第二の主回
路スイッチングパワー素子Ｑ２と、平滑コンデンサ６０
のプラス端子に接続され第三の線電流ＩＷを制御する第
三の主回路スイッチングパワー素子Ｑ３と、平滑コンデ
ンサ６０のマイナス端子に接続され三相交流電源１に第
一の線電流ＩＵを供給する第四の主回路スイッチングパ
ワー素子Ｑ４と、平滑コンデンサ６０のマイナス端子に
接続され第二の線電流ＩＶを制御する第五の主回路スイ
ッチングパワー素子Ｑ５と、平滑コンデンサ６０のマイ
ナス端子に接続され第三の線電流ＩＷを制御する第六の
主回路スイッチングパワー素子Ｑ６と、各主回路スイッ
チングパワー素子に並列に接続された還流ダイオードで
構成）を有し、論理反転手段５及びベースドライブ手段
４を設けて、前記論理反転手段５及びベースドライブ手
段４の作用により、第一のスイッチング指令信号ＰＵに
従って第一の主回路スイッチングパワー素子Ｑ１と第四
の主回路スイッチングパワー素子Ｑ４のいずれかをＯＮ
させ、第二のスイッチング指令信号ＰＶに従って第二の
主回路スイッチングパワー素子Ｑ２と第五の主回路スイ
ッチングパワー素子Ｑ５のいずれかをＯＮさせ、第三の
スイッチング指令信号ＰＷに従って第三の主回路スイッ
チングパワー素子Ｑ３と第六の主回路スイッチングパワ
ー素子Ｑ６のいずれかをＯＮさせるよう構成している。
【００４３】ここでは、第一のスイッチング指令信号Ｐ
ＵがＬレベルになると第一の主回路スイッチングパワー
素子Ｑ１をＯＮさせ、また、第一のスイッチング指令信
号ＰＵがＨレベルになると第四の主回路スイッチングパ
ワー素子Ｑ４をＯＮさせ、また、第二のスイッチング指
令信号ＰＶがＬレベルになると第二の主回路スイッチン
グパワー素子Ｑ２をＯＮさせ、第二のスイッチング指令
信号ＰＶがＨレベルになると第五の主回路スイッチング
パワー素子Ｑ５をＯＮさせ、また、第三のスイッチング
指令信号ＰＷがＬレベルになると第三の主回路スイッチ
ングパワー素子Ｑ３をＯＮさせ、第三のスイッチング指
令信号ＰＷがＨレベルになると第六の主回路スイッチン
グパワー素子Ｑ６をＯＮさせる構成として説明する。
【００４４】また、平滑コンデンサ６０のプラス端子と
マイナス端子間の電圧が三相交流電源１の相電圧の最大
値以下の時は、主回路パワー素子群２の還流ダイオード
により三相交流電圧が整流される。
【００４５】以上が、本発明の第１の実施例のＰＷＭコ
ンバータのシステム構成である。次に図８に示した本発
明の第１の実施例のＰＷＭコンバータのシステム構成に
おける電流制御手段６の構成を図１に示す。図１におい
て、１７、１８、１９は第一、第二、第三の比較手段で
あり、各々反転入力端子にｉＴＵ、ｉＴＶ、ｉＴＷが入
力され、非反転入力端子には、各々第一、第二、第三の
線電流測定結果ｉＦＵ、ｉＦＶ、ｉＦＷが入力される。
そして、各比較手段から、第一、第二、第三の線電流比
較結果ＨＵ、ＨＶ、ＨＷが出力される。なお、以後の説
明の都合上、前記ＨＵ、ＨＶ、ＨＷは、線電流指令の値
に対し、線電流測定結果の方が大であればＨレベル、線
電流指令の値に対し、線電流測定結果の方が小であれば
Ｌレベルになるものとする。
【００４６】次に１０は、論理回路であり、第一、第
二、第三の線電流比較結果ＨＵ、ＨＶ、ＨＷが入力され
るとともに、タイミング発生手段１１からの状態更新タ
イミング信号ＣＬＫ１０が入力され、主回路スイッチン
グパワー素子Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６のＯ
Ｎ、ＯＦＦを指令する第一、第二、第三のスイッチング
指令信号ＰＵ、ＰＶ、ＰＷを出力する。
【００４７】この論理回路１０は、まず、状態更新タイ
ミング信号ＣＬＫ１０の立ち上がりエッジのタイミング
で第一、第二、第三の線電流比較結果ＨＵ、ＨＶ、ＨＷ
の信号レベルに基づき状態変更が行われて、第一、第
二、第三のスイッチング指令信号ＰＵ、ＰＶ、ＰＷが出
力され、次に、第一、第二、第三の線電流比較結果Ｈ
Ｕ、ＨＶ、ＨＷの信号レベルの変化に基づき、第一、第
二、第三のスイッチング指令信号ＰＵ、ＰＶ、ＰＷを変
更する。
【００４８】ここで、前記論理回路１０の真理値表を
（表１）に示す。
【００４９】
【表１】
【００５０】以下に、（表１）の読み方について説明す
る。（表１）において、状態Ｎｏ．（Ａ００、ＡＸ１、
ＡＸ２、Ａ００、ＡＹ１、ＡＹ２、Ｂ００、ＢＸ１等）
は、論理回路１０の入出力状態を表し、状態更新タイミ
ング信号の↑記号は、状態更新タイミング信号ＣＬＫ１
０の立ち上がりエッジのタイミングを示し、◆記号はＨ
レベルまたはＬレベルの安定した状態を示す。
【００５１】また、線電流比較結果の＊記号は、ＤＯ
Ｎ’Ｔ ＣＡＲＥ、すなわちＨレベルでもＬレベルでも
動作に関係がないことを示す。その他は、ＨはＨレベル
を、ＬはＬレベルを示す。リセット信号ＲＥＳＥＴは、
論理回路１０の初期化の為の入力信号であり、通常Ｌレ
ベルで、Ｈレベルの場合において、論理回路１０は直ち
に初期化される。
【００５２】次に、（表１）を用いて、論理回路１０の
動作を説明すると、まず、状態更新タイミング信号ＣＬ
Ｋ１０が立ち上がる（立ち上がりエッジが入力する）
と、そのときの第一、第二、第三の線電流比較結果Ｈ
Ｕ、ＨＶ、ＨＷのレベルに応じて、状態Ｎｏ．Ａ００、
Ｂ００、Ｃ００、Ｄ００、Ｅ００、Ｆ００、Ｇ００、Ｈ
００の８つの状態に推移する。（状態Ｎｏ．の１桁目に
着目し、Ａ〜Ｈの８つに分岐。説明の都合上、状態Ｎ
ｏ．の３桁の英数記号については、左から１桁目、２桁
目、３桁目と呼ぶこととする。） ここで、まず、状態Ｎｏ．Ａ００、Ｂ００、Ｃ００、Ｄ
００、Ｅ００、Ｆ００のいずれかに推移した場合につい
て説明する。
【００５３】これらの状態に推移した場合には、状態更
新タイミング信号ＣＬＫ１０の立ち上がりエッジのタイ
ミングの第一、第二、第三の線電流比較結果ＨＵ、Ｈ
Ｖ、ＨＷの内、同一信号レベルの２つの信号に着目し、
その２つの信号の内、どちらが先に変化するかによっ
て、以後の動作が異なる。（状態Ｎｏ．の２桁目に着目
し、ＸとＹの２つに分岐）例えば、状態Ｎｏ．Ａ００の
場合は、第二の線電流比較結果ＨＶが先に変化すれば状
態Ｎｏ．ＡＸ１に推移し、第三の線電流比較結果ＨＷが
先に変化すれば状態Ｎｏ．ＡＹ１に推移する。その後、
状態更新タイミング信号ＣＬＫ１０の立ち上がりエッジ
のタイミングの第一、第二、第三の線電流比較結果Ｈ
Ｕ、ＨＶ、ＨＷの内、同一信号レベルの２つの信号の
内、先に変化した信号でないもう一方の信号が変化する
と、状態Ｎｏ．の１桁目と２桁目が同一の３桁目が２の
状態に推移する。
【００５４】例えば、状態Ｎｏ．ＡＸ１の状態からは、
状態Ｎｏ．ＡＸ２へ、状態Ｎｏ．ＡＹ１の状態であれば
状態Ｎｏ．ＡＹ２へ推移する。その後、その状態を次回
の状態更新タイミング信号ＣＬＫ１０の立ち上がりエッ
ジのタイミングまで保持する。
【００５５】最後に、状態更新タイミング信号ＣＬＫ１
０の立ち上がりエッジのタイミングに、状態Ｎｏ．Ｇ０
０またはＨ００に推移した場合について説明すると、こ
れらの場合は次回の状態更新タイミング信号ＣＬＫ１０
の立ち上がりエッジが入力されるまで、この状態が保持
され、従って第一、第二、第三のスイッチング指令信号
ＰＵ、ＰＶ、ＰＷはそのレベルを出力し続ける。
【００５６】以上が（表１）の読み方の説明である。以
下に、（表１）の真理値表に基づき前記論理回路１０の
動作について説明を行う。
【００５７】まず、状態更新タイミング信号ＣＬＫ１０
の立ち上がりエッジのタイミングの動作について説明す
る。
【００５８】論理回路１０は、状態更新タイミング信号
ＣＬＫ１０の立ち上がりエッジのタイミングに、第一、
第二、第三の線電流比較結果ＨＵ、ＨＶ、ＨＷの信号レ
ベルを読みとり、その時の第一、第二、第三の線電流測
定結果ｉＦＵ、ｉＦＶ、ｉＦＷをそれぞれの第一、第
二、第三の線電流指令ｉＴＵ、ｉＴＶ、ｉＴＷに近づけ
る方向、すなわち、ｉＦＵ、ｉＦＶ、ｉＦＷが線電流指
令と一致する変化が生じる様に論理回路１０の出力Ｐ
Ｕ、ＰＶ、ＰＷの信号レベルを決定する。これは結果的
に、ＰＵ、ＰＶ、ＰＷの信号レベルがＨＵ、ＨＶ、ＨＷ
をそれぞれ反転したレベルとなる。例えば、ＨＵがＨレ
ベルであれば、ＰＵはＬレベルに、ＨＵがＬレベルであ
れば、ＰＵはＨレベルに決定される。ＰＶ、ＰＷについ
ても同様である。
【００５９】次に、状態更新タイミング信号ＣＬＫ１０
の立ち上がりエッジのタイミングの後、次回の状態更新
タイミング信号ＣＬＫ１０の立ち上がりエッジのタイミ
ングまでの論理回路１０の動作について説明する。この
間の動作は、状態更新タイミング信号ＣＬＫ１０の立ち
上がりエッジのタイミングにおける、ＨＵ、ＨＶ、ＨＷ
の３つの信号のレベルによって定まる。ここで、このＨ
Ｕ、ＨＶ、ＨＷの３つの信号レベルに着目し、３つの信
号レベルの内の１つの信号のレベルが異なる場合におけ
る動作、すなわち、 （ＨＵ、ＨＶ、ＨＷ）＝（Ｌ、Ｈ、Ｈ） または＝（Ｈ、Ｌ、Ｈ） または＝（Ｈ、Ｈ、Ｌ） または＝（Ｈ、Ｌ、Ｌ） または＝（Ｌ、Ｈ、Ｌ） または＝（Ｌ、Ｌ、Ｈ） の場合と、３つの信号レベルが全て同一レベルの場合、
すなわち、 （ＨＵ、ＨＶ、ＨＷ）＝（Ｈ、Ｈ、Ｈ） または＝（Ｌ、Ｌ、Ｌ） の場合とに分けて以下に説明する。
【００６０】まず、状態更新タイミング信号ＣＬＫ１０
の立ち上がりエッジのタイミングにおいて、ＨＵ、Ｈ
Ｖ、ＨＷの３つの信号レベルの内の１つの信号のレベル
が異なる場合における動作について説明する。
【００６１】三相交流電源１の線電流は、３つの線電流
の内の２つの線電流の値の和の極性を反転した値が、残
り１つの値になることは自明の理である。そこで、本発
明の第１の実施例における論理回路１０では、状態更新
タイミング信号ＣＬＫ１０の立ち上がりエッジのタイミ
ングにおけるＨＵ、ＨＶ、ＨＷの３つの信号の内のレベ
ルが同一の２つの信号に着目し、この２信号に関する線
電流を供給する主回路スイッチングパワー素子のＯＮ、
ＯＦＦを制御する様にスイッチング指令信号ＰＵ、Ｐ
Ｖ、ＰＷのレベルを決定する。
【００６２】すなわち、まず、レベルが同一の２つの信
号の内の先にレベルが反転した信号が関わる線電流を供
給する主回路スイッチングパワー素子のＯＮ、ＯＦＦ
を、ＯＮであればＯＦＦ、ＯＦＦであればＯＮという具
合に切り替わる様、該当するスイッチング指令信号のレ
ベルを反転する。続いて、レベルが同一であった２つの
信号の内の残りの１つの信号のレベルが反転した際、同
様に反転した信号の関わる線電流を供給する主回路スイ
ッチングパワー素子のＯＮ、ＯＦＦを切り替える様に該
当するスイッチング指令信号のレベルを反転する。
【００６３】この時点で、論理回路１０の出力である第
一、第二、第三のスイッチング指令信号ＰＵ、ＰＶ、Ｐ
Ｗの３つの信号は同一レベルとなり、状態更新タイミン
グ信号ＣＬＫ１０の立ち上がりエッジのタイミングにお
けるＨＵ、ＨＶ、ＨＷの３つの信号の内のレベルの異な
る１つの信号のレベルと一致し、次回の状態更新タイミ
ング信号ＣＬＫ１０の立ち上がりエッジのタイミングま
で、このＰＵ、ＰＶ、ＰＷはレベルを維持する。そし
て、次回の状態更新タイミング信号ＣＬＫ１０の立ち上
がりエッジのタイミング後も同様の動作を繰り返し行う
よう構成している。
【００６４】次に、状態更新タイミング信号ＣＬＫ１０
の立ち上がりエッジのタイミングにおいて、ＨＵ、Ｈ
Ｖ、ＨＷの３つの信号のレベルが全て同一レベルである
場合における動作について説明する。ＨＵ、ＨＶ、ＨＷ
の３つの信号のレベルが全て同一レベルである場合に
は、次回の状態更新タイミング信号ＣＬＫ１０の立ち上
がりエッジのタイミングまで、状態更新タイミング信号
ＣＬＫ１０の立ち上がりエッジのタイミングに定められ
たＰＵ、ＰＶ、ＰＷの信号レベルが維持される。
【００６５】以上が、本発明の第１の実施例におけるＰ
ＷＭコンバータの電流制御手段６の構成についての説明
であるが、以下に、本発明の第１の実施例におけるＰＷ
Ｍコンバータの電流制御手段６の論理回路１０の構成に
ついて、さらに詳しい説明を行う。
【００６６】論理回路１０の内部構成について、図２を
用いて以下説明を行う。図２において、構成要素の動作
について説明する。まず、３６、３７、３８、３９、４
０、４１は第一、第二、第三、第四、第五、第六のデー
タセレクタで、その動作は、入力端子ＳＥＬがＨレベル
の時には出力端子Ｙに入力端子Ｂのレベルが、入力端子
ＳＥＬがＬレベルの時には出力端子Ｙに入力端子Ａのレ
ベルが出力される構成となっている。
【００６７】次に、２６、２７、２８は第一、第二、第
三のリセット優先ＲＳフリップフロップで、入力端子Ｒ
がＨレベルでかつ入力端子ＳがＬレベルの時にリセット
されて出力端子ＱはＬレベルに変化し、入力端子ＲがＬ
レベルでかつ入力端子ＳがＨレベルの時にセットされて
出力端子ＱはＨレベルに変化し、入力端子ＲがＨレベル
でかつ入力端子ＳがＨレベルの時にはリセットが優先さ
れてリセットされ、出力端子ＱはＬレベルに変化する。
【００６８】次に、２９、３０、３１、１２、１３、１
４は第一、第二、第三、第四、第五、第六のＤラッチ
で、入力端子ＣＫに入力される信号の立ち上がりエッジ
のタイミングで入力端子Ｄのレベルをラッチし、そのレ
ベルを出力端子Ｑに出力する。ただし、入力端子ＰＲは
プリセット信号を入力する端子で、Ｈレベルが入力され
た場合に最優先でプリセットされ、出力端子Ｑには、Ｈ
レベルが出力される。
【００６９】次に、２３、２４、２５、１２７、１２
８、１２９、１３０、１３１、１３２は第一、第二、第
三、第四、第五、第六、第七、第八、第九の反転ゲート
で、入力端子にＨレベルが入力されると出力端子にＬレ
ベルを、入力端子にＬレベルが入力されると出力端子に
Ｈレベルを出力する。２２は、データデコード手段で、
入力端子Ａ、Ｂ、Ｃと出力端子Ｙを有し、その真理値表
を（表２）に示す。
【００７０】なお、真理値表の（表２）はＡＮＤ、Ｏ
Ｒ、反転ゲートにより容易に実現できるものである。
【００７１】
【表２】
【００７２】３５は、タイミング信号分配手段で、シス
テムクロックＣＬＫ１と状態更新タイミング信号ＣＬＫ
１０を入力し、状態更新タイミング遅延信号ＣＬＫ１１
を出力する。ここで、ＣＬＫ１、ＣＬＫ１０およびＣＬ
Ｋ１１の関係について図４を用いて説明すると、まず、
状態更新タイミング信号ＣＬＫ１０の周期はシステムク
ロックＣＬＫ１の周期に比べ十分大きいものとし、か
つ、更新タイミング信号ＣＬＫ１０はシステムクロック
ＣＬＫ１の立ち下がりエッジに同期して変化するものと
する。次に、状態更新タイミング遅延信号ＣＬＫ１１
は、状態更新タイミング信号ＣＬＫ１０をシステムクロ
ックＣＬＫ１の立ち上がりエッジと立ち下がりエッジ間
の時間の約半分だけ遅延した信号とする。
【００７３】以上が、構成要素の動作についての説明で
あるが、以下に信号の流れを追って論理回路１０の動作
説明を行う。
【００７４】ここでは、説明を簡単にするため、第一、
第二、第三のデータセレクタ３６、３７、３８をまとめ
て第一のデータセレクト手段２０、また、第四、第五、
第六のデータセレクタ３９、４０、４１をまとめて第二
のデータセレクト手段２１と呼ぶことにし、また、第
一、第二、第三のＤラッチ１２、１３、１４をまとめて
第一のデータラッチ手段３４、また、第四、第五、第六
のＤラッチ２９、３０、３１をまとめて第二のデータラ
ッチ手段１５と呼ぶことにする。
【００７５】また、第一、第二、第三のデータセレクタ
３６、３７、３８の入力端子Ａをそれぞれ第一のデータ
セレクト手段２０の入力端子１Ａ、２Ａ、３Ａとし、入
力端子Ｂをそれぞれ第一のデータセレクト手段２０の入
力端子１Ｂ、２Ｂ、３Ｂとし、入力端子ＳＥＬを共通接
続し、かつ第一のデータセレクト手段２０の入力端子Ｓ
ＥＬとすることにし、また、第四、第五、第六のデータ
セレクタ３９、４０、４１の入力端子Ａをそれぞれ第二
のデータセレクト手段２１の入力端子１Ａ、２Ａ、３Ａ
とし、入力端子Ｂをそれぞれ第二のデータセレクト手段
２１の入力端子１Ｂ、２Ｂ、３Ｂとし、入力端子ＳＥＬ
を共通接続し、かつ第二のデータセレクト手段２１の入
力端子ＳＥＬとすることにし、また、第一、第二、第三
のＤラッチの入力端子Ｄはそれぞれ第一のデータラッチ
手段３４の入力端子１Ｄ、２Ｄ、３Ｄとし、入力端子Ｃ
Ｋは共通接続し、かつ第一のデータラッチ手段３４の入
力端子ＣＫとし、入力端子ＰＲは共通接続し、かつ第一
のデータラッチ手段３４の入力端子ＰＲとし、出力端子
Ｑはそれぞれ第一のデータラッチ手段３４の出力端子１
Ｑ、２Ｑ、３Ｑとすることにし、また、第四、第五、第
六のＤラッチ２９、３０、３１の入力端子Ｄはそれぞれ
第二のデータラッチ手段１５の入力端子１Ｄ、２Ｄ、３
Ｄとし、入力端子ＣＫは共通接続し、かつ第二のデータ
ラッチ手段１５の入力端子ＣＫとし、入力端子ＰＲは共
通接続し、かつ第一のデータラッチ手段１５の入力端子
ＰＲとし、出力端子Ｑはそれぞれ第一のデータラッチ手
段３４の出力端子１Ｑ、２Ｑ、３Ｑとすることにする。
【００７６】また、第一のデータセレクト手段２０の出
力を、第一の選択出力信号Ｙ１Ｕ、Ｙ１Ｖ、Ｙ１Ｗ、ま
た、第二のデータセレクト手段２１の出力を、第二の選
択出力信号Ｙ２Ｕ、Ｙ２Ｖ、Ｙ２Ｗと呼ぶことにする。
【００７７】まず、第一、第二、第三の線電流比較結果
ＨＵ、ＨＶ、ＨＷは、第一のデータラッチ手段３４の入
力端子１Ｄ、２Ｄ、３Ｄに入力され、かつ、第一のデー
タセレクト手段２０の入力端子１Ｂ、２Ｂ、３Ｂに入力
されるとともに、第一、第二、第三の反転ゲート２３、
２４、２５を介して入力端子１Ａ、２Ａ、３Ａに入力さ
れる。
【００７８】ここで、状態更新タイミング信号ＣＬＫ１
０がＬレベルからＨレベルに変化する、すなわち、立ち
上がりエッジが入力された直後の状態、すなわち、図４
におけるＴＩＭＥ１について説明する。
【００７９】まず、第一のデータラッチ手段の入力端子
１Ｄ、２Ｄ、３Ｄの入力レベルがラッチされることによ
り保持され、出力端子１Ｑ、２Ｑ、３Ｑに出力される。
第一のデータラッチ手段３４のこの状態は、次の状態更
新タイミング信号ＣＬＫ１０の立ち上がりエッジが入力
されるまで変化しない。次に、第一のデータラッチ手段
３４の出力端子１Ｑ、２Ｑ、３Ｑから出力された信号
は、データデコード手段２２に入力され、表２に示す真
理値表に従って出力端子ＹをＨレベルまたはＬレベルと
する。以下、この出力端子Ｙから出力される信号をモー
ド信号ＹＭと呼ぶことにする。
【００８０】ここで、第一のデータセレクト手段２０の
入力端子ＳＥＬにはモード信号ＹＭが入力されており、
第一のデータセレクト手段２０はモード信号ＹＭに従っ
て、第一の選択出力信号Ｙ１Ｕ、Ｙ１Ｖ、Ｙ１Ｗを出力
する。
【００８１】次に、状態更新タイミング遅延信号ＣＬＫ
１１がＬレベルからＨレベルに変化する、すなわち、立
ち上がりエッジが入力されるが、この直後の状態、すな
わち、図４におけるＴＩＭＥ２について説明する。
【００８２】まず、第一、第二、第三のＲＳフリップフ
ロップ２６、２７、２８のそれぞれの入力端子Ｓに状態
更新タイミング遅延信号ＣＬＫ１１が入力され、その信
号がＨレベルの時にセットされる。しかしながら、前記
の通り、第一、第二、第三のＲＳフリップフロップ２
６、２７、２８はリセット優先ＲＳフリップフロップで
あるため、入力端子ＲがＨレベルである場合には、リセ
ットが優先される。従って、第一、第二、第三のＲＳフ
リップフロップ２６、２７、２８のうち、入力端子Ｒが
Ｌレベルであるもののみが状態更新タイミング遅延信号
ＣＬＫ１１がＨレベルの時にセットされる結果となる。
【００８３】これら第一、第二、第三のＲＳフリップフ
ロップ２６、２７、２８のそれぞれの出力信号は、第二
のデータセレクト手段２１の入力端子１Ａ、２Ａ、３Ａ
に入力されるとともに、第四、第五、第六の反転ゲート
１２７、１２８、１２９を介して入力端子１Ｂ、２Ｂ、
３Ｂに入力される。この第二のデータセレクト手段２１
の入力端子ＳＥＬにはモード信号ＹＭが入力されてお
り、第二のデータセレクト手段２１はモード信号ＹＭに
従って、第二の選択出力信号Ｙ２Ｕ、Ｙ２Ｖ、Ｙ２Ｗを
出力する。
【００８４】次に、システムクロックＣＬＫ１がＬレベ
ルからＨレベルに変化する、すなわち、立ち上がりエッ
ジが入力されるが、この直後の状態、すなわち、図４に
おけるＴＩＭＥ３について説明する。まず、第二のデー
タラッチ手段１５の入力端子ＣＫにシステムクロックＣ
ＬＫ１の立ち上がりエッジが入力されると、第二のデー
タラッチ手段１５は入力端子１Ｄ、２Ｄ、３Ｄから、第
二の選択出力信号Ｙ２Ｕ、Ｙ２Ｖ、Ｙ２Ｗを入力してラ
ッチし、第二のデータラッチ手段１５の出力端子１Ｑ、
２Ｑ、３Ｑには、ラッチされた入力端子１Ｄ、２Ｄ、３
Ｄの入力信号を出力して、次回の状態更新タイミング信
号ＣＬＫ１０の立ち上がりエッジのタイミングまで、各
出力信号は保持される。第二のデータラッチ手段１５の
出力端子１Ｑ、２Ｑ、３Ｑから出力した信号は、第七、
第八、第九の反転ゲート１３０、１３１、１３２を介し
て第一、第二、第三のスイッチング指令信号ＰＵ、Ｐ
Ｖ、ＰＷとなる。ここで、第一、第二、第三のスイッチ
ング指令信号ＰＵ、ＰＶ、ＰＷは、第二のデータラッチ
手段１５の入力端子ＣＫにシステムクロックＣＬＫ１の
立ち上がりエッジが入力されたタイミングで更新される
ため、ＴＩＭＥ１やＴＩＭＥ２で変化することはない。
【００８５】以上が、状態更新タイミング信号ＣＬＫ１
０がＬレベルからＨレベルに変化した時点（ＴＩＭＥ
１）から、状態更新タイミング遅延信号ＣＬＫ１１がＬ
レベルからＨレベルに変化した時点（ＴＩＭＥ２）、並
びに、その後のシステムクロックＣＬＫ１がＬレベルか
らＨレベルに変化した時点（ＴＩＭＥ３）の動作説明で
ある。これらは、状態更新タイミング信号ＣＬＫ１０が
立ち上がった（立ち上がりエッジが入力した）際の動作
で、表１における状態Ｎｏ．Ａ００、Ｂ００、Ｃ００、
Ｄ００、Ｅ００、Ｆ００、Ｇ００、Ｈ００の８つの状態
に推移する動作の説明である。
【００８６】次に、その後の動作、すなわち、次の状態
更新タイミング信号ＣＬＫ１０の立ち上がりエッジが入
力するまでの間の動作について説明する。ここで、ま
ず、（表１）における状態Ｎｏ．Ａ００、Ｂ００、Ｃ０
０、Ｄ００、Ｅ００、Ｆ００のいずれかに推移した場
合、すなわち、状態更新タイミング信号ＣＬＫ１０の立
ち上がりエッジのタイミングの第一、第二、第三の線電
流比較結果ＨＵ、ＨＶ、ＨＷの内、同一信号レベルの信
号が２つある場合について説明する。
【００８７】ここでは、（表１）のＡ００の状態を例に
とって説明する。状態Ｎｏ．Ａ００の状態においては、
線電流比較結果ＨＵはＬレベル、ＨＶはＨレベル、ＨＷ
はＨレベル、モード信号ＹＭはＬレベル、第一のデータ
セレクト手段２０の出力であるＹ１ＵはＨレベル、Ｙ１
ＶはＬレベル、Ｙ１ＷはＬレベル、第一のＲＳフリップ
フロップ２６はリセット状態、第二のＲＳフリップフロ
ップ２７はセット状態、第三のＲＳフリップフロップ２
８はセット状態である。また、第二のデータセレクト手
段２１の出力であるＹ２ＵはＬレベル、Ｙ２ＶはＨレベ
ル、Ｙ２ＷはＨレベルである。
【００８８】ここで、まず、第二の線電流比較結果ＨＶ
がＨレベルからＬレベルに変化した場合の動作、すなわ
ち、（表１）における状態Ｎｏ．Ａ００から状態Ｎｏ．
ＡＸ１に推移する動作について考察する。
【００８９】第二の線電流比較結果ＨＶがＨレベルから
Ｌレベルに変化した場合、第一の選択出力信号Ｙ１Ｖの
レベルがＬレベルからＨレベルへ切り替わり、これによ
って第二のＲＳフリップフロップ２７がリセットされる
ことから、第二の選択出力信号Ｙ２Ｖは、Ｈレベルから
Ｌレベルへ切り替えられる。従って、ＰＵ、ＰＶ、ＰＷ
は、次のシステムクロックＣＬＫ１の立ち上がりエッジ
のタイミングに、（ＰＵ、ＰＶ、ＰＷ）＝（Ｈ、Ｈ、
Ｌ）となる。この第一、第二、第三のスイッチング指令
信号ＰＵ、ＰＶ、ＰＷに従って、次段の主回路パワー制
御部８が動作する。
【００９０】次に、その後、第三の線電流比較結果ＨＷ
がＨレベルからＬレベルに変化した場合の動作、すなわ
ち、（表１）における状態Ｎｏ．ＡＸ１から状態Ｎｏ．
ＡＸ２に推移する動作について考察する。第三の線電流
比較結果ＨＷがＨレベルからＬレベルに変化した場合、
第一の選択出力信号Ｙ１ＷのレベルがＬレベルからＨレ
ベルへ切り替わり、これによって第三のＲＳフリップフ
ロップ２８がリセットされることから、第二の選択出力
信号Ｙ２Ｗは、ＨレベルからＬレベルへ切り替えられ
る。
【００９１】従って、ＰＵ、ＰＶ、ＰＷは、次のシステ
ムクロックＣＬＫ１の立ち上がりエッジのタイミング
に、（ＰＵ、ＰＶ、ＰＷ）＝（Ｈ、Ｈ、Ｈ）となる。こ
の第一、第二、第三のスイッチング指令信号ＰＵ、Ｐ
Ｖ、ＰＷに従って、次段の主回路パワー制御部８が動作
する。
【００９２】この状態、すなわち、（ＰＵ、ＰＶ、Ｐ
Ｗ）＝（Ｈ、Ｈ、Ｈ）は、次回の状態更新タイミング信
号ＣＬＫ１０の立ち上がりエッジのタイミング後のシス
テムクロックＣＬＫ１の立ち上がりエッジのタイミング
まで維持される。
【００９３】これまでが、状態更新タイミング信号ＣＬ
Ｋ１０の立ち上がりエッジのタイミングに状態Ｎｏ．Ａ
００、Ｂ００、Ｃ００、Ｄ００、Ｅ００、Ｆ００のいず
れかに推移した場合、すなわち、状態更新タイミング信
号ＣＬＫ１０の立ち上がりエッジのタイミングの第一、
第二、第三の線電流比較結果ＨＵ、ＨＶ、ＨＷの内、同
一信号レベルの信号が２つある場合の動作についての説
明であるが、次に、表１における状態Ｎｏ．Ｇ００、Ｈ
００のいずれかに推移した場合、すなわち、状態更新タ
イミング信号ＣＬＫ１０の立ち上がりエッジのタイミン
グの第一、第二、第三の線電流比較結果ＨＵ、ＨＶ、Ｈ
Ｗがすべて同一信号レベルであった場合について説明す
る。
【００９４】ここでは、（表１）の状態Ｎｏ．Ｇ００の
状態を例にとって説明する。状態Ｎｏ．Ｇ００の状態に
おいては、線電流比較結果ＨＵはＨレベル、ＨＶはＨレ
ベル、ＨＷはＨレベル、モード信号ＹＭはＨレベル、第
一のデータセレクト手段２０の出力であるＹ１ＵはＨレ
ベル、Ｙ１ＶはＨレベル、Ｙ１ＷはＨレベル、第一、第
二、第三のＲＳフリップフロップ２６、２７、２８は全
てリセット状態である。
【００９５】その結果、第二のデータセレクト手段２１
の出力であるＹ２ＵはＨレベル、Ｙ２ＶはＨレベル、Ｙ
２ＷはＨレベルであり、従って、ＰＵ、ＰＶ、ＰＷは、
次のシステムクロックＣＬＫ１の立ち上がりエッジのタ
イミングに、ＰＵはＬレベル、ＰＶはＬレベル、ＰＷは
Ｌレベルとなり、このＰＵ、ＰＶ、ＰＷに従って、次段
の主回路パワー制御部８が動作する。
【００９６】この状態、すなわち、（ＰＵ、ＰＶ、Ｐ
Ｗ）＝（Ｌ、Ｌ、Ｌ）は、次回の状態更新タイミング信
号ＣＬＫ１０の立ち上がりエッジのタイミング後のシス
テムクロックＣＬＫ１の立ち上がりエッジのタイミング
まで維持される。
【００９７】以上が、（表１）における状態Ｎｏ．Ａ０
０から状態Ｎｏ．ＡＸ１、さらに状態Ｎｏ．ＡＸ２へと
推移する様子と、状態更新タイミング信号ＣＬＫ１０の
立ち上がりエッジのタイミングに状態Ｎｏ．Ｇ００に推
移した時の動作説明であるが、これまでの説明により、
（表１）における他の状態推移についても同様に考察で
きるため、説明を省略する。
【００９８】以上が、本発明の第１の実施例におけるＰ
ＷＭコンバータの電流制御手段６における論理回路１０
の具体的な動作説明であるが、ここで、図３を用いて、
各線電流指令が正弦波信号である場合に、本発明の第１
の実施例におけるＰＷＭコンバータが、三相交流電源１
の線電流を制御する様子を説明する。
【００９９】図３において、（ａ）は第一、第二、第三
の線電流指令ｉＴＵ、ｉＴＶ、ｉＴＷ並びに第一、第
二、第三の線電流測定結果ｉＦＵ、ｉＦＶ、ｉＦＷを示
した図であり、（ｂ）は（ａ）の点線部を拡大した論理
回路１０の作用を示す図であり、（ｃ）は論理回路１０
の出力である第一、第二、第三のスイッチング指令信号
ＰＵ、ＰＶ、ＰＷの出力レベルに基づく第一、第二、第
三、第四、第五、第六の主回路スイッチングパワー素子
Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６のＯＮ、ＯＦＦ動
作を示す図である。
【０１００】まず、時刻ｔ＝ｔ１において、すなわち、
状態更新タイミング信号ＣＬＫ１０の立ち上がりエッジ
のタイミングの動作説明を行う。状態更新タイミング信
号ＣＬＫ１０の立ち上がりエッジのタイミングのｉＴ
Ｕ、ｉＴＶ、ｉＴＷとｉＦＵ、ｉＦＶ、ｉＦＷの大小関
係が ｉＴＵ＞ｉＦＵ ｉＴＶ＜ｉＦＶ ｉＴＷ＜ｉＦＷ である時刻ｔ＝ｔ１において、第一、第二、第三の線電
流比較結果ＨＵ、ＨＶ、ＨＷは、（ＨＵ、ＨＶ、ＨＷ）
＝（Ｌ、Ｈ、Ｈ）となる。
【０１０１】この状態は、（表１）の真理値表における
状態Ｎｏ．Ａ００に相当し、論理回路１０より出力され
るスイッチング指令信号ＰＵ、ＰＶ、ＰＷは、（ＰＵ、
ＰＶ、ＰＷ）＝（Ｈ、Ｌ、Ｌ）となり、主回路パワー制
御部８へ伝達される。そして、主回路スイッチングパワ
ー素子Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６は各々ＯＦ
Ｆ、ＯＮ、ＯＮ、ＯＮ、ＯＦＦ、ＯＦＦとなり、各線電
流測定結果ｉＦＵ、ｉＦＶ、ｉＦＷは三相交流電源１の
電気的時定数に従って各線電流指令ｉＴＵ、ｉＴＶ、ｉ
ＴＷに近づいていく。
【０１０２】以上が、時刻ｔ＝ｔ１において、状態更新
タイミング信号ＣＬＫ１０の立ち上がりエッジのタイミ
ングのＰＷＭコンバータの動作説明である。
【０１０３】次に、ｉＴＶ＞ｉＦＶとなり、（ＨＵ、Ｈ
Ｖ、ＨＷ）＝（Ｌ、Ｈ、Ｈ）から（ＨＵ、ＨＶ、ＨＷ）
＝（＊、Ｌ、Ｈ）に変化したタイミング（時刻ｔ＝ｔ１
１）における動作説明を行う。（ＨＵのレベルは無視す
るので、説明の都合上、ＨＵ＝＊はＤＯＮ’Ｔ ＣＡＲ
Ｅの意味とする。また、以後‘＊’はＤＯＮ’Ｔ ＣＡ
ＲＥの意味とする。） 論理回路１０は、この第一、第二、第三の線電流比較結
果ＨＵ、ＨＶ、ＨＷを入力し、第一、第二、第三のスイ
ッチング指令信号ＰＵ、ＰＶ、ＰＷを、（ＰＵ、ＰＶ、
ＰＷ）＝（Ｈ、Ｌ、Ｌ）から（ＰＵ、ＰＶ、ＰＷ）＝
（Ｈ、Ｈ、Ｌ）に切り替え、主回路スイッチングパワー
素子Ｑ２をＯＦＦ、Ｑ５をＯＮに切り替える。（状態Ｎ
ｏ．ＡＸ１に推移） 以上が、時刻ｔ＝ｔ１１における動作説明である。
【０１０４】次に、ｉＴＷ＞ｉＦＷとなり、（ＨＵ、Ｈ
Ｖ、ＨＷ）＝（＊、Ｌ、Ｈ）から（ＨＵ、ＨＶ、ＨＷ）
＝（＊、Ｈ、Ｈ）に変化したタイミング（時刻ｔ＝ｔ１
２）における動作説明を行う。
【０１０５】論理回路１０は、この第一、第二、第三の
線電流比較結果ＨＵ、ＨＶ、ＨＷを入力し、第一、第
二、第三のスイッチング指令信号ＰＵ、ＰＶ、ＰＷを、
（ＰＵ、ＰＶ、ＰＷ）＝（Ｈ、Ｈ、Ｌ）から（ＰＵ、Ｐ
Ｖ、ＰＷ）＝（Ｈ、Ｈ、Ｈ）に切り替え、主回路スイッ
チングパワー素子Ｑ３をＯＦＦ、Ｑ６をＯＮに切り替え
る。（状態Ｎｏ．ＡＸ２に推移） 以上が、時刻ｔ＝ｔ１２における動作説明である。
【０１０６】そして、（ＰＵ、ＰＶ、ＰＷ）＝（Ｈ、
Ｈ、Ｈ）の状態は、次回の状態更新タイミング信号ＣＬ
Ｋ１０の立ち上がりエッジのタイミングまで、維持され
る。
【０１０７】さらに、次回の状態更新タイミング信号Ｃ
ＬＫ１０の立ち上がりエッジのタイミング後も同様の動
作を行うことで、三相交流電源１の各線電流が、第一、
第二、第三の線電流指令ｉＴＵ、ｉＴＶ、ｉＴＷに従う
ように制御される。
【０１０８】以上が、本発明の第１の実施例におけるＰ
ＷＭコンバータの三相交流電源１の線電流が制御される
様子の説明である。
【０１０９】なお、図８において、電流制御手段６の出
力ＰＵ、ＰＶ、ＰＷの出力レベルに基づいて、主回路ス
イッチングパワー素子Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、
Ｑ６を制御するベースドライブ回路４において、主回路
スイッチングパワー素子Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ
５、Ｑ６のそれぞれが、ＯＦＦからＯＮに移行する際に
一定時間の遅延を設け、ＯＮからＯＦＦには速やかに移
行するような構成としても良い。これは、例えば、Ｑ１
がＯＮ、Ｑ４がＯＦＦの状態から、Ｑ１がＯＦＦ、Ｑ４
がＯＮの状態に移行する際、まず、Ｑ１をＯＦＦし、Ｑ
１が確実にＯＦＦの完了した後、Ｑ４をＯＮする様な構
成とするもので、これにより、Ｑ１とＱ４が切り替わる
タイミングで一瞬同時ＯＮし、主回路スイッチングパワ
ー素子に大電流が流れる危険性が回避できる。
【０１１０】また、図１の比較手段は反転入力端子に線
電流指令を入力し、非反転入力端子に線電流測定結果が
入力されているが、図５にように構成された比較手段と
し、入力すべき線電流に対し逆位相の線電流指令を比較
手段に入力してもよいことは言うまでもない。
【０１１１】また、図８において、電源電流検出手段９
を三相交流電源１とリアクトル５９との間に設けたが、
リアクトル５９と主回路パワー制御部８との間に設けて
もよいことは言うまでもない。
【０１１２】また、ＰＷＭコンバータの過負荷時の保護
として、電流遮断を行う場合等に、Ｑ１〜Ｑ６を全てＯ
ＦＦ状態とできる状態を４のベースドライブ手段に付加
しても良いことは言うまでもない。
【０１１３】また、電源回生時においても同様に動作す
ることは言うまでもない。以上の様に本発明の第１の実
施例によれば、電流誤差アンプを持たない構成のため、
電流誤差アンプのゲイン調整にまつわる課題が本質的に
解決でき、全くゲイン調整の必要がない。
【０１１４】さらに、リアクトル５９、電源電流検出手
段９、電流制御手段６、主回路パワー制御部８の特性お
よび仕様が変わっても常に各線電流誤差を最も小さくす
るよう動作し、また、特性の製造バラツキ並びに温度特
性等があっても常に各線電流誤差を常に最も小さくする
よう動作するため電流制御応答性にすぐれ、また、発振
現象が生じる心配もない。また、直流電圧の値が変化し
ても、ゲイン調整の必要がなく、常に各線電流誤差を最
も小さくするような動作を行う。また、本発明のＰＷＭ
コンバータにおける電流制御手段６は、第一、第二、第
三の比較手段以外はすべてシンプルなディジタル回路に
て構成でき、ディジタル回路で構成した部分はオフセッ
トやドリフトの心配がなく、また安価である。
【０１１５】さらに、第一の線電流指令、第二の線電流
指令、第三の線電流指令を三相交流電源１の中性点から
見た各相電圧とそれぞれ同位相の正弦波信号または逆位
相の正弦波信号とすることにより、各相電圧と各線電流
との位相差の低減すなわち力率改善を行うことができる
と同時に、各線電流を正弦波になるように制御できるた
め線電流の歪みを抑制するすなわち電源高調波の低減こ
とができる。
【０１１６】従って、本発明は、電流誤差アンプのゲイ
ン調整作業やオフセット調整作業が不要で、電流制御応
答性にすぐれ、安価なＰＷＭコンバータを供給できる。
【０１１７】（実施例２）本発明の第２の実施例は、図
８に示すＰＷＭコンバータの電流制御手段６において、
図１に示す構成を有する電流制御手段６に設けた論理回
路１０の内部構成を、 図６に示すように、第１の実施
例とは異なる構成としたものである。論理回路１０の内
部構成を除く、その他の構成については、第１の実施例
と全く同一であるので、第２の実施例の論理回路１０を
設けた図１に示す電流制御手段６並びに該電流制御手段
６を設けた図８に示すＰＷＭコンバータの構成について
の詳しい説明は省き、以下、論理回路１０の構成および
動作についての説明を行う。
【０１１８】まず、論理回路１０の説明の前に、論理回
路１０の真理値表を（表３）に示す。
【０１１９】
【表３】
【０１２０】（表３）の読み方は、第１の実施例の論理
回路１０の真理値表（表１）と全く同一であるので、読
み方の説明は省く。（表３）の真理値表に基づく論理回
路１０の動作についてであるが、動作上、第１の実施例
の論理回路１０と同じ動作についても説明は省く。論理
回路１０は、状態更新タイミング信号ＣＬＫ１０の立ち
上がりエッジのタイミングに、第一、第二、第三の線電
流比較結果ＨＵ、ＨＶ、ＨＷを読みとり、これらＨＵ、
ＨＶ、ＨＷに基づき、ＰＵ、ＰＶ、ＰＷの信号レベルを
決定することについては、第１の実施例の論理回路１０
の動作と全く同一である。
【０１２１】次に、次回の状態更新タイミング信号ＣＬ
Ｋ１０の立ち上がりエッジのタイミングまでの論理回路
１０の動作について、第１の実施例の論理回路１０と動
作説明同様、３つの信号レベルの内の１つの信号レベル
が異なる場合における動作、 すなわち、（ＨＵ、ＨＶ、ＨＷ）＝（Ｌ、Ｈ、Ｈ） または＝（Ｈ、Ｌ、Ｈ） または＝（Ｈ、Ｈ、Ｌ） または＝（Ｈ、Ｌ、Ｌ） または＝（Ｌ、Ｈ、Ｌ） または＝（Ｌ、Ｌ、Ｈ） の場合と、３つの信号レベルが全て同一レベルの場合、
すなわち、 （ＨＵ、ＨＶ、ＨＷ）＝（Ｈ、Ｈ、Ｈ） または＝（Ｌ、Ｌ、Ｌ） の場合とに分けて以下に説明する。
【０１２２】まず、状態更新タイミング信号ＣＬＫ１０
の立ち上がりエッジのタイミングにおいて、ＨＵ、Ｈ
Ｖ、ＨＷの３つの信号レベルの内の１つの信号のレベル
が異なる場合における動作について説明する。
【０１２３】まず、状態更新タイミング信号ＣＬＫ１０
の立ち上がりエッジのタイミングにおいて、ＨＵ、Ｈ
Ｖ、ＨＷの３つの信号レベルの内、１つの信号のレベル
が異なる場合における動作については、レベルが同一の
２つの信号の内、先にレベルが反転した信号が関わる線
電流を供給する主回路スイッチングパワー素子のＯＮ、
ＯＦＦを、ＯＮであればＯＦＦ、ＯＦＦであればＯＮと
いう具合に切り替わる様、該当するスイッチング指令信
号のレベルを反転することは、第１の実施例の論理回路
１０の動作と全く同一であるが、続いて、レベルが同一
であった２つの信号の内の残りの１つの信号のレベルが
反転した際には、反転した信号の関わる線電流を供給す
る主回路スイッチングパワー素子のＯＮ、ＯＦＦを切り
替えず、他の２つのスイッチング指令信号のレベルを再
び反転する点が、第１の実施例の論理回路１０と動作が
異なる。
【０１２４】この時点で、論理回路１０の出力であるス
イッチング指令信号ＰＵ、ＰＶ、ＰＷの３つの信号は同
一レベルとなるが、ＰＵ、ＰＶ、ＰＷの３つの信号のレ
ベルは、第１の実施例の場合とは、信号のレベルが互い
に反転した関係となって、状態更新タイミング信号ＣＬ
Ｋ１０の立ち上がりエッジのタイミングにおけるＨＵ、
ＨＶ、ＨＷの３つの信号の内のレベルの異なる１つの信
号のレベルを反転したレベルとなり、次回の状態更新タ
イミング信号ＣＬＫ１０の立ち上がりエッジのタイミン
グまで、このＰＵ、ＰＶ、ＰＷはレベルを維持する。そ
して、次回の状態更新タイミング信号ＣＬＫ１０の立ち
上がりエッジのタイミング後も同様の動作を繰り返し行
うよう構成している。
【０１２５】次に、状態更新タイミング信号ＣＬＫ１０
の立ち上がりエッジのタイミングにおいて、ＨＵ、Ｈ
Ｖ、ＨＷの３つの信号のレベルが全て同一レベルである
場合における動作についても、第１の実施例と同じ動作
を行うので説明は省く。
【０１２６】以上が、本発明の第２の実施例におけるＰ
ＷＭコンバータの電流制御手段６の構成についての説明
であるが、以下に、本発明の第２の実施例におけるＰＷ
Ｍコンバータの電流制御手段６の論理回路１０の構成に
ついて、さらに詳しい説明を行う。
【０１２７】論理回路１０の内部構成について、図６を
用いて以下、第１の実施例と異なる箇所について説明す
る。図６において、まず、第１の実施例の論理回路１０
に対し、新たに設けた構成要素の動作について説明す
る。
【０１２８】１３５、１３６は第一および第二のＡＮＤ
回路で、第一のＡＮＤ回路１３５の３つの入力端子の全
て、もしくは第２のＡＮＤ回路１３６の２つの入力端子
の全てにＨレベルが入力されると、出力端子にＨレベル
を出力する。入力端子の少なくとも１つがＬレベルであ
れば、出力端子にＬレベルを出力する。
【０１２９】その他、構成要素として、４２の第七のデ
ータセレクタ、１６の第七のＤラッチ、１３３、１３４
の第十、第十一の反転ゲートを新たに設けているが、各
構成要素の動作については、第一の実施例と全く同一で
あるので、動作の説明は省く。
【０１３０】以上の構成要素により、データデコード手
段２２の出力端子Ｙは、第十の反転ゲート１３３を介し
て、第七のデータセレクタ４２の入力端子Ａに接続され
るとともに、入力端子Ｂに直接接続される。第七のデー
タセレクタ４２の出力端子Ｙは第二のデータセレクト手
段２１の入力端子ＳＥＬに接続される。第七のデータセ
レクタ４２の入力端子ＳＥＬは、第七のＤラッチ１６の
出力端子Ｑと接続される。第七のＤラッチ１６の入力端
子Ｄは接地され、常にＬレベルであり、入力端子ＣＫは
第一のＡＮＤ回路１３５の出力端子と接続され、入力端
子ＰＲと第二のＡＮＤ回路１３６の出力端子とが接続さ
れる。
【０１３１】第一のＡＮＤ回路１３５の３つの入力端子
には、第一、第二、第三のＲＳフリップフロップ２６、
２７、２８の各出力端子Ｑと、第四、第五、第六の反転
ゲート１２７、１２８、１２９を介して各々接続され
て、第二のＡＮＤ回路１３６の２つの入力端子の一方に
は、第十一の反転ゲート１３４を介して状態更新タイミ
ング遅延信号ＣＬＫ１１が入力され、他方には状態更新
タイミング信号ＣＬＫ１０が入力される。
【０１３２】以上の構成により、第七のデータセレクタ
４２は、第七のＤラッチ１６がプリセットされて、出力
端子ＱがＨレベルである時、入力端子Ｂに入力されるレ
ベルが出力端子Ｙに出力され、第七のＤラッチ１６の入
力端子ＣＫがＬレベルからＨレベルに切り替わると、出
力端子ＱがＬレベルになって、第七のデータセレクタ４
２は、入力端子Ａに入力されるレベルが出力端子Ｙに出
力される。第七のＤラッチ１６がプリセットされるの
は、状態更新タイミング遅延信号ＣＬＫ１１がＬレベ
ル、状態更新タイミング信号ＣＬＫ１０がＨレベルの時
であり、入力端子ＣＫがＬレベルからＨレベルに切り替
わるのは、第一、第二、第三のＲＳフリップフロップ２
６、２７、２８がすべてリセットされる時である。
【０１３３】以上のように構成された論理回路１０の動
作について以下説明を行う。図４より、状態更新タイミ
ング遅延信号ＣＬＫ１１の立ち上がりエッジ以前におい
ては状態更新タイミング信号ＣＬＫ１０がＨレベル、状
態更新タイミング遅延信号ＣＬＫ１１がＬレベルであっ
て、第七のＤラッチ１６がプリセットされる為、データ
デコーダ２２のモード信号ＹＭと同じレベルの信号が第
二のデータセレクト手段２１の入力端子ＳＥＬに入力さ
れる。
【０１３４】一方、第一、第二、第三のＲＳフリップフ
ロップ２６、２７、２８は全てリセット状態になるま
で、データセレクト手段２１の入力端子ＳＥＬのレベル
が反転することは無い。
【０１３５】従って、（表３）におけるＡ００、Ｂ０
０、Ｃ００、Ｄ００、Ｅ００、Ｆ００のいずれかに推移
した場合、すなわち、状態更新タイミング信号ＣＬＫ１
０の立ち上がりエッジのタイミングの第一、第二、第三
の線電流比較結果ＨＵ、ＨＶ，ＨＷの内、同一信号レベ
ルの信号が２つある場合においては、状態更新タイミン
グ信号ＣＬＫ１０の立ち上がりエッジのタイミングに定
まったＰＵ、ＰＶ，ＰＷのレベルから、最初にＰＵ、Ｐ
Ｖ、ＰＷの３つの信号の内、最初にいずれか１つのレベ
ルが反転する動作の推移までは、第一の実施例と動作が
全く同一になる。続いて、ＨＵ、ＨＶ，ＨＷの信号のい
ずれかの残る１つが反転する際には、第一、第二、第三
のＲＳフリップフロップ２６、２７、２８が全てリセッ
トされ、第二のデータセレクト手段２１の入力端子ＳＥ
Ｌのレベルが反転し、表３の状態Ｎｏ．ＡＸ２、ＡＹ
２、ＢＸ２、ＢＹ２等に示すよう、（表１）の状態Ｎ
ｏ．とは反転したレベルに切り換えられる。切り替わっ
たレベルは、次回の状態更新タイミング信号ＣＬＫ１０
の立ち上がりエッジのタイミング後のシステムクロック
ＣＬＫ１の立ち上がりエッジのタイミングまで維持され
ることについても、第１の実施例と同様である。
【０１３６】次に、（表１）におけるＧ００、Ｈ００の
いずれかに推移した場合、すなわち、状態更新タイミン
グ信号ＣＬＫ１０の立ち上がりエッジのタイミングの第
一、第二、第三の線電流比較結果ＨＵ、ＨＶ、ＨＷがす
べて同一レベルであった場合について説明する。
【０１３７】図４より状態更新タイミング信号ＣＬＫ１
０の立ち上がりタイミングにおいて、第一、第二、第三
のＲＳフリップフロップ２６、２７、１８は全てリセッ
トされるが、状態更新タイミング遅延信号ＣＬＫ１１の
立ち上がりエッジのタイミングまで、第七のＤラッチは
プリセット状態にあり、第二のデータセレクト手段２１
の入力端子ＳＥＬのレベルは変化が無く、従ってこの場
合の動作についても、（表３）の真理値表に示す通り、
第１の実施例の動作と全く同一になる。
【０１３８】以上が、本発明の第２の実施例におけるＰ
ＷＭコンバータの電流制御手段６における論理回路１０
の具体的な動作説明であるが、本実施例においては、第
１の実施例の（表１）と第２の実施例の（表３）を比べ
て、状態更新タイミング信号ＣＬＫ１０の立ち上がりエ
ッジのタイミングにおいて、ＨＵ、ＨＶ、ＨＷの３つの
信号の内、１つの信号のレベルが異なる場合のみ、動作
の最終的な推移結果である互いにレベルが等しいＰＵ、
ＰＶ、ＰＷの信号レベルが第２の実施例は、第１の実施
例のＰＵ、ＰＶ、ＰＷのレベルを反転したレベルになっ
ていることが唯一異なっている。
【０１３９】ＰＵ、ＰＶ、ＰＷのレベルはスイッチング
指令信号ＰＵ、ＰＶ、ＰＷが互いに同一である場合、三
相交流電源１の各線の線間電圧は０となってしまう為、
ＰＵ、ＰＶ、ＰＷがＨ，Ｈ，ＨまたはＬ，Ｌ，Ｌのいず
れであっても、次回の状態更新タイミング信号ＣＬＫ１
０の立ち上がりエッジのタイミングまでは、各線の線間
電圧に変化は無く、従って第２の実施例は、第１の実施
例と全く等価に、三相交流電源１の線電流を制御するこ
とができる。なお、（表３）における状態Ｎｏ．Ｇ００
で、ＰＵ、ＰＶ、ＰＷをＨ、Ｈ、Ｈとし、状態Ｎｏ．Ｈ
００で、ＰＵ、ＰＶ、ＰＷをＬ、Ｌ、Ｌとする構成とし
ても良い。
【０１４０】（実施例３）本発明の第３の実施例は、図
８に示すＰＷＭコンバータにおける電流制御手段６の内
部構成を第１の実施例または第２の実施例とは異なる構
成としたもので、図７に本発明の第３の実施例の電流制
御手段６の内部構成を示す。
【０１４１】本発明の第３の実施例は、図７における電
流制御手段６の構成要素として、新たに第一、第二、第
三の２回読み論理回路４８、４９、５０を設けたこと以
外は第１の実施例または第２の実施例と全く同一であ
る。
【０１４２】第一、第二、第三の２回読み論理回路４
８、４９、５０は、各々全く同一の構成を有するので、
第一の２回読み論理回路４８の構成および動作を、図９
の一般的な２回読み論理回路を用い以下説明する。図９
において、第一の２回読み論理回路４８の各構成要素の
動作について説明すると、まず、５１、５２、６９は第
八、第九、第十のＤラッチで、入力端子ＣＫに入力され
る信号の立ち上がりエッジのタイミングで入力端子Ｄの
レベルをラッチし、その入力端子Ｄのレベルを出力端子
Ｑに出力する。ただし、入力端子ＰＲはプリセット信号
を入力する端子で、Ｈレベルが入力された場合に優先的
にプリセットされ、出力端子Ｑは、Ｈレベルになる。ま
た、第八、第九のＤラッチ５１、５２の入力端子ＣＫは
共通接続されている。また、第八、第九、第十のＤラッ
チ５１、５２、６９の入力端子ＰＲは共通接続されてい
る。
【０１４３】１３７、１３８、７０は第十二、第十三、
第十四の反転ゲートで、入力端子にＨレベルが入力され
ると出力端子にＬレベルを、入力端子にＬレベルが入力
されると出力端子にＨレベルを出力する。５３は第四の
ＲＳフリップフロップであり、入力端子ＲがＨレベル
で、かつ入力端子ＳがＬレベルの時にリセットされて出
力端子ＱはＬレベルに変化し、入力端子ＲがＬレベル
で、かつ入力端子ＳがＨレベルの時にセットされて出力
端子ＱはＨレベルに変化する。５４、５５は第三、第四
のＡＮＤ回路であり、全ての入力端子にＨレベルの信号
が入力された時にＨレベルの出力信号を出力し、それ以
外の入力の時はＬレベルの出力信号を出力する。
【０１４４】以上が、第一の２回読み論理回路４８の各
構成要素の動作についての説明であるが、以下信号の流
れを追って第一の２回読み論理回路４８の動作説明を行
う。
【０１４５】まず、システムクロックＣＬＫ２の立ち上
がりエッジのタイミングに、第一の２回読み論理回路４
８の入力端子ＳＩに入力される第一の線電流比較結果Ｈ
Ｕのレベルが、第八のＤラッチ５１にラッチされて保持
され、出力端子Ｑに出力される。
【０１４６】次に、次回のシステムクロックＣＬＫ２の
立ち上がりエッジのタイミングには、第八のＤラッチ５
１の出力端子Ｑのレベルが第九のＤラッチ５２にラッチ
されて保持されてその出力端子Ｑに出力されると共に、
この時の比較結果ＨＵのレベルが第八のＤラッチ５１に
ラッチされて保持され、出力端子Ｑに出力される。ま
た、第八、第九のＤラッチ５１、５２の出力端子Ｑの出
力レベルは、それぞれ第四のＡＮＤ回路５５に伝達さ
れ、かつ第十二、第十三の反転ゲート１３７、１３８を
介して第三のＡＮＤ回路５４に伝達される。そして、第
三のＡＮＤ回路５４の出力が第四のＲＳフリップフロッ
プ５３の入力端子Ｒに伝達され、第四のＡＮＤ回路５５
の出力が第四のＲＳフリップフロップ５３の入力端子Ｓ
に伝達される。そして、第四のＲＳフリップフロップ５
３の出力端子Ｑのレベルは、第十のＤラッチ６９により
システムクロックＣＬＫ２の立ち下がりエッジのタイミ
ングでラッチされる。ここで、第十のＤラッチ６９の入
力端子ＣＫには、システムクロックＣＬＫ２が第十四の
反転ゲート７０により論理反転された信号が入力されて
いるため、システムクロックＣＬＫ２の立ち下がりエッ
ジのタイミングでラッチを行っている。そして、第十の
Ｄラッチ６９の出力端子Ｑは第一の２回読み論理回路４
８の出力端子として、ＨＵ１を出力する。
【０１４７】以上より、第一の２回読み論理回路４８
は、入力信号ＨＵをＣＬＫ２の立ち上がりエッジのタイ
ミング毎にチェックし、その結果が２回連続してＨレベ
ルの場合には出力信号ＨＵ１をＨレベルに、またその結
果が２回連続してＬレベルの場合には出力信号ＨＵ１を
Ｌレベルに変更する動作をすることがわかる。
【０１４８】以上が、第一の２回読み論理回路４８の内
部動作についての説明であり、第二、第三の２回読み論
理回路４９、５０についても全く同様である。
【０１４９】従って、第一、第二、第三の２回読み論理
回路４８、４９、５０は、ＨＵ、ＨＶ、ＨＷの信号に含
まれる極めて短時間のノイズ等による信号、すなわち、
Ｈレベル→Ｌレベル→Ｈレベルまたは、Ｌレベル→Ｈレ
ベル→Ｌレベルという信号変動を除去した信号ＨＵ１、
ＨＶ１、ＨＷ１を生成することができる。
【０１５０】なお、図９において、Ｄラッチ３ヶあるい
はそれ以上設けて、各Ｄラッチの出力レベルのＡＮＤを
とることにより、システムクロックＣＬＫ２の立ち上が
りエッジのタイミングを読む回数を３回以上に設定する
こともできる。
【０１５１】以上の様に本発明の第３の実施例によれ
ば、第一、第二、第三の２回読み論理回路４８、４９、
５０を設け、電流制御手段６の第一、第二、第三の比較
手段１７、１８、１９の各出力信号ＨＵ、ＨＶ、ＨＷを
前記第一、第二、第三の２回読み論理回路４８、４９、
５０を介して、論理回路１０へ伝達するよう構成するこ
とにより、第一、第二、第三の比較手段１７、１８、１
９の各出力信号に重畳したノイズを除去することがで
き、ノイズが発生しやすい条件においても三相交流電源
１の各線電流を第一、第二、第三の線電流指令ｉＴＵ、
ｉＴＶ、ｉＴＷに正確に一致するよう制御できる。
【０１５２】なお、本実施例の第一、第二、第三の２回
読み論理回路４８、４９、５０は、第１の実施例または
第２の実施例のいずれに付加しても同様の効果が得られ
ることは言うまでもない。
【０１５３】（実施例４）図１０は、本発明の第４の実
施例で、図８に示すＰＷＭコンバータの電流制御手段６
の論理回路１０の内部構成を示すものである。
【０１５４】本発明の第４の実施例の論理回路１０の内
部構成（図１０）と、前述の第１の実施例の論理回路１
０の内部構成（図３）とを比較すると、第七、第八、第
九の反転ゲート１３０、１３１、１３２の出力信号ＰＵ
１、ＰＶ１、ＰＷ１を、第一、第二、第三のスイッチン
グ指令信号遅延手段５６、５７、５８に入力し、その出
力信号を、第一、第二、第三のスイッチング指令信号Ｐ
Ｕ、ＰＶ、ＰＷとして主回路パワー制御部８に伝達する
よう構成していること以外は、全く同一の構成である。
【０１５５】ここで、第一、第二、第三のスイッチング
指令信号遅延手段５６、５７、５８の動作について説明
する。第一、第二、第三のスイッチング指令信号遅延手
段５６、５７、５８は、第七、第八、第九の反転ゲート
１３０、１３１、１３２の出力信号ＰＵ１、ＰＶ１、Ｐ
Ｗ１をそれぞれに入力し、予め定められたルールに従っ
て予め定められた時間だけ遅延した信号を、第一、第
二、第三のスイッチング指令信号ＰＵ、ＰＶ、ＰＷとし
て主回路パワー制御部８に伝達するよう構成している。
すなわち、（表１）および（表３）において、状態Ｎ
ｏ．Ａ００、Ｂ００、Ｃ００、Ｄ００、Ｅ００、Ｆ０
０、Ｇ００、Ｈ００の状態へ推移する場合のみ、遅延時
間を０とし、他の状態に推移する場合には、予め定めら
れた時間だけ遅延して第一、第二、第三のスイッチング
指令信号ＰＵ、ＰＶ、ＰＷを出力するよう構成してい
る。
【０１５６】このように構成された本発明の第４の実施
例の電流制御型ＰＷＭインバータが、三相交流電源１の
線電流を制御する様子を図１１および（表１）を用いて
説明する。
【０１５７】図１１において、（ａ）は第一、第二、第
三の線電流指令ｉＴＵ、ｉＴＶ、ｉＴＷ並びに第一、第
二、第三の線電流測定結果ｉＦＵ、ｉＦＶ、ｉＦＷを示
した図であり、（ｂ）は（ａ）の点線部を拡大した第
一、第二、第三のスイッチング指令信号遅延手段５６、
５７、５８を設けた論理回路１０の作用を示す図であ
り、（ｃ）は第一、第二、第三のスイッチング指令信号
遅延手段５６、５７、５８の出力である第一、第二、第
三のスイッチング指令信号ＰＵ、ＰＶ、ＰＷの出力レベ
ルに基づく主回路スイッチングパワー素子Ｑ１、Ｑ２、
Ｑ３、Ｑ４、Ｑ５、Ｑ６のＯＮ、ＯＦＦ動作を示す図で
ある。
【０１５８】まず、時刻ｔ＝ｔ１において、すなわち状
態更新タイミング信号ＣＬＫ１０の立ち上がりエッジの
タイミング（図４におけるＴＩＭＥ３の場合）の動作説
明を行う。
【０１５９】状態更新タイミング信号ＣＬＫ１０の立ち
上がりエッジのタイミングのｉＴＵ、ｉＴＶ、ｉＴＷと
ｉＦＵ、ｉＦＶ、ｉＦＷの大小関係が ｉＴＵ＞ｉＦＵ ｉＴＶ＜ｉＦＶ ｉＴＷ＜ｉＦＷ である時刻ｔ＝ｔ１において、第一、第二、第三の線電
流比較結果ＨＵ、ＨＶ、ＨＷは、（ＨＵ、ＨＶ、ＨＷ）
＝（Ｌ、Ｈ、Ｈ）となる。
【０１６０】この状態は、（表１）の真理値表におけ
る、状態Ｎｏ．Ａ００に相当し、（ＨＵ、ＨＶ、ＨＷ）
＝（Ｌ、Ｈ、Ｈ）であるので、ＰＵ１、ＰＶ１、ＰＷ１
は、（ＰＵ１、ＰＶ１、ＰＷ１）＝（Ｈ、Ｌ、Ｌ）とな
る。
【０１６１】この時、第一、第二、第三のスイッチング
指令信号遅延手段５６、５７、５８はＰＵ１、ＰＶ１、
ＰＷ１の信号レベルの変化をそのままＰＵ、ＰＶ、ＰＷ
として出力し、ＰＵ、ＰＶ、ＰＷは主回路パワー制御部
８へ伝達する。
【０１６２】よって、主回路スイッチングパワー素子Ｑ
１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６は各々ＯＦＦ、Ｏ
Ｎ、ＯＮ、ＯＮ、ＯＦＦ、ＯＦＦとなり、第一、第二、
第三の線電流測定結果ｉＦＵ、ｉＦＶ、ｉＦＷは三相交
流電源１の電気的時定数に従って第一、第二、第三の線
電流指令ｉＴＵ、ｉＴＶ、ｉＴＷに近づいていく以上
が、時刻ｔ＝ｔ１において、状態更新タイミング信号Ｃ
ＬＫ１０の立ち上がりエッジのタイミングに状態Ｎｏ．
Ａ００へ推移する動作の説明である。
【０１６３】次に、 ｉＴＶ＞ｉＦＶとなり、（ＨＵ、
ＨＶ、ＨＷ）＝（Ｌ、Ｈ、Ｈ）から（ＨＵ、ＨＶ、Ｈ
Ｗ）＝（＊、Ｌ、Ｈ）に変化したタイミング（時刻ｔ＝
ｔ１１）における動作説明を行う。
【０１６４】論理回路１０は、この信号を入力し、 Ｐ
Ｕ１、ＰＶ１、ＰＷ１を、（ＰＵ１、ＰＶ１、ＰＷ１）
＝（Ｈ、Ｌ、Ｌ）から（ＰＵ１、ＰＶ１、ＰＷ１）＝
（Ｈ、Ｈ、Ｌ）に切り替えるが、第二のスイッチング指
令信号遅延手段５７は、ＰＶ１のＬレベルからＨレベル
への切り替わりを予め設定された遅延時間ＴＤ経過後の
時刻ｔ＝ｔ１１１になった時、（ＰＵ、ＰＶ、ＰＷ）＝
（Ｈ、Ｌ、Ｌ）から（ＰＵ、ＰＶ、ＰＷ）＝（Ｈ、Ｈ、
Ｌ）に切り替え、主回路スイッチングパワー素子Ｑ２を
ＯＦＦ、Ｑ５をＯＮに切り替える。
【０１６５】この動作により、第二の線電流測定結果ｉ
ＦＶの低下は第二の線電流指令ｉＴＶに対し一定時間行
き過ぎた後抑制される。（状態Ｎｏ．ＡＸ１に推移） 以上が、時刻ｔ＝ｔ１１における動作説明である。
【０１６６】次に、ｉＴＷ＞ｉＦＷとなり、（ＨＵ、Ｈ
Ｖ、ＨＷ）＝（＊、Ｌ、Ｈ）から（ＨＵ、ＨＶ、ＨＷ）
＝（＊、Ｌ、Ｌ）に変化したタイミング（時刻ｔ＝ｔ１
２）における動作説明を行う。論理回路１０は、この信
号を入力し、ＰＵ１、ＰＶ１、ＰＷ１を、（ＰＵ１、Ｐ
Ｖ１、ＰＷ１）＝（Ｈ、Ｈ、Ｌ）から（ＰＵ１、ＰＶ
１、ＰＷ１）＝（Ｈ、Ｈ、Ｈ）に切り替えるが、第三の
スイッチング指令信号遅延手段５８は、ＰＷ１のＬレベ
ルからＨレベルへの切り替わりを予め設定された遅延時
間ＴＤ経過後の時刻ｔ＝ｔ１１２になった時、（ＰＵ、
ＰＶ、ＰＷ）＝（Ｈ、Ｈ、Ｌ）から（ＰＵ、ＰＶ、Ｐ
Ｗ）＝（Ｈ、Ｈ、Ｈ）に切り替え、主回路スイッチング
パワー素子Ｑ３をＯＦＦ、Ｑ６をＯＮに切り替える。
【０１６７】この動作により、第三の線電流測定結果ｉ
ＦＷの低下は第三の線電流指令ｉＴＷに対し一定時間行
き過ぎた後抑制される。（状態Ｎｏ．ＡＸ２に推移）以
上が、時刻ｔ＝ｔ１２における動作説明である。そし
て、（ＰＵ、ＰＶ、ＰＷ）＝（Ｈ、Ｈ、Ｈ）の状態は、
次回の状態更新タイミング信号ＣＬＫ１０の立ち上がり
エッジのタイミングまで、維持される。
【０１６８】さらに、次回の状態更新タイミング信号Ｃ
ＬＫ１０の立ち上がりエッジのタイミング後も同様の動
作を行うことで、三相交流電源１の各線電流が第一、第
二、第三の線電流指令ｉＴＵ、ｉＴＶ、ｉＴＷに従うよ
うに制御される。
【０１６９】以上が、本発明の第４の実施例の電流制御
型ＰＷＭインバータにより、三相交流電源１の線電流を
制御する様子の説明である。
【０１７０】以上の様に本発明の第４の実施例は、論理
回路に第一、第二、第三のスイッチング信号遅延手段を
設け、第七、第八、第九の反転ゲートからの出力を、前
記第一、第二、第三のスイッチング信号遅延手段を介し
て、主回路パワー制御部へ伝達する様に構成することに
より、第一、第二、第三のスイッチング指令信号遅延手
段は表１および表３において、状態Ｎｏ．Ａ００、Ｂ０
０、Ｃ００、Ｄ００、Ｅ００、Ｆ００、Ｇ００、Ｈ００
の状態へ推移する場合のみ、遅延時間を０とし、他の状
態に推移する場合には、予め定められた時間だけ遅延し
て第一、第二、第三のスイッチング指令信号ＰＵ、Ｐ
Ｖ、ＰＷを主回路パワー制御部８へ伝達するよう構成し
ている。
【０１７１】これにより、三相交流電源１の各線電流
を、各線電流指令に極めてよく一致させることができ
る。
【０１７２】なお、本実施例は、第１の実施例に第一、
第二、第三のスイッチング指令信号遅延手段５６、５
７、５８を付加したものであるが、第２の実施例に第
一、第二、第三のスイッチング指令信号遅延手段５６、
５７、５８を付加しても同様の効果が得られることは言
うまでもない。
【０１７３】
【発明の効果】上記実施例から明らかなように、請求項
１記載の発明によれば、電流誤差アンプを持たない構成
のため、電流誤差アンプのゲイン調整にまつわる課題が
本質的に解決でき、全くゲイン調整の必要がない。
【０１７４】さらに、リアクトル、電源電流検出手段、
電流制御手段、主回路パワー制御部の特性および仕様が
変わっても常に各線電流誤差を最も小さくするよう動作
し、また、特性の製造バラツキ並びに温度特性等があっ
ても常に各線電流誤差を常に最も小さくするよう動作す
るため電流制御応答性にすぐれ、また、発振現象が生じ
る心配もない。
【０１７５】また、直流電圧が変化しても、ゲイン調整
の必要がなく、常に各線電流誤差を最も小さくするよう
な動作を行う。
【０１７６】また、本発明のＰＷＭコンバータにおける
電流制御手段は、第一、第二、第三の比較手段以外はす
べてシンプルなディジタル回路にて構成でき、ディジタ
ル回路で構成した部分はオフセットやドリフトの心配が
なく、また安価である。
【０１７７】従って、本発明は、電流誤差アンプのゲイ
ン調整作業やオフセット調整作業が不要で、電流制御応
答性にすぐれ、安価なＰＷＭコンバータを供給できる。
【０１７８】また、請求項４記載の発明のように、第一
の比較手段が、前記第一の線電流指令と前記第一の線電
流測定結果との大小関係を周期的に比較し、第一の線電
流指令よりも第一の線電流測定結果が少なくとも２回以
上連続して大きい場合に第一の線電流比較結果を大と
し、第一の線電流測定結果が第一の線電流指令よりも少
なくとも２回以上連続して小さい場合に前記第一の線電
流比較結果を小とする構成とし、第二の比較手段が、前
記第二の線電流指令と前記第二の線電流測定結果との大
小関係を周期的に比較し、第二の線電流指令よりも第二
の線電流測定結果が少なくとも２回以上連続して大きい
場合に第二の線電流比較結果を大とし、第二の線電流測
定結果が第二の線電流指令よりも少なくとも２回以上連
続して小さい場合に前記第二の線電流比較結果を小とす
る構成とし、第三の比較手段が、前記第三の線電流指令
と前記第三の線電流測定結果との大小関係を周期的に比
較し、第三の線電流指令よりも第三の線電流測定結果が
少なくとも２回以上連続して大きい場合に第三の線電流
比較結果を大とし、第三の線電流測定結果が第三の線電
流指令よりも少なくとも２回以上連続して小さい場合に
前記第三の線電流比較結果を小とする構成とすることに
より、第一、第二、第三の比較手段の各出力信号に重畳
したノイズを除去することができ、ノイズが発生しやす
い条件においても、ノイズによる誤動作が防止でき、三
相交流電源の各線電流を第一、第二、第三の線電流指令
に正確に一致するよう制御できる。
【０１７９】また、請求項５記載の発明のように、論理
回路が、前記状態更新タイミングと、第一、第二および
第三の線電流比較結果が変化したタイミングで、前記第
一、第二、第三、第四、第五、第六の主回路スイッチン
グパワー素子についてそれぞれオン状態とするかまたは
オフ状態とするかのスイッチング指令信号を決定するよ
う構成し、第一、第二および第三の線電流比較結果が変
化したタイミングでは予め定められた時間だけ遅延させ
て第一、第二、第三、第四、第五、第六の主回路スイッ
チングパワー素子のスイッチング指令信号を出力する遅
延手段を有するものでは、三相交流電源の各線電流を、
各線電流指令に極めてよく一致させることができる。
【０１８０】さらに、請求項６記載の発明のように、前
記電流指令発生手段が、前記三相交流電源の中性点から
見た各相電圧とそれぞれ同位相の正弦波信であるまたは
逆位相の正弦波信号である第一の線電流指令、第二の線
電流指令、第三の線電流指令を出力する構成としたもの
では、各相電圧と各線電流との位相差の低減すなわち力
率改善を行うことができると同時に、各線電流を正弦波
に制御できるため線電流の歪みを抑制するすなわち電源
高調波を低減することができる。
【図面の簡単な説明】
【図１】図８の本発明の実施例１の電流制御手段の構成
図
【図２】図１の論理回路の構成図
【図３】図８および図１の動作説明図
【図４】図１の論理回路のタイミング信号分配手段のタ
イミング図
【図５】比較手段の構成図
【図６】本発明の第２の実施例の論理回路の構成図
【図７】本発明の第３の実施例の電流制御手段の構成図
【図８】本発明のＰＷＭコンバータのシステム構成図
【図９】図７の２回読み論理回路の構成図
【図１０】本発明の第４の実施例の論理回路の構成図
【図１１】本発明の第４の実施例の電流制御手段及びス
イッチング指令信号遅延手段の動作図
【図１２】従来の一般的なＰＷＭコンバータのシステム
構成図
【図１３】図１２の従来の電流制御手段の構成図
【図１４】図１３の従来の電流制御手段の動作図
【図１５】図１３の電流誤差アンプの従来技術の構成図
【符号の説明】
１ 三相交流電源 ２ 主回路パワー素子群 ４ ベースドライブ手段 ５ 論理反転手段 ６ 電流制御手段 ７ 電流指令発生手段 ８ 主回路パワー制御部 ９ 電源電流検出手段 １０ 論理回路 １１ タイミング発生手段 １２ 第四のＤラッチ １３ 第五のＤラッチ １４ 第六のＤラッチ １５ 第二のデータラッチ手段 １６ 第七のＤラッチ １７ 第一の比較手段 １８ 第二の比較手段 １９ 第三の比較手段 ２０ 第一のデータセレクト手段 ２１ 第二のデータセレクト手段 ２２ データデコード手段 ２３ 第一の反転ゲート ２４ 第二の反転ゲート ２５ 第三の反転ゲート ２６ 第一のＲＳフリップフロップ ２７ 第二のＲＳフリップフロップ ２８ 第三のＲＳフリップフロップ ２９ 第一のＤラッチ ３０ 第二のＤラッチ ３１ 第三のＤラッチ ３４ 第一のデータラッチ手段 ３５ タイミング信号分配手段 ３６ 第一のデータセレクタ ３７ 第二のデータセレクタ ３８ 第三のデータセレクタ ３９ 第四のデータセレクタ ４０ 第五のデータセレクタ ４１ 第六のデータセレクタ ４２ 第七のデータセレクタ ４８ 第一の２回読み論理回路 ４９ 第二の２回読み論理回路 ５０ 第三の２回読み論理回路 ５１ 第八のＤラッチ ５２ 第九のＤラッチ ５３ 第四のＲＳフリップフロップ ５４ 第二のＡＮＤ回路 ５５ 第三のＡＮＤ回路 ５６ 第一のスイッチング指令信号遅延手段 ５７ 第二のスイッチング指令信号遅延手段 ５８ 第三のスイッチング指令信号遅延手段 ５９ リアクトル ６０ 平滑コンデンサ １０６ 電流制御手段 １１７ 第一の減算手段 １１８ 第二の減算手段 １１９ 第三の減算手段 １２０ 第一の電流誤差アンプ １２１ 第二の電流誤差アンプ １２２ 第三の電流誤差アンプ １２３ 第一の比較器 １２４ 第二の比較器 １２５ 第三の比較器 １２６ 三角波発生手段 １２７ 第四の反転ゲート １２８ 第五の反転ゲート １２９ 第六の反転ゲート １３０ 第七の反転ゲート １３１ 第八の反転ゲート １３２ 第九の反転ゲート １３３ 第十の反転ゲート １３４ 第十一の反転ゲート １３５ 第一のＡＮＤ回路 １３６ 第二のＡＮＤ回路 １３７ 第十二の反転ゲート １３８ 第十三の反転ゲート １３９ 三相ＰＷＭ信号発生手段

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】三相交流電源と、前記三相交流電源の各相
    にそれぞれ接続されたリアクトルと、前記三相交流電源
    の線電流を直接的または間接的に測定し第一の線電流測
    定結果および第二の線電流測定結果および第三の線電流
    測定結果を出力する電源電流検出手段と、前記三相交流
    電源から入力すべき線電流を指令する第一の線電流指令
    および第二の線電流指令および第三の線電流指令を出力
    する電流指令発生手段と、前記第一の線電流指令と前記
    第一の線電流測定結果との大小関係を比較し、第一の線
    電流指令よりも第一の線電流測定結果が大きい場合に第
    一の線電流比較結果を大とし、第一の線電流測定結果が
    第一の線電流指令よりも小さい場合に前記第一の線電流
    比較結果を小とする第一の比較手段と、前記第二の線電
    流指令と前記第二の線電流測定結果との大小関係を比較
    し、第二の線電流指令よりも第二の線電流測定結果が大
    きい場合に第二の線電流比較結果を大とし、第二の線電
    流測定結果が第二の線電流指令よりも小さい場合に前記
    第二の線電流比較結果を小とする第二の比較手段と、前
    記第三の線電流指令と前記第三の線電流測定結果との大
    小関係を比較し、第三の線電流指令よりも第三の線電流
    測定結果が大きい場合に第三の線電流比較結果を大と
    し、第三の線電流測定結果が第三の線電流指令よりも小
    さい場合に前記第三の線電流比較結果を小とする第三の
    比較手段と、平滑コンデンサと、前記平滑コンデンサの
    プラス端子に接続され前記第一の線電流を制御する第一
    の主回路スイッチングパワー素子と、前記平滑コンデン
    サのプラス端子に接続され前記第二の線電流を制御する
    第二の主回路スイッチングパワー素子と、前記平滑コン
    デンサのプラス端子に接続され前記第三の線電流を制御
    する第三の主回路スイッチングパワー素子と、前記平滑
    コンデンサのマイナス端子に接続され前記第一の線電流
    を制御する第四の主回路スイッチングパワー素子と、前
    記平滑コンデンサのマイナス端子に接続され前記第二の
    線電流を制御する第五の主回路スイッチングパワー素子
    と、前記平滑コンデンサのマイナス端子に接続され前記
    第三の線電流を制御する第六の主回路スイッチングパワ
    ー素子と、前記各主回路スイッチングパワー素子に並列
    に接続された還流ダイオードで構成され三相ブリッジ構
    成をとる主回路パワー素子群と、前記第一の線電流比較
    結果と第二の線電流比較結果と第三の線電流比較結果を
    入力し、前記第一、第二、第三、第四、第五、第六の主
    回路スイッチングパワー素子のスイッチング指令信号を
    発生する論理回路と、周期的な状態更新タイミングを前
    記論理回路に与えるタイミング発生手段を備え、前記論
    理回路が、前記状態更新タイミングと、第一、第二およ
    び第三の線電流比較結果が変化したタイミングで、前記
    第一、第二、第三、第四、第五、第六の主回路スイッチ
    ングパワー素子についてそれぞれオン状態とするかまた
    はオフ状態とするかのスイッチング指令信号を決定する
    よう構成したＰＷＭコンバータ。
  2. 【請求項２】三相交流電源と、前記三相交流電源の各相
    にそれぞれ接続されたリアクトルと、前記三相交流電源
    の線電流を直接的または間接的に測定し第一の線電流測
    定結果および第二の線電流測定結果および第三の線電流
    測定結果を出力する電源電流検出手段と、前記三相交流
    電源から入力すべき線電流を指令する第一の線電流指令
    および第二の線電流指令および第三の線電流指令を出力
    する電流指令発生手段と、前記第一の線電流指令と前記
    第一の線電流測定結果との大小関係を比較し、第一の線
    電流指令よりも第一の線電流測定結果が大きい場合に第
    一の線電流比較結果を大とし、第一の線電流測定結果が
    第一の線電流指令よりも小さい場合に前記第一の線電流
    比較結果を小とする第一の比較手段と、前記第二の線電
    流指令と前記第二の線電流測定結果との大小関係を比較
    し、第二の線電流指令よりも第二の線電流測定結果が大
    きい場合に第二の線電流比較結果を大とし、第二の線電
    流測定結果が第二の線電流指令よりも小さい場合に前記
    第二の線電流比較結果を小とする第二の比較手段と、前
    記第三の線電流指令と前記第三の線電流測定結果との大
    小関係を比較し、第三の線電流指令よりも第三の線電流
    測定結果が大きい場合に第三の線電流比較結果を大と
    し、第三の線電流測定結果が第三の線電流指令よりも小
    さい場合に前記第三の線電流比較結果を小とする第三の
    比較手段と、平滑コンデンサと、前記平滑コンデンサの
    プラス端子に接続され前記第一の線電流を制御する第一
    の主回路スイッチングパワー素子と、前記平滑コンデン
    サのプラス端子に接続され前記第二の線電流を制御する
    第二の主回路スイッチングパワー素子と、前記平滑コン
    デンサのプラス端子に接続され前記第三の線電流を制御
    する第三の主回路スイッチングパワー素子と、前記平滑
    コンデンサのマイナス端子に接続され前記第一の線電流
    を制御する第四の主回路スイッチングパワー素子と、前
    記平滑コンデンサのマイナス端子に接続され前記第二の
    線電流を制御する第五の主回路スイッチングパワー素子
    と、前記平滑コンデンサのマイナス端子に接続され前記
    第三の線電流を制御する第六の主回路スイッチングパワ
    ー素子と、前記各主回路スイッチングパワー素子に並列
    に接続された還流ダイオードで構成され三相ブリッジ構
    成をとる主回路パワー素子群と、前記第一の線電流比較
    結果と第二の線電流比較結果と第三の線電流比較結果を
    入力し、前記第一、第二、第三、第四、第五、第六の主
    回路スイッチングパワー素子のスイッチング指令信号を
    発生する論理回路と、周期的な状態更新タイミングを前
    記論理回路に与えるタイミング発生手段を備え、前記論
    理回路が、前記状態更新タイミングに第一の線電流比較
    結果が大かつ第二の線電流比較結果が小かつ第三の線電
    流比較結果が小の場合には、第二、第三、第四の主回路
    スイッチングパワー素子にオフ状態を指令し、第一、第
    五、第六の主回路スイッチングパワー素子にオン状態を
    指令し、第二の線電流比較結果が大となった時点から次
    の状態更新タイミングまでの間を第五の主回路スイッチ
    ングパワー素子にオフ状態を指令し第二の主回路スイッ
    チングパワー素子にオン状態を指令し、また、第三の線
    電流比較結果が大となった時点から次の状態更新タイミ
    ングまでの間を第六の主回路スイッチングパワー素子に
    オフ状態を指令し第三の主回路スイッチングパワー素子
    にオン状態を指令するよう構成し、かつ、前記状態更新
    タイミングに第一の線電流比較結果が小かつ第二の線電
    流比較結果が大かつ第三の線電流比較結果が小の場合に
    は、第一、第三、第五の主回路スイッチングパワー素子
    にオフ状態を指令し、第二、第四、第六の主回路スイッ
    チングパワー素子にオン状態を指令し、第一の線電流比
    較結果が大となった時点から次の状態更新タイミングま
    での間を第四の主回路スイッチングパワー素子にオフ状
    態を指令し第一の主回路スイッチングパワー素子にオン
    状態を指令し、また、第三の線電流比較結果が大となっ
    た時点から次の状態更新タイミングまでの間を第六の主
    回路スイッチングパワー素子にオフ状態を指令し第三の
    主回路スイッチングパワー素子にオン状態を指令するよ
    う構成し、かつ、前記状態更新タイミングに第一の線電
    流比較結果が小かつ第二の線電流比較結果が大かつ第三
    の線電流比較結果が大の場合には、第一、第二、第六の
    主回路スイッチングパワー素子にオフ状態を指令し、前
    記第三、第四、第五の主回路スイッチングパワー素子に
    オン状態を指令し、第一の線電流比較結果が大となった
    時点から次の状態更新タイミングまでの間を第四の主回
    路スイッチングパワー素子にオフ状態を指令し第一の主
    回路スイッチングパワー素子にオン状態を指令し、ま
    た、第二の線電流比較結果が大となった時点から次の状
    態更新タイミングまでの間を第五の主回路スイッチング
    パワー素子にオフ状態を指令し第二の主回路スイッチン
    グパワー素子にオン状態を指令するよう構成し、かつ、
    前記状態更新タイミングに第一の線電流比較結果が小か
    つ第二の線電流比較結果が大かつ第三の線電流比較結果
    が大の場合には、第一、第五、第六の主回路スイッチン
    グパワー素子にオフ状態を指令し、前記第二、第三、第
    四の主回路スイッチングパワー素子にオン状態を指令
    し、第二の線電流比較結果が小となった時点から次の状
    態更新タイミングまでの間を第二の主回路スイッチング
    パワー素子にオフ状態を指令し第五の主回路スイッチン
    グパワー素子にオン状態を指令し、また、第三の線電流
    比較結果が小となった時点から次の状態更新タイミング
    までの間を第三の主回路スイッチングパワー素子にオフ
    状態を指令し第六の主回路スイッチングパワー素子にオ
    ン状態を指令するよう構成し、かつ、前記状態更新タイ
    ミングに第一の線電流比較結果が大かつ第二の線電流比
    較結果が小かつ第三の線電流比較結果が大の場合には、
    第二、第四、第六の主回路スイッチングパワー素子にオ
    フ状態を指令し、前記第一、第三、第五の主回路スイッ
    チングパワー素子にオン状態を指令し、第一の線電流比
    較結果が小となった時点から次の状態更新タイミングま
    での間を第一の主回路スイッチングパワー素子にオフ状
    態を指令し第四の主回路スイッチングパワー素子にオン
    状態を指令し、また、第三の線電流比較結果が小となっ
    た時点から次の状態更新タイミングまでの間を第三の主
    回路スイッチングパワー素子にオフ状態を指令し第六の
    主回路スイッチングパワー素子にオン状態を指令するよ
    う構成し、かつ、前記状態更新タイミングに第一の線電
    流比較結果が大かつ第二の線電流比較結果が大かつ第三
    の線電流比較結果が小の場合には、第三、第四、第五の
    主回路スイッチングパワー素子にオフ状態を指令し、前
    記第一、第二、第六の主回路スイッチングパワー素子に
    オン状態を指令し、第一の線電流比較結果が小となった
    時点から次の状態更新タイミングまでの間を第一の主回
    路スイッチングパワー素子にオフ状態を指令し第四の主
    回路スイッチングパワー素子にオン状態を指令し、ま
    た、第二の線電流比較結果が小となった時点から次の状
    態更新タイミングまでの間を第二の主回路スイッチング
    パワー素子にオフ状態を指令し第五の主回路スイッチン
    グパワー素子にオン状態を指令するよう構成した請求項
    １記載のＰＷＭコンバータ。
  3. 【請求項３】三相交流電源と、前記三相交流電源の各相
    にそれぞれ接続されたリアクトルと、前記三相交流電源
    の線電流を直接的または間接的に測定し第一の線電流測
    定結果および第二の線電流測定結果および第三の線電流
    測定結果を出力する電源電流検出手段と、前記三相交流
    電源から入力すべき線電流を指令する第一の線電流指令
    および第二の線電流指令および第三の線電流指令を出力
    する電流指令発生手段と、前記第一の線電流指令と前記
    第一の線電流測定結果との大小関係を比較し、第一の線
    電流指令よりも第一の線電流測定結果が大きい場合に第
    一の線電流比較結果を大とし、第一の線電流測定結果が
    第一の線電流指令よりも小さい場合に前記第一の線電流
    比較結果を小とする第一の比較手段と、前記第二の線電
    流指令と前記第二の線電流測定結果との大小関係を比較
    し、第二の線電流指令よりも第二の線電流測定結果が大
    きい場合に第二の線電流比較結果を大とし、第二の線電
    流測定結果が第二の線電流指令よりも小さい場合に前記
    第二の線電流比較結果を小とする第二の比較手段と、前
    記第三の線電流指令と前記第三の線電流測定結果との大
    小関係を比較し、第三の線電流指令よりも第三の線電流
    測定結果が大きい場合に第三の線電流比較結果を大と
    し、第三の線電流測定結果が第三の線電流指令よりも小
    さい場合に前記第三の線電流比較結果を小とする第三の
    比較手段と、平滑コンデンサと、前記平滑コンデンサの
    プラス端子に接続され前記第一の線電流を制御する第一
    の主回路スイッチングパワー素子と、前記平滑コンデン
    サのプラス端子に接続され前記第二の線電流を制御する
    第二の主回路スイッチングパワー素子と、前記平滑コン
    デンサのプラス端子に接続され前記第三の線電流を制御
    する第三の主回路スイッチングパワー素子と、前記平滑
    コンデンサのマイナス端子に接続され前記第一の線電流
    を制御する第四の主回路スイッチングパワー素子と、前
    記平滑コンデンサのマイナス端子に接続され前記第二の
    線電流を制御する第五の主回路スイッチングパワー素子
    と、前記平滑コンデンサのマイナス端子に接続され前記
    第三の線電流を制御する第六の主回路スイッチングパワ
    ー素子と、前記各主回路スイッチングパワー素子に並列
    に接続された還流ダイオードで構成され三相ブリッジ構
    成をとる主回路パワー素子群と、前記第一の線電流比較
    結果と第二の線電流比較結果と第三の線電流比較結果を
    入力し、前記第一、第二、第三、第四、第五、第六の主
    回路スイッチングパワー素子のスイッチング指令信号を
    発生する論理回路と、周期的な状態更新タイミングを前
    記論理回路に与えるタイミング発生手段を備え、前記論
    理回路が、前記状態更新タイミングに第一の線電流比較
    結果が大かつ第二の線電流比較結果が小かつ第三の線電
    流比較結果が小の場合には、第二、第三、第四の主回路
    スイッチングパワー素子にオフ状態を指令し、前記第
    一、第五、第六の主回路スイッチングパワー素子にオン
    状態を指令し、次に第三の線電流比較結果が大となる前
    に第二の線電流比較結果が大となった場合には、その時
    点から第三の線電流比較結果が大となるまでの間を、第
    五の主回路スイッチングパワー素子にオフ状態を指令し
    第二の主回路スイッチングパワー素子にオン状態を指令
    し、第三の線電流比較結果が大となった時点から次の状
    態更新タイミングまでの間を第一、第二、第三の主回路
    スイッチングパワー素子にオフ状態を指令し、第四、第
    五、第六の主回路スイッチングパワー素子にオン状態を
    指令し、また、第二の線電流比較結果が大となる前に第
    三の線電流比較結果が大となった場合には、その時点か
    ら第二の線電流比較結果が大となるまでの間を、第六の
    主回路スイッチングパワー素子にオフ状態を指令し第三
    の主回路スイッチングパワー素子にオン状態を指令し、
    第二の線電流比較結果が大となった時点から次の状態更
    新タイミングまでの間を第一、第二、第三の主回路スイ
    ッチングパワー素子にオフ状態を指令し、第四、第五、
    第六の主回路スイッチングパワー素子にオン状態を指令
    するよう構成し、また、前記状態更新タイミングに第一
    の線電流比較結果が小かつ第二の線電流比較結果が大か
    つ第三の線電流比較結果が小の場合には、第一、第三、
    第五の主回路スイッチングパワー素子にオフ状態を指令
    し、前記第二、第四、第六の主回路スイッチングパワー
    素子にオン状態を指令し、次に第一の線電流比較結果が
    大となる前に第三の線電流比較結果が大となった場合に
    は、その時点から第一の線電流比較結果が小となるまで
    の間を、第六の主回路スイッチングパワー素子にオフ状
    態を指令し第三の主回路スイッチングパワー素子にオン
    状態を指令し、第一の線電流比較結果が大となった時点
    から次の状態更新タイミングまでの間を第一、第二、第
    三の主回路スイッチングパワー素子にオフ状態を指令
    し、第四、第五、第六の主回路スイッチングパワー素子
    にオン状態を指令し、また、第三の線電流比較結果が大
    となる前に第一の線電流比較結果が大となった場合に
    は、その時点から第三の線電流比較結果が大となるまで
    の間を、第四の主回路スイッチングパワー素子にオフ状
    態を指令し第一の主回路スイッチングパワー素子にオン
    状態を指令し、第三の線電流比較結果が大となった時点
    から次の状態更新タイミングまでの間を第一、第二、第
    三の主回路スイッチングパワー素子にオフ状態を指令
    し、第四、第五、第六の主回路スイッチングパワー素子
    にオン状態を指令するよう構成し、また、前記状態更新
    タイミングに第一の線電流比較結果が小かつ第二の線電
    流比較結果が小かつ第三の線電流比較結果が大の場合に
    は、第一、第二、第六の主回路スイッチングパワー素子
    にオフ状態を指令し、前記第三、第四、第五の主回路ス
    イッチングパワー素子にオン状態を指令し、次に第二の
    線電流比較結果が大となる前に第一の線電流比較結果が
    大となった場合には、その時点から第二の線電流比較結
    果が大となるまでの間を、第四の主回路スイッチングパ
    ワー素子にオフ状態を指令し第一の主回路スイッチング
    パワー素子にオン状態を指令し、第二の線電流比較結果
    が大となった時点から次の状態更新タイミングまでの間
    を第一、第二、第三の主回路スイッチングパワー素子に
    オフ状態を指令し、第四、第五、第六の主回路スイッチ
    ングパワー素子にオン状態を指令し、また、第一の線電
    流比較結果が大となる前に第二の線電流比較結果が大と
    なった場合には、その時点から第一の線電流比較結果が
    大となるまでの間を、第五の主回路スイッチングパワー
    素子にオフ状態を指令し第二の主回路スイッチングパワ
    ー素子にオン状態を指令し、第一の線電流比較結果が大
    となった時点から次の状態更新タイミングまでの間を第
    一、第二、第三の主回路スイッチングパワー素子にオフ
    状態を指令し、第四、第五、第六の主回路スイッチング
    パワー素子にオン状態を指令するよう構成し、また、前
    記状態更新タイミングに第一の線電流比較結果が小かつ
    第二の線電流比較結果が大かつ第三の線電流比較結果が
    大の場合には、第一、第五、第六の主回路スイッチング
    パワー素子にオフ状態を指令し、前記第二、第三、第四
    の主回路スイッチングパワー素子にオン状態を指令し、
    次に第三の線電流比較結果が小となる前に第二の線電流
    比較結果が小となった場合には、その時点から第三の線
    電流比較結果が小となるまでの間を、第二の主回路スイ
    ッチングパワー素子にオフ状態を指令し第五の主回路ス
    イッチングパワー素子にオン状態を指令し、第三の線電
    流比較結果が小となった時点から次の状態更新タイミン
    グまでの間を第四、第五、第六の主回路スイッチングパ
    ワー素子にオフ状態を指令し、第一、第二、第三の主回
    路スイッチングパワー素子にオン状態を指令し、また、
    第二の線電流比較結果が小となる前に第三の線電流比較
    結果が小となった場合には、その時点から第二の線電流
    比較結果が小となるまでの間を、第三の主回路スイッチ
    ングパワー素子にオフ状態を指令し第六の主回路スイッ
    チングパワー素子にオン状態を指令し、第二の線電流比
    較結果が小となった時点から次の状態更新タイミングま
    での間を第四、第五、第六の主回路スイッチングパワー
    素子にオフ状態を指令し、第一、第二、第三の主回路ス
    イッチングパワー素子にオン状態を指令するよう構成
    し、また、前記状態更新タイミングに第一の線電流比較
    結果が大かつ第二の線電流比較結果が小かつ第三の線電
    流比較結果が大の場合には、第二、第四、第六の主回路
    スイッチングパワー素子にオフ状態を指令し、前記第
    一、第三、第五の主回路スイッチングパワー素子にオン
    状態を指令し、次に第一の線電流比較結果が小となる前
    に第三の線電流比較結果が小となった場合には、その時
    点から第一の線電流比較結果が小となるまでの間を、第
    三の主回路スイッチングパワー素子にオフ状態を指令し
    第六の主回路スイッチングパワー素子にオン状態を指令
    し、第一の線電流比較結果が小となった時点から次の状
    態更新タイミングまでの間を第四、第五、第六の主回路
    スイッチングパワー素子にオフ状態を指令し、第一、第
    二、第三の主回路スイッチングパワー素子にオン状態を
    指令し、また、第三の線電流比較結果が小となる前に第
    一の線電流比較結果が小となった場合には、その時点か
    ら第三の線電流比較結果が小となるまでの間を、第一の
    主回路スイッチングパワー素子にオフ状態を指令し第四
    の主回路スイッチングパワー素子にオン状態を指令し、
    第三の線電流比較結果が小となった時点から次の状態更
    新タイミングまでの間を第四、第五、第六の主回路スイ
    ッチングパワー素子にオフ状態を指令し、第一、第二、
    第三の主回路スイッチングパワー素子にオン状態を指令
    するよう構成し、また、前記状態更新タイミングに第一
    の線電流比較結果が大かつ第二の線電流比較結果が大か
    つ第三の線電流比較結果が小の場合には、第三、第四、
    第五の主回路スイッチングパワー素子にオフ状態を指令
    し、前記第一、第二、第六の主回路スイッチングパワー
    素子にオン状態を指令し、次に第一の線電流比較結果が
    小となる前に第二の線電流比較結果が小となった場合に
    は、その時点から第一の線電流比較結果が小となるまで
    の間を、第二の主回路スイッチングパワー素子にオン状
    態を指令し第五の主回路スイッチングパワー素子にオン
    状態を指令し、第一の線電流比較結果が小となった時点
    から次の状態更新タイミングまでの間を第四、第五、第
    六の主回路スイッチングパワー素子にオフ状態を指令
    し、第一、第二、第三の主回路スイッチングパワー素子
    にオン状態を指令し、また、第二の線電流比較結果が小
    となる前に第一の線電流比較結果が小となった場合に
    は、その時点から第二の線電流比較結果が小となるまで
    の間を、第一の主回路スイッチングパワー素子にオフ状
    態を指令し第四の主回路スイッチングパワー素子にオン
    状態を指令し、第二の線電流比較結果が小となった時点
    から次の状態更新タイミングまでの間を第四、第五、第
    六の主回路スイッチングパワー素子にオフ状態を指令
    し、第一、第二、第三の主回路スイッチングパワー素子
    にオン状態を指令するよう構成した請求項１記載のＰＷ
    Ｍコンバータ。
  4. 【請求項４】第一の比較手段が、前記第一の線電流指令
    と前記第一の線電流測定結果との大小関係を周期的に比
    較し、第一の線電流指令よりも第一の線電流測定結果が
    少なくとも２回以上連続して大きい場合に第一の線電流
    比較結果を大とし、第一の線電流測定結果が第一の線電
    流指令よりも少なくとも２回以上連続して小さい場合に
    前記第一の線電流比較結果を小とする構成とし、第二の
    比較手段が、前記第二の線電流指令と前記第二の線電流
    測定結果との大小関係を周期的に比較し、第二の線電流
    指令よりも第二の線電流測定結果が少なくとも２回以上
    連続して大きい場合に第二の線電流比較結果を大とし、
    第二の線電流測定結果が第二の線電流指令よりも少なく
    とも２回以上連続して小さい場合に前記第二の線電流比
    較結果を小とする構成とし、第三の比較手段が、前記第
    三の線電流指令と前記第三の線電流測定結果との大小関
    係を周期的に比較し、第三の線電流指令よりも第三の線
    電流測定結果が少なくとも２回以上連続して大きい場合
    に第三の線電流比較結果を大とし、第三の線電流測定結
    果が第三の線電流指令よりも少なくとも２回以上連続し
    て小さい場合に前記第三の線電流比較結果を小とする構
    成とした請求項１から３のいずれか１項に記載のＰＷＭ
    コンバータ。
  5. 【請求項５】論理回路が、前記状態更新タイミングと、
    第一、第二および第三の線電流比較結果が変化したタイ
    ミングで、前記第一、第二、第三、第四、第五、第六の
    主回路スイッチングパワー素子についてそれぞれオン状
    態とするかまたはオフ状態とするかのスイッチング指令
    信号を決定するよう構成し、第一、第二および第三の線
    電流比較結果が変化したタイミングでは予め定められた
    時間だけ遅延させて第一、第二、第三、第四、第五、第
    六の主回路スイッチングパワー素子のスイッチング指令
    信号を出力する遅延手段を有する請求項１から４のいず
    れか１項に記載のＰＷＭコンバータ。
  6. 【請求項６】電流指令発生手段が、前記三相交流電源の
    中性点から見た各相電圧とそれぞれ同位相の正弦波信号
    であるまたは逆位相の正弦波信号である第一の線電流指
    令、第二の線電流指令、第三の線電流指令を出力する構
    成とした請求項１から５のいずれか１項に記載のＰＷＭ
    コンバータ。
JP34484096A 1996-12-25 1996-12-25 Ｐｗｍコンバータ Expired - Fee Related JP3551672B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP34484096A JP3551672B2 (ja) 1996-12-25 1996-12-25 Ｐｗｍコンバータ
US09/331,719 US6108221A (en) 1996-12-25 1997-12-24 Pulse width modulation converter
DE69704378T DE69704378T2 (de) 1996-12-25 1997-12-24 Umrichter mit pulsbreitenmodulation
PCT/JP1997/004767 WO1998029937A1 (en) 1996-12-25 1997-12-24 Pulse width modulation converter
CN97180992A CN1118127C (zh) 1996-12-25 1997-12-24 脉冲宽度调制变换器
EP97950369A EP0956638B1 (en) 1996-12-25 1997-12-24 Pulse width modulation converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34484096A JP3551672B2 (ja) 1996-12-25 1996-12-25 Ｐｗｍコンバータ

Publications (2)

Publication Number Publication Date
JPH10191643A true JPH10191643A (ja) 1998-07-21
JP3551672B2 JP3551672B2 (ja) 2004-08-11

Family

ID=18372390

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34484096A Expired - Fee Related JP3551672B2 (ja) 1996-12-25 1996-12-25 Ｐｗｍコンバータ

Country Status (6)

Country Link
US (1) US6108221A (ja)
EP (1) EP0956638B1 (ja)
JP (1) JP3551672B2 (ja)
CN (1) CN1118127C (ja)
DE (1) DE69704378T2 (ja)
WO (1) WO1998029937A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6249108B1 (en) * 1999-08-31 2001-06-19 The Regents Of The University Of California Unified constant-frequency integration control of active power filters
US7308614B2 (en) * 2002-04-30 2007-12-11 Honeywell International Inc. Control sequencing and prognostics health monitoring for digital power conversion and load management
US6850426B2 (en) * 2002-04-30 2005-02-01 Honeywell International Inc. Synchronous and bi-directional variable frequency power conversion systems
US7023182B1 (en) * 2004-11-03 2006-04-04 Intersil Americas Inc. Activating a phase in a multiphase DC/DC converter without disturbing the output voltage
TWI297978B (en) * 2005-04-29 2008-06-11 Ablerex Electronics Co Ltd Harmonic suppressible ac/dc converter
US7190143B2 (en) * 2005-05-27 2007-03-13 Rockwell Automation Technologies, Inc. Pulse width modulation (PWM) rectifier with variable switching frequency
CN103812365B (zh) * 2012-11-06 2016-09-07 北京动力源科技股份有限公司 一种三相全桥拓扑环路的控制方法及装置
WO2014155554A1 (ja) * 2013-03-27 2014-10-02 三菱電機株式会社 逆流防止装置、電力変換装置及び冷凍空気調和装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5045991A (en) * 1989-12-28 1991-09-03 Sundstrand Corporation Unity power factor AC/DC converter
WO1995001670A1 (en) * 1993-06-29 1995-01-12 Square D Company Ac to dc power conversion system
US5621627A (en) * 1995-04-14 1997-04-15 Ac International Inc. A.C. to A.C. power converter for the adaptive correction of waveform abnormalities

Also Published As

Publication number Publication date
EP0956638A1 (en) 1999-11-17
JP3551672B2 (ja) 2004-08-11
US6108221A (en) 2000-08-22
DE69704378D1 (de) 2001-04-26
WO1998029937A1 (en) 1998-07-09
CN1242114A (zh) 2000-01-19
DE69704378T2 (de) 2001-11-08
EP0956638B1 (en) 2001-03-21
CN1118127C (zh) 2003-08-13

Similar Documents

Publication Publication Date Title
JP3271478B2 (ja) 電流指令型ｐｗｍインバータ
JP3267524B2 (ja) インバータ制御装置
JP5126550B2 (ja) マトリクスコンバータ
US20060138994A1 (en) Space vector-based current controlled pwm inverter for motor drives
US20090302678A1 (en) On-Vehicle Charging Generator and Rectifier Unit Thereof
JP3551672B2 (ja) Ｐｗｍコンバータ
US20170141699A1 (en) Method for controlling modulation wave and three-phase three-wire three-level circuit
JPWO2019167244A1 (ja) 電力変換装置および電動機システム
TWI404320B (zh) 直流／交流轉換器的控制裝置與其控制方法
WO2022138608A1 (ja) 三相３レベルインバータの駆動制御装置および駆動制御方法
JP3487093B2 (ja) 電流指令型ｐｗｍインバータ及び電流制御回路
JP7051600B2 (ja) 多段変換器の制御装置
KR100216868B1 (ko) 전압형 인버터의 스위칭 회로 및 그 제어 방법
JP5012311B2 (ja) 交流−交流直接変換装置のスイッチングパターン切替方法
KR20220026590A (ko) 전력 변환 장치
JPH09182458A (ja) 電流形変換器の制御装置
JP4448294B2 (ja) 電力変換装置
JP7146121B2 (ja) 電力変換装置およびモータシステム
JP4872122B2 (ja) 交流直接変換器の制御装置
JP2000134989A (ja) 電動機制御装置
JP4284585B2 (ja) 電圧形インバータの制御方法
JP6750957B2 (ja) 電力変換装置
RU2157043C1 (ru) Векторная система регулирования выходного тока трехфазных преобразователей
JP4066156B2 (ja) 電力変換装置
CN113872478A (zh) 电机转速调节方法、装置、设备和存储介质

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040406

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040419

LAPS Cancellation because of no payment of annual fees