JP4284585B2 - 電圧形インバータの制御方法 - Google Patents
電圧形インバータの制御方法 Download PDFInfo
- Publication number
- JP4284585B2 JP4284585B2 JP2002290879A JP2002290879A JP4284585B2 JP 4284585 B2 JP4284585 B2 JP 4284585B2 JP 2002290879 A JP2002290879 A JP 2002290879A JP 2002290879 A JP2002290879 A JP 2002290879A JP 4284585 B2 JP4284585 B2 JP 4284585B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- voltage
- command value
- value
- semiconductor switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
この発明は、基本的には各相の相電圧指令値それぞれをPWM演算して得られる駆動信号に基づき該各相の上,下アームを形成する半導体スイッチ回路それぞれをオンまたはオフさせることにより、入力される直流電圧を所望の交流電圧に変換して出力する電圧形インバータの制御方法に関し、特に、前記半導体スイッチ回路それぞれのスイッチングに伴って前記電圧形インバータの負荷端に誘起されるサージ電圧を低減する電圧形インバータの制御方法に関する。
【0002】
【従来の技術】
電圧形インバータの各相の上,下アームを形成する半導体スイッチ回路には、IGBTに代表される高速でスイッチングできるバルブデバイスを用いたものが広く普及しているが、スイッチング速度の高速化とPWM演算での高キャリア周波数化により、この電圧形インバータの負荷としての交流電動機などにサージ電圧が印加されることが知られており、このサージ電圧に起因した前記交流電動機の巻線の絶縁劣化などを防止するために、該サージ電圧を低減する必要がある(例えば、非特許文献1参照)。
【0003】
上述の非特許文献1を含む従来の技術とその問題点について、図8,図9を参照しつつ、以下に説明する。
【0004】
図8は、この種の電圧形インバータを示す回路構成図(主要部分図)であり、1は電圧形インバータ、5は電圧形インバータ1により可変速駆動される交流電動機である。この電圧形インバータ1は整流電源などの直流電源11と、半導体スイッチ回路としてのIGBTとダイオードの逆並列回路をU相,V相,W相それぞれの上,下アームとし、図示の如く、これらの上,下アームをブリッジ接続してなるインバータ主回路12と、U相の相電圧指令値vU *とキャリア発振器16からのキャリア信号とに基づくPWM演算を行うPWM演算器13と、V相の相電圧指令値vV *とキャリア発振器16からのキャリア信号とに基づくPWM演算を行うPWM演算器14と、W相の相電圧指令値vW *とキャリア発振器16からのキャリア信号とに基づくPWM演算を行うPWM演算器15と、PWM演算器13〜15それぞれの出力(PWMu* ,PWMv* ,PWMw* )を対応する上,下アームのIGBTへの駆動信号に変換するゲート駆動回路17とから構成されている。
【0005】
図9は、図8に示した電圧形インバータ1の負荷としての交流電動機5に印加されるサージ電圧を説明する回路図および波形図である。この図において、直流電源11の電圧をEdとした電圧形インバータ1の出力端子U−V間の線間電圧をvUVとすると、電圧形インバータ1の出力端では太実線の波形となり、負荷端では細実線の波形となることが知られており、この細実線波形の波高値は電圧形インバータ1と交流電動機5との間のケーブルインピーダンスとIGBTの立ち上がり時間に大きく依存し、共振状態になると直流電圧Edの2倍のサージ電圧が発生する。
【0006】
【非特許文献1】
電気学会・半導体電力変換システム調査専門委員会編「パワーエレクトロニクス回路」オーム社、平成12年11月30日、P.208−210
【0007】
【発明が解決しようとする課題】
図10は、図8に示した電圧形インバータ1の回路構成におけるU相の相電圧指令値vU *とV相の相電圧指令値vV *との位相関係および相電圧指令値vU *と相電圧指令値vV *とから導出される線間電圧指令値vUV * の位相関係を示す波形図であり、図中にハッチングを施した相電圧指令値の波高値近傍および線間電圧指令値の零クロス近傍でのPWM演算と、この演算結果に基づいて負荷端に発生するサージ電圧について、図11〜図14を参照しつつ、以下に説明する。
【0008】
図11は、波高値近傍にあるU相の相電圧指令値vU *(太実線)と、V相の相電圧指令値vV *(破線)と、キャリア発振器16からの三角波状のキャリア信号Fc(細実線)とに基づくPWM演算器13,14による演算結果PWMu* ,PWMv* およびその線間電圧VUVを示し、この図ではU相の相電圧指令値vU *の正の波高値近傍でのPWM演算で得られるPWMu* によりU相の上アームの半導体スイッチ回路をオフさせる駆動信号のパルス幅が狭くなることを示している。その結果、図12に示す如く、線間電圧vUVにはパルス状の電圧陥没が発生し、この電圧陥没に起因し、前記パルス状電圧の立ち下がりに基づく負荷端のサージ電圧(上述の如く、直流電圧Edの2倍)に対して、該パルス状電圧の立ち上がりに基づく負荷端のサージ電圧(上述の如く、直流電圧Edの2倍)が位相的に加算されるパルス幅の電圧陥没のときには、負荷端に直流電圧Edの4倍のサージ電圧が発生する恐れがある。
【0009】
また図13は、線間電圧指令値vUV * が零クロス近傍にあるU相の相電圧指令値vU *(太実線)と、V相の相電圧指令値vV *(破線)と、キャリア発振器16からの三角波状のキャリア信号Fc(細実線)とよるPWM演算器13,14による演算結果PWMu* ,PWMv* および線間電圧VUVを示し、この図ではPWMu* とPWMv* とにより線間電圧指令値vUV * の零クロス点近傍での線間電圧vUVのパルス幅が狭くなることを示している。その結果、図14に示すように線間電圧vUVにパルス状の電圧が発生し、この電圧に起因して、前記パルス状電圧の立ち上がりに基づく負荷端のサージ電圧(上述の如く、直流電圧Edの2倍)に対して、該パルス状電圧の立ち下がりに基づく負荷端のサージ電圧(上述の如く、直流電圧Edの2倍)が位相的に加算されるパルス幅のパルス電圧のときには、負荷端に直流電圧Edの4倍のサージ電圧が発生する恐れがある。
【0010】
この発明の目的は上記問題点を解消し、各相の上,下アームを形成する半導体スイッチ回路それぞれのスイッチングに伴って電圧形インバータの負荷端に誘起されるサージ電圧を、2倍以下に低減できる電圧形インバータの制御方法を提供することにある。
【0011】
【課題を解決するための手段】
この第1の発明の電圧形インバータの制御方法では、各相の相電圧指令値それぞれをPWM演算して得られる駆動信号に基づき該各相の上,下アームを形成する半導体スイッチ回路それぞれをオンまたはオフさせることにより、入力される直流電圧を所望の交流電圧に変換して出力する電圧形インバータにおいて、
前記各相の相電圧指令値の正または負の波高値近傍での前記PWM演算で得られる前記上アーム又は下アームの半導体スイッチ回路をオフさせる駆動信号のパルス幅が予め定めた値twより狭くなるときには、該上アームの半導体スイッチ回路を継続してオンさせる第1指令値,該下アームの半導体スイッチ回路を継続したオンさせる第2指令値,該上アーム又は下アームの半導体スイッチ回路をオフさせるためのパルス幅が前記twより広い値T LIM になるように制限された第3指令値のうちの何れか1つの指令値を前記相電圧指令値の大きさに基づいて前記PWM演算の1周期毎に選択し、この選択された指令値をPWM演算して得られる新たな駆動信号に基づき前記各相の上,下アームを形成する半導体スイッチ回路それぞれをオンまたはオフさせることを特徴とする。
【0012】
また第2の発明の電圧形インバータの制御方法では、前記電圧形インバータにおいて、
前記各相の相電圧指令値から導出される各相の線間電圧指令値の零クロス点近傍での当該する二相の相電圧指令値それぞれに基づく前記駆動信号から生成される各相の線間電圧のパルス幅が予め定めた値twより狭くなるときには、該線間電圧を継続して零にする第1指令値,該線間電圧パルス幅が前記twより広い値T LIM になるように制限された第2指令値のうちの何れか1つの指令値を前記相電圧指令値の大きさに基づいて前記PWM演算の1周期毎に選択し、この選択された指令値をPWM演算して得られる新たな駆動信号に基づき前記各相の上,下アームを形成する半導体スイッチ回路それぞれをオンまたはオフさせることを特徴とする。
【0013】
この発明によれば、電圧形インバータの負荷端に過大なサージ電圧が発生するパルス幅tw以下になるスイッチングに対して、このパルス幅を前記サージ電圧が過大にならない所定値TLIM (tw<TLIM )でスイッチングすることにより、後述の如く、該電圧形インバータの出力端に発生するサージ電圧を低減しつつ、このときの前記相電圧指令値に基づく前記交流電圧と平均値的にほぼ等価な交流電圧を出力することができる。
【0014】
【発明の実施の形態】
図1は、この発明の電圧形インバータの制御方法の第1の実施例を示す回路構成図(主要部分図)であり、図8に示した従来例構成と同一機能を有するものには同一符号を付している。
【0015】
すなわち、図1に示した電圧形インバータ2には直流電源11,インバータ主回路12,ゲート駆動回路17の他に、図8に示す従来のキャリア発振器16にキャリア信号の同期信号を出力する機能を追加したキャリア発振器16aと、電圧パターン生成手段21〜23と、PWM演算器13を含むU相PWM制御ブロック24と、PWM演算器14を含むV相PWM制御ブロック25と、PWM演算器15を含むW相PWM制御ブロック26とを備えている。
【0016】
この電圧形インバータ2は、図11に基づいて説明したU相,V相,W相の相電圧指令値vU *,vV *,vW *それぞれの正または負の波高値近傍でのPWM演算で得られる当該する相の上アームまたは下アームの半導体スイッチ回路をオフさせる駆動信号のパルス幅twが狭くなると、線間電圧vUV,vVW,vWUのいずれかにパルス状の電圧陥没が発生し、この電圧陥没に起因し、負荷端に直流電圧Edの4倍のサージ電圧が発生するのを防止する機能を有している。以下に、電圧形インバータ2の動作を、図2,図3を参照しつつ、説明する。
【0017】
図2は、電圧パターン生成手段21(22,23)とU相PWM制御ブロック24(V相PWM制御ブロック25,W相PWM制御ブロック26)の動作を説明する特性図であり、相電圧指令値が正の波高値近傍でその値が大きい方から順に電圧パターン1〜5と段階的に分割し、同様に、相電圧指令値が負の波高値近傍でのその絶対値が小さい方から順に電圧パターン6〜10と段階的に分割し、例えば、U相の相電圧指令値vU *が正の波高値近傍のときには新たなU相の相電圧指令値vU ** として、インバータ主回路12のU相上アームをオフさせるパルス幅が先述のサージ電圧が過大にならない値TLIM (tw<TLIM )を出力するようにしている。
【0018】
図3に示した波形図は、図2に示した電圧パターン3での動作を示すものであり、図において、先ず、一回目のPWM演算周期では電圧パターン生成手段21(22,23)から選択信号と、キャリア発振器16aからの同期信号とによりU相PWM制御ブロック24(V相PWM制御ブロック25,W相PWM制御ブロック26)では第3レジスタがin1を選択する指令を発し、この指令により上アームオンパルス生成信号が選択器から出力され、その結果、この区間での過大なサージ電圧の発生が阻止される。
【0019】
次に、二回目のPWM演算周期では電圧パターン生成手段21(22,23)から選択信号と、キャリア発振器16aからの同期信号とによりU相PWM制御ブロック24(V相PWM制御ブロック25,W相PWM制御ブロック26)では第3レジスタがin3を選択する指令を発し、この指令によりU相上アームをオフさせるパルス幅をTLIM とする相電圧指令値が第1レジスタを介した選択器から出力され、その結果、この区間での過大なサージ電圧の発生が阻止される。
【0020】
次に、三回目のPWM演算周期では電圧パターン生成手段21(22,23)から選択信号と、キャリア発振器16aからの同期信号とによりU相PWM制御ブロック24(V相PWM制御ブロック25,W相PWM制御ブロック26)では第3レジスタがin1を選択する指令を発し、この指令により上アームオンパルス生成信号が選択器から出力され、その結果、この区間での過大なサージ電圧の発生が阻止される。
【0021】
次に、四回目のPWM演算周期では電圧パターン生成手段21(22,23)から選択信号と、キャリア発振器16aからの同期信号とによりU相PWM制御ブロック24(V相PWM制御ブロック25,W相PWM制御ブロック26)では第3レジスタがin3を選択する指令を発し、この指令によりU相上アームをオフさせるパルス幅をTLIM とする相電圧指令値が第1レジスタを介した選択器から出力され、その結果、この区間での過大なサージ電圧の発生が阻止される。
【0022】
このように、U相,V相,W相の相電圧指令値vU *,vV *,vW *それぞれの正または負の波高値近傍ではそのときの値に応じて、例えば、図2の電圧パターンの何れかを判定し、PWM演算の4周期毎に電圧パターンを選択することで、電圧形インバータ2の負荷5端に発生するサージ電圧を直流電圧Edの4倍から2倍以下に低減しつつ、このときの前記相電圧指令値に基づく前記交流電圧と平均値的にほぼ等価な交流電圧を出力することができる。
【0023】
なお、上述の波高値近傍以外の領域では、例えば、電圧パターン生成手段21ではvU ** としてvU *を出力し、U相PWM制御ブロック24では第3レジスタがin3を選択することにより、従来と同様のPWM演算が行われる。
【0024】
図4は、この発明の電圧形インバータの制御方法の第2の実施例を示す回路構成図(主要部分図)であり、図8に示した従来例構成と同一機能を有するものには同一符号を付している。
【0025】
すなわち、図4に示した電圧形インバータ3には直流電源11,インバータ主回路12,ゲート駆動回路17の他に、図8に示す従来のキャリア発振器16にキャリア信号の同期信号を出力する機能を追加したキャリア発振器16aと、電圧パターン生成手段31〜33と、PWM演算器13を含むU相PWM制御ブロック34と、PWM演算器14を含むV相PWM制御ブロック35と、PWM演算器15を含むW相PWM制御ブロック36とを備えている。
【0026】
この電圧形インバータ4は、図13に基づいて説明したU相,V相,W相の相電圧指令値vU *,vV *,vW *それぞれから導出される線間電圧指令値vUV * ,vVW * ,vWU * それぞれの零クロス点近傍での前記相電圧指令値のPWM演算で得られるパルス状の線間電圧のパルス幅twが狭くなることに起因し、負荷端に直流電圧Edの4倍のサージ電圧が発生するのを防止する機能を有している。以下に、電圧形インバータ3の動作を、図5,図6を参照しつつ、説明する。
【0027】
図5は、電圧パターン生成手段31(32,33)とU相PWM制御ブロック34(V相PWM制御ブロック35,W相PWM制御ブロック36)の動作を説明する特性図であり、前述の線間指令値が零クロス点近傍でその値が大きい方から順に電圧パターン1〜9と段階的に分割し、例えば、線間電圧指令値vUV * が正の零クロス点近傍のときには新たなU相の相電圧指令値vU ** として、インバータ主回路12のU相上アームをオンさせるパルス幅が先述のサージ電圧が過大にならない値(すなわち、PWMu* のパルス幅からPWMv* のパルス幅を減じた値が2TLIM となる新たなPWMu* に対応するvU ** )を出力するようにし、同様に、線間電圧指令値vUV * が負の零クロス点近傍のときには新たなU相の相電圧指令値vU ** として、インバータ主回路12のU相下アームをオンさせるパルス幅が先述のサージ電圧が過大にならない値(すなわち、PWMv* のパルス幅からPWMu* のパルス幅を減じた値が2TLIM となる新たなPWMu* に対応するvU ** )を出力するようにしている。
【0028】
図6に示した波形図は、図5に示した電圧パターン3での動作を示すものであり、図において、先ず、一回目のPWM演算周期では電圧パターン生成手段31(32,33)から選択信号と、キャリア発振器16aからの同期信号とによりU相PWM制御ブロック34(V相PWM制御ブロック35,W相PWM制御ブロック36)では第4レジスタがin1を選択する指令を発し、この指令により第1レジスタを介して、例えば、上述のvU ** が選択器から出力され、その結果、この区間での過大なサージ電圧の発生が阻止される。
【0029】
次に、二回目のPWM演算周期では電圧パターン生成手段31(32,33)から選択信号と、キャリア発振器16aからの同期信号とによりU相PWM制御ブロック34(V相PWM制御ブロック35,W相PWM制御ブロック36)では第4レジスタがin2を選択する指令を発し、この指令により第2レジスタを介して、例えば、vV *が選択器から出力され、その結果、この区間では線間電圧が零(すなわち、PWMu* とPWMv* とが同じタイミングで同じパルス幅)となり、過大なサージ電圧の発生が阻止される。
【0030】
次に、三回目のPWM演算周期では電圧パターン生成手段31(32,33)から選択信号と、キャリア発振器16aからの同期信号とによりU相PWM制御ブロック34(V相PWM制御ブロック35,W相PWM制御ブロック36)では第4レジスタがin1を選択する指令を発し、この指令により第1レジスタを介して、例えば、上述のvU ** が選択器から出力され、その結果、この区間での過大なサージ電圧の発生が阻止される。
【0031】
次に、四回目のPWM演算周期では電圧パターン生成手段31(32,33)から選択信号と、キャリア発振器16aからの同期信号とによりU相PWM制御ブロック34(V相PWM制御ブロック35,W相PWM制御ブロック36)では第4レジスタがin2を選択する指令を発し、この指令により第2レジスタを介して、例えば、vV *が選択器から出力され、その結果、この区間では線間電圧が零(すなわち、PWMu* とPWMv* とが同じタイミングで同じパルス幅)となり、過大なサージ電圧の発生が阻止される。
【0032】
このように、U相,V相,W相の相電圧指令値vU *,vV *,vW *それぞれから導出される線間電圧指令値の零クロス点近傍ではそのときの値に応じて、例えば、図5の電圧パターンの何れかを判定し、PWM演算の4周期毎に電圧パターンを選択することで、電圧形インバータ2の負荷5端に発生するサージ電圧を直流電圧Edの4倍から2倍以下に低減しつつ、このときの前記相電圧指令値に基づく前記交流電圧と平均値的にほぼ等価な交流電圧を出力することができる。
【0033】
なお、上述の零クロス点近傍以外の領域では、例えば、電圧パターン生成手段31ではvU ** としてvU *を出力し、U相PWM制御ブロック34では第4レジスタがin1を選択することにより、従来と同様のPWM演算が行われる。
【0034】
図7は、この発明の電圧形インバータの制御方法の第3の実施例を示す回路構成図(主要部分図)であり、図8に示した従来例構成と同一機能を有するものには同一符号を付している。
【0035】
すなわち、図7に示した電圧形インバータ4には直流電源11,インバータ主回路12,ゲート駆動回路17の他に、図8に示す従来のキャリア発振器16にキャリア信号の同期信号を出力する機能を追加したキャリア発振器16aと、電圧パターン生成手段41〜43と、PWM演算器13を含むU相PWM制御ブロック44と、PWM演算器14を含むV相PWM制御ブロック45と、PWM演算器15を含むW相PWM制御ブロック46とを備えている。
【0036】
この電圧形インバータ4において、電圧パターン生成手段41(42,43)は上述の電圧パターン生成手段21(22,23)と電圧パターン生成手段31(32,33)の機能を兼ね備えており、U相PWM制御制御ブロック44は上述のU相PWM制御ブロック24とU相PWM制御ブロック34の機能を兼ね備えており、同様に、V相PWM制御制御ブロック45はV相PWM制御ブロック25とV相PWM制御ブロック35の機能を兼ね備えており、W相PWM制御制御ブロック46はW相PWM制御ブロック26とW相PWM制御ブロック36の機能を兼ね備えており、従って、その動作説明を省略する。
【0037】
【発明の効果】
この発明によれば、電圧形インバータの負荷端に過大なサージ電圧が発生するパルス幅以下になるスイッチングに対して、このパルス幅を前記サージ電圧が過大にならない値に設定してスイッチングすることにより、該電圧形インバータの出力端に発生するサージ電圧を2倍以下低減できるので、従来のサージ電圧での取扱いと同じにすることができる。
【図面の簡単な説明】
【図1】この発明の第1の実施例を示す回路構成図
【図2】図1の動作を説明する特性図
【図3】図1の動作を説明する波形図
【図4】この発明の第2の実施例を示す回路構成図
【図5】図4の動作を説明する特性図
【図6】図4の動作を説明する波形図
【図7】この発明の第3の実施例を示す回路構成図
【図8】従来の電圧形インバータを示す回路構成図
【図9】図8のインバータの負荷にかかるサージ電圧を説明するための回路図および波形図
【図10】図8のインバータの相電圧指令値と線間電圧指令値との関係を示す波形図
【図11】図8のインバータの動作を説明するためのPWM演算波形図
【図12】図8のインバータの動作を説明するための回路図および波形図
【図13】図8のインバータの動作を説明するためのPWM演算波形図
【図14】図8のインバータの動作を説明するための波形図
【符号の説明】
1〜4…電圧形インバータ、5…交流電動機、11…直流電源、12…インバータ主回路、13〜15…PWM演算器、16,16a…キャリア発振器、17…ゲート駆動回路、21〜23,31〜33,41〜43…電圧パターン生成手段、24,34,44…U相PWM制御ブロック、25,35,45…V相PWM制御ブロック、26,36,46…W相PWM制御ブロック。
Claims (2)
- 各相の相電圧指令値それぞれをPWM演算して得られる駆動信号に基づき該各相の上,下アームを形成する半導体スイッチ回路それぞれをオンまたはオフさせることにより、入力される直流電圧を所望の交流電圧に変換して出力する電圧形インバータにおいて、
前記各相の相電圧指令値の正または負の波高値近傍での前記PWM演算で得られる前記上アーム又は下アームの半導体スイッチ回路をオフさせる駆動信号のパルス幅が予め定めた値twより狭くなるときには、該上アームの半導体スイッチ回路を継続してオンさせる第1指令値,該下アームの半導体スイッチ回路を継続したオンさせる第2指令値,該上アーム又は下アームの半導体スイッチ回路をオフさせるためのパルス幅が前記twより広い値T LIM になるように制限された第3指令値のうちの何れか1つの指令値を前記相電圧指令値の大きさに基づいて前記PWM演算の1周期毎に選択し、この選択された指令値をPWM演算して得られる新たな駆動信号に基づき前記各相の上,下アームを形成する半導体スイッチ回路それぞれをオンまたはオフさせることを特徴とする電圧形インバータの制御方法。 - 各相の相電圧指令値それぞれをPWM演算して得られる駆動信号に基づき該各相の上,下アームを形成する半導体スイッチ回路それぞれをオンまたはオフさせることにより、入力される直流電圧を所望の交流電圧に変換して出力する電圧形インバータにおいて、
前記各相の相電圧指令値から導出される各相の線間電圧指令値の零クロス点近傍での当該する二相の相電圧指令値それぞれに基づく前記駆動信号から生成される各相の線間電圧のパルス幅が予め定めた値twより狭くなるときには、該線間電圧を継続して零にする第1指令値,該線間電圧パルス幅が前記twより広い値T LIM になるように制限された第2指令値,のうちの何れか1つの指令値を前記相電圧指令値の大きさに基づいて前記PWM演算の1周期毎に選択し、この選択された指令値をPWM演算して得られる新たな駆動信号に基づき前記各相の上,下アームを形成する半導体スイッチ回路それぞれをオンまたはオフさせることを特徴とする電圧形インバータの制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002290879A JP4284585B2 (ja) | 2002-10-03 | 2002-10-03 | 電圧形インバータの制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002290879A JP4284585B2 (ja) | 2002-10-03 | 2002-10-03 | 電圧形インバータの制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004129405A JP2004129405A (ja) | 2004-04-22 |
JP4284585B2 true JP4284585B2 (ja) | 2009-06-24 |
Family
ID=32282619
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002290879A Expired - Fee Related JP4284585B2 (ja) | 2002-10-03 | 2002-10-03 | 電圧形インバータの制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4284585B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009095082A (ja) * | 2007-10-04 | 2009-04-30 | Toshiba Corp | 電力変換装置 |
JP5694046B2 (ja) * | 2011-05-13 | 2015-04-01 | 株式会社日本自動車部品総合研究所 | 制御装置 |
-
2002
- 2002-10-03 JP JP2002290879A patent/JP4284585B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004129405A (ja) | 2004-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5126550B2 (ja) | マトリクスコンバータ | |
JP2008131770A (ja) | 電力変換装置 | |
JP5900470B2 (ja) | 電流形電力変換装置 | |
JP2006246649A (ja) | インバータ装置 | |
JP2006238637A (ja) | インバータ装置 | |
JP4423950B2 (ja) | 交流交流直接変換器の制御装置 | |
JP4957574B2 (ja) | 回転機の制御装置及び回転機の制御システム | |
JP4284585B2 (ja) | 電圧形インバータの制御方法 | |
JP5320356B2 (ja) | 電力変換装置 | |
JP4288614B2 (ja) | 電圧形三相インバータの制御方法及び制御装置 | |
KR20220026590A (ko) | 전력 변환 장치 | |
JP2014007854A (ja) | 電力変換装置 | |
JP6970341B2 (ja) | インバータ制御装置 | |
JP6471670B2 (ja) | 電力制御方法、及び、電力制御装置 | |
JP6376049B2 (ja) | 回転機の制御装置 | |
JP4600731B2 (ja) | 交流交流直接変換装置の制御装置 | |
JPWO2017034028A1 (ja) | インバータの制御方法 | |
JP2009060708A (ja) | ダブルコンバータ変換装置の制御方式 | |
JP5857189B2 (ja) | インバータ装置 | |
JP7146121B2 (ja) | 電力変換装置およびモータシステム | |
JP6575865B2 (ja) | 3レベルインバータの制御方法及び制御装置 | |
JP2008109790A (ja) | 電力変換装置 | |
TW202234812A (zh) | 逆變器控制裝置、逆變器電路、馬達模組及逆變器控制方法 | |
JP2005304130A (ja) | 直接変換器の制御装置 | |
JP2020018109A (ja) | 電力変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040122 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040205 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050914 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080919 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080919 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080919 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081024 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081030 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090226 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090311 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130403 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |