JP6970341B2 - インバータ制御装置 - Google Patents

Description

この発明はインバータ、とくに直流電圧を三相の交流電圧へ変換するインバータを制御する技術に関する。

省エネルギー化の観点から、負荷への電力供給にインバータが採用される場合が増加している。インバータで負荷の駆動を行う場合、矩形波を呈する電圧が負荷に印加される。負荷が誘導性の場合、かかる電圧を用いた負荷の駆動は、後述する原因により急峻なサージ電圧の発生を招来し、正弦波を呈する電圧を用いて駆動する場合と比べ、負荷の内部で高電圧が発生する。

かかる高電圧を考慮すると、負荷の内部での絶縁性を高めることが望ましい。例えば誘導性の負荷としてモータを例に採ると、巻線間で高電圧が発生するので、モータの巻線同士、あるいは巻線と他部との間の絶縁性を高めることが望まれる。

サージ電圧が発生する一因として、インバータと負荷とを接続するケーブルにおける電圧の反射が挙げられる。

例えば非特許文献１では、インバータの出力電圧の立ち上がり時間（波頭長）及びケーブルの長さと、サージ電圧との関係について言及する。ケーブルが長いほど、また波頭長が短いほど、モータに印加されるサージ電圧は大きい。

非特許文献２では、パルス状の電圧がケーブルを介してモータに印加される場合のサージ電圧について言及する。非特許文献２では、最初のパルス状の電圧によってサージ電圧の振動が収まっていない状況で、更にパルス状の電圧が印加されると、新たに発生するサージ電圧の振動が先の振動に重畳し、印加された電圧の２倍の電圧が発生することが示される。

非特許文献３ではサージ電圧が発生する他の要因として、インバータの出力電圧のオーバーシュートの他、モータでの回路共振を挙げる。但し、オーバーシュートはサージの要因としては反射、共振よりも寄与が小さい。

非特許文献４では集中巻きモータのコイル１つ分の等価回路及びそのインピーダンスの周波数特性が紹介される。これによればモータでの共振に起因したサージ電圧は概ね数百ｋＨｚ程度の共振周波数を有すると見られる。

特許文献１は、最初のパルス状の電圧によるサージと次のパルス状の電圧のサージとが加算されることによる過電圧を、防ぐ技術を提案する。パルス幅が小さくなりやすいインバータの過変調時において、デッドタイムの長さが調整される。具体的には最初のパルス状の電圧によるサージ電圧が一定値以下になってから、次のパルス状の電圧が印加される。

例えば特許文献２では、ケーブルによる反射の影響が無く、モータでの回路共振のみに起因するサージ電圧を抑制する技術を紹介する。具体的には、サージ電圧のリンギングを打ち消すように、パルス状の電圧を追加して印加する。

特許文献３では、モータの共振によるサージ電圧の対策の例として、電動機系全ての電気的共振の周期Ｔ１のサージについて言及する。インバータの出力電圧の立ち上がりを二段階に設定する。一段目の立ち上がりから時間遅れＴ０の後に二段目の立ち上がりを行う。ここで望ましくはＴ０＝Ｔ１／２に設定する。これにより、一段目の立ち上がりによるサージ成分と、二段目の立ち上がりによるサージ成分とがキャンセルされる。

後述するスイッチング速度に関し、特許文献４，５を挙げる。

特許第５６３３６５０号公報 特許第５５７４７７１号公報 特開２０１１−１６６８７８号公報 特開２００４−０９６３１８号公報 特開２０１６−１２３３２００号公報

奥山、藤井、「インバータサージの挙動解析」、富士時報、富士電機株式会社、平成８年１１月、第６９巻、第１１号、ｐ．５９８（４４）−６０２（４８） R.kerkman, D.Leggate, G.Skibinski, "Interaction of Drive Modulation & Cable Parameters on AC Motor Transients", IEEE Transactions on Industry Applications, 1997, Vol.33, No3, pp.722-731 脇本、「インバータ駆動モータにおける部分放電メカニズムと絶縁性能向上に関する研究」、名古屋大学工学研究科博士論文、名古屋大学附属図書館、平成２８年３月２５日 辻、外５名、「インバータサージの伝搬と電動機内電圧の解析」、電気学会論文誌Ｄ、電気学会、平成１８年９月１日、第１２６巻、第６号、ｐ．７７１−７７７

ケーブルでの反射に起因するサージ電圧を低減するために、サージを吸収するケーブルも提案されている。しかしかかるケーブルはコストが非常に高い。

インバータと負荷とを接続するケーブルを短くすることも一法である。しかし、一般にケーブルを短くすることは、負荷とインバータとが離れている装置を想定すると、実際的な対応ではない。

他法として、波頭長を長くすることも考えられる。波頭長はインバータに採用されるスイッチング素子のスイッチング速度に依存する。但し波頭長が短いほどスイッチング損失が削減される。よってインバータの発熱を抑制し、インバータの効率が高める観点では波頭長は短い方が望ましい。例えばＳｉＣやＧａＮを材料としたスイッチング素子は、スイッチング速度の高速化のみならず、装置の小型化にも適する。

しかも、非特許文献１に示された例では、波頭長が２０ｎＳｅｃの場合はケーブル長が１．５ｍ程度の長さですら、サージ電圧の最大値は直流母線の電圧の２倍の大きさになることが示される。よってインバータの損失削減を指向すると、短いケーブルを使用してしてもサージ電圧が高まってしまう。

デッドタイムは通常、インバータにおいてスイッチング素子を介した短絡を防ぐために要求される時間である。よって特許文献１で提案される技術では、短絡防止用の時間よりも長くなる。デッドタイムの増大は負荷（例えばモータ）の制御特性の劣化を招来する。

特許文献２で提案された技術では、パルス状の電圧を追加するための機能が必要となる。更に、このような追加はスイッチング回数の増加を招来し、スイッチング損失が増大する。

電源電圧の波高値あるいは実効値が変化する場合は電源電圧の絶対値が一定値以上のときのみ、換言するとサージ電圧によって部分放電が発生する可能性が大きいときのみ、パルス状の電圧を追加することで通常時のスイッチング損失増加を防ぐことは可能であろう。しかし商用電源のように電源電圧の波高値あるいは実効値がほぼ一定の場合にかかる技術を採用すると、スイッチング損失の増大は避けられない。

特許文献３で提案された技術が奏功するには、Ｔ０＝Ｔ１／２を正確に設定する必要がある。しかし実際には周期Ｔ１が短い場合、その設定を満たすことは困難であろう。特許文献３では時間遅れＴ０の調整を、インバータのスイッチング周波数で行うとしている。しかしながらスイッチング周波数を自由に設定することも容易ではない。また周期Ｔ１を、ケーブルを被覆する絶縁材の誘電材の厚みや材質を変えて調整することが提案されている。しかし、１〜２ｍ程度の長さのケーブルにおいて、その絶縁材を変えても周期Ｔ１を大きく調整することは実際的ではないであろう。

非特許文献１で示される様に、ケーブルの遅延時間をＴｋとすると、反射に起因するサージ電圧は周期４Ｔｋで変動する波形を呈する。つまりサージ電圧を抑制すべくケーブルを短くするほど、ケーブルの反射によるサージ電圧の周波数成分は、高くなる。ケーブル１ｍ当たりの遅延時間が６．６ｎＳｅｃ／ｍであり、ケーブルの長さが２ｍであれば、サージ電圧の周期は５０ｎＳｅｃ（周波数に換算すると２０ＭＨｚ）程度となる。

他方、非特許文献４で例示されるように、共振に起因するサージ電圧の周波数は数百ｋＨｚであり、サージ電圧は、その要因に依存して大きく異なる周波数成分を有する。

図１１は一相分のコイルの相電圧の波形を模式的に示すグラフである。インバータからパルス状の電圧Ｖｘが印加されたとき、負荷の内部のサージ電圧Ｖｙは、反射を要因とする電圧成分Ｖｙ１（よってその変動する周波数は高い）と、共振を要因とする電圧成分（よってその変動する周波数は低い）Ｖｙ２とが重畳した波形を呈する。

このように、サージ電圧は周波数成分が大きく異なるサージ成分を有するので、特許文献２、３のように特定の周期に注目した技術では、サージ電圧の抑制は不十分である。

本発明は、上述の問題に鑑みてなされたものであり、大幅なインバータの損失の増大を伴わずに、サージ電圧を低減する技術を提供することを目的とする。かかる技術により、例えば負荷としてモータを採用した場合、その絶縁性能を高める必要性が低下する。

この発明にかかるインバータ制御装置は、直流電圧（Ｖｄｃ）を三相の交流電圧（Ｖｕ，Ｖｖ，Ｖｗ）に変換して前記交流電圧を出力する電圧形のインバータ（４）を制御する。装置（６）である。ここで前記インバータ（４）は、前記直流電圧が印加される第１の直流母線（ＬＨ）及び第２の直流母線（ＬＬ）の間で相互に並列に接続される３つの電流経路（Ｌｕ，Ｌｖ，Ｌｗ）を備え、前記第１の直流母線の電位は前記第２の直流母線の電位よりも高く、前記電流経路の各々が、接続点（Ｐｕ，Ｐｖ，Ｐｗ）と、前記第１の直流母線と前記接続点との間に接続され、導通時には前記第１の直流母線から前記接続点に電流を流す上アーム側スイッチ（Ｑｕｐ，Ｑｖｐ，Ｑｗｐ）と、前記接続点と前記第２の直流母線との間に接続され、導通時には前記接続点から前記第２の直流母線に電流を流す下アーム側スイッチ（Ｑｕｎ，Ｑｖｎ，Ｑｗｎ）と、前記上アーム側スイッチの各々に対して逆並列に接続された上アーム側ダイオード（Ｄｕｐ，Ｄｖｐ，Ｄｗｐ）と、前記下アーム側スイッチの各々に対して逆並列に接続された下アーム側ダイオード（Ｄｕｎ，Ｄｖｎ，Ｄｗｎ）とを有する。

この発明にかかるインバータ制御装置の第１の態様は、前記上アーム側スイッチ及び前記下アーム側スイッチの導通／非導通を、スイッチング速度を制御して行わせる制御信号（Ｓｕｐ，Ｓｖｐ，Ｓｗｐ，Ｓｕｎ，Ｓｖｎ，Ｓｗｎ）を生成する制御信号生成部（６３）を備える。

そして、(i)一の前記上アーム側スイッチ（Ｑｕｐ）に対応する前記制御信号（Ｓｕｐ）は、前記一の前記上アーム側スイッチ（Ｑｕｐ）を非導通から導通とする前記スイッチング速度を、他の二つの前記上アーム側スイッチ（Ｑｖｐ，Ｑｗｐ）に対応する二つの前記制御信号（Ｓｖｐ，Ｓｗｐ）が前記二つの前記上アーム側スイッチの非導通に対応する場合において、それ以外の場合よりも遅くする速度制御；(ii)一の前記上アーム側スイッチ（Ｑｕｐ）に対応する前記制御信号（Ｓｕｐ）は、前記一の前記上アーム側スイッチ（Ｑｕｐ）を導通から非導通とする前記スイッチング速度を、他の二つの前記上アーム側スイッチ（Ｑｖｐ，Ｑｗｐ）に対応する二つの前記制御信号（Ｓｖｐ，Ｓｗｐ）が前記二つの前記上アーム側スイッチの導通に対応する場合において、それ以外の場合よりも遅くする速度制御；(iii)一の前記上アーム側スイッチ（Ｑｕｐ）に対応する前記制御信号（Ｓｕｐ）は、他の二つの前記上アーム側スイッチ（Ｑｖｐ，Ｑｗｐ）に対応する二つの前記制御信号（Ｓｖｐ，Ｓｗｐ）が前記二つの前記上アーム側スイッチの非導通に対応する場合において、前記一の前記上アーム側スイッチを非導通から導通とするときの前記スイッチング速度を、前記二つの前記制御信号が前記二つの前記上アーム側スイッチを非導通から導通とするときの前記スイッチング速度よりも遅くする速度制御；(iv)一の前記上アーム側スイッチＱｕｐ）に対応する前記制御信号（Ｓｕｐ）は、他の二つの前記上アーム側スイッチ（Ｑｖｐ，Ｑｗｐ）に対応する二つの前記制御信号（Ｓｖｐ，Ｓｗｐ）が前記二つの前記上アーム側スイッチの導通に対応する場合において、前記一の前記上アーム側スイッチを導通から非導通とするときの前記スイッチング速度を、前記二つの前記制御信号が前記二つの前記上アーム側スイッチを導通から非導通とするときの前記スイッチング速度よりも遅くする速度制御；(v)一の前記下アーム側スイッチ（Ｑｕｎ）に対応する前記制御信号（Ｓｕｎ）は、前記一の前記下アーム側スイッチ（Ｑｕｎ）を導通から非導通とする前記スイッチング速度を、他の二つの前記下アーム側スイッチ（Ｑｖｎ，Ｑｗｎ）に対応する二つの前記制御信号（Ｓｖｎ，Ｓｗｎ）が前記二つの前記下アーム側スイッチの導通に対応する場合において、それ以外の場合よりも遅くする速度制御；(vi)一の前記下アーム側スイッチＱｕｎ）に対応する前記制御信号（Ｓｕｎ）は、前記一の前記下アーム側スイッチ（Ｑｕｎ）を非導通から導通とする前記スイッチング速度を、他の二つの前記下アーム側スイッチ（Ｑｖｎ，Ｑｗｎ）に対応する二つの前記制御信号（Ｓｖｎ，Ｓｗｎ）が前記二つの前記下アーム側スイッチの非導通に対応する場合において、それ以外の場合よりも遅くする速度制御；(vii)一の前記下アーム側スイッチ（Ｑｕｎ）に対応する前記制御信号（Ｓｕｎ）は、他の二つの前記下アーム側スイッチ（Ｑｖｎ，Ｑｗｎ）に対応する二つの前記制御信号（Ｓｖｎ，Ｓｗｎ）が前記二つの前記下アーム側スイッチの導通に対応する場合において前記一の前記下アーム側スイッチを導通から非導通とするときの前記スイッチング速度を、前記二つの前記制御信号（Ｓｖｎ，Ｓｗｎ）が前記二つの前記下アーム側スイッチを導通から非導通とするときの前記スイッチング速度よりも遅くする速度制御；及び(viii)一の前記下アーム側スイッチ（Ｑｕｎ）に対応する前記制御信号（Ｓｕｎ）は、他の二つの前記下アーム側スイッチ（Ｑｖｎ，Ｑｗｎ）に対応する二つの前記制御信号（Ｓｖｎ，Ｓｗｎ）が前記二つの前記下アーム側スイッチの非導通に対応する場合において前記一の前記下アーム側スイッチを非導通から導通とするときの前記スイッチング速度を、前記二つの前記制御信号（Ｓｖｎ，Ｓｗｎ）が前記二つの前記下アーム側スイッチを非導通から導通とするときの前記スイッチング速度よりも遅くする速度制御、の少なくともいずれかに従って前記スイッチング速度を制御する。

例えば前記速度制御(i)〜(iv)の少なくともいずれか一つを、全ての前記上アーム側スイッチ（Ｑｕｐ，Ｑｖｐ，Ｑｗｐ）の前記スイッチング速度の制御に用いる。

例えば前記速度制御(v)〜(viii)の少なくともいずれか一つを、全ての前記下アーム側スイッチ（Ｑｕｎ，Ｑｖｎ，Ｑｗｎ）の前記スイッチング速度の制御に用いる。

例えばこの発明にかかるインバータ制御装置は前記交流電圧についての指令値（Ｖｕ＊，Ｖｖ＊，Ｖｗ＊）を受けて、前記指令値に基づいて、前記上アーム側スイッチ及び前記下アーム側スイッチのスイッチングパターン（Ｐ）を決定するパターン決定部（６２）をさらに備え、前記パターン決定部（６２）は、所定周期のキャリア（Ｃ）を発生するキャリア発生器（６２ａ）と、前記指令値（Ｖｕ＊，Ｖｖ＊，Ｖｗ＊）と前記キャリアとの比較を行って前記スイッチングパターン（Ｐ）を決定する比較器（６２ｂ）とを有する。

この発明にかかるインバータ制御装置の第２の態様は、その第１の態様であって、前記スイッチングパターン（Ｐ）には二相変調方式が採用される。

例えば前記制御信号生成部（６３）は、前記指令値（Ｖｕ＊，Ｖｖ＊，Ｖｗ＊）のうちのいずれが最大であるか、もしくは最小であるかの判断結果（Ｍ）を得る判断部（６３ａ）と、前記スイッチングパターン（Ｐ）に基づいて、前記上アーム側スイッチ（Ｑｕｐ，Ｑｖｐ，Ｑｗｐ）の導通／非導通及び前記下アーム側スイッチ（Ｑｕｎ，Ｑｖｎ，Ｑｗｎ）の導通／非導通の、少なくともいずれかを決定する原制御信号（Ｓｕ，Ｓｖ，Ｓｗ）を生成する原制御信号生成部（６３ｂ）と、前記判断結果に基づいて、前記原制御信号から前記制御信号（Ｓｕｐ，Ｓｖｐ，Ｓｗｐ，Ｓｕｎ，Ｓｖｎ，Ｓｗｎ）の波形を決定する波形決定器（６３ｃ）とを有する。

この発明にかかるインバータ制御装置によれば、大幅なインバータの損失の増大を伴わずに、サージ電圧を低減する。特に第２の態様によれば、全てのスイッチングにおいてスイッチング速度を遅くする場合と比較して、スイッチング速度を遅くすることにより増加するスイッチング損失が１／４となる。

第１の実施の形態及び第２の実施の形態にかかる制御装置及びその制御対象となるインバータを示す回路図である。 第１の実施の形態および第２の実施の形態における制御装置の構成を示すブロック図である。 第１の実施の形態における諸量を示すグラフである。 キャリア周期区間における原制御信号と相電圧とを、領域毎に示す波形図である。 第１の実施の形態の効果を示すグラフである。 第２の実施の形態における諸量を示すグラフである。 キャリア周期区間における原制御信号と相電圧とを、領域毎に示す波形図である。 キャリア周期区間における原制御信号と相電圧とを、領域毎に示す波形図である。 第２の実施の形態の効果を示すグラフである。 第２の実施の形態の効果を示すグラフである。 一相分のコイルの相電圧の波形を模式的に示すグラフである。 サージ電圧が重畳する波形を模式的に分解して示す波形図である。 図４の領域Ｚ１における部分を拡大して示す波形図である。

本実施の形態の詳細な説明に先立ち、サージ電圧の低減には負荷に印加される相電圧の低減が望ましいことを説明する。以下、誘導性の負荷としてモータを例に採って説明する。

非特許文献３で例示されるように、放電を防ぐべき場所の絶縁は、同相のコイル同士での絶縁（以下「同相内絶縁」）、相が異なるコイル同士での絶縁（以下「相間絶縁」）、コイルとコア（ケース）との間での絶縁（以下「対地絶縁」）に分類できる。

相間絶縁及び対地絶縁のいずれに要求される耐圧も、同相内絶縁に要求される耐圧よりも高い。しかし相間絶縁、対地絶縁には絶縁紙が採用され（例えばコイルに採用される導線のエナメル被覆が３８μｍであるのに対して、絶縁紙の厚さは０．５ｍｍ程度に選定される）、高い耐圧が実現されるので、コイルに印加される電圧が上昇する際に最初に放電する場所は同相のコイル同士の間である。

特に、インバータのスイッチング速度の向上につれ、同一コイルの巻き始めの導線と、それに接触する導線間での放電を最も考慮すべきである。かかる事情は分布巻モータでも集中巻モータでも同様である。そしてこのことは、各相のコイル入力−中性点間の電圧を低減すれば、モータの絶縁特性を向上できる事を意味する。

よって以下の実施の形態ではコイル入力と中性点間の電圧を低減することに着目し、サージ電圧を低減する。

第１の実施の形態．
図１は、この実施の形態及び第２の実施の形態にかかる制御装置６及びその制御対象となるインバータ４を示す回路図である。

インバータ４は電圧形インバータであり、直流電圧Ｖｄｃを三相の交流電圧Ｖｕ，Ｖｖ，Ｖｗに変換し、これを三相負荷５へ出力する。三相負荷５は誘導性負荷であり、例えばモータである。制御装置６はインバータ４を制御する。直流電圧Ｖｄｃは、一対の直流母線ＬＨ，ＬＬの間に印加される。直流母線ＬＨの電位は直流母線ＬＬの電位よりも高い。

インバータ４は接続点Ｐｕ，Ｐｖ，Ｐｗを有する。インバータ４は、直流電圧Ｖｄｃに対してパルス幅変調に基づくスイッチングパターンでスイッチングを行って、接続点Ｐｕ，Ｐｖ，Ｐｗから交流電圧Ｖｕ，Ｖｖ，Ｖｗを出力する。

インバータ４は、各相に対応する３つの電流経路Ｌｕ，Ｌｖ，Ｌｗを備える。電流経路Ｌｕ，Ｌｖ，Ｌｗは直流母線ＬＨ，ＬＬの間で相互に並列に接続される。

電流経路Ｌｕは、接続点Ｐｕと、上アーム側のスイッチＱｕｐと、下アーム側のスイッチＱｕｎとを有している。電流経路Ｌｖは、接続点Ｐｖと、上アーム側のスイッチＱｖｐと、下アーム側のスイッチＱｖｎとを有している。電流経路Ｌｗは、接続点Ｐｗと、上アーム側のスイッチＱｗｐと、下アーム側のスイッチＱｗｎとを有している。

スイッチＱｕｐ，Ｑｖｐ，Ｑｗｐは導通時には直流母線ＬＨからそれぞれ接続点Ｐｕ，Ｐｖ，Ｐｗに電流を流す。スイッチＱｕｎ，Ｑｖｎ，Ｑｗｎは導通時にはそれぞれ接続点Ｐｕ，Ｐｖ，Ｐｗから直流母線ＬＬに電流を流す。接続点Ｐｕ，Ｐｖ，Ｐｗからは三相負荷５に交流電圧Ｖｕ，Ｖｖ，Ｖｗが印加され、三相電流ｉｕ，ｉｖ，ｉｗが出力される。スイッチＱｕｐ，Ｑｖｐ，Ｑｗｐ，Ｑｕｎ，Ｑｖｎ，Ｑｗｎは、例えば絶縁ゲート型バイポーラトランジスタで実現される。

スイッチＱｕｐ，Ｑｖｐ，Ｑｗｐに対して、それぞれ上アーム側のダイオードＤｕｐ，Ｄｖｐ，Ｄｗｐが逆並列に接続される。スイッチＱｕｎ，Ｑｖｎ，Ｑｗｎに対してそれぞれ下アーム側のダイオードＤｕｎ，Ｄｖｎ，Ｄｗｎが逆並列に接続される。なお、「逆並列」とは、二つの素子が並列に接続されており、かつ二つの素子の導通方向が相互に反対である態様を示す。

スイッチＱｚｐ，Ｑｚｎにはそれぞれ制御信号Ｓｚｐ，Ｓｚｎが入力される（但し、ｚはｕ，ｖ，ｗを代表する。以下同様）。制御信号Ｓｚｐの活性／非活性に応じてスイッチＱｚｐがそれぞれ導通／非導通となり、制御信号Ｓｚｎの活性／非活性に応じてスイッチＱｚｎがそれぞれ導通／非導通となる。換言すると、制御信号Ｓｚｐ，Ｓｚｎの活性はスイッチＱｚｐ，Ｑｚｎの導通に対応し、制御信号Ｓｚｐ，Ｓｚｎの非活性はスイッチＱｚｐ，Ｑｚｎの非導通に対応する。但し、同じ電流経路においては、制御信号Ｓｚｐと制御信号Ｓｚｎとは相互に排他的に活性となるよう制御され、スイッチＱｚｐとスイッチＱｚｎとは相互に排他的に導通する。制御信号Ｓｚｐ，Ｓｚｎに基づいたインバータ４の動作それ自身は公知であり、よって詳細な説明は省略する。

また、制御信号Ｓｚｐ，Ｓｚｎの波形に依存して、スイッチＱｚｐ，Ｑｚｎの導通／非導通を遅延させることができることも、公知である。例えば制御信号Ｓｚｐが所定の閾値よりも大きいときにスイッチＱｚｐが非導通から導通となる場合について言えば、制御信号Ｓｚｐの波形の立ち上がりが緩いほど、制御信号Ｓｚｐの活性化の開始からスイッチＱｚｐが導通するまでの遅延時間を長くすることができる。

制御装置６は、直流電圧Ｖｄｃと、三相電流ｉｕ，ｉｖ，ｉｗと、三相負荷５の回転角周波数についての指令値たる回転角速度指令ω＊とに基づいて、制御信号Ｓｚｐ，Ｓｚｎを生成する。

図２は本実施の形態および第２の実施の形態における制御装置６の構成を示すブロック図である。制御装置６は、指令値作成部６１、パターン決定部６２、制御信号生成部６３とを有する。

指令値作成部６１は、直流電圧Ｖｄｃと、三相電流ｉｕ，ｉｖ，ｉｗと、回転角速度指令ω＊とに基づいて、交流電圧Ｖｕ，Ｖｖ，Ｖｗについての指令値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊を作成する。かかる機能を果たす構成は公知であるので、ここではその説明を省略する。

パターン決定部６２は、指令値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊を受けて、これらに基づいて、上アーム側のスイッチＱｕｐ，Ｑｖｐ，Ｑｗｐ及び下アーム側のスイッチＱｕｎ，Ｑｖｎ，ＱｗｎのスイッチングパターンＰを決定する。かかる機能を果たす構成は公知であるので、その構成は、後述する動作を説明する上で必要な程度に留める。

パターン決定部６２はキャリア発生器６２ａと、比較器６２ｂとを有する。キャリア発生器６２ａは所定周期のキャリアＣを発生する。キャリアＣは例えば三角波である。

比較器６２ｂは、指令値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊とキャリアＣとの比較を行って、スイッチングパターンＰを決定する。

制御信号生成部６３は、指令値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊の大小関係及びスイッチングパターンＰに基づいて、スイッチング速度を制御して制御信号Ｓｕｐ，Ｓｖｐ，Ｓｗｐ，Ｓｕｎ，Ｓｖｎ，Ｓｗｎを生成する。かかるスイッチング速度の制御（以下「速度制御」と称す）は、例えば制御信号Ｓｕｐ，Ｓｖｐ，Ｓｗｐ，Ｓｕｎ，Ｓｖｎ，Ｓｗｎの波形の立ち上がりを制御することで実現できる。あるいは特許文献３，４で示される技術を用いてもよい。

制御信号生成部６３は、最大相／最小相判断部６３ａと、原制御信号生成部６３ｂと、波形決定器６３ｃとを有する。最大相／最小相判断部６３ａは、指令値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊のうちのいずれが最大であるか、もしくは最小であるかの判断結果Ｍを得る。判断結果Ｍは指令値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊の内のどれが最大であるかのみの情報を有してもよいし、どれが最小であるかのみの情報を有してもよいし、どれが最大でどれが最小であるかについての情報を有してもよい。

原制御信号生成部６３ｂは、スイッチングパターンＰに基づいて原制御信号Ｓｕ，Ｓｖ，Ｓｗを生成する。原制御信号Ｓｕ，Ｓｖ，Ｓｗは、スイッチＱｕｐ，Ｑｖｐ，Ｑｗｐの導通／非導通と、スイッチＱｕｎ，Ｑｖｎ，Ｑｗｎの導通／非導通との少なくともいずれかを決定する。例えば原制御信号Ｓｕ，Ｓｖ，Ｓｗは、指令値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊でパルス幅変調された波形である。以下では原制御信号Ｓｕ，Ｓｖ，ＳｗがスイッチＱｕｐ，Ｑｖｐ，Ｑｗｐの導通／非導通を決定する場合を例に採って説明する。

波形決定器６３ｃは、判断結果Ｍに基づいて、原制御信号Ｓｕ，Ｓｖ，Ｓｗから制御信号Ｓｕｐ，Ｓｖｐ，Ｓｗｐ，Ｓｕｎ，Ｓｖｎ，Ｓｗｎの波形を決定する。具体的には判断結果Ｍに依存して、原制御信号Ｓｕ，Ｓｖ，Ｓｗの波形を修正して制御信号Ｓｕｐ，Ｓｖｐ，Ｓｗｐ，Ｓｕｎ，Ｓｖｎ，Ｓｗｎの波形を得る。制御信号Ｓｕｐ，Ｓｖｐ，Ｓｗｐ，Ｓｕｎ，Ｓｖｎ，ＳｗｎはそれぞれスイッチＱｕｐ，Ｑｖｐ，Ｑｗｐ，Ｑｕｎ，Ｑｖｎ，Ｑｗｎのスイッチングを制御する。

図３は第１の実施の形態における諸量を示すグラフである。具体的には、キャリアＣ及び指令値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊を重ねて最上段に示し、下方に向かって順次に原制御信号Ｓｕ，Ｓｖ，Ｓｗ及び（サージ電圧がない理想的な）相電圧Ｖｕｎを示す。交流電圧Ｖｕ，Ｖｖ，Ｖｗの中性点を想定し、当該中性点を基準としたときの交流電圧Ｖｕが相電圧Ｖｕｎである。図中では、中性点の電位を基準電位（０Ｖ）としている。

指令値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊は三相の交流電圧Ｖｕ，Ｖｖ，Ｖｗの指令値であるので、互いに１２０度ずつずれた正弦波形を呈する。ここでは指令値Ｖｖ＊が指令値Ｖｕ＊よりも１２０度進相であり、指令値Ｖｗ＊が指令値Ｖｖ＊よりも１２０度進相である場合を例にとって説明する。

図３では、時間的な領域Ｚ１，Ｚ２，Ｚ３，Ｚ４，Ｚ５，Ｚ６を、この順に繰り返して想定することができる。具体的には、これらの領域において下記の特徴が示される：
領域Ｚ１においてはＶｖ＊＜Ｖｕ＊＜Ｖｗ＊；
領域Ｚ２においてはＶｖ＊＜Ｖｗ＊＜Ｖｕ＊；
領域Ｚ３においてはＶｗ＊＜Ｖｖ＊＜Ｖｕ＊；
領域Ｚ４においてはＶｗ＊＜Ｖｕ＊＜Ｖｖ＊；
領域Ｚ５においてはＶｕ＊＜Ｖｗ＊＜Ｖｖ＊；
領域Ｚ６においてはＶｕ＊＜Ｖｖ＊＜Ｖｗ＊。

そしてキャリアＣと指令値Ｖｚ＊との比較により原制御信号Ｓｚが得られる。但し原制御信号Ｓｚは、キャリアＣの値が指令値Ｖｚ＊よりも小さいときに高電位を採り、キャリアＣの値が指令値Ｖｚ＊以上のときに低電位を採る二値信号の波形を呈する。本実施の形態では指令値Ｖｚ＊の最大値および最小値が、それぞれキャリアＣの最大値１および最小値（−１）と一致する場合を示した。

原制御信号Ｓｚを制御信号Ｓｚｐとして採用し、原制御信号Ｓｚと排他的な信号を制御信号Ｓｚｎとして採用すれば、サージ電圧を無視すれば、図３の最下段に示される波形を相電圧Ｖｕｎが呈することになる。

よってスイッチングパターンＰを、キャリアＣの一周期における、原制御信号Ｓｚの二値信号のパターンとして捉えることができる。以下、キャリアＣの一周期の区間を、その隣接する最小値同士の間の区間として把握して考察する。

当該区間（以下「キャリア周期区間」と称す）においてスイッチングパターンＰは、領域Ｚ１においては、以下の様に遷移する。但し、原制御信号Ｓｚが高電位を採ることを記号Ｈで、低電位を採ることを記号Ｌで、それぞれ示し、ある時点における原制御信号Ｓｕ，Ｓｖ，Ｓｗの状態を一纏めにして丸括弧で示した。矢印は当該状態が時間の経過に伴って順次に変遷することを示す：（Ｓｕ，Ｓｖ，Ｓｗ）＝（Ｈ，Ｈ，Ｈ）→（Ｈ，Ｌ，Ｈ）→（Ｌ，Ｌ，Ｈ）→（Ｌ，Ｌ，Ｌ）→（Ｌ，Ｌ，Ｈ）→（Ｈ，Ｌ，Ｈ）→（Ｈ，Ｈ，Ｈ）。

同様にして、キャリア周期区間においてスイッチングパターンＰは、以下の様に遷移する：
領域Ｚ２において、（Ｓｕ，Ｓｖ，Ｓｗ）＝（Ｈ，Ｈ，Ｈ）→（Ｈ，Ｌ，Ｈ）→（Ｈ，Ｌ，Ｌ）→（Ｌ，Ｌ，Ｌ）→（Ｈ，Ｌ，Ｌ）→（Ｈ，Ｌ，Ｈ）→（Ｈ，Ｈ，Ｈ）；
領域Ｚ３において、（Ｓｕ，Ｓｖ，Ｓｗ）＝（Ｈ，Ｈ，Ｈ）→（Ｈ，Ｈ，Ｌ）→（Ｈ，Ｌ，Ｌ）→（Ｌ，Ｌ，Ｌ）→（Ｈ，Ｌ，Ｌ）→（Ｈ，Ｈ，Ｌ）→（Ｈ，Ｈ，Ｈ）；
領域Ｚ４において、（Ｓｕ，Ｓｖ，Ｓｗ）＝（Ｈ，Ｈ，Ｈ）→（Ｈ，Ｈ，Ｌ）→（Ｌ，Ｈ，Ｌ）→（Ｌ，Ｌ，Ｌ）→（Ｌ，Ｈ，Ｌ）→（Ｈ，Ｈ，Ｌ）→（Ｈ，Ｈ，Ｈ）；
領域Ｚ５において、（Ｓｕ，Ｓｖ，Ｓｗ）＝（Ｈ，Ｈ，Ｈ）→（Ｌ，Ｈ，Ｈ）→（Ｌ，Ｈ，Ｌ）→（Ｌ，Ｌ，Ｌ）→（Ｌ，Ｈ，Ｌ）→（Ｌ，Ｈ，Ｈ）→（Ｈ，Ｈ，Ｈ）；
領域Ｚ６において、（Ｓｕ，Ｓｖ，Ｓｗ）＝（Ｈ，Ｈ，Ｈ）→（Ｌ，Ｈ，Ｈ）→（Ｌ，Ｌ，Ｈ）→（Ｌ，Ｌ，Ｌ）→（Ｌ，Ｌ，Ｈ）→（Ｌ，Ｈ，Ｈ）→（Ｈ，Ｈ，Ｈ）。

よってキャリア周期区間におけるスイッチングパターンＰについては、上記の領域において下記の特徴が示される。但し、原制御信号Ｓｕが低電位を採る期間が、原制御信号Ｓｖが低電位を採る期間に含まれ、かつ原制御信号Ｓｖが低電位を採る期間が、原制御信号Ｓｗが低電位を採る期間に含まれることを、Ｓｗ⊃Ｓｖ⊃Ｓｕとして記載する。

領域Ｚ１においてはＳｖ⊃Ｓｕ⊃Ｓｗ；
領域Ｚ２においてはＳｖ⊃Ｓｗ⊃Ｓｕ；
領域Ｚ３においてはＳｗ⊃Ｓｖ⊃Ｓｕ；
領域Ｚ４においてはＳｗ⊃Ｓｕ⊃Ｓｖ；
領域Ｚ５においてはＳｕ⊃Ｓｗ⊃Ｓｖ；
領域Ｚ６においてはＳｕ⊃Ｓｖ⊃Ｓｗ。

図４は、キャリア周期区間における原制御信号Ｓｕ，Ｓｖ，Ｓｗと、サージ電圧を考慮した相電圧Ｖｕｎ，Ｖｖｎ，Ｖｗｎとを領域Ｚ１，Ｚ２，Ｚ３，Ｚ４，Ｚ５，Ｚ６毎に示す波形図である。図４に示された相電圧Ｖｕｎ，Ｖｖｎ，Ｖｗｎは、原制御信号Ｓｕ，Ｓｖ，Ｓｗをそれぞれ制御信号Ｓｕｐ，Ｓｖｐ，Ｓｗｐとして採用し、原制御信号Ｓｕ，Ｓｖ，Ｓｗと反対の遷移を行う信号をそれぞれ制御信号Ｓｕｎ，Ｓｖｎ，Ｓｗｎとして採用した場合の波形を呈する。

相電圧Ｖｕｎにおけるサージ電圧は、サージ電圧を無視したときの相電圧Ｖｕｎの変動量が大きいほど顕著である。具体的には領域Ｚ１における（Ｓｕ，Ｓｖ，Ｓｗ）＝（Ｈ，Ｌ，Ｈ）→（Ｌ，Ｌ，Ｈ）への遷移の時点や、その逆方向に遷移する時点でのサージ電圧は、（Ｓｕ，Ｓｖ，Ｓｗ）＝（Ｌ，Ｌ，Ｈ）→（Ｌ，Ｌ，Ｌ）への遷移の時点や、その逆方向に遷移する時点でのサージ電圧よりも大きい。

領域Ｚ１，Ｚ２，Ｚ３，Ｚ４，Ｚ５，Ｚ６を通して見たときの相電圧Ｖｕｎの最大値Ｖｍａｘは領域Ｚ２，Ｚ３において発生する。より詳細には、これらの領域Ｚ２，Ｚ３において原制御信号Ｓｕが低電位から高電位へと立ち上がる遷移に伴って発生するサージ電圧が、最大値Ｖｍａｘを与える。これは、領域Ｚ２，Ｚ３はいずれも指令値Ｖｕ＊が指令値Ｖｖ＊，Ｖｗ＊よりも大きいことと、当該遷移の時点においてサージ電圧を無視したときの相電圧Ｖｕｎの変動量が大きいことに起因する。これは観点を変えれば、接続点Ｐｕ，Ｐｖ，Ｐｗの全てが直流母線ＬＬに接続されている状態から接続点Ｐｕのみが直流母線ＬＨに接続される状態への遷移（上述の表記を採用すれば（Ｓｕ，Ｓｖ，Ｓｗ）＝（Ｌ，Ｌ，Ｌ）→（Ｈ，Ｌ，Ｌ））によって、最大値Ｖｍａｘが与えられる、と見ることができる。図４では、このように相電圧Ｖｕｎの最大値Ｖｍａｘを与える原制御信号Ｓｕの立ち上がりには、上向きの矢印を付記した。

また、領域Ｚ１，Ｚ２，Ｚ３，Ｚ４，Ｚ５，Ｚ６を通して見たときの相電圧Ｖｕｎの最小値Ｖｍｉｎは領域Ｚ５，Ｚ６において発生する。より詳細には、これらの領域Ｚ５，Ｚ６において原制御信号Ｓｕが高電位から低電位へと立ち下がる遷移に伴って発生するサージ電圧が、最小値Ｖｍｉｎを与える。これは、領域Ｚ５，Ｚ６はいずれも指令値Ｖｕ＊が指令値Ｖｖ＊，Ｖｗ＊よりも小さいことと、当該遷移の時点においてサージ電圧を無視したときの相電圧Ｖｕｎの変動量が大きいことに起因する。これは観点を変えれば、接続点Ｐｕ，Ｐｖ，Ｐｗの全てが直流母線ＬＨに接続されている状態から接続点Ｐｕのみが直流母線ＬＬに接続される状態への遷移（上述の表記を採用すれば（Ｓｕ，Ｓｖ，Ｓｗ）＝（Ｈ，Ｈ，Ｈ）→（Ｌ，Ｈ，Ｈ））によって、最小値Ｖｍｉｎが与えられる、と見ることができる。図４では、このように相電圧Ｖｕｎの最小値Ｖｍｉｎを与える原制御信号Ｓｕの立ち下がりには、下向きの矢印を付記した。

同様のことが、相電圧Ｖｖｎ，Ｖｗｎについても言える。よって相電圧Ｖｖｎの最大値を与える原制御信号Ｓｖの立ち上がりには上向きの矢印を付記し、相電圧Ｖｖｎの最小値を与える原制御信号Ｓｖの立ち下がりには下向きの矢印を付記した。原制御信号Ｓｗについても同様である。

図１２はサージ電圧が重畳する波形を模式的に分解して示す波形図である。相電圧Ｖｚｎが最大値Ｖｍａｘに到達する場合の波形を波形Ｌ０とする。波形Ｌ０は３つの波形Ｌ１，Ｌ２，Ｌ３に分解して考えることができる。

波形Ｌ１はケーブルサージがなくモータ単体の共振もない状態での相電圧Ｖｚｎの波形である。モータは分布定数回路で表現されるので、スイッチＱｚｐの導通によって相電圧Ｖｚｎが上昇しても、中性点の電圧は瞬時には上昇せず、波形Ｌ１は一旦急激に上昇して極大値を採ってから減衰し、その後に極大値の２／３の値で安定する。

波形Ｌ２はモータケーブルによるサージを示し、波形Ｌ３はモータ単体の共振によるサージを示す。

図１３は図４の領域Ｚ１における部分を拡大して示す波形図である。リンギングＬａは波形Ｌ１，Ｌ３を反映し、リンギングＬｂは波形Ｌ０に相当する。リンギングＬｂにより、モータの相間入力電圧はリンギングＬａ，Ｌｂともに発生しない場合の２倍程度にも達する。

上述のことから、サージ電圧の低減には、全てのスイッチＱｚｐ，Ｑｚｎについてスイッチング速度を低下させる必要はない。原制御信号Ｓｚの二値間の遷移のうち、上向きの矢印を付記した立ち上がりと、下向きの矢印を付記した立ち下がりに対応したスイッチングの速度を低下させれば足りる。

キャリア周期区間において原制御信号Ｓｕ，Ｓｖ，Ｓｗの二値間の遷移は合計して６個ある。これらのうち、相電圧Ｖｕｎ，Ｖｖｎ，Ｖｗｎのいずれかにおいてピークを採らせるサージ電圧を発生させる遷移（以下「サージ遷移」と称す）は２個である。例えば領域Ｚ２では原制御信号Ｓｕの立ち上がりおよび原制御信号Ｓｖの立ち下がりが、それぞれ相電圧Ｖｕｎの最大値と相電圧Ｖｖｎの最小値を与える。よって、サージ電圧の低減のために制御信号Ｓｚｐ，Ｓｚｎの全ての遷移を緩やかにする場合と比較して、サージ遷移に対応するスイッチング速度を遅く（遷移を緩やかに）することは、スイッチング速度を遅くすることにより増加するスイッチング損失を１／３にする。

相電圧Ｖｚｎの最大値を与えるスイッチングを行うスイッチだけについて、あるいは最小値を与えるスイッチングを行うスイッチだけについて、スイッチング速度を低下させるだけでも、サージ電圧の低減に効果がある。

まず上アーム側のスイッチについて、領域の相違に着目して下記の二通りのやり方での速度制御が提案される：
(ia)上アーム側のスイッチＱｕｐが接続される接続点Ｐｕから出力される交流電圧Ｖｕの指令値Ｖｕ＊が、他の二つの交流電圧Ｖｖ，Ｖｗの指令値Ｖｖ＊，Ｖｗ＊のいずれよりも大きい場合（これは領域Ｚ２，Ｚ３に対応する）において、それ以外の場合よりも、スイッチＱｕｐが非導通から導通となるときのスイッチング速度を遅くする；
(iia)上アーム側のスイッチＱｕｐが接続される接続点Ｐｕから出力される交流電圧Ｖｕの指令値Ｖｕ＊が、他の二つの交流電圧Ｖｖ，Ｖｗの指令値Ｖｖ＊，Ｖｗ＊のいずれよりも小さい場合（これは領域Ｚ５，Ｚ６に対応する）において、それ以外の場合よりも、スイッチＱｕｐが導通から非導通となるときのスイッチング速度を遅くする。

上記(ia)により相電圧Ｖｕｎの最大値を抑制することができ、上記(iia)により相電圧Ｖｕｎの最小値を抑制することができる。上記(ia)(iia)のいずれか一方を採用してもよいし、両方を採用してもよい。

上記(ia)については、スイッチＱｕｐが非導通から導通となるときにはスイッチＱｖｐ，Ｑｗｐが非導通であるので、(ia)に代えて次の速度制御を採用しても良い：
(ib)制御信号Ｓｕｐは、スイッチＱｕｐを非導通から導通とするときのスイッチング速度を、制御信号Ｓｖｐ，ＳｗｐがスイッチＱｖｐ，Ｑｗｐの非導通に対応する場合において、それ以外の場合よりも遅くする。

上記(iia)については、スイッチＱｕｐが導通から非導通となるときにはスイッチＱｖｐ，Ｑｗｐが導通しているので、(iia)に代えて次の速度制御を採用しても良い：
(iib)制御信号Ｓｕｐは、スイッチＱｕｐを導通から非導通とするときのスイッチング速度を、制御信号Ｓｖｐ，ＳｗｐがスイッチＱｖｐ，Ｑｗｐの導通に対応する場合において、それ以外の場合よりも遅くする。

また、上アーム側のスイッチについて、同じ領域での相の相違に着目して下記の二通りのやり方での速度制御が提案される：
(iiia)指令値Ｖｕ＊が指令値Ｖｖ＊，Ｖｗ＊のいずれよりも大きい場合において、スイッチＱｕｐが非導通から導通となるときのスイッチング速度を、他の二つの上アーム側のスイッチＱｖｐ，Ｑｗｐが非導通から導通となるときのスイッチング速度よりも遅くする；
(iva)指令値Ｖｕ＊が指令値Ｖｖ＊，Ｖｗ＊のいずれよりも小さい場合において、スイッチＱｕｐが導通から非導通となるときのスイッチング速度を、スイッチＱｖｐ，Ｑｗｐが導通から非導通となるときのスイッチング速度よりも遅くする。

上記(iiia)により相電圧Ｖｕｎの最大値を抑制することができ、上記(iva)により相電圧Ｖｕｎの最小値を抑制することができる。上記(iiia)(iva)のいずれか一方を採用してもよいし、両方を採用してもよい。

上記(iiia)については、スイッチＱｕｐが非導通から導通となるときにはスイッチＱｖｐ，Ｑｗｐが非導通であるので、(iiia)に代えて次の速度制御を採用しても良い：
(iiib)制御信号Ｓｕｐは、制御信号Ｓｖｐ，ＳｗｐがスイッチＱｖｐ，Ｑｗｐの非導通に対応する場合においてスイッチＱｕｐを非導通から導通とするときのスイッチング速度を、制御信号Ｓｖｐ，ＳｗｐがそれぞれスイッチＱｖｐ，Ｑｗｐを非導通から導通とするときのスイッチング速度よりも遅くする。

上記(iva)については、スイッチＱｕｐが導通から非導通となるときにはスイッチＱｖｐ，Ｑｗｐが導通しているので、(iva)に代えて次の速度制御を採用しても良い：
(ivb)制御信号Ｓｕｐは、制御信号Ｓｖｐ，ＳｗｐがスイッチＱｖｐ，Ｑｗｐの導通に対応する場合においてスイッチＱｕｐを導通から非導通とするときのスイッチング速度を、制御信号Ｓｖｐ，ＳｗｐがそれぞれスイッチＱｖｐ，Ｑｗｐを導通から非導通とするときのスイッチング速度よりも遅くする。

同様にして、下アーム側のスイッチについて、下記の四通りのやり方での速度制御が提案される：
(va)指令値Ｖｕ＊が指令値Ｖｖ＊，Ｖｗ＊のいずれよりも大きい場合において、それ以外の場合よりも、スイッチＱｕｎが導通から非導通となるときのスイッチング速度を遅くする；
(via)指令値Ｖｕ＊が指令値Ｖｖ＊，Ｖｗ＊のいずれよりも小さい場合において、それ以外の場合よりも、スイッチＱｕｎが非導通から導通となるときのスイッチング速度を遅くする；
(viia)指令値Ｖｕ＊が指令値Ｖｖ＊，Ｖｗ＊のいずれよりも大きい場合において、スイッチＱｕｎが導通から非導通となるときのスイッチング速度を、他の二つの前記下アーム側のスイッチＱｖｎ，Ｑｗｎが導通から非導通となるときのスイッチング速度よりも遅くする；
(viiia)指令値Ｖｕ＊が指令値Ｖｖ＊，Ｖｗ＊のいずれよりも小さい場合において、スイッチＱｕｎが非導通から導通となるときのスイッチング速度をスイッチＱｖｎ，Ｑｗｎが非導通から導通となるときのスイッチング速度よりも遅くする。

(ib)〜(ivb)で(ia)〜(iva)を代替するのと同様に、下記の(vb)〜(viiib)で(va)〜(viiia)を代替することができる：
(vb)制御信号Ｓｕｎは、スイッチＱｕｎを導通から非導通とするときのスイッチング速度を、制御信号Ｓｖｎ，ＳｗｎがスイッチＱｖｎ，Ｑｗｎの導通に対応する場合において、それ以外の場合よりも遅くする；
(vib)制御信号Ｓｕｎは、スイッチＱｕｎを非導通から導通とするときのスイッチング速度を、制御信号Ｓｖｎ，ＳｗｎがスイッチＱｖｎ，Ｑｗｎの非導通に対応する場合において、それ以外の場合よりも遅くする；
(viib)制御信号Ｓｕｎは、制御信号Ｓｖｎ，ＳｗｎがスイッチＱｖｎ，Ｑｗｎの導通に対応する場合においてスイッチＱｕｎを導通から非導通とするときのスイッチング速度を、制御信号Ｓｖｎ，ＳｗｎがそれぞれスイッチＱｖｎ，Ｑｗｎを導通から非導通とするときのスイッチング速度よりも遅くする；
(viiib)制御信号Ｓｕｎは、制御信号Ｓｖｎ，ＳｗｎがスイッチＱｖｎ，Ｑｗｎの非導通に対応する場合においてスイッチＱｕｎを非導通から導通とするときのスイッチング速度を、制御信号Ｓｖｎ，ＳｗｎがそれぞれスイッチＱｖｎ，Ｑｗｎを非導通から導通とするときのスイッチング速度よりも遅くする。

結局、(ia)〜(viiia)のいずれの速度制御を採用しても、相電圧Ｖｕｎのサージ電圧の抑制に効果がある。また(ib)〜(viiib)のいずれの速度制御を採用しても、相電圧Ｖｕｎのサージ電圧の抑制に効果がある。

なお、制御信号Ｓｚｐが活性の期間（スイッチＱｚｐの導通に対応する期間）と、スイッチＱｚｐに電流が流れる期間とが常に一致しているとは限らない。三相負荷５が誘導性である場合には、三相負荷５が擬似的な電流源となっており、スイッチＱｚｐは、その導通時において、直流母線ＬＨから接続点Ｐｚへと上述したように電流を流すとは限らないからである。

ただしこのような状況においても、スイッチＱｚｐに逆並列に接続されたダイオードＤｚｐが、接続点Ｐｚから直流母線ＬＨへ電流を流して、両者間を短絡する。よって制御信号ＳｚｐがスイッチＱｚｐの導通に対応している期間においては、スイッチＱｚｐに電流が流れるか否かを問わず、接続点Ｐｚと直流母線ＬＨとが短絡する。他方、制御信号Ｓｚｐが非活性の期間（スイッチＱｚｐの非導通に対応する期間）においてはスイッチＱｚｐにもダイオードＤｚｐにも電流が流れない。したがって、(ib)〜(ivb)の速度制御を行って相電圧Ｖｕｎのサージ電圧が抑制される。

(ia)(iiia)(va)(viia) (ib)(iiib)(vb)(viib)の速度制御は適宜に相を読み替えて相電圧Ｖｖｎ，Ｖｗｎの最大値を抑制する速度制御として理解することができ、上記(iia)(iva)(via)(viiia)(iib)(ivb)(vib)(viiib)の速度制御は適宜に相を読み替えて相電圧Ｖｖｎ，Ｖｗｎの最小値を抑制する速度制御として理解することができる。

(1b)〜(viiib)は、(1a)〜(viiia)とは異なり、指令値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊同士の大小比較は直接には必要とされない。

速度制御それ自身は波形決定器６３ｃによって、制御信号Ｓｚｐの立ち上がりや立ち下がりを原制御信号Ｓｚの二値間の遷移を緩やかにすることで、あるいは制御信号Ｓｚｎの立ち上がりや立ち下がりを原制御信号Ｓｚの二値間の遷移を反対方向にしつつ緩やかにすることで、実現される。同様に、この際、上記(ia)〜(viiia)の場合分けは、判断結果Ｍと原制御信号Ｓｚによって行える。上記(ib)〜(viiib)の場合分けには判断結果Ｍは必須ではなく、原制御信号Ｓｚによって行える。

以上のように、本実施の形態によれば、サージ電圧の抑制を、その最大値あるいは最小値の少なくともいずれか一つについて行い、それ以外のサージ電圧を抑制しないので、大幅なインバータの損失の増大を伴わない。

図５は本実施の形態の効果を示す波形図である。図５も図４と同様に、キャリア周期区間における原制御信号Ｓｕ，Ｓｖ，Ｓｗと、サージ電圧を考慮した相電圧Ｖｕｎ，Ｖｖｎ，Ｖｗｎとを領域Ｚ１，Ｚ２，Ｚ３，Ｚ４，Ｚ５，Ｚ６毎に示す。但し図５で付記された最小値Ｖｍｉｎ及び最大値Ｖｍａｘは、図４で示されたそれぞれの値を示す。

原制御信号Ｓｕ，Ｓｖ，Ｓｗにおいて上向きの矢印及び下向きの矢印が追加されたタイミングで上記の速度制御が行われることにより、相電圧Ｖｕｎ，Ｖｖｎ，Ｖｗｎのいずれの波形も、最小値Ｖｍｉｎ及び最大値Ｖｍａｘには至らないことが視認できる。

第２の実施の形態．
図６は第２の実施の形態における諸量を示すグラフである。具体的には、キャリアＣ及び指令値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊を重ねて最上段に示し、下方に向かって順次に原制御信号Ｓｕ，Ｓｖ，Ｓｗ及び（サージ電圧がない理想的な）相電圧Ｖｕｎを示す。

本実施の形態において指令値Ｖｖ＊が指令値Ｖｕ＊よりも１２０度進相であり、指令値Ｖｗ＊が指令値Ｖｖ＊よりも１２０度進相である場合を例にとって説明する。但し、第１の実施の形態とは異なり、第２の実施の形態ではいわゆる二相変調方式として周知の変調方式がスイッチングパターンＰに採用される。即ち指令値Ｖｚ＊は、正弦波を、当該正弦波のピークを採る位相を中央とした６０度の位相の範囲において当該ピークの値へと歪ませた波形を呈する。指令値Ｖｚ＊の最大値および最小値は、それぞれキャリアＣの最大値１および最小値（−１）と一致する。

図６では、時間的な領域Ｚ１ａ，Ｚ１ｂ，Ｚ２ａ，Ｚ２ｂ，Ｚ３ａ，Ｚ３ｂ，Ｚ４ａ，Ｚ４ｂ，Ｚ５ａ，Ｚ５ｂ，Ｚ６ａ，Ｚ６ｂを、この順に繰り返して想定することができる。具体的には、これらの領域において下記の特徴が示される：
領域Ｚ１ａ，Ｚ１ｂにおいてはＶｖ＊＜Ｖｕ＊＜Ｖｗ＊；
領域Ｚ２ａ，Ｚ２ｂにおいてはＶｖ＊＜Ｖｗ＊＜Ｖｕ＊；
領域Ｚ３ａ，Ｚ３ｂにおいてはＶｗ＊＜Ｖｖ＊＜Ｖｕ＊；
領域Ｚ４ａ，Ｚ４ｂにおいてはＶｗ＊＜Ｖｕ＊＜Ｖｖ＊；
領域Ｚ５ａ，Ｚ５ｂにおいてはＶｕ＊＜Ｖｗ＊＜Ｖｖ＊；
領域Ｚ６ａ，Ｚ６ｂにおいてはＶｕ＊＜Ｖｖ＊＜Ｖｗ＊。

本実施の形態でも原制御信号Ｓｚは、キャリアＣの値が指令値Ｖｚ＊よりも小さいときに高電位を採り、キャリアＣの値が指令値Ｖｚ＊以上のときに低電位を採る二値信号の波形を呈する。

原制御信号Ｓｚを制御信号Ｓｚｐとして採用し、原制御信号Ｓｚと排他的な信号を制御信号Ｓｚｎとして採用すれば、サージ電圧を無視すれば、図７の最下段に示される波形を相電圧Ｖｕｎが呈することになる。

本実施の形態でもスイッチングパターンＰを、キャリア周期区間における、原制御信号Ｓｚの二値信号のパターンとして捉えることができる。

図７は、キャリア周期区間における原制御信号Ｓｕ，Ｓｖ，Ｓｗと、サージ電圧を考慮した相電圧Ｖｕｎ，Ｖｖｎ，Ｖｗｎとを領域Ｚ１ａ，Ｚ１ｂ，Ｚ２ａ，Ｚ２ｂ，Ｚ３ａ，Ｚ３ｂ毎に示す波形図である。図８は、キャリア周期区間における原制御信号Ｓｕ，Ｓｖ，Ｓｗと、サージ電圧を考慮した相電圧Ｖｕｎ，Ｖｖｎ，Ｖｗｎとを領域Ｚ４ａ，Ｚ４ｂ，Ｚ５ａ，Ｚ５ｂ，Ｚ６ａ，Ｚ６ｂ毎に示す波形図である。

図７及び図８に示された相電圧Ｖｕｎ，Ｖｖｎ，Ｖｗｎは、原制御信号Ｓｕ，Ｓｖ，Ｓｗをそれぞれ制御信号Ｓｕｐ，Ｓｖｐ，Ｓｗｐとして採用し、原制御信号Ｓｕ，Ｓｖ，Ｓｗと反対の遷移を行う信号をそれぞれ制御信号Ｓｕｎ，Ｓｖｎ，Ｓｗｎとして採用した場合の波形を呈する。

原制御信号Ｓｚの二値間の遷移のうち、サージ遷移となるものについて、第１の実施の形態と同様にして上向きの矢印と下向きの矢印を付記した。

指令値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊の間での大小関係について、領域Ｚ１ａ，Ｚ１ｂは領域Ｚ１と、領域Ｚ２ａ，Ｚ２ｂは領域Ｚ２と、領域Ｚ３ａ，Ｚ３ｂは領域Ｚ３と、領域Ｚ４ａ，Ｚ４ｂは領域Ｚ４と、領域Ｚ５ａ，Ｚ５ｂは領域Ｚ５と、領域Ｚ６ａ，Ｚ６ｂは領域Ｚ６と、それぞれ同じ特徴を示す。

従って、本実施の形態においても、第１の実施の形態で示された(ia)〜(viiia)，(ib)〜(viiib)のいずれの速度制御をも採用することができ、サージ電圧を低減することができる。但し、本実施の形態では、下記の特徴がある：
領域Ｚ６ｂ，Ｚ１ａにおいてはＶｖ＊，Ｖｕ＊＜Ｖｗ＊＝１
領域Ｚ１ｂ，Ｚ２ａにおいてはＶｗ＊，Ｖｕ＊＞Ｖｖ＊＝−１；
領域Ｚ２ｂ，Ｚ３ａにおいてはＶｗ＊，Ｖｖ＊＜Ｖｕ＊＝１；
領域Ｚ３ｂ，Ｚ４ａにおいてはＶｕ＊，Ｖｖ＊＞Ｖｗ＊＝−１；
領域Ｚ４ｂ，Ｚ５ａにおいてはＶｕ＊，Ｖｗ＊＜Ｖｖ＊＝１；
領域Ｚ５ｂ，Ｚ６ａにおいてはＶｖ＊，Ｖｗ＊＞Ｖｕ＊＝−１。

よってキャリア周期区間において原制御信号Ｓｚが低電位を採る期間がないことをＳｚ＝φで、高電位を採る期間がないことをＳｚ＝Φで、それぞれ示すと、本実施の形態では下記の特徴がある。

領域Ｚ１ａにおいてはＳｖ⊃Ｓｕ，Ｓｗ＝φ；
領域Ｚ１ｂにおいてはＳｕ⊃Ｓｗ，Ｓｖ＝Φ；
領域Ｚ２ａにおいてはＳｗ⊃Ｓｕ，Ｓｖ＝Φ；
領域Ｚ２ｂにおいてはＳｖ⊃Ｓｗ，Ｓｕ＝φ；
領域Ｚ３ａにおいてはＳｗ⊃Ｓｖ，Ｓｕ＝φ；
領域Ｚ３ｂにおいてはＳｖ⊃Ｓｕ，Ｓｗ＝Φ；
領域Ｚ４ａにおいてはＳｕ⊃Ｓｖ，Ｓｗ＝Φ；
領域Ｚ４ｂにおいてはＳｗ⊃Ｓｕ，Ｓｖ＝φ；
領域Ｚ５ａにおいてはＳｕ⊃Ｓｗ，Ｓｖ＝φ；
領域Ｚ５ｂにおいてはＳｗ⊃Ｓｖ，Ｓｕ＝Φ；
領域Ｚ６ａにおいてはＳｖ⊃Ｓｗ，Ｓｕ＝Φ；
領域Ｚ６ｂにおいてはＳｕ⊃Ｓｖ，Ｓｗ＝φ。

よってスイッチングパターンＰは第１の実施の形態とは異なり、サージ遷移はキャリア周期区間において１つしか存在しない。例えば領域Ｚ１ａでのサージ遷移は原制御信号Ｓｖの立ち下がりのみであり、領域Ｚ１ｂでのサージ遷移は原制御信号Ｓｖの立ち下がりのみである。

第１の実施の形態で説明されたように、サージ遷移に対応するスイッチングのみスイッチング速度を遅くすれば、サージ電圧の低減に足りる。しかも、本実施の形態によれば、サージ遷移に対応するスイッチングの全てのスイッチング速度を遅くしても、スイッチング速度を遅くすることにより増加するスイッチング損失は、全てのスイッチングのスイッチング速度を遅くする場合の１／４となる。

なお、(ia)の速度制御を実行する場合、領域Ｚ２ｂ，Ｚ３ａでは指令値Ｖｕ＊が指令値Ｖｖ＊，Ｖｗ＊のいずれよりも大きいものの、スイッチＱｕｐが非導通から導通となるスイッチングそれ自体が存在しない。しかし領域Ｚ２ａ，Ｚ３ｂでは指令値Ｖｕ＊が指令値Ｖｖ＊，Ｖｗ＊のいずれよりも大きく、かつスイッチＱｕｐが非導通から導通となるスイッチングが存在する。よって二相変調方式においても(ia)の速度制御を採用することができる。(iia)〜(viiia)，(iｂ)〜(viiiｂ)の速度制御についても同様である。

図９及び図１０は本実施の形態の効果を示す波形図である。図９も図７と同様に、キャリア周期区間における原制御信号Ｓｕ，Ｓｖ，Ｓｗと、サージ電圧を考慮した相電圧Ｖｕｎ，Ｖｖｎ，Ｖｗｎとを領域Ｚ１ａ，Ｚ１ｂ，Ｚ２ａ，Ｚ２ｂ，Ｚ３ａ，Ｚ３ｂ毎に示す。図１０も図８と同様に、キャリア周期区間における原制御信号Ｓｕ，Ｓｖ，Ｓｗと、サージ電圧を考慮した相電圧Ｖｕｎ，Ｖｖｎ，Ｖｗｎとを領域Ｚ４ａ，Ｚ４ｂ，Ｚ５ａ，Ｚ５ｂ，Ｚ６ａ，Ｚ６ｂ毎に示す。但し図９、図１０で付記された最小値Ｖｍｉｎ及び最大値Ｖｍａｘは、図７、図８で示されたそれぞれの値を示す。

原制御信号Ｓｕ，Ｓｖ，Ｓｗにおいて上向きの矢印及び下向きの矢印が追加されたタイミングで上記の速度制御が行われることにより、相電圧Ｖｕｎ，Ｖｖｎ，Ｖｗｎのいずれの波形も、最小値Ｖｍｉｎ及び最大値Ｖｍａｘには至らないことが視認できる。

第１の実施の形態でも、第２の実施の形態でも、(ia)〜(iva)の速度制御の少なくともいずれか一つ、または(ib)〜(ivb)の速度制御の少なくともいずれか一つを、上アーム側のスイッチＱｚｐに用いることができる。同様に、(iva)〜(viiia)の速度制御の少なくともいずれか一つ、または(ivb)〜(viiib)の速度制御の少なくともいずれか一つを、下アーム側のスイッチＱｚｎに用いることができる。

原制御信号ＳｚがスイッチＱｚｎの導通／非導通を決定する場合も、上記説明と類似して、制御信号Ｓｚｐ，Ｓｚｎが得られることは明白である。

なお、上述の速度制御はデッドタイムを変更せずに行うことができる。デッドタイムはスイッチＱｚｐ，Ｑｚｎのスイッチング以外にこれらを駆動するドライブ回路の伝播遅延誤差なども考慮して決められる。スイッチＱｚｐ，Ｑｚに採用されるパワー素子が高速化している場合はデッドタイムはほぼドライブ回路の伝播遅延誤差とマージン率により決まる。

上アーム側のスイッチＱｚｐのスイッチング速度を遅らした場合と下アーム側のスイッチＱｚｎのスイッチング速度を遅らした場合とでは、スイッチング損失の増加は異なる。たとえば電圧指令値が大きく、上アーム側のスイッチＱｚｐが非導通から導通となる時にスイッチング速度を遅らした場合は、当該スイッチングの損失は増加するが、その際に下アーム側のスイッチＱｚｎのスイッチング速度を遅らせても、損失はほとんど変わらない。

４ インバータ
６ 制御装置
６２ パターン決定部
６２ａ キャリア発生器
６２ｂ 比較器
６３ 制御信号生成部
６３ａ 最大相／最小相判断部
６３ｂ 原制御信号生成部
６３ｃ 波形決定器
Ｃ キャリア
Ｄｕｎ，Ｄｖｎ，Ｄｗｎ，Ｄｕｐ，Ｄｖｐ，Ｄｗｐ ダイオード
ＬＨ，ＬＬ 直流母線
Ｌｕ，Ｌｖ，Ｌｗ 電流経路
Ｍ 判断結果
Ｐ スイッチングパターン
Ｐｕ，Ｐｖ，Ｐｗ 接続点
Ｑｕｎ，Ｑｖｎ，Ｑｗｎ，Ｑｕｐ，Ｑｖｐ，Ｑｗｐ スイッチ
Ｓｕ，Ｓｖ，Ｓｗ 原制御信号
Ｓｕｎ，Ｓｖｎ，Ｓｗｎ，Ｓｕｐ，Ｓｖｐ，Ｓｗｐ 制御信号
Ｖｄｃ 直流電圧
Ｖｕ，Ｖｖ，Ｖｗ 交流電圧
Ｖｕ＊，Ｖｖ＊，Ｖｗ＊ 指令値

Claims (6)

1. 直流電圧（Ｖｄｃ）を三相の交流電圧（Ｖｕ，Ｖｖ，Ｖｗ）に変換して前記交流電圧を出力する電圧形のインバータ（４）を制御する装置（６）であって、
   前記インバータ（４）は、
   前記直流電圧が印加される第１の直流母線（ＬＨ）及び第２の直流母線（ＬＬ）の間で相互に並列に接続される３つの電流経路（Ｌｕ，Ｌｖ，Ｌｗ）を備え、
   前記第１の直流母線の電位は前記第２の直流母線の電位よりも高く、
   前記電流経路の各々が、
   接続点（Ｐｕ，Ｐｖ，Ｐｗ）と、
   前記第１の直流母線と前記接続点との間に接続され、導通時には前記第１の直流母線から前記接続点に電流を流す上アーム側スイッチ（Ｑｕｐ，Ｑｖｐ，Ｑｗｐ）と、
   前記接続点と前記第２の直流母線との間に接続され、導通時には前記接続点から前記第２の直流母線に電流を流す下アーム側スイッチ（Ｑｕｎ，Ｑｖｎ，Ｑｗｎ）と、
   前記上アーム側スイッチの各々に対して逆並列に接続された上アーム側ダイオード（Ｄｕｐ，Ｄｖｐ，Ｄｗｐ）と、
   前記下アーム側スイッチの各々に対して逆並列に接続された下アーム側ダイオード（Ｄｕｎ，Ｄｖｎ，Ｄｗｎ）と
   を有し、
   前記装置は、
   前記上アーム側スイッチ及び前記下アーム側スイッチの導通／非導通を、スイッチング速度を制御して行わせる制御信号（Ｓｕｐ，Ｓｖｐ，Ｓｗｐ，Ｓｕｎ，Ｓｖｎ，Ｓｗｎ）を生成する制御信号生成部（６３）
   を備え、
   (i)一の前記上アーム側スイッチ（Ｑｕｐ）に対応する前記制御信号（Ｓｕｐ）は、前記一の前記上アーム側スイッチ（Ｑｕｐ）を非導通から導通とする前記スイッチング速度を、他の二つの前記上アーム側スイッチ（Ｑｖｐ，Ｑｗｐ）に対応する二つの前記制御信号（Ｓｖｐ，Ｓｗｐ）が前記二つの前記上アーム側スイッチの非導通に対応する場合において、それ以外の場合よりも遅くする速度制御；
   (ii)一の前記上アーム側スイッチ（Ｑｕｐ）に対応する前記制御信号（Ｓｕｐ）は、前記一の前記上アーム側スイッチ（Ｑｕｐ）を導通から非導通とする前記スイッチング速度を、他の二つの前記上アーム側スイッチ（Ｑｖｐ，Ｑｗｐ）に対応する二つの前記制御信号（Ｓｖｐ，Ｓｗｐ）が前記二つの前記上アーム側スイッチの導通に対応する場合において、それ以外の場合よりも遅くする速度制御；
   (v)一の前記下アーム側スイッチ（Ｑｕｎ）に対応する前記制御信号（Ｓｕｎ）は、前記一の前記下アーム側スイッチ（Ｑｕｎ）を導通から非導通とする前記スイッチング速度を、他の二つの前記下アーム側スイッチ（Ｑｖｎ，Ｑｗｎ）に対応する二つの前記制御信号（Ｓｖｎ，Ｓｗｎ）が前記二つの前記下アーム側スイッチの導通に対応する場合において、それ以外の場合よりも遅くする速度制御；
   (vi)一の前記下アーム側スイッチ（Ｑｕｎ）に対応する前記制御信号（Ｓｕｎ）は、前記一の前記下アーム側スイッチ（Ｑｕｎ）を非導通から導通とする前記スイッチング速度を、他の二つの前記下アーム側スイッチ（Ｑｖｎ，Ｑｗｎ）に対応する二つの前記制御信号（Ｓｖｎ，Ｓｗｎ）が前記二つの前記下アーム側スイッチの非導通に対応する場合において、それ以外の場合よりも遅くする速度制御、
   の少なくともいずれかに従って前記スイッチング速度を制御する、インバータ制御装置。
2. 前記速度制御(i)、(ii)の少なくともいずれか一つを、全ての前記上アーム側スイッチ（Ｑｕｐ，Ｑｖｐ，Ｑｗｐ）の前記スイッチング速度の制御に用いる，請求項１記載のインバータ制御装置。
3. 前記速度制御(v)、(vi)の少なくともいずれか一つを、全ての前記下アーム側スイッチ（Ｑｕｎ，Ｑｖｎ，Ｑｗｎ）の前記スイッチング速度の制御に用いる，請求項１または請求項２に記載のインバータ制御装置。
4. 前記交流電圧についての指令値（Ｖｕ＊，Ｖｖ＊，Ｖｗ＊）を受けて、前記指令値に基づいて、前記上アーム側スイッチ及び前記下アーム側スイッチのスイッチングパターン（Ｐ）を決定するパターン決定部（６２）
   をさらに備え、
   前記パターン決定部（６２）は、
   所定周期のキャリア（Ｃ）を発生するキャリア発生器（６２ａ）と、
   前記指令値（Ｖｕ＊，Ｖｖ＊，Ｖｗ＊）と前記キャリアとの比較を行って前記スイッチングパターン（Ｐ）を決定する比較器（６２ｂ）と
   を有する、請求項１〜３のいずれか一つに記載のインバータ制御装置。
5. 前記スイッチングパターン（Ｐ）には二相変調方式が採用される、請求項４記載のインバータ制御装置。
6. 前記制御信号生成部（６３）は、
   前記指令値（Ｖｕ＊，Ｖｖ＊，Ｖｗ＊）のうちのいずれが最大であるか、もしくは最小であるかの判断結果（Ｍ）を得る判断部（６３ａ）と、
   前記スイッチングパターン（Ｐ）に基づいて、前記上アーム側スイッチ（Ｑｕｐ，Ｑｖｐ，Ｑｗｐ）の導通／非導通及び前記下アーム側スイッチ（Ｑｕｎ，Ｑｖｎ，Ｑｗｎ）の導通／非導通の、少なくともいずれかを決定する原制御信号（Ｓｕ，Ｓｖ，Ｓｗ）を生成する原制御信号生成部（６３ｂ）と、
   前記判断結果に基づいて、前記原制御信号から前記制御信号（Ｓｕｐ，Ｓｖｐ，Ｓｗｐ，Ｓｕｎ，Ｓｖｎ，Ｓｗｎ）の波形を決定する波形決定器（６３ｃ）と
   を有する、請求項４または請求項５に記載のインバータ制御装置。

Images