WO2021205665A1

WO2021205665A1 - 電力変換装置及び回転機駆動システム

Info

Publication number: WO2021205665A1
Application number: PCT/JP2020/016190
Authority: WO
Inventors: 翔太埴岡; 雅宏家澤
Original assignee: 三菱電機株式会社
Priority date: 2020-04-10
Filing date: 2020-04-10
Publication date: 2021-10-14
Also published as: JP7292504B2; JPWO2021205665A1; CN115398785A; DE112020007064T5; US20230105607A1

Abstract

電力変換装置（８０）は、直流電力を負荷への三相交流電力に変換する電力変換器（１０）及び制御装置（３０）を備える。制御装置（３０）はスイッチング信号生成部（５０）を備える。スイッチング信号生成部（５０）は、第１の一相レグの第１の接続点の端子電圧を立ち上げる時刻と、第２の一相レグの第２の接続点の端子電圧を立ち下げる時刻とによる第１の組、又は第１の接続点の端子電圧を立ち下げる時刻と第２の接続点の端子電圧を立ち上げる時刻とによる第２の組のうちの少なくとも一方の組内の時刻同士を同期させたスイッチング信号を生成する。スイッチング信号生成部（５０）は、端子電圧の立ち上げ時刻及び立ち下げ時刻における相電流に基づいて、上アームスイッチング素子をオン又はオフする時刻と、下アームスイッチング素子をオン又はオフする時刻とを決定する。

Description

電力変換装置及び回転機駆動システム

　本開示は、スイッチング素子のオン及びオフによって出力電圧を制御する電力変換装置、及び電力変換装置を備えて回転機を駆動する回転機駆動システムに関する。

　電力変換装置では、スイッチング素子のスイッチング動作によって各相の端子電圧が変動する。これにより、対地間との浮遊容量を介して漏洩電流が発生し、電磁ノイズが発生する。

　電力変換装置を備えた回転機駆動システムでは、製品分類ごとに電磁ノイズの規格が定められている。このため、電力変換装置で発生する電磁ノイズが規制を超過しないように電磁ノイズ対策が必要となる。一般的には、受動素子で構成されるノイズフィルタによる電磁ノイズ対策が実施されるが、電力変換器装置内にフィルタを設置するスペースを確保する必要があると共に製造コストが上昇するといった課題が生ずる。

　このような技術的背景の下、下記特許文献１には、スイッチング素子のオン及びオフを決定するキャリアの位相を調整することで電磁ノイズを低減する技術が提案されている。

国際公開第２０１４／０７３２４７号

　しかしながら、特許文献１に示す手法では、上下アームのスイッチング素子の同時オンによる短絡防止のために設けられるデッドタイム中の端子電圧の推定については詳述されていない。このため、特許文献１の手法では、デッドタイム分の同期ずれに対する電磁ノイズの低減効果が充分ではないという課題がある。

　本開示は、上記に鑑みてなされたものであって、デッドタイム分の同期ずれに起因する電磁ノイズを低減することができる電力変換装置を得ることを目的とする。

　上述した課題を解決し、目的を達成するため、本開示に係る電力変換装置は、直流電力を負荷への三相交流電力に変換する電力変換装置であり、電力変換器と、制御装置とを備える。電力変換器は、上アームスイッチング素子と下アームスイッチング素子とが直列接続された一相レグが複数並列に接続され、上アームスイッチング素子と下アームスイッチング素子との接続点が負荷に接続される。制御装置は、上アームスイッチング素子及び下アームスイッチング素子のスイッチング動作を制御する。制御装置は、スイッチング信号生成部を備える。スイッチング信号生成部は、第１の一相レグの負荷に接続される第１の接続点の端子電圧を立ち上げる立ち上げ時刻と、第２の一相レグの負荷に接続される第２の接続点の端子電圧を立ち下げる立ち下げ時刻とによる第１の組内の時刻同士を同期させたスイッチング信号を生成する。或いは、スイッチング信号生成部は、第１の接続点の端子電圧を立ち下げる立ち下げ時刻と第２の接続点の端子電圧を立ち上げる立ち上げ時刻とによる第２の組内の時刻同士を同期させたスイッチング信号を生成する。スイッチング信号生成部は、端子電圧の立ち上げ時刻及び立ち下げ時刻における相電流に基づいて、上アームスイッチング素子をオン又はオフする時刻と、下アームスイッチング素子をオン又はオフする時刻とを決定する。

　本開示に係る電力変換装置によれば、デッドタイム分の同期ずれに起因する電磁ノイズを低減することができるという効果を奏する。

実施の形態に係る電力変換装置を含む回転機駆動システムの構成を示す図実施の形態における制御装置の機能構成を示すブロック図実施の形態における制御装置の機能を実現するハードウェア構成の一例を示す図実施の形態におけるスイッチング信号生成部の動作説明に供する電圧ベクトル図実施の形態におけるスイッチング信号生成部の動作説明に供する第１のタイムチャート実施の形態におけるスイッチング信号生成部の動作説明に供する第２のタイムチャート実施の形態におけるスイッチング信号生成部の動作説明に供する第３のタイムチャート実施の形態におけるスイッチング信号生成部の機能構成を示すブロック図実施の形態の制御装置における動作の流れを示すフローチャート実施の形態による制御手法の適用前後における動作波形の比較図実施の形態の第１の変形例による回転機駆動システムの構成を示す図実施の形態の第２の変形例による回転機駆動システムの構成を示す図実施の形態の第３の変形例による回転機駆動システムの構成を示す図

　以下に添付図面を参照し、本開示の実施の形態に係る電力変換装置及び回転機駆動システムについて詳細に説明する。なお、以下では、電気的な接続と物理的な接続とを区別せずに、単に「接続」と称して説明する。

実施の形態．
　図１は、実施の形態に係る電力変換装置８０を含む回転機駆動システム１００の構成を示す図である。図１に示す実施の形態に係る回転機駆動システム１００は、直流電源１１と、電力変換装置８０とを備える。電力変換装置８０は、電力変換器１０と、制御装置３０と、電流検出器１６と、を備える。回転機駆動システム１００には、負荷である回転機２０が接続されている。回転機２０は、回転機駆動システム１００から供給される電力によって駆動される。

　電力変換装置８０は、直流電源１１から供給される直流電力を回転機２０への三相交流電力に変換して回転機２０に供給する。以下、三相の各相は、Ｕ相、Ｖ相及びＷ相と表記する。

　図１では、三相巻線２２を有する回転機２０が例示されている。回転機２０は、Ｕ相端子２４Ｕ、Ｖ相端子２４Ｖ及びＷ相端子２４Ｗを有する。回転機２０には、回転機２０における不図示の回転子の回転角度を検出する角度検出器２１が設けられている。角度検出器２１の一例は、ホールセンサである。

　電力変換器１０は、スイッチング素子１３ａ，１３ｂ，１３ｃ，１３ｄ（以下、適宜「１３ａ～１３ｄ」と表記、他のものも同じ）と、スイッチング素子１４ａ～１４ｄと、スイッチング素子１５ａ～１５ｄと、コンデンサ１２ａ，１２ｂと、を有する。

　電力変換器１０の各スイッチング素子は、絶縁ゲートバイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ：ＩＧＢＴ）と、ＩＧＢＴに逆並列に接続されるダイオードとを含む。逆並列とは、ＩＧＢＴのエミッタに相当する端子にダイオードのアノード側が接続され、ＩＧＢＴのコレクタに相当する端子にダイオードのカソード側が接続されることを意味する。

　図１では、各スイッチング素子のトランジスタがＩＧＢＴである場合を例示しているが、これに限定されない。ＩＧＢＴに代えて、金属酸化物半導体電界効果トランジスタ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ：ＭＯＳＦＥＴ）を用いてもよい。なお、各スイッチング素子にＭＯＳＦＥＴを用いた場合、素子内部に寄生ダイオードが存在する。このため、ＭＯＳＦＥＴを用いた場合、寄生ダイオードを使用することで、逆並列に接続されるダイオードを省略することができる。

　スイッチング素子１３ａ～１３ｄはＵ相のスイッチング素子として動作し、スイッチング素子１４ａ～１４ｄはＶ相のスイッチング素子として動作し、スイッチング素子１５ａ～１５ｄはＷ相のスイッチング素子として動作する。これらのスイッチング素子１３ａ～１３ｄ，１４ａ～１４ｄ，１５ａ～１５ｄによって、電力変換器１０は、３レベルインバータとして動作する。なお、図１に示す電力変換器１０は、各相のスイッチング素子がＴ字型に接続される構成であるため、「Ｔ型３レベルインバータ」と呼ばれることがある。

　スイッチング素子１３ａ，１４ａ，１５ａは、高電位側の直流母線１７に接続される。スイッチング素子１３ｄ，１４ｄ，１５ｄは、低電位側の直流母線１８に接続される。直流母線１７は、直流電源１１の正極側に接続される電気配線である。直流母線１８は、直流電源１１の負極側に接続される電気配線である。本稿では、高電位側に位置するスイッチング素子１３ａ，１４ａ，１５ａを、適宜「上アームスイッチング素子」と呼び、低電位側に位置するスイッチング素子１３ｄ，１４ｄ，１５ｄを、適宜「下アームスイッチング素子」と呼ぶ。

　スイッチング素子１３ａ，１３ｄの組、スイッチング素子１４ａ，１４ｄの組、及びスイッチング素子１５ａ，１５ｄの組は、それぞれが一相レグを構成し、互いに並列に接続される。

　コンデンサ１２ａ，１２ｂは、直流母線１７と直流母線１８との間にこの順で直列に接続される。なお、直流母線１７と直流母線１８との間の電圧を「母線電圧」と呼ぶ。母線電圧は、直流電源１１が出力する直流電圧に等しい。また、母線電圧の値を適宜「Ｖｄｃ」で表す。

　スイッチング素子１３ｂ，１３ｃの組、スイッチング素子１４ｂ，１４ｃの組、及びスイッチング素子１５ｂ，１５ｃの組は、それぞれが直列に接続されて双方向スイッチ素子として動作する。

　スイッチング素子１３ｂ，１３ｃの組は、接続点１３ｅと接続点１２ｃとの間に接続される。接続点１３ｅは、スイッチング素子１３ａとスイッチング素子１３ｄとの接続点である。接続点１２ｃは、コンデンサ１２ａとコンデンサ１２ｂとの接続点である。接続点１２ｃは、「中性点」と呼ばれることがある。

　以下同様に、スイッチング素子１４ｂ，１４ｃの組は、接続点１４ｅと接続点１２ｃとの間に接続される。接続点１４ｅは、スイッチング素子１４ａとスイッチング素子１４ｄとの接続点である。スイッチング素子１５ｂ，１５ｃの組は、接続点１５ｅと接続点１２ｃとの間に接続される。接続点１５ｅは、スイッチング素子１５ａとスイッチング素子１５ｄとの接続点である。

　接続点１３ｅは、回転機２０のＵ相端子２４Ｕに接続される。接続点１４ｅは、回転機２０のＶ相端子２４Ｖに接続される。接続点１５ｅは、回転機２０のＷ相端子２４Ｗに接続される。それぞれの電気配線には、電流検出器１６が配置されている。

　Ｕ相において、スイッチング素子１３ａがオン、他のスイッチング素子がオフである場合、接続点１３ｅには直流電源１１の正極電位が現れ、この電位がＵ相端子２４Ｕに印加される。また、スイッチング素子１３ｄがオン、他のスイッチング素子がオフである場合、接続点１３ｅには直流電源１１の負極電位、即ち零電位が現れ、この電位がＵ相端子２４Ｕに印加される。また、スイッチング素子１３ｂ及びスイッチング素子１３ｃの何れかがオン、スイッチング素子１３ａ，１３ｄが共にオフである場合、接続点１３ｅには接続点１２ｃの電位である中性点電位が現れ、この電位がＵ相端子２４Ｕに印加される。なお、基本的に、コンデンサ１２ａ，１２ｂの各容量は等しい。このため、中性点電位は、母線電圧の１／２、即ち「Ｖｄｃ／２」である。

　上記の説明はＵ相の動作であるが、Ｖ相及びＷ相のスイッチング素子も同様に動作する。このため、Ｕ相端子２４Ｕ、Ｖ相端子２４Ｖ及びＷ相端子２４Ｗには、対応する各相のスイッチング素子のスイッチング動作によって、正極電位、中性点電位及び零電位という３つのレベルの電位による電圧が印加される。これにより、電力変換器１０は、３レベルインバータとして動作する。なお、以下、回転機２０のＵ相端子２４Ｕ、Ｖ相端子２４Ｖ及びＷ相端子２４Ｗのそれぞれに印加される電圧を「端子電圧」と呼び、各相の端子電圧のそれぞれを適宜「ｖｕｎ」、「ｖｖｎ」及び「ｖｗｎ」と表記する。

　電流検出器１６は、回転機２０の各相に流れる相電流を検出する。電流検出器１６の検出値は、制御装置３０に入力される。制御装置３０は、角度検出器２１及び電流検出器１６の各検出値に基づいて、電力変換器１０の各スイッチング素子を制御する。制御の詳細については、後述する。

　次に、制御装置３０の構成について説明する。図２は、実施の形態における制御装置３０の機能構成を示すブロック図である。制御装置３０は、電圧指令生成部４０と、スイッチング信号生成部５０とを備える。

　図２に示すように、電圧指令生成部４０には、トルク指令、母線電圧、角度検出器２１によって検出された回転子位置、及び電流検出器１６によって検出された相電流が入力される。なお、トルク指令に代えて電流指令を用いてもよい。電圧指令生成部４０は、トルク指令、母線電圧、回転子位置及び相電流に基づいて相電圧指令を演算する。

　また、図２に示すように、スイッチング信号生成部５０には、電流検出器１６によって検出された相電流及び電圧指令生成部４０が演算した相電圧指令が入力される。スイッチング信号生成部５０は、相電流及び相電圧指令に基づいてスイッチング信号を生成して出力する。

　図３は、実施の形態における制御装置３０の機能を実現するハードウェア構成の一例を示す図である。制御装置３０における上述した機能及び下述する機能は、図３に示すような、プロセッサ１と、記憶装置２とによって実現することができる。図示は省略しているが、記憶装置２は、ランダムアクセスメモリに代表される揮発性記憶装置と、フラッシュメモリに代表される不揮発性の補助記憶装置とを備える。なお、フラッシュメモリの代わりに、ハードディスクなどの補助記憶装置を備えていてもよい。

　プロセッサ１は、記憶装置２から読み出されたプログラムを実行し、制御装置３０における機能の一部又は全部を遂行する。この場合、補助記憶装置から揮発性記憶装置を介してプロセッサ１にプログラムが読み出される。プロセッサ１は、演算結果などのデータを記憶装置２の揮発性記憶装置に出力してもよい。或いは、揮発性記憶装置を介して補助記憶装置にデータを保存してもよい。また、プロセッサ１及び記憶装置２に加え、ロジック回路、アナログ回路を併用して処理してもよい。

　次に、実施の形態におけるスイッチング信号生成部５０の動作について、図４から図７の図面を参照して説明する。図４は、実施の形態におけるスイッチング信号生成部５０の動作説明に供する電圧ベクトル図である。図５は、実施の形態におけるスイッチング信号生成部５０の動作説明に供する第１のタイムチャートである。図６は、実施の形態におけるスイッチング信号生成部５０の動作説明に供する第２のタイムチャートである。図７は、実施の形態におけるスイッチング信号生成部５０の動作説明に供する第３のタイムチャートである。

　図４には、３レベルインバータの出力電圧ベクトル（以下、単に「電圧ベクトル」と呼ぶ）が示されている。電圧ベクトルは（ｕ，ｖ，ｗ）で表される。「ｕ」は、Ｕ相の電圧出力状態を示し、「ｖ」は、Ｖ相の電圧出力状態を示し、「ｗ」は、Ｗ相の電圧出力状態を示している。

　本実施の形態では、デッドタイム分の同期ずれに起因する電磁ノイズを低減するための手法として、各相の端子電圧を立ち上げる立ち上げ時刻と、各相の端子電圧を立ち下げる立ち下げ時刻とを同期させる制御を行う。この制御を行うため、本実施の形態では、三相のコモンモード電圧の変化がゼロになる図４に示す６つの電圧ベクトル、Ｖ０（０，０，０）、Ｖ１（１，０，－１）、Ｖ２（０，１，－１）、Ｖ３（－１，１，０）、Ｖ４（－１，０，１）、Ｖ５（０，－１，１）、Ｖ６（１，－１，０）のみを使用する。

　なお、各電圧ベクトルにおける括弧内の数値のうち、“１”は端子電圧がＶｄｃ、“０”は端子電圧がＶｄｃ／２、“－１”は端子電圧が０であることを示している。

　また、コモンモード電圧は、コモンモードノイズの原因となる電圧である。本稿において、コモンモード電圧は、Ｕ相端子電圧ｖｕｎ、Ｖ相端子電圧ｖｖｎ、Ｗ相端子電圧ｖｗｎの和を３で除した、（ｖｕｎ＋ｖｖｎ＋ｖｗｎ）／３で定義する。

　スイッチング信号生成部５０は、各相電圧指令及び各スイッチング素子の現在のスイッチング状態に基づいて、出力する電圧ベクトルと、各電圧ベクトルの出力順序及び出力時間とを計算する。図５には、具体例として、αβ軸上における位相角が、－３０～３０度の電圧を出力する場合の出力電圧ベクトルと出力時間とがタイムチャートで示されている。

　図４において、αβ軸上における位相角が、－３０～３０度の範囲にある電圧ベクトルは、Ｖ０（０，０，０）、Ｖ１（１，０，－１）Ｖ６（１，－１，０）の３つであり、これらのＶ０，Ｖ１，Ｖ６が使用される。図５の例では、Ｖ０を時間Ｔ１、Ｖ６を時間Ｔ２、Ｖ１を時間Ｔ３、Ｖ０を時間Ｔ４の順で出力する。各電圧ベクトルを出力する時間Ｔ１～Ｔ４に関しては、従来の空間ベクトル変調方式に準ずるため、詳細な説明は省略する。なお、時間Ｔ１～Ｔ４と、制御周期Ｔｓとの間には、Ｔｓ＝Ｔ１＋Ｔ２＋Ｔ３＋Ｔ４の関係がある。また、時間Ｔ１と時間Ｔ２との比率によってαβ軸上における電圧ベクトルの方向が決まり、制御周期Ｔｓに対する時間Ｔ１と時間Ｔ２との和の比率によってαβ軸上における電圧ベクトルの大きさが決まることは言うまでもない。

　次に、スイッチング信号生成部５０は、電圧ベクトルの出力順序とその位相を決定することで、各相の端子電圧の立ち上げ時刻と立ち下げ時刻とを決定する。

　図５に示す例によれば、Ｕ相端子電圧は、時刻０～ｔ１では「Ｖｄｃ／２」、時刻ｔ１～ｔ３では「Ｖｄｃ」、ｔ３～Ｔｓでは「Ｖｄｃ／２」と決定される。Ｖ相端子電圧は、時刻０～ｔ１では「Ｖｄｃ／２」、時刻ｔ１～ｔ２では「０」、ｔ２～Ｔｓでは「Ｖｄｃ／２」と決定される。Ｗ相端子電圧は、時刻０～ｔ２は「Ｖｄｃ／２」、時刻ｔ２～ｔ３では「０」、時刻ｔ３～Ｔｓでは「Ｖｄｃ／２」と決定される。

　以上の説明のように、時刻ｔ１，ｔ２，ｔ３は、端子電圧の変動時刻と言い替えてもよい。なお、本稿において、時刻ｔ１，ｔ２，ｔ３は、時刻０を基準とする経過時間であると定義する。このように定義すると、時刻ｔ１，ｔ２，ｔ３は、各電圧ベクトルが出力される前述の時間Ｔ１，Ｔ２，Ｔ３との間において、以下の関係が成り立つ。

　ｔ１＝Ｔ１
　ｔ２＝Ｔ１＋Ｔ２
　ｔ３＝Ｔ１＋Ｔ２＋Ｔ３

　図５に示す例によれば、時刻０から制御周期Ｔｓの間において、端子電圧を立ち下がり、立ち上がりの順で変化させるＶ相及びＷ相におけるロー状態の時間の和は、端子電圧が立ち上がり、立ち下がりの順で切り替わるＵ相のハイ状態の時間の和に等しくなっている。従って、スイッチング信号生成部５０は、１制御周期内で、端子電圧を立ち下がり、立ち上がりの順で変化させる全ての相のロー状態の時間の和と、端子電圧が立ち上がり、立ち下がりの順で切り替わる全ての相のハイ状態の時間の和とが、同じになるようにスイッチング信号を決定すればよい。

　なお、図５の最下部には、コモンモード電圧ｖｃｍの波形が示されている。上記に定義したコモンモード電圧ｖｃｍの式にあてはめて計算すれば、図５の最下部に示すように、一定値「Ｖｄｃ／２」となる。従って、図５に示す電圧ベクトルの組、出力順序及び出力時間の例は、コモンモード電圧に起因する電磁ノイズの低減に寄与できることが分かる。

　次に、実施の形態のスイッチング信号生成部５０における電流推定演算について説明する。図６には、電流推定演算による処理の流れがタイムチャートで示されている。図６において、破線で示される波形は実電流であり、実線で示される波形はサンプリング電流である。サンプリング電流は、電流検出器１６の検出値によって推定される電流値をプロットしたものである。

　図６において、スイッチング信号生成部５０は、現在の制御周期の時刻０で検出された各相電流ｉｐｈと、直前の制御周期の時刻０で検出された各相電流ｉｐｈ_ｏｌｄとに基づいて、電流値ｉｐｈ_ｅｓｔ１，ｉｐｈ_ｅｓｔ２を推定する。時刻０は、各制御周期の初めを示す時刻である。電流値ｉｐｈ_ｅｓｔ１は、現在の制御周期の時刻０から見て１制御周期先の電流値の推定値である。電流値ｉｐｈ_ｅｓｔ２は、現在の制御周期の時刻０から見て２制御周期先の電流値の推定値である。

　また、１制御周期先の電流値ｉｐｈ_ｅｓｔ１及び２制御周期先の電流値ｉｐｈ_ｅｓｔ２は、スイッチング信号に反映される電流値である。即ち、スイッチング信号に反映される１制御周期先の電流値ｉｐｈ_ｅｓｔ１及び２制御周期先の電流値ｉｐｈ_ｅｓｔ２は、現在の制御周期で検出された各相電流ｉｐｈと、直前の制御周期で検出された各相電流ｉｐｈ_ｏｌｄとに基づいて推定される。

　なお、図６にも示すように、現在の制御周期の時刻０は、相電圧指令の演算を開始する時刻である。相電圧指令の演算は、現在の制御周期内で完了する。また、実際に各スイッチング素子をオン動作させる時刻であるオン時刻と、各スイッチング素子をオフ動作させる時刻であるオフ時刻についても、現在の制御周期内で決定される。そして、現在の制御周期の時刻０から１制御周期後の時刻０を開始時刻として、決定されたオン時刻及びオフ時刻に基づくスイッチング信号の生成が開始される。

　各相電流は制御周期内で線形に変化するものと仮定される場合、１制御周期先の時刻０における電流値ｉｐｈ_ｅｓｔ１及び２制御周期先の時刻０における電流値ｉｐｈ_ｅｓｔ２は、次式を使用して推定することができる。

　ｉｐｈ_ｅｓｔ１＝ｉｐｈ＋（ｉｐｈ－ｉｐｈ_ｏｌｄ）…（１）
　ｉｐｈ_ｅｓｔ２＝ｉｐｈ＋２（ｉｐｈ－ｉｐｈ_ｏｌｄ）…（２）

　図５に示すように、各電流値を推定する時刻０では、ゼロ電圧ベクトルＶ０が出力される。ゼロ電圧ベクトルＶ０の出力時において、回転機２０が低速で回転している場合、回転機２０に発生する誘起電圧は低いので、相電流の値は殆ど変化しないと見なせる。このような場合、時刻ｔ１，ｔ２，ｔ３における各電流値ｉｐｈ_ｔ１，ｉｐｈ_ｔ２，ｉｐｈ_ｔ３は、次式を使用して推定することができる。

　ｉｐｈ_ｔ１＝ｉｐｈ_ｅｓｔ１…（３）
　ｉｐｈ_ｔ２＝ｉｐｈ_ｅｓｔ１＋（ｉｐｈ_ｅｓｔ２－ｉｐｈ_ｅｓｔ１）×（Ｔ２／（Ｔ２＋Ｔ３））…（４）
　ｉｐｈ_ｔ３＝ｉｐｈ_ｅｓｔ２…（５）

　一方、スイッチング動作に伴う電流脈動が大きい場合は、時刻０付近で複数回の電流検出を行うことで電流の変化量を推定することも有効である。図７には、時刻０付近において、相電流を２回検出する場合の例が示されている。

　図７に示すように、現在の制御周期の時刻０付近で検出する１回目の電流値をｉｐｈ１、２回目の電流値をｉｐｈ２とする。また、１制御周期前の時刻０付近で検出する１回目の電流値をｉｐｈ１_ｏｌｄとする。このとき、１制御周期先の時刻０における電流の推定値ｉｐｈ１_ｅｓｔを次式で算出する。

　ｉｐｈ_ｄｌｔ１＝ｉｐｈ１_ｏｌｄ－ｉｐｈ１…（６）
　ｉｐｈ１_ｅｓｔ＝ｉｐｈ１－ｉｐｈ_ｄｌｔ１…（７）

　電流リプルの傾きが制御周期内で同一であると仮定すると、時刻ｔ１，ｔ２，ｔ３における各電流値ｉｐｈ_ｔ１，ｉｐｈ_ｔ２，ｉｐｈ_ｔ３は、次式で推定される。

　ｉｐｈ_ｄｌｔ２＝（ｉｐｈ２－ｉｐｈ１）／ｄｌｔＴ…（８）
　ｉｐｈ_ｔ１＝ｉｐｈ１_ｅｓｔ＋Ｔ１×ｉｐｈ_ｄｌｔ２…（９）
　ｉｐｈ_ｔ３＝ｉｐｈ１_ｅｓｔ－ｉｐｈ_ｄｌｔ１－Ｔ４×ｉｐｈ_ｄｌｔ２…（１０）
　ｉｐｈ_ｔ２＝ｉｐｈ_ｔ１＋Ｔ２×（ｉｐｈ_ｔ３－ｉｐｈ_ｔ１）／（ｔ３－ｔ２）…（１１）

　なお，上記（８）式の右辺に示されるｄｌｔＴは、１回目の電流値ｉｐｈ１と２回目の電流値ｉｐｈ２を検出する時間の差である。

　また、上記（８）～（１１）式に代えて、以下の（１２）～（１４）式を用いて、時刻ｔ１，ｔ２，ｔ３における各電流値ｉｐｈ_ｔ１，ｉｐｈ_ｔ２，ｉｐｈ_ｔ３を推定してもよい。

　ｉｐｈ_ｔ１＝ｉｐｈ_ｅｓｔ１＋Ｅ／Ｒ（１－ｅ^{（－Ｔ１／τ）}）…（１２）
　ｉｐｈ_ｔ２＝ｉｐｈ_ｔ１＋Ｅ／Ｒ（１－ｅ^{（－Ｔ２／τ）}）…（１３）
　ｉｐｈ_ｔ３＝ｉｐｈ_ｔ２＋Ｅ／Ｒ（１－ｅ^{（－Ｔ３／τ）}）…（１４）

　上記（１２）～（１４）式において、「Ｒ」は、電力変換器１０から回転機２０を見たときの、回転機２０の抵抗値である。「τ」は時定数であり、τ＝Ｌ／Ｒで与えられる。「Ｌ」は、電力変換器１０から回転機２０を見たときの、回転機２０のインダクタンス値である。「Ｅ」は回転機２０の各相端子に生起する電圧であり、Ｅ＝ｖｐｈ－ｖｉｎｄ－Ｖｄｃ／２で与えられる。「ｖｐｈ」は回転機２０への印加電圧であり、「ｖｉｎｄ」は回転機２０に発生する誘起電圧であり、「Ｖｄｃ」は前述した母線電圧である。

　なお、各電流値ｉｐｈ_ｔ１，ｉｐｈ_ｔ２，ｉｐｈ_ｔ３における「ｐｈ」は、三相の各相、即ちＵ相、Ｖ相及びＷ相を総称する表記である。このため、例えば、Ｕ相を表す場合には「ｐｈ」を「ｕ」又は「Ｕ」に置き替える。従って、時刻ｔ１，ｔ２，ｔ３におけるＵ相電流値は、それぞれ「ｉｕ_ｔ１」、「ｉｕ_ｔ２」及び「ｉｕ_ｔ３」と表記される。Ｖ相及びＷ相についても同様に表記される。また、相電圧指令、スイッチング信号、オン時刻、オフ時刻といった他のパラメータについても同様な表記を適用する。

　スイッチング信号生成部５０は、上記で算出した時刻ｔ１，ｔ２，ｔ３における各電流値ｉｐｈ_ｔ１，ｉｐｈ_ｔ２，ｉｐｈ_ｔ３に基づいて電流極性を判定する。また、スイッチング信号生成部５０は、電流極性に基づいて、デッドタイム時の端子電圧を推定する。なお、本稿においては、回転機２０に流れ込む方向を正と定義し、逆方向を負と定義する。なお、この定義は、便宜的なものであり、逆向き、即ち回転機２０から流れ出す方向を正と定義してもよい。

　次に、実施の形態のスイッチング信号生成部５０におけるスイッチング時刻の演算処理について説明する。まず、スイッチング信号生成部５０は、時刻ｔ１，ｔ２，ｔ３における各電流値ｉｐｈ_ｔ１，ｉｐｈ_ｔ２，ｉｐｈ_ｔ３に基づいてオン時刻及びオフ時刻を計算する。

　ここで、図１に示す電力変換器１０の回路構成の場合、各スイッチング素子の導通状態は、以下の（Ａ）又は（Ｂ）の状態が起こり得る。なお、以下の記載において、「ＳＷ_ｐｈ１」～「ＳＷ_ｐｈ４」は、スイッチング素子１３ａ～１３ｄ，１４ａ～１４ｄ，１５ａ～１５ｄの導通、即ちオン又はオフに制御するスイッチング信号を表している。また、「ｔｄ」は、前述した「デッドタイム」を表している。

（状態Ａ）：ＳＷ_ｐｈ２がオン、ＳＷ_ｐｈ４がオフであり、ＳＷ_ｐｈ１，ＳＷ_ｐｈ３が相補スイッチング
　（Ａ－１）：ＳＷ_ｐｈ１がオン、ＳＷ_ｐｈ３がオフ
　（Ａ－２）：ＳＷ_ｐｈ１がオフ、ＳＷ_ｐｈ３がオフ
　（Ａ－３）：ＳＷ_ｐｈ１がオフ、ＳＷ_ｐｈ３がオン

　以下、上記（Ａ－１）～（Ａ－３）について補足する。

　（Ａ－１）：端子電圧は「Ｖｄｃ」
　スイッチング素子１３ａ，１４ａ，１５ａがオンであり、スイッチング素子１３ｃ，１４ｃ，１５ｃのダイオードが逆バイアスとなるので、直流電源１１の正極電位が現れる。

　（Ａ－２）：
　ｉｐｈ_ｔ＜０の場合：端子電圧は「Ｖｄｃ」
　ｉｐｈ_ｔは、スイッチング素子１３ａ，１４ａ，１５ａのダイオードを介して流れるので、直流電源１１の正極電位が現れる。
　ｉｐｈ_ｔ＞０の場合：端子電圧は「Ｖｄｃ／２」
　ｉｐｈ_ｔは、スイッチング素子１３ｃ，１４ｃ，１５ｃのダイオードを介して流れるので、中性点電位が現れる。

　（Ａ－３）：端子電圧は「Ｖｄｃ／２」
　スイッチング素子１３ｂ，１３ｃ，１４ｂ，１４ｃ，１５ｂ，１５ｃが同時オンとなるので、中性点電位が現れる。

（状態Ｂ）：ＳＷ_ｐｈ１がオフ、ＳＷ_ｐｈ３がオンであり、ＳＷ_ｐｈ２，ＳＷ_ｐｈ４が相補スイッチング
　（Ｂ－１）：ＳＷ_ｐｈ２がオン、ＳＷ_ｐｈ４がオフ
　（Ｂ－２）：ＳＷ_ｐｈ２がオフ、ＳＷ_ｐｈ４がオフ
　（Ｂ－３）：ＳＷ_ｐｈ２がオフ、ＳＷ_ｐｈ４がオン

　以下、上記（Ｂ－１）～（Ｂ－３）について補足する。

　（Ｂ－１）：端子電圧は「Ｖｄｃ／２」
　スイッチング素子１３ｂ，１３ｃ，１４ｂ，１４ｃ，１５ｂ，１５ｃが同時オンとなるので、中性点電位が現れる。

　（Ｂ－２）：
　ｉｐｈ_ｔ＜０の場合：端子電圧は「Ｖｄｃ／２」
　ｉｐｈ_ｔは、スイッチング素子１３ｂ，１４ｂ，１５ｂのダイオードを介して流れるので、中性点電位が現れる。
　ｉｐｈ_ｔ＞０の場合：端子電圧は「０」
　ｉｐｈ_ｔは、スイッチング素子１３ｄ，１４ｄ，１５ｄのダイオードを介して流れるので、直流電源１１の負極電位が現れる。

　（Ｂ－３）：端子電圧は「０」
　スイッチング素子１３ｄ，１４ｄ，１５ｄがオンであり、スイッチング素子１３ｂ，１４ｂ，１５ｂのダイオードが逆バイアスとなるので、直流電源１１の負極電位が現れる。

　上述したスイッチング素子の導通状態を踏まえ、スイッチング信号生成部５０は、スイッチング時の電流極性が正の場合、端子電圧を低電位側に切り替えるスイッチング素子のオフ時刻及び高電位側に切り替えるスイッチング素子のオン時刻をデッドタイム分早める。また、スイッチング時の電流極性が負の場合、端子電圧を高電位側に切り替えるスイッチング素子のオフ時刻及び低電位側に切り替えるスイッチング素子のオン時刻をデッドタイム分早める。

　従って、Ｕ相端子電圧を図５に示される状態、即ち、時刻０～ｔ１では「Ｖｄｃ／２」、時刻ｔ１～ｔ３では「Ｖｄｃ」、時刻ｔ３～Ｔｓでは「Ｖｄｃ／２」とするため、Ｕ相スイッチング素子の導通状態を以下の通りに制御する。

　時刻０～ｔ１’：
　（ＳＷ_Ｕ１，ＳＷ_Ｕ２，ＳＷ_Ｕ３，ＳＷ_Ｕ４）＝（０１１０）…（１５）
　時刻ｔ１’～ｔ１’＋ｔｄ：
　（ＳＷ_Ｕ１，ＳＷ_Ｕ２，ＳＷ_Ｕ３，ＳＷ_Ｕ４）＝（０１００）…（１６）
　時刻ｔ１’＋ｔｄ～ｔ３’：
　（ＳＷ_Ｕ１，ＳＷ_Ｕ２，ＳＷ_Ｕ３，ＳＷ_Ｕ４）＝（１１００）…（１７）
　時刻ｔ３’～ｔ３’＋ｔｄ：
　（ＳＷ_Ｕ１，ＳＷ_Ｕ２，ＳＷ_Ｕ３，ＳＷ_Ｕ４）＝（０１００）…（１８）
　時刻ｔ３’＋ｔｄ～Ｔｓ：
　（ＳＷ_Ｕ１，ＳＷ_Ｕ２，ＳＷ_Ｕ３，ＳＷ_Ｕ４）＝（０１１０）…（１９）

　上記の記載において、括弧内の数値はスイッチング素子の導通状態を示しており、“０”はスイッチング素子がオフであること、“１”はスイッチング素子がオンであることを意味している。

　時刻ｔ１’，ｔ３’は、スイッチング時の電流極性及びデッドタイム時の端子電圧の電位を考慮して、以下の通りに設定される。

　ｉｕ_ｔ１＞０の場合、ｔ１’＝ｔ１－ｔｄ…（２０）
　ｉｕ_ｔ１＜０の場合、ｔ１’＝ｔ１…（２１）
　ｉｕ_ｔ３＞０の場合、ｔ３’＝ｔ３…（２２）
　ｉｕ_ｔ３＜０の場合、ｔ３’＝ｔ３－ｔｄ…（２３）

　上記（２０）～（２３）式について補足する。上記の（Ａ－１）及び（Ａ－２）について着目すると、ｉｐｈ_ｔ＜０の場合、（Ａ－１）から（Ａ－２）に状態が変化しても、端子電圧は「Ｖｄｃ」で変化しない。一方、ｉｐｈ_ｔ＞０の場合、（Ａ－１）から（Ａ－２）に状態が変化すると、端子電圧は「Ｖｄｃ」から「Ｖｄｃ／２」に変化する。このため、端子電圧が変化しないｉｐｈ_ｔ＜０の場合には、算出した時刻ｔ１をそのまま用いる。また、端子電圧が変化するｉｐｈ_ｔ＞０の場合には、時刻ｔ１よりも前にデッドタイムｔｄを設定する。電圧ベクトルが変化する時刻ｔ３についても同様に説明できる。なお、説明が重複するので、ここでの説明は割愛する。

　従って、Ｕ相スイッチング素子のオン時刻又はオフ時刻である、ｔＵ１ｏｎ，ｔＵ１ｏｆｆ，ｔＵ２ｏｎ，ｔＵ２ｏｆｆ，ｔＵ３ｏｎ，ｔＵ３ｏｆｆ，ｔＵ４ｏｎ，ｔＵ４ｏｆｆは、以下の通りに設定される。

　ＳＷ_Ｕ１：ｔＵ１ｏｎ＝ｔ１’＋ｔｄ，ｔＵ１ｏｆｆ＝ｔ３’　…（２４）
　ＳＷ_Ｕ２：常時オン（ｔＵ２ｏｎ，ｔＵ２ｏｆｆは設定なし）…（２５）
　ＳＷ_Ｕ３：ｔＵ３ｏｆｆ＝ｔ１’，ｔＵ３ｏｎ＝ｔ３’＋ｔｄ…（２６）
　ＳＷ_Ｕ４：常時オフ（ｔＵ４ｏｎ，ｔＵ４ｏｆｆは設定なし）…（２７）

　上記（２４）～（２７）式について補足する。上記（１５）～（１９）式における右辺の括弧内の数値に着目すると、ＳＷ_Ｕ２は全てが“１”の値であり、ＳＷ_Ｕ４は全てが“０”の値である。即ち、スイッチング素子１３ｂは常時オン、スイッチング素子１３ｄは常時オフである。このため、ｔＵ２ｏｎ，ｔＵ２ｏｆｆ，ｔＵ４ｏｎ，ｔＵ４ｏｆｆの設定は不要である。また、ＳＷ_Ｕ１は時刻ｔ１’＋ｔｄにおいて“０”から“１”に変化し、時刻ｔ３’において“１”から“０”に変化する。このため、上記（２４）式のように設定される。また、ＳＷ_Ｕ３は時刻ｔ１’において“１”から“０”に変化し、時刻ｔ３’＋ｔｄにおいて“０”から“１”に変化する。このため、上記（２６）式のように設定される。

　以下、Ｖ相端子電圧及びＷ相端子電圧についても同様に説明する。

　Ｖ相端子電圧を図５に示される状態、即ち、時刻０～ｔ１では「Ｖｄｃ／２」、時刻ｔ１～ｔ２では「０」、時刻ｔ２～Ｔｓでは「Ｖｄｃ／２」とするため、Ｖ相スイッチング素子の導通状態を以下の通りに制御する。

　時刻０～ｔ１’：
　（ＳＷ_Ｖ１，ＳＷ_Ｖ２，ＳＷ_Ｖ３，ＳＷ_Ｖ４）＝（０１１０）…（２８）
　時刻ｔ１’～ｔ１’＋ｔｄ：
　（ＳＷ_Ｖ１，ＳＷ_Ｖ２，ＳＷ_Ｖ３，ＳＷ_Ｖ４）＝（００１０）…（２９）
　時刻ｔ１’＋ｔｄ～ｔ２’：
　（ＳＷ_Ｖ１，ＳＷ_Ｖ２，ＳＷ_Ｖ３，ＳＷ_Ｖ４）＝（００１１）…（３０）
　時刻ｔ２’～ｔ２’＋ｔｄ：
　（ＳＷ_Ｖ１，ＳＷ_Ｖ２，ＳＷ_Ｖ３，ＳＷ_Ｖ４）＝（００１０）…（３１）
　時刻ｔ２’＋ｔｄ～Ｔｓ：
　（ＳＷ_Ｖ１，ＳＷ_Ｖ２，ＳＷ_Ｖ３，ＳＷ_Ｖ４）＝（０１１０）…（３２）

　時刻ｔ１’，ｔ２’は、スイッチング時の電流極性及びデッドタイム時の端子電圧の電位を考慮して、以下の通りに設定される。

　ｉｖ_ｔ１＞０の場合、ｔ１’＝ｔ１…（３３）
　ｉｖ_ｔ１＜０の場合、ｔ１’＝ｔ１－ｔｄ…（３４）
　ｉｖ_ｔ２＞０の場合、ｔ２’＝ｔ２－ｔｄ…（３５）
　ｉｖ_ｔ２＜０の場合、ｔ２’＝ｔ２…（３６）

　上記（３３）～（３６）式について補足する。上記の（Ｂ－２）及び（Ｂ－３）について着目すると、ｉｐｈ_ｔ＞０の場合、（Ｂ－２）から（Ｂ－３）に状態が変化しても、端子電圧は「０」で変化しない。一方、ｉｐｈ_ｔ＜０の場合、（Ｂ－２）から（Ｂ－３）に状態が変化すると、端子電圧は「Ｖｄｃ／２」から「０」に変化する。このため、端子電圧が変化しないｉｐｈ_ｔ＞０の場合には、算出した時刻ｔ１をそのまま用いる。また、端子電圧が変化するｉｐｈ_ｔ＜０の場合には、時刻ｔ１よりも前にデッドタイムｔｄを設定する。電圧ベクトルが変化する時刻ｔ２についても同様に説明できる。なお、説明が重複するので、ここでの説明は割愛する。

　従って、Ｖ相スイッチング素子のオン時刻又はオフ時刻である、ｔＶ１ｏｎ，ｔＶ１ｏｆｆ，ｔＶ２ｏｎ，ｔＶ２ｏｆｆ，ｔＶ３ｏｎ，ｔＶ３ｏｆｆ，ｔＶ４ｏｎ，ｔＶ４ｏｆｆは、以下の通りに設定される。

　ＳＷ_Ｖ１：常時オフ（ｔＶ１ｏｎ，ｔＶ１ｏｆｆは設定なし）…（３７）
　ＳＷ_Ｖ２：ｔＶ２ｏｆｆ＝ｔ１’，ｔＶ２ｏｎ＝ｔ２’＋ｔｄ…（３８）
　ＳＷ_Ｖ３：常時オン（ｔＶ３ｏｎ，ｔＶ３ｏｆｆは設定なし）…（３９）
　ＳＷ_Ｖ４：ｔＶ４ｏｎ＝ｔ１’＋ｔｄ，ｔＶ４ｏｆｆ＝ｔ２’…（４０）

　上記（３７）～（４０）式について補足する。上記（２８）～（３２）式における右辺の括弧内の数値に着目すると、ＳＷ_Ｖ１は全てが“０”の値であり、ＳＷ_Ｖ３は全てが“１”の値である。即ち、スイッチング素子１４ａは常時オフ、スイッチング素子１４ｃは常時オンである。このため、ｔＶ１ｏｎ，ｔＶ１ｏｆｆ，ｔＶ３ｏｎ，ｔＶ３ｏｆｆの設定は不要である。また、ＳＷ_Ｖ２は時刻ｔ１’において“１”から“０”に変化し、時刻ｔ２’＋ｔｄにおいて“０”から“１”に変化する。このため、上記（３８）式のように設定される。また、ＳＷ_Ｖ４は時刻ｔ１’＋ｔｄにおいて“０”から“１”に変化し、時刻ｔ２’において“１”から“０”に変化する。このため、上記（４０）式のように設定される。

　また、Ｗ相端子電圧を図５に示される状態、即ち、時刻０～ｔ２では「Ｖｄｃ／２」、時刻ｔ２～ｔ３では「０」、時刻ｔ３～Ｔｓでは「Ｖｄｃ／２」とするため、Ｗ相スイッチング素子の導通状態を以下の通りに制御する。

　時刻０～ｔ２’：
　（ＳＷ_Ｗ１，ＳＷ_Ｗ２，ＳＷ_Ｗ３，ＳＷ_Ｗ４）＝（０１１０）…（４１）
　時刻ｔ２’～ｔ２’＋ｔｄ：
　（ＳＷ_Ｗ１，ＳＷ_Ｗ２，ＳＷ_Ｗ３，ＳＷ_Ｗ４）＝（００１０）…（４２）
　時刻ｔ２’＋ｔｄ～ｔ３’：
　（ＳＷ_Ｗ１，ＳＷ_Ｗ２，ＳＷ_Ｗ３，ＳＷ_Ｗ４）＝（００１１）…（４３）
　時刻ｔ３’～ｔ３’＋ｔｄ：
　（ＳＷ_Ｗ１，ＳＷ_Ｗ２，ＳＷ_Ｗ３，ＳＷ_Ｗ４）＝（００１０）…（４４）
　時刻ｔ３’＋ｔｄ～Ｔｓ：
　（ＳＷ_Ｗ１，ＳＷ_Ｗ２，ＳＷ_Ｗ３，ＳＷ_Ｗ４）＝（０１１０）…（４５）

　時刻ｔ３’，ｔ４’は、スイッチング時の電流極性及びデッドタイム時の端子電圧の電位を考慮して、以下の通りに設定される。

　ｉｗ_ｔ２＞０の場合、ｔ２’＝ｔ２…（４６）
　ｉｗ_ｔ２＜０の場合、ｔ２’＝ｔ２－ｔｄ…（４７）
　ｉｗ_ｔ３＞０の場合、ｔ３’＝ｔ３－ｔｄ…（４８）
　ｉｗ_ｔ３＜０の場合、ｔ３’＝ｔ３…（４９）

　上記（４６）～（４９）式について補足する。上記の（Ｂ－２）及び（Ｂ－３）について着目すると、ｉｐｈ_ｔ＞０の場合、（Ｂ－２）から（Ｂ－３）に状態が変化しても、端子電圧は「０」で変化しない。一方、ｉｐｈ_ｔ＜０の場合、（Ｂ－２）から（Ｂ－３）に状態が変化すると、端子電圧は「Ｖｄｃ／２」から「０」に変化する。このため、端子電圧が変化しないｉｐｈ_ｔ＞０の場合には、算出した時刻ｔ２をそのまま用いる。また、端子電圧が変化するｉｐｈ_ｔ＜０の場合には、時刻ｔ２よりも前にデッドタイムｔｄを設定する。電圧ベクトルが変化する時刻ｔ３についても同様に説明できる。なお、説明が重複するので、ここでの説明は割愛する。

　従って、Ｗ相スイッチング素子のオン時刻又はオフ時刻である、ｔＷ１ｏｎ，ｔＷ１ｏｆｆ，ｔＷ２ｏｎ，ｔＷ２ｏｆｆ，ｔＷ３ｏｎ，ｔＷ３ｏｆｆ，ｔＷ４ｏｎ，ｔＷ４ｏｆｆは、以下の通りに設定される。

　ＳＷ_Ｗ１：常時オフ（ｔＷ１ｏｎ，ｔＷ１ｏｆｆは設定なし）…（５０）
　ＳＷ_Ｗ２：ｔＷ２ｏｆｆ＝ｔ２’，ｔＷ２ｏｎ＝ｔ３’＋ｔｄ…（５１）
　ＳＷ_Ｗ３：常時オン（ｔＷ３ｏｎ，ｔＷ３ｏｆｆは設定なし）…（５２）
　ＳＷ_Ｗ４：ｔＷ４ｏｎ＝ｔ２’＋ｔｄ，ｔＷ４ｏｆｆ＝ｔ３’…（５３）

　上記（５０）～（５３）式について補足する。上記（４１）～（４５）式における右辺の括弧内の数値に着目すると、ＳＷ_Ｗ１は全てが“０”の値であり、ＳＷ_Ｗ３は全てが“１”の値である。即ち、スイッチング素子１５ａは常時オフ、スイッチング素子１５ｃは常時オンである。このため、ｔＷ１ｏｎ，ｔＷ１ｏｆｆ，ｔＷ３ｏｎ，ｔＷ３ｏｆｆの設定は不要である。また、ＳＷ_Ｗ２は時刻ｔ２’において“１から“０”に変化し、時刻ｔ３’＋ｔｄにおいて“０”から“１”に変化する。このため、上記（５１）式のように設定される。また、ＳＷ_Ｗ４は時刻ｔ２’＋ｔｄにおいて“０”から“１”に変化し、時刻ｔ３’において“１”から“０”に変化する。このため、上記（５３）式のように設定される。

　スイッチング信号生成部５０は、上記の処理で決定された各スイッチング素子のオン時刻及びオフ時刻に基づいてスイッチング信号を生成する。

　なお、上記の説明では、特定の電圧ベクトルを出力する例を示したが、この例に限定されない。任意の電圧ベクトルを出力する場合においても、上述した実施の形態の手法を適用してスイッチング信号を生成することが可能である。

　図８は、実施の形態におけるスイッチング信号生成部５０の機能構成を示すブロック図である。スイッチング信号生成部５０は、上述した機能に従って、４つの機能ブロックに分けられている。具体的に、スイッチング信号生成部５０は、変動時刻決定部５１と、電流推定部５２と、スイッチング時刻演算部５３と、スイッチング信号出力部５４と、を備える。

　なお、図８において、各部への入力信号は記号で示されている。「ｖｐｈＲＥＦ」は前述した相電圧指令を表し、「ｉｐｈ」は相電流を表している。「Ｔｓ」は前述した「制御周期」、「ｔｄ」は前述した「デッドタイム」を表している。制御周期Ｔｓは、相電圧指令ｖｐｈＲＥＦの更新周期である。

　変動時刻決定部５１は、端子電圧の変動時刻を決定する。ここで言う「端子電圧の変動時刻」とは、各相の端子電圧の立ち上げ時刻と立ち下げ時刻とを意味する。図５に示すように、変動時刻決定部５１は、電圧ベクトルの出力順序とその位相を決定することで、各相の端子電圧の立ち上げ時刻と立ち下げ時刻とを決定する。このときの着意事項は、第１の一相レグの第１の接続点の端子電圧を立ち上げる立ち上げ時刻と、第２の一相レグの第２の接続点の端子電圧を立ち下げる立ち下げ時刻とを同期させることである。或いは、第１の一相レグの第１の接続点の端子電圧を立ち下げる立ち下げ時刻と、第２の一相レグの第２の接続点の端子電圧を立ち上げる立ち上げ時刻とを同期させることである。

　上記の説明において、第１の一相レグは、Ｕ相、Ｖ相及びＷ相のうちの何れか１つの相のレグである。第２の一相レグは、第１の一相レグとは異なる相のレグである。第１の一相レグを例えば「Ｕ相」とし、第２の一相レグを例えば「Ｖ相」とすると、第１の接続点は「接続点１３ｅ」であり、第２の接続点は「接続点１４ｅ」である。

　図５における時刻ｔ１は、Ｕ相の端子電圧を立ち上げる時刻であり、Ｖ相の端子電圧を立ち下げる時刻である。時刻ｔ１において、Ｕ相の相電流ｉｕ_ｔ１と、Ｖ相の相電流ｉｖ_ｔ１とは逆位相の関係になる。このため、ｉｕ_ｔ１＞０の場合、ｉｖ_ｔ１＜０となり、ｉｕ_ｔ１＜０の場合、ｉｖ_ｔ１＞０となる。前者の場合は上記の（２０）、（３４）式の関係になり、後者の場合は上記の（２１）、（３３）式の関係になる。何れの場合も、時刻が同期していることが分かる。時刻ｔ２の場合はＶ相とＷ相との関係となり、時刻ｔ３の場合はＵ相とＷ相との関係となるが、何れの場合も同様に説明できる。

　上記のように、変動時刻決定部５１は、異なる二相間の端子電圧の立ち上げ時刻と立ち下げ時刻とが同期するように両者を決定する。両者の時刻を同期させることにより、中性点電位の変動を抑制することができる。これにより、デッドタイム分の同期ずれに起因する電磁ノイズを抑制することができる。また、デッドタイム分の同期ずれに起因する電磁ノイズが抑制されるので、ノイズフィルタの小型化が可能になる。

　なお、本実施の形態では、制御周期内において、第１の一相レグの端子電圧の立ち上げ時刻と第２の一相レグの端子電圧の立ち下げ時刻とによる第１の組と、第１の一相レグの端子電圧の立ち下げ時刻と第２の一相レグの端子電圧の立ち上げ時刻とによる第２の組の双方の組内の時刻同士を同期させているが、これに限定されない。何れか一方の組内の時刻同士を同期させることでもよい。このような制御でも、デッドタイム分の同期ずれに起因する電磁ノイズの抑制効果が得られる。

　電流推定部５２は、各相の端子電圧の立ち上げ時刻及び立ち下げ時刻に基づいてスイッチング時の相電流を推定する。また、電流推定部５２は、相電流の推定値の電流極性を判定し、判定結果を、スイッチング時刻演算部５３に出力する。

　電流推定部５２は、過去の制御周期における相電流の検出値に基づいて、端子電圧の立ち上げ時刻及び立ち下げ時刻における相電流を推定する。相電流の推定は、図６にも例示するように、少なくとも２制御周期前の相電流の検出値、もしくは１制御周期内で少なくとも２回検出される相電流の検出値に基づいて行うことが好ましい。このようにすれば、推定値の精度を高めることができる。また、次の制御周期でのスイッチング時刻における電流を過去及び現在の検出値から推定して、電流極性を判定することが可能となる。

　また、相電流の推定は、現在の制御周期における相電流の検出値、回転機２０への印加電圧及び相電流が流れる経路のインピーダンスに基づいて行ってもよい。このようにすれば、次の制御周期でのスイッチング時刻における電流を現在の検出値から推定して、電流極性を判定することが可能となる。

　また、相電流の推定に際しては、同一相の各レグにおいて、端子電圧の立ち上げ時刻における相電流と、端子電圧の立ち下げ時刻における相電流とが個別に推定されることが好ましい。このようにすれば、スイッチング素子のオン動作時及びオフ動作時において、個別の電流に基づいてデッドタイム時の電流極性を判定することができるので、電流極性の判定をより正確に行うことが可能となる。これにより、電流極性の誤判定によるノイズ抑制効果の悪化を防止することが可能となる。

　スイッチング時刻演算部５３は、スイッチング信号のオン時刻及びオフ時刻を演算する。具体的に、スイッチング時刻演算部５３は、スイッチング時の相電流の極性が正の場合は、端子電圧を低電位側に切り替えるスイッチング素子のオフ時刻及び高電位側に切り替えるスイッチング素子のオン時刻をデッドタイム分早める制御を行う。また、スイッチング時刻演算部５３は、スイッチング時の相電流の極性が負の場合は端子電圧を高電位側に切り替えるスイッチング素子のオフ時刻及び低電位側に切り替えるスイッチング素子のオン時刻をデッドタイム分早める制御を行う。

　上記の制御を行えば、デッドタイム時の同期ずれを補償したスイッチング信号が生成される。これにより、デッドタイム分の同期ずれに起因する電磁ノイズを低減することが可能となる。

　図９は、実施の形態の制御装置３０における動作の流れを示すフローチャートである。図９には、実施の形態の制御装置３０における、上述した処理の流れが示されている。

　電圧指令生成部４０は、制御周期Ｔｓごとに各相の電圧指令である相電圧指令を計算する（ステップＳ１０１）。変動時刻決定部５１は、異なる二相間の端子電圧の立ち上げ時刻と立ち下げ時刻とが同期するように両者を決定する（ステップＳ１０２）。

　電流推定部５２は、各相の端子電圧の立ち上げ時刻及び立ち下げ時刻に基づいてスイッチング時の相電流を推定し、且つ、推定値の電流極性を判定する（ステップＳ１０３）。スイッチング時刻演算部５３は、各相の端子電圧の立ち上げ時刻及び立ち下げ時刻に対し、スイッチング時の電流極性を考慮して各スイッチング素子のオン時刻及びオフ時刻を決定する（ステップＳ１０４）。

　そして、スイッチング信号出力部５４は、ステップＳ１０４で決定された各スイッチング素子のオン時刻及びオフ時刻に基づいて、スイッチング信号を生成して出力する（ステップＳ１０５）。

　図１０は、実施の形態による制御手法の適用前後における動作波形の比較図である。図１０において、紙面の左側には適用前の動作波形が示され、紙面の右側には適用後の動作波形が示されている。それぞれの上段部には、端子電圧ｖｕｎ，ｖｖｎ，ｖｗｎの変化が示され、下段部には、コモンモード電圧ｖｃｍｎの変化が示されている。横軸は時間を表し、縦軸は電圧を表している。また、上段部では、Ｕ相、Ｖ相及びＷ相の波形をそれぞれ、実線、破線及び一点鎖線で示している。

　適用前の波形を見ると、パルス状の波形の後半部に同期ずれが生じている。これにより、下段部に示すようなコモンモード電圧の変動が生じている。これに対し、適用後の波形を見ると、同期ずれが解消され、コモンモード電圧の変動が小さくなっている。この結果は、本実施の形態の制御手法の有用性を説明している。

　以上説明したように、実施の形態に係る電力変換装置によれば、制御装置は、第１の一相レグの第１の接続点の端子電圧を立ち上げる時刻と、第２の一相レグの第２の接続点の端子電圧を立ち下げる時刻とによる第１の組、又は第１の接続点の端子電圧を立ち下げる時刻と第２の接続点の端子電圧を立ち上げる時刻とによる第２の組のうちの少なくとも一方の組内の時刻同士を同期させたスイッチング信号を生成する。制御装置は、端子電圧の立ち上げ時刻及び立ち下げ時刻における相電流に基づいて、上アームスイッチング素子をオン又はオフする時刻と、下アームスイッチング素子をオン又はオフする時刻とを決定する。このような制御により、中性点電位の変動を抑制することができる。これにより、デッドタイム分の同期ずれに起因する電磁ノイズを抑制することが可能となる。また、デッドタイム分の同期ずれに起因する電磁ノイズが抑制されるので、ノイズフィルタの小型化が可能になる。

　なお、本実施の形態では、電力変換装置８０がＴ型３レベルインバータの構成である場合を例示したが、この構成に限定されない。図１１から図１３に示すように、他の種類のインバータを用いて構成されていてもよい。図１１は、実施の形態の第１の変形例による回転機駆動システム１００Ａの構成を示す図である。図１２は、実施の形態の第２の変形例による回転機駆動システム１００Ｂの構成を示す図である。図１３は、実施の形態の第３の変形例による回転機駆動システム１００Ｃの構成を示す図である。

　図１１に示す回転機駆動システム１００Ａでは、図１に示す電力変換装置８０が電力変換装置８０Ａに置き替えられている。電力変換装置８０Ａでは、電力変換器１０が電力変換器１１０に置き替えられ、コンデンサ１２ａ，１２ｂがコンデンサ１２に置き替えられ、制御装置３０が制御装置１３０に置き替えられている。電力変換器１１０は、三相フルブリッジインバータと呼ばれる回路構成を有している。三相フルブリッジインバータは、２レベルインバータである。

　上記のような電力変換器１１０を備えた回転機駆動システム１００Ａであっても、上述した実施の形態の制御手法の適用が可能である。従って、制御装置１３０に、上述したスイッチング信号生成部５０の機能を組み込むことで、上述した実施の形態の効果を得ることが可能である。

　また、図１１に示す回転機駆動システム１００Ｂでは、図１に示す電力変換装置８０が電力変換装置８０Ｂに置き替えられている。電力変換装置８０Ｂでは、電力変換器１０が電力変換器２１０に置き替えられ、コンデンサ１２ａ，１２ｂがコンデンサ１２に置き替えられ、制御装置３０が制御装置２３０に置き替えられている。駆動対象である回転機２２０は、多相モータの一例である六相モータである。電力変換器２１０は、回転機２２０に対応させて、六相フルブリッジインバータが用いられている。六相フルブリッジインバータは、多相インバータの一例である。六相フルブリッジインバータは、２つの三相フルブリッジインバータが互いに並列に接続される回路構成を有している。

　上記のような電力変換器２１０を備えた回転機駆動システム１００Ｂであっても、上述した実施の形態の制御手法の適用が可能である。従って、制御装置２３０に、上述したスイッチング信号生成部５０の機能を組み込むことで、上述した実施の形態の効果を得ることが可能である。

　また、図１３に示す回転機駆動システム１００Ｃでは、図１に示す電力変換装置８０が電力変換装置８０Ｃに置き替えられている。電力変換装置８０Ｃでは、１つの電力変換器１０が、互いに並列に接続される２つの電力変換器３１０ａ，３１０ｂに置き替えられ、コンデンサ１２ａ，１２ｂがコンデンサ１２に置き替えられ、制御装置３０が制御装置３３０に置き替えられている。三相フルブリッジインバータである電力変換器３１０ａ，３１０ｂは、コンデンサ１２に対して互いに並列に接続されている。電力変換器３１０ａには、駆動対象である回転機３２０ａが接続され、電力変換器３１０ｂには、駆動対象である回転機３２０ｂが接続されている。

　上記のような電力変換器３１０ａ，３１０ｂを備えた回転機駆動システム１００Ｃであっても、上述した実施の形態の制御手法の適用が可能である。従って、制御装置３３０に、上述したスイッチング信号生成部５０の機能を組み込むことで、上述した実施の形態の効果を得ることが可能である。

　また、本実施の形態では、直流電力を交流電力に変換する変換器について言及してきたが、当該変換器に限定されるものではない。交流電力から直流電力、直流電力から直流電力、及び交流電力から交流電力に変換する電力変換器への適用も可能であり、上述した実施の形態の効果と同様の効果を得ることが可能である。

　なお、本稿には、様々な例示的な実施例が記載されているが、１つ又は複数の記載された様々な特徴、態様、及び機能は特定の実施例の適用に限られるのではなく、単独で、又は様々な組み合わせで適用可能である。従って、例示されていない無数の変形例が、本稿に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合又は省略する場合、更には、少なくとも１つの構成要素を抽出し、他の実施例の構成要素と組み合わせる場合が含まれるものとする。

　１　プロセッサ、２　記憶装置、１０，１１０，２１０，３１０ａ，３１０ｂ　電力変換器、１１　直流電源、１２，１２ａ，１２ｂ　コンデンサ、１２ｃ，１３ｅ，１４ｅ，１５ｅ　接続点、１３ａ，１３ｂ，１３ｃ，１３ｄ，１４ａ，１４ｂ，１４ｃ，１４ｄ，１５ａ，１５ｂ，１５ｃ，１５ｄ　スイッチング素子、１６　電流検出器、１７　直流母線、１８　直流母線、２０，２２０，３２０ａ，３２０ｂ　回転機、２１　角度検出器、２２　三相巻線、２４Ｕ　Ｕ相端子、２４Ｖ　Ｖ相端子、２４Ｗ　Ｗ相端子、３０，１３０，２３０，３３０　制御装置、４０　電圧指令生成部、５０　スイッチング信号生成部、５１　変動時刻決定部、５２　電流推定部、５３　スイッチング時刻演算部、５４　スイッチング信号出力部、８０，８０Ａ，８０Ｂ，８０Ｃ　電力変換装置、１００，１００Ａ，１００Ｂ，１００Ｃ　回転機駆動システム。

Claims

　直流電力を負荷への三相交流電力に変換する電力変換装置であって、
　上アームスイッチング素子と下アームスイッチング素子とが直列接続された一相レグが複数並列に接続され、前記上アームスイッチング素子と前記下アームスイッチング素子との接続点が前記負荷に接続される電力変換器と、
　前記上アームスイッチング素子及び前記下アームスイッチング素子のスイッチング動作を制御する制御装置と、
　を備え、
　前記制御装置は、第１の一相レグの前記負荷に接続される第１の接続点の端子電圧を立ち上げる立ち上げ時刻と、第２の一相レグの前記負荷に接続される第２の接続点の端子電圧を立ち下げる立ち下げ時刻とによる第１の組、又は前記第１の接続点の端子電圧を立ち下げる立ち下げ時刻と前記第２の接続点の端子電圧を立ち上げる立ち上げ時刻とによる第２の組のうちの少なくとも一方の組内の時刻同士を同期させたスイッチング信号を生成するスイッチング信号生成部を備え、
　前記スイッチング信号生成部は、前記端子電圧の立ち上げ時刻及び立ち下げ時刻における相電流に基づいて、前記上アームスイッチング素子をオン又はオフする時刻と、前記下アームスイッチング素子をオン又はオフする時刻とを決定する
　ことを特徴とする電力変換装置。
　前記スイッチング信号生成部は、過去の制御周期における前記相電流の検出値に基づいて前記端子電圧の立ち上げ時刻及び立ち下げ時刻における相電流を推定する電流推定部を備えたことを特徴とする請求項１に記載の電力変換装置。
　前記電流推定部は、少なくとも２制御周期前の前記相電流の検出値に基づいて前記端子電圧の立ち上げ時刻及び立ち下げ時刻における相電流を推定する
　ことを特徴とする請求項２に記載の電力変換装置。
　前記電流推定部は、１制御周期内で少なくとも２回検出される前記相電流の検出値に基づいて前記端子電圧の立ち上げ時刻及び立ち下げ時刻における相電流を推定する
　ことを特徴とする請求項２又は３に記載の電力変換装置。
　前記スイッチング信号生成部は、現在の制御周期における相電流の検出値、前記負荷への印加電圧及び前記相電流が流れる経路のインピーダンスに基づいて前記端子電圧の立ち上げ時刻及び立ち下げ時刻における相電流を推定する電流推定部を備えたことを特徴とする請求項１に記載の電力変換装置。
　前記電流推定部は、同一相の各レグにおいて、前記端子電圧の立ち上げ時刻における相電流と、前記端子電圧の立ち下げ時刻における相電流とを個別に推定する
　ことを特徴とする請求項２から５の何れか１項に記載の電力変換装置。
　前記スイッチング信号生成部は、スイッチング時の前記相電流の極性が正の場合は、端子電圧を低電位側に切り替えるスイッチング素子のオフ時刻及び高電位側に切り替えるスイッチング素子のオン時刻をデッドタイム分早め、スイッチング時の前記相電流の極性が負の場合は端子電圧を高電位側に切り替えるスイッチング素子のオフ時刻及び低電位側に切り替えるスイッチング素子のオン時刻をデッドタイム分早めるスイッチング時刻演算部を備えたことを特徴とする請求項１から６の何れか１項に記載の電力変換装置。
　前記スイッチング信号生成部は、１制御周期内で、前記端子電圧を立ち下がり、立ち上がりの順で変化させる全ての相のロー状態の時間の和と、前記端子電圧が立ち上がり、立ち下がりの順で切り替わる全ての相のハイ状態の時間の和とが、同じになるように前記スイッチング信号を決定する
　ことを特徴とする請求項１から７の何れか１項に記載の電力変換装置。
　前記負荷は回転機であり、
　請求項１から８の何れか１項に記載の電力変換装置を備え、
　前記回転機が前記電力変換装置から供給される電力によって駆動される
　回転機駆動システム。