CN1242114A - 脉冲宽度调制变换器 - Google Patents

Abstract

一种脉冲宽度调制变换器包括电源电流检测器(9)、电流指令产生器(7)、电流控制器(6)和主电路电源控部分(8),电流控制器由将线电流测量结果与线电流指令值比较的比较器(17,18,19)和逻辑电路(10)组成,逻辑电路根据比较结果并利用时序信号产生开关指令信号(PU,PV,PW),以使开关电源器件(Q1－Q6)在减小线电流测量结果与线电流指令值间差值的方向上选择地开与关,不需要已有技术的电流误差放大器增益调节并且成本低。

Description

脉冲宽度调制变换器

本发明涉及到一种脉冲宽度调制变换器(以后简称为PWM变换器)，尤其是涉及到一种用于变换三相交流电(AC)到直流电(DC)的PWM变换器。

最近几年，PWM变换器已经广泛地用于从一个交流电源到直流电源或者从直流电源到交流电源的两个方向上传输与接收电能的目的。

PWM变换器还经常用于减小AC电源的电流与电压的相位差，即，用来改进功率因数的目的，以及用于抑制一个AC电源的电流失真，即，减少该电源的高次谐波。

现在将参照图14到17描述一种典型常规的PWM变换器系统。

在图14中，假设滤波电容器60的正端与负端之间的电压高于三相AC电源1的一个相电压的最大值。首先，在一个电流指令产生器7中，从三相AC电源1提供的三相AC电流波形的一个相位信息值θ以及幅度指令值ip被设置，并且根据这些信息值，电流指令产生器7产生要从三相AC电源1输入的各个线电流指令：这些是第一线电流指令iTU，第二线电流指令iTV，和第三线电流指令iTW。

接下来，一个电源电流检测器9检测从三相AC电源1输出的三个线电流的两个线电流而剩下的一个线电流由检测的两个线电流求和再取反得到，并且获得的三线电流被输出为第一线电流测量结果iFU，第二线电流测量结果iFV，和第三线电流测量结果iFW。应该注意这个电源电流检测器9还可以构造成用来检测三相AC电源1的三个线电流，输出这些第一线电流测量结果iFU，第二线电流测量结果iFV，和第三线电流测量结果iFW。

接下来，一个电流控制器106接收这些第一线电流指令iTU，第二线电流指令iTV，和第三线电流指令iTW，并且第一线电流测量结果iFU、第二线电流测量结果iFV、和第三线电流测量结果iFW被分别比较，并且产生第一开关指令信号PU、第二开关指令信号PV和第三开关指令信号PW，他们控制以致于使第一线电流指令iTU与第一线电流测量结果iFU、第二线电流指令iTV与第二线电流测量结果iFV、以及第三线电流指令iTW与第三线电流测量结果iFW分别地彼此尽可能接近一致。

接下来，一个主电路电源控制部分8包括一个滤波电容器60和一个具有三相桥型结构的开关电源器件组。该开关电源器件组包括：一个连接到滤波电容器60的正端用于控制第一线电流IU的第一开关电源器件Q1，连接到滤波电容器60的正端用于控制第二线电流IV的第二开关电源器件Q2，连接到滤波电容器60的正端用于控制第三线电流IW的第三开关电源器件Q3，连接到滤波电容器60的负端用于将第一线电流IU提供给三相AC电源1的第四开关电源器件Q4，连接到滤波电容器60的负端用于控制第二线电流IV的第五开关电源器件Q5，连接到滤波电容器60的负端用于控制第三线电流IW的第六开关电源器件Q6，在这里每个开关电源器件都有一个并联的回流二极管。

根据这种结构，第一开关电源器件Q1与第四开关电源器件Q4中的任何一个响应于第一开关指令信号PU转变到开，第二开关电源器件Q2与第五开关电源器件Q5中的任何一个响应于第二开关指令信号PV转变到开，以及第三开关电源器件Q3与第六开关电源器件Q6中的任何一个响应于第三开关指令信号PW转变到开。

这个描述现在给定假设一种这样的安排，当第一开关指令信号PU是L低电平时，第一开关电源器件Q1就转变到开，而当第一开关指令信号PU是H高电平时，第四开关电源器件Q4就转变到开，以及当第二开关指令信号PV是L低电平时，第二开关电源器件Q2就转变到开，而当第二开关指令信号PV是H高电平时，第五开关电源器件Q5就转变到开，并且当第三开关指令信号PW是L低电平时，第三开关电源器件Q3就转变到开，而当第三开关指令信号PW是H高电平时，第六开关电源器件Q6就转变到开。

在滤波电容器60的正端与负端之间的电压变得低于三相AC电源1的最大值的情况，该三相AC电源电压由开关电源器件组Q1到Q6的回流二极管整流。

图15显示一种包括在图14所示常规PWM变换系统中的电流变换器106的常规结构。还有，图16A到16E显示图15的操作。

在电流变换器106中，第一、第二和第三线电流指令iTU，iTV，iTW以及第一、第二和第三线电流测量结果iFU，iFV，iFW按减法单元117，118与119的方式分别相减以致于获得第一、第二和第三线电流误差信号iEU，iEV，和iEW。第一、第二和第三线电流误差信号iEU，iEV，和iEW分别输入到第一、第二和第三线电流误差放大器120，121，和122以便输出要输送到一个三相PWM信号产生器部分139的第一、第二和第三线电压指令信号VU，VV，和VW。对于每个电流误差放大器102到122，一种通常采用的PI(比例/积分)类型放大器如图17中所示，并且它的增益特性通过下面方程式获得：

G＝R2×(R3×C1×S)/[R1×{(R2×R3)×C1×S+1}]

三相PWM信号产生器部分139包括第一、第二和第三比较器123，124与125和一个产生三角波信号SC的三角波发生器126，这个三角波信号SC将输入到第一、第二和第三比较器123，124与125的负端。第一、第二和第三比较器123，124与125在它们的正输入端接收第一、第二和第三线电压指令信号VU，VV，和VW并且分别将电压指令信号VU，VV，和VW与三角波信号SC比较，因此而产生第一，第二，和第三开关指令信号PU，PV，和PW。

在这种结构中，假设，当电压指令信号VU，VV，和VW分别地大于三角波信号SC时，第一、第二和第三比较器123，124与125就产生H高电平，在这个期间，当它们小于三角波信号SC时，第一、第二和第三比较器123，124与125就产生L低电平。

图16A到16E显示图15中电流控制器106的操作，注意这里显示的操作是用于第一、第二和第三线电流指令iTU，iTV，iTW是三相正弦波的情况。

在图15与图16A到16E中，考虑电流误差放大器120到122的增益，可以看到，电流误差放大器的增益越大，线电流指令与线电流测量结果越彼此接近并且线电流误差可以变小，以改进对应于线电流指令的线电流测量结果的响应特性。

然而，关于上述常规的结构，例如因为由电抗线圈59引起的相位滞后，电流误差放大器的相位滞后，以及在三相PWM信号产生器部分139的滞后时间延迟，如果电流误差放大器的增益做的太大，就产生震荡现象。因此，正常地选择是使电流误差放大器的增益值在不发生震荡的范围尽可能的大。每个电流误差放大器的增益值在设计阶段，从三相AC电源1，电感线圈59，电源电流检测器9，电流控制器6以及主电路电源控制器8等的特性来看，通过研究电流控制环路的环路传输功能来确定。在该增益的确定中，必须降低增益到一个即使最坏情况下也不发生震荡的程度，重视这些特性与温度特性的制造变化。确定这个增益的任务需要在设计中与在现场做大量的工作以及在制造与现场中需要相当大的努力。

还有，因为最佳的电流误差放大器增益根据DC电压来变化，所以一个系统必须制造成增益是可变的。

接下来，还有一个问题，因为三角波发生器的偏差与/或漂移以及电流控制误差放大器本身在电流控制误差与/或限制动态漂移的范围具有相反的影响，所以需要运算放大器以致于这些元件的偏差和漂移小一些，并且在一些情况下一种偏差的调整操作在制造过程中是必须的，这就增加了成本。

注意，尽管图15是一个用模拟电路实现的电流控制器106常规例子，但是第一、第二和第三线电流测量结果iFU，iFV，iFW能够变换到数字数据并且同样的结构可以用数字电路如微计算机来实现。即使在这种情况下，电流误差放大器的增益值必须从考虑三相AC电源、电源电流检测器、电流控制器以及主电路电源控制器等的特性，通过研究电流控制环路的环路传输功能来确定，并且这个任务与由模拟电路实现的情况相同。

此外，当电流误差放大器采用数字电路如一个微计算机来实现时，因为电流误差放大器本身的偏差与漂移是数字的计算，所以它们能够被消除。然而，相位滞后变得较大同样计算处理时间增加并且这将趋向促进震荡。结果在这个问题中增益不能够增加并且也没有使处理时间很短，这就需要使用微计算机或其他非常快的计算处理能力的装置，这将是所不希望的花费。

还有关于用来变换第一、第二和第三线电流测量结果iFU，iFV，iFW到数字数据的A/D变换器，相位滞后随变换时间变长而增加，这就容易引起震荡。结果增益不能够增加并且也没有使处理时间很短，这就需要使用非常快的变换能力的A/D变换器，这是价格贵的。还有，在A/D变换器中的偏差与漂移不利地影响电流控制误差并且限制了动态范围，因此A/D变换器必须选择具有非常小偏差与漂移的，导致成本高的问题。

因此，已经研究出的本发明是为了解决常规系统中固有的问题，并且本发明一个基本的目的是提供一种价格低廉的PWM变换器，根本不需要调整增益，以及具有与线电流指令相对应的很好的线电流测量结果响应特性。

为了达到这个目的，根据本发明的第一个方面，一种PWM变换器包括：一个用来检测三相AC电源的第一、第二与第三线电流并且产生第一、第二与第三线电流测量结果的电源电流检测器；一个用来产生第一、第二与第三线电流指令值的电流指令产生器；一个主电路电源控部分，其包括用于控制第一、第二与第三线电流的开关电源装置；以及一个电流控制器，该电流控制器包括第一、第二与第三比较器，它们分别地将第一、第二与第三线电流测量结果与第一、第二与第三线电流指令值比较以便输出第一、第二与第三线电流比较结果，并且该电流控制器包括一个逻辑电路，它根据第一、第二与第三线电流比较结果而产生的第一、第二与第三开关指令信号，以一种致使第一、第二与第三线电流测量结果分别接近地符合第一、第二与第三线电流指令值这样的方式来切换开关电源装置的开与关。

在这种安排中，电流控制器还包括一个时序信号产生器，其产生一个要提供给逻辑电路的周期的状态更新时序信号，以便在根据状态更新时序信号线电流比较结果改变的时刻，逻辑电路确定用于设置开关电源的开与关的开关指令信号。

当第一、第二与第三线电流测量结果分别大于第一、第二与第三线电流指令值时，第一、第二与第三比较器就输出一个第一电平的线电流比较结果，而当第一、第二与第三线电流测量结果分别小于第一、第二与第三线电流指令值时就输出一个第二电平的线电流比较结果，而其中所述开关电源装置由第一、第二、第三、第四、第五和第六开关电源器件组成，所以逻辑电路确定分别用来将第一、第二、第三、第四、第五和第六开关电源器件设置于开与关状态的开关指令信号的电平。

根据这种结构，在改变第一、第二和第三线电流比较结果的时刻以及状态改变的时刻，在减小各个线电流指令与线电流检测结果之间差距的方向上，通过重复确定第一、第二、第三、第四、第五和第六开关电源器件的各自开或关状态的简单操作，三相AC电源的线电流可以使其接近各个线电流指令信号并且因此线电流误差可以减小。

采用本发明的这种PWM变换器，该结构没有电流误差放大器，所以涉及电流误差放大器的增益调节的问题基本上得到解决并且根本不需要增益调节。

此外，即使在三相AC电源，电源电流检测器，电流控制器或者主电路电源控制部分的特性与规格有一些变化，线电流误差也总是保持到最小，并且即使在特性制造的变化或者温度特性等面前，线电流误差也总是保持到最小以便能够提供非常好的电流控制响应而没有震荡的风险。

还有，除了第一、第二和第三比较器以外，根据本发明的一个PWM变换器中的电流控制器能够完全用简单的数字电路构成，而数字电路构成的这部分没有偏差或漂移的风险并且成本低。

根据本发明的第二方面，该逻辑电路被设置成适合于确定开关指令信号致使，

在所述状态更新时刻，当第一线电流比较结果具有一个第一电平而第二线电流比较结果具有一个第二电平以及第三线电流比较结果具有一个第二电平时，第二、第三和第四开关电源器件切换到关状态而第一、第五和第六开关电源器件切换到开状态，然后在从第二线电流比较结果变成第一电平的时间-点到下一个状态更新时序的时间-点的后续周期，第五开关电源器件切换到关状态而第二开关电源器件切换到开状态，然后在从第三线电流比较结果变成第一电平的时间-点到下一个状态更新时序的时间-点的后续周期，第六开关电源器件切换到关状态而第三开关电源器件切换到开状态；以及

在所述状态更新时刻，当第一线电流比较结果具有一个第二电平而第二线电流比较结果具有一个第一电平以及第三线电流比较结果具有一个第二电平时，第一、第三和第五开关电源器件切换到关状态而第二、第四和第六开关电源器件切换到开状态，然后在从第一线电流比较结果变成第一电平的时间-点到下一个状态更新时序的时间-点的后续周期，第四开关电源器件切换到关状态而第一开关电源器件切换到开状态，然后在从第三线电流比较结果变成第一电平的时间-点到下一个状态更新时序的时间-点的后续周期，第六开关电源器件切换到关状态而第三开关电源器件切换到开状态；以及

在所述状态更新时刻，当第一线电流比较结果具有一个第二电平而第二线电流比较结果具有一个第二电平以及第三线电流比较结果具有一个第一电平时，第一、第二和第六开关电源器件切换到关状态而第三、第四和第五开关电源器件切换到开状态，然后在从第一线电流比较结果变成第一电平的时间-点到下一个状态更新时序的时间-点的后续周期，第四开关电源器件切换到关状态而第一开关电源器件切换到开状态，然后在从第二线电流比较结果变成第一电平的时间-点到下一个状态更新时序的时间-点的后续周期，第五开关电源器件切换到关状态而第二开关电源器件切换到开状态；以及

在所述状态更新时刻，当第一线电流比较结果具有一个第二电平而第二线电流比较结果具有一个第一电平以及第三线电流比较结果具有一个第一电平时，第一、第五和第六开关电源器件切换到关状态而第二、第三和第四开关电源器件切换到开状态，然后在从第二线电流比较结果变成第二电平的时间-点到下一个状态更新时序的时间-点的后续周期，第二开关电源器件切换到关状态而第五开关电源器件切换到开状态，然后在从第三线电流比较结果变成第二电平的时间-点到下一个状态更新时序的时间-点的后续周期，第三开关电源器件切换到关状态而第六开关电源器件切换到开状态；以及

在所述状态更新时刻，当第一线电流比较结果具有一个第一电平而第二线电流比较结果具有一个第二电平以及第三线电流比较结果具有一个第一电平时，第二、第四和第六开关电源器件切换到关状态而第一、第三和第五开关电源器件切换到开状态，然后在从第一线电流比较结果变成第二电平的时间-点到下一个状态更新时序的时间-点的后续周期，第一开关电源器件切换到关状态而第四开关电源器件切换到开状态，然后在从第三线电流比较结果变成第二电平的时间-点到下一个状态更新时序的时间-点的后续周期，第三开关电源器件切换到关状态而第六开关电源器件切换到开状态；以及

在所述状态更新时刻，当第一线电流比较结果具有一个第一电平而第二线电流比较结果具有一个第一电平以及第三线电流比较结果具有一个第二电平时，第三，第四和第五开关电源器件切换到关状态而第一，第二和第六开关电源器件切换到开状态，然后在后续周期从第一线电流比较结果变成第二电平的时间-点到下一个状态更新时序的时间-点，第一开关电源器件切换到关状态而第四开关电源器件切换到开状态，然后在后续周期从第二线电流比较结果变成第二电平的时间-点到下一个状态更新时序的时间-点，第二开关电源器件切换到关状态而第五开关电源器件切换到开状态。

根据本发明的第三方面，该逻辑电路被设置为适合于确定开关指令信号以致使：

在所述状态更新时刻，当第一线电流比较结果具有一个第一电平而第二线电流比较结果具有一个第二电平以及第三线电流比较结果具有一个第二电平时，第二、第三和第四开关电源器件切换到关状态而第一、第五和第六开关电源器件切换到开状态，并且当第二线电流比较结果在第三线电流比较结果之前变成第一电平时，第五开关电源器件切换到关状态而第二开关电源器件切换到开状态，该状态保持到第三线电流比较结果变成第一电平的时间-点，然后在从第三线电流比较结果变成第一电平的时间-点到下一个状态更新时序的时间-点的后续周期，第一、第二和第三开关电源器件切换到关状态而第四、第五和第六开关电源器件切换到开状态，然而当第三线电流比较结果在第二线电流比较结果之前变成第一电平时，第六开关电源器件切换到关状态而第三开关电源器件切换到开状态，该状态保持到第二线电流比较结果变成第一电平的时间-点，然后在从第二线电流比较结果变成第一电平的时间-点到下一个状态更新时序的时间-点的后续周期，第一、第二和第三开关电源器件切换到关状态而第四、第五和第六开关电源器件切换到开状态；以及

在所述状态更新时刻，当第一线电流比较结果具有一个第二电平而第二线电流比较结果具有一个第一电平以及第三线电流比较结果具有一个第二电平时，第一、第三和第五开关电源器件切换到关状态而第二、第四和第六开关电源器件切换到开状态，并且当第三线电流比较结果在第一线电流比较结果之前变成第一电平时，第六开关电源器件切换到关状态而第三开关电源器件切换到开状态，该状态保持到第一线电流比较结果变成第一电平的时间-点，然后在从第一线电流比较结果变成第一电平的时间-点到下一个状态更新时序的时间-点的后续周期，第一、第二和第三开关电源器件切换到关状态而第四、第五和第六开关电源器件切换到开状态，然而当第一线电流比较结果在第三线电流比较结果之前变成第一电平时，第四开关电源器件切换到关状态而第一开关电源器件切换到开状态，该状态保持到第三线电流比较结果变成第一电平的时间-点，然后在从第三线电流比较结果变成第一电平的时间-点到下一个状态更新时序的时间-点的后续周期，第一、第二和第三开关电源器件切换到关状态而第四、第五和第六开关电源器件切换到开状态；以及

在所述状态更新时刻，当第一线电流比较结果具有一个第二电平而第二线电流比较结果具有一个第二电平以及第三线电流比较结果具有一个第一电平时，第一、第二和第六开关电源器件切换到关状态而第三、第四和第五开关电源器件切换到开状态，并且当第一线电流比较结果在第二线电流比较结果之前变成第一电平时，第四开关电源器件切换到关状态而第一开关电源器件切换到开状态，该状态保持到第二线电流比较结果变成第一电平的时间-点，然后在周期从第二线电流比较结果变成第一电平的时间-点到下一个状态更新时序的时间-点的后续周期，第一、第二和第三开关电源器件切换到关状态而第四、第五和第六开关电源器件切换到开状态，然而当第二线电流比较结果在第一线电流比较结果之前变成第一电平时，第五开关电源器件切换到关状态而第二开关电源器件切换到开状态，该状态保持到第一线电流比较结果变成第一电平的时间-点，然后在从第一线电流比较结果变成第一电平的时间-点到下一个状态更新时序的时间-点的后续周期，第一、第二和第三开关电源器件切换到关状态而第四、第五和第六开关电源器件切换到开状态；以及

在所述状态更新时刻，当第一线电流比较结果具有一个第二电平而第二线电流比较结果具有一个第一电平以及第三线电流比较结果具有一个第一电平时，第一、第五和第六开关电源器件切换到关状态而第二、第三和第四开关电源器件切换到开状态，并且当第二线电流比较结果在第三线电流比较结果之前变成第二电平时，第二开关电源器件切换到关状态而第五开关电源器件切换到开状态，该状态保持到第三线电流比较结果变成第二电平的时间一点，然后在从第三线电流比较结果变成第二电平的时间-点到下一个状态更新时序的时间-点的后续周期，第四、第五和第六开关电源器件切换到关状态而第一、第二和第三开关电源器件切换到开状态，然而当第三线电流比较结果在第二线电流比较结果之前变成第二电平时，第三开关电源器件切换到关状态而第六开关电源器件切换到开状态，该状态保持到第二线电流比较结果变成第二电平的时间-点，然后在从第二线电流比较结果变成第二电平的时间-点到下一个状态更新时序的时间-点的后续周期，第四、第五和第六开关电源器件切换到关状态而第一、第二和第三开关电源器件切换到开状态；以及

在所述状态更新时刻，当第一线电流比较结果具有一个第一电平而第二线电流比较结果具有一个第二电平以及第三线电流比较结果具有一个第一电平时，第二，第四和第六开关电源器件切换到关状态而第一，第三和第五开关电源器件切换到开状态，并且当第三线电流比较结果在第一线电流比较结果之前变成第二电平时，第三开关电源器件切换到关状态而第六开关电源器件切换到开状态，该状态保持到第一线电流比较结果变成第二电平的时间-点，然后在从第一线电流比较结果变成第二电平的时间-点到下一个状态更新时序的时间-点的后续周期，第四、第五和第六开关电源器件切换到关状态而第一、第二和第三开关电源器件切换到开状态，然而当第一线电流比较结果在第三线电流比较结果之前变成第二电平时，第一开关电源器件切换到关状态而第四开关电源器件切换到开状态，该状态保持到第三线电流比较结果变成第二电平的时间-点，然后在从第三线电流比较结果变成第二电平的时间-点到下一个状态更新时序的时间-点的后续周期，第四、第五和第六开关电源器件切换到关状态而第一、第二和第三开关电源器件切换到开状态；以及

在所述状态更新时刻，当第一线电流比较结果具有一个第一电平而第二线电流比较结果具有一个第一电平以及第三线电流比较结果具有一个第二电平时，第三、第四和第五开关电源器件切换到关状态而第一、第二和第六开关电源器件切换到开状态，并且当第二线电流比较结果在第一线电流比较结果之前变成第二电平时，第二开关电源器件切换到关状态而第五开关电源器件切换到开状态，该状态保持到第一线电流比较结果变成第二电平的时间-点，然后在从第一线电流比较结果变成第二电平的时间-点到下一个状态更新时序的时间-点的后续周期，第四、第五和第六开关电源器件切换到关状态而第一、第二和第三开关电源器件切换到开状态，然而当第一线电流比较结果在第二线电流比较结果之前变成第二电平时，第一开关电源器件切换到关状态而第四开关电源器件切换到开状态，该状态保持到第二线电流比较结果变成第二电平的时间-点，然后在从第二线电流比较结果变成第二电平的时间-点到下一个状态更新时序的时间-点的后续周期，第四、第五和第六开关电源器件切换到关状态而第一、第二和第三开关电源器件切换到开状态。

根据本发明的第四个方面，第一、第二和第三比较器适合于周期地分别比较第一、第二和第三线电流指令值和第一、第二和第三线电流测量结果，并且电流控制器还包括分别互连在第一、第二和第三比较器和逻辑电路之间的第一、第二和第三双读逻辑电路，并且该逻辑电路被设置成致使，在第一、第二和第三线电流测量结果分别至少连续两次地大于第一、第二和第三线电流指令值的情况下，第一、第二和第三比较器分别输出一个第一电平的第一、第二和第三比较结果，反之，在第一、第二和第三线电流测量结果分别至少连续两次地小于第一、第二和第三线电流指令值的情况下，第一、第二和第三比较器分别输出一个第二电平的第一、第二和第三比较结果。

根据这种设置，在比较器装置的输出信号上叠加的噪声可以被消除以及即使在遭受噪声发生的情况下，三相AC电源的线电流能够控制以便精确地与第一、第二和第三线电流指令一致。

根据本发明的第五个方面，该逻辑电路还包括根据预定规则将要被馈送到主电路功率控制部分的开关指令信号延迟预定的时间的第一、第二和第三延时单元。

根据这种设置，该延时装置在改变第一、第二和第三线电流比较结果的时刻，输出按预定时间延时的第一、第二、第三、第四、第五和第六开关电源器件的开关指令信号，所以三相AC电源的线电流可以使其非常接近地与线电流指令一致。

根据本发明的第六个方面，电流指令产生器产生第一、第二和第三线电流指令，从三相AC电源的中点看，每个电流指令由相对于每个相电压的一个同相正弦波或者反相位正弦波组成。

根据这种结构，在相电压与线电流之间的相位差的减小，即功率因数的改进能够获得，并且因为每个线电流能够被控制为一个正弦波，所以线电流的失真可以被抑制，即电源的高次谐波可以减小。

因此，大家可以看到，在根据本发明的PWM变换器中，在改变第一、第二和第三线电流比较结果的时刻以及状态改变的时刻，在减小各个线电流指令与线电流检测结果之间差距的方向上，通过重复确定第一、第二、第三、第四、第五和第六开关电源器件的各自开或关状态的简单操作，三相AC电源的线电流可以被形成接近各自线电流指令信号并且因此线电流误差可以减小。

采用本发明的这种PWM变换器，该结构没有电流误差放大器，所以涉及一个电流误差放大器的增益调节的问题基本上被解决并且根本不需要增益调节。

此外，即使在电抗线圈，电源电流检测器，电流控制器，或者主电路电源控制部分的特性与规格有一些变化，线电流误差总能够保持到最小，并且即使存在性能与温度特性等制造方面的变化，线电流误差总能保持到最小，所以能够拥有非常好的电流控制响应并且不存在振荡的风险。

还有，即使DC电压变化，也不需要调节增益并且操作总是在保持线电流误差最小的情况下进行。

还有，除了第一、第二和第三比较器以外，根据本发明的一个PWM变换器中的电流控制器能够完全用简单的数字电路构成，而数字电路构成的这部分没有偏差或漂移的风险并且成本低。

图1是一个根据本发明的一个PWM变换器的方框图；

图2是一个根据图1实施例的一个电流控制器的方框图；

图3是一个在本发明第一实施例中使用的一个逻辑电路的真值表；

图4是一个第一实施例的逻辑电路的方框图；

图5是在图2的逻辑电路中一个时序分配单元的时序图；

图6A，6B和6C是对图1和图2的操作进行解释的说明视图；

图7是显示图2中所示比较器单元结构的电路图；

图8是根据本发明第二实施例的一个逻辑电路的方框图；

图9是在本发明第二实施例中使用的一个逻辑电路的真值表；

图10是根据本发明第三实施例的一个电流控制器的方框图；

图11是显示图10中的一个双读逻辑电路结构的方框图；

图12是根据本发明第四实施例的一个逻辑电路的方框图；

图13A，13B和13C是根据本发明第四实施例显示电流控制器与延时开关指令信号的延时单元的操作的说明视图；

图14是一个典型的常规PWM变换器的方框图；

图15是一个图14的常规电流控制器的方框图；

图16A，16B，16C，16D和16E是显示常规电流控制器的操作的时序图；以及

图17是一个常规电流误差放大器的电路图。

应注意到，在本发明中，因为所提实施例的基本结构与常规的类似，所以全部附图相同的部分用相同的参考编号标明。

下面参照附图描述本发明的实施例。[实施例1]

图1示出了根据本发明第一实施例的一个PWM变换器系统的结构。在图1中，该PWM变换器系统包括：一个用来检测三相AC电源1输出的线电流的电源电流检测器9，一个用根据三相AC电源1要提供的线电流指令而产生线电流指令的电流指令产生器7，以及一个电流控制器6，它用于将由电流指令产生器7产生的线电流指令与由电源电流检测器9提供的电流检测结果比较以便控制一个主电路电源控制部分8。

当包括在主电路电源控制部分8中滤波电容60的正端与负端之间的电压大于三相AC电源1的一个相位电压的最大值时，根据三相AC电源1要提供的三相AC电流波形的一个相位信息值θ和一个幅度指令值ip在电流指令产生器7中被设置，然后根据这些信息值，电流指令产生器7产生根据三相AC电源1要提供的线电流指令，即，第一线电流指令iTU，第二线电流指令iTV，和第三线电流指令iTW，这些线电流指令被馈送到电流控制器6。

电源电流检测器9检测从三相AC电源1输出的三个线电流IU，IV和IW中的任意两个，然后剩下的一线电流是通过取被检测的两线电流之和并反向他们的符号获得。因此，电源电流检测器9输出这些检测的三线电流作为第一线电流测量结果iFU，第二线电流测量结果iFV，和第三线电流测量结果iFW。应该注意这个电源电流检测器9还可以构造成用来在相同的时间段检测三相AC电源1的三个线电流，并且输出这些值为第一线电流测量结果iFU，第二线电流测量结果iFV，和第三线电流测量结果iFW。

接着，电流控制器6接收这些来自电流指令产生器7的第一线电流指令iTU、第二线电流指令iTV、以及第三线电流指令iTW和来自电流控制器6的第一线电流测量结果iFU、第二线电流测量结果iFV、以及第三线电流测量结果iFW，在它们之间分别比较，然后产生第一开关指令信号PU、第二开关指令信号PV和第三开关指令信号PW，以致于第一线电流指令iTU与第一线电流测量结果iFU、第二线电流指令iTV与第二线电流测量结果iFV、以及第三线电流指令iTW与第三线电流测量结果iFW是分别彼此尽可能接近的一致。

电流控制器6的操作将在后面详细描述。

接下来，具有一个滤波电容器60的主电路电源控制部分8还包括一个具有三相桥型结构的主电路开关电源器件组，该结构包括：一个具有其集电极连接到滤波电容器60的正端用于控制第一线电流IU的第一开关电源器件Q1，一个具有其集电极连接到滤波电容器60的正端用于控制第二线电流IV的第二开关电源器件Q2，一个具有其集电极连接到滤波电容器60的正端用于控制第三线电流IW的第三开关电源器件Q3，一个具有其发射极连接到滤波电容器60的负端用于将第一线电流IU提供给三相AC电源1的第四开关电源器件Q4，一个具有其发射极连接到滤波电容器60的负端用于控制第二线电流IV的第五开关电源器件Q5，一个具有其发射极连接到滤波电容器60的负端用于控制第三线电流IW的第六开关电源器件Q6，在这里开关电源器件Q1到Q6分别具有并联的回流二极管D1到D6，并且第一到第三开关电源器件Q1到Q3的发射极分别并联连接到第四到第六开关电源器件Q4到Q6的集电极。

该主电路电源控制部分8还包括一个具有基极激励单元4a的基极激励部分4和一个具有逻辑反向单元5a的逻辑反向部分5。因此，第一、第二和第三开关指令信号PU、PV和PW经过基极激励部分4从电流控制器6分别提供给第一、第二和第三开关电源器件Q1、Q2和Q3的基极，同时第一、第二和第三开关指令信号PU、PV和PW还经过逻辑反向部分5和基极激励部分4分别提供给第四、第五和第六开关电源器件Q4、Q5和Q6的基极。

根据这种结构，第一开关电源器件Q1与第四开关电源器件Q4中的任何一个响应第一开关指令信号PU被选择地转变到开，第二开关电源器件Q2与第五开关电源器件Q5中的任何一个响应第二开关指令信号PV被选择地转变到开，以及第三开关电源器件Q3与第六开关电源器件Q6中的任何一个响应第三开关指令信号PW被选择地转变到开。

在这个实施例中，该描述给出假设这样的一种结构，当第一开关指令信号PU是L低电平时，第一开关电源器件Q1就转变到开，而当第一开关指令信号PU是H高电平时，第四开关电源器件Q4就转变到开，以及当第二开关指令信号PV是L低电平时，第二开关电源器件Q2就转变到开，而当第二开关指令信号PV是H高电平时，第五开关电源器件Q5就转变到开，并且当第三开关指令信号PW是L低电平时，第三开关电源器件Q3就转变到开，而当第三开关指令信号PW是H高电平时，第六开关电源器件Q6就转变到开。

其间，在滤波电容器60的正端与负端之间的电压变得低于三相AC电源1的相电压的最大值的情况下，三相AC电源电压由主电路电源控制部分8中开关电源器件组的回流二极管D1到D6来整流。

图2显示一个根据图1所示本发明的第一实施例包含在PWM变换器中电流控制器6的结构示意图。

在图2中，参考编号17、18和19表示第一、第二和第三比较器，它们分别在各自的反向输入端接收第一、第二与第三线电流指令iTU、iTV、iTW以及在各自的非反向输入端接收第一、第二与第三线电流测量结果iFU、iFV、iFW，所以线电流指令与线电流测量结果分别彼此比较，然后比较器产生加给一个逻辑电路10的第一、第二与第三线电流比较结果HU，HV和HW。

为了方便，在后续的描述中，假设当线电流测量结果大于线电流指令的值时线电流比较结果HU、HV和HW是H高电平，而当线电流测量结果小于线电流指令的值时线电流比较结果HU、HV和HW是L低电平。

那么，该逻辑电路10接收来自比较器的第一、第二和第三线电流比较结果HU、HV和HW并且还接收来自一个时序信号产生器11的状态更新时序信号CLK10和系统时钟信号CLK1，然后输出第一、第二和第三开关指令信号PU、PV和PW用于指示开关电源器件Q1、Q2、Q3、Q4、Q5以及Q6的开与关。

在逻辑电路10中，首先在状态更新时序信号CLK10的上升沿时刻，该状态更新依照第一、第二与第三线电流比较结果HU、HV和HW的电平来执行，因而产生第一、第二与第三开关指令信号PU、PV和PW。然后响应第一、第二与第三线电流比较结果HU、HV和HW信号电平的变化，第一、第二与第三开指令信号PU、PV和PW被改变。

逻辑电路10的真值表显示在图3中并且在下面将描述阅读图3的方法。

在图3中，状态编号(A00，AX1，AX2，A00，AY1，AY2，B00，BX1…CLR)表示逻辑电路10的输入/输出状态，这里状态更新时序信号CLK10的一个符号“↑”表示状态更新时序信号CLK10的一个前沿时刻而符号“◆”表示一个稳定状态H高电平或者L低电平。

线电流比较结果HU、HV和HW的符号“*”表示不必管其状态，即该操作即不会受H高电平也不会受L低电平的影响，其中H表示H高电平和L表示L低电平。一个复位信号RESET，其通常是L低电平，被输入到逻辑电路10用于逻辑电路10的初始化，并且当复位信号是H高电平时，逻辑电路10立即被初始化。

接下来，参照图3描述逻辑电路10的操作。首先，当状态更新时序信号CLK10上升时(即，当前沿输入到逻辑电路10时)，逻辑电路10的输入/输出状态转变到八个状态中的一个：状态编号A00，B00，C00，D00，E00，F00，G00，H00取决于第一、第二与第三线电流比较结果HU、HV和HW在这一点上的电平。

参考状态编号的第一位，有八个分支AˉH，并且为了描述方便，状态编号的三位阿拉伯数字符号将从左开始称为第一位、第二位和第三位。

首先，将描述当状态转变发生在状态号为A00，B00，C00，D00，E00，F00中的任何一个时的情况。

当转变发生上述六种状态的任何一个时，在状态更新时序信号CLK10的上升沿时刻观察第一、第二与第三线电流比较结果HU、HV和HW之间具有相同信号电平的两个信号，根据这两个具有相同电平的信号的哪一个首先改变使后续的操作不同。即，观察状态编号的第二位，那里存在两个由X和Y表示的分支。

例如，在状态编号A00的情况下，如果第二线电流比较结果HV首先变化(H到L)，一个转变发生到状态编号AX1，而如果第三线电流比较结果HW首先变化(H到L)，一个转变发生到状态编号AY1。随后，如果在第一、第二与第三线电流比较结果HU、HV和HW之间，在状态更新时序信号CLK10的上升沿时刻，在相同信号电平的两个信号中剩余的一个变化，该变化不是第一个改变，一个转变则发生在具有状态2的状态编号的第三位上，剩下的第一位和第二位如同以前一样。

例如，从状态编号AX1，转变发生到AX2，并且如果状态编号是AY1，转变就发生到AY2。而后，这种状态被保持直到状态更新时序信号CLK10的下一个上升沿时刻。

最后，将描述在状态更新时序信号CLK10的上升沿时刻对状态编号G00或H00的转变。在这些情况中，这个条件被保持直到状态更新时序信号CLK10的下一个上升沿的输入，以致于第一、第二和第三开关指令信号PU、PV和PW继续被输出。

下面根据图3所示的真值表描述逻辑电路10的操作。

首先，将描述在状态更新时序信号CLK10的上升沿时刻的操作。

逻辑电路10在状态更新时序信号CLK10的上升沿时刻读取第一、第二和第三线电流比较结果HU、HV和HW，然后确定要从逻辑电路10输出的开关指令PU、PV和PW的信号电平以致于第一、第二与第三线电流测量结果iFU、iFV和iFW在这个时刻以接近各自第一、第二与第三线电流指令iTU、iTV和iTW的方向变化，换句话讲，这样一种方向以致使iFU、iFV和iFW与线电流测量结果iTU、iTV和iTW一致。开关指令PU、PV和PW信号电平的这些结果分别通过变换线电流比较结果HU、HV和HW获得的。例如，如果HU是H高电平，PU被确定是L低电平而如果HU是L低电平，则PU被确定是H高电平。这同样适合于PV与PW。

接下来，下面将描述在一个状态更新时序信号CLK10的上升沿时刻之后到状态更新时序信号CLK10的后来上升沿的下一个时刻逻辑电路10的操作。

在这个期间的操作由状态更新时序信号CLK10的上升沿时刻三个信号HU、HV和HW的电平来确定。参考这三个信号HU、HV和HW的电平，该描述将根据三个信号中一个信号是不同的情况下的操作来进行，即：

(HU，HV，HW)＝(L，H，H)

            或＝(H，L，H)

            或＝(H，H，L)

            或＝(H，L，L)

            或＝(L，H，L)

            或＝(L，L，H)以及所有三个信号都是相同情况下的操作，即：

(HU，HV，HW)＝(H，H，H)

            或＝(L，L，L )

首先，下面描述在状态更新时序信号CLK10的上升沿时刻三个信号HU，HV和HW的一个信号的电平与其它两个信号电平不同的情况。

如前所述的关于通过电源电流检测器9检测的线电流测量结果，不言而喻，在三相AC电源1的三个相电流中，三个线电流的两个线电流值之和的极性反向等于剩下的一个线电流的值。在逻辑电路10中根据本发明的第一实施例，考虑三个信号HU、HV和HW的两个信号在状态更新时序信号CLK10的上升沿时刻具有相同的电平，开关指令PU、PV和PW信号被确定以致于实现对提供关于两个具有相同电平信号的线电流的开关电源器件的开/关控制。

具体地说，首先，所讨论的开关指令信号的电平被反向以实现转换，即，对于提供涉及到两个电平相同信号中首先转变电平的线电流的开关电源器件的开或者关的状态，如果该状态是开，它就变成关，而如果是关就变成开。接下来，当两个电平相同信号的剩下信号的电平被反向时，所讨论的开关指令信号的电平被反向以便转换开关电源器件的开或关状态，该开关电源器件提供与被反向的信号相关的线电流。

在这个时刻，三个信号：在状态更新时序信号CLK10的上升沿时刻，逻辑电路10输出的第一、第二和第三开关指令信号PU，PV，和PW具有相同电平，该电平与三个信号HU、HV和HW中不同于其它两个信号电平的一个信号的电平一致。这些信号PU，PV，和PW保持最近结果电平直到状态更新时序信号CLK10的上升沿的下一个时刻。因此，在状态更新时序信号CLK10的后续上升沿时刻之后，同样的操作被重复进行。

接下来，将描述在状态更新时序信号CLK10的上升沿的时刻三个信号HU，HV和HW的电平都相同的情况下的操作。

在三个信号HU，HV和HW的电平都相同的情况下，在状态更新时序信号CLK10的上升沿的时刻固定不变的PU、PV和PW信号电平保持直到状态更新时序信号CLK10的下一个上升沿的时刻。

下面更详细地描述本发明第一实施例的逻辑电路的结构。

逻辑电路10的内部结构参照图4来描述，描述构成元件的操作。在图4中，参考编号36，37，38，39，40和41是第一、第二、第三、第四、第五和第六数据选择器，他们有如下这样的操作，当输入端SEL是H高电平时输入端B的电平在输出端Y输出，而当输入端SEL是L低电平时，输入端A的电平在输出端Y输出。在这种结构中，第一到第三数据选择器36到38是包括在一个第一选择部分20内，而第四到第六数据选择器39到41是包括在一个第二选择部分21内。

接下来，参考编号26、27、和28是第一、第二和第三复位-优先RS触发器，并且当用来复位的输入端R是H高电平而用来置位的输入端S是L低电平时，RS触发器的信号电平被复位并且输出端Q的信号电平变到L低电平。在此期间，当输入端R是L低电平而输入端S是H高电平时，RS触发器的信号电平被置位并且输出端Q的信号电平变到H高电平。当输入端R是H高电平而输入端S也是H高电平时，每个RS触发器的信号电平被复位，复位是优先的，并且输出端Q的信号电平变到L低电平。

接下来，参考编号29、30、31、12、13、和14是第一、第二、第三、第四、第五和第六D-锁存器，其中第一到第三D-锁存器29到31包括在第二数据锁存部分15中，而第四到第六D-锁存器12到14包括在第一数据锁存部分34中，并且每个D-锁存器都有三个输入端D、CK和PR以及一个输出端Q。在这种结构中，D输入端的信号电平是在输入到输入端CK的时钟脉冲信号CLK1或CLK10的上升沿时刻被锁存，然后产生一个通过输出端Q的锁存电平的输出信号。每个输入端PR是用于输入一个预置信号，并且如果输入H高电平，即，当复位信号在包括D-锁存器的较宽阶梯波内变成激活，对D-锁存器的预置信号变成激活以致于该D-锁存器具有最高优先权预置并且H高电平经过输出端Q输出。

接下来，23、24、25、127、128、129、130、131和132是第一、第二、第三、第四、第五、第六、第七、第八和第九反向门，并且如果H高电平在它们的输入端输入，则在它们的输出端输出L低电平，如果L低电平在它们的输入端输入，则在它们的输出端输出H高电平。参考编号22是一个数据解码器单元，它有输入端A、B和C以及输出端Y，并且它的真值表显示在下面图表1中。

应该注意到该真值表(表1)能够容易地通过逻辑“与门”，“或门”和“非门”来实现。

                               (表1)

输入A  B  C	输出Y＝A·B·C+ A· B·C+ A·B· C+A· B· C
		L  L  L	L
L  L  H	H
		L  H  L	H
L  H  H	L
		H  L  L	H
H  L  H	L
		H  H  L	L
H  H  H	H

参考编号35表示一个接收系统时钟CLK1和状态更新时序信号CLK10以及产生一个状态更新时序延时信号CLK11的时序信号分配单元。现在将参照图5描述CLK1、CLK10与CLK11之间的关系。首先，假设状态更新时序信号CLK10的周期明显地大于系统时钟CLK1的周期并且该更新时序信号CLK10与系统时钟CLK1的后沿(例如，在时刻1)时序同步变化。接下来，状态更新时序延时信号CLK11假设是通过将状态更新时序信号CLK10延迟系统时钟CLK1的后沿与前沿(例如，在时刻3)之间时间间隔的一半的量而获得。

下面更详细地描述逻辑电路10的操作。

第一、第二和第三数据选择器36、37和38的输入端A将被作为第一数据选择部分20的输入端1A、2A和3A而他们的输入端B将分别被作为第一数据选择部分20的输入端1B、2B和3B，而共接的输入端SEL组成第一数据选择部分20的输入端SEL。

还有，第四、第五和第六数据选择器39、40和41的输入端A将被共同作为第二数据选择部分21的输入端1A、2A和3A而它们的输入端B将被分别地作为第二数据选择部分21的输入端1B、2B和3B，而连接到公共端的输入端SEL组成第二数据选择部分21的输入端SEL。

还有，第一、第二与第三D锁存器的输入端D将被分别地作为第一数据锁存部分34的输入端1D、2D和3D，而连接到一起的输入端CK组成用来数据锁存的第一装置34的输入端CK，连接到一起的输入端PR组成第一数据锁存部分34的输入端PR，输出端Q分别作为第一数据锁存部分34的输出端1Q、2Q和3Q。第四、第五与第六D锁存器29、30和31的输入端D将被分别作为第二数据锁存部分15的输入端1D、2D和3D，而连接到一起的输入端CK组成第二锁存部分15的输入端CK，连接到一起的输入端PR组成第二数据锁存部分15的输入端PR，输出端Q分别被作为第二数据锁存部分15的输出端1Q、2Q和3Q。

还有第一数据选择部分20的输出将被作为第一选择输出信号Y1U，Y1V和Y1W而第二数据选择部分21的输出将被作为第二选择输出信号Y2U，Y2V和Y2W。

首先，第一、第二与第三线电流比较结果HU、HV和HW被输入到第一数据锁存部分34的输入端1D、2D和3D。同时，第一、第二与第三线电流比较结果HU、HV和HW被输入到第一数据选择部分20的输入端1B、2B和3B并且还经过第一、第二和第三反相门23、24和25分别输入到输入端1A、2A、3A。

现将描述在状态更新时序信号CLK10立即从L低电平变到H高电平之后的状态，即在上升沿被输入时，换句话讲，将要描述的是图5中时刻1。

首先，第一数据锁存部分34的输入端1D、2D和3D的输入电平被锁存并将保持，并且经过输出端1Q、2Q和3Q输出。第一数据锁存部分34的这个状态被保持直到下一个状态更新时序信号CLK10的上升沿被输入。接下来，从第一数据锁存部分34的输出端1Q、2Q和3Q输出的信号输入到数据解码单元22，而该数据解码单元22的输出端Y根据表1的真值表变成H高电平或L低电平。此后，从输出端Y输出的信号将被作为方式信号YM。

在这种结构中，方式信号YM被输入到第一数据选择部分20的输入端SEL以便根据方式信号YM产生第一选择输出信号Y1U、Y1V、Y1W。

接下来，现在将要描述的是图5中时刻2的，在状态更新时序延时信号CLK11从L低电平变到H高电平之后的状态，即上升沿被输入。

首先，状态更新时序延时信号CLK11被输入到第一、第二和第三RS触发器26、27和28的各自的输入端S并且当信号CLK11是H高电平时这些触发器被置位。然而，如前所述，第一、第二和第三RS触发器26、27和28是复位-优先RS触发器，所以如果输入端R是H高电平，复位被优先。结果是，在第一、第二和第三RS触发器26、27和28中，在状态更新时序延时信号CLK11是H高电平时只有那些输入端R是L低电平的触发器被置位。

第一、第二和第三RS触发器26、27和28的输出信号被输入到第二数据选择部分21的输入端1A、2A、3A并且还经过第四、第五和第六反向门127、128和129分别被输入到其输入端1B、2B、3B。由数据解码单元22产生的方式信号YM被输入到第二数据选择单元的输入端SEL，该选择单元根据方式信号YM输出第二选择输出信号Y2U、Y2V、Y2W。

接下来，下面将描述在系统时钟信号CLK1从L低电平变到H高电平之后的状态，即，在图5所示时刻3时，来自时序信号产生器11的时钟信号CLK1的上升沿被输入到逻辑电路10的状态。

首先，当系统时钟CLK1的上升沿被输入到第二数据锁存器15的输入端CK，该第二数据锁存单元15锁存经过输入端1D、2D和3D输入的第二选择输出信号Y2U、Y2V和Y2W，并且通过第二数据锁存单元15的输出端1Q、2Q和3Q输出这些输入的锁存信号，而这些输出信号被保持直到状态更新时序信号CLK10的下一个上升沿的时刻。来自第二数据锁存单元15的输出端1Q、2Q和3Q的输出信号分别馈送到第七、第八和第九反向门130、131和132以便产生第一、第二和第三开关指令信号PU、PV和PW用作电流控制器6的输出信号。

因为第一、第二和第三开关指令信号PU、PV和PW在系统时钟CLK1的上升沿到第二数据锁存单元15的输入端CK的输入时刻被更新，这些开关指令信号在图5中的时刻1或者时刻2不变化。

上面描述的是在状态更新时序信号CLK10从L低电平变化到H高电平的时间-点(时刻1)到状态更新时序延时信号CLK11从L低电平变化到H高电平的时间-点(时刻2)，以及到后续系统时钟CLK1从L低电平变化到H高电平的时间-点(时刻3)的操作过程。这些操作过程是八种状态的转变：图3中的状态编号：A00，B00，C00，D00，E00，F00，G00，H00，它们是在状态更新时序信号CLK10的上升沿(即，上升沿的输入)时刻操作。

接下来，将要描述后续的操作过程，即到被输入状态更新时序信号CLK10的下一个上升沿时刻点的操作。

首先，下面描述对于图3中状态编号A00，B00，C00，D00，E00，F00的任何一个转变发生的情况，换句话讲，就是在状态更新时序信号CLK10的上升沿时刻在第一、第二和第三线电流比较结果HU、HV和HW中存在相同信号电平的两个信号时的情况。这个描述将以图3的状态A00作为例子。

在状态编号A00的状态中，如图3中所示，线电流比较结果HU是L低电平，HV是H高电平，HW是H高电平，而方式信号YM是L低电平，对于数据选择的第一装置的输出：Y1U是H高电平，Y1V是L低电平，Y1W是L低电平，第一RS触发器26处于复位状态，第二RS触发器27处于置位状态，而第三RS触发器28处于置位状态。还有，第二数据选择部分21的输出：Y2U是L低电平，Y2V是H高电平，Y2W是H高电平。

下面描述当第二线电流比较结果HV从H变到L电平时的操作，即，当一个转变发生在从状态编号A00到状态编号AX1时的操作。

当第二线电流比较结果HV从H变到L电平时，第一选择输出信号Y1V的电平从L低电平变化到H高电平并且因而第二RS触发器27被复位，这使得第二选择输出信号Y2V要从H变化到L低电平。因此，在系统时钟的下一个上升沿的输入时刻，PU、PV和PW就变成(PU，PV，PW)＝(H，H，L)。在下一个级中，主电路控制部分8根据从电流控制器6输出的第一、第二和第三开关指令信号PU、PV和PW操作。

此后，下面描述当第三线电流比较结果HW从H变到L电平时的操作，即，当一个转变发生在图3中从状态编号AX1到状态编号AX2时的操作。

当第三线电流比较结果HW从H变到L电平时，第一选择输出信号Y1W的电平从L低电平变化到H高电平，然后第三RS触发器28被复位，这使得第二选择输出信号Y2W要从H变化到L低电平。

在系统时钟CLK1的下一个上升沿的输入时刻PU、PV和PW就变成(PU，PV，PW)＝(H，H，H)。在下一级主电路控制部分8根据第一、第二和第三开关指令信号PU、PV和PW操作。

这个状态，即(PU，PV，PW)＝(H，H，H)被保持直到状态更新时序信号CLK10的下一个上升沿时刻后的系统时钟CLK1的上升沿时刻。

前面是对于状态编号A00，B00，C00，D00，E00，F00的任何一个在状态更新时序信号CLK10的上升沿时刻转变发生情况下操作的描述，即第一、第二和第三线电流比较结果HU、HV和HW在状态更新时序信号CLK10的上升沿时刻两个具有相同信号电平的信号情况。然而，现在将描述对与图3中状态编号G00、H00的任何一个转变发生的情况，即所有第一、第二和第三线电流比较结果HU、HV和HW在状态更新时序信号CLK10的上升沿时刻都具有相同信号电平的情况。

下面描述作为图3中状态编号G00情况下的一个例子的操作过程。在状态编号G00的状态中，线电流比较结果HU是H高电平，HV是H高电平，HW是H高电平，方式信号YM是H高电平，第一数据选择部分20的输出Y1U是H高电平，Y1V是H高电平，Y1W是H高电平，并且第一、第二和第三RS触发器26、27和28所有都处在复位状态。

结果，第二数据选择部分21的输出：Y2U是H高电平，Y2V是H高电平，Y2W是H高电平，所以关于PU、PV和PW，在系统时钟CLK1的下一个上升沿时刻，PU变成L低电平，PV变成L低电平和PW变成L低电平，因此下一个级电源控制部分8根据得出的PU、PV和PW操作。

这个状态(PU，PV，PW)＝(L，L，L)被保持直到状态更新时序信号CLK10的下一个上升沿时刻后的系统时钟CLK1的上升沿时刻。

上面是在状态更新时序信号CLK10的上升沿时刻，从状态编号A00转变到状态编号AX1然后到状态编号AX2以及转变到状态编号G00中操作过程的描述。在这种连接中，图3中其它状态变换能够以同样的方法从上面描述推断出，所以描述在此忽略。

下面将参照图6A到6C描述在线电流指令是正弦波的情况下三相AC电源1的控制线电流的操作和方法。

图6A显示第一、第二和第三线电流指令iTU、iTV和iTW以及第一、第二和第三线电流测量结果iFU、iFV和iFW；图6B显示逻辑电路10的动作关于图6A所示虚线部分的放大；以及图6C显示对应于由逻辑电路10产生的第一、第二和第三开关指令信号PU、PV和PW，第一、第二、第三、第四、第五和第六开关电源器件Q1、Q2、Q3、Q4、Q5和Q6的开/关动作。

首先，将描述在时间-点t＝t1，即状态更新时序信号CLK10的上升沿时刻PWM变换器的操作过程。

在时刻t＝t1，iTU、iTV、iTW与iFU、iFV、iFW的幅度关系在状态更新时序信号CLK10的上升沿时刻如下：

iTU＞iFU

iTV＜iFV

iTW＜iFW以及

第一、第二和第三电流比较结果HU、HV和HW是(HU，HV，HW)＝(L，H，H)。

这个状态对应于图3真值表中的状态编号A00，以及从逻辑电路10输出的开关指令信号PU、PV和PW变成(PU，PV，PW)＝(H，L，L)并且这些信号被传送到主电路控制部分8。因此，开关电源器件Q1、Q2、Q3、Q4、Q5和Q6分别转换到关、开、开、开、关、关，并且线电流测量结果iFU、iFV和iFW根据三相AC电源1的导电时间常数接近线电流指令iTU、iTV和iTW。

接下来，将描述在线电流比较结果从(HU，HV，HW)＝(L，H，H)变化到(HU，HV，HW)＝(*，L，H)的变化状态时刻(t＝t11)，当iTV＞iFV时的操作过程。

因为HU的电平是任意，所以为了描述中方便，取HU＝*表示不管任何条件。下面‘*’是取意不管任何值。逻辑电路10接收第一、第二和第三线电流比较结果HU、HV和HW，并且转换输出第一、第二和第三开关指令信号PU、PV和PW从状态(PU，PV，PW)＝(H，L，L)到状态(PU，PV，PW)＝(H，H，L)，并转变开关电源器件Q2到关和Q5到开，这对应于从状态编号A00到状态编号AX1的转变。

接下来，描述在线电流比较结果从(HU，HV，HW)＝(*，L，H)变化到(HU，HV，HW)＝(*，L，L)的变化状态的时刻(t＝t12)，当iTW＞iFW时的操作过程。

逻辑电路10接收第一、第二和第三线电流比较结果HU、HV和HW，并且转换第一、第二和第三开关指令信号PU、PV和PW的信号电平状态从(PU，PV，PW)＝(H，H，L)到(PU，PV，PW)＝(H，H，H)，然后转变开关电源器件Q3到关和Q6到开，这对应于从状态编号AX1到状态编号AX2的转变。

然后保持在时间一点t＝t12获得的(PU，PV，PW)＝(H，H，H)状态直到状态更新时序信号CLK10的下一个上升沿时刻。

同样地，通过在状态更新时序信号CLK10上升沿的下一个时刻之后执行相同的操作，使三相AC电源1的线电流被控制致使第一、第二和第三线电流指令iTU、iTV和iTW一致。

应该注意到，图1中，在根据从电流控制器6输出的PU、PV和PW输出电平用于控制主电路开关电源器件Q1、Q2、Q3、Q4、Q5和Q6的基极激励电路4中，可以使用这样一种结构，即致使存在一从开到关的快速转变而且当各个开关电源器件Q1、Q2、Q3、Q4、Q5和Q6从关转变到开时施加了一个固定的时间延迟。在这种结构中，例如，当从Q1为开和Q4为关的状态转换到Q1为关和Q4为开的状态时，首先Q1转换到关，而在Q1已经明确地完全转换到关以后，Q4才转换到开。通过这种设置，可以避免在Q1与Q4转变时刻，冒它们可能实际是同时开而引起大量电流流到开关电源器件的风险。

还有，在图2比较器17到19中，线电流指令输入到其反向输入端而线电流测量结果输入到其非反向端，另一种比较器装置的结构当然可以使用图7所示的，其中一个对应于要输入的线电流的相反相位的线电流指令被输入到比较器装置。

还有，在图1中，虽然电源电流检测器9设置在三相AC电源与电抗线圈59之间，当然它可以设置在电抗线圈59与主电路电源控制部分8之间。

还有，在如作为保护PWM变换器过载执行电流切断的情况，应该能够在基极激励部分4中增加使所有Q1ˉQ6能够进入关状态的功能用来切断电流。

当然在电源重建中能够执行同样的操作。

根据上述本发明的第一实施例，该结构没有提供电流误差放大器，所以涉及电流误差放大器的增益调节的问题基本上解决并且根本不需要增益调节。

此外，即使在电抗线圈59、电流控制器6或者主电路电源控制部分8的特性与规格有一些变化，操作总是使线电流误差最小，并且即使存在性能与温度特性等制造方面的变化，操作也总能使线电流误差最小，所以电流控制响应是非常好的并且不存在振荡的风险。还有，即使DC电压值变化，也不需要调节增益并且操作是以致使线电流误差总是最小来进行。还有，除了第一、第二和第三比较器之外，根据本发明的PWM变换器中电流控制器6可以完全由数字电路构成，因此由简单数字电路构成的这部分没有偏差或漂移的风险并且是所期望的低成本的。

此外，根据第一线电流指令、第二线电流指令和第三线电流指令，通过分别使用从三相AC电源1的中点看为同相-正弦波信号或者反相位-正弦波信号作为各自的相位电压，使相电压与线电流之间的相位差减小，换句话讲，功率因数的改进是能够获得的，并且因为该控制能够实现以致使线电流为正弦波，线电流的失真能够被抑制，换句话讲，电源的高次谐波可以减小。

因此，根据本发明，能够提供一种PWM变换器，其中电流误差放大器的增益调节的任务与/或偏差调节任务都是不必要的，并且还具有非常好的电流控制响应。[第二实施例]

下面参照图8和9描述根据本发明的一个PWM变换器的第二实施例。

在第二实施例中，图8显示设置在电流控制器6中的逻辑电路10的结构，其中该逻辑电路的内部结构不同于图4所示第一实施例的结构。第二实施例的PWM变换器结构的其余部分完全与第一实施例的相同，所以这部分详细描述省略。下面，将对第二实施例中的逻辑电路10的结构和它的操作进行描述。

在进行逻辑电路10的描述之前，应该注意，因为读取图9所示逻辑电路10的真值表的方法完全与第一实施例中的一样，所以在此省略其描述。

还有，基于图9中真值表的逻辑电路10的操作一般也与第一实施例的逻辑电路10的操作相同。所以该描述同样也省略。

逻辑电路10在状态更新时序信号CLK10的上升沿时刻读取第一、第二和第三线电流比较结果HU、HV和HW并且根据比较结果HU、HV和HW确定开关指令信号PU，PV和PW的信号电平，该操作在这一点上与第一实施例中描述的逻辑电路10完全一样。

接下来，有关逻辑电路10的操作到达状态更新时序信号CLK10的下一个上升沿时刻，其是以一种与第一实施例中逻辑电路10的操作类似的方式，将分两种情况描述该操作，即，在第一种情况中三个信号HU、HV、HW的信号电平之一不同于其他两个信号的电平，即：

(HU，HV，HW)＝(L，H，H)

            或＝(H，L，H)

            或＝(H，H，L)

            或＝(H，L，L)

            或＝(L，H，L)

            或＝(L，L，H)而在第二种情况中所有三个信号都是相同电平，即：

(HU，HV，HW)＝(H，H，H)

            或＝(L，L，L)

首先，描述在状态更新时序信号CLK10的上升沿时刻，三个信号HU、HV、HW中的一个信号的电平与其他两个信号电平不同的情况下的操作过程。

首先，所述的开关指令信号的电平被反向以实现转换，这样如果一个提供线电流的开关电源器件的开或者关状态与具有相同电平的两个信号之一的为开状态的信号电平有关，该信号电平是首先要被转换的，开关就变成关，而如果信号电平是关，开关就变成开。这完全与第一实施例中的逻辑电路10的操作相同。然而，后续的操作与第一实施例的不同，当具有相同电平的两个信号中余下的一个信号电平被反向，提供与已变换电平的信号有关的线电流的开关电源器件的开或者关状态没有变化，但代替的是其他两个开关指令信号的电平再一次转变。

在这个时间-点，构成逻辑电路10的输出的三个开关指令信号的三个信号PU、PV和PW具有相同的电平，而且这三个信号PU、PV和PW保持它们的电平直到状态更新时序信号CLK10的下一个上升沿时刻，此三个信号PU、PV和PW具有在状态更新时序信号CLK10的上升沿时刻电平不同的一个信号的反向电平值。这些信号电平的关系是与第一实施例的电平互相反向的。在状态更新时序信号CLK10的下一个上升沿时刻之后，相同的操作被重复执行。

接下来，将描述在状态更新时序信号CLK10的上升沿时刻所有三个信号PU、PV和PW都有相同的电平的情况，该操作与第一实施例的操作一样因而在此描述被省略。

下面更详细地描述根据第二实施例在电流控制器6中提供的逻辑电路10的结构。

逻辑电路10的内部结构中不同于第一实施例的部件将参考图8进行描述。首先，下面将描述相对于第一实施例新提供的构成元件的操作。

参考编号135和136表示第一和第二与门电路，并且当H高电平信号输入到第一与门电路135的所有三个输入端时，H高电平在输出端输出。还有，当H高电平信号输入到第二与门电路136的所有两个输入端时，H高电平在输出端输出。如果至少输入端的一个是L低电平，则在第一和第二与门电路的输出端输出L低电平。

除了这些元件，新提供的有一个第七选择器42，一个第七D锁存器16，和第十与第十一反向门133与134。然而，这些构成元件的操作完全与第一实施例中的相同，所以它们的操作描述省略。

在这些构成元件的安排中，数据解码单元22的输出端Y经过第十反向门133连接到第七数据选择器42的一个输入端A和直接连到的另一个输入端B。第七数据选择器42的输出端Y连接到第二数据选择部分21的输入端SEL，而第七数据选择器42的输入端SEL连接到第七D锁存器16的输出端Q。第七D锁存器16的输入端D接地将总是L低电平，而另一个输入端CK与第一与门135的输出端相连，还有第七D锁存器16的输入端PR连接到第二与门电路136的输出端。

第一、第二和第三RS触发器26、27和28的输出端Q分别经过第四、第五和第六反向门127、128和129连接到第一与门135的三个输入端。状态更新时序延时信号CLK11经过第七反向门134输入到第二与门电路136的两个输入端的一个，而状态更新时序信号CLK10输入到第二与门电路136的另一个输入端。

按照这种设置，在第七数据选择器42中，当第七D锁存器16被预置其输出端Q是要输入到第七数据选择器42的输入端SEL的H高电平，输入到输入端B的信号电平在输出端Y输出。当第七D锁存器16的输入端CK从L低电平转变到H高电平时，输出端Q变成L低电平并被输入到第七数据选择器42的输入端SEL，结果在第七数据选择器42的输入端A输入的电平在输出端Y输出。

在这种设置中，第七D锁存器16预设置的时机是状态更新时序延时信号CLK11是L低电平以及状态更新时序信号CLK10是H高电平时。同时，输入端CK从L低电平变化到H高电平的时机是在第一、第二和第三RS触发器26、27和28都被预置时。

现在将描述上述结构的逻辑电路10的操作。

参考图5，在先于状态更新时序延时信号CLK11的上升沿的一期间内，因为状态更新时序信号CLK10是H高电平而状态更新时序延时信号CLK11是L低电平，第七D锁存器16被预置，因此与从数据解码单元22输出的方式信号YM的电平相同电平的一个信号输入到第二数据选择部分21的公共输入端SEL。

相反，第二数据选择部分21的输入端SEL的电平不能反向直到所有的第一、第二和第三RS触发器26、27和28都是处于复位状态为止。

因此，当一个转变发生到图9中的状态编号A00，B00，C00，D00，E00，F00中的任何一个时，即，在状态更新时序信号CLK10的上升沿时刻在第一、第二和第三线电流比较结果HU、HV和HW中有相同电平的两个信号的情况下，从在状态更新时序信号CLK10的上升沿时刻被固定的PU、PV和PW的电平转换操作到三个信号PU、PV和PW的任何一个首先被反向的操作转换完全是与第一实施例相同的。随后，当HU，HV和HW中的剩余一个被反向时，所有第一、第二和第三RS触发器26、27和28都复位，以致第二数据选择器21的输入端SEL的电平被反向，如图9的状态编号AX2，AY2，BX2，BY2等所示，这些电平是与第一实施例中图3所示的电平反向的。

从该转换产生的电平被保持直到状态更新时序信号CLK10的上升沿时刻之后的系统时钟CLK1的上升沿时刻，这个操作与第一实施例中的一样。

接下来，下面描述图9中的状态编号G00，H00中的任何一个发生转变的情况，即，所有第一、第二和第三线电流比较结果HU、HV与HW在状态更新时序信号CLK10的上升沿时刻都是相同电平的情况。

参考图5，在状态更新时序信号CLK10的上升沿时刻，第一、第二和第三RS触发器26、27和28都复位。在这个期间，第七D锁存器16是处在预置状态一直到状态更新时序延时信号CLK11的上升沿时刻，并且第二数据选择器21的输入端SEL电平不变，所以这种情况下的操作完全与第一实施例的操作相同，如图9所示。

如上所述，在根据本发明的第二实施例的逻辑电路10的操作中，当将图3的第一实施例与图9的第二实施例比较时，唯一不同的是在第二实施例中，只有当三个信号HU，HV与HW中的一个信号电平在状态更新时序信号CLK10的上升沿时刻是不同时，作为该操作的最后变换结果的相互相等的PU、PV和PW的信号电平是与第一实施例中的PU、PV和PW的电平反向的。

关于PU、PV和PW的电平，当开关指令信号PU、PV和PW彼此相同时，三相AC电源1的各线的内部线电压变成零。因此，不管PU、PV和PW是H、H、H还是L、L、L电平，在达到状态更新时序信号CLK10的上升沿时刻各条线内部线电压不变。因此，在第二实施例中，三相AC电源1的线电流不能够以与第一实施例完全等效的方式来控制。应该注意图9的一个修改的设置是可能的，即在状态编号G00 PU，PV和PW是H，H，H而在状态编号H00 PU，PV和PW是L，L，L。[第三实施例]

在图10所示的本发明第三实施例中，设置在PWM变换器中的电流控制器6的内部结构不同于第一实施例或者图2所示第二实施例的结构。本发明第三实施例的其余部分除了图10所示电流控制器6的构成元件外，事实上与第一实施例或第二实施例都相同，新设置的第一、第二和第三双读逻辑电路48、49和50互连在比较器17到19与逻辑电路10之间。

第一、第二和第三双读逻辑电路48、49和50分别具有完全相同的结构，所以第一双读逻辑电路48的结构和操作将在下面通过采用图11所示典型的双读逻辑电路来描述。

在图11中，参考编号51、52和69表示第八、第九和第十D锁存器，每个锁存器都有三个输入端PR、D和CK以及一个输出端Q。在这种结构中，输入端D的电平被锁存在输入到接收系统时钟脉冲CLK2的输入端CK的信号上升沿时刻，并且在输入端D锁存的电平经过输出端Q输出。输入端PR是用于接收一个预置信号，并且当H高电平输入到输入端PR时，该D锁存器被优先预置并且在输出端Q的信号电平变成H高电平。还有，第八、第九和第十D锁存器51、52和69的输入端CK连接在一起，而第八、第九和第十D锁存器51、52和69的输入端PR共同连接到一起用于预置接收复位信号。

参考编号137、138和70表示第十二、第十三和第十四反向门，并且当H高电平输入到它们的输入端时，它们在其输出端输出L低电平，反之亦然。参考编号53表示一个第四RS触发器，并且当其输入端R是H高电平而输入端S是L低电平时，它被复位以改变输出端Q的状态到L低电平，而当其输入端R是L低电平而输入端S是H高电平时，它被置位以改变输出端Q的状态到H高电平。参考编号54与55表示第三与第四与门电路，并且当它们的所有输入端馈给H高电平信号时，它们输出H高电平输出信号，否则它们就输出L低电平输出信号。

下面参考信号流程图更详细地描述第一双读逻辑电路48。

在第一阶段，在系统时钟CLK2的上升沿时刻，输入到第一双读逻辑电路48的输入端SI的第一线电流比较结果HU电平被锁存并被保持在第八D锁存器51中，并且该锁存的电平在输出端Q输出。

在系统时钟CLK2的下一个上升沿时刻，第八D锁存器51的输出端Q的电平被锁存并被保持在第九D锁存器52中并在其输出端Q输出，而在此刻比较结果HU的电平被锁存并且保持在第八D锁存器51中以及在输出端Q输出。

第八和第九D锁存器51与52的输出端Q的输出电平分别馈送到第四与门电路55并且还经过第十二和第十三反向门137、138传送到第三与门电路54。然后第三与门电路54的输出被馈送到第四RS触发器53的输入端R，而第四与门电路55的输出被馈送到第四RS触发器53的输入端S。然后第四RS触发器53的输出端Q的电平由第十D锁存器69在系统时钟CLK2的下降沿时刻锁存。

在这种结构中，系统时钟CLK2由第十四反向门70逻辑地反向并且产生的反向信号被馈送到第十D锁存器69的输入端CK。因此，第十D锁存器69的输入端D的输入信号电平在系统时钟CLK2的下降沿时刻被锁存。然后第十D锁存器69的输出端Q产生一个信号HU1作为第一双读逻辑电路48的输出信号。

从上面的工作过程中，可以看出第一双读逻辑电路48在每个系统时钟CLK2的上升沿时刻执行检测输入信号的操作，并且如果检测结果连续两次是H高电平，那么输出信号HU1变换到H高电平，如果检测结果连续两次是L低电平，输出信号HU1变换到L低电平。

上面是第一双读逻辑电路48的内部操作的描述，并且这是与第二和第三双读逻辑电路49和50完全一样的。

因此第一、第二和第三双读逻辑电路48、49和50使得能够输出信号HU1、HV1、HW1，而且在它们中由于包含在信号HU、HV、HW中的非常短-周期噪声(即，H高电平→L低电平→H高电平或者L低电平→H高电平→L低电平)造成的信号波动已被消除。

应该注意，在图11中，通过提供三个或更多D锁存器以及取D锁存器输出电平的“与”，将能够将读取系统时钟CLK2的上升沿时刻的次数设置为三次或更多次。

关于上面所述的本发明第三实施例，通过采用一种结构，该结构提供第一、第二和第三双读逻辑电路48、49和50并且电流控制器中的第一、第二和第三比较器单元17、18和19各自的输出信号HU、HV和HW分别经过第一、第二和第三双读逻辑电路48、49和50传送到逻辑电路10，在第一、第二和第三比较器单元17、18和19的输出信号上叠加的噪声可以被消除。因此，即使在可能产生噪声的状态下，三相AC电源1的线电流也能够控制以便精确地与第一、第二和第三线电流指令iTU、iTV和iTW一致。

应注意到无论本实施例的第一、第二和第三双读逻辑电路48、49和50是加到第一实施例还是第二实施例，都能获得相同的好处。[第四实施例]

图12显示根据本发明的第四实施例一个设置在PWM变换器电流控制器6中的逻辑电路10的内部结构。

将图12中显示的第四实施例的逻辑电路10与图4所示的第一实施例的逻辑电路10比较，除了采用的一种结构是第七、第八和第九反向门130、131和132的输出信号PU1、PV1和PW1被输入到用来延时开关指令信号的第一、第二和第三延时单元56、57和58(它们的输出信号被传送到主电路电源控制部分8作为第一、第二和第三开关指令信号PU，PV和PW)以外，其余的结构基本相同。

下面描述用来延时开关指令信号的第一、第二和第三延时单元56、57和58的操作。

用来延时开关指令信号的第一、第二和第三延时单元56、57和58被构成为以至于分别接收从第七、第八和第九反向门130、131和132输出的信号PU1、PV1和PW1，并且根据一个预定规则按预定时间延时这些信号PU1、PV1和PW1，然后将这些延时的信号传送给主电路电源控制部分8作为第一、第二和第三开关指令信号PU、PV和PW。具体地说，在图3与图9中，这种结构致使只有当转变到状态编号A00，B00，C00，D00，E00，F00，G00，H00时该延时时间是0，但是当转换到其他状态时，则按一个预定时间延时的第一、第二和第三开关指令信号PU，PV和PW从延时单元56、57和58输出。

下面参考图3和图13A到13C描述根据第四实施例的一个电流控制型PWM变换器控制三相AC电源1线电流的操作。

图13A显示第一、第二与第三线电流指令iTU、iTV和iTW和第一、第二和第三线电流测量结果iFU、iFV和iFW。图13B显示出与图13A中虚线部分相关的，设置有用于延迟开关指令信号的第一、第二和第三延时单元56、57和58的逻辑电路10的一大比例图。图13C显示了根据作为第一、第二和第三延时单元56，57和58的输出的第一、第二和第三开关指令信号PU、PV和PW的输出电平，开关电源器件Q1，Q2，Q3，Q4，Q5和Q6的开/关操作。

首先，描述在时间-点t＝t1时的操作，即状态更新时序信号CLK10的上升沿时刻。

在t＝t1时间-点，在状态更新时序信号CLK10的上升沿时刻的iTU、iTV和iTW与iFU、iFV和iFW的量值关系如下：

iTU＞iFU

iTV＜iFV

iTW＜iFW第一、第二和第三线电流比较结果HU、HV和HW是(HU，HV，HW)＝(L，H，H)。

这个状态对应于图3的状态真值表中的状态编号A00以(HU，HV，HW)＝(L，H，H)表示，因此PU1、PV1、PW1的电平变成(PU1，PV1，PW1)＝(H，L，L)。

在这一点上，第一、第二和第三延时单元56、57和58产生PU1、PV1、PW1的信号电平的变化作为要提供给主电路电源控制部分8的输出PU、PV、PW。

从而，开关电源器件Q1、Q2、Q3、Q4、Q5和Q6分别转换到关、开、开、开、关、关，然后依据三相AC电源1的电时间常数，第一、第二与第三线电流测量结果iFU、iFV和iFW大致接近与第一、第二与第三线电流指令iTU、iTV和iTW相等。上面是在时间-点t＝t1在状态更新时序信号CLK10的上升沿时刻对状态编号A00的转换操作的描述。

接下来，描述当在时间-点t＝t11时发生从(HU，HV，HW)＝(L，H，H)到(HU，HV，HW)＝(*，L，H)的变化的时刻，关系变为iTV＞iFV时的操作过程。

逻辑电路10接收这些信号HU、HV、HW并且改变PU1、PV1、PW1的电平状态，即从(PU1，PV1，PW1)＝(H，L，L)变到(PU1，PV1，PW1)＝(H，H，L)。在这个操作中，在PW1从L低电平到H高电平的一变化开始的一个预置延时时间TD过去之后的时间-点t＝t111，第二延时单元57从(PU，PV，PW)＝(H，L，L)变化到(PU，PV，PW)＝(H，H，L)，以致开关电源器件Q2转变到关同时开关电源器件Q5转换到开。

由于这个操作，在已经通过与第二线电流指令iTV(转移到状态编号AX1)相关的固定时间之后，导致第二线电流测量结果iFV的下降。

接下来，描述当发生从(HU，HV，HW)＝(*，L，H)到(HU，HV，HW)＝(*，L，L)的变化时，在时间-点t＝t12关系变成iTW＞iFW变成时的操作过程。

逻辑电路10接收这些信号HU、HV、HW并且将PU1、PV1、PW1的电平状态从(PU1，PV1，PW1)＝(H，H，L)改变到(PU1，PV1，PW1)＝(H，H，H)。在这个操作中，自PW1从L低电平变化到H高电平的一变化开始的一个预置延时时间TD过去之后的时间-点t＝t112，第三延时单元58将输出信号从(PU，PV，PW)＝(H，H，L)改变到(PU，PV，PW)＝(H，H，H)，然后开关电源器件Q3转变到关同时开关电源器件Q6转换到开。

由于这个操作，在已经通过与第三线电流指令iTW(其表示转移到状态编号AX2)相关的一固定时间之后，第三线电流测量结果iFW的下降被抑制。

上面是一个在时间-点t＝t12时操作的描述。状态(PU，PV，PW)＝(H，H，H)被保持直到状态更新时序信号CLK10的下一个上升沿时刻为止。

通过在状态更新时序信号CLK10的下一个上升沿时刻以后重复其后的相同操作，三相AC电源1的线电流被控制以至于跟随第一、第二和第三线电流指令iTU、iTV和iTW。

上面是一个如何用本发明第四实施例的电流-控制PWM变换器控制三相AC电源1的线电流的描述。

如上所述，利用本发明的第四实施例，采用了这样一种结构，即致使逻辑电路设置用于延时一个开关信号的第一、第二和第三延时单元，以及来自第七、第八和第九反向门的输出经过第一、第二和第三延时单元传送到主电路电源控制部分。由于这种设置，在第一、第二和第三延时单元中，延时时间只有在变换到图3与图9中的状态编号A00，B00，C00，D00，E00，F00，G00，H00时才被置为0，而当转变到其他状态时，第一、第二和第三开关指令信号PU、PV和PW按一个预定时间延时传送给主电路电源控制部分8。

由于这种设置，三相AC电源1的线电流可以做到非常接近与线电流指令一致。

应该注意到虽然本实施例是通过将用来延时开关信号指令的第一、第二和第三延时单元56、57和58增加到第一实施例做出的，但是当然也可以通过将第一、第二和第三延时单元56、57和58加到第二实施例中得到相同的积极效果。

从上述的实施例中可以看出，根据本发明的第一个方面，电流误差放大器被省略了，所以与电流误差放大器的增益有关的问题基本上解决并且根本不需要增益调节。

此外，操作是这样的即使电感线圈、电源电流检测器、电流控制器或者主电路电源控制部分的特性与规格变化，线电流误差也总是保持到最小，并且操作还是这样的即使存在特性的制造变化或者温度特性等，线电流误差也总是保持到最小，因此能够提供非常好的控制响应而没有振荡的风险。

还有，即使DC电压变化，也不需要调节增益并且操作总是以保持线电流误差最小而进行的。

还有，除了第一、第二和第三比较器以外，根据本发明的一个PWM变换器中的电流控制器能够完全用数字电路构成，而数字电路构成的这部分没有偏差或漂移的风险并且成本低。

如上所述，根据本发明的第四个方面，即使在遭受噪声产生的状态下，在第一、第二和第三比较器装置的输出信号上叠加的噪声可以被消除并且由于噪声造成的伪操作能够避免，并且三相AC电源1的线电流能够控制的与第一、第二和第三线电流指令精确地一致。

还有，如本发明第五个方面所陈述的，该逻辑电路具有一种结构，即在状态更新时刻确定无论是第一、第二、第三、第四、第五或是第六开关电源器件分别被转换到开状态或关状态的开关指令信号，并且在该时刻第一、第二和第三线电流比较结果变化，并且它包括一些延时装置以便使第一、第二、第三、第四、第五和第六主电路开关电源器件的输出开关指令信号在第一、第二和第三线电流比较结果变化的时刻按一个预定时间延时，三相AC电源的线电流能够做到非常接近与线电流指令一致。

还有，如本发明第六个方面所述，电流指令产生器具有一种结构，这种结构输出一个第一线电流指令、一个第二线电流指令和一个第三线电流指令，从三相AC电源的中点看，它们是分别由对应于各个相电压的同相正弦波或反相位正弦波构成，能够获得相电压与线电流之间的相位差的减小，即，功率因数的提高，并且因为每个线电流被控制为一个正弦波，线电流的失真能够被抑制，即，电源的高次谐波可以减小。

Claims (8)

1.一种脉冲宽度调制(PWM)变换器，其中包括：

一个用来检测三相AC电源(1)的第一、第二和第三线电流(IU，IV，IW)并且产生第一、第二和第三线电流测量结果(iFU，iFV，iFW)的电源电流检测器(9)；

一个用来产生第一、第二和第三线电流指令值(iTU，iTV，iTW)的电流指令产生器(7)；

一个主电路电源控部分(8)，其包括用于控制第一、第二和第三线电流的开关电源装置(Q1-Q6)；以及

一个电流控制器(6)，该电流控制器包括第一、第二和第三比较器(17，18，19)，它们分别地比较第一、第二和第三线电流测量结果与第一、第二和第三线电流指令值以便输出第一、第二和第三线电流比较结果(HU，HV，HW)，并且包括一个逻辑电路(10)，该逻辑电路根据第一、第二和第三线电流比较结果而产生的第一、第二和第三开关指令信号(PU，PV，PW)，以一种使第一、第二和第三线电流测量结果分别与第一、第二和第三线电流指令值接近一致的方式来切换开关电源装置的开与关。

2.根据权利要求1所述的脉冲宽度调制，其特征在于所述电流控制器(6)还包括一个时序信号产生器(11)，其产生一个要提供给逻辑电路的周期状态更新时序信号(CLK10)，以便在根据状态更新时序信号线电流比较结果改变的时刻，该逻辑电路确定用于设置开关电源的开与关的开关指令信号(PU，PV，PW)。

3.根据权利要求2所述的脉冲宽度调制变换器，其特征在于当第一、第二和第三线电流测量结果分别大于第一、第二和第三线电流指令值时，所述第一、第二和第三比较器(17，18，19)输出一个第一电平的线电流比较结果，而当第一、第二和第三线电流测量结果分别小于第一、第二和第三线电流指令值时输出一个第二电平的线电流比较结果，而其中所述开关电源装置由第一、第二、第三、第四、第五和第六开关电源器件(Q1，Q2，Q3，Q4，Q5，Q6)组成，致使该逻辑电路确定分别用来将第一、第二、第三、第四、第五和第六开关电源器件置于开与关状态的开关指令信号的电平。

4.根据权利要求3所述的脉冲宽度调制变换器，其特征在于为确定开关指令信号采用所述逻辑电路致使：

在所述状态更新时刻，当第一线电流比较结果(HU)具有一个第一电平(iFU＞iTU)而第二线电流比较结果(HV)具有一个第二电平(iFV＜iTV)以及第三线电流比较结果(HW)具有一个第二电平(iFW＜iTW)时，第二、第三和第四开关电源器件切换到关状态而第一、第五和第六开关电源器件切换到开状态，然后在从第二线电流比较结果(HV)变成第一电平的时间-点到下一个状态更新时序的时间-点的后续周期，第五开关电源器件切换到关状态而第二开关电源器件切换到开状态，然后在从第三线电流比较结果(HW)变成第一电平的时间-点到下一个状态更新时序的时间-点的后续周期，第六开关电源器件切换到关状态而第三开关电源器件切换到开状态；以及

在所述状态更新时刻，当第一线电流比较结果(HU)具有一个第二电平(iFU＜iTU)而第二线电流比较结果(HV)具有一个第一电平(iFV＞iTV)以及第三线电流比较结果(HW)具有一个第二电平(iFW＜iTW)时，第一、第三和第五开关电源器件切换到关状态而第二、第四和第六开关电源器件切换到开状态，然后在从第一线电流比较结果(HU)变成第一电平的时间-点到下一个状态更新时序的时间-点的后续周期，第四开关电源器件切换到关状态而第一开关电源器件切换到开状态，然后在从第三线电流比较结果(HW)变成第一电平的时间-点到下一个状态更新时序的时间-点的后续周期，第六开关电源器件切换到关状态而第三开关电源器件切换到开状态；以及

在所述状态更新时刻，当第一线电流比较结果(HU)具有一个第二电平(iFU＜iTU)而第二线电流比较结果(HV)具有一个第二电平(iFV＜iTV)以及第三线电流比较结果(HW)也具有一个第一电平(iFW＞iTW)时，第一、第二和第六开关电源器件切换到关状态而第三、第四和第五开关电源器件切换到开状态，然后在从第一线电流比较结果(HU)变成第一电平的时间-点到下一个状态更新时序的时间-点的后续周期，第四开关电源器件切换到关状态而第一开关电源器件切换到开状态，然后在从第二线电流比较结果(HV)变成第一电平的时间-点到下一个状态更新时序的时间-点的后续周期，第五开关电源器件切换到关状态而第二开关电源器件切换到开状态；以及

在所述状态更新时刻，当第一线电流比较结果(HU)具有一个第二电平(iFU＜iTU)而第二线电流比较结果(HV)具有一个第一电平(iFV＞iTV)以及第三线电流比较结果(HW)具有一个第一电平(iFW＞iTW)时，第一、第五和第六开关电源器件切换到关状态而第二、第三和第四开关电源器件切换到开状态，然后在从第二线电流比较结果(HV)变成第二电平的时间-点到下一个状态更新时序的时间-点的后续周期，第二开关电源器件切换到关状态而第五开关电源器件切换到开状态，然后在从第三线电流比较结果(HW)变成第二电平的时间-点到下一个状态更新时序的时间-点的后续周期，第三开关电源器件切换到关状态而第六开关电源器件切换到开状态；以及

在所述状态更新时刻，当第一线电流比较结果(HU)具有一个第一电平(iFU＞iTU)而第二线电流比较结果(HV)具有一个第二电平(iFV＜iTV)以及第三线电流比较结果(HW)具有一个第一电平(iFW＞iTW)时，第二、第四和第六开关电源器件切换到关状态而第一、第三和第五开关电源器件切换到开状态，然后在从第一线电流比较结果(HU)变成第二电平的时间-点到下一个状态更新时序的时间-点的后续周期，第一开关电源器件切换到关状态而第四开关电源器件切换到开状态，然后在从第三线电流比较结果(HW)变成第二电平的时间-点到下一个状态更新时序的时间-点的后续周期，第三开关电源器件切换到关状态而第六开关电源器件切换到开状态；以及

在所述状态更新时刻，当第一线电流比较结果(HU)具有一个第一电平(iFU＞iTU)而第二线电流比较结果(HV)具有一个第一电平(iFV＞iTV)以及第三线电流比较结果(HW)具有一个第二电平(iFW＜iTW)时，第三、第四和第五开关电源器件切换到关状态而第一、第二和第六开关电源器件切换到开状态，然后在从第一线电流比较结果(HU)变成第二电平的时间-点到下一个状态更新时序的时间-点的后续周期，第一开关电源器件切换到关状态而第四开关电源器件切换到开状态，然后在从第二线电流比较结果(HV)变成第二电平的时间-点到下一个状态更新时序的时间-点的后续周期，第二开关电源器件切换到关状态而第五开关电源器件切换到开状态。

5.根据权利要求3所述的脉冲宽度调制变换器，其特征在于为确定开关指令信号采用所述逻辑电路致使：

在所述状态更新时刻，当第一线电流比较结果(HU)具有一个第一电平(iFU＞iTU)而第二线电流比较结果(HV)具有一个第二电平(iFV＜iTV)以及第三线电流比较结果(HW)具有一个第二电平(iFW＜iTW)时，第二、第三和第四开关电源器件切换到关状态而第一、第五和第六开关电源器件切换到开状态，并且当第二线电流比较结果(HV)在第三线电流比较结果(HW)之前变成第一电平时，第五开关电源器件切换到关状态而第二开关电源器件切换到开状态，该状态保持到第三线电流比较结果(HW)变成第一电平的时间-点，然后在从第三线电流比较结果(HW)变成第一电平的时间-点到下一个状态更新时序的时间-点的后续周期，第一、第二和第三开关电源器件切换到关状态而第四、第五和第六开关电源器件切换到开状态，然而当第三线电流比较结果(HW)在第二线电流比较结果(HV)之前变成第一电平时，第六开关电源器件切换到关状态而第三开关电源器件切换到开状态，该状态保持到第二线电流比较结果(HV)变成第一电平的时间-点，然后在从第二线电流比较结果(HV)变成第一电平的时间-点到下一个状态更新时序的时间-点的后续周期，第一、第二和第三开关电源器件切换到关状态而第四、第五和第六开关电源器件切换到开状态；以及

在所述状态更新时刻，当第一线电流比较结果(HU)具有一个第二电平(iFU＜iTU)而第二线电流比较结果(HV)具有一个第一电平(iFV＞iTV)以及第三线电流比较结果(HW)具有一个第二电平(iFW＜iTW)时，第一、第三和第五开关电源器件切换到关状态而第二、第四和第六开关电源器件切换到开状态，并且当第三线电流比较结果(HW)在第一线电流比较结果(HU)之前变成第一电平时，第六开关电源器件切换到关状态而第三开关电源器件切换到开状态，该状态保持到第一线电流比较结果变成第一电平的时间-点，然后在从第一线电流比较结果(HU)变成第一电平的时间-点到下一个状态更新时序的时间-点的后续周期，第一、第二和第三开关电源器件切换到关状态而第四、第五和第六开关电源器件切换到开状态，然而当第一线电流比较结果(HU)在第三线电流比较结果(HW)之前变成第一电平时，第四开关电源器件切换到关状态而第一开关电源器件切换到开状态，该状态保持到第三线电流比较结果(HW)变成第一电平的时间-点，然后在从第三线电流比较结果(HW)变成第一电平的时间-点到下一个状态更新时序的时间-点的后续周期，第一、第二和第三开关电源器件切换到关状态而第四、第五和第六开关电源器件切换到开状态；以及

在所述状态更新时刻，当第一线电流比较结果(HU)具有一个第二电平(iFU＜iTU)而第二线电流比较结果(HV)具有一个第二电平(iFV＜iTV)以及第三线电流比较结果(HW)具有一个第一电平(iFW＞iTW)时，第一、第二和第六开关电源器件切换到关状态而第三、第四和第五开关电源器件切换到开状态，并且当第一线电流比较结果(HU)在第二线电流比较结果(HV)之前变成第一电平时，第四开关电源器件切换到关状态而第一开关电源器件切换到开状态，该状态保持到第二线电流比较结果(HV)变成第一电平的时间-点，然后在从第二线电流比较结果(HV)变成第一电平的时间-点到下一个状态更新时序的时间-点的后续周期，第一、第二和第三开关电源器件切换到关状态而第四、第五和第六开关电源器件切换到开状态，然而当第二线电流比较结果(HV)在第一线电流比较结果(HU)之前变成第一电平时，第五开关电源器件切换到关状态而第二开关电源器件切换到开状态，该状态保持到第一线电流比较结果(HU)变成第一电平的时间-点，然后在从第一线电流比较结果(HU)变成第一电平的时间-点到下一个状态更新时序的时间-点的后续周期，第一、第二和第三开关电源器件切换到关状态而第四、第五和第六开关电源器件切换到开状态；以及

在所述状态更新时刻，当第一线电流比较结果(HU)具有一个第二电平(iFU＜iTU)而第二线电流比较结果(HV)具有一个第一电平(iFV＞iTV)以及第三线电流比较结果(HW)具有一个第一电平(iFW＞iTW)时，第一、第五和第六开关电源器件切换到关状态而第二、第三和第四开关电源器件切换到开状态，并且当第二线电流比较结果(HV)在第三线电流比较结果(HW)之前变成第二电平时，第二开关电源器件切换到关状态而第五开关电源器件切换到开状态，该状态保持到第三线电流比较结果(HW)变成第二电平的时间-点，然后在从第三线电流比较结果(HW)变成第二电平的时间-点到下一个状态更新时序的时间-点的后续周期，第四、第五和第六开关电源器件切换到关状态而第一、第二和第三开关电源器件切换到开状态，然而当第三线电流比较结果(HW)在第二线电流比较结果(HV)之前变成第二电平时，第三开关电源器件切换到关状态而第六开关电源器件切换到开状态，该状态保持到第二线电流比较结果(HV)变成第二电平的时间-点，然后在从第二线电流比较结果(HV)变成第二电平的时间-点到下一个状态更新时序的时间-点的后续周期，第四、第五和第六开关电源器件切换到关状态而第一、第二和第三开关电源器件切换到开状态；以及

在所述状态更新时刻，当第一线电流比较结果(HU)具有一个第一电平(iFU＞iTU)而第二线电流比较结果(HV)具有一个第二电平(iFV＜iTV)以及第三线电流比较结果(HW)具有一个第一电平(iFW＞iTW)时，第二、第四和第六开关电源器件切换到关状态而第一、第三和第五开关电源器件切换到开状态，并且当第三线电流比较结果(HW)在第一线电流比较结果(HU)之前变成第二电平时，第三开关电源器件切换到关状态而第六开关电源器件切换到开状态，该状态保持到第一线电流比较结果(HU)变成第二电平的时间-点，然后在从第一线电流比较结果(HU)变成第二电平的时间-点到下一个状态更新时序的时间-点的后续周期，第四、第五和第六开关电源器件切换到关状态而第一、第二和第三开关电源器件切换到开状态，然而当第一线电流比较结果(HU)在第三线电流比较结果(HW)之前变成第二电平时，第一开关电源器件切换到关状态而第四开关电源器件切换到开状态，该状态保持到第三线电流比较结果(HW)变成第二电平的时间-点，然后在从第三线电流比较结果(HW)变成第二电平的时间-点到下一个状态更新时序的时间-点的后续周期，第四、第五和第六开关电源器件切换到关状态而第一、第二和第三开关电源器件切换到开状态；以及

在所述状态更新时刻，当第一线电流比较结果(HU)具有一个第一电平(iFU＞iTU)而第二线电流比较结果(HV)具有一个第一电平(iFV＞iTV)以及第三线电流比较结果(HW)具有一个第二电平(iFW＜iTW)时，第三、第四和第五开关电源器件切换到关状态而第一、第二和第六开关电源器件切换到开状态，并且当第二线电流比较结果(HV)在第一线电流比较结果(HU)之前变成第二电平时，第二开关电源器件切换到关状态而第五开关电源器件切换到开状态，该状态保持到第一线电流比较结果(HU)变成第二电平的时间-点，然后在从第一线电流比较结果(HU)变成第二电平的时间-点到下一个状态更新时序的时间-点的后续周期，第四、第五和第六开关电源器件切换到关状态而第一、第二和第三开关电源器件切换到开状态，然而当第一线电流比较结果(HU)在第二线电流比较结果(HV)之前变成第二电平时，第一开关电源器件切换到关状态而第四开关电源器件切换到开状态，该状态保持到第二线电流比较结果(HV)变成第二电平的时间-点，然后在从第二线电流比较结果(HV)变成第二电平的时间-点到下一个状态更新时序的时间-点的后续周期，第四、第五和第六开关电源器件切换到关状态而第一、第二和第三开关电源器件切换到开状态。

6.根据权利要求1到5中任何一项所述的脉冲宽度调制变换器，其特征在于采用的第一、第二和第三比较器(17，18，19)周期地分别将第一、第二和第三线电流指令值与第一、第二和第三线电流测量结果比较，并且其中所述电流控制器(6)还包括分别互连在第一、第二和第三比较器(17，18，19)与逻辑电路(10)之间的第一、第二和第三双读逻辑电路(48，49，50)，其设置为，在第一、第二和第三线电流测量结果分别至少连续两次地大于第一、第二和第三线电流指令值的情况下，第一、第二和第三比较器分别输出第一电平的第一、第二和第三比较结果(HU，HV，HW)，反之，在第一、第二和第三线电流测量结果至少连续两次地小于第一、第二和第三线电流指令值的情况下，第一、第二和第三比较器分别输出第二电平的第一、第二和第三比较结果(HU，HV，HW)。

7.根据权利要求1到6的任何一项所述的脉冲宽度调制变换器，其特征在于所述逻辑电路还包括用于根据一个预定规则按预定时间延时将馈送到主电路电源控制单元(8)的开关指令信号(PU，PV，PW)的第一、第二和第三延时单元(56，57，58)。

8.根据权利要求1到7的任何一项所述的脉冲宽度调制变换器，其特征在于电流指令产生器(7)产生第一、第二和第三线电流指令，从三相AC电源的中点看，每个电流指令由相对于每个相电压的一个同相正弦波或者反相位正弦波组成。

Images