WO2006137221A1 - 駆動回路 - Google Patents

駆動回路 Download PDF

Info

Publication number
WO2006137221A1
WO2006137221A1 PCT/JP2006/309102 JP2006309102W WO2006137221A1 WO 2006137221 A1 WO2006137221 A1 WO 2006137221A1 JP 2006309102 W JP2006309102 W JP 2006309102W WO 2006137221 A1 WO2006137221 A1 WO 2006137221A1
Authority
WO
WIPO (PCT)
Prior art keywords
capacitor
drive circuit
switch element
switching element
power supply
Prior art date
Application number
PCT/JP2006/309102
Other languages
English (en)
French (fr)
Inventor
Akio Iwabuchi
Masato Hara
Original Assignee
Sanken Electric Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co., Ltd. filed Critical Sanken Electric Co., Ltd.
Priority to US11/993,043 priority Critical patent/US7859138B2/en
Publication of WO2006137221A1 publication Critical patent/WO2006137221A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/538—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a push-pull configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/06—Lead-acid accumulators
    • H01M10/08—Selection of materials as electrolytes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Definitions

  • the present invention relates to a switching circuit drive circuit used in a DC-DC converter, an inverter, a motor drive circuit, and the like.
  • the switching circuit used in DC-DC converters, etc. is a midpoint between the two switching elements by turning on and off alternately two switching elements connected in series at both ends of the DC power supply using a control signal. Power is supplied to the load connected to.
  • This switching circuit requires a dedicated power source to drive the switching element connected to the negative side of the DC power source.
  • a drive circuit using a bootstrap circuit is conventionally known for producing this power supply.
  • FIG. 1 is a circuit diagram of a drive circuit using a bootstrap circuit.
  • a switching element QH composed of a MOSFET and a switching element QL composed of a MOSFET are connected in series to both ends of the DC power supply Vin, and a load 80 is connected to a connection point between the switching element QH and the switching element QL. ing.
  • the low-side drive circuit 60 turns on and off the switching element QL based on a signal from a control circuit (not shown).
  • the high side drive circuit 70 turns on and off the switching element QH in a complementary manner to the switching element QL based on a signal from a control circuit (not shown). That is, the switching element QH and the switching element QL are alternately turned on and off by the control signal.
  • the low-side drive circuit 60 is operated by an auxiliary power supply Vccl.
  • the high side driving circuit 70 operates with the voltage of the capacitor C2 charged by the bootstrap circuit 50 including the diode D1 and the capacitor C2.
  • FIG. 2 is a timing chart for explaining the operation of the drive circuit shown in FIG. Fig. 2 (a) shows the voltage VO-GND between the connection point VO and the ground GND, and Fig. 2 (b) shows the voltage VB-VO of the capacitor C2.
  • the switching elements QH and QL are off, the voltage is divided by the stray capacitance of the switching element, and the voltage VO-GND is applied with about half of the voltage Vin of the DC power supply. Does not exist, so the voltage VB—VO is! /.
  • FIG. 3 is a circuit diagram showing a conventional gate drive circuit. The operation of this gate drive circuit will be explained. When the lower arm switching element 122 is turned on, a bootstrap charging circuit is configured.
  • the power supply 106, the high voltage diodes 111 and 112, the power supply capacitor 110 of the upper arm circuit, the coupling point A of the switching element 121 and the switching element 122, and the switching element 122 of the lower arm reach the ground.
  • the power supply capacitor 110 of the upper arm circuit is charged through the charging path.
  • the switching element 121 of the upper arm is turned on, the potential at the point A rises to near the voltage of the DC power supply 101.
  • the oscillation circuit 113 operates, and the charge pump driving circuit 116 alternately turns on and off the switching element 117 and the switching element 118 by the output of the oscillation circuit 113.
  • the auxiliary capacitor 119 is charged from the power source 106 via the diode 111, the auxiliary capacitor 119, and the path along the switching element 118.
  • the charge pump drive circuit 116 charges the power supply capacitor 110 of the bootstrap circuit. Disclosure of the invention
  • the bootstrap circuit 50 charges the capacitor C2 when the switching element QL on the low side is on, so the on-time of the switching element QL If becomes short, the capacitor C2 cannot be charged sufficiently and the voltage may drop. For this reason, the power supply voltage of the high side drive circuit 70 is insufficient.
  • the power supply capacitor 110 of the high-side drive circuit includes a bootstrap circuit when the low-side (lower arm) switching element 122 is on.
  • the low-side switching element 122 is off (when the no-side switching element 121 is on), it is charged by the charge pump drive circuit 116 and is charged by the bootstrap circuit.
  • the charging time of power supply capacitor 110 cannot be set arbitrarily.
  • the present invention employs the following means.
  • a high-side drive circuit that turns on and off a first switching element arranged on the high-side side of a DC power supply by a control signal, and a low-side side of the DC power supply.
  • a drive circuit having a low-side drive circuit disposed and connected to the first switching element in series with the first switching element, the second switching element being turned on and off alternately by the control signal.
  • a second series circuit in which a third switch element, a second capacitor, and a fourth switch element are connected in series; the first and second switch elements; and the third and fourth switches A control circuit for alternately turning on and off the switch elements and turning on the third and fourth switch elements after turning on the first and second switch elements, and The capacitor supplies power for the high-side drive circuit.
  • the first and second switch elements are each composed of an n-channel FET, and the back gate of each n-channel FET is set to a reference potential.
  • the third and fourth switch elements are p-channel FETs, and the source is connected to the back gate of the third switch element, and the drain is connected to the drain of the third switch element.
  • the control circuit alternately turns on the first and second switch elements and the third to fifth switch elements. Z OFF In addition, after the first and second switch elements are turned on, the third and fifth switch elements are turned on, and then the fourth switch element is turned on.
  • one end is further connected to a source of the fifth switch element, and the other end is connected to one end of the second capacitor and the third switch.
  • a first resistor connected to the element source is provided.
  • the fourth technical aspect of the present invention further includes a second auxiliary power supply for charging the second capacitor via a diode, and the knock gate of the fourth switch element includes The second capacitor is connected to the second capacitor.
  • the voltage of the first auxiliary power supply is larger than the voltage of the second auxiliary power supply.
  • a second resistor is further connected between a back gate of the fourth switch element and the second capacitor.
  • FIG. 1 is a circuit diagram showing a driving circuit using a conventional bootstrap circuit.
  • FIG. 2 is a timing chart for explaining the operation of the drive circuit shown in FIG.
  • FIG. 3 is a circuit diagram showing a conventional gate drive circuit.
  • FIG. 4 is a circuit diagram of a drive circuit according to Example 1 of the present invention.
  • FIG. 5 is a timing chart of each signal of the control circuit provided in the drive circuit according to the first embodiment of the present invention.
  • Fig. 6 is a typical structural diagram in the case where a third switch element made of a p-channel FET provided in the drive circuit of Embodiment 1 of the present invention is mounted on a high voltage integrated circuit.
  • FIG. 7 is a circuit diagram of a drive circuit according to Example 2 of the present invention.
  • FIG. 8 is a timing diagram of each signal of the control circuit provided in the drive circuit according to the second embodiment of the present invention. This is a chart.
  • FIG. 9 is a circuit diagram of a drive circuit according to Example 3 of the present invention.
  • FIG. 4 is a circuit diagram of the drive circuit according to the first embodiment of the present invention.
  • the MOSFET as the switching element QH and the MOSFET as the switching element QL are connected in series at both ends of the DC power supply Vin, and a load 80 is connected to the connection point between the switching element QH and the switching element QL. Has been.
  • the low-side drive circuit 60 turns on and off the switching element QL based on a signal from a control circuit (not shown).
  • the high side drive circuit 70 turns on and off the switching element QH in a complementary manner to the switching element QL based on a signal from a control circuit (not shown). That is, the switching element QH and the switching element QL are alternately turned on.
  • the low-side drive circuit 60 is operated by an auxiliary power supply Vccl (first auxiliary power supply).
  • the high-side drive circuit 70 is operated by the voltage of the capacitor C2 from the high-side power supply unit 1.
  • the drain of the switch element Qnl (first switch element) is connected to the positive electrode of the auxiliary power supply Vccl, and the source of the switch element Qnl is the capacitor C 1 (first capacitor) Connected to one end.
  • the other end of the capacitor C1 is connected to the drain of the switch element Qn2 (second switch element), and the source and back gate of the switch element Qn2 are connected to the negative electrode (ground GND) of the auxiliary power supply Vccl.
  • the back gate of switch element Qnl is connected to the negative electrode (ground GND) of auxiliary power supply Vccl. That is, the switch element Qnl, the capacitor C1, and the switch element Qn2 are connected in series to both ends of the auxiliary power source Vcc1.
  • the drain of the switch element Qpl (third switch element) is connected to one end of the capacitor C1, and the source and back gate of the switch element Qpl are one end of the capacitor C2 (second capacitor) and the high side. Connected to one end of the drive circuit 70.
  • Capacitor C1 The drain of the switch element Qp2 (fourth switch element) is connected to the other end of the switch, and the source and back gate of the switch element Qp2 are connected to the other end of the capacitor C2 and the other end of the high-side drive circuit 70. That is, the switch element Qpl, the capacitor C2, and the switch element Qp2 are connected in series to both ends of the capacitor C1.
  • Each of the switch elements Qnl and Qn2 is an n-channel MOSFET, and the back gate of each n-channel FET is connected to a reference potential (eg, ground GND) on the low side.
  • Switch elements Qpl and Qp2 are p-channel MOSFETs.
  • the non-side power supply unit 1 applies a control signal to the gate of each switch element to turn on the switch elements Qnl and Qn2, and then turns on the switch elements Qpl and Qp2.
  • Have Capacitor C2 is a power source for high-side drive circuit 70.
  • a gate signal Qnlg is applied to the gate of the switch element Qnl and a gate signal Qn2g is applied to the gate of the switch element Qn2, thereby turning on the switch element Qnl and the switch element Qn2. Turn off element Qpl and switch element Qp2 (without gate signals Qplg and Qp2g).
  • the capacitor C 1 is charged by the auxiliary power source Vccl along the path of Vccl, Qnl, CI, Qn2, and Vccl, and the voltage of the capacitor C 1 reaches the voltage of the auxiliary power source Vcc 1.
  • the auxiliary power supply Vcc 1 charges the capacitor C 1 independently of the reference potential of the high-side circuit.
  • the switch element Qnl and the switch element Qn2 are turned off, and the gate signal Qplg is applied to the gate of the switch element Qpl and the gate signal Qp2g is applied to the gate of the switch element Qp2.
  • Switch element Qpl and switch element Qp2 are turned on.
  • the capacitor C2 is charged by the capacitor C1 along the path of CI, Qpl, C2, Qp2, and CI. That is, the electric charge of the capacitor C1 moves to the capacitor C2, and the capacitor C2 is charged until the voltage of the capacitor C1 is reached.
  • the capacitor C2 serves as a power source for the high-side drive circuit 70. Accordingly, the high-side drive circuit 70 operates by supplying the charge from the capacitor C2. At this time, since the switch element Qnl and the switch element Qn2 are OFF, charge transfer from the capacitor C1 to the capacitor C2 is performed regardless of the potential that is the reference of the high-side circuit.
  • the switch elements Qnl, Qn2 and the switch elements Qnl, Qn2 and the switch elements Qnl and Qn2 are switched regardless of the reference potential of the non-side circuit (regardless of whether the low-side switching element QL is on or off).
  • the capacitor C2 can be charged via the capacitor C1 by the voltage of the auxiliary power supply Vcc1 in a predetermined cycle.
  • the on / off operation of the switch elements Qnl and Qn2 and the switch elements Qpl and Qp2 can be set without being restricted by the operation of the switching elements QH and QL. Therefore, when the auxiliary power source Vccl force is charged to the capacitor C1 or from the capacitor C1 to the capacitor C2, if the impedance element that limits the charging current is inserted, the charging voltage of the capacitor C1 or C2 varies depending on the charging time. For this reason, the voltage of the capacitor C1 or C2 can be adjusted by setting the on / off duty of the switch elements Qnl and Qn2 and the switch elements Qpl and Qp2. By detecting the capacitor voltage and adjusting the on / off duty of the switch elements Qnl and Qn2 and the switch elements Qpl and Qp2, the voltage can be stabilized.
  • the switch element Qpl causes a drain current to flow in the reverse direction to the source.
  • the switch element Qpl requires a high breakdown voltage.
  • FIG. 6 is a typical structural diagram when the switch element Qpl having the p-channel FET power provided in the drive circuit according to the first embodiment of the present invention is mounted on a high voltage integrated circuit.
  • the switch element Qpl has a P layer 21, a drain D, a source S, and a back gate BG.
  • a P layer 23 is formed in the peripheral region of the drain D, and the peripheral region of the source S is formed.
  • a P layer 25 is formed on the substrate, and an N layer 27 is formed between the P layer 21, the P layer 23, and the P layer 25.
  • the parasitic resistance 30 of the drain D, the parasitic diode 31 between the P layer 23 and the N layer 27, the parasitic diode 33 between the P layer 25 and the N layer 27, and P layer 23 and N layer 27 and P layer 21 Parasitic transistor 35 exists between and. Therefore, when a large current flows, a voltage drop (voltage drop) occurs due to the drain parasitic resistance 30 of the switch element Qpl, and this voltage drop causes a parasitic transistor consisting of a pnp transistor based on the N layer 27.
  • the parasitic current Ipl flows from the P layer 23 to the P layer 21 due to the parasitic transistor 35, and the parasitic current Ip2 flows from the P layer 23 to the back gate BG via the N layer 27 due to the parasitic diode 31.
  • the target operation may not be realized.
  • the parasitic resistance 30 of the drain increases, so that the parasitic transistor 35 becomes easy to operate. For this reason, p-channel FET usage conditions are limited to smaller current densities.
  • the withstand voltage of the parasitic transistor 35 of the switch element Qpl is low, the element may be damaged. If the drain parasitic resistance 30 is reduced and the withstand voltage of the parasitic transistor 35 is increased, the chip size will increase when integrated in a monolithic IC.
  • FIG. 7 is a circuit diagram of a drive circuit according to the second embodiment of the present invention.
  • FIG. 7 shows a high-side drive circuit 70 and a power supply unit la, which are main parts of the drive circuit.
  • Other circuits are the same as those of the first embodiment shown in FIG.
  • the high-side power supply unit la shown in FIG. 7 has a switch element Qp3 (fifth switch element) made of a ⁇ -channel MOSFET added to the configuration of the high-side power supply part 1 shown in FIG. It is characterized by.
  • the switch element Qp3 has a drain connected to the drain of the switch element Qpl, a source and a knock gate connected to the back gate of the switch element Qpl, and the source and the back gate connected via a resistor R1 (first resistor). Connected to the source of switch element Qpl and one end of capacitor C2.
  • the control circuit 10a applies a control signal to the gate of each switch element to turn on the switch elements Qnl and Qn2, then turns on the switch elements Qpl and Qp3, and then switches the switch elements Qp2 Turn on.
  • the capacitor C2 serves as a power source for the high-side drive circuit 70.
  • a gate signal Qnlg is applied to the gate of the switch element Qnl and a gate signal Qn2g is applied to the gate of the switch element Qn2, thereby turning on the switch element Qnl and the switch element Qn2. Turn off element Qpl and switch element Qp2.
  • the capacitor C 1 is charged by the auxiliary power source Vccl through a path along Vccl, Qnl, CI, Qn2, and Vcc 1, and the voltage of the capacitor C 1 reaches the voltage of the auxiliary power source Vcc 1. Reach. At this time, since the switch element Qpl and the switch element Qp2 are off, the auxiliary power supply Vccl charges the capacitor C1 regardless of the reference potential of the circuit on the high side.
  • the switch element Qnl and the switch element Qn2 are turned off, the gate signal Qplg is applied to the gate of the switch element Qpl, and the gate signal Qp3g is applied to the gate of the switch element Qp3. Turn on switch element Qpl and switch element Qp3. It is preferable to turn on the switch element Qpl slightly earlier than the switch element Qp3. Next, at time t3, the switch element Qp2 is turned on.
  • Capacitor C2 is charged by capacitor CI along the path of CI, Qpl, C2, Qp2, CI. That is, capacitor C1 The charge on the capacitor moves to capacitor C2, and capacitor C2 is charged until the voltage on capacitor C1 is reached.
  • FIG. 9 is a circuit diagram of a drive circuit according to Embodiment 3 of the present invention.
  • Example 2 since a large charging current flows when the voltage of the capacitor C2 is low, such as during startup, the switch elements Qnl, Qn2, Qpl, and Qp2 require a large rating to withstand it.
  • the drive circuit of the present embodiment is a combination of a bootstrap circuit and the drive circuit of Embodiment 2 as shown in FIG. 9, and it is easier to make a monolithic IC without having to increase the rating. ⁇ ⁇ It is characterized by being able to.
  • an auxiliary power source Vcc2 (second auxiliary power source) is connected to one end of a capacitor C2 via a diode D1. And configured to charge the capacitor C2.
  • the voltage of auxiliary power supply Vcc2 is set lower than the voltage of auxiliary power supply V ccl.
  • the back gate of the switch element Qp2 is connected to the other end of the capacitor C2 via a resistor R 2 (second resistor).
  • the auxiliary power supply Vcc2 and the diode D1 operate as a conventional bootstrap circuit at the time of startup, and when the low-side switching element QL is on.
  • the capacitor C2 is rapidly charged from the auxiliary power supply Vcc2 via the diode D1, and the switching circuit with switching elements QH and QL is activated.
  • the capacitor C 2 is charged from the auxiliary power source Vcc 1 through the capacitor C 1 by turning on / off the switch element Qnl and switch element Qn 2 and the switch element Qpl and switch element Qp 2.
  • the auxiliary power source Vccl is larger than the auxiliary power source Vcc2, when charging from the auxiliary power source Vccl starts, the voltage of the capacitor C2 becomes higher than the voltage of the auxiliary power source Vcc2, and the power of the bootstrap circuit There is no charge.
  • the charging of the capacitor C2 by turning on and off the switch element Qnl, the switch element Qn2, the switch element Qpl, and the switch element Qp2 only needs to compensate for the power consumed by the drive circuit, so the switch elements Qnl, Qn2, Q pi and Qp2 can use small rated FETs.
  • the current from the switch element Qp2 to the capacitor C2 can be limited by the resistor R2.
  • the second capacitor can be charged at a predetermined cycle regardless of the state of the second switching element on the low side.
  • a predetermined voltage can always be supplied as the power supply for the high-side drive circuit regardless of the state of the second switching element on the low-side side.
  • the FET is used as a switch element and the parasitic diode is reverse-biased using the knock gate, so that the parasitic transistor operates. Since it is possible to achieve a high breakdown voltage, it is easy to make a monolithic IC.
  • the current flowing through the fifth switch element can be limited by the first resistor.
  • the second capacitor when the voltage of the second capacitor is low and a large charging current flows, such as during startup, the second capacitor is rapidly charged by the bootstrap circuit. After that, since only the consumed power is charged, the supplied power can be reduced, and monolithic IC becomes easier.
  • the current flowing through the fourth switch element can be limited by the second resistor.
  • the present invention can be applied to a drive circuit that drives a switching circuit such as a DC-DC converter, an inverter, and a motor drive circuit.
  • a switching circuit such as a DC-DC converter, an inverter, and a motor drive circuit.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)
  • Inverter Devices (AREA)
  • Dc-Dc Converters (AREA)

Abstract

　スイッチング回路の駆動回路は、直流電源Ｖｉｎのハイサイド側に配置されたスイッチング素子ＱＨを制御信号によりオン／オフさせるハイサイド駆動回路７０と、直流電源のローサイド側に配置されると共にスイッチング素子ＱＨに直列に接続されたスイッチング素子ＱＬを制御信号によりスイッチング素子ＱＨと交互にオン／オフさせるローサイド駆動回路６０とを具備する。さらに、補助電源Ｖｃｃ１の両端にスイッチ素子Ｑｎ１とコンデンサＣ１とスイッチ素子Ｑｎ２とが直列に接続され、Ｃ１の両端にスイッチ素子Ｑｐ１とＣ２とスイッチ素子Ｑｐ２とが直列に接続される。制御回路１０はＱｎ１，Ｑｎ２とＱｐ１，Ｑｐ２とを交互にオン／オフさせると共に、Ｑｎ１，Ｑｎ２をオンさせた後にＱｐ１，Ｑｐ２をオンさせ、Ｃ２はハイサイド駆動回路の電源を供給する。

Description

明 細 書
駆動回路
技術分野
[0001] 本発明は、 DC— DCコンバータ、インバータ、モータドライブ回路等に用いられるス イッチング回路の駆動回路に関する。
背景技術
[0002] DC— DCコンバータ等に用いられるスイッチング回路は、直流電源の両端に直列 に接続された 2個のスイッチング素子を制御信号により交互にオン Zオフさせて、 2個 のスイッチング素子の中点に接続された負荷に電力を供給する。このスイッチング回 路は、直流電源のノ、ィサイド側に接続されたスイッチング素子を駆動するために専用 の電源が必要になる。この電源を作成するために、ブートストラップ回路を用いた駆 動回路が従来より知られている。
[0003] 図 1はブートストラップ回路を用いた駆動回路の回路図である。図 1において、直流 電源 Vinの両端には、 MOSFETからなるスイッチング素子 QHと MOSFETからなる スイッチング素子 QLとが直列に接続され、スイッチング素子 QHとスイッチング素子 Q Lとの接続点には負荷 80が接続されている。
[0004] ローサイド駆動回路 60は、図示しない制御回路からの信号に基づいて、スィッチン グ素子 QLをオン Zオフさせる。ハイサイド駆動回路 70は、図示しない制御回路から の信号に基づ 、て、スイッチング素子 QHをスイッチング素子 QLとは相補的にオン Zオフさせる。即ち、制御信号により、スイッチング素子 QHとスイッチング素子 QLと が交互にオン Zオフする。
[0005] ローサイド駆動回路 60は、補助電源 Vcclによって動作する。ハイサイド駆動回路 70は、ダイオード D1とコンデンサ C2からなるブートストラップ回路 50により充電され たコンデンサ C2の電圧で動作する。
[0006] 次にこのように構成された駆動回路の動作を説明する。ここでは、ハイサイド駆動回 路 70を動作させるための電源としての、コンデンサ C2の充電について説明する。
[0007] まず、制御信号によりスイッチング素子 QLがオンすると、補助電源 Vcclからダイォ ード Dl,コンデンサ C2,スイッチング素子 QH, QLの結合点 VO,スイッチング素子 QL,グランド GNDの経路に沿って電流が流れ、コンデンサ C2が充電される。
[0008] 次に、制御信号によりスイッチング素子 QLがオフすると、結合点 VOの電位が上昇 するので、コンデンサ C2及びハイサイド駆動回路 70の基準となる電位も上昇し、コン デンサ C2に充電された電圧によりハイサイド駆動回路 70が動作する。
[0009] 図 2は図 1に示す駆動回路の動作を説明するためのタイミングチャートである。図 2 ( a)は接続点 VOとグランド GNDの間の電圧 VO— GNDを示し、図 2 (b)はコンデンサ C2の電圧 VB— VOを示している。スイッチング素子 QH, QLがオフしている状態で は、スイッチング素子の浮遊容量などによって分圧され、電圧 VO— GNDは、直流電 源の電圧 Vinの半分程度が印加された状態となり、コンデンサ C2の電荷は存在しな V、ので電圧 VB— VOはな!/、。
[0010] 時刻 ti lにおいて、スイッチング素子 QLがオンすると、電圧 VO— GNDはほぼゼロ になる。このとき、コンデンサ C2は補助電源 Vcclからダイオード D1,コンデンサ C2 ,スイッチング素子 QH, QLの接続点 VO,スイッチング素子 QL,グランド GNDに沿 つた経路を介して充電され、急速に電位が上昇し、時刻 tl 2において、補助電源 Vcc 1と同じ電圧まで充電される。
[0011] 次に、時刻 tl3において、スイッチング素子 QLがオフし、コンデンサ C2の電圧 VB —VOによって動作可能となったノヽィサイド駆動回路 70は、スイッチング素子 QHをォ ンさせる。このため、電圧 VO— GNDは入力電圧 Vinまで上昇し、コンデンサ C2の電 圧 VB—VOは、ハイサイド駆動回路 70によってスイッチング素子 QHをオンさせるた めに電荷を消費されて下がる。
[0012] 時刻 tl4において、スイッチング素子 QHがオフし、スイッチング素子 QLがオンする と、再びコンデンサ C2は充電される。この動作を繰り返して、スイッチング素子 QHと スイッチング素子 QLとのオン Zオフが交互に繰り返される。
[0013] また、図 1に示す駆動回路に関連したゲート駆動回路として例えば日本国特開 200 4— 304527号公報が知られている。前記文献に記載されたゲート駆動回路には、 ブートストラップ回路とチャージポンプ駆動回路を組合わせてハイサイド側のスィッチ ング素子の駆動回路の電源を得る方法が開示されている。 [0014] 図 3は従来のゲート駆動回路を示す回路図である。このゲート駆動回路の動作を説 明する。下アームのスイッチング素子 122がオンすると、ブートストラップ充電回路が 構成される。即ち、電源 106と、高圧ダイオード 111, 112と、上アーム回路の電源用 コンデンサ 110と、スイッチング素子 121とスイッチング素子 122の結合点 Aと、下ァ ームのスイッチング素子 122を通ってアースに至る充電経路を介して上アーム回路 の電源用コンデンサ 110を充電する。
[0015] 次に、上アームのスイッチング素子 121がオンすると、 A点の電位が直流電源 101 の電圧近くまで上昇する。このとき、発振回路 113が動作して、発振回路 113の出力 により、チャージポンプ駆動回路 116は、スイッチング素子 117とスイッチング素子 11 8とを交互にオン Zオフさせる。スイッチング素子 118のオンのタイミングで、電源 106 から、ダイオード 111、補助コンデンサ 119、及びスイッチング素子 118に沿った経路 を介して補助コンデンサ 119が充電される。次に、スイッチング素子 118がオフし、ス イッチング素子 117がオンすると、充電されていた補助コンデンサ 119から、高圧ダイ オード 112、電源用コンデンサ 110、及びスイッチング素子 117の経路で、上アーム 回路の電源用コンデンサ 110が充電される。
[0016] このように、ローサイド側のスイッチング素子 122がオフのときには、チャージポンプ 駆動回路 116によってブートストラップ回路の電源用コンデンサ 110を充電する。 発明の開示
発明が解決しょうとする課題
[0017] し力しながら、図 1に示す駆動回路にあっては、ブートストラップ回路 50は、ローサ イド側のスイッチング素子 QLがオンの時にコンデンサ C2を充電するので、スィッチン グ素子 QLのオン時間が短くなると、十分にコンデンサ C2を充電できず電圧が低下 することがある。このため、ハイサイド駆動回路 70の電源電圧が不足する。
[0018] また、スイッチング電源の場合には、近年の低消費電力化、特に待機時の低消費 電力に対応するため、待機時などの消費電力が小さい時にはスイッチング回路のォ ン Zオフ動作を断続させて、効率を向上させる方法が良く用いられる。スイッチング 回路のオン Zオフ動作を停止している期間は、ブートストラップ回路 50が動作せず、 やはり、コンデンサ C2の電圧が低下して、ハイサイド駆動回路 70の電源電圧が不足 する。
[0019] また、前記文献に記載されたゲート駆動回路では、ハイサイド側の駆動回路の電源 用コンデンサ 110は、ローサイド側（下アーム側）のスイッチング素子 122がオンして いるとき、ブートストラップ回路で充電され、ローサイド側のスイッチング素子 122がォ フしているとき（ノヽィサイド側のスイッチング素子 121がオンしているとき）は、チャージ ポンプ駆動回路 116によって充電するので、ブートストラップ回路で充電される時は 電源用コンデンサ 110の充電時間を任意に設定できな 、。
[0020] また、高耐圧のダイオードを使用するため、モノリシック ICにするのが困難であった
[0021] 本発明によれば、ローサイド側のスイッチング素子の状態の如何に関わらず、常に 所定の電圧をハイサイド駆動回路の電源として供給できる駆動回路を提供することが できる。
課題を解決するための手段
[0022] 上記課題を解決するために、本発明は以下の手段を採用した。本発明の第 1の技 術的側面によれば、直流電源のハイサイド側に配置された第 1のスイッチング素子を 制御信号によりオン Zオフさせるハイサイド駆動回路と、前記直流電源のローサイド 側に配置されると共に前記第 1のスイッチング素子に直列に接続された第 2のスイツ チング素子を前記制御信号により前記第 1のスイッチング素子と交互にオン Zオフさ せるローサイド駆動回路とを有する駆動回路において、第 1の補助電源の両端に接 続され、第 1のスィッチ素子と第 1のコンデンサと第 2のスィッチ素子とが直列に接続さ れた第 1直列回路と、前記第 1のコンデンサの両端に接続され、第 3のスィッチ素子と 第 2のコンデンサと第 4のスィッチ素子とが直列に接続された第 2直列回路と、前記第 1及び第 2のスィッチ素子と前記第 3及び第 4のスィッチ素子とを交互にオン Zオフさ せると共に、前記第 1及び第 2のスィッチ素子をオンさせた後に、前記第 3及び第 4の スィッチ素子をオンさせる制御回路とを有し、前記第 2のコンデンサは、前記ハイサイ ド駆動回路の電源を供給することを特徴とする。
[0023] 本発明の第 2の技術的側面によれば、さらに、前記第 1及び第 2のスィッチ素子は、 nチャネル FETからなり、各々の nチャネル FETのバックゲートは、基準となる電位に 接続され、前記第 3及び第 4のスィッチ素子は、 pチャネル FETからなり、さら〖こ、前記 第 3のスィッチ素子のバックゲートにソースが接続され、前記第 3のスィッチ素子のド レインにドレインが接続された pチャネル FETからなる第 5のスィッチ素子を有し、前 記制御回路は、前記第 1及び第 2のスィッチ素子と前記第 3乃至第 5のスィッチ素子 とを交互にオン Zオフさせると共に、前記第 1及び第 2のスィッチ素子をオンさせた後 に、前記第 3及び第 5のスィッチ素子をオンさせ、その後に、前記第 4のスィッチ素子 をオンさせることを特徴とする。
[0024] 本発明の第 3の技術的側面によれば、さらに、一端が前記第 5のスィッチ素子のソ ースに接続され、他端が前記第 2のコンデンサの一端と前記第 3のスィッチ素子のソ ースとに接続された第 1の抵抗を設けたことを特徴とする。
[0025] 本発明の第 4の技術的側面によれば、さらに、ダイオードを介して前記第 2のコンデ ンサを充電する第 2の補助電源を有し、前記第 4のスィッチ素子のノ ックゲートは、前 記第 2のコンデンサに接続されることを特徴とする。
[0026] 本発明の第 5の技術的側面によれば、さらに、前記第 1の補助電源の電圧は、前記 第 2の補助電源の電圧より大きいことを特徴とする。
[0027] 本発明の第 6の技術的側面によれば、さらに、前記第 4のスィッチ素子のバックゲー トと前記第 2のコンデンサとの間に第 2の抵抗を接続したことを特徴とする。
図面の簡単な説明
[0028] [図 1]図 1は、従来のブートストラップ回路を用いた駆動回路を示す回路図である。
[図 2]図 2は、図 1に示す駆動回路の動作を説明するためのタイミングチャートである。
[図 3]図 3は、従来のゲート駆動回路を示す回路図である。
[図 4]図 4は、本発明の実施例 1の駆動回路の回路図である。
[図 5]図 5は、本発明の実施例 1の駆動回路に設けられた制御回路の各信号のタイミ ングチャートである。
[図 6]図 6は、本発明の実施例 1の駆動回路に設けられた pチャネル FETからなる第 3 のスィッチ素子を高耐圧の集積回路に搭載した場合の代表的な構造図である。
[図 7]図 7は、本発明の実施例 2の駆動回路の回路図である。
[図 8]図 8は、本発明の実施例 2の駆動回路に設けられた制御回路の各信号のタイミ ングチャートである。
[図 9]図 9は、本発明の実施例 3の駆動回路の回路図である。
発明を実施するための最良の形態
[0029] 笫 1 ¾細1
以下、本発明の駆動回路の実施例を図面を参照しながら詳細に説明する。
[0030] 図 4は本発明の実施例 1の駆動回路の回路図である。図 4において、直流電源 Vin の両端には、スイッチング素子 QHとしての MOSFETとスイッチング素子 QLとしての MOSFETとが直列に接続され、スイッチング素子 QHとスイッチング素子 QLとの接 続点には負荷 80が接続されている。
[0031] ローサイド駆動回路 60は、図示しない制御回路からの信号に基づいて、スィッチン グ素子 QLをオン Zオフさせる。ハイサイド駆動回路 70は、図示しない制御回路から の信号に基づ 、て、スイッチング素子 QHをスイッチング素子 QLとは相補的にオン Zオフさせる。即ち、スイッチング素子 QHとスイッチング素子 QLとが交互にオン Zォ フする。
[0032] ローサイド駆動回路 60は、補助電源 Vccl (第 1の補助電源）によって動作する。ハ ィサイド駆動回路 70は、ハイサイド電源供給部 1からのコンデンサ C2の電圧により動 作する。
[0033] ハイサイド電源供給部 1において、補助電源 Vcclの正極にはスィッチ素子 Qnl ( 第 1のスィッチ素子）のドレインが接続され、スィッチ素子 Qnlのソースはコンデンサ C 1 (第 1のコンデンサ）の一端に接続される。コンデンサ C1の他端はスィッチ素子 Qn2 (第 2のスィッチ素子）のドレインに接続され、スィッチ素子 Qn2のソース及びバックゲ ートは補助電源 Vcclの負極（グランド GND)に接続される。スィッチ素子 Qnlのバッ クゲートは補助電源 Vcclの負極 (グランド GND)に接続される。即ち、補助電源 Vcc 1の両端にスィッチ素子 Qnlとコンデンサ C1とスィッチ素子 Qn2とが直列に接続され る。
[0034] また、コンデンサ C1の一端にはスィッチ素子 Qpl (第 3のスィッチ素子）のドレイン が接続され、スィッチ素子 Qplのソース及びバックゲートはコンデンサ C2 (第 2のコン デンサ）の一端及びハイサイド駆動回路 70の一端に接続されている。コンデンサ C1 の他端にはスィッチ素子 Qp2 (第 4のスィッチ素子）のドレインが接続され、スィッチ素 子 Qp2のソース及びバックゲートはコンデンサ C2の他端及びハイサイド駆動回路 70 の他端に接続される。即ち、コンデンサ C1の両端にスィッチ素子 Qplとコンデンサ C 2とスィッチ素子 Qp2とが直列に接続される。
[0035] スィッチ素子 Qnl, Qn2はそれぞれ nチャネル MOSFETであり、各々の nチャネル FETのバックゲートは、ローサイド側の基準となる電位 (例えばグランド GND)に接続 される。スィッチ素子 Qpl, Qp2は pチャネル MOSFETである。
[0036] ノ、ィサイド電源供給部 1は、各々のスィッチ素子のゲートに制御信号を印加すること により、スィッチ素子 Qnl, Qn2をオンさせた後に、スィッチ素子 Qpl, Qp2をオンさ せる制御回路 10を有する。コンデンサ C2はハイサイド駆動回路 70の電源となる。
[0037] 次にこのように構成された実施例 1の駆動回路の動作を図 5に示すタイミングチヤ一 トを参照しながら説明する。
[0038] まず、時刻 tlにおいて、スィッチ素子 Qnlのゲートにゲート信号 Qnlgを印加すると 共にスィッチ素子 Qn2のゲートにゲート信号 Qn2gを印加することにより、スィッチ素 子 Qnl及びスィッチ素子 Qn2をオンさせ、スィッチ素子 Qpl及びスィッチ素子 Qp2 をオフさせる（ゲート信号 Qplg、 Qp2gなし)。
[0039] このとき、 Vccl, Qnl, CI, Qn2, Vcclの経路に沿って、補助電源 Vcclによって コンデンサ C 1が充電され、コンデンサ C 1の電圧は補助電源 Vcc 1の電圧に到達す る。このとき、スィッチ素子 Qpl及びスィッチ素子 Qp2はオフであるので、ハイサイド 側の回路の基準となる電位とは独立に補助電源 Vcc 1はコンデンサ C 1を充電する。
[0040] 次に、時刻 t2において、スィッチ素子 Qnl及びスィッチ素子 Qn2をオフさせ、スイツ チ素子 Qplのゲートにゲート信号 Qplgを印加すると共にスィッチ素子 Qp2のゲート にゲート信号 Qp2gを印加することにより、スィッチ素子 Qpl及びスィッチ素子 Qp2を オンさせる。
[0041] このとき、 CI, Qpl, C2, Qp2, CIの経路に沿って、コンデンサ C1によってコンデ ンサ C2が充電される。即ち、コンデンサ C1の電荷がコンデンサ C2へ移動して、コン デンサ C2は、コンデンサ C1の電圧に到達するまで充電される。コンデンサ C2は、ハ ィサイド駆動回路 70の電源となる。 [0042] 従って、コンデンサ C2の電荷供給により、ハイサイド駆動回路 70が動作する。この とき、スィッチ素子 Qnl及びスィッチ素子 Qn2は、オフであるので、ハイサイド側の回 路の基準となる電位の如何に関わらず、コンデンサ C1からコンデンサ C2への電荷 移動が行われる。
[0043] このように、ノ、ィサイド側の回路の基準となる電位の如何に関わらず (ローサイド側 のスイッチング素子 QLのオンまたはオフの状態に関わらず）、スィッチ素子 Qnl, Q n2と、スィッチ素子 Qpl, Qp2とを交互にオン Zオフさせることで、所定の周期で補 助電源 Vcc 1の電圧によりコンデンサ C 1を介してコンデンサ C 2を充電することができ る。
[0044] また、本発明によると、スイッチング素子 QH及び QLの動作に制限を受けることなく 、スィッチ素子 Qnl及び Qn2とスィッチ素子 Qpl及び Qp2のオンオフ動作を設定で きる。したがって、補助電源 Vccl力もコンデンサ C1を充電するとき、又はコンデンサ C1からコンデンサ C2を充電するときに、充電電流を制限するインピーダンス素子を 入れると、コンデンサ C1又は C2の充電電圧が充電時間によって変わる。このため、 スィッチ素子 Qnl及び Qn2とスィッチ素子 Qpl及び Qp2のオンオフデューティを設 定することによりコンデンサ C1又は C2の電圧を調整できる。コンデンサの電圧を検 出してスィッチ素子 Qnl及び Qn2とスィッチ素子 Qpl及び Qp2のオンオフデューテ ィを調整すれば、電圧を安定化することも可能である。
[0045] 実飾 12
図 4に示す実施例 1の駆動回路では、スィッチ素子 Qplは、ドレイン力もソースへ逆 方向に電流が流れることになる。また、スィッチ素子 Qplは高耐圧を必要とする。
[0046] 図 6は本発明の実施例 1の駆動回路に設けられた pチャネル FET力 なるスィッチ 素子 Qplを高耐圧の集積回路に搭載した場合の代表的な構造図である。図 6に示 すように、スィッチ素子 Qplは、 P層 21とドレイン Dとソース Sとバックゲート BGとを有 し、ドレイン Dの周辺領域には P層 23が形成され、ソース Sの周辺領域には P層 25が 形成され、 P層 21と P層 23と P層 25との間には N層 27が形成されている。
[0047] 図 6に示すように、ドレイン Dの寄生抵抗 30、 P層 23と N層 27との間に寄生ダイォ ード 31、 P層 25と N層 27との間に寄生ダイオード 33、及び P層 23と N層 27と P層 21 との間に寄生トランジスタ 35が存在する。このため、大電流を流した場合、スィッチ素 子 Qplのドレイン寄生抵抗 30により電圧ドロップ (電圧降下）が発生し、この電圧ドロ ップにより、 N層 27がベースとなる pnpトランジスタからなる寄生トランジスタ 35が動作 するため、寄生トランジスタ 35により P層 23から P層 21への寄生電流 Iplや、寄生ダ ィオード 31により P層 23から N層 27を介してバックゲート BGへの寄生電流 Ip2が流 れ、 目的とする動作を実現できないことがある。
[0048] 動作温度が高い場合には、寄生トランジスタ 35のベースーェミッタ間の電圧が下が り、ドレインの寄生抵抗 30が大きくなるので、寄生トランジスタ 35が動作しやすくなる 。このため、 pチャネル FETの使用条件は、より小さな電流密度に限定される。また、 スィッチ素子 Qplの寄生トランジスタ 35の耐圧が低い場合には素子が破損すること がある。ドレインの寄生抵抗 30を小さくし、寄生トランジスタ 35の耐圧を高くすると、モ ノリシック ICへ集積する場合、チップサイズが大きくなる。
[0049] 本実施例では、寄生トランジスタ 35の影響をなくし容易にモノリシック IC化できる駆 動回路を提供する。図 7は本発明の実施例 2の駆動回路の回路図である。図 7では、 駆動回路の内の主要部である、ハイサイド駆動回路 70と、電源供給部 laとを示して いる。その他の回路は、図 4に示す実施例 1の回路と同一である。
[0050] 図 7に示すハイサイド電源供給部 laは、図 4に示すハイサイド電源供給部 1の構成 に、さらに、 ρチャネル MOSFETからなるスィッチ素子 Qp3 (第 5のスィッチ素子）を 追加したことを特徴とする。
[0051] スィッチ素子 Qp3は、ドレインをスィッチ素子 Qplのドレインに接続し、ソース及び ノ ックゲートをスィッチ素子 Qplのバックゲートに接続し、ソース及びバックゲートを抵 抗 R1 (第 1の抵抗）を介してスィッチ素子 Qplのソース及びコンデンサ C2の一端に 接続している。
[0052] 制御回路 10aは、各々のスィッチ素子のゲートに制御信号を印加することにより、ス イッチ素子 Qnl, Qn2をオンさせた後に、スィッチ素子 Qpl, Qp3をオンさせ、その 後に、スィッチ素子 Qp2をオンさせる。コンデンサ C2は、ハイサイド駆動回路 70の電 源となる。
[0053] 次にこのように構成された実施例 2の駆動回路の動作を図 8に示すタイミングチヤ一 トを参照しながら説明する。
[0054] まず、時刻 tlにおいて、スィッチ素子 Qnlのゲートにゲート信号 Qnlgを印加すると 共にスィッチ素子 Qn2のゲートにゲート信号 Qn2gを印加することにより、スィッチ素 子 Qnl及びスィッチ素子 Qn2をオンさせ、スィッチ素子 Qpl及びスィッチ素子 Qp2 をオフさせる。
[0055] このとき、 Vccl, Qnl, CI, Qn2, Vcc 1に沿った経路を介して、補助電源 Vcclに よってコンデンサ C 1が充電され、コンデンサ C 1の電圧は補助電源 Vcc 1の電圧に到 達する。このとき、スィッチ素子 Qpl及びスィッチ素子 Qp2はオフであるので、ハイサ イド側の回路の基準となる電位の如何に関わらず、補助電源 Vcclはコンデンサ C1 を充電する。
[0056] 次に、時刻 t2において、スィッチ素子 Qnl及びスィッチ素子 Qn2をオフさせ、スイツ チ素子 Qplのゲートにゲート信号 Qplgを印加すると共にスィッチ素子 Qp3のゲート にゲート信号 Qp3gを印加することにより、スィッチ素子 Qpl及びスィッチ素子 Qp3を オンさせる。なお、スィッチ素子 Qplをスィッチ素子 Qp3よりも僅かに早くオンさせる 方が好ましい。次に、時刻 t3において、スィッチ素子 Qp2をオンさせる。
[0057] このとき、スィッチ素子 Qplのドレインからソースに向かって電流が流れ、ドレインの 寄生抵抗により電圧降下が発生する力 スィッチ素子 Qp3がオンしているので、スィ ツチ素子 Qplのバックゲートがドレイン電圧に固定される。すなわち、スィッチ素子 Q p3のソースとスィッチ素子 Qplのバックゲートとは同電位であり、スィッチ素子 Qp3が オンのときには、スィッチ素子 Qp3のドレインとソースとは同電位であり、スィッチ素子 Qp3のドレインとスィッチ素子 Qplのドレインとは同電位であるので、スィッチ素子 Qp 1のバックゲートとドレインとは、同電位となる。このため、寄生ダイオード 31, 33、寄 生トランジスタ 35が動作することが無 、。
[0058] スィッチ素子 Qp 3はスィッチ素子 Qp 1のバックゲートをスィッチ素子 Qp 1のドレイン に固定するためなので、大きな電流を流す必要がなぐ抵抗 R1によって電流を制限 する。スィッチ素子 Qp3は抵抗 R1によって制限され大きな電流が流れないので、寄 生ダイオード、寄生トランジスタが動作することは無い。 CI, Qpl, C2, Qp2, CIの 経路に沿ってコンデンサ CIによりコンデンサ C2が充電される。即ち、コンデンサ C1 の電荷がコンデンサ C2へ移動して、コンデンサ C2は、コンデンサ C1の電圧に到達 するまで充電される。
[0059] 実施例 3
図 9は本発明の実施例 3の駆動回路の回路図である。実施例 実施例 2では、起 動時などのコンデンサ C2の電圧が低い時には大きな充電電流が流れるので、スイツ チ素子 Qnl, Qn2, Qpl, Qp2は、それに耐えるように大きな定格を必要とする。
[0060] 本実施例の駆動回路は、図 9に示すようにブートストラップ回路と実施例 2の駆動回 路とを組合わせたもので、定格を大きくする必要が無ぐより容易にモノリシック ICィ匕 できることを特徴とする。
[0061] 本実施例の駆動回路は、図 7に示す実施例 2の駆動回路に対して、さらに、補助電 源 Vcc2 (第 2の補助電源）をダイオード D1を介してコンデンサ C2の一端に接続して 、コンデンサ C2を充電するように構成される。補助電源 Vcc2の電圧は、補助電源 V cclの電圧より低い電圧に設定する。また、スィッチ素子 Qp2のバックゲートは抵抗 R 2 (第 2の抵抗)を介してコンデンサ C2の他端に接続されて 、る。
[0062] 以上のように構成された実施例 3の駆動回路によれば、起動時には補助電源 Vcc2 とダイオード D1とは従来のブートストラップ回路として動作し、ローサイド側のスィッチ ング素子 QLがオンの時に、補助電源 Vcc2からダイオード D1を介してコンデンサ C2 を急速に充電させ、スイッチング素子 QH、 QL力もなるスイッチング回路が動作する
[0063] その後、スィッチ素子 Qnl及びスィッチ素子 Qn2と、スィッチ素子 Qpl及びスィッチ 素子 Qp 2とのオン/オフによって、補助電源 Vcc 1からコンデンサ C 1を介してコンデ ンサ C2を充電する。
[0064] また、補助電源 Vcclは、補助電源 Vcc2よりも大きいので、補助電源 Vcclからの 充電が開始すると、コンデンサ C2の電圧は補助電源 Vcc2の電圧よりも高くなり、ブ 一トストラップ回路力もの充電は無くなる。また、スィッチ素子 Qnl及びスィッチ素子 Q n2とスィッチ素子 Qpl及びスィッチ素子 Qp2のオン Zオフによるコンデンサ C2の充 電は、駆動回路で消費する電力を補うだけでよいので、スィッチ素子 Qnl, Qn2, Q pi, Qp2は小さな定格の FETを使用できる。 [0065] また、抵抗 R2によってスィッチ素子 Qp2からコンデンサ C2への電流を制限すること ができる。
[0066] 発明の効果
本発明の第 1の技術的側面によれば、ローサイド側の第 2のスイッチング素子の状 態の如何に関わらず、所定の周期で第 2のコンデンサを充電することができる。また、 第 2のコンデンサをハイサイド駆動回路の電源にすると、ローサイド側の第 2のスイツ チング素子の状態の如何に関わらず、常に所定の電圧をハイサイド駆動回路の電源 として供給できる。
[0067] また、本発明の第 2の技術的側面によれば、 FETをスィッチ素子として用い、ノ ック ゲートを利用して寄生ダイオードを逆バイアスするように構成したので、寄生トランジ スタが動作することは無ぐ高耐圧にできるので、モノリシック IC化が容易になる。
[0068] 本発明の第 3の技術的側面によれば、さらに、第 1の抵抗により第 5のスィッチ素子 に流れる電流を制限できる。
[0069] 本発明の第 4及び第 5の技術的側面によれば、起動時などの第 2のコンデンサの電 圧が低く大きな充電電流が流れる時には、ブートストラップ回路で第 2のコンデンサを 急速充電し、その後は消費された電力分のみを充電するので、供給する電力を減ら すことができ、モノリシック IC化がより容易になる。
[0070] 本発明の第 6の技術的側面によれば、第 2の抵抗により第 4のスィッチ素子に流れ る電流を制限できる。
[0071] 産業上の利用可能性
本発明は、 DC— DCコンバータ、インバータ、モータドライブ回路等のスイッチング 回路を駆動する駆動回路に適用可能である。
[0072] (米国指定）
本出願は米国指定に関し、 2005年 6月 24日に出願された日本国特許出願第 200 5— 184872 (2005年 6月 24日出願）について米国特許法第 119条 (a)に基づく優 先権の利益を援用し、当該開示内容を引用する。

Claims

請求の範囲
[1] 直流電源のハイサイド側に配置された第 1のスイッチング素子を制御信号によりォ ン Zオフさせるハイサイド駆動回路と、前記直流電源のローサイド側に配置されると 共に前記第 1のスイッチング素子に直列に接続された第 2のスイッチング素子を前記 制御信号により前記第 1のスイッチング素子と交互にオン Zオフさせるローサイド駆 動回路とを有する駆動回路において、
第 1の補助電源の両端に接続される第 1直列回路であって、第 1のスィッチ素子と 第 1のコンデンサと第 2のスィッチ素子とが直列に接続される第 1直列回路と、 前記第 1のコンデンサの両端に接続される第 2直列回路であって、第 3のスィッチ素 子と第 2のコンデンサと第 4のスィッチ素子とが直列に接続された第 2直列回路と、 前記第 1及び第 2のスィッチ素子と前記第 3及び第 4のスィッチ素子とを交互にオン Zオフさせると共に、前記第 1及び第 2のスィッチ素子をオンさせた後に、前記第 3及 び第 4のスィッチ素子をオンさせる制御回路とを有し、
前記第 2のコンデンサは、前記ハイサイド駆動回路の電源を提供することを特徴と する駆動回路。
[2] 前記第 1及び第 2のスィッチ素子はそれぞれ nチャネル FETであり、各々の nチヤネ ル FETのバックゲートは共に基準となる電位に接続され、
前記第 3及び第 4のスィッチ素子は pチャネル FETであり、
前記第 3のスィッチ素子のバックゲートにソースが接続され、
前記第 3のスィッチ素子のドレインに第 5のスィッチ素子としての pチャネル FETのド レインが接続され、
前記制御回路は、前記第 1及び第 2のスィッチ素子と前記第 3乃至第 5のスィッチ 素子とを交互にオン Zオフさせると共に、前記第 1及び第 2のスィッチ素子をオンさせ た後に、前記第 3及び第 5のスィッチ素子をオンさせ、その後に、前記第 4のスィッチ 素子をオンさせることを特徴とする請求項 1記載の駆動回路。
[3] 第 1の抵抗であってその一端が前記第 5のスィッチ素子のソースに接続され、その 他端が前記第 2のコンデンサの一端と前記第 3のスィッチ素子のソースとに接続され ることを特徴とする請求項 2記載の駆動回路。
[4] ダイオードを介して前記第 2のコンデンサを充電する第 2の補助電源を具備し、 前記第 4のスィッチ素子のバックゲートは前記第 2のコンデンサに接続されることを 特徴とする請求項 2記載の駆動回路。
[5] ダイオードを介して前記第 2のコンデンサを充電する第 2の補助電源を具備し、 前記第 4のスィッチ素子のバックゲートは前記第 2のコンデンサに接続されることを 特徴とする請求項 3記載の駆動回路。
[6] 前記第 1の補助電源の電圧は、前記第 2の補助電源の電圧より大きいことを特徴と する請求項 4記載の駆動回路。
[7] 前記第 1の補助電源の電圧は、前記第 2の補助電源の電圧より大きいことを特徴と する請求項 5記載の駆動回路。
[8] 前記第 4のスィッチ素子のバックゲートと前記第 2のコンデンサとの間に第 2の抵抗 を接続したことを特徴とする請求項 4記載の駆動回路。
[9] 前記第 4のスィッチ素子のバックゲートと前記第 2のコンデンサとの間に第 2の抵抗 を接続したことを特徴とする請求項 5記載の駆動回路。
PCT/JP2006/309102 2005-06-24 2006-05-01 駆動回路 WO2006137221A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US11/993,043 US7859138B2 (en) 2005-06-24 2006-05-01 Drive circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005184872A JP3912417B2 (ja) 2005-06-24 2005-06-24 駆動回路
JP2005-184872 2005-06-24

Publications (1)

Publication Number Publication Date
WO2006137221A1 true WO2006137221A1 (ja) 2006-12-28

Family

ID=37570257

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/309102 WO2006137221A1 (ja) 2005-06-24 2006-05-01 駆動回路

Country Status (4)

Country Link
US (1) US7859138B2 (ja)
JP (1) JP3912417B2 (ja)
KR (1) KR100986851B1 (ja)
WO (1) WO2006137221A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009045802B4 (de) * 2008-11-17 2013-05-29 Infineon Technologies Austria Ag Schaltungsanordnung zum Ansteuern eines Transistors

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5499877B2 (ja) 2010-04-23 2014-05-21 三菱電機株式会社 電力用半導体装置
US9154126B2 (en) * 2010-10-14 2015-10-06 Nxp B.V. High voltage output driver
US20120091985A1 (en) * 2010-10-14 2012-04-19 Pieter Gustaaf Nierop High Voltage Output Driver
FR2968148B1 (fr) * 2010-11-25 2012-11-16 Schneider Toshiba Inverter Convertisseur de puissance dote d'une source de courant commandee et connecte en monophase
US20130106374A1 (en) * 2011-11-02 2013-05-02 Alan R. Ball Power supply controller and method therefor
CN103959626B (zh) 2011-12-01 2017-12-01 瑞典爱立信有限公司 用于隔离开关模式电源的启动过程
JP5867622B2 (ja) * 2012-11-06 2016-02-24 日本精工株式会社 電動パワーステアリング装置
JP5717891B1 (ja) * 2014-01-30 2015-05-13 ニチユ三菱フォークリフト株式会社 駆動回路用チェックツールおよび駆動回路の動作確認方法
JP6372182B2 (ja) * 2014-06-17 2018-08-15 富士通株式会社 信号変換回路および電源装置
US9438234B2 (en) * 2014-11-21 2016-09-06 Semiconductor Energy Laboratory Co., Ltd. Logic circuit and semiconductor device including logic circuit
WO2017141559A1 (ja) 2016-02-16 2017-08-24 富士電機株式会社 半導体装置
WO2018056234A1 (ja) * 2016-09-23 2018-03-29 国立大学法人東北大学 スイッチング回路装置、降圧型ｄｃ―ｄｃコンバータ及び素子ユニット
DE102018130258A1 (de) * 2018-11-29 2019-10-31 Semikron Elektronik Gmbh & Co. Kg Stromrichtereinrichtung mit einer Stromrichterhalbbrücke und einer Steuereinrichtung
DE102019111996B3 (de) * 2019-05-08 2020-07-09 Webasto SE Vorrichtung zur Ansteuerung von Halbleiter-Leistungsschaltern im Hochvoltbereich
CN110165872B (zh) * 2019-05-29 2022-01-11 成都芯源系统有限公司 一种开关控制电路及其控制方法
DE102021115470B3 (de) * 2021-06-15 2022-07-14 Spree Hybrid Und Kommunikationstechnik Gmbh Hochleistungsschaltmodul zur direkten Pulsenergiespeisung eines Verbrauchers

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61161967A (ja) * 1985-01-10 1986-07-22 Nec Corp トランスレス電源回路
JPH0249388U (ja) * 1988-09-29 1990-04-05
JPH0541397U (ja) * 1991-11-07 1993-06-01 ダイキン工業株式会社 電圧型半導体素子駆動装置
JPH10285949A (ja) * 1997-03-31 1998-10-23 Mitsubishi Electric Corp 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4316243A (en) * 1979-12-17 1982-02-16 General Electric Company Power FET inverter drive circuit
JPH0750627B2 (ja) 1988-05-16 1995-05-31 日本特殊陶業株式会社 内燃機関用スパークプラグの製造方法
JPH0541397A (ja) 1990-12-21 1993-02-19 Shinko Kagaku Kogyo Kk 実装用機構部品

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61161967A (ja) * 1985-01-10 1986-07-22 Nec Corp トランスレス電源回路
JPH0249388U (ja) * 1988-09-29 1990-04-05
JPH0541397U (ja) * 1991-11-07 1993-06-01 ダイキン工業株式会社 電圧型半導体素子駆動装置
JPH10285949A (ja) * 1997-03-31 1998-10-23 Mitsubishi Electric Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009045802B4 (de) * 2008-11-17 2013-05-29 Infineon Technologies Austria Ag Schaltungsanordnung zum Ansteuern eines Transistors

Also Published As

Publication number Publication date
JP3912417B2 (ja) 2007-05-09
KR20080021792A (ko) 2008-03-07
US20100052648A1 (en) 2010-03-04
US7859138B2 (en) 2010-12-28
JP2007006207A (ja) 2007-01-11
KR100986851B1 (ko) 2010-10-08

Similar Documents

Publication Publication Date Title
WO2006137221A1 (ja) 駆動回路
CN109155587B (zh) Dc-dc转换器和控制电路
US7692474B2 (en) Control circuit for a high-side semiconductor switch for switching a supply voltage
CN106664020B (zh) 用于多相位降压转换器电路的共享式自举电容器及方法
KR101334115B1 (ko) 고전압 ｐｍｏｓ 부트스트랩 다이오드 에뮬레이터를 갖는고전압 집적 회로 드라이버
JP4671275B2 (ja) 電源制御装置、電源用電子部品及び電源装置
US7459945B2 (en) Gate driving circuit and gate driving method of power MOSFET
KR101202204B1 (ko) 전력 ｍｏｓｆｅｔ 구동기 및 이를 위한 방법
JP4903214B2 (ja) 半導体スイッチをガルバニック絶縁で制御する方法および回路装置
US20080129372A1 (en) Charge pump circuit and method therefor
US7737773B2 (en) Semiconductor device, step-down chopper regulator, and electronic equipment
US20120154014A1 (en) Level shift circuit and switching power supply device
KR20090039638A (ko) Ｄｃ/ｄｃ 변환기
Wittmann et al. A 50V high-speed level shifter with high dv/dt immunity for multi-MHz DCDC converters
JP2010200554A (ja) Ｄｃ−ｄｃコンバータ
JP2010004093A (ja) 出力駆動回路
US6661260B2 (en) Output circuit of semiconductor circuit with power consumption reduced
CA2773513A1 (en) Driving circuit, semiconductor device having driving circuit, and switching regulator and electronic equipment using driving circuit and semiconductor device
US10775816B2 (en) Method of forming a semiconductor device
US6531895B1 (en) Isolated gate drive circuit having a switched input capacitor
JP2020025158A (ja) 高耐圧集積回路
US20220200458A1 (en) Power supply for driving synchronous rectification elements of sepic converter
JP2023166269A (ja) 電源用半導体装置及びスイッチトキャパシタコンバータ
JP3579677B2 (ja) 同期整流型ｄｃ−ｄｃコンバータ
CN112952762A (zh) 短路确定设备

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 11993043

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 06745953

Country of ref document: EP

Kind code of ref document: A1