WO2006133765A1 - Photodiode mit verringertem dunkelstrom und verfahren zur herstellung - Google Patents

Photodiode mit verringertem dunkelstrom und verfahren zur herstellung Download PDF

Info

Publication number
WO2006133765A1
WO2006133765A1 PCT/EP2006/004027 EP2006004027W WO2006133765A1 WO 2006133765 A1 WO2006133765 A1 WO 2006133765A1 EP 2006004027 W EP2006004027 W EP 2006004027W WO 2006133765 A1 WO2006133765 A1 WO 2006133765A1
Authority
WO
WIPO (PCT)
Prior art keywords
region
doping
semiconductor layer
substrate
conductivity type
Prior art date
Application number
PCT/EP2006/004027
Other languages
English (en)
French (fr)
Inventor
Jochen Kraft
Bernhard LÖFFLER
Gerald Meinhardt
Original Assignee
Austriamicrosystems Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Austriamicrosystems Ag filed Critical Austriamicrosystems Ag
Priority to EP06742752A priority Critical patent/EP1891682A1/de
Priority to US11/922,255 priority patent/US8134179B2/en
Publication of WO2006133765A1 publication Critical patent/WO2006133765A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H01L31/1812—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table including only AIVBIV alloys, e.g. SiGe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/103—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN homojunction type
    • H01L31/1035—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN homojunction type the devices comprising active layers formed only by AIIIBV compounds
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Definitions

  • photodiodes or phototransistors For the detection of light semiconductor devices can be used, for example photodiodes or phototransistors. These components have in common that they have a pn junction, around which forms a space charge zone, which can be increased by a correspondingly applied external voltage. Light absorbed by the semiconductor body generates pairs of charge carriers that can be separated in the intrinsic or external electric field and supplied to corresponding external contacts. The electric current thus collected at the external contacts represents a measure of the incident light.
  • a semiconductor circuit with a photodiode which has two horizontally extending semiconductor junctions.
  • biased diodes and transistors exhibit diode leakage currents that are present when the voltage is applied and also when the light is off. These leakage currents limit the sensitivity of the photodiodes and represent a source of noise that can not be separated exactly from the actual photocurrent.
  • Impurities have energy states whose position is located between the valence band and the conductivity band. Charge carriers can therefore be much confused with such impurities at a given temperature. get into the conductivity band more easily. If the defect is within the adjacent field or within the space charge zone, the charge carriers or charge carrier pairs thus produced are also supplied to the corresponding contacts and produce the aforementioned dark current. Impurities occur in particular at phase boundaries or on surfaces. By high-energy implantations impurities can also be generated within the semiconductor body.
  • a photodiode or a phototransistor of high quality may have only a minimum dark current. It is therefore desirable to reduce the number of impurities.
  • Another way to reduce the dark current is to use a larger bandgap semiconductor, which makes it difficult to cross charge carriers into the conduction band even in the dark.
  • the dark current generated by diffusion can be reduced, since the saturation current J s proportional to
  • the object of the present invention is therefore to specify a diode with reduced dark current and a method for the production.
  • a diode whose semiconductor junction is formed between a doping region of the first conductivity type disposed in the surface of a crystalline substrate and a first semiconductor layer deposited thereon with a doping of the second conductivity type.
  • the pn junction is further away from the phase boundary between the substrate and the first semiconductor layer at the edge of the doping region and therefore arranged deeper in the substrate than in the center above the doping region. This causes impurities on the surface of the substrate or at the edge of the doping region to be within a doped region with dopant of the second conductivity type region and thus outside of the space charge zone.
  • the crystalline substrate of the diode comprises at least on the surface of any semiconductor material.
  • the substrate may be a homogeneous wafer, but may also have one or more subsequently deposited on a base wafer, for example by epitaxy and with respect to composition or doping different semiconductor layers.
  • the first semiconductor layer is also deposited on the substrate by epitaxial deposition in a CVD method.
  • the first semiconductor layer is preferably very thin. It therefore requires a very highly doped region for the construction of the field, under which, however, an intrinsic layer region may still lie. The pi junction is therefore sharp and the depletion zone extends beyond the phase boundary both into the first semiconductor layer and into the first doping region.
  • the first semiconductor layer is formed sufficiently thin and has, for example, a maximum thickness of 100 nm. This guarantees that a large part of the space charge zone is formed within the semiconductor substrate, that only the first semiconductor layer is highly doped and therefore the substrate has only a low dopant concentration in the region of the space charge zone, which is advantageous for the use of the diode as a photodiode. Low dopant concentration reduces the number of potential recombination centers in the substrate that can contribute to photocurrent reduction.
  • the doping region is enclosed by an isolation region.
  • This isolation region extends into the substrate and is, for example, as field oxide or filled with insulation material and etched into the substrate Trench formed, in particular as so-called STI isolation (shallow trench isolation).
  • the isolation region may be formed around the first conductivity type impurity region. However, it is also possible to form the first doping region in a region closed by the isolation region.
  • an additional doping of the second conductivity type can be provided, by means of which the pn junction in this region is laid deeper into the substrate.
  • the interface with the isolation area which is heavily affected by defects and defects, is removed from the pn junction and thus also from the space charge zone, so that a main source for the emergence of dark flow is eliminated.
  • the doping of the second conductivity type is widened in this way into the substrate.
  • the diode can also be part of a transistor.
  • a second semiconductor layer with a doping of the first conductivity type which represents the emitter for the diode formed from substrate (collector) and first semiconductor layer (base) are arranged above the first semiconductor layer.
  • the second semiconductor layer is minimized in terms of its base area and, for example, only at the edge of the active diode surface (transistor surface) or only centrally arranged. As a result, excessive shading of the active device surface in the event of light is avoided.
  • the substrate may comprise monocrystalline silicon.
  • the first semiconductor layer is a silicon germanium. nium layer. Within this layer, a germanium concentration profile can be arranged, with the highest germanium concentration at the phase boundary to the substrate. This makes it possible to generate an additional field accelerating the charge carriers.
  • the first semiconductor layer is preferably formed over a large area and extends not only over the active diode region, but also beyond the isolation region. This makes it possible to use this portion extending beyond the active diode region for the electrical connection of this layer.
  • this connection region can be provided with a higher conductivity, for example by a higher doping of the second conductivity type.
  • the overlapping area between the first semiconductor layer and the first doping area may be defined by the limiting isolation area.
  • the window within this insulation layer can therefore be smaller but also larger than the area surrounded by the isolation area.
  • a method of fabricating a reduced dark current diode comprises the steps of: a) generating a first conductivity type doping region in the surface of a semiconductor material substrate; b) defining an active region in the surface of the substrate by forming an isolation region annularly surrounding the doping region; c) applying a doped semiconductor layer of the second conductivity type, d) introducing an additional doping of the second conductivity type into the substrate in the region, the phase boundary between the active region and the isolation region.
  • the part of the first semiconductor layer which is to form the lead can be doped more highly by implantation outside the active region and the required mask to be set so that during implantation said additional doping at the edge of the active region within the substrate becomes.
  • oblique implantation angles are between 80 ° and 45 °, with 90 ° representing a vertical implantation against the surface of the substrate.
  • the oblique implantation is performed in four steps, between which the substrate is rotated by 90 ° in each case.
  • the diode can be expanded to a transistor.
  • an insulation layer is produced over the first semiconductor layer, in which an emitter window is opened and there the first semiconductor layer is exposed.
  • An emitter layer is then deposited over the insulation layer and patterned by means of a mask in an etching step.
  • a resist mask can be used, which remain on the substrate and can serve as implantation mask in the subsequent implantation of dopant for higher doping of the connecting line within the first semiconductor layer.
  • a further possibility for producing additional doping utilizes a further process step known from CMOS technology, with which the electrical insulation of a plurality of semiconductor components arranged next to one another on a wafer can be improved.
  • This step which is also known as a field oxide implant or an anti-punch-through implant, involves a high-energy implantation of dopant from second conductivity type in the region below the isolation region, that is usually below the field oxide isolation, which encloses the active diode region, thus the doping region.
  • the implantation mask used is a FOX implant mask and designed here to produce the desired additional doping such that the dopant also reaches the edge of the active region during implantation and generates an additional doping or a counterdoping there.
  • FIGS. 1 to 4 show, by means of schematic cross sections, different process stages in the production of a diode according to the invention
  • FIG. 5 shows the implantation of the connecting line
  • FIG. 6 shows the production of the additional doping by means of the FOX implant mask.
  • FIG. 1 shows, in a schematic cross-section, a crystalline semiconductor substrate SU, in which a doped semiconductor region DG of the first conductivity type is arranged.
  • This doped region may extend over the entire surface of the substrate or, as shown in the figure, form only a narrow region on the surface of the substrate.
  • the doped region DG is enclosed in a ring shape by an insulation region IG, which is formed, for example, by field oxide by oxidation of the substrate surface.
  • the doped region may be generated before or after the formation of the isolated regions.
  • Not shown in the figure are means for contacting the doped region or for producing a connection. This can be done, for example, via a buried layer arranged below the doped region.
  • the connection to the surface of the substrate or to the surface of the finished component can then take place via a doped connection region extending to the surface (also not shown in the figure).
  • a thin insulating layer IS is deposited over the entire surface of the substrate and an amorphous poly-silicon layer PS is deposited over it.
  • a window is subsequently etched into the two layers and the surface of the doped region DG is exposed underneath. The window is dimensioned so that a part of the isolation area IG is also exposed.
  • FIG. 2 shows the arrangement on this process stage.
  • a semiconductor layer HS is applied over the whole area.
  • a semiconductor layer HS is applied over the whole area.
  • a semiconductor layer HS is applied over the whole area.
  • a silicon-germanium layer grown under epitaxial conditions. This forms monocrystalline in contact with the substrate surface, above the isolated regions or the amorphous polysilicon layer PS on the other hand polycrystalline.
  • the dashed line PG indicates the phase boundary of the monocrystalline region above the doped region DG.
  • the amorphous polysilicon layer PS is used in the epitaxial deposition to reduce the surface reflectivity to allow a homogeneous heating of the surface by means of radiant heating. It is also clear from FIG. 3 that the window etched in amorphous polysilicon layer PS and insulating layer IS has a larger surface area than the doped region DG exposed on the surface of the substrate. Only in this way is it possible to position the substrate stage outside of this defined by the exposed surface of the doped region active diode surface, as an additional substrate stage at the boundary of a field oxide isolation region would result in a too steep or high topological stage over which the homogeneous Deposition of further layers in sufficient layer thickness would be difficult.
  • FIG. 4 shows the component with additional doping GD already generated in the edge region of the doping region DG or at the interface of the doped region with the surrounding insulation region IG.
  • the doping of the first conductivity type in the doped region DG corresponds to an n-doping, so that both the semiconductor layer HS and additional doping GD have a p-doping. It is clear from FIG. 4 that the pn junction in the middle of the active region is formed between the semiconductor layer HS and the surface of the substrate in the doped region DG, but at the edge region at the interface between doped region DG and additional doping GD.
  • the exact shape of the additional doping is indicated only schematically in FIG. 4 and, depending on the manufacturing method used, can also be deeper, flatter or narrower.
  • FIG. 5A shows a simple possibility of generating the additional doping GD together with the top doping of the semiconductor layer HS for producing a low-resistance connection to the semiconductor layer outside the active region.
  • an implantation mask IM is generated above the active area, for example a photoresist mask.
  • an implantation IP with a dopant of the second conductivity type is now carried out. In this case, it is possible to select the dopant dose sufficiently high that, in a subsequent annealing step, diffusion of the dopant into the doping region DG takes place in order to generate the additional doping.
  • the dopant with such high implantation energy that it penetrates through the surface layers into the region of the additional doping to be produced.
  • a dopant with high penetration such as boron ions implanted.
  • the doping can be homogenized.
  • a temperature budget can be introduced, which it is sufficient to drive the doping into the desired range of additional doping.
  • FIG. 5B shows an implantation IP indicated by arrows with the same mask as in FIG. 5A, but at an oblique implantation angle. In this way, the implanted dopant can penetrate below the mask and also introduce the additional doping in the desired area.
  • FIG. 6 shows a further possibility for producing the additional doping.
  • the isolation regions IG After the definition of the active regions by means of the production of the isolation regions IG, their isolation effect is enhanced by introducing a doping of the second conductivity type below the isolation regions IG.
  • This anti-punch-through doping is performed with a high implantation energy through the insulation regions IG, which consist in particular of field oxide.
  • This implantation step can also be used to generate the additional doping in the boundary region between isolation region and doped region DG.
  • Insulation regions IG consisting especially of field oxide support the method, since a field oxide is thinner in the edge region than in the center and runs out into a bird's beak-like structure, which can be penetrated more easily during the implantation of dopant.
  • this implantation can also be carried out at an oblique implantation angle and / or subsequently homogenized and activated by an annealing step.
  • the additional doping GD at the edge region of the active diode interface can also be directly in a separate process with a separate Mask step done. If, for the production of the additive doping, process steps are used which are already used by default to produce a conventional diode, they can also be varied in other ways in such a way that additional doping is produced in the desired range. In particular, the masks used for implantation can be varied accordingly. A deeper implantation can also be achieved by forming a so-called scattering oxide, which is produced on the surface of semiconductor layers before the implementation of an implantation step, correspondingly thinner.
  • the component can be covered with insulation and passivation layers and can be covered by the insulation elements l mich reaching contacts are connected.
  • the doping region is preferably extended below the isolation regions or connected in a low-resistance manner by a prolonged buried layer within the doped region to a corresponding contact applied to the surface of the device.
  • Such a finished photodiode or a correspondingly formed phototransistor shows a substantially reduced dark current compared to a similar component without said additional doping.
  • the noise floor of the photodiode or the phototransistor is thus reduced and obtained a better signal-to-noise ratio. Incident light rays can therefore be detected with greater accuracy and higher sensitivity.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Light Receiving Elements (AREA)
  • Element Separation (AREA)

Abstract

Es wird eine Photodiode vorgeschlagen, bei der ein pn-Übergang zwischen dem in der Oberfläche eines kristallinen Halbleitersubstrats ausgebildeten Dotierungsgebiet (DG) und einer darüber abgeschiedenen Halbleiterschicht (HS) ausgebildet ist. Im Randbereich des dotierten Gebiets ist eine Zusatzdotierung (GD) vorgesehen, mit der der pn-Übergang tiefer in das Substrat (SU) hinein verlegt ist. Mit der so erreichten größeren Entfernung des pn-Übergangs von Störstellen an Phasengrenzen wird der Dunkelstrom innerhalb der Photodiode reduziert.

Description

Photodiode mit verringertem Dunkelstrom und Verfahren zur Herstellung
Zur Detektion von Licht können Halbleiterbauelemente eingesetzt werden, beispielsweise Photodioden oder Phototransistoren. Diesen Bauelementen ist gemeinsam, dass sie einen pn- Übergang aufweisen, um den sich eine Raumladungszone ausbildet, die durch eine entsprechend angelegte äußere Spannung vergrößert werden kann. Vom Halbleiterkörper absorbiertes Licht erzeugt Ladungsträgerpaare, die im intrinsischen oder äußeren elektrischen Feld getrennt und entsprechenden äußeren Kontakten zugeleitet werden können. Der so an den äußeren Kontakten gesammelte elektrische Strom stellt ein Maß für das einfallende Licht dar.
Aus der WO 2005/036646 Al ist z.B. eine Halbleiterschaltung mit einer Photodiode bekannt, die zwei horizontal verlaufende Halbleiterübergänge aufweist .
Insbesondere unter Vorspannung betriebene Dioden und Transistoren zeigen Diodenleckströme, die bei angelegter Spannung und auch bei ausgeschaltetem Licht vorhanden sind. Diese Leckströme begrenzen die Empfindlichkeit der Photodioden und stellen eine Rauschquelle dar, die sich nicht exakt vom eigentlichen Photostrom trennen lässt.
Dunkelströme werden durch Störstellen im Halbleitermaterial der Diode erzeugt. Störstellen weisen energetische Zustände auf, deren Lage zwischen dem Valenzband und dem Leitfähig- keitsband angeordnet ist . Ladungsträger können aus solchen Störstellen bei einer gegebenen Temperatur daher viel ein- facher in das Leitfähigkeitsband gelangen. Befindet sich die Störstelle innerhalb des anliegenden Feldes bzw. innerhalb der Raumladungszone, werden die so erzeugten Ladungsträger oder Ladungsträgerpaare auch den entsprechenden Kontakten zugeführt und ergeben den genannten Dunkelstrom. Störstellen treten insbesondere an Phasengrenzen oder auch an Oberflächen auf. Durch energiereiche Implantationen können Störstellen auch innerhalb des Halbleiterkörpers erzeugt werden.
Eine Photodiode oder ein Phototransistor hoher Qualität darf nur einen minimalen Dunkelstrom aufweisen. Man ist daher bestrebt, die Anzahl der Störstellen zu reduzieren. Dazu wurde bereits vorgeschlagen, den Halbleiterübergang in der Diode mittels eines epitaktischen Verfahrens durch Aufwachsen einer gegenüber dem Halbleiterkörper entgegengesetzt dotierten kristallinen Schicht herzustellen. Damit gelingt es, die Kristalldefekte an der Diodengrenzschicht zu reduzieren.
Eine weitere Möglichkeit zur Reduzierung des Dunkelstroms besteht darin, einen Halbleiter mit größerer Bandlücke zu verwenden, bei dem der Übertritt von Ladungsträgern in das Leitfähigkeitsband auch im Dunkeln erschwert ist.
Auch durch eine höhere Dotierung der niedriger dotierten Diodenschicht kann der durch Diffusion erzeugte Dunkelstrom reduziert werden, da der Sättigungsstrom Js proportional zu
Q und umgekehrt proportional zu N ist, wobei EG der elektronische Bandabstand und N die Dotierstoffkonzentration.
Mittels dieser Maßnahme nicht zu verbessern sind allerdings Oberflächen- und Grenzflächendefekte. Dies sind insbesondere zusätzliche Störstellen an Grenzflächen zwischen Silizium und Siliziumoxid, wobei Letzteres üblicherweise zur Definition des aktiven Diodengebiets und zu dessen Isolation verwendet wird. Des Weiteren können Defekte und Verunreinigungen beim Trench-Ätzen, beim Ätzen von Nitrid oder beim Erzeugen von Feldoxid entstehen.
Aufgabe der vorliegenden Erfindung ist es daher, eine Diode mit verringertem Dunkelstrom und ein Verfahren zur Herstellung anzugeben.
Diese Aufgabe wird erfindungsgemäß durch eine Diode nach Anspruch 1 gelöst. Vorteilhafte Ausgestaltungen der Erfindung sowie ein Verfahren zur Verminderung des Dunkelstroms sind weiteren Ansprüchen zu entnehmen.
Es wird eine Diode vorgeschlagen, deren Halbleiterübergang zwischen einem Dotierungsgebiet vom ersten Leitfähigkeitstyp, das in der Oberfläche eines kristallinen Substrats angeordnet ist, und einer darauf aufgebrachten ersten Halbleiterschicht mit einer Dotierung vom zweiten Leitfähigkeitstyp ausgebildet ist. Der pn-Übergang ist dabei am Rand des Dotierungsgebiets weiter von der Phasengrenze zwischen Substrat und erster Halbleiterschicht entfernt und daher tiefer im Substrat angeordnet als im Zentrum über dem Dotierungsgebiet . Dadurch wird bewirkt, dass Störstellen an der Oberfläche des Substrats oder am Rand des Dotierungsgebiets innerhalb einer mit Dotierstoff vom zweiten Leitfähigkeitstyp dotierten Region und damit außerhalb der Raumladungszone liegen. Damit wird verhindert, dass in diesen Störstellen entstehende Ladungsträger innerhalb des intrinsischen oder extrinsischen Feldes der Raumladungszone hin zu den Kontakten der Diode transportiert werden und dort zum Dunkelstrom beitragen. Das kristalline Substrat der Diode umfasst zumindest an der Oberfläche ein beliebiges Halbleitermaterial. Das Substrat kann ein homogener Wafer sein, kann aber auch eine oder mehrere auf einem Grundwafer nachträglich beispielsweise mittels Epitaxie aufgebrachte und bezüglich Zusammensetzung oder Dotierung unterschiedliche Halbleiterschichten aufweisen. Die erste Halbleiterschicht ist beispielsweise ebenfalls mittels epitaktischer Abscheidung in einem CVD Verfahren auf dem Substrat aufgebracht . Die erste Halbleiterschicht ist vorzugsweise sehr dünn. Sie benötigt daher zum Aufbau des Feldes einen sehr hoch dotierten Bereich, unter dem aber noch ein intrinsischer Schichtbereich liegen kann. Der pi Übergang ist daher scharf und die Verarmungszone erstreckt sich über die Phasengrenze sowohl in die erste Halbleiterschicht als auch in das erste Dotierungsgebiet hinein.
Vorzugsweise ist die erste Halbleiterschicht ausreichend dünn ausgebildet und weist beispielsweise eine Dicke von maximal 100 nm auf. Dies garantiert, dass ein Großteil der Raumladungszone innerhalb des Halbleitersubstrats ausgebildet ist, dass ausschließlich die erste Halbleiterschicht hoch dotiert ist und das Substrat daher im Bereich der Raumladungszone eine nur geringe Dotierstoffkonzentration aufweist, was für die Verwendung der Diode als Photodiode vorteilhaft ist. Eine geringe Dotierstoffkonzentration vermindert die Anzahl an potenziellen Rekombinationzentren im Substrat, die zu einer Reduzierung des Photostroms beitragen können.
Vorteilhaft ist das Dotierungsgebiet von einem Isolationsgebiet umschlossen. Dieses Isolationsgebiet reicht in das Substrat hinein und ist beispielsweise als Feldoxid oder als mit Isolationsmaterial gefüllter und in das Substrat geätzter Graben ausgebildet, insbesondere als sogenannte STI -Isolation (Shallow Trench Isolation) . Das Isolationsgebiet kann um das Dotierungsgebiet vom ersten Leitfähigkeitstyp herum ausgebildet werden. Möglich ist es jedoch auch, das erste Dotierungsgebiet in einem vom Isolationsgebiet geschlossenen Bereich auszubilden.
Am seitlichen Rand des Dotierungsgebiets, insbesondere nahe der Grenze zum Isolationsgebiet, kann eine Zusatzdotierung vom zweiten Leitfähigkeitstyp vorgesehen sein, mit deren Hilfe der pn-Übergang in diesem Bereich tiefer in das Substrat hinein verlegt ist . Damit ist die stark mit Defekten und Störstellen behaftete Grenzfläche zum Isolationsgebiet vom pn-Übergang und damit auch von der Raumladungszone entfernt, sodass eine Hauptquelle für das Entstehen von Dunkel - ström ausgeschaltet ist. Die Dotierung vom zweiten Leitfähigkeitstyp wird auf diese Weise in das Substrat hinein erweitert .
Die Diode kann auch Teil eines Transistors sein. Dazu ist über der ersten Halbleiterschicht zumindest Flächenanteile einer zweiten Halbleiterschicht mit einer Dotierung vom ersten Leitfähigkeitstyp angeordnet, die den Emitter für die aus Substrat (Kollektor) und erster Halbleiterschicht (Basis) gebildeten Diode darstellt. Für den Einsatz als Phototransistor ist die zweite Halbleiterschicht bezüglich ihrer Grundfläche minimiert und beispielsweise nur am Rand der aktiven Diodenfläche (Transistorfläche) oder nur zentral angeordnet . Dadurch wird eine zu große Abschattung der aktiven Bauelementfläche beim Lichteinfall vermieden.
Das Substrat kann monokristallines Silizium umfassen. Vorteilhaft ist die erste Halbleiterschicht eine Silizium-Germa- nium-Schicht . Innerhalb dieser Schicht kann ein Germanium- Konzentrationsprofil angeordnet sein, mit der höchsten Germanium-Konzentration an der Phasengrenze zum Substrat hin. Damit ist es möglich, ein die Ladungsträger beschleunigendes zusätzliches Feld zu erzeugen.
Die erste Halbleiterschicht ist vorzugsweise großflächig ausgebildet und erstreckt sich nicht nur über das aktive Diodengebiet, sondern auch über das Isolationsgebiet hinaus. Dadurch ist es möglich, diesen über das aktive Diodengebiet hinaus reichenden Anteil zum elektrischen Anschluss dieser Schicht zu verwenden. Dazu kann dieser Anschlussbereich mit einer höheren Leitfähigkeit versehen werden, beispielsweise durch eine höhere Dotierung vom zweiten Leitfähigkeitstyp. Das Überlappungsgebiet zwischen erster Halbleiterschicht und erstem Dotierungsgebiet kann durch das begrenzende Isolationsgebiet definiert sein. Möglich ist es jedoch auch, zwischen den beiden Schichten eine Isolationsschicht und insbesondere eine Oxidschicht vorzusehen, in der über dem Dotierungsgebiet eine Öffnung erzeugt wurde, die die direkte Phasengrenze und damit das aktive Diodengebiet bzw. die Fläche des pn-Übergangs definieren kann. Das Fenster innerhalb dieser Isolationsschicht kann daher kleiner aber auch größer sein als der vom Isolationsgebiet umgebene Bereich.
Ein Verfahren zur Herstellung einer Diode mit vermindertem Dunkelstrom umfasst die Schritte: a) Erzeugen eines Dotierungsgebiet vom ersten Leitfähigkeitstyp in der Oberfläche eines Substrats aus einem Halbleitermaterial, b) Definition eines aktiven Gebiets in der Oberfläche des Substrats durch Ausbilden eines das Dotierungsgebiet ringförmig umschließenden Isolationsgebiets, c) Aufbringen einer dotierten Halbleiterschicht vom zweiten Leitfähigkeitstyp, d) Einbringen einer Zusatzdotierung vom zweiten Leitfähigkeitstyp in das Substrat im Bereich, der Phasengrenze zwischen aktivem Gebiet und Isolationsgebiet .
Zum Einbringen der Zusatzdotierung am Rand des aktiven Gebiets bieten sich verschiedene Verfahren an.
Es ist möglich, die Zusatzdotierung durch maskierte Implantation nach dem Aufbringen der Halbleiterschicht vorzunehmen. Dabei kann der Teil der ersten Halbleiterschicht, der die Zuleitung ausbilden soll, durch eine Implantation gezielt außerhalb des aktiven Bereichs höher dotiert werden und die dazu erforderliche Maske so einzustellen, dass bei der Implantation die genannte Zusatzdotierung am Rand des aktiven Gebiets innerhalb des Substrats mit erzeugt wird.
Möglich ist es auch, in der ersten Halbleiterschicht außerhalb des aktiven Gebiets eine ausreichend hohe Dotierung zu erzeugen und mittels eines Temperschritts in den Randbereich des aktiven Gebiets in das Substrat eindiffundieren zu lassen, wobei dort die Zusatzdotierung entsteht. Dies kann unterstützt werden, indem ein Dotierstoff mit höherer Eindringtiefe, mit größerer Diffusionsfähigkeit oder mit höherer Implantationsenergie implantiert wird.
Außerdem ist es möglich, die Implantation der ersten Halbleiterschicht außerhalb des aktiven Bereichs mit einer den aktiven Bereich abschattenden Maske vorzunehmen, die Implantation aber unter einem schrägen Winkel gegen die Oberfläche des Substrats zu führen, sodass ein Teil des Dotierstoffs unter die Maske und in den Randbereich des Dotierungsgebiets im Substrat gelangen kann, wo die Zusatzdotierung zu einer Gegendotierung führen kann. Vorteilhafte Schrägimplantations- winkel liegen zwischen 80° und 45° , wobei 90° eine vertikale Implantation gegen die Oberfläche des Substrats darstellt.
Während der Schrägimplantation oder zwischen zwei Schritten der Schrägimplantation ist es möglich, das Substrat zu drehen, sodass das Eindringen von Dotierstoff vom zweiten Leitfähigkeitstyp unter die Maske in das Substrat hinein von allen Raumrichtungen gleichmäßig erfolgen kann. Vorzugsweise wird die Schrägimplantation in vier Schritten durchgeführt, zwischen denen das Substrat jeweils um 90° gedreht wird.
In weiterer Ausbildung kann die Diode zu einem Transistor erweitert werden. Dazu wird über der ersten Halbleiterschicht eine Isolationsschicht erzeugt, in der ein Emitterfenster geöffnet und dort die erste Halbleiterschicht freigelegt wird. Über der Isolationsschicht wird anschließend eine Emitterschicht abgeschieden und mit Hilfe einer Maske in einem Ätzschritt strukturiert. Dazu kann eine Lackmaske verwendet werden, die auf dem Substrat verbleiben und bei der anschließenden Implantation von Dotierstoff zur Höherdotierung der Anschlussleitung innerhalb der ersten Halbleiterschicht als Implantationsmaske dienen kann.
Eine weitere Möglichkeit zur Herstellung einer Zusatzdotierung nützt einen weiteren aus der CMOS-Technik bekannten Prozessschritt, mit dem die elektrische Isolation mehrerer auf einem Wafer nebeneinander angeordneter Halbleiterbauelemente verbessert werden kann. Dieser auch als Feldoxid- Implant oder Anti-Punch-Through- Implant bekannte Schritt umfasst eine Hochenergieimplantation von Dotierstoff vom zweiten Leitfähigkeitstyp in den Bereich unterhalb des Isolationsgebiets, also üblicherweise unterhalb der Feldoxidisolation, die den aktiven Diodenbereich, mithin das Dotierungsgebiet, umschließt. Als Implantationsmaske wird eine FOX- Implant-Maske eingesetzt und hier zur Erzeugung der gewünschten Zusatzdotierung so ausgebildet, dass der Dotierstoff bei der Implantation auch den Rand des aktiven Gebiets erreicht und dort eine Zusatzdotierung bzw. eine Gegendotierung erzeugt.
Es ist möglich, die Zusatzdotierung mit Borionen zu erzeugen. Diese besitzen eine hohe Beweglichkeit und eine hohe Eindringtiefe bei der Implantation.
Im Folgenden wird die Erfindung anhand von Ausführungsbeispielen und der dazugehörigen Figuren näher erläutert . Diese dienen allein der Veranschaulichung der Erfindung und sind daher nur schematisch und nicht maßstabsgetreu ausgeführt. Die Erfindung ist auch weder auf die Figuren noch auf die Ausführungsbeispiele beschränkt . Gleiche oder gleich wirkende Teile sind mit gleichen Bezugszeichen bezeichnet.
Die Figuren 1 bis 4 zeigen anhand schematischer Querschnitte verschiedene Verfahrensstufen bei der Herstellung einer erfindungsgemäßen Diode,
Figur 5 zeigt die Implantation der Anschlussleitung,
Figur 6 zeigt die Herstellung der Zusatzdotierung mittels FOX-Implant-Maske .
Figur 1 zeigt im schematischen Querschnitt ein kristallines Halbleitersubstrat SU, in dem ein dotiertes Halbleitergebiet DG vom ersten Leitfähigkeitstyp angeordnet ist. Dieses dotierte Gebiet kann sich über die gesamte Oberfläche des Substrats erstrecken oder, wie in der Figur dargestellt, nur einen eng begrenzten Bereich an der Oberfläche des Substrats ausbilden. Das dotierte Gebiet DG wird ringförmig von einem Isolationsgebiet IG umschlossen, welches beispielsweise durch aus Feldoxid durch Oxidation der Substratoberfläche ausgebildet ist. Das dotierte Gebiet kann vor oder nach der Erzeugung der isolierten Gebiete erzeugt sein. In der Figur nicht dargestellt sind Mittel zum Kontaktieren des dotierten Gebiets bzw. zum Herstellen eines Anschlusses. Dieser kann beispielsweise über eine unterhalb des dotierten Gebiets angeordnete vergrabene Schicht erfolgen. Der Anschluss zur Oberfläche des Substrats bzw. zur Oberfläche des fertigen Bauelements kann dann über ein bis zur Oberfläche reichendes dotiertes Anschlussgebiet erfolgen (in der Figur ebenfalls nicht dargestellt) .
Im nächsten Schritt wird ganzflächig auf das Substrat eine dünne Isolationsschicht IS und darüber eine amorphe PoIy- siliziumschicht PS abgeschieden. Mit Hilfe einer Photomaske wird anschließend ein Fenster in die beiden Schichten geätzt und darunter die Oberfläche des dotierten Gebiets DG freigelegt. Das Fenster ist so bemessen, dass auch einen Teil des Isolationsgebiets IG mit freilegt wird. Figur 2 zeigt die Anordnung auf dieser Verfahrensstufe .
Im nächsten Schritt wird ganzflächig eine Halbleiterschicht HS aufgebracht. Dazu wird beispielsweise mittels eins CVD- Verfahrens eine Silizium-Germanium-Schicht unter epitaktischen Bedingungen aufgewachsen. Diese bildet sich im Kontakt mit der Substratoberfläche monokristallin aus, oberhalb der isolierten Gebiete bzw. der amorphen Polysiliziumschicht PS dagegen polykristallin. In Figur 3 ist mit der gestrichelten Linie PG die Phasengrenze des monokristallinen Bereichs oberhalb des dotieren Gebiets DG angedeutet.
Die amorphe Polysiliziumschicht PS dient bei der epitaktischen Abscheidung zur Reduktion der Oberflächenreflektivität , um ein homogenes Aufheizen der Oberfläche mittels Strahlungsheizung zu ermöglichen. Aus der Figur 3 wird auch klar, dass das in amorpher Polysiliziumschicht PS und Isolationsschicht IS geätzte Fenster flächenmäßig größer ist als das an der Oberfläche des Substrats freiliegende dotierte Gebiet DG. Nur so ist es möglich, die Substratstufe außerhalb dieser durch die freiliegende Oberfläche des dotierten Gebiets definierte aktive Diodenfläche zu positionieren, da eine zusätzliche Substratstufe an der Grenze eines Feldoxid-Isolationsgebiets eine zu steile bzw. hohe topologische Stufe zur Folge hätte, über der die homogene Abscheidung weiterer Schichten in ausreichender Schichtdicke nur schwierig möglich wäre.
Figur 4 zeigt das Bauelement mit bereits erzeugter Zusatzdotierung GD im Randbereich des Dotierungsgebiets DG bzw. an der Grenzfläche des dotierten Gebiets zu dem umgebenden Isolationsgebiet IG. In einem Ausführungsbeispiel entspricht die Dotierung vom ersten Leitfähigkeitstyp im dotierten Gebiet DG einer n-Dotierung, sodass sowohl Halbleiterschicht HS als auch Zusatzdotierung GD eine p-Dotierung aufweisen. Aus der Figur 4 wird klar, dass der pn-Übergang in der Mitte des aktiven Gebiets zwischen Halbleiterschicht HS und Oberfläche des Substrats im dotierten Gebiet DG gebildet wird, am Randbereich jedoch an der Grenzfläche zwischen dotiertem Gebiet DG und Zusatzdotierung GD. Damit ist der pn-Übergang von der Störstellenreichen Grenzfläche zwischen Substrat und Isolationsgebiet IG als auch vom Phasenübergang zwischen mono- und polykristalliner Halbleiterschicht HS entfernt. An diesen Störstellen entstehende Ladungsträger gelangen daher mit verminderter Wahrscheinlichkeit in den Bereich des Feldes der Raumladungszone und tragen so nicht zum Dunkelstrom bei .
Die genaue Ausformung der Zusatzdotierung ist in der Figur 4 nur schematisch angedeutet und kann in Abhängigkeit vom eingesetzten Herstellungsverfahren auch tieferreichend, flacher oder auch schmaler ausgebildet sein.
Figur 5A zeigt eine einfache Möglichkeit der Erzeugung der Zusatzdotierung GD zusammen mit der Höherdotierung der Halbleiterschicht HS zur Herstellung eines niederohmigen Anschlusses an die Halbleiterschicht außerhalb des aktiven Bereichs. Dazu wird oberhalb des aktiven Bereichs eine Implantationsmaske IM erzeugt, beispielsweise eine Photolackmaske. Zur Erhöhung der Leitfähigkeit der Halbleiterschicht HS im nicht von der Implantationsmaske IM bedecktem Bereich wird nun eine Implantation IP mit einem Dotierstoff vom zweiten Leitfähigkeitstyp durchgeführt. Dabei besteht die Möglichkeit, die Dotierstoffdosis so ausreichend hoch zu wählen, dass in einem nachfolgenden Temperschritt eine Diffusion des Dotierstoffs bis in das Dotierungsgebiet DG hinein zum Erzeugen der Zusatzdotierung erfolgt.
Möglich ist es auch, den Dotierstoff mit so hoher Implantationsenergie einzubringen, dass er durch die Oberflächenschichten hindurch bis in den Bereich der zu erzeugenden Zusatzdotierung eindringt. Vorzugsweise wird ein Dotierstoff mit hoher Eindringtiefe, beispielsweise Borionen, implantiert. Anschließend kann die Dotierung homogenisiert werden. Dazu kann ein Temperaturbudget eingebracht werden, welches ausreichend ist, die Dotierung bis in den gewünschten Bereich der Zusatzdotierung zu treiben.
Figur 5B zeigt eine durch Pfeile angedeutete Implantation IP mit der gleichen Maske wie in Figur 5A, jedoch unter schrägem Implantationswinkel. Auf diese Weise kann der implantierte Dotierstoff unterhalb der Maske eindringen und auch so die Zusatzdotierung im gewünschten Gebiet einbringen.
Figur 6 zeigt eine weitere Möglichkeit zur Herstellung der Zusatzdotierung. In einer frühen Verfahrensstufe, z.B. nach der Definition der aktiven Gebiete mittels Erzeugung der Isolationsgebiete IG wird deren Isolationswirkung durch Einbringen einer Dotierung vom zweiten Leitfähigkeitstyp bis unter die Isolationsgebiete IG verstärkt. Diese Anti-Punch- Through-Dotierung wird mit einer hohen Implantationsenergie durch die insbesondere aus Feldoxid bestehenden Isolations- gebiete IG hindurch geführt. Auch dieser Implantationsschritt kann dazu verwendet werden, die Zusatzdotierung im Grenzbereich zwischen Isolationsgebiet und dotiertem Gebiet DG zu erzeugen. Insbesondere aus Feldoxid bestehende Isolations- gebiete IG unterstützen das Verfahren, da ein Feldoxid im Randbereich dünner ausgebildet ist als im Zentrum und in eine vogelschnabelähnliche Struktur ausläuft (bird's beak) , die bei der Implantation von Dotierstoff leichter durchdrungen werden kann. Alternativ oder zusätzlich kann auch diese Implantation unter schrägem Implantationswinkel durchgeführt und/oder anschließend durch einen Temperschritt homogenisiert und aktiviert werden.
Unabhängig von den beschriebenen Verfahren kann die Zusatzdotierung GD am Randbereich der aktiven Diodengrenzfläche auch direkt in einem eigenen Verfahren mit einem separaten Maskenschritt erfolgen. Werden zur Herstellung der Zusatzdotierung Verfahrensschritte eingesetzt, die standardmäßig bereits zur Herstellung einer herkömmlichen Diode verwendet werden, so können diese auch auf andere Art und Weise so variiert werden, dass eine Zusatzdotierung im gewünschten Bereich entsteht. Insbesondere können die zur Implantation verwendeten Masken entsprechend variiert werden. Eine tiefer reichende Implantation kann auch dadurch erreicht werden, dass ein so genanntes Streuoxid, welches auf der Oberfläche von Halbleiterschichten vor der Durchführung eines Implantationsschritts erzeugt wird, entsprechend dünner ausgebildet wird.
Zur weiteren Optimierung des Bauelements bzw. zur weiteren Minimierung des DunkelStroms einer als Photodiode verwendeten Diode ist es möglich, das am besten in Figur 2 dargestellte Flächenverhältnis zwischen dem in die amorphe Polysilizium- schicht PS und die darunter liegende Isolationsschicht IS geätzte Fenster und der freiliegenden Oberfläche des dotierten Gebiets DG zu optimieren. Es hat sich gezeigt, dass bei kleiner werdendem Fenster innerhalb der amorphen Polysili- ziumschicht auch der Dunkelstrom vermindert wird. Vorzugsweise wird die Geometrie also so gewählt, dass dieses Fenster eine minimale Größe erhält, ohne dass gleichzeitig die Nachteile überwiegen, die durch die sich ausbildende Stufe innerhalb der Halbleiterschicht HS erhalten werden.
Die Vervollständigung des Bauelements und insbesondere die Weiterbildung der Diode zum Transistor kann mit Standardverfahren erfolgen, die an sich bekannt sind und daher hier nicht näher erläutert zu werden brauchen. Zur Komplettierung kann das Bauelement mit Isolations- und Passivierungsschich- ten abgedeckt werden und über entsprechende durch die Iso- lierung reichende Kontakte angeschlossen werden. Das Dotierungsgebiet wird vorzugsweise unterhalb der Isolationsgebiete verlängert bzw. durch eine verlängerte vergrabene Schicht innerhalb des dotierten Gebiets niederohmig an einen entsprechenden, auf der Oberfläche des Bauelements aufgebrachten Kontakt angeschlossen.
Eine derart fertiggestellte Photodiode oder ein entsprechend ausgebildeter Phototransistor zeigt gegenüber einem gleichartigen Bauelement ohne die genannte Zusatzdotierung einen wesentlich verringerten Dunkelstrom. Das Grundrauschen der Photodiode bzw. des Phototransistors wird so reduziert und ein besseres Signal-Rausch-Verhältnis erhalten. Einfallende Lichtstrahlen können daher mit größerer Genauigkeit und höherer Empfindlichkeit detektiert werden.
Die Erfindung wurde zwar nur anhand weniger Figuren erläutert und ist aber nicht auf diese beschränkt . Im Rahmen der Erfindung liegen auch weitere, unter die Anspruchsformulierung fallende, hier aber nicht explizit ausgeführte Variationen bezüglich Herstellungsverfahren und Bauelementstruktur .

Claims

Patentansprüche
1 . Diode
- mit einem kristallinen Substrat (SU) aus einem Halbleitermaterial
- mit einem an der Oberfläche des Substrats ausgebildeten Dotierungsgebiet (DG) vom ersten Leitfähigkeitstyp
- mit einer auf der Oberfläche des Substrats über dem Dotierungsgebiet aufgebrachten ersten Halbleiterschicht (HS) , die eine Dotierung vom zweiten Leitfähigkeitstyp aufweist,
- mit einem pn-Übergang zwischen Dotierungsgebiet und erster Halbleiterschicht
- bei der die der pn-Übergang am seitlichen Rand des Dotierungsgebiets (DG) von der Grenze zur darüber aufgebrachten ersten Halbleiterschicht weiter entfernt im Substrat (SU) angeordnet ist als im Zentrum des Dotierungsgebiets.
2. Diode nach Anspruch 1 , bei der das Dotierungsgebiet (DG) von einem Isolationsgebiet umschlossen ist.
3. Diode nach Anspruch 1 oder 2 , bei der im Substrat (SU) am seitlichen Rand des Dotierungsgebiets (DG) dieses umschließend eine Zusatzdotierung vom zweiten Leitfähigkeitstyp vorgesehen ist.
4. Diode nach einem der Ansprüche 1 bis 3, bei der über der ersten Halbleiterschicht (HS) eine zweite Halbleiterschicht angeordnet ist, die eine Dotierung vom ersten Leitfähigkeitstyp aufweist.
5. Diode nach einem der Ansprüche 1 bis 4, bei der die erste Halbleiterschicht (HS) eine SiGe Schicht ist.
6. Diode nach einem der Ansprüche 1 bis 5, bei der das Substrat (SU) monokristallines Silizium umfasst .
7. Diode nach einem der Ansprüche 2 bis 6, bei der die erste Halbleiterschicht (HS) den vom Isolationsgebiet (IG) umschlossenen Bereich überlappt und über dem Substrat (SU) monokristallin, über dem Isolationsgebiet (IG) dagegen polykristallin aufgewachsen ist.
8. Diode nach einem der Ansprüche 1 bis 7, bei dem die erste Halbleiterschicht (HS) eine epitaktische Schicht ist .
9. Diode nach einem der Ansprüche 1 bis 8, bei dem die erste Halbleiterschicht (HS) eine Dicke von weniger als 100 nm aufweist.
10. Verfahren zur Verminderung des Dunkelstroms in einem Halbleiter-Bauelement, umfassend
- Erzeugen eines Dotierungsgebiets (DG) vom ersten
Leitfähigkeitstyp in der Oberfläche eines Substrats (SU) aus einem Halbleitermaterial Definition eines aktiven Gebiets in der Oberfläche des Substrats durch Ausbilden eines, das Dotierungsgebiet ringförmig umschließenden Isolationsgebiets (IG) ,
- Aufbringen einer dotierten ersten Halbleiterschicht
(HS) vom zweiten Leitfähigkeitstyp
- Einbringen einer Zusatzdotierung (GD) vom zweiten Leitfähigkeitstyp in das Substrat im Bereich der Phasengrenze zwischen aktivem Gebiet und Isolationsgebiet .
11. Verfahren nach Anspruch 10 bei dem das Einbringen der Zusatzdotierung (GD) durch maskierte Implantation nach dem Aufbringen der Halbleiterschicht (HS) erfolgt.
12. Verfahren nach Anspruch 11, bei dem die Halbleiterschicht (HS) im Bereich des aktiven Gebiets mit einer Maske (IM) abgedeckt wird, bei dem eine maskierte Dotierung der Halbleiterschicht im nicht abgedeckten Bereich erfolgt.
13. Verfahren nach Anspruch 12, bei dem die Dotierung mit einem Dotierstoff ausreichend hoher Diffusionsfähigkeit, oder mit einer ausreichend hohen Implantationsenergie oder mit ausreichend hohen Dosis so durchgeführt wird, dass der Dotierstoff am Rand des aktiven Gebiets in das Substrat (SU) eingebracht wird.
14. Verfahren nach Anspruch 12 oder 13, bei dem die Implantation unter einem schrägen Winkel gegen die Oberfläche des Substrats (SU) durchgeführt wird.
15. Verfahren nach Anspruch 14, bei dem das Substrat (SU) während der Implantation relativ zur Implantationsvorrichtung gedreht wird.
16. Verfahren nach einem der Ansprüche 10 bis 15, bei dem nach dem Dotieren ein Temperung durchgeführt wird, um den Dotierstoff aus den dotierten Bereichen der Halbleiterschicht (HS) in den Randbereich des Substrats (SU) einzutreiben.
17. Verfahren nach einem der Ansprüche 10 bis 16,
- bei dem über der Halbleiterschicht (HS) eine Isolationsschicht (IS) erzeugt wird,
- bei dem in der Isolationsschicht ein Emitterfenster geöffnet wird, in dem die Halbleiterschicht frei gelegt wird,
- bei dem eine Emitterpolyschicht abgeschieden und strukturiert wird, wobei zur Strukturierung eine Lackmaske verwendet wird,
- bei dem die Lackmaske zur maskierten Dotierung der ersten Halbleiterschicht eingesetzt wird.
18. Verfahren nach einem der Ansprüche 10 bis 17, bei dem das aktive Gebiet durch ein dieses umschließendes
Isolationsgebiet definiert wird, umfassend ein Feldoxid oder einen mit elektrisch isolierendem Material gefüllten
Graben, bei dem im Isolationsgebiet eine hochenergetische Anti-
Punch-Through-Dotierung vom zweiten Leitfähigkeitstyp mittels einer FOX- Implant-Maske zur Verbesserung der
Isolation durchgeführt wird, bei dem die FOX-Implant-Maske so ausgebildet wird, dass durch die Anti-Punch-Trhrough-Dotierung auch am Rand des aktiven Gebiet eine Zusatzdotierung (GD) erzeugt wird.
19. Verfahren nach einem der Ansprüche 10 bis 18, bei dem zur Zusatzdotierung Borionen implantiert werden.
20. Verwendung einer Diode nach einem der Ansprüche 1 bis 9 als Photodiode.
21. Verwendung einer Diode nach einem der Ansprüche 1 bis 9 als Phototransistor.
PCT/EP2006/004027 2005-06-14 2006-04-28 Photodiode mit verringertem dunkelstrom und verfahren zur herstellung WO2006133765A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP06742752A EP1891682A1 (de) 2005-06-14 2006-04-28 Photodiode mit verringertem dunkelstrom und verfahren zur herstellung
US11/922,255 US8134179B2 (en) 2005-06-14 2006-04-28 Photodiode with a reduced dark current and method for the production thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102005027456.0 2005-06-14
DE102005027456A DE102005027456B4 (de) 2005-06-14 2005-06-14 Photodiode mit verringertem Dunkelstrom, Verfahren zur Herstellung und ihre Verwendung

Publications (1)

Publication Number Publication Date
WO2006133765A1 true WO2006133765A1 (de) 2006-12-21

Family

ID=36655113

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2006/004027 WO2006133765A1 (de) 2005-06-14 2006-04-28 Photodiode mit verringertem dunkelstrom und verfahren zur herstellung

Country Status (4)

Country Link
US (1) US8134179B2 (de)
EP (1) EP1891682A1 (de)
DE (1) DE102005027456B4 (de)
WO (1) WO2006133765A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2713409B1 (de) 2012-09-27 2020-08-26 ams AG Photodiode mit einer feldelektrode zur verkleinerung der raumladungszone
EP3490000B1 (de) 2017-11-24 2023-01-04 ams AG Halbleiterbauelement eines nahinfrarotphotodetektors

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020185588A1 (en) * 2000-03-27 2002-12-12 Sigurd Wagner Semitransparent optical detector on a flexible substrate and method of making
US6534335B1 (en) * 1999-07-22 2003-03-18 Micron Technology, Inc. Optimized low leakage diodes, including photodiodes
US20050001277A1 (en) * 2003-07-03 2005-01-06 Rhodes Howard E. Optimized transistor for imager device
US20050090074A1 (en) * 2002-11-12 2005-04-28 Chandra Mouli Isolation techniques for reducing dark current in CMOS image sensors

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5035793B1 (de) 1970-09-11 1975-11-19
JPS5793584A (en) 1980-12-02 1982-06-10 Fujitsu Ltd Semiconductor photoreceiving element
JPS6195580A (ja) 1984-10-17 1986-05-14 Hitachi Ltd 受光素子およびこの受光素子を内臓した光電子装置
CA2119176C (en) * 1993-03-19 1998-06-23 Masahiro Kobayashi Semiconductor light detecting device
US5610416A (en) 1995-02-16 1997-03-11 Hewlett-Packard Company Avalanche photodiode with epitaxially regrown guard rings
DE19609933A1 (de) * 1996-03-14 1997-09-18 Daimler Benz Ag Verfahren zur Herstellung eines Heterobipolartransistors
JP3528756B2 (ja) * 2000-05-12 2004-05-24 松下電器産業株式会社 半導体装置
US6586818B1 (en) * 2002-03-08 2003-07-01 International Business Machines Corporation Self-aligned silicon germanium heterojunction bipolar transistor device with electrostatic discharge crevice cover for salicide displacement
JP2003282927A (ja) 2002-03-25 2003-10-03 Yokogawa Electric Corp フォトダイオード
JP3885658B2 (ja) 2002-05-13 2007-02-21 住友電気工業株式会社 ヘテロ接合バイポーラトランジスタ
US7091099B2 (en) * 2003-03-25 2006-08-15 Matsushita Electric Industrial Co., Ltd. Bipolar transistor and method for fabricating the same
WO2005036646A1 (de) * 2003-10-07 2005-04-21 Institut Für Mikroelektronik Stuttgart Halbleiterschaltungsanordnung mit einer photodiode
US7459367B2 (en) * 2005-07-27 2008-12-02 International Business Machines Corporation Method of forming a vertical P-N junction device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6534335B1 (en) * 1999-07-22 2003-03-18 Micron Technology, Inc. Optimized low leakage diodes, including photodiodes
US20020185588A1 (en) * 2000-03-27 2002-12-12 Sigurd Wagner Semitransparent optical detector on a flexible substrate and method of making
US20050090074A1 (en) * 2002-11-12 2005-04-28 Chandra Mouli Isolation techniques for reducing dark current in CMOS image sensors
US20050001277A1 (en) * 2003-07-03 2005-01-06 Rhodes Howard E. Optimized transistor for imager device

Also Published As

Publication number Publication date
US8134179B2 (en) 2012-03-13
DE102005027456A1 (de) 2006-12-28
US20100038678A1 (en) 2010-02-18
DE102005027456B4 (de) 2008-10-16
EP1891682A1 (de) 2008-02-27

Similar Documents

Publication Publication Date Title
DE10214066B4 (de) Halbleiterbauelement mit retrogradem Dotierprofil in einem Kanalgebiet und Verfahren zur Herstellung desselben
DE2654482C2 (de)
EP0032550B1 (de) Verfahren zur Herstellung einer bipolaren, vertikalen PNP-Transistorstruktur
DE102006046363B4 (de) Verfahren zum Verringern von Kristalldefekten in Transistoren mit wieder aufgewachsenen flachen Übergängen durch geeignetes Auswählen von Kristallorientierungen
DE1938365A1 (de) Verfahren zum Herstellen integrierter Schaltungen
EP0020998B1 (de) Verfahren zum Herstellen eines bipolaren Transistors mit ionenimplantierter Emitterzone
DE10160962A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE19639697C2 (de) Bipolar- oder MOS-Transistor mit vergrabener Diffusionsbarriere und Herstellungsverfahren dafür
DE102008011932A1 (de) Verfahren zur Erhöhung der Eindringtiefe von Drain- und Sourceimplantationssorten für eine gegebene Gatehöhe
DE2749607A1 (de) Halbleiteranordnung und verfahren zu deren herstellung
EP1969644B1 (de) Verfahren zur herstellung einer solarzelle oder eines strahlungsdeterktors und solarzelle oder strahlungsdetektor
DE10261307B4 (de) Verfahren zur Herstellung einer Spannungsoberflächenschicht in einem Halbleiterelement
WO2004025739A2 (de) Verfahren zum herstellen einer integrierten pin-diode und zugehörige schaltungsanordnung
DE10352765A1 (de) Aufbau und Verfahren zum Herstellen eines Hochleistungshalbleiterbauelements mit einem schmalen Dotierungsprofil
DE19750221A1 (de) Halbleiterbauteil mit MOS-Gatesteuerung sowie Verfahren zu seiner Herstellung
DE102007033873A1 (de) Verfahren zur Dotierung eines Halbleiterwafers und Halbleiterbauelement
DE102013108707B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102005027456B4 (de) Photodiode mit verringertem Dunkelstrom, Verfahren zur Herstellung und ihre Verwendung
DE10058031B4 (de) Verfahren zur Bildung leicht dotierter Halogebiete und Erweiterungsgebiete in einem Halbleiterbauelement
DE102009031114B4 (de) Halbleiterelement, das in einem kristallinen Substratmaterial hergestellt ist und ein eingebettetes in-situ n-dotiertes Halbleitermaterial aufweist, und Verfahren zur Herstellung desselben
DE19844531B4 (de) Verfahren zur Herstellung von Transistoren
DE102006012447A1 (de) Halbleiterkörper mit einer Transistorstruktur und Verfahren zur Herstellung einer Transistorstruktur
EP0974161B1 (de) Halbleiterbauelement mit struktur zur vermeidung von querströmen
DE102012003747B4 (de) Ein Verfahren zur Herstellung eines Halbleiterbauelements
DE102004013478B4 (de) Verfahren zur Herstellung eines Bipolartransistors mit verbessertem Basisanschluss

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2006742752

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Country of ref document: DE

WWP Wipo information: published in national office

Ref document number: 2006742752

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 11922255

Country of ref document: US