WO2006068012A1

WO2006068012A1 - スイッチングレギュレータ

Info

Publication number: WO2006068012A1
Application number: PCT/JP2005/022932
Authority: WO
Inventors: Naruhiro Okamoto; Michiaki Yama
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2004-12-21
Filing date: 2005-12-14
Publication date: 2006-06-29
Anticipated expiration: 2007-06-21
Also published as: CN101084621A; US7675279B2; US20090273324A1; TWI354435B; JP4808635B2; TW200629700A; JPWO2006068012A1; CN100561838C

Abstract

【課題】　ソフトスタート回路として大きな時定数コンデンサが不要であり、ソフトスタート時間のばらつきを低減しかつ電源電圧安定化制御の開始までの時間を短縮することができる、ＩＣ化に適したスイッチングレギュレータを提供することにある。【解決手段】　この発明は、ソフトスタート回路の出力電圧を所定の率でステップ上昇あるいはステップ降下するステップ電圧信号としてそのステップ電圧が変化する周期を電源投入時においては所定の周期とし、ＰＷＭパルスの出力を検出回路で監視して出力が前記電源投入時の初期より後において“Ｈ”から“Ｌ”あるいは“Ｌ”から“Ｈ”に変化したタイミングに応じてソフトスタート回路の出力信号のステップ電圧の変化する周期を前記の所定の周期より大きくするものである。

Description

明細書

スイッチングレギユレータ

技術分野

[0001] この発明は、スイッチングレギユレータに関し、詳しくは、スイッチングレギユレータを使用した DCZDCコンバータにおいて、ソフトスタート回路として設けられる大きな時定数を得るためのコンデンサが不要であり、ソフトスタート時間のばらつきを低減しかつ電源電圧安定化制御の開始までの時間を短縮することができるような IC化に適したスイッチングレギユレータに関する。

背景技術

[0002] 従来、携帯型のオーディオ機器やパーソナルコンピュータ、 PHS、携帯用電話機、携帯用電子機器などにおいては、効率よく変換された電源電圧を得るためにスイツチングレギユレータを用いた DC/DCコンバータの電源回路が利用されている。図 4は、この種の DC/DCコンバータ（スイッチングレギユレータ）の一例の説明図である。

10は、スイッチングレギユレータであって、 11は、その誤差増幅器（Err)、 12は、基準電圧発生回路、 13は、 PWMパルス発生回路、 14は、ドライバである。 15は、スィツチング回路であって、 Pチャネルの MOSFETトランジスタ Qとショットキーダイオード Dの直列回路が電源ライン + Vcc (入力側直流電源の電圧）とグランド GNDとの間に設けられている。

[0003] 16は、その出力端子であって、この出力端子 16には電力用のコンデンサ Coがダランド GNDとの間に設けられている。そして、トランジスタ Qとショットキーダイオード Dの接続点とこの出力端子 16との間にはコイル Lが接続されている。コイル Lとしては、例えば、 10 μ Η程度のものが使用され、コンデンサ Coとしては、例えば、 150 x F前後のものが使用される。また、出力端子 16には、さらに出力電圧検出用の抵抗分圧回路 17がグランド GNDとの間に設けられていて、抵抗分圧回路 17により検出された電圧 _Vsが誤差増幅器 11にフィードバックされる。この検出電圧 Vsは、誤差増幅器 11 において基準電圧発生回路 12の比較基準電圧 Vrefと比較される。その比較結果に応じて誤差電圧 VE (誤差検出信号）が誤差増幅器 11に発生し、これから PWMパルス発生回路 13に入力される。 PWMパルス発生回路 13は、通常、コンパレータ（CO M) 13aと三角波発生回路 13bとで構成される。

[0004] PWMパルス発生回路 13では、これの三角波発生回路 13bの電圧波形がコンパレータ 13aにおいて誤差電圧 Eoと比較される。比較基準電圧 Vrefとの比較結果に応じた誤差電圧 Eoで三角波がスライスされてスライスされた幅に対応して PWMパルスが生成される。 PWMパルスはドライバ 14に加えられる。ドライバ 14は、 PWMパルスのパルス幅に応じてトランジスタ Qを ON/OFFして降圧した電圧（昇圧型のときにはフライバックパルスによる昇圧電圧）を出力端子 16に発生させる。

なお、ショットキーダイオード Dは、トランジスタ Qが OFFしたときにコイル Lから流れた電流をコイル Lに転流されるフライホイールダイオードである。

これにより、抵抗分圧回路 17により分圧された電圧、すなわち検出電圧 Vsが比較基準電圧 Vrefに一致するようにトランジスタ Qが ON/OFF制御されて出力電圧 Vo が出力端子 16に発生し、その出力電圧 Voが目標となる一定電圧 Vtaになるように安定化される。

なお、ドライバ 14は、コンパレータ 13aの出力にトランジスタ Qの駆動能力があって、不必要となるような場合には削除される。そのようなときには、コンパレータ 13aの出力が直接トランジスタ Qに送出される。

[0005] ここで、出力電圧検出用の抵抗分圧回路 17は、抵抗 R1と抵抗 R2の直列回路からなる。また、コンパレータ 13aは、比較される信号の（一）入力端子が 2つあって、その 1つはソフトスタート回路 18からの出力を受ける。

ソフトスタート回路 18は、コンパレータ 13aによって、 PWMパルスを発生してそのデユーティ比を変化させて駆動ノ^レスのパルス幅を徐々に広げることにより出力電圧を徐々に立ち上げるための回路である。図 4では、トランジスタ Qが Pチャネルトランジスタであるので、ドライバ 14から出力される駆動パルスは、 PWMパルスのパルス幅の変化に応じて LOWレベルの期間のパルス幅が徐々に増加し、それに応じてトランジスタ Qの ON期間が増加していくものとなる。

このソフトスタート回路 18は、一般的にはコンデンサへの充電電圧を三角波のスレシュショルドとする CR時定数回路を用いた電圧発生回路あるいはカウンタと D/Aコンバータを用いてクロック CLKに応じて階段状に上昇する電圧信号を発生するソフトスタート電圧発生回路 (特許文献 1)などが知られてレ、る。

特に前者のソフトスタート回路 18は、二次側のコンデンサ Coの容量が大きなものが使用される。それにより出力電流に対して大きな安定化を必要とする回路においては突入電流 (ラッシュカレント）を防止したり、多チャネル電源回路においては、それぞれの出力タイミングを制御するときになどに便利なものとされる。

このようなソフトスタート回路 18を設けることで徐々にスイッチングトランジスタ Qの O Nする期間が拡げられていくので、コンデンサ Coへの充電電流が徐々に増加して、起動時に未充電状態のコンデンサ Coに大きな電流が流れることが防止される。それによりスイッチングトランジスタ Qが破壊されないで済む利点がある。

特許文献 1 :特開 2004— 23948号公報

発明の開示

発明が解決しょうとする課題

ソフトスタートのための時間は、出力電流値と二次側コンデンサ Coの容量とにより相違するが、通常は、出力電圧 Voが目標電圧 Vtaか、これに近い正規の電圧まで立ち上がるまでの時間として lmsec〜20msec程度設けられる。

前者の CR時定数回路を用いるソフトスタート回路は、特許文献 1の従来の技術に記載があるように、時定数用のコンデンサが大きくなり、 IC化できない問題がある。一方、特許文献 1に示されるような D/Aを用いるソフトスタート電圧発生回路は、 IC化には適している力固定された周期のクロック CLKに応じてソフトスタート電圧が階段状に上昇するので、スタート時間がクロックの周期に依存する問題がある。そのため、クロック周期が制限される。し力も、コンパレータで比較される三角波信号の電圧とソフトスタートのステップ電圧が最初にクロスするまでの時間に余裕がない。そうすると三角波信号の振幅ばらつきと D/A変換回路の変換特性のばらつきとによって、時間通りのソフトスタートができない問題がある。そのため、出力電圧 Voが発生するまでの応答が遅くなつたり、出力電圧 Voがなかなか、正規の電圧状態に入れない。

三角波信号の周波数が高レ、場合にぉレ、て、応答を早くするために DZAに対するクロックの周期を三角波信号の周期に近くすると、あるいはクロック周波数を上げていきそれが三角波信号の周波数に近づき、対応してくると、ソフトスタートの状態にはならなレ、。この場合、特に問題となるのが、二次側のコンデンサ Coの容量が大きいときである。例えば、数百 z F程度の容量で出力電流が百 mA以上のものになると、ソフトスタート回路を設けても、ときには数十倍以上のラッシュカレントが流れてスイッチングトランジスタ Qが破壊されることが生じる。

ところで、特許文献 1では、三角波信号の周波数は低くかつ三角波信号の下限電圧とソフトスタート電圧発生回路の電圧とを一致させてソフトスタートを開始している。しかし、実際には、回路のばらつきによりこれらを一致させることは難しぐレベル調整回路等が必要となる欠点がある。し力も、三角波信号の周波数を高い周波数にするとその分、一致させてのスタートできなレ、のが現状である。

[0007] 一方、ソフトスタートのためにクロック周期を長くする（その周波数を低くする）と、正規の電圧状態に入るまでの時間がかかり過ぎ、かつ、クロック周期が長いためにカウント値の多少の差と D/A変換回路の変換特性のばらつきによって電源電圧安定化制御の開始までの時間のばらつきが大きくなる。そこで、複数の電源回路がある場合、特に、多チャネル型の電源回路ではばらつきの最も大きなものに合わせたソフトスタートによる電源電圧の制御とならざるを得ないので、その分、安定な電圧を得るまでの待ち時間が大きくならざるを得ない。

この発明の目的は、このような従来技術の問題点を解決するものであって、ソフトスタート回路として大きな時定数コンデンサが不要で IC化に適したスイッチングレギュレータを提供することにある。

この発明の他の目的は、ソフトスタート時間のばらつきを低減しかつ電源電圧安定化制御の開始までの時間を短縮することができるスイッチングレギユレータを提供することにある。

課題を解決するための手段

[0008] このような目的を達成するためのこの発明のスイッチングレギユレータの特徴は、出力端子力負荷に出力される電力の電圧の一部又は全部を誤差増幅器の一方の入力に帰還し、他方の入力に所定の定電圧を加えて誤差増幅器から得られる出力信号に応じてパルス幅が変化する PWMパルスを発生しこの PWMパルスに応じて直流電源から受けた電力をスイッチングすることで前記出力端子に所定の安定化した電圧の電力を発生するスイッチングレギユレータにおいて、

三角波信号を発生する三角波発生回路と、誤差増幅器の出力信号の電圧と三角波信号の電圧とを比較することで PWMパルスを発生する PWMパルス発生回路と、 PWMパルスが Highレベル（以下" H")力も Lowレベル（以下" L")あるいはその逆に変化したことを検出する検出回路と、順次ステップ上昇あるいは順次ステップ降下し三角波信号の電圧と比較される電圧信号 (ステップ電圧信号）を発生しかつそのステツプ電圧の変化する周期が電源投入の初期においては所定の周期で、かつ、電源投入時の前記電圧信号の初期電圧が三角波信号の電圧振幅範囲の外側にあつて、検出回路の検出信号に応じてステップ電圧の変化する周期が所定の周期より大きな、ソフトスタートに適した周期に切換えられるソフトスタート回路とを備えるものである。

発明の効果

この発明は、ソフトスタート回路の出力電圧を順次ステップ上昇あるいは順次ステツプ降下するステップ電圧としてそのステップ電圧が変化する周期を電源投入時においては所定の周期とし、 PWMノ^レスの出力を検出回路で監視してその出力が前記電源投入時の初期より後においで 'Η"から" L"あるいは" L"から" H"に変化したタイミングに応じてソフトスタート回路の出力信号のステップ電圧の変化する周期を前記の所定の周期より大きくものにする。なお、このときの" H"、 "L"の電圧レベルはスイツチングトランジスタの ON/OFF駆動に応じて決定されるものであって、 "H" > "L"であればよい。

そこで、この発明のソフトスタート回路は、電源投入初期においては、ソフトスタートに適したステップ電圧信号の周期よりも、例えば、 1Z5程度か、それ以下の短い周期のステップ電圧信号をまず発生する。このステップ電圧信号が三角波信号の電圧範囲に入る電圧レベルに達したときには検出回路から検出信号が発生して、この検出信号に応じてステップ電圧信号を、例えば、 50〜600の範囲から選択された周期にして、ソフトスタートの PWM制御開始状態に入る。ソフトスタートの PWM制御では、ステップ電圧信号は、ソフトスタートに適した周期で PWMパルスのパルス幅を変化させていく。

この場合の電源投入初期における所定の周期は、例えば、ソフトスタートに適したステツプ電圧の変化する周期（ソフトスタートの PWM制御開始状態のステップ電圧の周期）側を基準とすれば、その lZ50〜l/600の範囲から選択されるとよい。

[0010] その理由は、ソフトスタートのための時間が前記した lmsec〜20msec程度と考えた場合にソフトスタートに適した周期は、三角波信号に対するスライスが 10回以上は必要であるので、所定の周期は、ステップ電圧の周期の 1Z10か、それ以下となる。これに対して前記電源投入時の初期は、ソフトスタートの PWM制御開始状態に入るまでの待ち時間であるので、短い方がよレ、。そこで、所定の周期は、ソフトスタートに適した周期の 1/10のさらに 1/5以下の割合が好ましい。それは、ソフトスタートに適した周期の 1/10の期間を基準としたときにその 1Z5以下の周期とすれば、前記電源投入時の初期には 5回以上のステップ電圧の変化をこの初期の期間に確保できるからである。

なお、前記の 10回以上に対してソフトスタートのステップ電圧の周期をその 10倍の 100回以上にすると、逆に所定の周期は、 1/500、 12倍の 120回と考えると、 1/6 00となる。

これにより、ソフトスタート回路が発生する電圧が電源投入時の初期では速い周期で上昇するので、ステップ電圧信号の初期電圧が三角波信号の電圧振幅範囲の外側にあっても高速に三角波信号の電圧レベルに到達することができる。し力も、達したときには検出回路が検出信号を発生して、ステップ電圧信号は、ソフトスタートに適した周期のステップ変化となる。

[0011] したがって、ソフトスタートの PWM制御開始状態に早く入ることができ、三角波信号の周期とは独立にソフトスタートの開始後にはステップ電圧信号がソフトスタートに適した周期の階段状の信号となり、このような信号をソフトスタート回路に発生させることができる。

この発明では、ソフトスタート回路が階段状の電圧信号を発生するので、時定数回路は不要になる。ソフトスタートの PWM制御を開始すると、この時点から三角波信号の振幅を最適な周期のステップ電圧でスライスする形のソフトスタート制御となるので、三角波信号の振幅やステップ電圧の変化に多少のばらつきがあつたとしても結果として三角波信号力 Sスライスされる数は、ステップ電圧の上昇率あるは降下率が大きく関係するのでばらつきがほとんどなくなり、ソフトスタート時間のばらつきが低減する。その結果、ソフトスタート回路として大きな時定数コンデンサが不要とあり、ソフトスタート時間のばらつきが低減しかつスタートまでの時間が短縮して IC化に適したスイツチングレギユレータを実現できる。

発明を実施するための最良の形態

[0012] 図 1は、この発明のスイッチングレギユレータを適用した一実施例のブロック図、図 2 は、 PWMパルス発生コンパレータの回路の具体例の説明図、そして図 3は、そのソフトスタート動作を説明するタイミングチャートである。なお、図 4と同一の構成要素は同一の符号で示し、それらの説明を割愛する。

実施例

[0013] 図 1のスイッチングレギユレータ 1においては、図 4のソフトスタート回路 18に換えてソフトスタート回路 2を設けたものである。

130は、 PWMパルス発生回路であり、ソフトスタート回路 2と PWMコンパレータ 8と三角波発生回路 13bとから構成される。

ソフトスタート回路 2は、短レ、周期と長レ、周期のステップ電圧を発生するステップ電圧信号 ST (図 3 (a)参照）を発生する。このソフトスタート回路 2は、 PWM制御開始検出回路 3と、 1/n分周回路 4、セレクタ 5、カウンタ 6、 D/A変換回路 (D/A) 7とからなり、カウンタ 6は、 1/n分周回路 4で分周されたクロック CKと分周前のクロック CL Kとをセレクタ 5を介して受ける。なお、図 1では、図 4のドライバ 14は、削除されている力これが設けられていてもよい。

セレクタ 5は、 PWM制御開始検出回路 3の出力に応じてクロック発生回路 9の出力から 1/n分周回路 4の出力へと端子の選択を切換える。ここでは、 n= 300としてクロック CLKを 1/300分周して周期 T= 300 X tのクロック CK (分周クロック）を発生する。なお、 tは、分周前のクロック CLKの周期とする。分周率 nは、出力電圧 Voが目標電圧 Vtaか、これに近い電圧（正規の電圧）ところまで立ち上がるまでの時間、すなわち、 lmsec〜20msec程度の期間を基準としてソフトスタートに適した周期を分周クロック CKに与えるものである。それは lmsec〜20msec程度の期間の 1/20から 1/5 0程度の周期を持つ分周クロック CKを生成することが好ましい。そこで、この分周クロック CKの周期を数百 μ secとし、分周前のクロック CLKの周期を数 μ secとした場合には、分周率 nは、 n= 50〜600の中力選択された数値であることが好ましい。

[0014] 三角波発生回路 13bは、クロック発生回路 9のクロック CLKを受けてクロック CLKの周期に対応する周期の三角波信号 S (図 3 (a)参照）を発生する。

DZA7は、カウンタ 6のカウント値を D/A変換して PWMパルス発生コンパレータ 8 (以下 PWMコンパレータ 8)の（一）入力端子 Bにアナログ変換電圧信号 Vcを出力する。 PWMコンパレータ 8は、図 4のコンパレータ 13aに対応するものである力 (-) 入力端子 Aには、誤差増幅器 11aの出力電圧 Eoを受ける。

なお、 PWMコンパレータ 8の（+ )入力端子 Cには三角波信号 Sを三角波発生回路 13bから受ける。

ここで、誤差増幅器 11aは、図 4の誤差増幅器 11に対応するものであって、電流出力アンプ l ibとコンデンサ 11cとで構成され、コンデンサ 11cが出力電流を電圧に変換して（一）入力端子 Aに電圧信号 Eoを送出する。電圧信号 Eoは、出力電圧値 Vo に対応する検出電圧 Vsと基準電圧発生回路 12の基準電圧値 Vrefの差に応じて発生した誤差電圧である。

[0015] PWM制御開始検出回路 3は、フリップフロップで構成されるラッチ回路 3aとインバータ 3bとで構成され、インバータ 3bが PWMコンパレータ 8の出力（ドライバ 14が設けられているときにはこれの出力でも可）に接続されている。ラッチ回路 3aは、 PWMコンパレータ 8の出力力 H"から" L"になったときに、それを反転して立ち上がり信号で電源にプルアップされたデータ端子 Dによりデータ" 1"をラッチする。そして、フリップフロップの Q出力から" H"を検出信号 DTとして出力し、これをセレクタ 5に送出する。なお、電源投入時の初期状態では、ラッチ回路 3aのセット値はゼロクリアされて Q 出力は" L"となっている。ラッチ回路 3aでラッチされたデータ":! "はリセットされない限り、すなわち、電源の再投入時されない限りは保持される。

セレクタ 5は、電源投入時の初期状態では、ラッチ回路 3aから" L"を受けてクロック発生回路 9の出力側を選択してクロック CLKをカウンタ 6に加える。そしてラッチ回路 3aが" H"となったときに 1/n分周回路 4の出力側を選択して分周クロック CKをカウンタ 6に加える。

その結果、カウンタ 6は、電源投入時の初期からラッチ回路 3aに" H"がセットされるまでの間、言い換えれば、ソフトスタートの PWM制御開始までの間は、速レ、クロック C LKに同期してその値が周期 tでアップカウントされる。そして、ラッチ回路 3aに" H"がセットされてソフトスタートの PWM制御開始となり、ラッチ回路 3aに" H"がセットされた時点から分周クロック CK ( = 300 Xクロック CLK)ごとに、言い換えれば、遅い分周クロック CKによりカウンタ 6が周期 T ( = 300t)でインクリメントされていく。

PWMコンパレータ 8は、電源投入の初期においては（―）入力端子 Bのアナログ変換電圧信号 Vcと三角波信号 Sの電圧の比較を有効とし、所定のソフトスタート経過時間 TS (= lms_eC〜20m_SeC程度の期間）後（図 3 (e)参照）には電圧信号 Eoと三角波信号 Sの電圧の比較を有効とするものである。そのため、三角波信号 Sの上限値の電圧より低い電圧レベルの範囲において 2つの（一）入力端子 A, Bの入力信号に対して論理和動作をする。

図 2に示すように、 PWMコンパレータ 8は、並列に設けられた 2つの PNPのトランジスタ Ql, Q2に対して PNPのトランジスタ Q3が共通の差動対となるカレントスィッチ回路で構成されている。トランジスタ Q1のベースが（一）入力端子 Aに接続され、トランジスタ Q2のベース力 S (—）入力端子 Bに接続されている。そして、トランジスタ Q3のべースが（+ )入力端子になっている。

トランジスタ Ql, Q2, Q3は、ェミッタが共通に接続され、定電流回路 8aを介して電源ライン +Vcc (あるいは + VDD)に接続されている。トランジスタ Ql, Q2のコレクタ側は共通に接続され、このコレクタとトランジスタ Q3のコレクタとは、アクティブ負荷のカレントミラー回路を構成する NPNのトランジスタ Q4， Q5を介してグランド GNDにそれぞれ接続されている。カレントミラー回路の出力側のトランジスタ Q5のコレクタは、 NPNの出力段トランジスタ Q6のベースに接続されている。トランジスタ Q6のコレクタは、 PWMコンパレータ 8の出力端子 Cに接続され、さらに抵抗 R3を介して電源ライン +VDDに接続され、ェミッタはグランド GNDに接続されている。 [0017] さて、電源投入時点では、出力端子 Voの電圧が立ち上がっていないので、大きなエラー電圧を持つ電圧信号 Eoが発生する。このとき電圧信号 Eoは" H"より高い電圧になる。一方、三角波信号 Sの上限電圧値は、 "H"に設定されている。そのため、トランジスタ Q1は OFF状態になっている。

一方、 D/A7の変換アナログ電圧 Vcは、 PWMコンパレータ 8の（―）入力端子 B に入力されてトランジスタ Q2のベースに加えられる。そこで、トランジスタ Q2は、 Ό/ A7の変換アナログ電圧 Vcの値に応じて駆動され、 PWMコンパレータ 8の出力端子 Dに（―）入力端子 Bの入力電圧に応じたパルス幅の PWMパルス（出力電圧）を発生する。

なお、この（―）入力端子 Bには、ソフトスタート回路 2からステップ電圧信号 ST (図 3 (a)参照）が加えられる。

[0018] そこで、ソフトスタート回路 2からステップ電圧信号 STの発生について説明する。

カウンタ 6には初期状態で所定のカウント値が設定されていて、カウンタ 6は、クロック CLKを受けてこの初期値からカウントを開始する。この場合のカウンタ 6の初期値は、 D/A7がこの初期値を D/A変換したときの電圧 Vcを三角波発生回路 13bの三角波信号 Sの波形の下限値の電圧の下側の近傍に設定する値になっている（図 3 (a)参照）。これがステップ電圧信号 STの初期電圧値である。例えば、 "L"が 0. 5V で" H"が 1. 0V程度とすると、 0· 5V〜1. 0Vの範囲で三角波信号 Sが発生するとする。

ところで、この実施例では、ステップ電圧信号 STのステップ電圧の上昇率は、ステップ電圧信号 STの電圧が三角波信号 Sの振幅の範囲（0. 5V〜1. 0V)に入ってから抜けでるまでの時間がソフトスタートに必要な経過時間 TS ( = lmsec〜20msec程度の期間）に相当するように選択されている。

ステップ電圧信号 STの初期電圧値は、 D/A7のアナログ変換電圧 Vcとして約 49 OmV ( = 0. 5V_ 10mV)程度の電圧を発生する値である。この初期電圧値は、この発明では、三角波信号 Sの下限電圧値に対して 2%〜5。/₀程度の低い値に設定すること力 Sできる。それは、ソフトスタート回路 8が発生する電源投入時の初期では D/A 変換の周期を三角波信号 Sの周期に対応する速い周期で数 mV/LSBの高い分解能で上昇させることができるからである。

なお、ここでのステップ電圧信号 STは、数 mV/LSBでその電圧値が上昇するステツプ電圧を発生する。この数 mVは、三角波信号の振幅やステップ電圧の変化に多少のばらつきがあつたとしても吸収できる範囲にある。

カウンタ 6に設定される前記の初期値は、 MPU (図示せず）等からカウンタ 6にセットされるものであり、回路のばらつきに応じて前記の三角波信号 Sの下限電圧値に対して 2%〜5%程度の低い値にステップ電圧信号 STの初期電圧値がなるように不揮発性メモリ等に記憶して調整されたデータとして記憶しておくことができる。

そこで、ソフトスタート回路 2は、数 mV単位で階段状に上昇するステップ電圧信号 STを発生し、電源投入初期においては、クロック CLKの周期に対応する短い周期のステップ電圧信号 STをまず発生する。このステップ電圧信号 STが三角波信号の電圧範囲に入る電圧レベルに達したときにはソフトスタートの PWM制御開始状態に入る。ソフトスタートの PWM制御では、分周クロック CKに応じた長い周期のステップ電圧信号 STとなって、ソフトスタートに適した周期で PWMパルスのパルス幅を変化させていく。

以下、スイッチングレギユレータ 1のソフトスタートの動作について図 3のタイミングチヤートを参照して説明する。

電源を投入してスイッチングレギユレータ 1の起動を開始すると、カウンタ 6に初期値が設定されて、図 3 (a)に示すように、 PWMコンパレータ 8の出力端子 Dには、前記初期値に応じて三角波信号 Sの下限電圧値に対して約 10mV程度（ = 0. 5V X 0. 0 2)、下側の電圧が生じ、この電圧がクロック CLKに応じて順次上昇していく。

このとき、セレクタ 5は、電源投入時の初期状態ではラッチ回路 3aから" L"を受けているので、クロック発生回路 9のクロック CLKの周期 tにより、カウンタ 6のカウント値がインクリメントされて上昇していく。そこで、例えば、周期 t= l . 5 μ secとし、三角波信号 Sの下限の電圧を 0. 5Vとし、 D/A7の分解能 3. OmVZLSBとすると、 D/A7と三角波信号 Sの電圧レベルにばらつきがあつたとしても、ステップ電圧信号 STは、電源投入時点から三角波信号 Sのエッジに数 μ sec〜6 μ sec程度で到達することができる（図 3 (b)の周期 tのスライス期間参照）。このときまでは、（一）入力端子 Bの入力電圧が三角波信号 Sの電圧よりも常に低いので PWMコンパレータ 8出力端子 Dには "H"あるいはそれ以上に相当するスイッチングトランジスタ Qを OFFするだけの所定の電圧レベルの電圧信号が出力されてレ、る（図 3 (d)参照）。

[0020] DZA7のアナログ変換電圧 Vcが三角波信号 Sのエッジに達して（一）入力端子 B の入力電圧が三角波信号 Sの下限の電圧よりも高くなつた時点でソフトスタートの PW M制御開始状態に入る。このとき、 PWMコンパレータ 8の出力端子 Dには細い幅の" L"となるパルス信号がクロック CLKの周期 tに対応して発生する。この" L"となるパルス信号の最初の信号に応じてインバータ 3bを介して" H"がラッチ回路 3aに加えられてこれに "1"がセットされ、ラッチ回路 3aの Q出力に" H"の出力が発生して（図 3 (b) 参照）、検出信号 DTが発生する。その結果、セレクタ 5の選択力 Sl/n分周回路 4の出力側に切換わる。

ここで、カウンタ 6のカウントアップされる周期が n X t倍となり、この例では、クロック C LKの 300倍の周期となり、 PWMコンパレータ 8の出力端子 Dには" L"の出力が三角波信号 Sの周期（クロック CLKの周期）で発生する。そして、その" L"の期間が n個ごとに少しずつ幅が増加していく PWMノレスが出力端子 Dに得られる。

このクロック CLKの n個ごとに少しずつ" L"の期間の幅が増加していく PWMパルスの周期（クロック CLKの周期）でチヨッパ制御されて断続的に ONになり、 ON期間が次第に増加してレ、く（図 3 (a)参照)。

これにより出力電圧 Voは、ソフトスタートすることになる。

[0021] D/A7のアナログ変換電圧 Vcが三角波信号 Sの上限の 1. 0Vを以上になると、 P WMパルスはデューティ比が 100%となり、スイッチングトランジスタ Qが ONの状態となるが、このときには、コンデンサ Coの充電がある程度完了しているので、出力信号 Voが目標電圧 Vtaに近づくことになる。そのため抵抗分圧回路 17による検出電圧 Vs は、基準電圧発生回路 12の比較基準電圧 Vrefに近づき、それに応じて誤差増幅器 11aの出力電圧 Eoは低下してくる（図 3 (e)参照）。一方、 D/A7のアナログ変換電圧 Vcは、カウンタ 6のカウント値の上昇とともに上昇し、三角波信号 Sの上限の 1. 0V を超えていく。なお、図 3 (b)に示すステップ電圧信号 STが三角波信号 Sのエッジに達するまで時間の数 β sec〜6 μ secは、 lmsec〜20msec程度の経過時間 TSに対して無視できる程度の時間となるので、図 3 (e)では特にこれを示していない。

アナログ変換電圧 Vcが三角波信号 Sの上限値を超えた時点でトランジスタ Q2は〇 FFし、逆に出力電圧 Eoの低下が三角波信号 Sの上限値より下回った時点でトランジスタ Q1は ONする。

そこで、出力電圧 Eoの電圧値が低下して三角波信号 Sの上限値より下がるタイミングとトランジスタ Q2は OFFするタイミングが三角波信号 Sの上限値の近傍となるように DZA7の分解能と分周率 nとを選択することで、この切換換わりのタイミングが三角波信号 Sの上限値の近傍で発生し、切換わるまでが所定のソフトスタート経過時間 Ts ( = lmsec〜20msec程度の期間）となり、ソフトスタートの PWM制御が終了する。出力電圧 Eoが三角波信号 Sの上限値より低下してくると、トランジスタ Q1が誤差増幅器 11aの出力電圧 Eoに応じて ON/OFFして図 3 (e)に示すように、通常の PWM による出力電圧 Voの安定化制御（正規の PWM制御の期間）に切換わる。

[0022] ところで、実施例では、クロック発生回路 9で発生するクロック CLKの周期は、三角波信号 Sの周期に対応させているが、三角波信号 Sの下限の電圧に達するまでは、三角波信号 Sをスライスする必要がないので、このクロック CLKは、これよりも小さレヽ周期であってよい。逆に、実施例のものよりも三角波信号 Sの周波数を 2倍、 3倍…と高くすれば三角波信号の下限の電圧に達するまでのクロック CLKの周期は、三角波信号 Sの周期に対して 2倍， 3倍…となる。

したがって、三角波信号 Sの周波数とクロック CLKの周期とは相対的なものである。実施例では、通常のソフトスタート期間が lmsec〜20msec程度であると考えた場合に、分周率 nを n= 50〜600の中力選択された数値としている。そこで、ソフトスタートの PWM制御開始状態の分周クロック CK側の周期を基準とて考えてみれば、クロック CLKの最適な周期は、前記したように分周クロック CKの周期の lZ50〜l/6 00の範囲から選択するとよい。

[0023] また、実施例では、三角波信号 Sの下限の電圧に対してソフトスタート回路 2で発生する初期電圧値を下限の下側の近傍に設定している。しかし、スイッチングトランジスタ Qが Nチャネルの MOSトランジスタである場合には、実施例とは逆に PWMコンパレータ 8の出力力 S"H"でスイッチングトランジスタ Qが ONになる。このときには、ソフトスタート回路 2で発生する初期電圧値 (D/A7の電圧値）は、逆に三角波信号 Sの上限を越える上側の近傍に設定される。そして、ソフトスタート回路 2で発生する電圧（D /A7のアナログ変換電圧 Vc)をそこから徐々に下げる制御になる。この場合には、カウンタ 6は、大きな値の初期値からデイクリメントされることになる。

このときのソフトスタート回路 2が発生する初期電圧値 (D/A7のアナログ変換電圧 Vc)は、三角波信号 Sの上限電圧値に対して、 3mV乃至 15mV上として上限電圧値の 1%〜2. 5%程度の高い値に設定することが好ましい。

さらに、実施例とは逆に PWMコンパレータ 8の三角波信号 Sの入力側が（一）入力端子となり、ソフトスタート回路 2および誤差増幅器 11aの入力端子が（+ )入力側とすることもできる。この場合にも、三角波信号 Sの上限の電圧に対してソフトスタート回路 2で発生する初期電圧値を上限を越える上側の近傍に設定してソフトスタート回路 2で発生する電圧（D/A7の電圧）をそこから徐々に下げることになる。ポーラトランジスタであってもよいことはもちろんである。

また、実施例の PWMコンパレータ 8の構成は一例であって、ソフトスタートに必要な経過時間 TS (= lmsec〜20msec程度の期間）前にはステップ電圧信号 STと三角波信号 Sの電圧を比較し、ソフトスタートに必要な経過時間後には誤差増幅器の出力信号の電圧と三角波信号の電圧を比較するものであれよい。この発明は、比較される信号が 2入力のコンパレータの限定されるものではない。

例えば、（一）入力端子 A側と三角波信号 Sとを比較する第 1のコンパレータと、（一）入力端子 B側と三角波信号 Sとを比較する第 2のコンパレータとを設けて、それぞれの出力を前記した論理和条件でスイッチングトランジスタ Qを駆動するような回路であつてもよい。

産業上の利用可能性

以上説明してきたが、実施例は、降圧型のスイッチングレギユレ一タの例を挙げている力 S、この発明は、昇圧型の DC/DCのコンバータにも適用できることはもちろんである。

図面の簡単な説明

[0025] [図 1]図 1は、この発明のスイッチングレギユレータを適用した一実施例のブロック図である。

[図 2]図 2は、 PWMパルス発生コンパレータの回路の具体例の説明図である。

[図 3]図 3は、そのソフトスタート動作を説明するタイミングチャートである。

[図 4]図 4は、従来の DC/DCコンバータ（スイッチングレギユレータ）の一例の説明図である。

符号の説明

[0026] 1 , 10…スイッチングレギユレータ、

2, 18…ソフ卜スター卜回路、

3— PWM制御開始検出回路、 4· · · ΐ/η分周回路、

5…セレクタ、 6…カウンタ、 7— 変換回路（D/A)、

8… PWMパルス発生コンパレータ、

9…クロック発生回路、 11 , 11a…誤差増幅器、

12…基準電圧発生回路、 13， 130 PWMパルス発生回路、

14…ドライバ、 15…スイッチング回路、 16…出力端子、

17…抵抗分圧回路、 D…ショットキーダイオード、

Dl, D2…ダイオード、 Ql 'MOSFETトランジスタ。

Claims

請求の範囲

[1] 出力端子力負荷に出力される電力の電圧の一部又は全部を誤差増幅器の一方の入力に帰還し、他方の入力に所定の定電圧を加えて前記誤差増幅器から得られる出力信号に応じてパルス幅が変化する PWMパルスを発生しこの PWMパルスに応じて直流電源から受けた電力をスイッチングすることで前記出力端子に所定の安定化した電圧の電力を発生するスイッチングレギユレータにおいて、

三角波信号を発生する三角波発生回路と、

前記誤差増幅器の前記出力信号の電圧と前記三角波信号の電圧とを比較することで前記 PWMパルスを発生する PWMパルス発生回路と、

前記 PWMパルスが Highレベル力 Lowレベルあるいはその逆に変化したことを検出する検出回路と、

順次ステップ上昇あるいは順次ステップ降下し前記三角波信号の電圧と比較される電圧信号を発生しかつそのステップ電圧の変化する周期が電源投入の初期においては所定の周期で、かつ、前記電源投入時の前記電圧信号の初期電圧が前記三角波信号の電圧振幅範囲の外側にあって、前記三角波信号の電圧振幅範囲の外側にあって、前記検出回路の検出信号に応じて前記ステップ電圧の変化する周期が前記所定の周期より大きな、ソフトスタートに適した周期に切換えられるソフトスタート回路とを備えるスイッチングレギユレータ。

[2] 前記電源投入の初期には前記 PWMパルスが Highレベルあるいは Lowレベルの状態にある請求項 1記載のスイッチングレギユレータ。

[3] 前記ステップ電圧と前記三角波信号の電圧とが比較されることで前記初期電圧が前記三角波信号の電圧振幅範囲の外側にある前記電源投入の初期に前記 PWM パルスは、 Highレベル力、、 Lowレベルのいずれか一方の状態になる請求項 2記載のスイッチングレギユレータ。

[4] 前記 PWMパルス発生回路は、前記電圧信号を受けて前記ステップ電圧と前記三角波信号の電圧とを比較するコンパレータを有し、このコンパレータの比較結果に応じて前記 PWMパルスが前記一方の状態になり、前記ステップ電圧が前記三角波信号の電圧振幅範囲に入ったときに前記ソフトスタートに適した周期でパルス幅が変化する前記 PWMパルスが発生する請求項 3記載のスイッチングレギユレータ。

[5] 前記コンパレータは、前記ソフトスタートに必要な経過時間より前には前記ステップ電圧と前記三角波信号の電圧を比較するものであり、前記ソフトスタートに必要な経過時間後には前記出力信号の電圧と前記三角波信号の電圧の比較する請求項 4記載のスイッチングレギユレータ。

[6] 前記コンパレータは、前記電源投入の初期においては前記ステップ電圧と前記三角波信号の電圧とを比較結果を有効とし、前記出力信号の電圧値に応じて前記誤差増幅器の前記出力信号の電圧と前記三角波信号の電圧の比較結果を有効とする請求項 5記載のスイッチングレギユレータ。

[7] 前記コンパレータは、 3つの入力端子を有し、第 1の入力端子に前記誤差増幅器の前記出力信号を受け、第 2の入力端子に前記ステップ電圧を受け、第 3の入力端子に前記三角波信号を受け、前記ソフトスタートに必要な経過時間は、 lmsec〜20ms ecの範囲から選択された期間であり、前記ソフトスタートに適した周期は、前記選択された期間の 1/20から 1/50である請求項 6記載のスイッチングレギユレータ。

[8] 前記コンパレータは、前記誤差増幅器の前記出力信号の電圧と前記ステップ電圧との論理和の電圧を前記三角波信号の電圧と比較するものであり、前記ステップ電圧は、所定の率で順次上昇するものであり、前記電圧信号の電圧が前記三角波信号の振幅の範囲に入ってから抜けでるまでの時間が前記ソフトスタートに必要な経過時間に相当するように前記ステップ電圧の上昇率が選択されている請求項 7記載のスィッチングレギユレータ。

[9] 前記所定の周期は、前記三角波信号の周期に対応するか、それより小さいものである請求項 7記載のスイッチングレギユレータ。

[10] 前記所定の周期は、前記ソフトスタートに適した周期の 1/50〜1Z600の範囲から選択された周期である請求項 7記載のスイッチングレギユレータ。

[11] 前記初期電圧は、前記三角波信号の電圧振幅範囲の外側近傍にあって、前記 P WMパルス発生回路は、 2つの入力信号の電圧を前記三角波信号の電圧と比較するコンパレータを有し、前記入力信号の 1つは前記出力信号であり、他の 1つは前記電圧信号であり、前記コンパレータは、前記電源投入の初期においては前記電圧信号の電圧と前記三角波信号の電圧の比較を有効とし、前記ソフトスタートに必要な経過時間後には前記出力信号の電圧と前記三角波信号の電圧の比較を有効とする請求項 3のスイッチングレギユレータ。

[12] さらにクロック発生回路を有し、前記ソフトスタート回路は、カウンタと DZA変換回路とを有し、前記電圧信号は、前記 D/A変換回路が前記カウンタのカウント値を D /A変換することで生成され、前記電源投入の初期においては前記カウンタが前記クロック発生回路力らのクロックをカウントし、前記検出信号に応じて前記カウンタが前記クロックより周期の長いクロック信号をカウントする請求項 11記載のスイッチングレギユレータ。

[13] 前記クロックの周期は、前記三角波信号の周期に実質的に対応していて、前記クロック信号の周期は、前記クロックの周期の 50倍〜 600倍であり、前記初期電圧に相当する数値が前記カウンタに初期値として設定される請求項 12記載のスイッチングレギユレータ。

[14] さらに、前記ソフトスタート回路は、選択回路と分周回路とを有し、前記外側近傍は、前記三角波信号の電圧振幅の上限電圧あるいは下限電圧から 3〜： 15mVの電位差の範囲にあって、前記クロックより周期の長レヽクロック信号は、前記分周回路により前記クロックが分周されて生成され、前記選択回路は、前記検出信号を受けて前記クロックから前記クロック信号に切換えて前記カウンタに送出する請求項 13記載のスイツチングレギユレータ。