JP6358861B2

JP6358861B2 - 絶縁抵抗測定装置

Info

Publication number: JP6358861B2
Application number: JP2014118275A
Authority: JP
Inventors: 宏太西村; 菊夫牛窪; 雅志春原
Original assignee: Hioki EE Corp
Current assignee: Hioki EE Corp
Priority date: 2014-06-09
Filing date: 2014-06-09
Publication date: 2018-07-18
Anticipated expiration: 2034-06-09
Also published as: JP2015230302A

Description

本発明は、測定対象の絶縁抵抗を測定する絶縁抵抗測定装置に関するものである。

この種の絶縁抵抗測定装置では、下記の特許文献１に開示されているように、複数の電圧値（この特許文献１では、一例として１２５Ｖ、２５０Ｖ、５００Ｖ、１０００Ｖ）のうちから選択された任意の電圧値で電圧（直流電圧）を出力して、測定対象（例えば電気機器）に印加可能に構成されている。

また、この種の絶縁抵抗測定装置では、下記の特許文献２に開示されているように、測定対象に印加するための印加電圧を生成する電圧生成回路は、電池などの電源から供給される一定の電圧をスイッチングによって昇圧するためのトランス、トランスの一次巻線をドライブするトランジスタ、トランジスタのスイッチング動作を制御するＰＷＭ（Pulse Width Modulation）回路、およびトランスの二次巻線に誘起される電圧を整流して印加電圧を生成する整流回路を備えて構成されている。また、このように構成された電圧生成回路では、ＰＷＭ回路が、選択された電圧値に基づいてトランジスタへ出力する駆動パルスのデューティ比を制御することにより、この選択された電圧値で印加電圧を生成する。

特開２０００−２１４１９４号公報（第３頁、第２図）特開２００９−１３９２０６号公報（第５頁、第１図）

ところが、上記のＰＷＭ回路を備える構成（すなわち、一定周波数の駆動パルスのデューティ比を制御することによって印加電圧の電圧値を設定する構成）の絶縁抵抗測定装置には、以下のような改善すべき課題が存在する。すなわち、この絶縁抵抗測定装置では、駆動パルスの周波数を一定に維持しつつ、そのデューティ比を制御するＰＷＭ制御を実行することにより、所望の電圧値で印加電圧を生成している。

ところで、上記の特許文献１に開示されている絶縁抵抗測定装置のように、絶縁抵抗測定装置は、１２５Ｖから１０００Ｖまでのような、さらに機種によっては、２５Ｖから１０００Ｖまでのような広い電圧範囲に亘る電圧値で印加電圧を出力し得るように構成されている。この場合、印加電圧は、そのリップル（電圧値のスイッチング周波数に同期した変動）が小さいのが好ましく、この変動を小さくするためには、駆動パルスの周波数（スイッチング周波数）をある程度以上に高くする必要がある。

ところが、リップルを小さくするためにＰＷＭ制御でのスイッチング周波数を高くした場合、上記のような広い電圧範囲に亘る電圧値で印加電圧を出力する絶縁抵抗測定装置には、低い電圧値の印加電圧については、十分に短い立ち上がり時間で目標とする電圧値に達するように出力可能であるものの、印加電圧の立ち上がり時間はその電圧値が高くなるに従って長くなり、例えば、最も高い電圧値や、この電圧値よりも１段または数段だけ低い電圧値の印加電圧について、立ち上がり時間が長くなり過ぎるという課題が存在している。

本発明は、かかる改善すべき課題に鑑みてなされたものであり、リップルの増加を極力抑えつつ、高電圧側の印加電圧の立ち上がり時間を短くし得る絶縁抵抗測定装置を提供することを他の主目的とする。

上記目的を達成すべく、請求項１記載の絶縁抵抗測定装置は、測定対象に印加する印加電圧を、複数の電圧値のうちから選択された１つの選択電圧値で生成する電圧生成部と、前記印加電圧の印加状態において前記測定対象に流れる電流の電流値を測定する電流測定部と、前記選択電圧値と前記測定された電流値とに基づいて前記測定対象の絶縁抵抗を測定する処理部とを備えている絶縁抵抗測定装置であって、前記電圧生成部は、スイッチング動作するスイッチ素子、当該スイッチ素子で駆動されて入力電圧を昇圧した交流電圧に変換する昇圧トランス、当該交流電圧を整流平滑することによって前記選択電圧値の前記印加電圧を出力する整流平滑回路、および前記印加電圧の電圧値が前記選択電圧値よりも低い電圧値から当該選択電圧値に向かって上昇し、少なくとも当該選択電圧値まで上昇するまでの間、スイッチング動作している前記スイッチ素子のスイッチング周波数を前記複数の電圧値のうちの前記選択電圧値よりも低い電圧値のときのスイッチング周波数よりも低い周波数に設定することにより、スイッチング周期内での当該スイッチ素子のオン時間を前記低い電圧値のときのオン時間よりも長くする制御回路を備えている。

請求項２記載の絶縁抵抗測定装置は、請求項１記載の絶縁抵抗測定装置において、前記電圧生成部は、前記印加電圧の前記電圧値が前記選択電圧値よりも低い電圧値から当該選択電圧値に向かって上昇し、当該選択電圧値まで上昇した後において、スイッチング動作している前記スイッチ素子の前記スイッチング周波数を前記複数の電圧値のうちの最も低い電圧値のときのスイッチング周波数以上の周波数に上昇させる。

請求項１記載の絶縁抵抗測定装置では、電圧生成部が、印加電圧の電圧値が選択電圧値まで上昇するまでの間、スイッチ素子のスイッチング周波数を、選択電圧値として選択可能な複数の電圧値のうちの現在選択されている選択電圧値よりも低い電圧値のときの周波数よりも低い周波数に設定することにより、スイッチング周期内でのスイッチ素子のオン時間をこの低い電圧値のときのオン時間よりも長くする。

したがって、この絶縁抵抗測定装置によれば、ＰＷＭ制御によって印加電圧を生成する従来の絶縁抵抗測定装置と比較して、もともと立ち上がり時間の短い低い選択電圧値ではスイッチ素子のスイッチング周波数を従来の絶縁抵抗測定装置のときと同じ周波数として印加電圧のリップルを同等に抑制しつつ、従来の絶縁抵抗測定装置では立ち上がり時間が次第に長くなる高電圧側の選択電圧値においては、スイッチ素子のスイッチング周波数を従来の絶縁抵抗測定装置のときとは異なり、電圧値が高くなるに従い低くすることで、印加電圧のリップルの増加を極力抑えながら、印加電圧をより短時間に選択電圧値まで上昇させることができる。これにより、この絶縁抵抗測定装置によれば、印加電圧のリップルの増加を極力抑えつつ（つまり、測定精度の低下を極力抑えつつ）、絶縁抵抗値の測定完了までに要する時間を大幅に短縮することができる。

また、請求項２記載の絶縁抵抗測定装置によれば、電圧生成部が、印加電圧の電圧値が選択電圧値まで上昇した後において、スイッチング動作しているスイッチ素子のスイッチング周波数を複数の電圧値のうちの最も低い電圧値のときのスイッチング周波数以上の周波数に上昇させるため、印加電圧をより短時間に選択電圧値まで上昇させると共に、印加電圧のリップルを各選択電圧値において同じ電圧範囲内に抑えることができる。

絶縁抵抗測定装置１の構成を示す構成図である。図１の電圧生成部２の構成を示す構成図である。図２の制御回路２８の構成を示す構成図である。電圧生成部２の動作を説明するためのタイミングチャートである。絶縁抵抗測定装置１での印加電圧Ｖａの各電圧値Ｖ１と、各電圧値Ｖ１での立ち上がり時間と、各電圧値Ｖ１でのスイッチング周波数とを示す説明図である。ＰＷＭ制御を採用する絶縁抵抗測定装置での印加電圧の各電圧値と、各電圧値での立ち上がり時間と、各電圧値でのスイッチング周波数とを示す説明図である。

以下、絶縁抵抗測定装置の実施の形態について、添付図面を参照して説明する。

絶縁抵抗測定装置としての図１に示す絶縁抵抗測定装置１は、一例として、電圧生成部２、電流測定部３、操作部４、処理部５および出力部６を備えて、測定対象１１の絶縁抵抗値Ｒを測定する。

電圧生成部２は、スイッチング電源として構成されて、出力開始信号Ｓｏｎを入力しているときに、入力された周波数データＤｆで示される周波数でスイッチング動作することにより、予め規定された複数の電圧値（本例では一例として、ＤＣ２５Ｖ、ＤＣ１００Ｖ、ＤＣ５００Ｖ、ＤＣ１０００Ｖ）のうちから選択された１つの電圧値（以下、選択電圧値ともいう）Ｖ１で測定対象１１に印加する印加電圧（直流電圧）Ｖａを生成する。また、電圧生成部２は、測定対象１１に実際に印加されている印加電圧Ｖａの電圧値をモニタして、その電圧値を示す電圧データＤｖを出力する。

具体的には、電圧生成部２は、一例として図２に示すように、昇圧トランス２１、スイッチ素子としての一対の半導体スイッチ素子（バイポーラ型トランジスタや電界効果型トランジスタなど）２２ａ，２２ｂ、整流平滑回路２３、分圧回路２４、基準電圧生成回路２５、コンパレータ２６、Ａ／Ｄ変換器２７および制御回路２８を備えている。

本例では、昇圧トランス２１は、一例として、センタータップを備えた一次巻線、および二次巻線を備え、電圧生成部２の一次側の第１電源電圧Ｖｃｃ１（入力電圧：例えば、ＤＣ１２Ｖなど）がセンタータップに印加される。半導体スイッチ素子２２ａ，２２ｂは、昇圧トランス２１の一次巻線の各端部と電圧生成部２の基準電位Ｇとの間にそれぞれ配置されている。整流平滑回路２３は、二次巻線に接続されて、この二次巻線間に誘起する昇圧された交流電圧を入力すると共に整流平滑（整流については全波整流または半波整流）することにより、基準電位Ｇを基準とする印加電圧Ｖａを生成する。この構成により、本例の電圧生成部２は、一例として、２石式プッシュプル形のスイッチング電源として構成されている。

分圧回路２４は、印加電圧Ｖａを所定の比率で分圧して電圧Ｖａｄとして出力する。基準電圧生成回路２５は、可変電源回路（例えば、Ｄ／Ａ変換器）で構成されて、処理部５から出力される基準電圧データＤｒｅｆに対応した電圧値の基準電圧Ｖｒｅｆを基準電位Ｇを基準として生成する。この場合、基準電圧Ｖｒｅｆの電圧値は、印加電圧Ｖａの電圧値Ｖ１として選択可能な複数の電圧値（本例では、ＤＣ２５Ｖ、ＤＣ１００Ｖ、ＤＣ５００Ｖ、ＤＣ１０００Ｖ）毎に、その電圧値で印加電圧Ｖａが電圧生成部２から出力されているときに、分圧回路２４から出力される電圧Ｖａｄと一致するように規定されている。コンパレータ２６は、電圧Ｖａｄと基準電圧Ｖｒｅｆとを比較して、本例では一例として、電圧Ｖａｄが基準電圧Ｖｒｅｆ以上のときにＨレベルとなり、電圧Ｖａｄが基準電圧Ｖｒｅｆ未満のときにＬレベルとなるフィードバック信号Ｓｆｂを出力する。

Ａ／Ｄ変換器２７は、電圧生成部２の一次側の第２電源電圧Ｖｃｃ２の供給を受けて作動して、電圧Ｖａｄを入力すると共に所定のサンプリング周波数でサンプリングすることにより、電圧Ｖａｄの電圧値（つまり、印加電圧Ｖａの電圧値）を示す電圧データＤｖを生成して、処理部５に出力する。

制御回路２８は、第２電源電圧Ｖｃｃ２の供給を受けて作動して、コンパレータ２６から出力される上記のフィードバック信号Ｓｆｂと、処理部５から出力される周波数データＤｆおよび出力開始信号Ｓｏｎとに基づいて、各半導体スイッチ素子２２ａ，２２ｂを駆動する駆動パルスＳｄ１，Ｓｄ２を出力する。

本例では制御回路２８は、一例として図３に示すように、パルス生成回路３１、内部クロック生成回路３２、１つのインバータ回路３３、４つのフリップフロップ回路（本例では一例として、Ｄ形フリップフロップであるが、ＪＫ形フリップフロップや、ＲＳ形フリップフロップでもよい）３４，３５，３６，３７、および４つのＡＮＤ回路３８，３９，４０，４１を備えている。

パルス生成回路３１は、例えば、ダイレクトデジタルシンセサイザなどで構成されて、周波数データＤｆで示される周波数で、かつデューティ比が０．５のパルス信号Ｓｐを生成して出力する。本例では一例として、印加電圧Ｖａの電圧値Ｖ１として選択可能な４種類の各電圧（ＤＣ２５Ｖ、ＤＣ１００Ｖ、ＤＣ５００Ｖ、ＤＣ１０００Ｖ）に対応して、電圧値Ｖ１がＤＣ２５Ｖのときには５００ｋＨｚ、ＤＣ１００Ｖのときには４００ｋＨｚ、ＤＣ５００Ｖのときには３００ｋＨｚ、ＤＣ１０００Ｖのときには２００ｋＨｚというように、印加電圧Ｖａの電圧値Ｖ１が高くなるに従ってパルス信号Ｓｐの周波数（半導体スイッチ素子２２ａ，２２ｂのスイッチング周波数）が低くなるような、言い換えれば、選択電圧値Ｖ１として選択した電圧値の周波数が、この選択した電圧値よりも１段低い電圧値のときの周波数よりも低くなるような周波数データＤｆが、処理部５からパルス生成回路３１に出力される。

このパルス信号Ｓｐは、駆動パルスＳｄ１，Ｓｄ２の元になる信号であるため、印加電圧Ｖａに発生するリップルの低減という観点からは、ＤＣ２５Ｖ以外の電圧値（ＤＣ１００Ｖ、ＤＣ５００Ｖ、ＤＣ１０００Ｖ）についても、ＤＣ２５Ｖと同様にして５００ｋＨｚにするのが好ましい。しかしながら、上記したように、同じ周波数とした場合において発生する課題（印加電圧Ｖａの電圧値Ｖ１が高くなるほど、印加電圧Ｖａの立ち上がり時間が長くなるという課題）の改善のため、本例では、ＤＣ２５Ｖの５００ｋＨｚを基準として、印加電圧Ｖａの電圧値Ｖ１が高くなるに従って周波数が上記のように次第に低くなるように規定されている。

内部クロック生成回路３２は、パルス信号Ｓｐの周波数よりも十分に速い一定周波数の内部クロックＳｃｋを生成して出力する。本例では、後述するように、内部クロックＳｃｋの１周期が駆動パルスＳｄ１，Ｓｄ２間のデッドタイムの長さになる。このため、内部クロックＳｃｋの周波数は、これを考慮して予め設定されている。本例では一例として、０．２５μｓのデッドタイムを確保するために、内部クロックＳｃｋの周波数は４ＭＨｚに規定されている。

インバータ回路３３は、フィードバック信号Ｓｆｂを入力すると共に極性を反転して反転フィードバック信号Ｓｆｂ１として出力する。なお、コンパレータ２６が、この反転フィードバック信号Ｓｆｂ１と同極性でフィードバック信号Ｓｆｂを出力する構成のときには、インバータ回路３３を省略することができる。

各フリップフロップ回路３４，３５は、プリセット端子およびクリア端子が共に第２電源電圧Ｖｃｃ２にプルアップされている。また、各フリップフロップ回路３６，３７は、プリセット端子が第２電源電圧Ｖｃｃ２にプルアップされていると共に、クリア端子に出力開始信号Ｓｏｎが入力されている。また、各フリップフロップ回路３４，３５，３６，３７のクロック端子には、内部クロックＳｃｋが入力されている。

この構成により、各フリップフロップ回路３４，３５は、それぞれの入力端子Ｄに入力される信号を内部クロックＳｃｋに同期させて出力する。具体的には、フリップフロップ回路３４は、入力されるパルス信号Ｓｐを内部クロックＳｃｋに同期させて、出力端子Ｑから第１パルス信号Ｓｐ１として、また反転出力端子ＱＢから第１パルス信号Ｓｐ１に対して極性の反転した反転第１パルス信号Ｓｐ１Ｂとして出力する。また、フリップフロップ回路３５は、入力される反転フィードバック信号Ｓｆｂ１を内部クロックＳｃｋに同期させて、出力端子Ｑから出力許可信号Ｓｅｎとして出力する。

また、フリップフロップ回路３６は、ＡＮＤ回路３８から出力される第２パルス信号Ｓｐ２を入力して、出力開始信号ＳｏｎがＨレベルのときには、内部クロックＳｃｋに同期させて（本例では、内部クロックＳｃｋの１周期分だけ遅延させて）、出力端子Ｑから第２遅延パルス信号Ｓｐ２ａとして出力する。この場合、ＡＮＤ回路３８は、第１パルス信号Ｓｐ１と出力許可信号Ｓｅｎとを入力して、出力許可信号Ｓｅｎが有効のとき（本例では一例としてＨレベルのとき）にのみ、第１パルス信号Ｓｐ１を第２パルス信号Ｓｐ２として出力する。したがって、フリップフロップ回路３６は、図４（一例として、不図示のパルス信号Ｓｐが４００ｋＨｚのときの図）に示すように、ＡＮＤ回路３８から出力されるこの第２パルス信号Ｓｐ２を内部クロックＳｃｋに同期させて（内部クロックＳｃｋの１周期分だけ遅延させて）、第２遅延パルス信号Ｓｐ２ａとして出力する。一方、フリップフロップ回路３６は、出力開始信号ＳｏｎがＬレベルのときには、出力端子ＱからＬレベルの信号を出力する。

また、フリップフロップ回路３７は、ＡＮＤ回路３９から出力される第３パルス信号Ｓｐ３を入力して、出力開始信号ＳｏｎがＨレベルのときには、内部クロックＳｃｋに同期させて（本例では、内部クロックＳｃｋの１周期分だけ遅延させて）、出力端子Ｑから第３遅延パルス信号Ｓｐ３ａとして出力する。この場合、ＡＮＤ回路３９は、反転第１パルス信号Ｓｐ１Ｂと出力許可信号Ｓｅｎとを入力して、出力許可信号Ｓｅｎが有効のときにのみ、反転第１パルス信号Ｓｐ１Ｂを第３パルス信号Ｓｐ３として出力する。したがって、第３パルス信号Ｓｐ３は、その位相が第２パルス信号Ｓｐ２の位相を基準として１８０°ずれた信号となる。フリップフロップ回路３７は、図４に示すように、ＡＮＤ回路３９から出力されるこの第３パルス信号Ｓｐ３を内部クロックＳｃｋに同期させて（内部クロックＳｃｋの１周期分だけ遅延させて）、第３遅延パルス信号Ｓｐ３ａとして出力する。一方、フリップフロップ回路３６は、出力開始信号ＳｏｎがＬレベルのときには、出力端子ＱからＬレベルの信号を出力する。

ＡＮＤ回路４０は、ＡＮＤ回路３８から出力される第２パルス信号Ｓｐ２と、フリップフロップ回路３６の出力端子Ｑから出力される第２遅延パルス信号Ｓｐ２ａとを入力して、図４に示すように、第２パルス信号Ｓｐ２および第２遅延パルス信号Ｓｐ２ａの論理積となる信号、すなわち、第２パルス信号Ｓｐ２および第２遅延パルス信号Ｓｐ２ａが共にＨレベルのときにのみＨレベル（オン期間Ｔｏｎ）となり、これ以外のときにＬレベルとなる第１駆動パルスＳｄ１を出力する。この場合、第１駆動パルスＳｄ１は、周波数がパルス信号Ｓｐと同一で、かつＨレベルの期間がＬレベルの期間に対して内部クロックＳｃｋの２周期分だけ短いパルス信号として出力される。

また、ＡＮＤ回路４１は、ＡＮＤ回路３９から出力される第３パルス信号Ｓｐ３と、フリップフロップ回路３７の出力端子Ｑから出力される第３遅延パルス信号Ｓｐ３ａとを入力して、図４に示すように、第３パルス信号Ｓｐ３および第３遅延パルス信号Ｓｐ３ａの論理積となる信号、すなわち、第３パルス信号Ｓｐ３および第３遅延パルス信号Ｓｐ３ａが共にＨレベルのときにのみＨレベル（オン期間Ｔｏｎ）となり、これ以外のときにＬレベルとなる第２駆動パルスＳｄ２を出力する。

この場合、第２駆動パルスＳｄ２は、周波数がパルス信号Ｓｐと同一で、かつＨレベルの期間がＬレベルの期間に対して内部クロックＳｃｋの２周期分だけ短いパルス信号として出力される。また、図４に示すように、第１駆動パルスＳｄ１と第２駆動パルスＳｄ２とは、互いに位相が１８０°ずれた信号、具体的には、第１駆動パルスＳｄ１がＨレベルからＬレベルに移行した時点から内部クロックＳｃｋの１周期分だけ遅れて第２駆動パルスＳｄ２がＬレベルからＨレベルに移行し、かつ第２駆動パルスＳｄ２がＨレベルからＬレベルに移行した時点から内部クロックＳｃｋの１周期分だけ遅れて第１駆動パルスＳｄ１がＬレベルからＨレベルに移行する位相状態の信号となる。

以上の構成により、制御回路２８は、出力許可信号Ｓｅｎの元信号となるフィードバック信号ＳｆｂがＬレベルで、かつ出力開始信号ＳｏｎがＨレベルのときに、パルス信号Ｓｐと同じ周波数の第１駆動パルスＳｄ１および第２駆動パルスＳｄ２を上記のような位相状態、すなわち、相互のＨレベルの期間の間に、内部クロックＳｃｋの１周期分のデッドタイム（最小限のデッドタイム）が確保された位相状態、言い換えれば、相互間に最小限のデッドタイムのみが確保された最大のデューティ比で出力する。また、制御回路２８は、フィードバック信号ＳｆｂがＨレベルであるか、または出力開始信号ＳｏｎがＬレベルのときには、第１駆動パルスＳｄ１および第２駆動パルスＳｄ２の出力を停止する。

なお、制御回路２８の上記構成は一例であり、上記の動作を実行可能であれば、他の構成であってもよい。例えば、ＡＮＤ回路４０，４１を上記の２入力形に代えて３入力形として、各ＡＮＤ回路４０，４１に出力許可信号Ｓｅｎを入力する構成とすることもできる。この場合、フリップフロップ回路３６には、第２パルス信号Ｓｐ２として第１パルス信号Ｓｐ１を入力し、フリップフロップ回路３７には、第３パルス信号Ｓｐ３として反転第１パルス信号Ｓｐ１Ｂを入力する。したがって、ＡＮＤ回路３８，３９を省略することが可能となる。また、各フリップフロップ回路３６，３７のクリア端子に入力されている出力開始信号Ｓｏｎについても、反転フィードバック信号Ｓｆｂ１と同様にして、不図示のフリップフロップ回路で内部クロックＳｃｋに同期させるようにしてもよい。

電流測定部３は、電圧生成部２から測定対象１１に印加電圧Ｖａが印加されている状態において、測定対象１１に流れる電流（直流電流）Ｉａの電流値Ｉ１を測定する。また、電流測定部３は、測定した電流値Ｉ１を示す電流データＤｉを処理部５に出力する。

操作部４には、予め規定された上記の複数の電圧値（一例として、ＤＣ２５Ｖ、ＤＣ１００Ｖ、ＤＣ５００Ｖ、ＤＣ１０００Ｖ）のうちの１つを印加電圧Ｖａの電圧値Ｖ１として選択するための不図示の電圧選択スイッチと、測定対象１１の絶縁抵抗値Ｒについての測定を実行させるための開始スイッチ（オン・オフスイッチ）とを少なくとも備えている。また、操作部４は、複数の電圧値のうちの電圧選択スイッチによって選択されている電圧値（選択電圧値）Ｖ１を示す選択信号Ｓｓｅを処理部５に出力すると共に、開始スイッチが操作されてオン状態になっているときにのみスタート信号Ｓｓｔを処理部５に出力する。

処理部５は、例えば、不図示のコンピュータを備えて構成されている。また、処理部５は、電圧生成部２に対する制御処理、絶縁抵抗値Ｒを測定する抵抗測定処理、および測定した絶縁抵抗値Ｒを出力部６に出力する出力処理を実行する。出力部６は、一例としてＬＣＤなどの表示装置で構成されて、処理部５で測定された絶縁抵抗値Ｒを画面上に表示する。なお、出力部６を外部インタフェース回路や無線回路などで構成して、処理部５で測定した上記の絶縁抵抗値Ｒを外部装置に伝送する構成を採用することもできる。

次に、絶縁抵抗測定装置１の動作について図面を参照して説明する。なお、電圧生成部２および電流測定部３は、不図示のプローブを介して測定対象１１に予め接続されているものとする。また、絶縁抵抗測定装置１の各構成要素は作動状態にあるものとする。

この状態において、操作者によって操作部４の電圧選択スイッチに対する操作が行われて、印加電圧Ｖａの電圧値Ｖ１が選択され、さらに開始スイッチをオン状態にする操作が行われたときには、操作部４は、上記の複数の電圧値のうちの電圧選択スイッチによって選択されている選択電圧値Ｖ１を示す選択信号Ｓｓｅと、スタート信号Ｓｓｔとを処理部５に出力する。

処理部５は、選択信号Ｓｓｅとスタート信号Ｓｓｔとを入力して制御処理を実行する。この制御処理では、処理部５は、選択信号Ｓｓｅで示される選択電圧値Ｖ１に基づいて、この選択電圧値Ｖ１に予め対応づけられていた基準電圧データＤｒｅｆと周波数データＤｆとを電圧生成部２に出力する。具体的には、処理部５は、選択信号Ｓｓｅで示される選択電圧値Ｖ１がＤＣ２５Ｖのときには、この電圧に対応する基準電圧Ｖｒｅｆとしての基準電圧Ｖｒｅｆ１を出力するための基準電圧データＤｒｅｆと、この電圧に対応する５００ｋＨｚを示す周波数データＤｆとを出力し、選択信号Ｓｓｅで示される選択電圧値Ｖ１がＤＣ１００Ｖのときには、この電圧に対応する基準電圧Ｖｒｅｆとしての基準電圧Ｖｒｅｆ２（＝Ｖｒｅｆ１×４）を出力するための基準電圧データＤｒｅｆと、この電圧に対応する４００ｋＨｚを示す周波数データＤｆとを出力する。

また、処理部５は、選択信号Ｓｓｅで示される選択電圧値Ｖ１がＤＣ５００Ｖのときには、この電圧に対応する基準電圧Ｖｒｅｆとしての基準電圧Ｖｒｅｆ３（＝Ｖｒｅｆ１×２０）を出力するための基準電圧データＤｒｅｆと、この電圧に対応する３００ｋＨｚを示す周波数データＤｆとを出力し、選択信号Ｓｓｅで示される選択電圧値Ｖ１がＤＣ１０００Ｖのときには、この電圧に対応する基準電圧Ｖｒｅｆとしての基準電圧Ｖｒｅｆ４（＝Ｖｒｅｆ１×４０）を出力するための基準電圧データＤｒｅｆと、この電圧に対応する２００ｋＨｚを示す周波数データＤｆとを出力する。

また、処理部５は、基準電圧データＤｒｅｆおよび周波数データＤｆの電圧生成部２への出力が完了した後に、出力開始信号Ｓｏｎを電圧生成部２に出力することにより、電圧生成部２に対して印加電圧Ｖａの生成を開始させる。

この場合、電圧生成部２では、分圧回路２４が、印加電圧Ｖａを分圧して電圧Ｖａｄを出力する。また、基準電圧生成回路２５が、基準電圧データＤｒｅｆに基づいて、この基準電圧データＤｒｅｆで示される電圧値の基準電圧Ｖｒｅｆを生成して、コンパレータ２６に出力する。また、コンパレータ２６が、電圧Ｖａｄと基準電圧Ｖｒｅｆとを比較して、フィードバック信号Ｓｆｂを出力する。また、Ａ／Ｄ変換器２７が、電圧Ｖａｄを入力して、電圧データＤｖを出力する。また、制御回路２８のパルス生成回路３１が、周波数データＤｆに基づいて、この周波数データＤｆで示される周波数で、パルス信号Ｓｐの生成および出力を開始する。

ところで、処理部５から電圧生成部２への出力開始信号Ｓｏｎの出力直後は、電圧生成部２から出力されている印加電圧Ｖａがゼロボルトに近い電圧値であるため、分圧回路２４から出力される電圧Ｖａｄもゼロボルトに近い電圧値である。このため、基準電圧Ｖｒｅｆは電圧Ｖａｄを上回った状態となっている。したがって、コンパレータ２６は、基準電圧Ｖｒｅｆと電圧Ｖａｄとを比較することにより、フィードバック信号ＳｆｂをＬレベルで出力する。

これにより、制御回路２８は、出力許可信号Ｓｅｎの元信号となるフィードバック信号ＳｆｂがＬレベルで（つまり、出力許可信号ＳｅｎがＨレベルで）、かつ出力開始信号ＳｏｎがＨレベルであるため、パルス信号Ｓｐと同じ周波数の第１駆動パルスＳｄ１および第２駆動パルスＳｄ２を、相互のＨレベルの期間の間に、内部クロックＳｃｋの１周期分のデッドタイム（最小限のデッドタイム）が確保された位相状態、言い換えれば、相互間に最小限のデッドタイムのみが確保された最大のデューティ比で出力する。

したがって、半導体スイッチ素子２２ａは第１駆動パルスＳｄ１により、また半導体スイッチ素子２２ｂは第２駆動パルスＳｄ２により、相互間に内部クロックＳｃｋの１周期分（本例では一例として、０．２５μｓ）のデッドタイムのみが確保されたデューティ比が最大の状態（オン時間が最長となる状態）で、交互にオン・オフを繰り返すスイッチング動作を実行する。

具体的には、選択信号Ｓｓｅで示される選択電圧値Ｖ１がＤＣ２５Ｖのときには、各駆動パルスＳｄ１，Ｓｄ２の周波数は５００ｋＨｚであり、１周期が２μｓであることから、各駆動パルスＳｄ１，Ｓｄ２のオン時間は０．７５μｓ（＝１−０．２５。デューティ比は０．３７５）となる。このため、各半導体スイッチ素子２２ａ，２２ｂは、この最大のデューティ比０．３７５で（つまり、０．７５μｓという最長のオン時間）で、交互にオン・オフを繰り返すスイッチング動作を実行する。

また、選択信号Ｓｓｅで示される選択電圧値Ｖ１がＤＣ１００Ｖのときには、各駆動パルスＳｄ１，Ｓｄ２の周波数は４００ｋＨｚであり、１周期が２．５μｓであることから、各駆動パルスＳｄ１，Ｓｄ２のオン時間は１μｓ（＝１．２５−０．２５。デューティ比は０．４）となる。このため、各半導体スイッチ素子２２ａ，２２ｂは、この最大のデューティ比０．４で（つまり、１μｓという最長のオン時間）で、交互にオン・オフを繰り返すスイッチング動作を実行する。

また、選択信号Ｓｓｅで示される選択電圧値Ｖ１がＤＣ５００Ｖのときには、各駆動パルスＳｄ１，Ｓｄ２の周波数は３００ｋＨｚであり、１周期が３．３μｓであることから、各駆動パルスＳｄ１，Ｓｄ２のオン時間は１．４２μｓ（＝１．６７−０．２５。デューティ比は０．４３）となる。このため、各半導体スイッチ素子２２ａ，２２ｂは、この最大のデューティ比０．４３で（つまり、１．４２μｓという最長のオン時間）で、交互にオン・オフを繰り返すスイッチング動作を実行する。

また、選択信号Ｓｓｅで示される選択電圧値Ｖ１がＤＣ１０００Ｖのときには、各駆動パルスＳｄ１，Ｓｄ２の周波数は２００ｋＨｚであり、１周期が５μｓであることから、各駆動パルスＳｄ１，Ｓｄ２のオン時間は２．２５μｓ（＝２．５−０．２５。デューティ比は０．４５）となる。このため、各半導体スイッチ素子２２ａ，２２ｂは、この最大のデューティ比０．４５で（つまり、２．２５μｓという最長のオン時間）で、交互にオン・オフを繰り返すスイッチング動作を実行する。このように、各半導体スイッチ素子２２ａ，２２ｂは、各選択電圧値Ｖ１でのオン時間が１段低い電圧値のときのオン時間よりも長くなる状態でスイッチング動作する。

電圧生成部２では、各半導体スイッチ素子２２ａ，２２ｂがこのようにスイッチング動作することにより、昇圧トランス２１の二次巻線には昇圧された交流電圧が発生する。整流平滑回路２３は、この交流電圧を整流平滑することにより、印加電圧Ｖａの電圧値を上昇させる。なお、この印加電圧Ｖａの電圧値の上昇に伴い、測定対象１１に電流Ｉａが流れ始めるため、電流測定部３は、この電流Ｉａの電流値Ｉ１を測定して、測定した電流値Ｉ１を示す電流データＤｉを処理部５に出力する。

電圧生成部２では、分圧回路２４が、この印加電圧Ｖａを分圧して電圧Ｖａｄをコンパレータ２６に出力する。印加電圧Ｖａが、上昇して選択電圧値Ｖ１に達するまでは、電圧Ｖａｄは基準電圧Ｖｒｅｆよりも低い状態になっている。このため、コンパレータ２６はＬレベルでのフィードバック信号Ｓｆｂの出力を継続することから、制御回路２８は、各駆動パルスＳｄ１，Ｓｄ２の出力を続行する。

その後、印加電圧Ｖａが選択電圧値Ｖ１に達したときには、分圧回路２４から出力される電圧Ｖａｄも基準電圧Ｖｒｅｆに達する。この場合、コンパレータ２６は、Ｈレベルでフィードバック信号Ｓｆｂを出力するため、制御回路２８は各駆動パルスＳｄ１，Ｓｄ２の出力を停止する。したがって、半導体スイッチ素子２２ａ，２２ｂもスイッチング動作を停止する。電圧生成部２における分圧回路２４から、コンパレータ２６、制御回路２８、半導体スイッチ素子２２ａ，２２ｂおよび昇圧トランス２１を介して整流平滑回路２３に至るフィードバックループには、フィードバック制御を実行する通常の回路と同様にして、遅延が存在している。このため、印加電圧Ｖａが選択電圧値Ｖ１に達した後、制御回路２８が各駆動パルスＳｄ１，Ｓｄ２の出力を停止するまでに若干のタイムラグがあることから、印加電圧Ｖａは選択電圧値Ｖ１よりも若干高い電圧まで上昇した後に、上昇から下降に転じる。

また、下降した印加電圧Ｖａが選択電圧値Ｖ１に達し、さらに選択電圧値Ｖ１を下回ったときには、分圧回路２４から出力される電圧Ｖａｄも基準電圧Ｖｒｅｆ以上の状態から基準電圧Ｖｒｅｆ未満の状態に移行する。この場合、コンパレータ２６は、Ｌレベルでフィードバック信号Ｓｆｂを出力するため、制御回路２８は各駆動パルスＳｄ１，Ｓｄ２の出力を再開する。したがって、半導体スイッチ素子２２ａ，２２ｂもスイッチング動作を再開することから、印加電圧Ｖａは、上記したフィードバックループの遅延に起因して、選択電圧値Ｖ１よりも若干低い電圧まで一旦下降した後に、下降から上昇に転じる。

以降は、電圧生成部２は、以上の動作を繰り返すことにより、選択電圧値Ｖ１を中心とする一定の目標電圧範囲（各選択電圧値Ｖ１毎に予め規定された電圧範囲）内で電圧値が安定している状態に印加電圧Ｖａを移行させる（制御する）。

処理部５は、電圧生成部２から出力される電圧データＤｖに基づいて、印加電圧Ｖａの電圧値をリアルタイムで算出しつつ、この印加電圧Ｖａの電圧値が選択電圧値Ｖ１についての上記の目標電圧範囲内に移行したか否かを検出する。処理部５は、印加電圧Ｖａの電圧値のこの目標電圧範囲内への移行を検出したときには、抵抗測定処理を実行する。

この抵抗測定処理では、処理部５は、算出した印加電圧Ｖａについての最新の電圧値と、電流測定部３から出力されている電流データＤｉに基づいて算出した電流Ｉａについての最新の電流値Ｉ１とに基づいて、測定対象１１の絶縁抵抗値Ｒを算出する。次いで、処理部５は、出力処理を実行して、算出した絶縁抵抗値Ｒを出力部６に出力する。本例では出力部６は、一例として表示装置で構成されているため、絶縁抵抗値Ｒを画面上に表示する。最後に、処理部５は、出力開始信号Ｓｏｎの電圧生成部２への出力を停止する。これにより、電圧生成部２では、制御回路２８が駆動パルスＳｄ１，Ｓｄ２の出力を停止するため、印加電圧Ｖａがゼロボルトに下降する。

このようにして、この絶縁抵抗測定装置１では、電圧生成部２が、選択電圧値Ｖ１が高くなるに従い、各駆動パルスＳｄ１，Ｓｄ２の周波数を下げて（つまり、各駆動パルスＳｄ１，Ｓｄ２の１周期内でのオン時間Ｔｏｎが長くなるようにして）、半導体スイッチ素子２２ａ，２２ｂをスイッチングする。したがって、電圧生成部２は、各駆動パルスＳｄ１，Ｓｄ２の周波数を一定としたＰＷＭ制御によって測定対象１１に印加する印加電圧Ｖａを生成する従来の絶縁抵抗測定装置での電圧生成部とは異なり、特に、高い選択電圧値Ｖ１で印加電圧Ｖａを出力するときの印加電圧Ｖａの立ち上がり時間（ＤＣ０Ｖから選択電圧値Ｖ１に到達して、目標電圧範囲内に移行するまでの時間）を大幅に短縮することが可能になっている。

実験で求めた絶縁抵抗測定装置１での印加電圧Ｖａの各選択電圧値Ｖ１と、各選択電圧値Ｖ１における立ち上がり時間との関係を、各選択電圧値Ｖ１でのスイッチング周波数（各駆動パルスＳｄ１，Ｓｄ２の周波数）と共に、図５に示す。また、比較例として、実験で求めたＰＷＭ制御を採用した従来の絶縁抵抗測定装置での印加電圧Ｖａの各選択電圧値Ｖ１と、各選択電圧値Ｖ１における立ち上がり時間との関係を、各選択電圧値Ｖ１でのスイッチング周波数（各駆動パルスＳｄ１，Ｓｄ２の周波数）と共に、図６に示す。

各図５，６に示す結果から明らかなように、この絶縁抵抗測定装置１によれば、従来の絶縁抵抗測定装置と比較して、すべての選択電圧値Ｖ１において印加電圧Ｖａの立ち上がり時間を大幅に短縮することが可能であり、特に、ＤＣ５００ＶおよびＤＣ１０００Ｖの高い選択電圧値Ｖ１における印加電圧Ｖａの立ち上がり時間を極めて短くすることが可能になっている。したがって、絶縁抵抗測定装置１によれば、測定対象１１についての絶縁抵抗値Ｒの測定をより短時間に完了させることが可能になっている。

このように、この絶縁抵抗測定装置１では、電圧生成部２が、印加電圧Ｖａの電圧値が選択電圧値Ｖ１まで上昇するまでの間（目標電圧範囲内に移行するまでの間）、各半導体スイッチ素子２２ａ，２２ｂのスイッチング周波数を、選択電圧値Ｖ１として選択可能な複数の電圧値のうちの現在選択されている選択電圧値Ｖ１よりも１段低い電圧値のときの周波数よりも低い周波数に設定することにより、スイッチング周期内での各半導体スイッチ素子２２ａ，２２ｂのオン時間を１段低い電圧値のときのオン時間よりも長くする。

したがって、この絶縁抵抗測定装置１によれば、ＰＷＭ制御によって印加電圧を生成する従来の絶縁抵抗測定装置と比較して、もともと立ち上がり時間の短い低い選択電圧値Ｖ１では各半導体スイッチ素子２２ａ，２２ｂのスイッチング周波数を従来の絶縁抵抗測定装置のときと同じ周波数として印加電圧Ｖａのリップルを同等に抑制しつつ、従来の絶縁抵抗測定装置では立ち上がり時間が次第に長くなる高電圧側の選択電圧値Ｖ１においては、各半導体スイッチ素子２２ａ，２２ｂのスイッチング周波数を従来の絶縁抵抗測定装置のときとは異なり、電圧値が１段高くなるに従い低くすることで、印加電圧Ｖａのリップルの増加を極力抑えながら、印加電圧Ｖａをより短時間に選択電圧値Ｖ１まで上昇させる（目標電圧範囲内に移行させる）ことができる。これにより、この絶縁抵抗測定装置１によれば、印加電圧Ｖａのリップルの増加を極力抑えつつ（つまり、測定精度の低下を極力抑えつつ）、絶縁抵抗値Ｒの測定完了までに要する時間を大幅に短縮することができる。

なお、上記の例では、電圧生成部２は、印加電圧Ｖａの電圧値を選択電圧値Ｖ１まで上昇させた後においても、印加電圧Ｖａの電圧値を選択電圧値Ｖ１まで上昇させるまでの周波数と同じ周波数で各半導体スイッチ素子２２ａ，２２ｂをスイッチング動作させるという構成を採用しているが、印加電圧Ｖａの電圧値を選択電圧値Ｖ１まで上昇させた後に、各半導体スイッチ素子２２ａ，２２ｂのスイッチング周波数を、最も低い選択電圧値Ｖ１での周波数以上の周波数に上昇させる構成、つまり、最も低い選択電圧値Ｖ１での周波数（上記の例では５００ｋＨｚ）に揃えたり、この周波数（５００ｋＨｚ）を超える所定の周波数（５００ｋＨｚよりも高い５５０ｋＨｚや６００ｋＨｚなどの周波数に揃えたりする構成を採用することもできる。

この構成の絶縁抵抗測定装置１によれば、印加電圧Ｖａをより短時間に選択電圧値Ｖ１まで上昇させる（目標電圧範囲内に移行させる）と共に、印加電圧Ｖａのリップルを各選択電圧値Ｖ１において同じ電圧範囲内に抑えることができる。

１絶縁抵抗測定装置
２電圧生成部
３電流測定部
５処理部
１１測定対象
２１昇圧トランス
２２ａ，２２ｂ半導体スイッチ素子
２３整流平滑回路
２８制御回路
Ｉ１電流値
Ｉａ電流
Ｒ絶縁抵抗値
Ｖ１選択電圧値
Ｖａ印加電圧

Claims

測定対象に印加する印加電圧を、複数の電圧値のうちから選択された１つの選択電圧値で生成する電圧生成部と、前記印加電圧の印加状態において前記測定対象に流れる電流の電流値を測定する電流測定部と、前記選択電圧値と前記測定された電流値とに基づいて前記測定対象の絶縁抵抗を測定する処理部とを備えている絶縁抵抗測定装置であって、
前記電圧生成部は、スイッチング動作するスイッチ素子、当該スイッチ素子で駆動されて入力電圧を昇圧した交流電圧に変換する昇圧トランス、当該交流電圧を整流平滑することによって前記選択電圧値の前記印加電圧を出力する整流平滑回路、および前記印加電圧の電圧値が前記選択電圧値よりも低い電圧値から当該選択電圧値に向かって上昇し、少なくとも当該選択電圧値まで上昇するまでの間、スイッチング動作している前記スイッチ素子のスイッチング周波数を前記複数の電圧値のうちの前記選択電圧値よりも低い電圧値のときのスイッチング周波数よりも低い周波数に設定することにより、スイッチング周期内での当該スイッチ素子のオン時間を前記低い電圧値のときのオン時間よりも長くする制御回路を備えている絶縁抵抗測定装置。
前記電圧生成部は、前記印加電圧の前記電圧値が前記選択電圧値よりも低い電圧値から当該選択電圧値に向かって上昇し、当該選択電圧値まで上昇した後において、スイッチング動作している前記スイッチ素子の前記スイッチング周波数を前記複数の電圧値のうちの最も低い電圧値のときのスイッチング周波数以上の周波数に上昇させる請求項１記載の絶縁抵抗測定装置。