WO2006053543A1 - Elektrische messung der dicke einer halbleiterschicht - Google Patents

Elektrische messung der dicke einer halbleiterschicht Download PDF

Info

Publication number
WO2006053543A1
WO2006053543A1 PCT/DE2005/002063 DE2005002063W WO2006053543A1 WO 2006053543 A1 WO2006053543 A1 WO 2006053543A1 DE 2005002063 W DE2005002063 W DE 2005002063W WO 2006053543 A1 WO2006053543 A1 WO 2006053543A1
Authority
WO
WIPO (PCT)
Prior art keywords
quadrupole
measured
arrangement
measurement
semiconductor layer
Prior art date
Application number
PCT/DE2005/002063
Other languages
English (en)
French (fr)
Inventor
Karlheinz Freywald
Giesbert Hoelzer
Siegfried Hering
Uta Kuniss
Appo Van Der Wiel
Original Assignee
X-Fab Semiconductor Foundries Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by X-Fab Semiconductor Foundries Ag filed Critical X-Fab Semiconductor Foundries Ag
Priority to EP05814654A priority Critical patent/EP1819982A1/de
Priority to US11/576,639 priority patent/US20080100311A1/en
Priority to DE112005003278T priority patent/DE112005003278A5/de
Publication of WO2006053543A1 publication Critical patent/WO2006053543A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B7/00—Measuring arrangements characterised by the use of electric or magnetic techniques
    • G01B7/02—Measuring arrangements characterised by the use of electric or magnetic techniques for measuring length, width or thickness
    • G01B7/06—Measuring arrangements characterised by the use of electric or magnetic techniques for measuring length, width or thickness for measuring thickness
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/02—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance
    • G01N27/04—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating resistance
    • G01N27/041—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating resistance of a solid body

Definitions

  • the invention relates to a method for the electrical measurement of the thickness of semiconductor layers and an associated arrangement that can be used as a test structure, manufactured or manufactured in the normal component process of semiconductor structures using conventional test systems.
  • the trained as a test structure for example, annular arrangement, allows safe measurement and suppression of interfering interactions with adjacent structures.
  • JP-A 10 154 735 shows a special method for measuring thin SOI layers by means of siliconized regions.
  • the process requires special technological steps and is not generally applicable and is not intended or suitable for thicker semiconductor layers and for EPI layers and membranes.
  • the purpose of the invention is the realization of a measuring method for determining the thickness of semiconductor layers in the semiconductor manufacturing process using automatic test systems.
  • the method should be generally applicable, for example, for the thickness measurement of active semiconductor layers, on z. SOI disks, EPI layers with inverse conductivity type and for membrane thickness measurement.
  • the invention has for its object to provide an electrical method for measuring the thickness of semiconductor layers, in which the Meßcard ist done using a common probe card, since conventional test systems only electrical
  • Claims 1 and 6 show the advantages that for the production of the necessary for the application of the method contacts on the semiconductor layer no additional
  • Figure 1 is a schematic representation of an annular arrangement of six nested circular contact areas A1 to F1;
  • Figure 2 is a schematic representation of a linear array with six straight contact strips A2 to F2 and a surrounding protective frame S2;
  • Figure 3 is a schematic representation of a punctiform arrangement with six
  • the six annular, preferably metallic contact areas A1 to F1 are concentric with one another. They lie on the surface of a semiconductor layer 10, 11, 12.
  • the two "in the middle" lying contact areas C1 and D1 are used twice, once for applying the measuring current and once for potential measurement.
  • the measuring paths of the two successive measurements are B1-C1 and D1-E1. Same conditions are in the contact areas in Figure 2 and Figure 3 before.
  • index "i" used below refers to the contact areas in three described different contact arrangements on the surface and runs for the
  • Areas A to F related to the three different arrangements of contact areas.
  • the wiring of the individual contact areas is the same for all three arrangements.
  • the respective measuring tips for current or voltage are not shown separately, but readily apparent to those skilled in the art without an image.
  • a frame S2, S3 of a respective test structure is provided for electrical shielding to other surrounding test elements.
  • the execution of the 6 contact regions of the double quadrupole arrangement can be carried out as a metal-semiconductor contact or as a diffusion region with the highest possible conductivity, which is then also connected via metal contacts.
  • the geometric arrangement of the six contact regions can preferably be annular, in which case additional shielding is not required, as shown in FIG.
  • a respective method for the electrical measurement of the thickness of a semiconductor layer 10, 11, 12 by means of the two interleaved quadrupole arrangements takes place in two steps.
  • the measured value is determined primarily by the sheet resistance of the semiconductor layer 11 to be measured.
  • the other measurement of the measured value is determined primarily by the sheet resistance of the semiconductor layer 11 to be measured.
  • the method of measuring the two quadrupole arrangements is equally applicable to at least three types of contact areas shown herein as an annular array in the form of six nested circular contact areas, six rectilinear parallel contact strips, and six point contacts in-line.
  • A3 Outer contact point, one side

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

Es wird ein Verfahren zur elektrischen Messung der Dicke von Halbleiterschichten (10, 11, 12) angegeben. Aktive Schichten auf SOI-Scheiben, EPI-Schichten mit inversem Leitungstyp und Membrandicken können gemessen werden. Dazu wird eine Teststruktur verwendet, die routinemässig im Laufe eines Fertigungsprozesses ausgemessen werden kann. Die Gestaltung der Teststruktur (Al bis Fl) erfolgt vorzugsweise ringförmig, damit ein hoher Grad an Symmetrie bei der Ausbreitung des Messstromes erfolgt, und damit zu den umgebenden Strukturen keine Wechselwirkungen entstehen können. Der "Durchmesser" der Anordnung kann dem entsprechenden Dickenbereich der zu messenden Halbleiterschicht angepasst werden. Die Anordnung lässt sich unter Nutzung von herkömmlichen U-I Parameter-Testsystemen bewerten, die üblicherweise in einer Halbleiterfertigung eingesetzt werden. Die Bestimmung der Schichtdicke erfolgt durch zwei aufeinanderfolgende Vierpolmessungen an sechs Kontaktgebieten.

Description

Elektrische Messung der Dicke einer Halbleiterschicht
Die Erfindung betrifft ein Verfahren zur elektrischen Messung der Dicke von Halbleiterschichten und eine dazugehörige Anordnung, die als Teststruktur, hergestellt oder herstellbar im normalen Bauelementeprozess von Halbleiterstrukturen unter Nutzung herkömmlicher Testsysteme eingesetzt werden kann. Die als Teststruktur ausgebildete, beispielsweise ringförmige Anordnung, ermöglicht eine sichere Messung und Unterdrückung von störenden Wechselwirkungen mit benachbarten Strukturen.
Die bisher verwendeten Messverfahren erfüllen nicht die Anforderungen an eine einfache und sichere Routinemessung im Rahmen der elektrischen Prozesskontrolle als automatische Messung im laufenden Fertigungsbetrieb.
Herkömmliche elektrische Verfahren beruhen auf der 4-Spitzen-Messung zur Bestimmung des spezifischen Widerstandes der Halbleiterschicht und der Messung des Ausbreitungswiderstandes mittels 2 Messspitzen. Daraus lässt sich dann der Schichtwiderstand und die Schichtdicke der Halbleiterschicht berechnen. Die in JP-A 57 037 846 angegebene Vorgehensweise nutzt diese Kombination beider Messverfahren mit einer 4-Spitzenanordnung, welche die zu messende Halbleiterschicht für die Zeit der Messung mittels Messspitzen kontaktiert. Dieses Verfahren ist ein Laborverfahren und nicht für den Routinebetrieb einer Fertigung geeignet.
JP-A 10 154 735 zeigt ein spezielles Verfahren zur Messung von dünnen SOI- Schichten mittels silizierter Bereiche. Das Verfahren erfordert spezielle technologische Schritte und lässt sich nicht allgemein anwenden und ist für dickere Halbleiterschichten sowie für EPI-Schichten und Membranen nicht vorgesehen oder geeignet.
Weitere Möglichkeiten zur Dickenmessung von Schichten bei Halbleitern bestehen im Einsatz anderer physikalischer Wirkprinzipien, die im Halbleiterfertigungsprozess als Routineverfahren im allgemeinen nicht zur Verfügung stehen und zusätzliche Kosten in der Halbleiterfertigung verursachen würden. Dafür seien beispielhaft folgende Fundstellen genannt, die jedoch in keinem engeren Zusammenhang mit einem elektrisch messenden Verfahren stehen.
Einsatz von Röntgenstrahlung und Ausnutzung der Röntgenstrahlenbeugung, z.B. JP-A 10 185 537. - Ausnutzung der Röntgenstrahlentransmission, z.B. US-A 6 434217.
Ausnutzung der Röntgenfluoreszenz, z.B. GB-A 2 323 164 und
JP-A 2004 004 102.
Nutzung der Interferometrie, z.B. JP-A 2003 065 724, JP-A 06 077 302 und
US-A 2003/ 218 758. - Anwendung von Ultraschall, z.B. DE-B 44 14 030.
Zweck der Erfindung ist die Realisierung eines Messverfahrens zur Bestimmung der Dicke von Halbleiterschichten im Halbleiterfertigungsprozess unter Nutzung von automatischen Testsystemen. Das Verfahren soll allgemein anwendbar sein, zum Beispiel zur Dickenmessung von aktiven Halbleiterschichten, auf z. B. SOI -Scheiben, von EPI- Schichten mit inversem Leitungstyp und zur Membrandickenmessung.
Der Erfindung liegt die Aufgabe zugrunde, ein elektrisches Verfahren zur Messung der Dicke von Halbleiterschichten anzugeben, bei dem die Messkontaktierung mittels einer gebräuchlichen Probecard erfolgt, da gebräuchliche Testsysteme nur elektrische
Messwerte erfassen. Aus Gründen der Platzersparnis ist eine elektrische Separierung von anderen in der Nähe liegenden Testelementen erwünscht. Dabei ist es von großer Bedeutung, eine Lösung ohne zusätzliche technologische Schritte zur Realisierung der Teststruktur zu finden.
Gelöst wird diese Aufgabe mit den im Anspruch 1 und Anspruch 6 angegebenen Merkmalen.
Ansprüche 1 und 6 ergeben die Vorteile, dass für die Herstellung der zur Anwendung des Verfahrens notwendigen Kontakte auf der Halbleiterschicht keine zusätzlichen
Arbeitschritte benötigt werden und die spezielle Teststruktur in einem Testfeld zur Parametermessung mit Hilfe automatischer Testsysteme eingesetzt werden kann. Ferner werden für zwei notwendige separate Vierpolmessungen hier nur 6 Kontakte anstelle von 8 Kontakten benötigt. Diese sechs Kontaktgebiete liegen zwar nebeneinander, sind aber auch ineinander verschachtelt.
Die Erfindung anhand von Ausführungsbeispielen unter Zuhilfenahme der Zeichnung erläutert und ergänzt.
Figur 1 eine schematische Darstellung einer ringförmigen Anordnung von sechs ineinander liegenden kreisförmigen Kontaktgebiete A1 bis F1 ; Figur 2 eine schematische Darstellung einer linearen Anordnung mit sechs geradlinigen Kontaktstreifen A2 bis F2 und einem umgebenden Schutzrahmen S2;
Figur 3 eine schematische Darstellung einer punktförmigen Anordnung mit sechs
Kontaktpunkten A3 bis F3 angeordnet in einer Linie und mit einem umgebenden Schutzrahmen S3.
In Figur 1 liegen die sechs ringförmigen, bevorzugt metallischen Kontaktgebiete A1 bis F1 konzentrisch ineinander. Sie liegen auf der Oberfläche einer Halbleiterschicht 10, 11 , 12.
Bei einer Messung werden die beiden "in der Mitte" liegenden Kontaktgebiete C1 und D1 je zweimal benutzt, einmal zum Anlegen des Messstroms und einmal zur Potentialmessung. Die Messstrecken der beiden nacheinander auszuführenden Messungen sind B1-C1 und D1-E1. Gleiche Verhältnisse liegen bei den Kontaktgebieten in Fig.2 und Fig.3 vor. Die das Testfeld umgebenden Schutzgebiete
(= Rahmen) sind mit S2 und S3 bezeichnet, beispielsweise als Ring oder Rechteck im Sinne einer Umrahmung.
Der im Folgenden verwendete Index "i" bezieht sich auf die Kontaktgebiete in drei beschriebenen, verschiedenen Kontaktanordnungen auf der Oberfläche und läuft für die
Gebiete A bis F bezogen auf die drei verschiedenen Anordnungen der Kontaktgebiete.
Alle drei verschiedenen Anordnungen (Kontaktgebiets-Geometrien oder -Anordnungen) haben die Gemeinsamkeit, dass immer die Abstände zwischen Ai und Bi, Ci und Di, Ei und Fi minimal sind. Dagegen ist der Abstand zwischen den Kontakten Bi und Ci der größere Abstand im Vergleich zu dem kleineren Abstand Di und Ei. Di und Ci liegen "in der Mitte", also zwischen dem Gebietspaar Ai, Bi einerseits und Ei, Fi andererseits.
Die Beschaltung der einzelnen Kontaktgebiete ist für alle drei Anordnungen gleich. Die jeweiligen Messspitzen für Strom oder Spannung sind nicht gesondert dargestellt, aber dem Fachmann ohne weiteres auch ohne Bild einsichtig.
Für die Vierpolmessung am größeren Abstand Bi-Ci erfolgt die Stromeinspeisung (über Spitzen) in Ai und Di, während zwischen Bi und Ci das bei Stromfluss entstehende
Potentialgefälle (auch über spitzen) gemessen wird. Für die Vierpolmessung am kleineren Abstand Di-Ei erfolgt die Stromeinspeisung zwischen Ci und Fi, während zwischen Di und Ei das Potentialgefälle gemessen wird, jeweils ebenfalls über Spitzen (Messspitzen).
Zur elektrischen Abschirmung zu anderen umliegenden Testelementen wird eine Umrahmung S2, S3 einer jeweiligen Teststruktur vorgesehen. Die Ausführung der 6 Kontaktgebiete der doppelten Vierpolanordnung kann als Metall-Halbleiterkontakt oder als Diffusionsgebiet mit möglichst hoher Leitfähigkeit erfolgen, das dann auch über Metallkontakte angeschlossen wird.
Die geometrische Anordnung der sechs Kontaktgebiete kann vorzugsweise ringförmig erfolgen, in diesem Fall ist eine zusätzliche Abschirmung nicht erforderlich, wie Fig. 1 zeigt.
Ein jeweiliges Verfahren zur elektrischen Messung der Dicke einer Halbleiterschicht 10, 11 , 12 mittels der beiden verschachtelten Vierpolanordnungen erfolgt in zwei Schritten. Bei der einen Messung der Struktur mit dem größeren Kontaktabstand wird der Messwert vorrangig durch den Schichtwiderstand der zu messenden Halbleiterschicht 11 bestimmt. Dagegen wird bei der anderen Messung der
Vierpolanordnung mit dem kleineren Kontaktabstand vorrangig der spezifische Widerstand der zu messenden Halbleiterschicht 12 ermittelt. Dieses kann erste/zweite Messung genannt werden, ist aber keine Vorgabe einer Reihenfolge. Ebenso kann die zweite Messung vor der ersten erfolgen.
Je nach Schichtdicke der zu messenden Halbleiterschicht (10, 11 , 12 bilden diselbe Schicht mit verschiedenen flächigen Abschnitten), können die Abstände der
Vierpolanordnungen angepasst werden, um eine möglichst hohe Auflösung und damit hohe Messgenauigkeit im betrachteten Schichtdickenbereich zu erzielen. Da beide Messungen die Einflüsse beider Parameter enthalten, den des Schichtwiderstandes (und damit der Schichtdicke) und den jeweiligen des spezifischen Widerstandes, kann für die Auswertung auf bekannter Zusammenhänge in einer komplexen mathematischen Beziehung zurückgegriffen werden, welche die Geometriefaktoren enthält. Aus diesem Grund ist eine mathematische Modellierung für eine konkrete Geometrie sinnvoll, und es erfolgt zugehörig eine einmalige Kalibrierung von mindestens zwei Punkten zur weiteren Modellanpassung.
Das Verfahren zur Messung der beiden Vierpolanordnungen lässt sich gleichermaßen für zumindest drei Arten von Kontaktgebieten anwenden, die hier gezeigt werden als ringförmige Anordnung in Form von sechs ineinander liegenden kreisförmigen Kontaktgebieten, sechs geradlinige parallele Kontaktstreifen und sechs punktförmige Kontakte, die in einer Linie liegen.
Bezugszeichen:
5 A1 : Äußerer Kontaktring
B1 : 1. innerer Kontaktring
B1-C1 : Größerer Abstand a2
C1 : 2. innerer Kontaktring
D1 : 3. innerer Kontaktring lo D1-E1 : Kleinerer Abstand a1
E1 : 4. innerer Kontaktring
F1 : 5. innerer Kontaktring
A2: Äußerer Kontaktstreifen, eine Seite i5 B2: 1. innerer Kontakt
B2-C2: Größerer Abstand; Messstrecke b2
C2: 2. innerer Kontakt
D2: 3. innerer Kontakt
D2-E2: Kleinerer Abstand; Messstrecke b1
20 E2: 4. innerer Kontakt
F2: Äußerer Kontaktstreifen, andere Seite
S2: Schutzring
A3: Äußerer Kontaktpunkt, eine Seite
25 B3: 1. innerer Kontaktpunkt
B3-C3: Größerer Abstand; Messstrecke c2
C3: 2. innerer Kontaktpunkt
D3: 3. innerer Kontaktpunkt
D3-E3: Kleinerer Abstand; Messstrecke d
3o E3: 4. innerer Kontaktpunkt
F3: Äußerer Kontaktpunkt, andere Seite
S3: Schutzring
35

Claims

Ansprüche:
1. Verfahren zur elektrischen Messung einer Dicke einer Halbleiterschicht durch ein Aufsetzen von Meßspitzen auf ausgebildete Kontaktgebiete an der Oberfläche der 5 Halbleiterschicht, welche Spitzen und Gebiete einer Teststruktur zugeordnet sind und zwei geometrisch verschiedene, nebeneinander angeordnete, insbesondere ineinander verschachtelte Vierpolanordnungen bilden; wobei
(a) die Messung zwei aufeinander folgende "Vierpolmessungen" aufweist, wobei der Abstand der Kontaktgebiete (b1 , b2; a1 , a2) zueinander bei den lo beiden Vierpolmessungen unterschiedlich ist;
(b) die Teststruktur insgesamt sechs Kontaktgebiete (Ai bis Fi, wobei i = 1...3) aufweist, wovon zwei (C1 , D1) in der Mitte oder zwischen den anderen angeordnete Kontaktgebiete doppelt so verwendet werden, dass diese einerseits zur ersten Vierpolanordnung (A1 bis D1) und andererseits zur i5 zweiten Vierpolanordnung (C1 bis F1) gehören und wobei
(d) bei der einen Messung der Vierpolstruktur (Vierpolmessung) mit einem größeren Kontaktabstand (a2) ein erster Messwert gemessen wird, der vorrangig durch den Schichtwiderstand der zu messenden Halbleiterschicht bestimmt wird;
20 (c2) bei der zweiten Messung der Vierpolstruktur mit einem kleineren
Kontaktabstand (a1) vorrangig ein spezifischer Widerstand der zu messenden Halbleiterschicht gemessen oder ermittelt wird;
(d) wobei die Abstände der Vierpolanordnungen an die Schichtdicke der zu messenden Halbleiterschicht angepasst werden, um eine möglichst hohe
25 Auflösung und damit hohe Messgenauigkeit im betrachteten oder von der
Messung erreichten Schichtdickenbereich zu erzielen;
(e) wobei die Schichtdicke mittels einer rechnerischen Beziehung, welche die Geometriefaktoren enthält, aus den Messwerten berechnet wird.
2. Verfahren nach Anspruch 1, wobei hinsichtlich der rechnerischen (mathematischen) Beziehung eine Modellierung für eine konkrete Geometrie vorgenommen wird und eine einmalige Kalibrierung von mindestens zwei Punkten zu einer weiteren Modellanpassung erfolgt,
5
3. Verfahren nach Anspruch 1, wobei eine oder mehrere aktive Halbleiterschicht(en) einer SOI-Scheibe gemessen werden.
4. Verfahren nach Anspruch 1 , wobei als Halbleiterschicht eine Epitaxieschicht mit lo inversem Leitungstyp gemessen wird.
5. Verfahren nach Anspruch 1 , wobei als Halbleiterschicht eine Membrandicke gemessen wird.
i5
6. Geometrie von Kontaktgebieten zur elektrischen Messung einer Dicke von einer
Halbleiterschicht durch ein Aufsetzen von Meßspitzen auf die Kontaktgebiete (Ai, Bi, Ci, Di) an einer Oberfläche der Halbleiterschicht (10, 11 , 12), welche Spitzen zu einer Teststruktur gehören und zwei geometrisch verschiedene, nebeneinander angeordnete Vierpolanordnungen bilden,
20 dadurch gekennzeichnet, dass die Anordnung aus zwei geometrisch verschiedenen, nebeneinander angeordneten Vierpolanordnungen besteht, wobei der Abstand der Kontaktgebiete zueinander bei den beiden Vierpolanordnungen unterschiedlich ist, die Teststruktur insgesamt sechs Kontaktgebiete aufweist, wovon zwei in der Mitte
25 angeordnete Kontaktgebiete doppelt verwendbar sind, um diese doppelt nutzbaren Kontakte (C1 , D1) einerseits mit der ersten Vierpolanordnung und andererseits mit der zweiten Vierpolanordnung zu verwenden und bei der einen Vierpolanordnung ein größerer Kontaktgebiets-Abstand (a2) vorhanden ist, um den ersten Messwert primär durch den Schichtwiderstand der zu messenden
30 Halbleiterschicht zu bestimmen und bei der zweiten Vierpolanordnung ein kleinerer Abstand (a1) vorhanden ist, um den zweiten Messwert vom spezifischen Widerstand der zu messenden Halbleiterschicht (10, 11, 12) zu bestimmen.
7. Anordnung nach Anspruch 6, wobei die Abstände der Vierpolanordnungen an die Schichtdicke der zu messenden Halbleiterschicht angepasst sind, um eine möglichst hohe Auflösung und damit hohe Messgenauigkeit im betrachteten Schichtdickenbereich zu erzielen.
5
8. Anordnung nach Anspruch 6 oder 7, wobei die sechs elektrischen Kontaktgebiete (A1 bis F1) der doppelten Vierpolanordnung ringförmig konzentrisch ineinander liegend angeordnet sind und damit gleichzeitig eine Abschirmung zu anderen benachbarten Testelementen erfolgt.
! 0
9. Anordnung nach Anspruch 6 oder 7, wobei die sechs elektrischen Kontaktgebiete (A2 bis F2) der doppelten Vierpolanordnung streifenförmig parallel nebeneinander angeordnet und von einem Schutzrahmen (S2) umgeben sind.
i5 10. Anordnung nach Anspruch 6 oder 7, wobei die sechs elektrischen Kontaktgebiete
(A3 bis F3) der doppelten Vierpolanordnung punktförmig angeordnet und von einem Schutzrahmen (S3) umgeben sind.
11. Anordnung nach Anspruch 6 oder 7 und einem der Ansprüche 8 bis 10, wobei die 20 sechs elektrischen Kontaktgebiete der doppelten Vierpolanordnung als direkte
Metall-Halbleiterkontakte ausgebildet sind.
12. Anordnung nach Anspruch 6 oder 7 und einem der Ansprüche 8 bis 10, wobei die sechs elektrischen Kontaktgebiete der doppelten Vierpolanordnung als hoch
25 dotierte Diffusionsgebiete ausgebildet sind, die ihrerseits an definierten Stellen mit
Metall kontaktiert sind.
13. Anordnung nach Anspruch 6 oder 7 und einem der Ansprüche 8 bis 10, wobei die sechs elektrischen Kontaktgebiete der doppelten Vierpolanordnung Bestandteil
30 eines größeren Testfeldes sind.
14. Verfahren nach Anspruch 1 , wobei die rechnerische Beziehung eine komplexe mathematische Beziehung ist.
15. Anordnung nach einem der voranstellenden Ansprüche, wobei nicht mehr als sechs Kontaktgebiete (A bis F) zur Messung verwendet werden bzw. für die Messung vorgesehen sind.
* * *
PCT/DE2005/002063 2004-11-16 2005-11-16 Elektrische messung der dicke einer halbleiterschicht WO2006053543A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP05814654A EP1819982A1 (de) 2004-11-16 2005-11-16 Elektrische messung der dicke einer halbleiterschicht
US11/576,639 US20080100311A1 (en) 2004-11-16 2005-11-16 Electrical Measurement Of The Thickness Of A Semiconductor Layer
DE112005003278T DE112005003278A5 (de) 2004-11-16 2005-11-16 Elektrische Messung der Dicke einer Halbleiterschicht

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004055181.2 2004-11-16
DE102004055181A DE102004055181B3 (de) 2004-11-16 2004-11-16 Verfahren und Anordnung zur elektrischen Messung der Dicke von Halbleiterschichten

Publications (1)

Publication Number Publication Date
WO2006053543A1 true WO2006053543A1 (de) 2006-05-26

Family

ID=35764705

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2005/002063 WO2006053543A1 (de) 2004-11-16 2005-11-16 Elektrische messung der dicke einer halbleiterschicht

Country Status (4)

Country Link
US (1) US20080100311A1 (de)
EP (1) EP1819982A1 (de)
DE (2) DE102004055181B3 (de)
WO (1) WO2006053543A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006002753B4 (de) * 2006-01-20 2010-09-30 X-Fab Semiconductor Foundries Ag Verfahren und Anordnung zur Bewertung der Unterätzung von tiefen Grabenstrukturen in SOI-Scheiben
US8906710B2 (en) * 2011-12-23 2014-12-09 Taiwan Semiconductor Manufacturing Company, Ltd. Monitor test key of epi profile
CN103235190B (zh) * 2013-04-19 2015-10-28 重庆金山科技（集团）有限公司 一种电阻抗测试方法
US10003149B2 (en) 2014-10-25 2018-06-19 ComponentZee, LLC Fluid pressure activated electrical contact devices and methods
US9577358B2 (en) * 2014-10-25 2017-02-21 ComponentZee, LLC Fluid pressure activated electrical contact devices and methods

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3735254A (en) * 1970-06-06 1973-05-22 Philips Corp Method of determining the sheet resistance and measuring device therefor
US4218650A (en) * 1978-06-23 1980-08-19 Nasa Apparatus for measuring semiconductor device resistance
JPS5737846A (en) * 1980-08-20 1982-03-02 Nec Corp Measuring device for thickness of semiconductor layer
WO1994011745A1 (en) * 1992-11-10 1994-05-26 David Cheng Method and apparatus for measuring film thickness
US20040183554A1 (en) * 2003-03-18 2004-09-23 International Business Machines Corporation Reduction of positional errors in a four point probe resistance measurement

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4703252A (en) * 1985-02-22 1987-10-27 Prometrix Corporation Apparatus and methods for resistivity testing
DE19619686C2 (de) * 1996-04-18 1998-04-09 Fraunhofer Ges Forschung Halbleiter- oder hybridtechnologiebasierte Meßanordnung mit spezieller Impedanzanordnung
US6434217B1 (en) * 2000-10-10 2002-08-13 Advanced Micro Devices, Inc. System and method for analyzing layers using x-ray transmission
JP3928478B2 (ja) * 2002-05-22 2007-06-13 株式会社島津製作所 膜厚測定方法及び膜厚測定装置
US7212016B2 (en) * 2003-04-30 2007-05-01 The Boeing Company Apparatus and methods for measuring resistance of conductive layers
KR100556529B1 (ko) * 2003-08-18 2006-03-06 삼성전자주식회사 다층 박막의 두께 측정 방법 및 이를 수행하기 위한 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3735254A (en) * 1970-06-06 1973-05-22 Philips Corp Method of determining the sheet resistance and measuring device therefor
US4218650A (en) * 1978-06-23 1980-08-19 Nasa Apparatus for measuring semiconductor device resistance
JPS5737846A (en) * 1980-08-20 1982-03-02 Nec Corp Measuring device for thickness of semiconductor layer
WO1994011745A1 (en) * 1992-11-10 1994-05-26 David Cheng Method and apparatus for measuring film thickness
US20040183554A1 (en) * 2003-03-18 2004-09-23 International Business Machines Corporation Reduction of positional errors in a four point probe resistance measurement

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 006, no. 107 (E - 113) 17 June 1982 (1982-06-17) *

Also Published As

Publication number Publication date
DE102004055181B3 (de) 2006-05-11
EP1819982A1 (de) 2007-08-22
DE112005003278A5 (de) 2007-09-27
US20080100311A1 (en) 2008-05-01

Similar Documents

Publication Publication Date Title
DE2125456C3 (de) Verfahren zur Ermittlung des Schichtwiderstandes oder einer hiermit zusammenhängenden Größe, insbesondere bei der Herstellung einer Halbleiteranordnung, Anwendung dieses Verfahrens sowie Meßvorrichtung zum Durchführen dieses Verfahrens
DE2554536C2 (de) Verfahren zum Bestimmen der Breite und/oder des Schichtwiderstandes von flächenhaften Leiterzügen integrierter Schaltungen
DE102013005939A1 (de) Messwiderstand und entsprechendes Messverfahren
DE69530716T2 (de) Beschleunigungssensor und Verfahren zu seiner Herstellung
DE2421111A1 (de) Anordnung und verfahren zum feststellen und messen der ausrichtung oder fehlausrichtung zwischen zwei gegenstaenden
DE10238265B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE2326043A1 (de) Abgreifbare festimpedanzen
DE10243095B4 (de) Wälzlager mit intergrierter Zustandsmessung
WO2006053543A1 (de) Elektrische messung der dicke einer halbleiterschicht
DE2223922C2 (de) Kontaktvorrichtung für ein Meßinstrument
DE3644458C2 (de) Verfahren zum Auswerten der Prozeßparameter bei der Herstellung von Halbleiteranordnungen sowie Anordnungen dafür
DE19907164A1 (de) Meßeinrichtung sowie Verfahren zu deren Herstellung
DE102011076109A1 (de) Halbleitertestverfahren und -gerät und Halbleitervorrichtung
DE112011105592B4 (de) Halbleitereinrichtung und Verfahren zur Herstellung derselben
DE10108915A1 (de) Elektromigrations-Teststruktur zur Erfassung einer Zuverlässigkeit von Verdrahtungen
DE10164298A1 (de) Testmuster zum Messen des Kontaktwiderstandes und entsprechendes Herstellungsverfahren
WO2019037923A1 (de) Führungswagen mit einer piezoresistiven schicht zur lastmessung
DE2201833A1 (de) Verfahren zum Herstellen mehrerer Transistoren aus einer Halbleiterscheibe
DE102017208223B4 (de) Halbleiteranordnung und Verfahren zum Herstellen derselben
DE102004060369A1 (de) Halbleiterscheibe mit Teststruktur
DE19728171A1 (de) Halbleiterteststruktur zur Bewertung von Defekten am Isolierungsrand sowie Testverfahren unter Verwendung derselben
DE202020107129U1 (de) Elektronikkomponente
DE102020206528A1 (de) Umfangsgleichverteilte Magnetfeldsensoranordnung zur Messung eines magnetischen Feldes eines Leiters eines elektrischen Stroms
DE102019215502A1 (de) Widerstandsbaugruppe und Verfahren zur Herstellung einer Widerstandsbaugruppe und Batteriesensor
DE102014211352B4 (de) Schichtsystem und Verfahren zur Bestimmung des spezifischen Widerstandes

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KN KP KR KZ LC LK LR LS LT LU LV LY MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2005814654

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1120050032787

Country of ref document: DE

WWP Wipo information: published in national office

Ref document number: 2005814654

Country of ref document: EP

REF Corresponds to

Ref document number: 112005003278

Country of ref document: DE

Date of ref document: 20070927

Kind code of ref document: P

WWE Wipo information: entry into national phase

Ref document number: 11576639

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 11576639

Country of ref document: US