WO2006030860A1 - 電子機器、デジタル信号生成方法、デジタル信号記録媒体、および信号処理装置 - Google Patents

電子機器、デジタル信号生成方法、デジタル信号記録媒体、および信号処理装置 Download PDF

Info

Publication number
WO2006030860A1
WO2006030860A1 PCT/JP2005/017044 JP2005017044W WO2006030860A1 WO 2006030860 A1 WO2006030860 A1 WO 2006030860A1 JP 2005017044 W JP2005017044 W JP 2005017044W WO 2006030860 A1 WO2006030860 A1 WO 2006030860A1
Authority
WO
WIPO (PCT)
Prior art keywords
data
digital signal
sections
rewriting
bit
Prior art date
Application number
PCT/JP2005/017044
Other languages
English (en)
French (fr)
Inventor
Akihiro Muramatsu
Akihiko Suyama
Original Assignee
Yamaha Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2004268249A external-priority patent/JP2006085339A/ja
Priority claimed from JP2004268248A external-priority patent/JP4529605B2/ja
Application filed by Yamaha Corporation filed Critical Yamaha Corporation
Priority to AT05783282T priority Critical patent/ATE533156T1/de
Priority to CN2005800309620A priority patent/CN101019104B/zh
Priority to EP05783282A priority patent/EP1830267B1/en
Priority to US11/663,008 priority patent/US8121713B2/en
Publication of WO2006030860A1 publication Critical patent/WO2006030860A1/ja

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/24—Signal processing not specific to the method of recording or reproducing; Circuits therefor for reducing noise
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/60—Software deployment
    • G06F8/65—Updates
    • G06F8/654—Updates using techniques specially adapted for alterable solid state memories, e.g. for EEPROM or flash memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • G11B2020/10537—Audio or video recording
    • G11B2020/10546—Audio or video recording specifically adapted for audio data

Definitions

  • the present invention relates to an electronic device suitable for rewriting firmware and the like, and a digital signal generation method, a digital signal recording medium, and a signal processing device suitable for rewriting firmware and the like.
  • Audio devices such as amplifiers and DVD players incorporate a CPU that operates based on a program.
  • programs those that are positioned between hardware and software are generally called firmware. If this firmware is stored in a flash memory or the like, it is possible to add functions or correct defects later.
  • Patent Document 1 after switching to the upgrade mode when rewriting the firmware, the input terminal for digital audio signals and other terminal force firmware rewrite data are input, and this data is processed in the memory reproduction process. A device that upgrades by overwriting the program area as appropriate is described.
  • Patent Document 1 Japanese Patent Laid-Open No. 2002-149428
  • the firmware rewriting data has a format different from that of the audio signal, so there is a possibility that a large noise may be reproduced, and the rewriting data is processed. During this time, it was necessary to switch modes so that noise was not reproduced.
  • the present invention has been made in view of the above-described circumstances, and does not use an expensive high-speed electronic circuit, and does not generate a large noise during rewriting of a program, etc., and digital signal generation It is an object to provide a method, a digital signal recording medium, and a signal processing apparatus.
  • the present invention is characterized by having the following configuration.
  • Storage means for storing at least one of firmware and data used in the CPU
  • An input terminal for inputting a digital signal of a predetermined format
  • Extraction means for extracting data at a predetermined timing position in one frame of the input digital signal and outputting it as extracted data
  • Rewriting means for analyzing the extracted data and rewriting at least one of firmware and data in the storage unit based on the analysis result and the extracted data;
  • the CPU functions as at least the extracting means.
  • the rewriting means sequentially analyzes the extracted data stored in the buffer storage means, and the analysis result and the extracted data in the buffer storage means. (1) to (3), wherein at least one of the firmware and data in the storage means is rewritten based on The electronic device according to Crab.
  • the predetermined timing position is a sampling point set in each section when the effective data length in one frame is divided into N sections (1) to (4) V An electronic device described in any way.
  • the predetermined timing position is a sampling point set in M sections (M is less than N) when the effective data length in one frame is divided into N sections.
  • M is less than N
  • the force is also (4) V, electronic equipment as described in the gap.
  • the rewriting means performs the analysis and the rewriting by ignoring the extracted data extracted by the extracting means at a specific timing.
  • the effective data length in one frame is divided into N sections consisting of a plurality of bits, and for each section, the continuation of “1” data or “0” data depends on each bit value of the original data.
  • a method of generating a digital signal comprising arranging a series.
  • each of the sections includes a section having a different length.
  • the effective data length in one frame is divided into at least a part of the stored digital signal into N sections each composed of a plurality of bits. For each section, “1” is set according to each bit value of the original data.
  • a digital signal recording medium characterized in that a series of “data” or a series of “0” data is arranged!
  • each of the sections includes a section having a different length.
  • At least part of the stored digital signal contains N effective data lengths in one frame.
  • a continuation of “1” data or a continuation of “0” data is arranged according to each bit value of the original data!
  • An apparatus for extraction comprising: means for extracting and recognizing N-bit data corresponding to original data by extracting data bit by bit from N intervals.
  • the sampling rate for extraction can be set lower than the sampling rate of the original digital signal. Even if the speed is slow, it can respond sufficiently. This is particularly suitable when a slow CPU is used for the extraction means and processing means. However, since the processing speed is the same as the processing of dividing the original digital signal, the time required for the entire rewriting is not extremely slow, and a practically sufficient speed can be obtained.
  • the effective data length in one frame is divided into N sections, and for each section, “1” data continuation or “0” data continuation is performed according to each bit value of the original data. Since it is arranged, it can be applied to any format. Therefore, for example, when applied to the format of a digital audio signal, even if it is a device capable of processing a digital audio signal, even a normal digital audio signal is a digital signal generated by the present invention. However, both can perform processing, and the power of the digital signal according to the present invention is one reading in each section. If the sampling is performed, the original signal can be extracted. Therefore, a frequency division effect can be obtained with respect to the reading speed, and the original signal can be extracted even if the clock speed is low and the device. In this case, the processing speed is the same as the processing that divides the original digital signal, so even if it is applied to firmware rewriting, the overall time is not extremely slow and it is practically sufficient. You can get speed.
  • FIG. 1 is a block diagram showing a configuration of the present embodiment.
  • FIG. 2 is a waveform diagram showing signals included in the I2S bus in the same embodiment.
  • FIG. 3 is a timing chart showing timing when data is extracted from digital audio signal data in the embodiment.
  • FIG. 4 is a block diagram showing a circuit example when data extraction timing is extracted by nodeware in the embodiment.
  • FIG. 5 is an explanatory diagram showing a processing method when data for rewriting is embedded in the format of a digital audio signal in the embodiment.
  • FIG. 6 is a correspondence table showing the contents of a frame when 4-bit division is performed in the same embodiment.
  • FIG. 7 is a correspondence table showing the contents of a frame when 8-bit frequency division is performed in the same embodiment.
  • FIG. 8 is a correspondence table showing the contents of a frame when performing 16-bit frequency division in the same embodiment.
  • FIG. 9 is a correspondence table showing the contents of frames in one aspect of frequency division when one frame is 24 bits in the embodiment.
  • FIG. 10 is a correspondence table showing the contents of frames in one aspect of frequency division when one frame is 24 bits in the embodiment.
  • FIG. 11 is a chart showing a noise level reduction state when the upper bits are not used.
  • FIG. 12 is a correspondence table showing the contents of each frame when an audio signal and rewrite data are mixed in one frame.
  • FIG. 13 is a chart showing another example of a rewrite instruction command.
  • FIG. 14 is a waveform diagram showing another example of rewrite instruction command recognition.
  • FIG. 15 is a waveform diagram showing another example of rewrite instruction command recognition.
  • FIG. 16 is a timing chart showing another example of reading timing.
  • FIG. 1 is a block diagram showing the configuration of this embodiment.
  • reference numeral 1 denotes an input terminal to which a digital audio signal DAS of SPDIF (Sony / Philips Digital Interface Format) which is one of digital audio interface standards is inputted.
  • DAS Serial / Philips Digital Interface Format
  • the CD player 30 reproduces the compact disc 35 and supplies the digital audio signal DAS according to the SPDIF standard to the input terminal 1.
  • the digital audio signal DAS is converted into a signal suitable for the I2S bus (The Inter-IC Sound Bus) by a digital interface receiver (hereinafter abbreviated as DIR) 2.
  • the I2S bus is a standard generally used for transmitting and receiving 2CH (stereo) audio sampling digital data, and the signal included in this bus contains a word clock LRCLK that defines the frame as shown in Figure 2.
  • a bit clock BCLK Figure 2 (Port)
  • RDATA Figure 2 (C)
  • the word clock LRCLK indicates L-ch (left channel) during the L level and R-ch (right channel) during the H level.
  • the data signal RDATA is specified to be shifted by 1 bit from the falling edge of the word clock LRCLK.
  • the explanation is based on the assumption that there is no bit shift as shown in Fig. 2 (c).
  • the data length of one frame is not specified and is arbitrary, but in this embodiment, it is 64 bits.
  • the valid bit indicating the data content of the 32 bits on one side channel is 16 bits, and the other bits are control data and empty (reserved) bits.
  • one side channel has 16 bits, and all the bits are valid bits (see Fig. 3).
  • DSP digital signal processor
  • the read data signal RDATA is subjected to decoding processing, sound field application processing, and the like for each channel, and then converted to an analog signal by the DAC 4.
  • the left and right channel analog signals output from the DAC 4 are amplified by the amplifier 5 and emitted from the left and right speakers 6a and 6b.
  • 10 is a CPU that controls each part of the apparatus, and operates according to programs stored in the memory 11 and the flash memory 12.
  • the flash memory 12 stores firmware, data referred to by the CPU 10, an OS (operating system), an application program, and the like, and the memory 11 is used for a work area of the CPU 10. Also, the word clock LRCLK and the data signal RDATA are supplied from the DIR2 to the CPU 10! /.
  • the CPU 10 reads the data signal RDATA as follows. That is, as shown in FIG. 3, the data signal RDATA is read at a timing delayed by one time from the falling and rising of the word clock LRCLK, and then the data signal RDATA is read three times at a timing delayed by two. .
  • time ⁇ 1 is set to approximately 1Z8 of one frame
  • time ⁇ 2 is set to 1/4 of one frame.
  • the CPU 10 reads the data signal RDATA four times for L ch and R-ch, that is, eight times in one frame. In other words, data that is originally transferred at a rate of 32 bits per frame is read at a speed that is divided by four. In other words, each section divided by 4 bits is read once.
  • the same reading is performed for the force R-ch shown for L-ch.
  • the time ⁇ 1 and ⁇ 2 in the reading process may be generated by software processing of the CPU 10, or a delay time may be set by hardware as shown in FIG.
  • 20 is a pulse generator that generates a pulse at the falling or rising of the word clock LRCLK
  • 21 is a delay with a delay time set to 1
  • 22 to 24 are delay times ⁇ 2 respectively. Delay set to. From the circuit shown in Figure 4, One clock LRCLK falling (or rising) power A pulse is output after time ⁇ 1, and then a pulse is output three times each time 2 passes. These pulses are used as reading pulses for the data signal RDATA.
  • any timing may be used as long as it is set in each section.
  • timing between bits may be used as shown in timing T1 in FIG. This is because “0” data continuation or “1” data continuation is arranged in each section, and therefore it is not affected by the bit delimiter. Details of the force data arrangement will be described later.
  • the reading timing force in each section does not have to be set to an accurate divide-by-four as in the circuit shown in FIG.
  • the intervals may be irregular as shown in timings ⁇ 1 to ⁇ 4 shown in FIG.
  • the timing entering each section may be created using the bit clock BCLK.
  • it may be read at the 2-bit clock BCLK from the start of the frame, and thereafter read at intervals of the 4-bit clock BCLK, or the bit may be set so that the read timing is set in each interval even if the interval is varied.
  • the read timing may be set using the clock BCLK.
  • it is possible to configure the read timing within each section without using the bit clock BCLK.
  • the CPU 10 reads the data signal RDATA at the timing shown in FIG. 3. However, if the data power read and extracted in this way is not a predetermined command, the CPU 10 reads the data signal RDATA. 10 does not perform any processing on the data signal RDATA force extracted, and controls the DSP3 and other parts of the device according to the program.
  • the user sets a compact disc 35 in which new firmware is recorded in the CD player 30.
  • the firmware is recorded in accordance with the standard compact disc standard, and the sampling rate is also in accordance with the compact disc standard.
  • Firmware data read from the compact disc 35 is output to the I2S bus by DIR2 in the same manner as in the case of music data.
  • the data recorded on the compact disc 35 is set to have the same value for each section when one frame is divided into eight sections of 4 bits.
  • the original data to be transferred is in binary display (1001)
  • the first 4 bits of the data signal DA are (1111) as shown in FIG. 5, and so on (0000), ( 0000) and (1111).
  • Table 1 shown in FIG. 6 shows values that can be taken by 16-bit data of L ch (or R-ch) in the present embodiment.
  • Table 1 shows 16-bit data where each row is transferred at once. As shown in Table 1, the same value of 1 or 0 is written in each section divided into 4 bits.
  • Table 2 shown on the right side of Fig. 6 corresponds to Table 1.
  • the first column of Table 2 shows the value of 16-bit data of L-ch (or R-ch) in hexadecimal notation. Yes.
  • the second column of Table 2 shows the decimal display
  • the third column shows the signed decimal display when the most significant bit is a sign bit
  • the fourth column shows the data that the CPU 10 reads.
  • the signed decimal representation in the third column corresponds to the signed amplitude of the digital audio data.
  • the fourth column shows data embedded in 16-bit data.
  • the CPU 10 extracts data by 1 bit at an appropriate timing within a continuous 4-bit section, so that 4-bit data (0000) ⁇ ( 1111) is recognized. Therefore, 8-bit data is extracted and recognized from one frame of 32-bit data consisting of L-ch and R-ch. Then, by analyzing the data extracted in this way, it can be recognized as a command or rewritten for rewriting. Or as hardware data.
  • the effective bit length is divided into four sections, and the data signal RDATA is read once in each section.
  • the data signal RDATA is read three times at a timing delayed by 2 after the time 1 from the falling edge of the word clock LRCLK.
  • the CPU 10 reads the data signal RDATA eight times in one frame, and extracts 8-bit data. Then, the extracted 8 bits are analyzed and the firmware is rewritten.
  • firmware rewriting processing For example, a series of rewriting is instructed in a format as shown in FIG.
  • (1) “0x00” continues for 10 samples or more.
  • “0x55” is placed as the start identifier, and (3) 6 bytes of data indicating alphanumeric characters are placed.
  • Each 1-byte character string data is, for example, a character string such as “S”, “T”, “A”, “R”, “T”, “!”.
  • (4) Data indicating the number of transmission data in 2 bytes, (5) Predetermined 2-byte command, and (6) Rewrite data are continued.
  • the rewriting data (6) is rewritten to the flash memory 12.
  • the rewriting software is transferred from the flash memory 12 to the memory 11 and executed.
  • the data signal RDATA is supplied to the DSP3 even during the firmware rewriting process described above. Therefore, the sound generation processing by the DAC 4, the amplifier 5, and the speakers 6a and 6b is performed in parallel.
  • the target of this processing is firmware rewrite data as described above, not music data, so the sound that is produced becomes noise.
  • the generated noise is small as follows.
  • the difference between the maximum value and the minimum value of the signed decimal number is “8191”, and “1FFF” is displayed in hexadecimal. Become. The number of bits required to indicate this difference is 13 bits. On the other hand, since the Lch and Rch data are each composed of 16 bits, the amplitude of the noise component is 3 bits less than the total number of bits (16).
  • noise level for the maximum amplitude of the music data (hereinafter simply referred to as noise level) is X, where X is the number of bits in one section (hereinafter referred to as frequency division bit number).
  • the data signal RDATA since the data signal RDATA is divided and read, it can be read sufficiently even if the operation of the CPU 10 is slow.
  • the CPU operating clock is slower than that of the DSP, but the present embodiment can be applied even in such a case.
  • it is of course easier to implement with a CPU or DSP with a fast operating clock.
  • the present invention can be implemented in various modes. An example is shown below. 1. Changing the number of division bits
  • the number of frequency division bits is 4, and the force 1 section is 8 bits. It is also possible to use 8-bit division.
  • the 16-bit data of L-ch and R-ch can all be set to the same value.
  • Table 3 and Table 4 shown in FIG. 7 show the case of 8-bit frequency division, and correspond to Table 1 and Table 2 shown in FIG. 6, respectively.
  • the difference between the maximum and minimum values of signed decimal numbers (corresponding to the amplitude of the audio signal) is “511”, and “1FF” in hexadecimal.
  • the number of bits required to indicate this difference is 9 bits.
  • the L-ch or R-ch data consists of 16 bits each, the amplitude of the noise component is 7 bits less than the audio signal. Therefore, the noise level in this example is
  • Table 5 and Table 6 shown in FIG. 8 show the case of 16-bit frequency division, and correspond to Table 1 and Table 2 shown in FIG. 6, respectively.
  • the difference between the maximum and minimum values of signed decimal numbers is only “1”, and only one bit is required to indicate this difference.
  • the noise level is
  • the example shown in FIGS. 7 and 8 has a greater frequency dividing effect than the above-described embodiment, and is therefore suitable when a CPU with a slower speed is used.
  • the number of bits of one side channel of one frame is not limited to that shown in the embodiment. It can be applied to various bit numbers such as 16 bits, 24 bits, 32 bits and 64 bits. Also, the effective bit length in the total number of bits on one side channel can be applied to any bit, that is, all the bits on one side channel may be effective bits, and any number of bits may be effective bits. Also good.
  • Tables 7 and 8 shown in Fig. 9 show that the channel bit number is 24 bits and the division bit number is 4 bits. These correspond to Table 1 and Table 2 shown in Fig. 6, respectively. As shown in Table 8, the difference between the maximum and minimum values of signed decimal numbers is “2097151”, and the number of bits required to indicate this difference is 21 bits. In this example, the noise level is 18 dB.
  • Table 9 and Table 10 shown in FIG. 10 are read out by extracting only 4 bits from the 24 bits of the force side channel corresponding to Table 7 and Table 8 of FIG. .
  • the lower side of the data signal RDATA is separated by a 4-bit section, and the upper side is a 12-bit section! /.
  • the difference between the maximum value and the minimum value of the signed decimal number is only “8191”, and the number of bits necessary to indicate this difference is only 13 bits.
  • the noise level in this example is 66 dB, which is a significant reduction compared to the case shown in FIG.
  • the rewriting is performed using the firmware or the CD for rewriting the reference data.
  • the rewriting can be performed while playing music or the like (music, guidance voice, etc.).
  • music or the like music, guidance voice, etc.
  • the channel on one side is 16 bits
  • the lower 8 bits are used for rewriting data
  • the upper 8 bits are used for music playback.
  • the higher-order side has a great influence on the amplitude, so even if the lower-order bits are used for data rewriting, there is a slight deterioration in sound quality, but it is difficult for the human ear. It is possible to prevent the deterioration of sound quality.
  • the number of lower bits used for rewriting there is no problem as long as the number of bits is appropriate. In this case, if the music to be played has a maximum amplitude as much as possible, the effect is great.
  • the lower 8 bits are noise components.
  • Tables 11 and 12 shown in FIG. 12 correspond to Tables 1 and 2 in FIG.
  • the difference between the maximum and minimum values of the signed decimal number is “255”.
  • the number of bits required to indicate the difference is 8 bits. Therefore, noise of 8 bits is generated, which is the same as 8 bits used for rewriting the firmware and has no noise reduction effect.
  • the noise level is 48dB.
  • the rewrite instruction method in the above-described embodiment is an example, and there are various other methods.
  • the command or command recognition pattern shown in FIG. 14 is an example in which a pattern in which a maximum value and a minimum value are alternately repeated, which cannot be music data, is used as a rewrite start command.
  • Fig. 15 shows an example in which a rewrite start command is a pattern in which the maximum value continues for a certain period of time.
  • mute (0 data) may be arranged in a predetermined pattern, and if a mute pattern at a predetermined interval can be recognized, it may be determined as a rewrite recognition pattern.
  • the present invention is applied to the audio amplifier.
  • the present invention is not limited to this, and various audio devices (electronic Equipment) or other than audio equipment, it can be used for various electronic equipment with a CPU.
  • the present invention can also be applied to a personal computer.
  • the above-described embodiment is a power intended for processing a SPDIF standard digital audio signal.
  • a digital signal of a format other than this may be used.
  • the frequency of the single clock LRCLK may be different. For example, it can be 44.1 kHz or 48 kHz.
  • the present invention is not limited to data read from a recording medium such as a CD or a DVD, but can be applied to data supplied via a predetermined cable or the Internet, for example. That is, the digital signal generated by the digital signal generation method according to the present invention may be transferred without going through the recording medium.
  • the power capable of various frequency dividing modes For example, data of a plurality of frequency dividing modes is recorded on a CD, and the data is processed according to the processing speed of the CPU. Select and write data You may comprise so that a replacement process may be performed. In this case, if data indicating the frequency division mode is included as a rewrite instruction command, the CPU can start rewriting when it detects a command that matches its own speed. The same applies to the case where the digital signal power is supplied via the Internet.
  • the DSP functions as a processing means for processing a digital audio signal (a digital signal of a predetermined format). Functions as an extraction means for extracting data at a predetermined timing position from a frame of a digital audio signal and a rewriting means for analyzing and rewriting the extracted data, while the CPU functions as a processing means.
  • the DSP may not be provided separately, and the extraction means and the rewriting means may be realized by separate circuits.
  • connection between DIR2 and CPU 10 may be made via a switch SW as shown by a broken line in FIG. In this case, turn on the switch SW only when rewriting the firmware.
  • the switch SW may be turned on by software processing based on a program that may be turned on when the operator operates the switch or the like.
  • a digital signal of a predetermined format composed of one frame of m bits has a m-bit format based on the bit clock BCLK! It can be read as it is, or it can be read as a signal divided by n. Therefore, it is possible to mix the reading and processing of digital signals in m-bit format and the rewriting of programs by extracting data as n-divided signals. Depending on the mode of mixing, time-sharing processing is possible, and simultaneous processing is also possible.
  • the DSP reads the data in the m-bit format based on the bit clock BCLK and extracts only the data at the predetermined bit position from the read data, the m-bit reading and the frequency-divided reading are performed. Both processes can be performed by DSP alone.
  • the CPU 10 extracts rewritten data and the rewrite control is also performed by the CPU 10. However, the CPU 10 analyzes the extracted data so that the DSP 3 Send a rewrite command and DSP3 will do the rewrite process You may comprise. Further, all the extracted data extracted by the CPU 10 may be transferred to the DSP 3, and the analysis of the extracted data and the rewriting of the firmware (or data) may be performed by the DSP 3. In this case, as indicated by a broken line in FIG. 1, the DSP 3 performs a rewrite process on the flash memory 12 connected to the DSP 3. In addition, as shown by the broken line in Fig. 1, it is configured to output the extracted data extracted by CPU10 as it is, and the other CPU40 analyzes the extracted data and outputs it to other CPU40! / It may be configured to rewrite the firmware and data stored in the memory 41 etc.
  • Fig. 16 (i) when one side channel is divided into four sections (more accurately, when the effective bit of one side channel is divided into four sections), one time in each section It is only necessary to set the read timing, but as shown in Fig. 16 (mouth), the read timing may be set only for the sections 3 and 4 (corresponding to the lower 2 bits) in the 4 sections. In this case, a series of data “0” or “1” is written in the sections 3 and 4, but any data can be written in the sections 1 and 2. Also, as shown in Fig. 16 (c), even if the reading timing is set for each section, the data extracted in sections 1 and 2 are ignored and ignored, and only the data read in sections 3 and 4 are ignored. May be adopted as extraction data. In this case, as in the case of Fig. 16 (mouth), any data can be written in sections 1 and 2.
  • the reading timing is summarized as follows. First, the reading timing is a sampling point set in each section when the effective data length in one frame is divided into N sections (Fig. 16 (i)). Alternatively, as shown in Fig. 16 (mouth), the reading timing is a sampling point set in M sections (M is less than N) when the effective data length in one frame is divided into N sections. is there. Ma In addition, as shown in Fig. 16 (c), it may be possible to perform analysis or rewrite processing of commands, etc., ignoring the extracted data at a specific timing.

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Stored Programmes (AREA)
  • Electrically Operated Instructional Devices (AREA)

Abstract

　装置各部を制御するＣＰＵを有した電子機器において、ＣＰＵで使用されるファームウエアまたはデータの少なくともいずれか一方が記憶される記憶手段と、所定のフォーマットのデジタル信号が入力される入力端子と、入力端子から入力されるデジタル信号に対して所定の処理を行う処理手段と、入力端子から入力される前記デジタル信号の１フレーム中の所定タイミング位置にあるデータを抽出して抽出データとして出力する抽出手段と、抽出データを解析し、この解析結果と抽出データに基づいて記憶手段内のファームウエアまたはデータの少なくともいずれか一方を書き換える書換手段とを具備し、前記ＣＰＵは少なくとも抽出手段として機能することを特徴とする電子機器。

Description

明 細 書
電子機器、デジタル信号生成方法、デジタル信号記録媒体、および信号 処理装置
技術分野
[0001] 本発明は、ファームウェア等を書き換える際に用いて好適な電子機器、並びにファ ームウェア等を書き換える際に用いて好適なデジタル信号生成方法、デジタル信号 記録媒体および信号処理装置に関する。
背景技術
[0002] アンプや DVDプレーヤなどのオーディオ装置には、プログラムに基づいて動作す る CPUが組み込まれている。このプログラムのうちハードウェアとソフトウェアの中間 的位置づけにあるものを、一般にファームウェアと呼ぶ。このファームウェアをフラッ シュメモリなどに記憶させておけば、後から機能の追加や不具合の修正を行うことが 可會 になる。
[0003] 特許文献 1には、ファームウェアを書き換えるに際してアップグレードモードに切り 替えてから、デジタルオーディオ信号用の入力端子やその他の端子力 ファームゥ エア書き換え用のデータを入力し、このデータをメモリの再生処理プログラム領域に 適宜上書きすることによってアップグレードを行う装置が記載されている。
特許文献 1 :特開平 2002— 149428号公報
発明の開示
発明が解決しょうとする課題
[0004] 特許文献 1に記載される装置にあっては、ファームウェア書き換え用のデータは、 オーディオ信号とはフォーマットが異なるので大きな雑音が再生されるおそれがあり、 書き換え用のデータを処理している間は、雑音が再生されないように、モードを切り 替える必要があった。
[0005] 一方、 RS232C等の端子を使ってオーディオ信号とは別系統で処理を行うという装 置もあるが、処理速度が遅いという問題があり、また、高速化（同期シリアル化等)する には高価な専用の書き込み機器が必要になるという問題があった。 [0006] 本発明は、上述した事情に鑑みてなされたものであり、高価な高速の電子回路を使 うことなぐかつ、プログラム等の書き換え中に大きな雑音が発生しない電子機器、デ ジタル信号生成方法、デジタル信号記録媒体、および信号処理装置を提供すること を目的としている。
課題を解決するための手段
[0007] 上述した問題を解決するため、この発明は以下の構成を備えることを特徴とする。
(1)装置各部を制御する CPUを有した電子機器において、
前記 CPUで使用されるファームウェアまたはデータの少なくとも 、ずれか一方が記 憶される記憶手段と、
所定のフォーマットのデジタル信号が入力される入力端子と、
前記入力端子から入力される前記デジタル信号に対して所定の処理を行う処理手 段と、
前記入力端子力 入力される前記デジタル信号の 1フレーム中の所定タイミング位 置にあるデータを抽出して抽出データとして出力する抽出手段と、
前記抽出データを解析し、この解析結果と前記抽出データに基づいて前記記憶手 段内のファームウェアまたはデータの少なくともいずれか一方を書き換える書換手段 と
を具備し、前記 CPUは少なくとも前記抽出手段として機能することを特徴とする電 子機器。
(2)前記 CPUはさらに前記書換手段として機能することを特徴とする（1)記載の電子 機器。
(3)前記 CPUは前記抽出手段として機能するとともに、前記処理手段に対して抽出 データを供給し、前記処理手段は前記書換手段の機能を兼ねることを特徴とする（1 )記載の電子機器。
(4)前記抽出データを一時的に記憶するバッファ記憶手段を設け、前記書換手段は 前記バッファ記憶手段に記憶された抽出データを順次解析し、この解析結果と前記 ノ ッファ記憶手段内の抽出データに基づいて前記記憶手段内のファームウェアまた はデータの少なくとも 、ずれか一方を書き換えることを特徴とする（ 1)から（3) 、ずれ かに記載の電子機器。
(5)前記所定タイミング位置は、 1フレーム内の有効データ長を N個の区間に分けた 場合の各区間内に設定されるサンプリングポイントであることを特徴とする（ 1)から (4 ) Vヽずれかに記載の電子機器。
(6)前記所定タイミング位置は、 1フレーム内の有効データ長を N個の区間に分けた 場合の M個（Mは N未満）の区間内に設定されるサンプリングポイントであることを特 徴とする（1)力も (4) V、ずれかに記載の電子機器。
(7)前記書換手段は、前記抽出手段が抽出した抽出データのうち、特定のタイミング にあるものを無視して前記解析と前記書き換えを行うことを特徴とする（1)力も (6) Vヽ ずれかに記載の電子機器。
(8)前記所定のフォーマットは、デジタルオーディオインターフェース規格であること を特徴とする（1)から (7) Vヽずれかに記載の電子機器。
(9) 1フレーム内の有効データ長を複数ビットからなる N個の区間に分け、前記各区 間については、元データの各ビット値に応じて、「1」データの連続または「0」データ の連続を配置することを特徴とするデジタル信号生成方法。
(10)前記各区間は、等間隔であることを特徴とする（9)記載のデジタル信号生成方 法。
(11)前記各区間には、長さが異なる区間が含まれていることを特徴とする（9)記載 のデジタル信号生成方法。
(12)記憶したデジタル信号の少なくとも一部に、 1フレーム内の有効データ長を複数 ビットからなる N個の区間に分け、前記各区間については、元データの各ビット値に 応じて、「 1」データの連続または「0」データの連続が配置されて!、ることを特徴とする デジタル信号記録媒体。
(13)前記各区間は、等間隔であることを特徴とする（12)記載のデジタル信号記録 媒体。
(14)前記各区間には、長さが異なる区間が含まれていることを特徴とする（12)記載 のデジタル信号記録媒体。
(15)記憶したデジタル信号の少なくとも一部に、 1フレーム内の有効データ長を N個 の区間に分け、前記各区間については、元データの各ビット値に応じて、「1」データ の連続または「0」データの連続が配置されて!、るデジタル信号記録媒体からデジタ ル信号を抽出する装置であって、 N個の区間内から 1ビットずつデータを抽出すること により、元データに対応する Nビットのデータを抽出して認識する手段を有することを 特徴とする信号処理装置。
( 16)前記装置は音楽再生用装置であることを特徴とする（ 15)記載の信号処理装置
( 17)元データは前記装置のためのファームウェアであることを特徴とする（ 15)記載 の信号処理装置。
発明の効果
[0008] 処理手段が扱う所定のフォーマットのデジタル信号の 1フレーム中の所定タイミング のデータを抽出し、抽出データを解析して書き換えを行うようにしているので、通常処 理のフォーマットと同じフォーマットで書き換え用のプログラムや書き換えコマンドを供 給することができる。
また、各フレームの所定のタイミングのデータを抽出するために、抽出のためのサン プリングレートは元のデジタル信号のサンプリングレートに比較して低速とすることが できるから、抽出手段や処理手段の処理速度が遅くても充分に対応することができる 。これは、抽出手段や処理手段に速度の遅い CPUを用いた場合に特に好適である 。し力も、処理速度は、元のデジタル信号を分周する程度の処理と同様になるので、 書き換え全体に要する時間が極端に遅くなることはなぐ実用上充分なスピードを得 ることがでさる。
[0009] また、 1フレーム内の有効データ長を N個の区間に分け、前記各区間については、 元データの各ビット値に応じて、「 1」データの連続または「0」データの連続を配置す るようにしているので、どのようなフォーマットについても適用することができる。このた め、例えば、デジタルオーディオ信号のフォーマットに適用した場合は、デジタルォ 一ディォ信号の処理が行える機器であれば、通常のデジタルオーディオ信号であつ ても、本発明によって生成したデジタル信号であっても、双方ともに処理を行うことが でき、し力も、本発明によるデジタル信号においては、前記各区間において 1回の読 み取りを行えば元の信号を抽出することができるから、その読み取り速度については 分周効果が得られ、クロック速度が遅 、デバイスであっても元の信号を抽出すること ができる。この場合、処理速度は、元のデジタル信号を分周する程度の処理と同様 になるので、ファームウェアの書き換えに適用した場合でも、全体に要する時間が極 端に遅くなることはなぐ実用上充分なスピードを得ることができる。
図面の簡単な説明
[図 1]本実施形態の構成を示すブロック図である。
[図 2]同実施形態における I2Sバスに含まれる信号を示す波形図である。
[図 3]同実施形態においてデジタルオーディオ信号カゝらデータを抽出する場合のタイ ミングを示すタイミングチャートである。
[図 4]同実施形態においては、データ抽出タイミングをノヽードウエアで抽出する場合 の回路例を示すブロック図である。
[図 5]同実施形態においてデジタルオーディオ信号のフォーマットに書き換え用のデ ータを埋め込む場合の処理方法を示す説明図である。
[図 6]同実施形態において 4ビット分周を行う場合のフレームの内容を示す対応表で ある。
[図 7]同実施形態において 8ビット分周を行う場合のフレームの内容を示す対応表で ある。
[図 8]同実施形態において 16ビット分周を行う場合のフレームの内容を示す対応表 である。
[図 9]同実施形態において 1フレームが 24ビットの場合の分周の一態様におけるフレ ームの内容を示す対応表である。
[図 10]同実施形態において 1フレームが 24ビットの場合の分周の一態様におけるフ レームの内容を示す対応表である。
[図 11]上位ビットを使用しない場合の雑音レベルの減少状態を示す図表である。
[図 12] 1フレームにお 、て、オーディオ信号と書き換え用のデータとを混在させる場 合の各フレームの内容を示す対応表である。
[図 13]書換指示コマンドの他の例を示す図表である。 [図 14]書換指示コマンド認識の他の例を示す波形図である。
[図 15]書換指示コマンド認識の他の例を示す波形図である。
[図 16]読み取りタイミングの他の例を示すタイミングチャートである。
発明を実施するための最良の形態
(実施形態の構成）
以下、本発明の実施の形態について説明する。図 1は、本実施形態の構成を示す ブロック図である。図において、 1は入力端子であり、デジタルオーディオインターフ エース規格の一つである SPDIF (Sony/Philips Digital Interface Format)規格のデジ タルオーディオ信号 DASが入力される。本実施形態の場合は、 CDプレーヤ 30がコ ンパクトディスク 35を再生処理して、 SPDIFの規格に従ったデジタルオーディオ信号 DASを入力端子 1に供給する。
デジタルオーディオ信号 DASはデジタルインターフェースレシーバ（以下、 DIRと 略称する） 2によって I2Sバス (The Inter-IC Sound Bus)に適合した信号等に変換され る。 I2Sバスは、一般に 2CH (ステレオ)の音声サンプリングデジタルデータの送受信 に使用されている規格であり、このバスに含まれる信号には、図 2に示すように、フレ ームを規定するワードクロック LRCLK (図 2 (ィ） )、各ビットのタイミングを示すビットク ロック BCLK (図 2 (口） )、転送されるデータの内容を示すデータ信号 RDATA (図 2 ( ハ））がある。ワードクロック LRCLKは、図 2 (ィ）に示すように、 Lレベルの期間が L— ch (左チャネル）を示し、 Hレベルの期間が R— ch (右チャネル）を示す。なお、実際 の I2S規格においては、図 2 (ニ）に示すように、データ信号 RDATAはワードクロック LRCLKの立ち下がりから 1ビットずれるように規定されている力 理解の簡単ィ匕のた めに、図 2 (ハ）に示すようにビットのずれがないものとして説明を行う。
また、 I2Sバス規格においては、 1フレームのデータ長は規定されておらず、任意で あるが、本実施形態においては 64ビットとしている。そして、本実施形態においては 、片側チャネル 32ビットのうちデータの内容を示す有効ビットは 16ビットであり、その 他のビットは制御用のデータや空き（予備)ビットとなっているが、説明の簡単ィ匕のた めに、以下においては、片側チャネル 16ビットし、その全ビットが有効ビットであると する（図 3参照)。 [0012] I2Sバスの各信号はデジタルシグナルプロセッサ（以下、 DSPという） 3に供給され、 ここでビットクロック BCLKの立ち上がりタイミングにおいてデータ信号 RDATAが読 み取られる。読み取られたデータ信号 RDATAは、各チャネルについてデコード処 理ゃ音場付与処理などが行われた後、 DAC4によってアナログ信号に変換される。 DAC4から出力される左右のチャネルのアナログ信号はアンプ 5によって増幅され、 左右のスピーカ 6a, 6bから放音される。
[0013] 次に、 10は装置各部を制御する CPUであり、メモリ 11およびフラッシュメモリ 12に 記憶されたプログラムに従って動作する。この実施形態の場合、フラッシュメモリ 12に はファームウェア、 CPU10が参照するデータ、 OS (オペレーティングシステム）、ァ プリケーシヨンプログラムなどが記憶されており、メモリ 11は CPU10のワークエリアな どに使用される。また、 CPU10には、 DIR2からワードクロック LRCLKとデータ信号 RDATAが供給されるようになって!/、る。
[0014] ここで、 CPU10はデータ信号 RDATAに対して次のような読み取りを行うようにな つている。すなわち、図 3に示すように、ワードクロック LRCLKの立ち下がり、および 立ち上がりから、時間て 1遅延したタイミングでデータ信号 RDATAを読み取り、その 後、時間て 2遅延したタイミングでデータ信号 RDATAを 3回読み取る。この例の場 合、時間 τ 1は 1フレームの約 1Z8の時間に設定され、時間 τ 2は 1フレームの 1/4 に設定されている。この結果、図 3に示すように、 CPU 10はデータ信号 RDATAを L ch、 R—chについて 4回ずつ、すなわち、 1フレームで 8回読み取ることになる。す なわち、本来 1フレームあたり 32ビットのレートで転送されるデータを、 4分周した速さ で読み取る。言い換えれば、 4ビットずつ区切られた各区間に対して 1回ずつ読み取 りを行うようになっている。なお、図 3においては、 L— chの場合を示した力 R—chの 場合も同様の読み取りが行われる。
[0015] 上記読み取り処理における時間 τ 1 , τ 2は、 CPU10のソフトウェア処理によって 作っても良ぐまた、図 4に示すようにハードウェアで遅延時間を設定してもよい。図 4 に示す 20はワードクロック LRCLKの立ち下がり、もしくは立ち上がりにおいてパルス を発生するパルス発生器であり、 21は遅延時間がて 1に設定されたディレイ、 22〜2 4はそれぞれ遅延時間が τ 2に設定されたディレイである。図 4に示す回路からは、ヮ 一ドクロック LRCLKの立ち下がり（または立ち上がり）力 時間 τ 1後にパルスが出 力され、その後は時間て 2が経過する毎に 3回にわたってノ ルスが出力される。これ らのパルスをデータ信号 RDATAの読み取りパルスとして用いる。
ここで、 CPU10の読み取りタイミング (サンプリングポイント）について他の例を説明 する。本実施形態のように有効ビット長（図 3の場合は、 16ビット）を 4つに区切った場 合は、各区間の中において設定されればどのようなタイミングでもよい。例えば、図 3 に示すタイミング T1のようにビットとビットの間のタイミングでもよい。これは各区間に おいては、「0」データの連続、あるいは「1」データの連続が配置されるため、ビットの 区切りの影響を受けないからである力 データの配置についての詳細は後述する。 また、図 4に示す回路のように各区間における読み取りタイミング力 正確な 4分周 に設定されなくてもよい。例えば、図 3に示すタイミング Τ1〜Τ4のようにその間隔が ノ ラバラであってもよい。したがって、読み取りタイミングの作り方としては、例えば、ビ ットクロック BCLKを使って、各区間内に入るタイミングを作っても良い。すなわち、フ レームの開始から 2ビットクロック BCLK目で読み取り、その後は 4ビットクロック BCLK の間隔で読み取るようにしてもよいし、間隔はバラバラでも読み取りタイミングが各区 間の中に設定されるようにビットクロック BCLKを用いて読み取りタイミングを設定して もよい。勿論、ビットクロック BCLKを用いずに、各区間内に読み取りタイミングを設定 するよう〖こ構成することちでさる。
[0016] (実施形態の動作）
次に、上記構成によるこの実施形態の動作について説明する。まず、音楽データが 収録されたコンパクトディスク 35を再生する場合には、ユーザは CDプレーヤにコン パクトディスク 35をセットして再生指示を与える。この結果、 CDプレーヤ 30からはデ ジタルオーディォ信号が出力され、このデジタルオーディオ信号が端子 1を介して DI R2に供給され、 DIR2において I2Sバスの信号に変換される。そして、 I2Sバスのデ ータ信号 RDATAは、 DSP3で各種処理が行われた後、 DAC4でアナログ信号に変 換され、アンプ 5を介してスピーカ 6a, 6bから出力される。
[0017] 一方、 CPU10は図 3に示すタイミングでデータ信号 RDATAの読み取りを行うが、 このようにして読み取られ抽出されたデータ力 所定のコマンドでない場合は、 CPU 10はデータ信号 RDATA力 抽出したデータに対する処理は一切行わず、プロダラ ムに従って DSP3やその他の装置各部の制御を行う。
[0018] 次に、フラッシュメモリ 12に記憶されているファームウェアを書き換える処理につい て説明する。まず、ユーザは、新しいファームウェアが記録されているコンパクトディ スク 35を CDプレーヤ 30にセットする。この場合、ファームウェアは、通常のコンパクト ディスクの規格に従って記録され、そのサンプリングレートもコンパクトディスクの規格 に従っている。コンパクトディスク 35から読み取られたファームウェアのデータは、音 楽データの場合と同様にして、 DIR2によって I2Sバスに出力される。
[0019] ここで、コンパクトディスク 35に記録されるデータは、 1フレームを 4ビットずつ 8区間 に分けた場合に、各区間については同じ値になるように設定されている。例えば、転 送したい元のデータが 2進表示で（1001)の場合は、図 5に示すように、データ信号 DAの最初の 4ビットは（1111)となり、以下同様にして（0000)、（0000)、（1111)と なる。
[0020] 図 6に示す表 1は本実施形態における L ch (または R— ch)の 16ビットのデータが 取り得る値を示している。この表 1においては、各行が 1回に転送される 16ビットデー タを示している。表 1から分力るように、 4ビットずつに区切られた各区間内において は、 1もしくは 0の同じ値が書き込まれている。
[0021] 図 6の右側に示す表 2は表 1に対応するものであり、表 2の第 1列は L— ch (または R — ch)の 16ビットデータの値を 16進表示で示している。表 2の第 2列は 10進表示を 示し、第 3列は最上位ビットを符号ビットしたときの符号付きの 10進表示を示し、第 4 列は CPU10が読み取るデータを示している。ここで、第 3列の符号付きの 10進表示 は、デジタルオーディオデータの符号付きの振幅に対応している。また、第 4列は、 言い換えれば、 16ビットデータに埋め込まれたデータを示していることになる。
[0022] 以上のように、 CPU10は連続する 4ビットの区間内の適宜なタイミングにおいて 1ビ ットずつデータを抽出することにより、 L— chの 16ビットから 4ビットのデータ（0000) 〜（1111)を認識する。したがって、 L— ch、 R—chからなる 1フレームの 32ビットの データからは、 8ビットのデータを抽出して認識することになる。そして、このようにして 抽出したデータを解析することにより、コマンドとして認識したり、書き換え用のファー ムウェアのデータとして認識したりする。
[0023] 以上を要約すると、有効ビット長を 4区間に分け、各区間の中で 1回ずつデータ信 号 RDATAを読み取る。図 3の例では、ワードクロック LRCLKの立ち下がりから時間 て 1の後に 1回読み取り、その後、時間て 2遅延したタイミングでデータ信号 RDATA を 3回読み取る。この結果、 CPU 10はデータ信号 RDATAを 1フレームで 8回読み 取り、 8ビットのデータを抽出する。そして、抽出された 8ビットを解析して、ファームゥ エアの書き換え処理を行う。
[0024] ここで、ファームウェアの書き換え処理の一例を説明する。本実施形態においては 、例えば、図 13に示すようなフォーマットで一連の書き換えを指示する。この図に示 す例においては、まず、（1)「0x00」を 10サンプル以上続ける。（2)その後に「0x55 」をスタート識別子として配置し、 (3)続けて英数文字を示す 6バイトのデータを配置 する。各 1バイトの文字列のデータは、例えば「S」、「T」、「A」、「R」、「T」、「！」という 文字列にする。次に、（4)送信データ数を 2バイトで示すデータ、（5)予め決めた 2バ イトのコマンドを配置し、その後に（6)書き換え用のデータを続ける。最後に、（7) 2バ イトのチェックサムを付ける。
[0025] 以上のようなフォーマットによれば、（1)〜（3)をデータとして羅列すると、 00、 00、 00、 00、 00、 00、 00、 00、 00、 00、 55、「S」、「T」、「A」、「R」、「T」、「！」となる。 0 0というデータは曲の初めと終わりに発生し得るが、 55、「S」、「T」、「A」、「R」、「T」、 「！」という 56ビットのデータに完全に一致するデータが現れるのは、 1ビットに付き 1 Ζ2の確率であるから、 256分の一の確率となり、約 1Z72000兆でしか発生しない。 すなわち、書き換えコマンドを誤認識することはまずあり得ない。
[0026] また、（4)〜（7)にお 、ては、受信データのチェックサムの確認も行えるから、これも 含めて全てが一致する確率は、まずあり得ない。
以上のようにして、書き換えが指示されると、書き換え用のデータ（6)がフラッシュメ モリ 12に対して書き換えられる。なお、ファームウェアの書き換え時には、書換用のソ フトウェアがフラッシュメモリ 12力らメモリ 11に移されて実行される。
[0027] 次に、本実施形態においては発生するノイズについて考察する。上述したファーム ウェアの書き換え処理の最中においても、 DSP3にはデータ信号 RDATAが供給さ れるから、 DAC4,アンプ 5,スピーカ 6a, 6bによる発音処理が並行して行われる。こ の処理の対象になるのは、上述のようにファームウェア書換データであって音楽デー タではないから、発音される音はノイズとなる。し力しながら、本実施形態においては 発生されるノイズは以下のように小さ 、ものである。
[0028] 図 6に示すように、符号付き 10進数 (オーディオ信号の振幅に対応）の最大値と最 小値との差は、「8191」であり、 16進表示をすれば「1FFF」となる。この差を示すの に必要なビット数は 13ビットとなる。一方、 L ch、または R—chのデータはそれぞれ 16ビットで構成されているから、ノイズとなる成分の振幅は、全ビット数（16)に較べ 3 ビット少ないことが分かる。
[0029] そして、音楽データの最大振幅に対するノイズレベル（以下、単にノイズレベルと 、 う）は、 1区間のビット数 (以下、分周ビット数という）を Xとすると、
20水 log (0. 5(x_1)) dB
になるから、本実施形態の場合は、
20水 log (0. 53) dB
となり、すなわち、 18dBとなる。このように、比較的小さな音であり、ファームウェア を書き換えて 、る最中に、急に大きな信号力 Sスピーカに供給されると!/、う心配がな!ヽ 。また、ユーザが書き換えデータの記録されたコンパクトディスク 35を、間違って他の 再生機器で再生させた場合も、上記と同様にスピーカに大きな信号が供給される心 配がない。
[0030] 上述した実施形態においては、データ信号 RDATAを分周して読み取っているの で、 CPU10の動作が遅くても、充分に読み取り可能である。一般に DSPに比して C PUの動作クロックは遅いが、そのような場合であっても本実施形態は適用可能であ る。また、逆に動作クロックの早い CPU、 DSPでは、勿論より容易に実施することがで きる。
[0031] (その他の実施態様）
本発明は種々の態様で実施することができる。以下にその一例を示す。 1.分周ビット数の変更
上述した実施形態においては、分周ビット数は 4であった力 1区間を 8ビットとする 8ビット分周としてもよぐまた、 L— ch、 R—chの 16ビットデータを全て同じ値にする 1 6ビット分周を行っても良 ヽ。
[0032] 図 7に示す表 3、表 4は、 8ビット分周の場合を示しており、各々図 6に示す表 1、表 2 に対応している。表 4に示すように、符号付き 10進数 (オーディオ信号の振幅に対応 )の最大値と最小値との差は、「511」であり、 16進表示をすれば「1FF」となる。この 差を示すのに必要なビット数は 9ビットとなる。一方、 L— ch、または R— chのデータ はそれぞれ 16ビットで構成されているから、ノイズとなる成分の振幅は、オーディオ信 号に較べ 7ビット少ない。したがって、この例の場合のノイズレベルは、
20水 log (0. 57) dB
となり、すなわち、 42dBとなる。このように、非常に小さな音である。
[0033] 次に、図 8に示す表 5、表 6は、 16ビット分周の場合を示しており、各々図 6に示す 表 1、表 2に対応している。表 6に示すように、符号付き 10進数の最大値と最小値との 差は、わずか「1」であり、この差を示すのに必要なビット数は 1ビットで済む。この例の 場合のノイズレベルは、
20 * log (0. 515) dB
となり、すなわち、 90dBとなる。このように、ほとんど聞こえないほどに小さな音であ る。
[0034] また、図 7、図 8に示す例においては、上述した実施形態に較べて分周の効果が大 きいので、さらに、速度の遅い CPUを用いる場合に好適である。また、本発明の適用 は、 1フレームの片側チャネルのビット数は実施形態で示したものに限らない。 16ビッ ト、 24ビット、 32ビット、 64ビットなど種々のビット数に適用できる。また、片側チャネル の全ビット数における有効ビット長も任意のビットに適用可能であり、すなわち、片側 チャネルの全ビットが有効ビットであってもよ 、し、任意のビット数が有効ビットであつ てもよい。
[0035] 次に、上位ビットのビット数を増やすと、ノイズレベルが下がる効果があるので、この 点について説明する。ここでは、片側チャネルが 24ビットの場合を例にとって説明す る。
[0036] 図 9に示す表 7、表 8は、チャネルのビット数が 24ビットで分周ビット数が 4ビットの場 合を示しており、各々図 6に示す表 1、表 2に対応している。表 8に示すように、符号付 き 10進数の最大値と最小値との差は、「2097151」であり、この差を示すのに必要な ビット数は 21ビットとなる。この例の場合のノイズレベルは、 18dBである。
[0037] 一方、図 10に示す表 9、表 10は、図 9の表 7、表 8に対応するものである力 片側チヤ ネルの 24ビットから 4ビット分だけ抽出して読み取るようにしている。そして、データ信 号 RDATAの下位側は、 4ビットの区間で区切り、上位側は 12ビットの区間として!/、る 。このようにすると、表 10に示すように、符号付き 10進数の最大値と最小値との差は 、わずか「8191」となり、この差を示すのに必要なビット数は 13ビットで済む。この例 の場合のノイズレベルは、 66dBとなり、図 9に示す場合に比較して著しく低減され ることが分力ゝる。
[0038] また、ノイズ低減をさせるには、データ信号 RDATAの上位側のビットを使用しない
(初め力も 0にしておく）という手法も効果的である。上位より 1ビット使わなくすると、音 圧は元の最大振幅に対して 1Z2ずつ小さくなつてゆくが、これはノイズに対しても同 じだ力もである。図 11に上位から 1ビットずつ不使用にした場合のノイズの音圧レべ ルの減少度合い示す。
[0039] 2.音楽同時再生
上述した実施形態およびその他の態様においては、ファームウェアもしくは参照用 データ書換用の CDを用いて書き換えを行ったが、音楽等 (音楽や案内音声など)を 再生しながら、書き換えを行うこともできる。例えば、片側のチャネルが 16ビットの場 合に、下位 8ビットを書き換え用のデータとして用い、上位 8ビットは音楽再生用として 用いる。楽音を示す 16ビットのデータのうち、振幅に大きな影響を与えるのは上位側 であるから、下位ビットをデータ書き換え用として用いても、若干の音質劣化はあるも のの、人間の耳には音質劣化が感じないようにすることもできる。書き換え用に用いる 下位ビットのビット数によるが、適宜なビット数であれば問題はない。この場合、再生さ れる音楽が、なるべく最大振幅となるような楽曲であれば、その効果は大きい。
[0040] この場合のノイズについて考察すると、図 12の表 11に示すように、下位 8ビットがノ ィズ成分となる。ここで、図 12に示す表 11、表 12は、図 6の表 1、表 2に対応するもの である。この場合の符号付き 10進数の最大値と最小値との差は、「255」となり、この 差を示すのに必要なビット数は 8ビットとなる。したがって、 8ビット分のノイズが出るこ とになり、ファームウェア書き換えに使用した 8ビットと同じで、ノイズ低減効果はない 。なお、ノイズレベルは 48dBである。
[0041] 3.書換指示コマンドの態様
上述した実施形態における書換指示の方法は一例であり、他にも種々の方法があ る。例えば、図 14に示すコマンドまたはコマンド認識パターンは、音楽データではあ り得ない、最大値と最小値が交互に繰り返されるパターンを書換開始のコマンドとす る例である。図 15は、最大値が一定時間以上継続するパターンを書換開始のコマン ドとする例である。また、ミュート (0データ）を所定のパターンで配置し、ある決まった 間隔のミュートパターンが認識できたら書換認識パターンと判定してもよい。
[0042] 4.その他
(ィ）上述した実施形態においては、オーディオアンプについて本発明を適用したが 、これに限らず、 CDプレーヤ、 DVDプレーヤ、 MDプレーヤ、 HDD (ノヽードディスク )プレーヤ、メモリプレーヤなど種々のオーディオ機器 (電子機器）、あるいはオーディ ォ機器以外でも CPUを搭載する種々の電子機器に用いることができる。勿論、パー ソナルコンピュータにも本発明を適用することができる。
[0043] (口）上述した実施形態は、 SPDIF規格のデジタルオーディオ信号に対する処理を 行うものを対象にした力 本発明の適用においては、これ以外のフォーマットのデジ タル信号であっても構わない。要するに、所定のフォーマットの 1フレーム内の所定タ イミング位置にあるデータを抽出して書き換え処理を行うようにすればよい。また、ヮ 一ドクロック LRCLKの周波数が違っても良い。例えば、 44. 1kHzや 48kHzでもよ い。
[0044] (ハ）また、 CDや DVDなどの記録媒体力 読み取ったデータに限らず、例えば、所 定のケーブルやインターネットを介して供給されるデータでも本発明は適用可能であ る。すなわち、本願発明によるデジタル信号生成方法によって生成したデジタル信号 は、記録媒体を介さずに転送してもよい。
[0045] (二）図 6〜図 8に示すように、多様な分周形態が可能である力 例えば、 CDに複数 の分周形態のデータを記録しておき、 CPUの処理速度に応じたデータを選択して書 き換え処理を行うように構成してもよい。この場合においては、書換指示コマンドとし て、分周態様を示すデータを含ませておけば、 CPUは自己の速度に合致するコマン ドを検出したときに書き換えを開始することができる。デジタル信号力インターネットな どを介して供給される場合も上記と同様である。
[0046] (ホ）上述した実施形態にお!、ては、 DSPと CPUの二つが設けられ、 DSPがデジタ ルオーディォ信号 (所定フォーマットのデジタル信号)の処理を行う処理手段として機 能し、 CPUが装置各部を制御するとともに、デジタルオーディオ信号のフレームから 所定タイミング位置にあるデータを抽出する抽出手段と、抽出データを解析して書き 換えを行う書換手段として機能したが、 CPUが処理手段の機能を併せ持っても良く（ DSPを別途設けない態様でもよく）、また、抽出手段と書換手段とを別の回路等によ つて実現してもよ ヽ。
[0047] (へ） DIR2と CPU10との接続は、図 1に破線で示すようにスィッチ SWを介して接続 してもよい。この場合には、ファームウェアの書き換えを行うときだけ、スィッチ SWを オンにする。スィッチ SWのオンについては、操作者がスィッチ等を操作したときにォ ンとしてもよぐプログラムに基づくソフトウェア処理によりオンとしてもよい。
[0048] (ト）上述した各実施の形態においては、 1フレーム mビットで構成される所定フォーマ ットのデジタル信号にっ 、て、ビットクロック BCLKに基づ!/、て mビットのフォーマット のまま読み取ることもでき、また、 n分周された信号として読み取ることもできる。したが つて、デジタル信号を mビットのフォーマットのまま読み取って処理することと、 n分周 された信号としてデータを抽出してプログラムの書き換えを行うことを混在させることが できる。混在の態様によっては、時分割処理も可能であり、また、同時処理も可能で ある。この場合、 DSPによってビットクロック BCLKに基づいて mビットのフォーマット のまま読取を行い、かつ、読み取ったデータのうち所定のビット位置にあるものだけを 抽出すれば、 mビットの読み取りと分周した読み取りの双方の処理を DSPだけで行う ことができる。
[0049] (チ）図 1に示す実施形態においては、 CPU10が書き換えデータの抽出を行い、ま た、書き換え制御も CPU10が行ったが、 CPU10が抽出データを解析することにより 、 DSP3に対して書き換えコマンドを送り、書き換え処理については DSP3が行うよう に構成してもよい。さらに、 CPU10が抽出した抽出データを DSP3に全て転送するよ うにし、抽出データの解析とファームウェア（あるいはデータ）の書き換えを DSP3で 行うようにしてもよい。この場合においては、図 1に破線で示すように、 DSP3に接続 されたフラッシュメモリ 12に対して、 DSP3が書き換え処理を行う。また、図 1に破線で 示すように、 CPU10が抽出した抽出データをそのまま出力するように構成し、出力さ れた抽出データを他の CPU40が解析し、他の CPU40にお!/、てフラッシュメモリ 41 などに記憶されたファームウェアやデータを書き換えるように構成してもよ 、。
[0050] (リ）図 1に示す CPU10に代えて、フラッシュメモリや RAMなどが内蔵された CPUチ ップを用い、フラッシュメモリや RAM内のファームウェアやデータを書き換えるように 構成してちょい。
[0051] (ヌ）図 1に示す実施形態においては、 I2S規格を用いた力 本発明においてはこの 規格に限らず、その他の種々のフォーマットを適用することができる。
[0052] (ル) CPUの読み取りタイミングにつ 、ては、実施形態で示した態様には限らな!/、。
例えば、図 16 (ィ）に示すように、片側チャネルを 4区間に区切った場合 (より正確に 表現すれば、片側チャネルの有効ビットを 4区間に区切った場合）、各区間内で 1回 の読み取りタイミングが設定されればよいが、図 16 (口）に示すように 4区間における 区間 3, 4 (下位側 2ビットに相当）についてだけ読み取りタイミングを設定してもよい。 この場合の区間 3, 4は「0」または「1」のデータの連続が書き込まれるが、区間 1, 2 は任意のデータを書き込むことができる。また、図 16 (ハ）に示すように、各区間につ いて読み取りタイミングを設定しても、区間 1, 2で抽出したデータは採用せずに無視 し、区間 3, 4において読み取ったデータだけを抽出データとして採用してもよい。こ の場合においては、図 16 (口）の場合と同様に区間 1, 2は任意のデータを書き込む ことができる。
ここで、読み取りタイミングについて総括的にまとめると以下のとおりである。まず、 読み取りタイミングは、 1フレーム内の有効データ長を N個の区間に分けた場合の各 区間内に設定されるサンプリングポイントである（図 16 (ィ）の場合)。あるいは、図 16 (口）のように、読み取りタイミングは、 1フレーム内の有効データ長を N個の区間に分 けた場合の M個（Mは N未満）の区間内に設定されるサンプリングポイントである。ま た、図 16 (ハ）に示すように、読み取った抽出データのうち、特定のタイミングにあるも のを無視してコマンドなどの解析や書き換え処理を行ってもよい。

Claims

請求の範囲
[1] 装置各部を制御する CPUを有した電子機器にぉ 、て、
前記 CPUで使用されるファームウェアまたはデータの少なくとも 、ずれか一方が記 憶される記憶手段と、
所定のフォーマットのデジタル信号が入力される入力端子と、
前記入力端子から入力される前記デジタル信号に対して所定の処理を行う処理手 段と、
前記入力端子力 入力される前記デジタル信号の 1フレーム中の所定タイミング位 置にあるデータを抽出して抽出データとして出力する抽出手段と、
前記抽出データを解析し、この解析結果と前記抽出データに基づいて前記記憶手 段内のファームウェアまたはデータの少なくともいずれか一方を書き換える書換手段 と
を具備し、前記 CPUは少なくとも前記抽出手段として機能することを特徴とする電 子機器。
[2] 前記 CPUはさらに前記書換手段として機能することを特徴とする請求項 1記載の電 子機器。
[3] 前記 CPUは前記抽出手段として機能するとともに、前記処理手段に対して抽出デ ータを供給し、前記処理手段は前記書換手段の機能を兼ねることを特徴とする請求 項 1記載の電子機器。
[4] 前記抽出データを一時的に記憶するバッファ記憶手段を設け、前記書換手段は前 記バッファ記憶手段に記憶された抽出データを順次解析し、この解析結果と前記バ ッファ記憶手段内の抽出データに基づいて前記記憶手段内のファームウェアまたは データの少なくとも ヽずれか一方を書き換えることを特徴とする請求項 1から 3 、ずれ かに記載の電子機器。
[5] 前記所定タイミング位置は、 1フレーム内の有効データ長を N個の区間に分けた場 合の各区間内に設定されるサンプリングポイントであることを特徴とする請求項 1から 4 ヽずれかに記載の電子機器。
[6] 前記所定タイミング位置は、 1フレーム内の有効データ長を N個の区間に分けた場 合の M個（Mは N未満）の区間内に設定されるサンプリングポイントであることを特徴 とする請求項 1から 4 、ずれかに記載の電子機器。
[7] 前記書換手段は、前記抽出手段が抽出した抽出データのうち、特定のタイミングに あるものを無視して前記解析と前記書き換えを行うことを特徴とする請求項 1から 6い ずれかに記載の電子機器。
[8] 前記所定のフォーマットは、デジタルオーディオインターフェース規格であることを 特徴とする請求項 1から 7 ヽずれかに記載の電子機器。
[9] 1フレーム内の有効データ長を複数ビットからなる N個の区間に分け、前記各区間 については、元データの各ビット値に応じて、「1」データの連続または「0」データの 連続を配置することを特徴とするデジタル信号生成方法。
[10] 前記各区間は、等間隔であることを特徴とする請求項 9記載のデジタル信号生成方 法。
[11] 前記各区間には、長さが異なる区間が含まれていることを特徴とする請求項 9記載 のデジタル信号生成方法。
[12] 記憶したデジタル信号の少なくとも一部に、 1フレーム内の有効データ長を複数ビッ トからなる N個の区間に分け、前記各区間については、元データの各ビット値に応じ て、「 1」データの連続または「0」データの連続が配置されて!、ることを特徴とするデ ジタル信号記録媒体。
[13] 前記各区間は、等間隔であることを特徴とする請求項 12記載のデジタル信号記録 媒体。
[14] 前記各区間には、長さが異なる区間が含まれていることを特徴とする請求項 12記 載のデジタル信号記録媒体。
[15] 記憶したデジタル信号の少なくとも一部に、 1フレーム内の有効データ長を N個の 区間に分け、前記各区間については、元データの各ビット値に応じて、「1」データの 連続または「0」データの連続が配置されて!、るデジタル信号記録媒体からデジタル 信号を抽出する装置であって、 N個の区間内から 1ビットずつデータを抽出することに より、元データに対応する Nビットのデータを抽出して認識する手段を有することを特 徴とする信号処理装置。
[16] 前記装置は音楽再生用装置であることを特徴とする請求項 15記載の信号処理装 置。
[17] 元データは前記装置のためのファームウェアであることを特徴とする請求項 17記載 の信号処理装置。
PCT/JP2005/017044 2004-09-15 2005-09-15 電子機器、デジタル信号生成方法、デジタル信号記録媒体、および信号処理装置 WO2006030860A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
AT05783282T ATE533156T1 (de) 2004-09-15 2005-09-15 Unterabtastung der firmwareaktualisierungsdaten durch die cpu eines audiowiedergabegeräts während der wiedergabe des audiosignals.
CN2005800309620A CN101019104B (zh) 2004-09-15 2005-09-15 电子设备、数字信号产生方法、数字信号记录介质以及信号处理设备
EP05783282A EP1830267B1 (en) 2004-09-15 2005-09-15 Subsampling firmware update data by the CPU in an audioplayer while reproducing the audio signal.
US11/663,008 US8121713B2 (en) 2004-09-15 2005-09-15 Electronic apparatus, method for generating digital signal, digital signal recording medium, and signal processing apparatus

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004268249A JP2006085339A (ja) 2004-09-15 2004-09-15 デジタル信号生成方法、デジタル信号記録媒体
JP2004-268249 2004-09-15
JP2004268248A JP4529605B2 (ja) 2004-09-15 2004-09-15 電子機器
JP2004-268248 2004-09-15

Publications (1)

Publication Number Publication Date
WO2006030860A1 true WO2006030860A1 (ja) 2006-03-23

Family

ID=36060110

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/017044 WO2006030860A1 (ja) 2004-09-15 2005-09-15 電子機器、デジタル信号生成方法、デジタル信号記録媒体、および信号処理装置

Country Status (4)

Country Link
US (1) US8121713B2 (ja)
EP (2) EP1830267B1 (ja)
AT (1) ATE533156T1 (ja)
WO (1) WO2006030860A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2672393A1 (en) * 2012-06-04 2013-12-11 Dialog Semiconductor B.V. Circuit and methods to use an audio interface to program a device within an audio stream
US10447910B2 (en) * 2016-08-04 2019-10-15 International Business Machines Corporation Camera notification and filtering of content for restricted sites

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0721615A (ja) * 1993-07-05 1995-01-24 Sony Corp 光デイスク装置
JP2002149428A (ja) 2000-11-13 2002-05-24 Yamaha Corp オーディオ信号処理装置およびオーディオ信号処理装置の内部データ書き換え方法
JP2003036650A (ja) * 2001-07-23 2003-02-07 Sony Corp ディスク記録再生装置
JP2003091428A (ja) * 2001-09-14 2003-03-28 Accuphase Laboratory Inc プログラム更新機能を備えた電子機器、及び同電子機器のプログラム更新方式
JP2004164006A (ja) * 2002-11-08 2004-06-10 Fuji Photo Film Co Ltd 電子機器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000276387A (ja) * 1999-03-23 2000-10-06 Toshiba Corp メタデータ登録方法および装置、データサーバ装置、並びにメタデータ登録用プログラムを記憶した記憶媒体
JP3659321B2 (ja) * 2000-06-29 2005-06-15 インターナショナル・ビジネス・マシーンズ・コーポレーション 電子透かし方法およびそのシステム
US7483979B1 (en) * 2001-01-16 2009-01-27 International Business Machines Corporation Method and system for virtualizing metadata between disparate systems
JP3521904B2 (ja) * 2002-08-22 2004-04-26 日本電気株式会社 イーサネット（ｒ）におけるフレーム転送方法及びノード
JP2004235739A (ja) * 2003-01-28 2004-08-19 Sony Corp 情報処理装置、および情報処理方法、並びにコンピュータ・プログラム
US7957263B2 (en) * 2003-09-08 2011-06-07 Qualcomm Corporation Method and apparatus for acknowledging reverse link transmissions in a communications system

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0721615A (ja) * 1993-07-05 1995-01-24 Sony Corp 光デイスク装置
JP2002149428A (ja) 2000-11-13 2002-05-24 Yamaha Corp オーディオ信号処理装置およびオーディオ信号処理装置の内部データ書き換え方法
JP2003036650A (ja) * 2001-07-23 2003-02-07 Sony Corp ディスク記録再生装置
JP2003091428A (ja) * 2001-09-14 2003-03-28 Accuphase Laboratory Inc プログラム更新機能を備えた電子機器、及び同電子機器のプログラム更新方式
JP2004164006A (ja) * 2002-11-08 2004-06-10 Fuji Photo Film Co Ltd 電子機器

Also Published As

Publication number Publication date
US8121713B2 (en) 2012-02-21
EP2400495B1 (en) 2015-06-03
EP2400495A1 (en) 2011-12-28
EP1830267A1 (en) 2007-09-05
ATE533156T1 (de) 2011-11-15
US20080005540A1 (en) 2008-01-03
EP1830267A4 (en) 2009-07-29
EP1830267B1 (en) 2011-11-09

Similar Documents

Publication Publication Date Title
JP2003316356A (ja) デジタルオーディオデータに演奏データを重畳し、またはデジタルオーディオデータから演奏データを抽出する方法および装置
JP4839605B2 (ja) 電子機器
CN1131471A (zh) 音响重放装置
JP4487632B2 (ja) 演奏練習装置および演奏練習用コンピュータプログラム
WO2006030860A1 (ja) 電子機器、デジタル信号生成方法、デジタル信号記録媒体、および信号処理装置
JP4529605B2 (ja) 電子機器
JP2005044409A (ja) 情報再生装置、情報再生方法および情報再生プログラム
JP4655164B2 (ja) 電子機器
JP4609599B2 (ja) 電子機器
JP4697346B2 (ja) 再生装置
EP3709290B1 (en) Acoustic device and acoustic control program
US7385129B2 (en) Music reproducing system
JP2006085339A (ja) デジタル信号生成方法、デジタル信号記録媒体
TWI392983B (zh) 利用音調的自動控制方法及其裝置
JP2007257771A (ja) 再生装置、再生方法、プログラム及び記録媒体
CN103594105A (zh) 一种使用cd光碟在自动演奏钢琴上进行演奏的方法
KR100447371B1 (ko) 녹음 비교 기능을 갖는 어학 학습 장치 및 이를 이용한어학학습 방법
US8095696B2 (en) Control method for rewriting firmware on an electronic device
JP4120979B2 (ja) 波形再生装置
JPH03196191A (ja) 演奏情報処理装置
JP3363667B2 (ja) カラオケ装置
JP2709965B2 (ja) Ｂｇｍ再生に用いる音楽伝送再生システム
JP3235557B2 (ja) 波形再生装置、波形録音再生装置、波形出力回路、波形入出力回路、波形再生方法および波形録音再生方法
JP2004085610A (ja) 音声データと演奏データの同期再生を行うための装置および方法
JPH0119160B2 (ja)

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KM KP KR KZ LC LK LR LS LT LU LV LY MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2005783282

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 11663008

Country of ref document: US

Ref document number: 200580030962.0

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

WWP Wipo information: published in national office

Ref document number: 2005783282

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 11663008

Country of ref document: US