JP4609599B2

JP4609599B2 - 電子機器

Info

Publication number: JP4609599B2
Application number: JP2010101076A
Authority: JP
Inventors: 秋弘村松; 明彦須山
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 2010-04-26
Filing date: 2010-04-26
Publication date: 2011-01-12
Anticipated expiration: 2024-09-15
Also published as: JP2010218567A

Description

本発明は、ファームウエア等を書き換える際に用いて好適な電子機器に関する。

アンプやＤＶＤプレーヤなどのオーディオ装置には、プログラムに基づいて動作するＣＰＵが組み込まれている。このプログラムのうちハードウエアとソフトウエアの中間的位置づけにあるものを、一般にファームウエアと呼ぶ。このファームウエアをフラッシュメモリなどに記憶させておけば、後から機能の追加や不具合の修正を行うことが可能になる。

特許文献１には、ファームウエアを書き換えるに際してアップグレードモードに切り替えてから、デジタルオーディオ信号用の入力端子やその他の端子からファームウエア書き換え用のデータを入力し、このデータをメモリの再生処理プログラム領域に適宜上書きすることによってアップグレードを行う装置が記載されている。

特開２００２−１４９４２８号公報

特許文献１に記載される装置にあっては、ファームウエア書き換え用のデータは、オーディオ信号とはフォーマットが異なるので大きな雑音が再生されるおそれがあり、書き換え用のデータを処理している間は、雑音が再生されないように、モードを切り替える必要があった。

一方、ＲＳ２３２Ｃ等の端子を使ってオーディオ信号とは別系統で処理を行うという装置もあるが、処理速度が遅いという問題があり、また、高速化（同期シリアル化等）するには高価な専用の書き込み機器が必要になるという問題があった。

本発明は、上述した事情に鑑みてなされたものであり、高価な高速の電子回路を使うことなく、かつ、プログラム等の書き換え中に大きな雑音が発生しない電子機器を提供することを目的としている。

上述した問題を解決するため、この発明においては、装置各部を制御するＣＰＵを有した電子機器において、前記ＣＰＵで使用されるファームウエアまたはデータの少なくともいずれか一方が記憶される記憶手段と、所定のフォーマットのデジタル信号が入力される入力端子と、前記入力端子から入力される前記デジタル信号に対して所定の処理を行う処理手段と、前記デジタル信号の１フレームを規定するクロック信号に応じてパルスを発生するパルス発生手段と、前記パルス発生手段が発生したパルスが入力され、入力されたパルスを遅延させて出力する遅延手段と、前記入力端子から入力される前記デジタル信号の１フレーム中の所定タイミング位置にあるデータを、前記遅延手段から出力されるパルスを契機に抽出して抽出データとして出力する抽出手段と、前記抽出データを解析し、この解析結果と前記抽出データに基づいて前記記憶手段内のファームウエアまたはデータの少なくともいずれか一方を書き換える書換手段とを具備し、前記ＣＰＵは少なくとも前記抽出手段として機能することを特徴とする。
別の態様としては、前記遅延手段は、前記１フレームの時間内において、遅延されたパルスを遅延させる処理を複数回行い、パルスの遅延が行われる毎に遅延されたパルスを出力し、前記抽出手段は、前記遅延手段から出力されるパルス毎に該パルスを契機に前記データを抽出して抽出データとして出力すること特徴とする。

処理手段が扱う所定のフォーマットのデジタル信号の１フレーム中の所定タイミングのデータを抽出し、抽出データを解析して書き換えを行うようにしているので、通常処理のフォーマットと同じフォーマットで書き換え用のプログラムや書き換えコマンドを供給することができる。
また、各フレームの所定のタイミングのデータを抽出するために、抽出のためのサンプリングレートは元のデジタル信号のサンプリングレートに比較して低速とすることができるから、抽出手段や処理手段の処理速度が遅くても充分に対応することができる。これは、抽出手段や処理手段に速度の遅いＣＰＵを用いた場合に特に好適である。しかも、処理速度は、元のデジタル信号を分周する程度の処理と同様になるので、書き換え全体に要する時間が極端に遅くなることはなく、実用上充分なスピードを得ることができる。

本実施形態の構成を示すブロック図である。同実施形態におけるＩ２Ｓバスに含まれる信号を示す波形図である。同実施形態においてデジタルオーディオ信号からデータを抽出する場合のタイミングを示すタイミングチャートである。同実施形態においては、データ抽出タイミングをハードウエアで抽出する場合の回路例を示すブロック図である。同実施形態においてデジタルオーディオ信号のフォーマットに書き換え用のデータを埋め込む場合の処理方法を示す説明図である。同実施形態において４ビット分周を行う場合のフレームの内容を示す対応表である。同実施形態において８ビット分周を行う場合のフレームの内容を示す対応表である。同実施形態において１６ビット分周を行う場合のフレームの内容を示す対応表である。同実施形態において１フレームが２４ビットの場合の分周の一態様におけるフレームの内容を示す対応表である。同実施形態において１フレームが２４ビットの場合の分周の一態様におけるフレームの内容を示す対応表である。上位ビットを使用しない場合の雑音レベルの減少状態を示す図表である。１フレームにおいて、オーディオ信号と書き換え用のデータとを混在させる場合の各フレームの内容を示す対応表である。書換指示コマンドの他の例を示す図表である。書換指示コマンド認識の他の例を示す波形図である。書換指示コマンド認識の他の例を示す波形図である。読み取りタイミングの他の例を示すタイミングチャートである。

（実施形態の構成）
以下、本発明の実施の形態について説明する。図１は、本実施形態の構成を示すブロック図である。図において、１は入力端子であり、デジタルオーディオインターフェース規格の一つであるＳＰＤＩＦ（Sony/Philips Digital Interface Format）規格のデジタルオーディオ信号ＤＡＳが入力される。本実施形態の場合は、ＣＤプレーヤ３０がコンパクトディスク３５を再生処理して、ＳＰＤＩＦの規格に従ったデジタルオーディオ信号ＤＡＳを入力端子１に供給する。
デジタルオーディオ信号ＤＡＳはデジタルインターフェースレシーバ（以下、ＤＩＲと略称する）２によってＩ２Ｓバス(The Inter-IC Sound Bus)に適合した信号等に変換される。Ｉ２Ｓバスは、一般に２ＣＨ(ステレオ)の音声サンプリングデジタルデータの送受信に使用されている規格であり、このバスに含まれる信号には、図２に示すように、フレームを規定するワードクロックＬＲＣＬＫ（図２（イ））、各ビットのタイミングを示すビットクロックＢＣＬＫ（図２（ロ））、転送されるデータの内容を示すデータ信号ＲＤＡＴＡ（図２（ハ））がある。ワードクロックＬＲＣＬＫは、図２（イ）に示すように、Ｌレベルの期間がＬ−ｃｈ（左チャネル）を示し、Ｈレベルの期間がＲ−ｃｈ（右チャネル）を示す。なお、実際のＩ２Ｓ規格においては、図２（ニ）に示すように、データ信号ＲＤＡＴＡはワードクロックＬＲＣＬＫの立ち下がりから１ビットずれるように規定されているが、理解の簡単化のために、図２（ハ）に示すようにビットのずれがないものとして説明を行う。
また、Ｉ２Ｓバス規格においては、１フレームのデータ長は規定されておらず、任意であるが、本実施形態においては６４ビットとしている。そして、本実施形態においては、片側チャネル３２ビットのうちデータの内容を示す有効ビットは１６ビットであり、その他のビットは制御用のデータや空き（予備）ビットとなっているが、説明の簡単化のために、以下においては、片側チャネル１６ビットし、その全ビットが有効ビットであるとする（図３参照）。

Ｉ２Ｓバスの各信号はデジタルシグナルプロセッサ（以下、ＤＳＰという）３に供給され、ここでビットクロックＢＣＬＫの立ち上がりタイミングにおいてデータ信号ＲＤＡＴＡが読み取られる。読み取られたデータ信号ＲＤＡＴＡは、各チャネルについてデコード処理や音場付与処理などが行われた後、ＤＡＣ４によってアナログ信号に変換される。ＤＡＣ４から出力される左右のチャネルのアナログ信号はアンプ５によって増幅され、左右のスピーカ６ａ，６ｂから放音される。

次に、１０は装置各部を制御するＣＰＵであり、メモリ１１およびフラッシュメモリ１２に記憶されたプログラムに従って動作する。この実施形態の場合、フラッシュメモリ１２にはファームウエア、ＣＰＵ１０が参照するデータ、ＯＳ（オペレーティングシステム）、アプリケーションプログラムなどが記憶されており、メモリ１１はＣＰＵ１０のワークエリアなどに使用される。また、ＣＰＵ１０には、ＤＩＲ２からワードクロックＬＲＣＬＫとデータ信号ＲＤＡＴＡが供給されるようになっている。

ここで、ＣＰＵ１０はデータ信号ＲＤＡＴＡに対して次のような読み取りを行うようになっている。すなわち、図３に示すように、ワードクロックＬＲＣＬＫの立ち下がり、および立ち上がりから、時間τ１遅延したタイミングでデータ信号ＲＤＡＴＡを読み取り、その後、時間τ２遅延したタイミングでデータ信号ＲＤＡＴＡを３回読み取る。この例の場合、時間τ１は１フレームの約１／８の時間に設定され、時間τ２は１フレームの１／４に設定されている。この結果、図３に示すように、ＣＰＵ１０はデータ信号ＲＤＡＴＡをＬ−ｃｈ、Ｒ−ｃｈについて４回ずつ、すなわち、１フレームで８回読み取ることになる。すなわち、本来１フレームあたり３２ビットのレートで転送されるデータを、４分周した速さで読み取る。言い換えれば、４ビットずつ区切られた各区間に対して１回ずつ読み取りを行うようになっている。なお、図３においては、Ｌ−ｃｈの場合を示したが、Ｒ−ｃｈの場合も同様の読み取りが行われる。

上記読み取り処理における時間τ１，τ２は、ＣＰＵ１０のソフトウエア処理によって作っても良く、また、図４に示すようにハードウエアで遅延時間を設定してもよい。図４に示す２０はワードクロックＬＲＣＬＫの立ち下がり、もしくは立ち上がりにおいてパルスを発生するパルス発生器であり、２１は遅延時間がτ１に設定されたディレイ、２２〜２４はそれぞれ遅延時間がτ２に設定されたディレイである。図４に示す回路からは、ワードクロックＬＲＣＬＫの立ち下がり（または立ち上がり）から時間τ１後にパルスが出力され、その後は時間τ２が経過する毎に３回にわたってパルスが出力される。これらのパルスをデータ信号ＲＤＡＴＡの読み取りパルスとして用いる。
ここで、ＣＰＵ１０の読み取りタイミング（サンプリングポイント）について他の例を説明する。本実施形態のように有効ビット長（図３の場合は、１６ビット）を４つに区切った場合は、各区間の中において設定されればどのようなタイミングでもよい。例えば、図３に示すタイミングＴ１のようにビットとビットの間のタイミングでもよい。これは各区間においては、「０」データの連続、あるいは「１」データの連続が配置されるため、ビットの区切りの影響を受けないからであるが、データの配置についての詳細は後述する。
また、図４に示す回路のように各区間における読み取りタイミングが、正確な４分周に設定されなくてもよい。例えば、図３に示すタイミングＴ１〜Ｔ４のようにその間隔がバラバラであってもよい。したがって、読み取りタイミングの作り方としては、例えば、ビットクロックＢＣＬＫを使って、各区間内に入るタイミングを作っても良い。すなわち、フレームの開始から２ビットクロックＢＣＬＫ目で読み取り、その後は４ビットクロックＢＣＬＫの間隔で読み取るようにしてもよいし、間隔はバラバラでも読み取りタイミングが各区間の中に設定されるようにビットクロックＢＣＬＫを用いて読み取りタイミングを設定してもよい。勿論、ビットクロックＢＣＬＫを用いずに、各区間内に読み取りタイミングを設定するように構成することもできる。

（実施形態の動作）
次に、上記構成によるこの実施形態の動作について説明する。まず、音楽データが収録されたコンパクトディスク３５を再生する場合には、ユーザはＣＤプレーヤにコンパクトディスク３５をセットして再生指示を与える。この結果、ＣＤプレーヤ３０からはデジタルオーディオ信号が出力され、このデジタルオーディオ信号が端子１を介してＤＩＲ２に供給され、ＤＩＲ２においてＩ２Ｓバスの信号に変換される。そして、Ｉ２Ｓバスのデータ信号ＲＤＡＴＡは、ＤＳＰ３で各種処理が行われた後、ＤＡＣ４でアナログ信号に変換され、アンプ５を介してスピーカ６ａ，６ｂから出力される。

一方、ＣＰＵ１０は図３に示すタイミングでデータ信号ＲＤＡＴＡの読み取りを行うが、このようにして読み取られ抽出されたデータが、所定のコマンドでない場合は、ＣＰＵ１０はデータ信号ＲＤＡＴＡから抽出したデータに対する処理は一切行わず、プログラムに従ってＤＳＰ３やその他の装置各部の制御を行う。

次に、フラッシュメモリ１２に記憶されているファームウエアを書き換える処理について説明する。まず、ユーザは、新しいファームウエアが記録されているコンパクトディスク３５をＣＤプレーヤ３０にセットする。この場合、ファームウエアは、通常のコンパクトディスクの規格に従って記録され、そのサンプリングレートもコンパクトディスクの規格に従っている。コンパクトディスク３５から読み取られたファームウエアのデータは、音楽データの場合と同様にして、ＤＩＲ２によってＩ２Ｓバスに出力される。

ここで、コンパクトディスク３５に記録されるデータは、１フレームを４ビットずつ８区間に分けた場合に、各区間については同じ値になるように設定されている。例えば、転送したい元のデータが２進表示で（１００１）の場合は、図５に示すように、データ信号ＤＡの最初の４ビットは（１１１１）となり、以下同様にして（００００）、（００００）、（１１１１）となる。

図６に示す表１は本実施形態におけるＬ−ｃｈ（またはＲ−ｃｈ）の１６ビットのデータが取り得る値を示している。この表１においては、各行が１回に転送される１６ビットデータを示している。表１から分かるように、４ビットずつに区切られた各区間内においては、１もしくは０の同じ値が書き込まれている。

図６の右側に示す表２は表１に対応するものであり、表２の第１列はＬ−ｃｈ（またはＲ−ｃｈ）の１６ビットデータの値を１６進表示で示している。表２の第２列は１０進表示を示し、第３列は最上位ビットを符号ビットしたときの符号付きの１０進表示を示し、第４列はＣＰＵ１０が読み取るデータを示している。ここで、第３列の符号付きの１０進表示は、デジタルオーディオデータの符号付きの振幅に対応している。また、第４列は、言い換えれば、１６ビットデータに埋め込まれたデータを示していることになる。

以上のように、ＣＰＵ１０は連続する４ビットの区間内の適宜なタイミングにおいて１ビットずつデータを抽出することにより、Ｌ−ｃｈの１６ビットから４ビットのデータ（００００）〜（１１１１）を認識する。したがって、Ｌ−ｃｈ、Ｒ−ｃｈからなる１フレームの３２ビットのデータからは、８ビットのデータを抽出して認識することになる。そして、このようにして抽出したデータを解析することにより、コマンドとして認識したり、書き換え用のファームウエアのデータとして認識したりする。

ここで、ファームウエアの書き換え処理の一例を説明する。本実施形態においては、例えば、図１３に示すようなフォーマットで一連の書き換えを指示する。この図に示す例においては、まず、（１）「０ｘ００」を１０サンプル以上続ける。（２）その後に「０ｘ５５」をスタート識別子として配置し、（３）続けて英数文字を示す６バイトのデータを配置する。各１バイトの文字列のデータは、例えば「Ｓ」、「Ｔ」、「Ａ」、「Ｒ」、「Ｔ」、「！」という文字列にする。次に、（４）送信データ数を２バイトで示すデータ、（５）予め決めた２バイトのコマンドを配置し、その後に（６）書き換え用のデータを続ける。最後に、（７）２バイトのチェックサムを付ける。

以上のようなフォーマットによれば、（１）〜（３）をデータとして羅列すると、００、００、００、００、００、００、００、００、００、００、５５、「Ｓ」、「Ｔ」、「Ａ」、「Ｒ」、「Ｔ」、「！」となる。００というデータは曲の初めと終わりに発生し得るが、５５、「Ｓ」、「Ｔ」、「Ａ」、「Ｒ」、「Ｔ」、「！」という５６ビットのデータに完全に一致するデータが現れるのは、１ビットに付き１／２の確率であるから、２⁵⁶分の一の確率となり、約１／７２０００兆でしか発生しない。すなわち、書き換えコマンドを誤認識することはまずあり得ない。

また、（４）〜（７）においては、受信データのチェックサムの確認も行えるから、これも含めて全てが一致する確率は、まずあり得ない。
以上のようにして、書き換えが指示されると、書き換え用のデータ（６）がフラッシュメモリ１２に対して書き換えられる。なお、ファームウエアの書き換え時には、書換用のソフトウエアがフラッシュメモリ１２からメモリ１１に移されて実行される。

次に、本実施形態においては発生するノイズについて考察する。上述したファームウエアの書き換え処理の最中においても、ＤＳＰ３にはデータ信号ＲＤＡＴＡが供給されるから、ＤＡＣ４，アンプ５，スピーカ６ａ，６ｂによる発音処理が並行して行われる。この処理の対象になるのは、上述のようにファームウエア書換データであって音楽データではないから、発音される音はノイズとなる。しかしながら、本実施形態においては発生されるノイズは以下のように小さいものである。

図６に示すように、符号付き１０進数（オーディオ信号の振幅に対応）の最大値と最小値との差は、「８１９１」であり、１６進表示をすれば「１ＦＦＦ」となる。この差を示すのに必要なビット数は１３ビットとなる。一方、Ｌ−ｃｈ、またはＲ−ｃｈのデータはそれぞれ１６ビットで構成されているから、ノイズとなる成分の振幅は、全ビット数（１６）に較べ３ビット少ないことが分かる。

そして、音楽データの最大振幅に対するノイズレベル（以下、単にノイズレベルという）は、１区間のビット数（以下、分周ビット数という）をｘとすると、
２０＊ｌｏｇ（０．５^(x-1)）ｄＢ
になるから、本実施形態の場合は、
２０＊ｌｏｇ（０．５³）ｄＢ
となり、すなわち、−１８ｄＢとなる。このように、比較的小さな音であり、ファームウエアを書き換えている最中に、急に大きな信号がスピーカに供給されるという心配がない。また、ユーザが書き換えデータの記録されたコンパクトディスク３５を、間違って他の再生機器で再生させた場合も、上記と同様にスピーカに大きな信号が供給される心配がない。

上述した実施形態においては、データ信号ＲＤＡＴＡを分周して読み取っているので、ＣＰＵ１０の動作が遅くても、充分に読み取り可能である。一般にＤＳＰに比してＣＰＵの動作クロックは遅いが、そのような場合であっても本実施形態は適用可能である。また、逆に動作クロックの早いＣＰＵ、ＤＳＰでは、勿論より容易に実施することができる。

（その他の実施態様）
本発明は種々の態様で実施することができる。以下にその一例を示す。
１．分周ビット数の変更
上述した実施形態においては、分周ビット数は４であったが、１区間を８ビットとする８ビット分周としてもよく、また、Ｌ−ｃｈ、Ｒ−ｃｈの１６ビットデータを全て同じ値にする１６ビット分周を行っても良い。

図７に示す表３、表４は、８ビット分周の場合を示しており、各々図６に示す表１、表２に対応している。表４に示すように、符号付き１０進数（オーディオ信号の振幅に対応）の最大値と最小値との差は、「５１１」であり、１６進表示をすれば「１ＦＦ」となる。この差を示すのに必要なビット数は９ビットとなる。一方、Ｌ−ｃｈ、またはＲ−ｃｈのデータはそれぞれ１６ビットで構成されているから、ノイズとなる成分の振幅は、オーディオ信号に較べ７ビット少ない。したがって、この例の場合のノイズレベルは、
２０＊ｌｏｇ（０．５⁷）ｄＢ
となり、すなわち、−４２ｄＢとなる。このように、非常に小さな音である。

次に、図８に示す表５、表６は、１６ビット分周の場合を示しており、各々図６に示す表１、表２に対応している。表６に示すように、符号付き１０進数の最大値と最小値との差は、わずか「１」であり、この差を示すのに必要なビット数は１ビットで済む。この例の場合のノイズレベルは、
２０＊ｌｏｇ（０．５¹⁵）ｄＢ
となり、すなわち、−９０ｄＢとなる。このように、ほとんど聞こえないほどに小さな音である。

また、図７、図８に示す例においては、上述した実施形態に較べて分周の効果が大きいので、さらに、速度の遅いＣＰＵを用いる場合に好適である。また、本発明の適用は、１フレームの片側チャネルのビット数は実施形態で示したものに限らない。１６ビット、２４ビット、３２ビット、６４ビットなど種々のビット数に適用できる。また、片側チャネルの全ビット数における有効ビット長も任意のビットに適用可能であり、すなわち、片側チャネルの全ビットが有効ビットであってもよいし、任意のビット数が有効ビットであってもよい。

次に、上位ビットのビット数を増やすと、ノイズレベルが下がる効果があるので、この点について説明する。ここでは、片側チャネルが２４ビットの場合を例にとって説明する。

図９に示す表７、表８は、チャネルのビット数が２４ビットで分周ビット数が４ビットの場合を示しており、各々図６に示す表１、表２に対応している。表８に示すように、符号付き１０進数の最大値と最小値との差は、「２０９７１５１」であり、この差を示すのに必要なビット数は２１ビットとなる。この例の場合のノイズレベルは、−１８ｄＢである。

一方、図１０に示す表９、表１０は、図９の表７、表８に対応するものであるが、片側チャネルの２４ビットから４ビット分だけ抽出して読み取るようにしている。そして、データ信号ＲＤＡＴＡの下位側は、４ビットの区間で区切り、上位側は１２ビットの区間としている。このようにすると、表１０に示すように、符号付き１０進数の最大値と最小値との差は、わずか「８１９１」となり、この差を示すのに必要なビット数は１３ビットで済む。この例の場合のノイズレベルは、−６６ｄＢとなり、図９に示す場合に比較して著しく低減されることが分かる。

また、ノイズ低減をさせるには、データ信号ＲＤＡＴＡの上位側のビットを使用しない（初めから０にしておく）という手法も効果的である。上位より１ビット使わなくすると、音圧は元の最大振幅に対して１／２ずつ小さくなってゆくが、これはノイズに対しても同じだからである。図１１に上位から１ビットずつ不使用にした場合のノイズの音圧レベルの減少度合い示す。

２．音楽同時再生
上述した実施形態およびその他の態様においては、ファームウエアもしくは参照用データ書換用のＣＤを用いて書き換えを行ったが、音楽等（音楽や案内音声など）を再生しながら、書き換えを行うこともできる。例えば、片側のチャネルが１６ビットの場合に、下位８ビットを書き換え用のデータとして用い、上位８ビットは音楽再生用として用いる。楽音を示す１６ビットのデータのうち、振幅に大きな影響を与えるのは上位側であるから、下位ビットをデータ書き換え用として用いても、若干の音質劣化はあるものの、人間の耳には音質劣化が感じないようにすることもできる。書き換え用に用いる下位ビットのビット数によるが、適宜なビット数であれば問題はない。この場合、再生される音楽が、なるべく最大振幅となるような楽曲であれば、その効果は大きい。

この場合のノイズについて考察すると、図１２の表１１に示すように、下位８ビットがノイズ成分となる。ここで、図１２に示す表１１、表１２は、図６の表１、表２に対応するものである。この場合の符号付き１０進数の最大値と最小値との差は、「２５５」となり、この差を示すのに必要なビット数は８ビットとなる。したがって、８ビット分のノイズが出ることになり、ファームウエア書き換えに使用した８ビットと同じで、ノイズ低減効果はない。なお、ノイズレベルは−４８ｄＢである。

３．書換指示コマンドの態様
上述した実施形態における書換指示の方法は一例であり、他にも種々の方法がある。例えば、図１４に示すコマンドまたはコマンド認識パターンは、音楽データではあり得ない、最大値と最小値が交互に繰り返されるパターンを書換開始のコマンドとする例である。図１５は、最大値が一定時間以上継続するパターンを書換開始のコマンドとする例である。また、ミュート（０データ）を所定のパターンで配置し、ある決まった間隔のミュートパターンが認識できたら書換認識パターンと判定してもよい。

４．その他
（イ）上述した実施形態においては、オーディオアンプについて本発明を適用したが、これに限らず、ＣＤプレーヤ、ＤＶＤプレーヤ、ＭＤプレーヤ、ＨＤＤ（ハードディスク）プレーヤ、メモリプレーヤなど種々のオーディオ機器（電子機器）、あるいはオーディオ機器以外でもＣＰＵを搭載する種々の電子機器に用いることができる。勿論、パーソナルコンピュータにも本発明を適用することができる。

（ロ）上述した実施形態は、ＳＰＤＩＦ規格のデジタルオーディオ信号に対する処理を行うものを対象にしたが、本発明の適用においては、これ以外のフォーマットのデジタル信号であっても構わない。要するに、所定のフォーマットの１フレーム内の所定タイミング位置にあるデータを抽出して書き換え処理を行うようにすればよい。また、ワードクロックＬＲＣＬＫの周波数が違っても良い。例えば、４４．１ｋＨｚや４８ｋＨｚでもよい。

（ハ）また、ＣＤやＤＶＤなどの記録媒体から読み取ったデータに限らず、例えば、所定のケーブルやインターネットを介して供給されるデータでも本発明は適用可能である。

（ニ）図６〜図８に示すように、多様な分周形態が可能であるが、例えば、ＣＤに複数の分周形態のデータを記録しておき、ＣＰＵの処理速度に応じたデータを選択して書き換え処理を行うように構成してもよい。この場合においては、書換指示コマンドとして、分周態様を示すデータを含ませておけば、ＣＰＵは自己の速度に合致するコマンドを検出したときに書き換えを開始することができる。デジタル信号がインターネットなどを介して供給される場合も上記と同様である。

（ホ）上述した実施形態においては、ＤＳＰとＣＰＵの二つが設けられ、ＤＳＰがデジタルオーディオ信号（所定フォーマットのデジタル信号）の処理を行う処理手段として機能し、ＣＰＵが装置各部を制御するとともに、デジタルオーディオ信号のフレームから所定タイミング位置にあるデータを抽出する抽出手段と、抽出データを解析して書き換えを行う書換手段として機能したが、ＣＰＵが処理手段の機能を併せ持っても良く（ＤＳＰを別途設けない態様でもよく）、また、抽出手段と書換手段とを別の回路等によって実現してもよい。

（ヘ）ＤＩＲ２とＣＰＵ１０との接続は、図１に破線で示すようにスイッチＳＷを介して接続してもよい。この場合には、ファームウエアの書き換えを行うときだけ、スイッチＳＷをオンにする。スイッチＳＷのオンについては、操作者がスイッチ等を操作したときにオンとしてもよく、プログラムに基づくソフトウエア処理によりオンとしてもよい。

（ト）上述した各実施の形態においては、１フレームｍビットで構成される所定フォーマットのデジタル信号について、ビットクロックＢＣＬＫに基づいてｍビットのフォーマットのまま読み取ることもでき、また、ｎ分周された信号として読み取ることもできる。したがって、デジタル信号をｍビットのフォーマットのまま読み取って処理することと、ｎ分周された信号としてデータを抽出してプログラムの書き換えを行うことを混在させることができる。混在の態様によっては、時分割処理も可能であり、また、同時処理も可能である。この場合、ＤＳＰによってビットクロックＢＣＬＫに基づいてｍビットのフォーマットのまま読取を行い、かつ、読み取ったデータのうち所定のビット位置にあるものだけを抽出すれば、ｍビットの読み取りと分周した読み取りの双方の処理をＤＳＰだけで行うことができる。

（チ）図１に示す実施形態においては、ＣＰＵ１０が書き換えデータの抽出を行い、また、書き換え制御もＣＰＵ１０が行ったが、ＣＰＵ１０が抽出データを解析することにより、ＤＳＰ３に対して書き換えコマンドを送り、書き換え処理についてはＤＳＰ３が行うように構成してもよい。さらに、ＣＰＵ１０が抽出した抽出データをＤＳＰ３に全て転送するようにし、抽出データの解析とファームウエア（あるいはデータ）の書き換えをＤＳＰ３で行うようにしてもよい。この場合においては、図１に破線で示すように、ＤＳＰ３に接続されたフラッシュメモリ１２に対して、ＤＳＰ３が書き換え処理を行う。また、図１に破線で示すように、ＣＰＵ１０が抽出した抽出データをそのまま出力するように構成し、出力された抽出データを他のＣＰＵ４０が解析し、他のＣＰＵ４０においてフラッシュメモリ４１などに記憶されたファームウエアやデータを書き換えるように構成してもよい。

（リ）図１に示すＣＰＵ１０に代えて、フラッシュメモリやＲＡＭなどが内蔵されたＣＰＵチップを用い、フラッシュメモリやＲＡＭ内のファームウエアやデータを書き換えるように構成してもよい。

（ヌ）図１に示す実施形態においては、Ｉ２Ｓ規格を用いたが、本発明においてはこの規格に限らず、その他の種々のフォーマットを適用することができる。

（ル）ＣＰＵの読み取りタイミングについては、実施形態で示した態様には限らない。例えば、図１６（イ）に示すように、片側チャネルを４区間に区切った場合（より正確に表現すれば、片側チャネルの有効ビットを４区間に区切った場合）、各区間内で１回の読み取りタイミングが設定されればよいが、図１６（ロ）に示すように４区間における区間３，４（下位側２ビットに相当）についてだけ読み取りタイミングを設定してもよい。この場合の区間３，４は「０」または「１」のデータの連続が書き込まれるが、区間１，２は任意のデータを書き込むことができる。また、図１６（ハ）に示すように、各区間について読み取りタイミングを設定しても、区間１，２で抽出したデータは採用せずに無視し、区間３，４において読み取ったデータだけを抽出データとして採用してもよい。この場合においては、図１６（ロ）の場合と同様に区間１，２は任意のデータを書き込むことができる。
ここで、読み取りタイミングについて総括的にまとめると以下のとおりである。まず、読み取りタイミングは、１フレーム内の有効データ長をＮ個の区間に分けた場合の各区間内に設定されるサンプリングポイントである（図１６（イ）の場合）。あるいは、図１６（ロ）のように、読み取りタイミングは、１フレーム内の有効データ長をＮ個の区間に分けた場合のＭ個（ＭはＮ未満）の区間内に設定されるサンプリングポイントである。また、図１６（ハ）に示すように、読み取った抽出データのうち、特定のタイミングにあるものを無視してコマンドなどの解析や書き換え処理を行ってもよい。

１…入力端子、２…ＤＩＲ、３…ＤＳＰ（処理手段）、１０…ＣＰＵ（抽出手段、書換手段）、１１…メモリ、１２…フラッシュメモリ（記憶手段、メモリ）、３５…コンパクトディスク（記録媒体）。

Claims

装置各部を制御するＣＰＵを有した電子機器において、
前記ＣＰＵで使用されるファームウエアまたはデータの少なくともいずれか一方が記憶される記憶手段と、
所定のフォーマットのデジタル信号が入力される入力端子と、
前記入力端子から入力される前記デジタル信号に対して所定の処理を行う処理手段と、
前記デジタル信号の１フレームを規定するクロック信号に応じてパルスを発生するパルス発生手段と、
前記パルス発生手段が発生したパルスが入力され、入力されたパルスを遅延させて出力する遅延手段と、
前記入力端子から入力される前記デジタル信号の１フレーム中の所定タイミング位置にあるデータを、前記遅延手段から出力されるパルスを契機に抽出して抽出データとして出力する抽出手段と、
前記抽出データを解析し、この解析結果と前記抽出データに基づいて前記記憶手段内のファームウエアまたはデータの少なくともいずれか一方を書き換える書換手段と
を具備し、前記ＣＰＵは少なくとも前記抽出手段として機能すること
を特徴とする電子機器。
前記遅延手段は、前記１フレームの時間内において、遅延されたパルスを遅延させる処理を複数回行い、パルスの遅延が行われる毎に遅延されたパルスを出力し、
前記抽出手段は、前記遅延手段から出力されるパルス毎に該パルスを契機に前記データを抽出して抽出データとして出力すること
を特徴とする請求項１に記載の電子機器。