WO2005117133A2 - Esd-schutzstrukturen für halbleiterbauelemente - Google Patents

Esd-schutzstrukturen für halbleiterbauelemente Download PDF

Info

Publication number
WO2005117133A2
WO2005117133A2 PCT/DE2005/000896 DE2005000896W WO2005117133A2 WO 2005117133 A2 WO2005117133 A2 WO 2005117133A2 DE 2005000896 W DE2005000896 W DE 2005000896W WO 2005117133 A2 WO2005117133 A2 WO 2005117133A2
Authority
WO
WIPO (PCT)
Prior art keywords
zone
channel
semiconductor
esd protective
protective structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/DE2005/000896
Other languages
English (en)
French (fr)
Other versions
WO2005117133A3 (de
Inventor
Michael Runde
Gernot Langguth
Klaus Roeschlau
Karlheinz Mueller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to JP2007516955A priority Critical patent/JP4854663B2/ja
Priority to CN2005800166487A priority patent/CN1998090B/zh
Publication of WO2005117133A2 publication Critical patent/WO2005117133A2/de
Publication of WO2005117133A3 publication Critical patent/WO2005117133A3/de
Priority to US11/603,340 priority patent/US7943928B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/611—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using diodes as protective elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes

Definitions

  • the invention relates to an ESD protective structure for semiconductor components, consisting of at least one semiconductor diode, the p- and n-conducting zones of which are electrically contacted with a region of the same charge carrier type of the component of the semiconductor component to be protected at a first and a second contact point.
  • ESD Electro Static Discharge
  • the ESD protective structures are dimensioned so that they give the semiconductor component the required current resistance without being destroyed themselves.
  • the semiconductor structures which become smaller and smaller as the integration density increases, increase the sensitivity of the components to electrostatic charging.
  • the decrease in the thickness of the gate oxide in MOS components which is associated with the reduction, leads to an increase in the susceptibility of the signal inputs and signal outputs of the semiconductor components, since a breakdown, for example, in
  • Gate oxide region is connected with an electron injection into the gate oxide and a charge carrier acceleration in the channel, which inevitably causes damage to the component in the case of the discharge currents mentioned.
  • a known embodiment of such ESD protective structures which protect the component by deliberately branching the charge, is the implementation of a diode in the semiconductor structure. This is coordinated so that its breakdown voltage lies below that of the components of the semiconductor component to be protected.
  • the diode is formed by correspondingly doped p- and n-type regions in the region of the substrate near the surface. The breakthrough occurs over the areas of the vertically or laterally adjacent areas.
  • the internal resistance of the ESD protective structure is an important factor here.
  • Such diodes generally have a considerable parasitic series resistance, which considerably limits the amount of current that can be shunted.
  • a reduction in the internal resistance of these diodes is possible by increasing the areas of the active pn junctions, for example in large area diodes, but this increases the cost of the entire semiconductor device in addition to increasing the capacitance of the input circuit and reducing the chip density of the components.
  • the currents flowing off near the silicon surface in the event of an ESD event lead to a local temperature increase, which further reduces the current carrying capacity, and likewise to damage to the component in the case of a locally very large temperature increase.
  • the object of the invention is therefore to present ESD protective structures which can be produced cost-effectively and with which higher current carrying capacities can be achieved with at least a comparable space requirement or at least comparable current carrying capacities with a smaller space requirement.
  • the object is achieved in that a first zone of the one charge carrier type of the semiconductor diode covers the inner surface of a semiconductor substrate in the semiconductor substrate.
  • Component-formed channel covered at least in sections and in the channel environment a second zone of the other charge carrier type is formed adjacent to the first zone, that the first zone is formed by a correspondingly conductively doped polysilicon and that the free channel area not filled with the polysilicon is provided with a dielectric is filled out.
  • the channel-shaped design of the ESD protection structure enables the zone of the first charge carrier type to be immersed, at least in sections, into the zone of the second charge carrier type, as a result of which the area of the active pn junction relative to the required chip area is significantly increased and thus the current carrying capacity of the ESD - Protective structure is increased to the same extent.
  • the size of the area of the active pn junction can be set very flexibly for the various ESD protection structures, up to a maximum of the size of the entire lateral area of the channel.
  • the ratio between the chip area required for the ESD protection structure to the area of the active pn junction is exceptionally favorable and an ESD protection structure with a high current carrying capacity can thus be implemented very effectively if the channel depth is greater than the channel width, as is the case in a particularly advantageous embodiment is provided.
  • both the pn transition and the np transition are to be referred to as the pn transition.
  • the implementation of the ESD protective structure as a semiconductor diode in a channel with the tried and tested, so-called trench process module enables the targeted production of the first, which at least partially covers the inner surface of the channel
  • Zone Depending on the type of semiconductor component to be protected, this can be p-type or n-type.
  • the formation of the first zone as p-type will be the regular embodiment and the formation as n-type, for example to protect various components of the CMOS type.
  • the inner surface of the channel is covered according to the invention at least in sections by the first zone, which in principle also includes the partial filling of the channel with another material, as long as the electrical contact of the first zone to an area of the same charge carrier type of the component of the semiconductor component to be protected, hereinafter named first contact point, is implemented in order to ensure the secondary line of the charge in the ESD case via this first contact point.
  • first contact point an area of the same charge carrier type of the component of the semiconductor component to be protected
  • the pn or np semiconductor diode is formed on the basis of the doping of the first and the second zone, the second zone being able to be formed in particular by the trough of the semiconductor component to be protected and the doping of the second zone therefore being determined accordingly.
  • the second zone in which the channel is formed can be, for example, the n-well of the semiconductor component, so that the first zone is formed by a p-type doped polysilicon.
  • Whether the existing structures of the semiconductor component can be used for the second zone or whether the second zone is explicitly produced in the semiconductor substrate depends in individual cases on the structures of the semiconductor component and the current resistance to be produced.
  • the pn junction of the ESD protective structure according to the invention is connected with a very low resistance, so that the series resistance of the first zone in the channel becomes lower than the resistance of the pn junction and, as a result, the diode breakdown at the same time on the whole , also deeper in the channel the diode area.
  • the current carrying capacity of the semiconductor component to be protected is actually determined by the entire active area of the pn junction and can be set directly via the process-related production of the area.
  • a region of the first zone which is located in the section of the channel farther away from the p or n contact point has a higher doping of the pn junction than the other regions of this zone, the location of the first breakthrough is deliberately moved to the lower area of the channel.
  • the voltage drop across the internal resistance of the channel means that the breakdown then also occurs in higher areas of the channel.
  • the region of the channel which is not filled by the polysilicon is regularly filled with a dielectric, for example silicon oxide, and the first contact point is formed in that the area of the same charge carrier type of the component of the semiconductor component to be protected, for example the p-type first zone, has the p - Conductive area, partially overlapped with the first zone and the parasitic charge is dissipated via the resulting interface.
  • a dielectric for example silicon oxide
  • the first contact point is to be made more flexible and the interface is to be maximized if there is complete overlap.
  • This configuration is in accordance with the expected currents to be derived and the possibilities for producing the first contact point in accordance with the structure of the
  • the area of the active pn junction is basically over the filling of the channel with the polysilicon Zium of the first zone possible, but cheaper through the formation of the shape and size of the second zone, which adjoins the first zone.
  • the second zone can be designed as a buried layer, provided that the first zone covers the inner surface of the channel at least in this lower region. If the buried layer has no electrical contact with the area of the same charge carrier type of the component of the semiconductor component to be protected, in this case the second contact point is made through a third zone, the charge carrier type of which corresponds to that of the second zone and to the second zone electrically conductive.
  • This buried layer can in turn be a layer of the semiconductor component that is used for the ESD protective structures.
  • the second zone it is also possible for the second zone to be formed by a trough implanted specifically for the ESD protective structures. This has the advantage that the breakdown of the semiconductor diode can be specifically adjusted by doping the pn junction.
  • the first zone covers the entire inner surface of the channel, that the second zone is formed as a buried layer adjacent to the lower region of the channel and that a further layer is electrically insulated above the buried layer and to it Zone is arranged, which has the same charge carrier type as the second zone, and forms the second p- or n-contact point.
  • This particular configuration comes into consideration for ESD protective structures in BiCMOS components by using the component structures present there.
  • the level of the doping of the third zone differs from the level of the doping of the second zone.
  • the channel has an extended geometric extension, in particular in the form of strips, meanders or rings.
  • the shape of the semiconductor diode and thus the breakdown area are defined with the manufacture of the channel shape, the shape of the channel can be determined in such a way that an optimal transition area is formed, depending on the space available for forming the ESD protective structures.
  • the ESD protection structure can also consist of two or more semiconductor diodes.
  • the components of the semiconductor component to be protected are its I / O pads
  • the arrangement of the semiconductor diodes under the pads for example in the form of parallel strips or meanders or around the pads, is possible very effectively.
  • the polysilicon of the first zone adjoins the pad metallization in an electrically conductive manner.
  • Fig. 2 is a schematic representation of an ESD protection structure according to the invention 3 shows a schematic illustration of an embodiment of the ESD protective structure with a buried layer,
  • FIGS. 5a and b show various embodiments of the geometric arrangement of the ESD protective structures.
  • the ESD protective diodes according to the prior art shown in FIGS. 1 a and 1 b are integrated into the I / O pads of a semiconductor component (not shown in more detail). In both figures, they consist of a p-type doped well (p-type well) 1, which is in electrically conductive contact with the p-type region of the first connection pad 2 and to which an n-type conductor is located in the lower region of the semiconductor substrate 3 doped tub (n-tub) 4 connects.
  • the contact surfaces between the p and n wells 1, 4 form the areas of the active pn junctions 5 and their size is determined directly by the horizontal or vertical extension of the wells.
  • the pn junction 5 has a horizontal extension in FIG. 1 a and a vertical extension in FIG. 1 b, so that the breakdown of the diodes formed by the p and n wells 1, 4 extends in the vertical direction (FIG. 1 a) and lateral direction (Fig. lb).
  • the ESD protection structure according to the invention shown in FIG. 2 is also a semiconductor diode. It is formed from the p-type first zone 8, which completely covers the inner surface of a channel 9 introduced into an n-trough 4 and which has a thickness less than half the channel width. The in- follow its unfilled channel 9 is filled with the dielectric 10 silicon dioxide in the vacant area.
  • the first zone 8 is in turn in electrical contact with the p-region of the first connection pad 2 at the first contact point 11.
  • the n-well 4 of the semiconductor substrate 3 completely surrounding the channel 9 forms the second zone 13, which at the same time completely surrounds the n-region of the second connection pad 7 (second contact point 12).
  • the surface of the active pn junction 5 is formed by the outer surface of the channel 9, which corresponds to the inner surface and is formed by the interface between the first 8 and the second zone 13. The excess charge is drained off in the known manner in the event of an ESD event via a supply line.
  • the channel 9 is introduced in its geometric extent, or alternatively several channels 9, in particular by anisotropic etching.
  • the first zone 8 is realized in the intended thickness and subsequently the oxide layer 10 filling the channel 9.
  • the p and n regions of the connection pads 2, 7 are produced in the n well 4 of the starting material.
  • the ESD protection structure according to FIG. 3 likewise has the structure of a semiconductor diode and is essentially comparable to the semiconductor diode according to FIG. 2.
  • the second zone 13 is formed by a buried layer 16 that can be produced by implantation and surrounds the channel 9 in its lower half. Consequently only this lower section of the outer surface of the channel 9 serves as a pn junction 5 between the first zone 8 in the lower region of the channel 9 and the second zone 13 in the buried layer 16.
  • the electrical contacting of the second zone 13 to the n region of the second connection pad 7, in order to discharge the excess charge to the supply line, is realized by means of a third zone 14, which is designed as an n-well 4.
  • the second contact point 12 is thus realized by this third zone 14 and the n-region of the second connection pad 7.
  • channel 9 is extended to the carrier substrate 15, so that it extends both through the p-well 1 and through the buried layer 16 and the second zone 13 is thus divided into these two layers. Because the second zone
  • the first zone 8 in the channel 9 has n-doped polysilicon and is in contact with the n region of the second connection pad 7.
  • FIGS. 5a and 5b represent possible geometric extensions of the ESD protective structures according to the invention, the structures in FIG. 5a being formed by a plurality of strip-shaped and parallel semiconductor diodes and in FIG. 5b by an annular semiconductor diode.
  • the semiconductor diodes shown here have one of the possible structures just described. However, these are
  • ESD protection structures are not connected to the n and p regions of the connection pads 2, 7 by any semiconductor diode comprising this structure, but rather directly to the metallization of the connection pads 17.
  • connection pad semiconductor substrate n-well pn-transition further n-well n-area of the second connection pad first zone channel dielectric first contact point second contact point second zone third zone carrier substrate buried layer metallization of the connection pads

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Die Erfindung betrifft eine ESD-Schutzstruktur für Halbleiterbauelemente, bestehend aus zumindest einer Halbleiterdiode, deren p- und n-leitenden Zonen elektrisch mit jeweils einem Gebiet des gleichen Ladungsträgertyps des zu schützenden Bauteils des Halbleiterbauelements an einer ersten und zweiten Kontaktstelle kontaktiert ist. Eine erste Zone des einen Ladungsträgertyps der Halbleiterdiode bedeckt zumindest abschnittsweise die Innenfläche eines im Halbleitersubstrat des Halbleiterbauelements ausgebildeten Kanals und in der Kanalumgebung eine zweite Zone des anderen Ladungsträgertyps an die erste Zone angrenzend ausgebildet ist, die erste Zone durch ein entsprechend leitend dotiertes Polysilizium gebildet ist und der von dem Polysilizium nicht ausgefüllte, freie Kanalbereich mit einem Dielektrikum ist ausgefüllt.

Description

ESD-Schutzstrukturen für Halbleiterba elemente
Die Erfindung betrifft eine ESD-Schutzstruktur für Halbleiterbauelemente, bestehend aus zumindest einer Halbleiterdiode, deren p- und n-leitenden Zonen elektrisch mit jeweils einem Gebiet des gleichen Ladungstragertyps des zu schützen- den Bauteils des Halbleiterbauelements an einer ersten und zweiten Kontaktstelle kontaktiert ist.
Derartige Strukturen dienen dem Schutz der Halbleiterbauelemente vor Beschädigung oder Zerstörung durch unkontrollierte elektrostatische Entladungen (ESD = Electro Static Dischar- ge) , indem die durch elektrostatische Aufladung angesammelten parasitäre Ladungen gezielt über die Schutzstrukturen und somit niederohmig an eine der Versorgungsleitungen abgeleitet werden. Dadurch wird verhindert, dass der Bntlade- strom, welcher einige Ampere betragen kann, zum Lawinen- durchbruch des Bauelements und somit zu dessen Zerstörung führt. Die ESD-Schutzstrukturen sind dafür so dimensioniert, dass sie dem Halbleiterbauelement die erforderliche Stromfestigkeit verleihen, ohne selbst zerstört zu werden.
Die mit der Zunahme der Integrationsdichte immer kleiner werdenden Halbleiterstrukturen erhöhen die Empfindlichkeit der Bauelemente gegenüber elektrostatischer Aufladung. Insbesondere die mit der Verkleinerung einhergehende Abnahme der Dicke des Gateoxids in MOS-Bauelementen führt zur Erhöhung der Anfälligkeit der Signalein- und Signalausgänge der Halbleiterbauelemente, da ein Durchbruch beispielsweise im
Gateoxidbereich mit einer Elektronenin ektion in das Gateoxid und einer Ladungsträgerbeschleunigung im Kanal verbunden ist, was bei den genannten Entladungsströmen unweigerlich eine Schädigung des Bauelements bewirkt. Eine bekannte Ausführung derartiger, den Schutz des Bauelements durch gezielte Nebenleitung der Ladung bewirkender ESD-Schutzstrukturen ist die Realisierung einer Diode in der Halbleiterstruktur. Diese ist dabei so abgestimmt, dass ihre DurchbruchsSpannung unter denen der zu schützenden Bauteile des Halbleiterbauelements liegt. Die Diode wird durch dementsprechend dotierte p- und n-leitende Gebiete im oberflächennahen Bereich des Substrats gebildet. Der Durchbruch erfolgt über die Flächen der vertikal oder lateral aneinander- grenzenden Gebiete. Hierbei ist der Innenwiderstand der ESD- Schutzstruktur ein wesentlicher Faktor. Solche Dioden weisen in der Regel einen erheblichen parasitären Reihenwiderstand auf, der die nebenschließbare Strommenge erheblich begrenzt. Eine Verringerung des Innenwiderstandes dieser Dioden ist durch die Vergrößerung der Flächen der aktiven pn-Übergänge möglich, beispielsweise in Großflächendioden, was jedoch neben der Erhöhung der Kapazität der EingangsSchaltung und der Verringerung der Chipdichte der Bauelemente die Kosten des gesamten Halbleiterbauelements erhöht.
Ferner führen bei der Realisierung von ESD-Schutzstrukturen durch Implantationen im oberflächennahen Bereich die im Falle eines ESD-Ereignisses nahe der Siliziumoberfläche abfließenden Ströme zu einer lokalen Temperaturerhöhung, welche die Stromführungskapazität noch weiter verringern, und bei lokal sehr großer Temperaturerhöhung ebenfalls zur Schädigung des Bauelements.
Der Erfindung liegt somit die Aufgabe zugrunde, kostengünstig herstellbare ESD-Schutzstrukturen darzustellen, mit denen höhere Stromtragfähigkeiten bei zumindest vergleichbarem Platzbedarf oder zumindest vergleichbare Stromtragfähigkeit mit geringerem Platzbedarf zu erzielen sind.
Erfindungsgemäß wird die Aufgabe dadurch gelöst, dass eine erste Zone des einen Ladungstragertyps der Halbleiterdiode die Innenfläche eines im Halbleitersubstrat des Halbleiter- bauelements ausgebildeten Kanals zumindest abschnittsweise bedeckt und in der Kanalumgebung eine zweite Zone des anderen Ladungstragertyps an die erste Zone angrenzend ausgebildet ist, dass die erste Zone durch ein entsprechend leitend dotiertes Polysilizium gebildet ist und dass der von dem Polysilizium nicht ausgefüllte, freie Kanalbereich mit einem Dielektrikum ausgefüllt ist.
Die kanalförmige Ausführung der ESD-Schutzstruktur ermöglicht es, dass die Zone des ersten Ladungstragertyps gewis- sermaßen in die Zone des zweiten Ladungstragertyps, zumindest abschnittsweise eintaucht, wodurch die Fläche des aktiven pn-Überganges relativ zur benötigten Chipfläche deutlich vergrößert und somit die Stromtragfähigkeit der ESD- Schutzstruktur im gleichen Maße erhöht wird. Die Größe der Fläche des aktiven pn-Überganges ist dabei für die verschiedenen ESD-Schutzstrukturen sehr flexibel einstellbar, maximal bis zur Größe der gesamten Mantelfläche des Kanals.
Das Verhältnis zwischen der für die ESD-Schutzstruktur benötigten Chipfläche zur Fläche des aktiven pn-Überganges ist ausnehmend günstig und somit eine ESD-Schutzstruktur mit hoher Stromtragfähigkeit sehr effektiv realisierbar, wenn die Kanaltiefe größer ist als die Kanalbreite, wie es in einer besonders vorteilhaften Ausführungsform vorgesehen ist. Mit pn-Übergang soll dabei sowohl der pn-Übergang als auch der np-Übergang, je nach Ausgestaltung der ESD-Schutzstruktur bezeichnet sein.
Die Ausführung der ESD-Schutzstruktur als Halbleiterdiode in einem Kanal mit dem erprobten, so genannte Trench- Prozessmodul ermöglicht die gezielte Herstellung der die In- nenflache des Kanals zumindest teilweise bedeckenden ersten
Zone. Diese kann je nach der Art des zu schützenden Halbleiterbauelements p- oder n-leitend sein. Die Ausbildung der ersten Zone als p-leitend wird die regelmäßige Ausführungsform sein und die Ausbildung als n-leitend beispielsweise zum Schutz verschiedener Bauelemente des CMOS-Typs in Frage komme .
Die Innenfläche des Kanals ist erfindungsgemäß zumindest abschnittsweise von der ersten Zone bedeckt, was grundsätzlich auch die teilweise Auffüllung des Kanals mit einem anderen Material einschließt, solange der elektrische Kontakt der ersten Zone zu einem Gebiet des gleichen Ladungstragertyps des zu schützenden Bauteil des Halbleiterbauelements, im Folgenden erste Kontaktstelle benannt, realisiert ist, um über diese erste Kontaktstelle die Nebenleitung der Ladung im ESD-Fall zu gewährleisten. Im Regelfall jedoch wird die gesamte Innenfläche des Kanals mit der ersten Zone bedeckt sein.
Die pn- oder np-Halbleiterdiode wird aufgrund der Dotierun- gen der ersten und der zweiten Zone gebildet, wobei die zweite Zone insbesondere durch die Wanne des zu schützenden Halbleiterbauelements gebildet sein kann und sich die Dotierung der zweiten Zone deshalb danach bestimmt. Die zweite Zone, in welcher der Kanal ausgebildet ist, kann beispiels- weise die n-Wanne des Halbleiterbauelements sein, so dass die erste Zone durch ein p-leitend dotiertes Polysilizium gebildet ist.
Ob für die zweite Zone die vorhandenen Strukturen des Halbleiterbauelements verwendet werden können oder die zweite Zone im Halbleitersubstrat explizit hergestellt wird, hängt im Einzelfall von den Strukturen des Halbleiterbauelements und der der herzustellenden Stromfestigkeit ab.
Mit der Verwendung von Polysilizium für die erste Zone wird der pn-Übergang der erfindungsgemäßen ESD-Schutzstruktur sehr niederohmig angeschlossen, so dass der Serienwiderstand der ersten Zone im Kanal geringer wird als der Widerstand des pn-Überganges und infolge dessen der Diodendurchbruch gleichzeitig auf der gesamten, auch tiefer im Kanal liegen- den Diodenfläche erfolgt. Auf diese Weise wird die Stromtragfähigkeit des zu schützenden Halbleiterbauelements tatsächlich von der gesamten aktiven Fläche des pn-Überganges bestimmt und ist über die prozesstechnische Herstellung der Fläche unmittelbar einstellbar.
Indem in einer besonders vorteilhaften Ausgestaltung der Erfindung ein Bereich der ersten Zone, welcher sich im von der p- oder n-Kontaktstelle weiter entfernten Abschnitt des Kanals befindet, eine höhere Dotierung des pn-Überganges auf- weist, als die übrigen Bereiche dieser Zone, wird gezielt die Stelle des ersten Durchbruchs in den unteren Bereich des Kanals verlegt. Der Spannungsabfall über den Innenwiderstand des Kanals bewirkt, dass anschließend der Durchbruch auch in höher gelegenen Bereichen des Kanals erfolgt.
Regelmäßig wird der vom Polysilizium nicht ausgefüllte Bereich des Kanals mit einem Dielektrikum, beispielsweise Siliziumoxid ausgefüllt und die erste Kontaktstelle wird dadurch gebildet, dass sich das Gebiet des gleichen Ladungstragertyps des zu schützenden Bauteil des Halbleiterbauele- ments , bei beispielsweise p-leitender erster Zone das p- leitende Gebiet, mit der ersten Zone teilweise überlappt und die Ableitung der parasitären Ladung über so die entstandene Grenzfläche erfolgt.
Sofern in einer alternativen, erfindungsgemäßen Ausgestal- tung der gesamte Kanal durch Polysilizium ausgefüllt ist, ist die erste Kontaktstelle flexibler auszugestalten und bei vollständiger Überlappung die Grenzfläche zu maximieren. Diese Ausgestaltung wird entsprechend der zu erwartenden abzuleitenden Ströme und der Möglichkeiten zur Herstellung der ersten Kontaktstelle entsprechend der Struktur des
Halbleiterbauelements verwendet.
Wie oben dargelegt ist die Fläche des aktiven pn-Übergangs grundsätzlich über die Füllung des Kanals mit dem Polysili- zium der ersten Zone möglich, jedoch kostengünstiger über die Ausbildung der Form und Größe der zweiten Zone, welche an die erste Zone anschließt.
So kann entsprechend der erforderlichen Stromtragfähigkeit in weiteren Ausgestaltungen der Erfindung die zweite Zone als vergrabener Layer (Buried-Layer) ausgebildet sein, sofern die erste Zone die Innenfläche des Kanals zumindest in diesem unteren Bereich bedeckt. Sofern der Buried-Layer keinen elektrischen Kontakt zu dem Gebiet des gleichen Ladungs- trägertyps des zu schützenden Bauteil des Halbleiterbauelements hat, ist in diesem Fall die zweite Kontaktstelle durch eine dritte Zone ausgeführt, deren Ladungsträgertyp dem der zweiten Zone entspricht und die an die zweite Zone elektrisch leitend angrenzt.
Dieser Buried-Layer kann wiederum ein Layer des Halbleiterbauelements sein, der für die ESD-Schutzstrukturen verwendet wird. Es ist aber ebenso möglich, dass die zweite Zone durch ein eigens für die ESD-Schutzstrukturen implantierte Wanne gebildet ist. Dies hat den Vorteil, dass der Durchbruch der Halbleiterdiode gezielt durch die Dotierung des pn- Überganges einstellbar ist.
Alternativ kann vorgesehen sein, dass die erste Zone die gesamte Innenfläche des Kanals bedeckt, dass die zweite Zone an den unteren Bereich des Kanals angrenzend als Buried- Layer ausgebildet ist und dass über dem Buried-Layer und zu diesem elektrisch isoliert ein weiterer Layer als dritte Zone angeordnet ist, welcher den gleichen Ladungsträgertyp aufweist, wie die zweite Zone, und die zweite p- oder n- Kontaktstelle bildet. Diese besondere Ausgestaltung kommt für ESD-Schutzstrukturen in BiCMOS-Bauelementen in Betracht, indem die dort vorhandenen Strukturen des Bauelements genutzt werden.
Zur gezielten Einstellung der Ladungsableitung und der Do- tierung des pn-Überganges ist es darüber hinaus möglich, dass sich die Höhe der Dotierung der dritten Zone von der Höhe der Dotierung der zweiten Zone unterscheidet.
Da wie eingangs dargelegt der Innenwiderstand der Halblei- terdioden durch die Vergrößerung der Flächen der aktiven pn- Übergänge zu verringern und somit die Stromtragfähigkeit der ESD-Schutzstrukturen zu erhöhen ist, sehen besonders vorteilhafte Ausgestaltungen der Erfindung vor, dass der Kanal eine ausgedehnte geometrische Erstreckung, insbesondere in Form von Streifen, Mäandern oder Ringen aufweist.
Da mit der Herstellung der Kanalform die Form der Halbleiterdiode und somit die Durchbruchsfläche definiert wird, kann je nach dem zur Verfügung stehenden Platz zur Ausbildung der ESD-Schutzstrukturen die Form des Kanals so festge- legt werden, dass eine optimale Übergangsfläche gebildet ist. Auch kann zu diesem Zweck die ESD-Schutzstruktur aus zwei oder mehreren Halbleiterdioden bestehen.
Sollten zum Beispiel die zu schützenden Bauteile des Halbleiterbauelements dessen I/O-Pads sein, ist die Anordnung der Halbleiterdioden unter den Pads beispielsweise in Form von parallelen Streifen oder Mäandern oder um die Pads herum sehr effektiv möglich.
Ebenso ist es in diesem Fall vorteilhaft, dass das Polysilizium der ersten Zone elektrisch leitend direkt an die Pad- Metallisierung angrenzt.
Die Erfindung soll nachfolgend anhand eines Ausführungsbei- spieles näher erläutert werden. Die zugehörige Zeichnung zeigt in
Fig. la und b eine schematische Darstellung von ESD- Schutzdioden nach dem Stand der Technik,
Fig. 2 eine schematische Darstellung einer erfindungsgemäßen ESD-Schutzstruktur Fig. 3 eine schematische Darstellung einer Ausführungsform der ESD-Schutzstruktur mit Buried-Layer,
Fig. 4 eine schematische Darstellung einer ESD- Schutzstruktur eines BiCMOS und Fig. 5a und b die Darstellung verschiedener Ausführungsformen der geometrischen Anordnung der ESD- Schutzstrukturen.
Die in Fig. la und lb dargestellten ESD-Schutzdioden nach dem Stand der Technik sind in die I/O-Pads eines nicht näher dargestellten Halbleiterbauelements integriert. Sie bestehen in beiden Figuren aus einer p-leitend dotierten Wanne (p- Wanne) 1, welche im elektrisch leitenden Kontakt zum p- Gebiet des ersten Anschluss-Pads 2 steht und an die sich im tiefer gelegenen Bereich des Halbleitersubstrats 3 eine n- leitend dotierte Wanne (n-Wanne) 4 anschließt. Die Berührungsflächen zwischen der p- und der n-Wanne 1, 4 bilden die Flächen der aktiven pn-Übergänge 5 und sind in ihrer Größe direkt durch die horizontale oder vertikale Ausdehnung der Wannen bestimmt. In Fig. la hat der pn-Übergang 5 eine hori- zontale und in Fig. lb eine vertikale Erstreckung, so dass der Durchbruch der durch die p- und die n-Wannen 1, 4 gebildeten Dioden in vertikaler Richtung (Fig. la) und lateraler Richtung (Fig. lb) erfolgt.
Über eine weitere n-Wanne 6, die mit der n-Wanne 4 der Diode und dem n-Gebiet des zweiten Anschluss-Pads 7 im elektrischen Kontakt steht, erfolgt die Ableitung der angesammelten überschüssigen Ladungen im Fall eines ESD-Ereignisses niederohmig an eine Versorgungsleitung.
Bei der in Fig. 2 dargestellte erfindungsgemäße ESD- Schutzstruktur handelt es sich ebenfalls um eine Halbleiterdiode. Sie wird gebildet aus der p-leitenden ersten Zone 8, welche die Innenfläche eines in eine n-Wanne 4 eingebrachten Kanals 9 vollständig bedeckt und die Bedeckung eine Dicke, geringer als die Hälfte der Kanalbreite, aufweist. Der in- folge dessen nicht ausgefüllte Kanal 9 ist in dem frei bleibenden Bereich mit dem Dielektrikum 10 Siliziumdioxid gefüllt.
Die erste Zone 8 steht wiederum mit dem p-Gebiet des ersten Anschluss-Pads 2 an der ersten Kontaktstelle 11 im elektrischen Kontakt. Die den Kanal 9 vollständig umgebende n-Wanne 4 des Halbleitersubstrats 3 bildet die zweite Zone 13, die gleichzeitig das n-Gebiet des zweiten Anschluss-Pads 7 vollständig umschließt (zweite Kontaktstelle 12). Die Fläche des aktiven pn-Überganges 5 wird durch die Außenfläche des Kanals 9 gebildet, die der Innenfläche entspricht und durch die Grenzfläche zwischen der ersten 8 und der zweiten Zone 13 gebildet ist. Die Ableitung der überschüssigen Ladung erfolgt bei einem ESD-Ereignis in der bekannten Weise über ei- ne Versorgungsleitung.
Zur Herstellung einer solchen Halbleiterdiode wird deren Struktur parallel zur Herstellung der Struktur des Halbleiterelements gebildet, hier soll jedoch nur auf die Herstellung der ESD-Schutzstruktur verwiesen werden. In das Aus- gangsmaterial einer ausreichend dicken n-dotierten Schicht wird insbesondere durch anisotroapes Ätzen der Kanal 9 in seiner geometrischen Ausdehnung oder alternativ mehrere Kanäle 9 eingebracht. Durch Abscheidung des p-dotierten Poly- siliziums im Kanal 9 wird die erste Zone 8 in der vorgesehe- nen Dicke und nachfolgend die den Kanal 9 ausfüllende Oxidschicht 10 realisiert. Im Zuge der Herstellung des Halbleiterbauelements sind in der n-Wanne 4 des Ausgangsmaterials die p- und n-Gebiete der Anschluss-Pads 2, 7 hergestellt.
Die ESD-Schutzstruktur nach Fig. 3 hat ebenfalls den Aufbau einer Halbleiterdiode und ist in den wesentlichen Komponenten mit der Halbleiterdiode nach Fig. 2 vergleichbar. In dieser Ausführungsform wird die zweite Zone 13 durch einen durch Implantation herstellbaren Buried-Layer 16 ausgebildet, der den Kanal 9 in seiner unteren Hälfte umgibt. Somit dient nur dieser untere Abschnitt der Außenfläche des Kanals 9 als pn-Übergang 5 zwischen der ersten Zone 8 im unteren Bereich des Kanals 9 und der zweiten Zone 13 im Buried-Layer 16.
Die elektrische Kontaktierung der zweiten Zone 13 zum n- Gebiet des zweiten Anschluss-Pads 7, zwecks Ableitung der überschüssigen Ladung an die Versorgungsleitung, wird mittels einer Dritten Zone 14 realisiert, die als n-Wanne 4 ausgebildet ist. Die zweite Kontaktstelle 12 wird somit durch diese dritte Zone 14 und das n-Gebiet des zweiten Anschluss-Pads 7 verwirklicht.
Die erfindungsgemäße ESD-Schutzstruktur entsprechend Fig. 4 nutzt die vorhandenen Strukturen des zu schützenden BiCMOS- Bauelements aus, ein p-leitendes TrägerSubstrat 15, einen darüber angeordneten p-leitenden Buried-Layer 16 und eine darüber als Layer ausgeführte p-Wanne 1. Der Kanal 9 wird in dieser Ausführungsform bis auf das Trägersubstrat 15 ausgedehnt, so dass er sich sowohl durch die p-Wanne 1 als auch durch den Buried-Layer 16 erstreckt und sich die zweite Zone 13 somit auf diese beiden Layer aufteilt. Da die zweite Zone
13 als p-dotierte Layer vorhanden sind, weist die erste Zone 8 im Kanal 9 n-dotiertes Polysilizium auf und ist mit dem n- Gebiet des zweiten Anschluss-Pads 7 kontaktiert.
Die Ausführungsbeispiele gemäß Fig. 5a und 5b stellen mögli- ehe geometrische Erstreckungen der erfindungsgemäßen ESD- Schutzstrukturen dar, wobei die Strukturen in Fig. 5a durch mehrere streifenförmige und parallele Halbleiterdioden und in Fig. 5b durch eine ringförmige Halbleiterdiode gebildet wird. Die hier dargestellten Halbleiterdioden haben eine der soeben beschriebenen möglichen Strukturen. Jedoch sind diese
ESD-Schutzstrukturen nicht durch jede, diese Struktur umfassenden Halbleiterdiode mit den n- und p-Gebiete der Anschluss-Pads 2, 7 sondern direkt mit der Metallisierung der Anschluss-Pads 17 verbunden. Bezucrzeichenliste
p-Wanne p-Gebiet des ersten Anschluss-Pads Halbleitersubstrat n-Wanne pn-Übergang weitere n-Wanne n-Gebiet des zweiten Anschluss-Pads erste Zone Kanal Dielektrikum erste Kontaktstelle zweite Kontaktstelle zweite Zone dritte Zone Trägersubstrat Buried-Layer Metallisierung der Anschluss-Pads

Claims

Patentansprüche
1. ESD-Schutzstruktur für Halbleiterbauelemente, bestehend aus zumindest einer Halbleiterdiode, deren p- und n- leitenden Zonen elektrisch mit jeweils einem Gebiet des gleichen Ladungstragertyps des zu schützenden Bauteils des Halbleiterbauelements an einer ersten und zweiten Kontaktstelle kontaktiert ist, dadurch gekennz eichnet , dass eine erste Zone (8) des einen Ladungstragertyps der Halbleiterdiode die Innenfläche eines im Halbleitersubstrat (3) des Halbleiterbauelements ausgebildeten Kanals (9) zumindest abschnittsweise bedeckt und in der Kanalumgebung eine zweite Zone (13) des anderen Ladungstragertyps an die erste Zone (8) angrenzend ausgebildet ist, dass die erste Zone (8) durch ein entsprechend leitend dotiertes Polysilizium gebildet ist und dass der von dem Polysilizium nicht ausgefüllte, freie Kanalbereich mit einem Dielektrikum (10) ausgefüllt ist.
2. ESD-Schutzstruktur für Halbleiterbauelemente nach An- spruch 1, dadurch gekennzei chnet , dass das
Verhältnis der Kanaltiefe zur Kanalbreite größer als Eins ist .
3. ESD-Schutzstruktur für Halbleiterbauelemente nach Anspruch 1 oder 2, dadurch gekennzeichnet , dass ein Bereich der ersten Zone (8), welcher sich im von der ersten p- oder n-Kontaktstelle (11) weiter entfernteren Abschnitt des Kanals (9) befindet, eine höhere Dotierung des pn-Übergangs (5) aufweist, als die übrigen Bereiche dieser Zone.
4. ESD-Schutzstruktur für Halbleiterbauelemente nach einem der Ansprüche 1 bis 3, dadurch gekennz eichnet , dass der gesamte Kanal (9) durch Polysilizium ausgefüllt ist.
5. ESD-Schutzstruktur für Halbleiterbauelemente nach einem der Ansprüche 1 bis 4, dadurch gekennz eichnet , dass die erste Zone (8) die Innenfläche des Kanals (9) zumindest in seinem unteren Bereich bedeckt, dass die zweite Zone (13) daran angrenzend als vergrabener Layer (16) (Buried-Layer) ausgebildet ist.
6. ESD-Schutzstruktur für Halbleiterbauelemente nach Anspruch 5, dadurch gekennzeichnet , dass die zweite Kontaktstelle (12) durch eine dritte Zone (14) ausgeführt ist, deren Ladungsträgertyp dem der zweiten Zone (13) entspricht und die sowohl an die zweite Zone (13) als auch an das Gebiet gleichen Ladungstragertyps des zu schützenden Bauteil des Halbleiterbauelements elektrisch leitend angrenzt .
7. ESD-Schutzstruktur für Halbleiterbauelemente nach einem der Ansprüche 1 bis 5, dadur ch gekenn z e i chnet , dass die erste Zone (8) die gesamte Innenfläche des Kanals (9) bedeckt, dass die zweite Zone (13) an den unteren Bereich des Kanals (9) angrenzend als Buried-Layer (16) ausgebildet ist und dass über dem Buried-Layer (16) und zu diesem elektrisch isoliert ein weiterer Layer als dritte
Zone (14) angeordnet ist, welcher den gleichen Ladungsträgertyp aufweist, wie die zweite Zone (13), und die zweite p- oder n-Kontaktstelle (12) bildet.
8. ESD-Schutzstruktur für Halbleiterbauelemente nach An- spruch 6 oder 7, da du r c h g e k e n n z e i c hn e t , dass sich die Höhe der Dotierung der dritten Zone (14) von der Höhe der Dotierung der zweiten Zone (13) unterscheidet.
9. ESD-Schutzstruktur für Halbleiterbauelemente nach einem der Ansprüche 1 bis 8, dadurch gekennz eichnet , dass der Kanal (9) eine ausgedehnte geometrische Erstreckung, insbesondere in Form von Streifen, Mäandern oder Ringen aufweist.
10. ESD-Schutzstruktur für Halbleiterbauelemente nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet , dass die ESD-Schutzstruktur aus zumindest zwei Halbleiterdioden gebildet aus .
11. ESD-Schutzstruktur für Halbleiterbauelemente nach einem der Ansprüche 1 bis 10, dadurch gekennzei chnet , dass die zu schützenden Bauteile des Halbleiterbauelements dessen I/O-Pads sind.
12. ESD-Schutzstruktur für Halbleiterbauelemente nach Anspruch 11, dadurch gekennzeichnet , dass das Polysilizium der ersten Zone (8) elektrisch leitend direkt an die Metallisierung der Anschluss-Pads (17) angrenzt.
PCT/DE2005/000896 2004-05-25 2005-05-17 Esd-schutzstrukturen für halbleiterbauelemente Ceased WO2005117133A2 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007516955A JP4854663B2 (ja) 2004-05-25 2005-05-17 半導体素子のｅｓｄ保護構造
CN2005800166487A CN1998090B (zh) 2004-05-25 2005-05-17 半导体器件用的esd保护结构
US11/603,340 US7943928B2 (en) 2004-05-25 2006-11-21 ESD protection structures for semiconductor components

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004026100A DE102004026100B4 (de) 2004-05-25 2004-05-25 ESD-Schutzstrukturen für Halbleiterbauelemente
DE102004026100.8 2004-05-25

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/603,340 Continuation US7943928B2 (en) 2004-05-25 2006-11-21 ESD protection structures for semiconductor components

Publications (2)

Publication Number Publication Date
WO2005117133A2 true WO2005117133A2 (de) 2005-12-08
WO2005117133A3 WO2005117133A3 (de) 2006-04-20

Family

ID=35124380

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2005/000896 Ceased WO2005117133A2 (de) 2004-05-25 2005-05-17 Esd-schutzstrukturen für halbleiterbauelemente

Country Status (6)

Country Link
US (1) US7943928B2 (de)
JP (1) JP4854663B2 (de)
CN (1) CN1998090B (de)
DE (1) DE102004026100B4 (de)
TW (1) TW200603376A (de)
WO (1) WO2005117133A2 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008099317A1 (en) * 2007-02-12 2008-08-21 Nxp B.V. Esd-protection device, a semiconductor device and an integrated system in a package comprising such a device
EP2160764B1 (de) * 2007-06-21 2013-01-30 Intersil Americas Inc. Integrierte schaltung mit einer unteroberflächendiode
CN116259623A (zh) * 2021-12-09 2023-06-13 世界先进积体电路股份有限公司 静电放电防护结构

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7585705B2 (en) * 2007-11-29 2009-09-08 Alpha & Omega Semiconductor, Inc. Method for preventing gate oxide damage of a trench MOSFET during wafer processing while adding an ESD protection module atop
US8080851B2 (en) * 2008-08-29 2011-12-20 International Business Machines Corporation Deep trench electrostatic discharge (ESD) protect diode for silicon-on-insulator (SOI) devices

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01191472A (ja) * 1988-01-26 1989-08-01 Fujitsu Ltd 静電破壊防止用素子
JPH06204407A (ja) * 1992-12-28 1994-07-22 Nippon Steel Corp ダイオード素子
JPH0758286A (ja) * 1993-08-10 1995-03-03 Nissan Motor Co Ltd 半導体装置の保護回路
US5477078A (en) * 1994-02-18 1995-12-19 Analog Devices, Incorporated Integrated circuit (IC) with a two-terminal diode device to protect metal-oxide-metal capacitors from ESD damage
JP3287269B2 (ja) * 1997-06-02 2002-06-04 富士電機株式会社 ダイオードとその製造方法
DE19740195C2 (de) * 1997-09-12 1999-12-02 Siemens Ag Halbleiterbauelement mit Metall-Halbleiterübergang mit niedrigem Sperrstrom
EP0905781A3 (de) * 1997-09-30 2000-11-02 Siemens Aktiengesellschaft ESD-Schutzdiode
US6448865B1 (en) * 1999-02-25 2002-09-10 Formfactor, Inc. Integrated circuit interconnect system
JP4016595B2 (ja) * 2000-12-12 2007-12-05 サンケン電気株式会社 半導体装置及びその製造方法
US6657256B2 (en) * 2001-05-22 2003-12-02 General Semiconductor, Inc. Trench DMOS transistor having a zener diode for protection from electro-static discharge
US6710418B1 (en) * 2002-10-11 2004-03-23 Fairchild Semiconductor Corporation Schottky rectifier with insulation-filled trenches and method of forming the same
US6989572B2 (en) * 2003-07-09 2006-01-24 Semiconductor Components Industries, L.L.C. Symmetrical high frequency SCR structure
TWI361490B (en) * 2003-09-05 2012-04-01 Renesas Electronics Corp A semiconductor device and a method of manufacturing the same
US7098509B2 (en) * 2004-01-02 2006-08-29 Semiconductor Components Industries, L.L.C. High energy ESD structure and method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008099317A1 (en) * 2007-02-12 2008-08-21 Nxp B.V. Esd-protection device, a semiconductor device and an integrated system in a package comprising such a device
US8184415B2 (en) 2007-02-12 2012-05-22 Nxp B.V. ESD-protection device, a semiconductor device and integrated system in a package comprising such a device
EP2160764B1 (de) * 2007-06-21 2013-01-30 Intersil Americas Inc. Integrierte schaltung mit einer unteroberflächendiode
CN116259623A (zh) * 2021-12-09 2023-06-13 世界先进积体电路股份有限公司 静电放电防护结构

Also Published As

Publication number Publication date
CN1998090A (zh) 2007-07-11
JP4854663B2 (ja) 2012-01-18
JP2007538390A (ja) 2007-12-27
WO2005117133A3 (de) 2006-04-20
TWI303871B (de) 2008-12-01
US20080035924A1 (en) 2008-02-14
DE102004026100B4 (de) 2007-10-25
DE102004026100A1 (de) 2006-01-26
CN1998090B (zh) 2010-09-08
US7943928B2 (en) 2011-05-17
TW200603376A (en) 2006-01-16

Similar Documents

Publication Publication Date Title
DE102007006853B4 (de) ESD-Schutzvorrichtung und elektrische Schaltung mit derselben
DE102008051245B4 (de) Hochvolttransistor mit hoher Stromtragfähigkeit und Verfahren zur Herstellung
DE102012100189B4 (de) Halbleiterstruktur mit Entladungsbauelementen und Verfahren zur Herstellung eines Halbleiterbauelements mit Entladungsbauelementen
DE19654163B4 (de) Schutzvorrichtung für eine Halbleiterschaltung
DE102016119813B4 (de) Schutzstruktur gegen elektrostatische Entladung und Verfahren zum Herstellen einer Schutzstruktur gegen elektrostatische Entladung
DE102015120417B4 (de) Verfahren zur Herstellung einer vertikal integrierten Halbleitervorrichtung
DE202015105413U1 (de) Integrierte, floatende Diodenstruktur
DE19725091B4 (de) Laterales Transistorbauelement und Verfahren zu seiner Herstellung
DE102021117007B4 (de) Integrierte Schaltungsstruktur mit Lawinenübergang zu einem dotierten Halbleiter über einer Halbleiterwanne
DE102004026100B4 (de) ESD-Schutzstrukturen für Halbleiterbauelemente
EP1870938A1 (de) Halbleiterschutzstruktur für eine elektrostatische Entladung
EP0974161B1 (de) Halbleiterbauelement mit struktur zur vermeidung von querströmen
EP1146560B1 (de) ESD-Latch-up-Schutzschaltung für eine integrierte Schaltung
EP0656659B1 (de) ESD-Schutzstruktur für integrierte Schaltungen
DE10351014B4 (de) Diodenstruktur und integrale Leistungsschaltanordnung mit Low-Leakage-Diode
EP3387677A1 (de) Halbleitertransistor mit superlattice-strukturen
DE102008047850B4 (de) Halbleiterkörper mit einer Schutzstruktur und Verfahren zum Herstellen derselben
DE102005056908B4 (de) Integrierte Schaltungsanordnung mit Shockleydiode oder Thyristor und Verfahren zum Herstellen
EP1723672B1 (de) Halbleiterbauelement mit integrierter Zener-Diode und Verfahren zur Herstellung
WO2007137729A2 (de) Verfahren zur herstellung einer halbleiteranordnung mit isolationsstruktur, halbleiteranordnung und deren verwendung
DE102016202393B4 (de) Mit elektrostatischen Entladungsschutz gebildete Transistoren und Herstellungsverfahren
DE102017123508A1 (de) Verfahren, und Speichermedium sowie Vorrichtung zum Durchführen desselben
DE69809949T2 (de) Eine mikroelektronische Struktur mit einem Niedrigspannungsteil, das gegen ein Hochspannungsteil geschützt ist und ein Herstellungsverfahren von dieser Schutzstruktur
DE102005006121A1 (de) Vertikalthyristor zum ESD-Schutz und Verfahren zur Herstellung eines Vertikalthyristor zum ESD-Schutz
WO2006133888A1 (de) Halbleiterschutzstruktur für eine elektrostastische entladung

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 11603340

Country of ref document: US

Ref document number: 2007516955

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 200580016648.7

Country of ref document: CN

122 Ep: pct application non-entry in european phase
WWP Wipo information: published in national office

Ref document number: 11603340

Country of ref document: US