WO2005109511A1

WO2005109511A1 - 光電変換デバイス、イメージセンサおよび光電変換デバイスの製造方法

Info

Publication number: WO2005109511A1
Application number: PCT/JP2005/008303
Authority: WO
Inventors: Yushi Sekiguchi
Original assignee: Rohm Co., Ltd.
Priority date: 2004-05-07
Filing date: 2005-05-02
Publication date: 2005-11-17
Also published as: EP1744366A1; US20080099868A1; KR101120373B1; JP4227069B2; JP2005322739A; KR20070007249A; CN1860611A; US7579633B2; CN100466280C; EP1744366A4; TW200605379A

Abstract

　半導体基板上に積層され、第１光電変換領域、第２光電変換領域および第３光電変換領域を有する光電変換層と、上記第１光電変換領域内において、上記光電変換層の表面から所定深さの位置に形成され、当該第１光電変換領域を表層側の第１表層側領域と上記半導体基板側の第１基板側領域とに分割しており、上記第１表層側領域と上記第１基板側領域とを連通する連通孔を有する第２導電型の第１分割領域と、上記第２光電変換領域内において、上記第１分割領域とほぼ同じ深さの位置または上記第１分割領域よりも浅い位置に形成された第２導電型の第２分割領域と、上記第３光電変換領域内において、上記第２分割領域よりも浅い位置に形成された第２導電型の第３分割領域とを含む、光電変換デバイス。

Description

明細書

光電変換デバイス、イメージセンサおよび光電変換デバイスの製造方法技術分野

[0001] この発明は、複数の光波長域について、各光波長域ごとに受けた光の光量を電気的信号に変換する光電変換デバイスおよびその製造方法、ならびにその光電変換デバイスを備えたイメージセンサに関する。

背景技術

[0002] イメージセンサには、受けた光の光量を電気的信号に変換する光電変換デバイスが備えられている。たとえば、カラー画像を読み取るカラーイメージセンサには、赤、緑および青の各色用のセンサ（フォトダイオード）を有する光電変換デバイスが備えられている。各色用のセンサの入光面には、検出色の光のみを透過するカラーフィルターが設けられており、各センサからは、そのカラーフィルタを介して入射する光の光量に応じた信号が出力される。

[0003] しかし、このような光電変換デバイスは、その製造工程にお、て、フィルタを形成する必要があるため、工程数が多ぐ製造コストが増大する。そこで、各色のフィルタを廃した光電変換デバイスが提案されている（特開平 8— 316521号公報参照)。図 8は、フィルタが省略された構造の光電変換デバイスの図解的な断面図である。この光電変換デバイス 100は、シリコンなど力もなる p型基体 101、およびその上に形成された P型のェピタキシャル層 104を備えて!/、る。ェピタキシャル層 104の上には、フィールド酸ィ匕膜 107が形成されている。フィールド酸ィ匕膜 107は、所定間隔ごとに他の部分より厚く形成されており、このフィールド酸ィ匕膜 107の厚く形成された部分と P型基体 101との間には、 n型拡散層 105および n型埋め込み層 102が形成されている。

[0004] これにより、ェピタキシャル層 104は複数の領域に分離されており、各領域は、センサ I、センサ IIおよびセンサ IIIを構成している。各センサ I, II, IIIにおいて、ェピタキシャル層 104の表層部中央には、 p型のベース領域 106が形成されている。

P型基体 101とセンサ IIおよびセンサ IIIのェピタキシャル層 104との間には、 p型埋め込み層 103が形成されている。これにより、センサ IIおよびセンサ IIIのェピタキシャル層 104の厚さは、センサ Iのェピタキシャル層 104の厚さより薄くなつている。センサ IIのェピタキシャル層 104の厚さと、センサ IIIのェピタキシャル層 104の厚さとは、ほぼ同じである。

[0005] センサ I, II上のフィールド酸ィ匕膜 107の上には、多結晶シリコンなど力もなり青色光をある程度吸収する吸光材 108が形成されている。

各センサ I, II, IIIにおいて、光が入射すると、ェピタキシャル層 104では、それぞれ照射された光の光量に応じた量のキャリア（電子正孔対）が発生し、ベース領域 106 を介して正孔の量に応じた光電流 (光起電力）が取り出される。

[0006] ここで、ェピタキシャル層 104の光吸収係数は、入射される光の波長が長、ほど小さいので、ェピタキシャル層 104の表面力も入射する光は、その波長が長いほど深いところに到達する。このため、ェピタキシャル層 104の厚さが小さいと、長波長の光（たとえば、赤色光）は充分吸収されなくなる。

この光電変換デバイス 100では、センサ Iのェピタキシャル層 104は、赤色光から青色光に至る広い波長域の光を吸収可能な厚さに形成され、センサ IIおよびセンサ III のェピタキシャル層 104は、主として緑色光から青色光に至る波長域の光を吸収可能な厚さに形成されて！ヽる。

[0007] 次に、青色光を吸収する吸光材 108の有無に着目すると、センサ I, IIの上には吸光材 108が設けられているので、センサ I, IIのェピタキシャル層 104には、赤色光および緑色光が入射される。したがって、センサ Iは、主として赤色光および緑色光の光量に対応する光電流を生じさせ、センサ IIは、主として緑色光の光量に対応する光電流を生じさせる。一方、センサ IIIの上には、吸光材 108は設けられていないので、センサ IIIには、赤色光、緑色光および青色光が入射される。このため、センサ IIIは、主として緑色光および青色光の光量に対応する光電流を生じさせる。

[0008] このように、各センサ I, II, IIIは、吸収して光電流を発生させる対象となる赤色光、緑色光および青色光の組み合わせが異なるから、各センサ I, II, IIIでそれぞれ生じる光電流の大きさに基づく演算処理により、赤色光、緑色光および青色光の光量をそれぞれ求めることができる。ところが、このような光電変換デバイスにおいても、吸光材 108を設ける必要があるため、製造コストを充分低減できな力つた。

[0009] また、ベース領域 106には、それぞれ信号取り出し電極を接続する必要がある。このため、信号取り出し電極を設けるための開口を吸光材 108に形成しなければならず、このこともコストを増大させる原因となっていた。

さらに、通常、光電変換デバイスの駆動時には、光を吸収してキャリアを発生させるための半導体層は空乏化されるが、空乏化のために要する電圧は、当該半導体層の厚さが大きくなるほど大きくなる。このため、長波長の光を吸収するために厚くされた半導体領域は、空乏化するために大きな電圧が必要であり、このため、光電変換デバイスの駆動電圧は大きカゝつた。したがって、このような光電変換デバイスを含むィメージセンサの駆動電圧は大き力つた。

発明の開示

[0010] この発明の目的は、製造コストを低減できる光電変換デバイスを提供することであるこの発明の他の目的は、製造コストを低減できるイメージセンサを提供することである。

この発明のさらに他の目的は、製造コストを低減できる光電変換デバイスの製造方法を提供することである。

[0011] この発明のさらに他の目的は、駆動電圧が低い光電変換デバイスを提供することである。

この発明のさらに他の目的は、駆動電圧が低いイメージセンサを提供することである。

[0012] この発明の第 1の局面に係る光電変換デバイスは、半導体基板上に積層された第 1導電型の光電変換層と、この光電変換層内に形成され、当該光電変換層を上記半導体基板に沿って第 1光電変換領域、第 2光電変換領域および第 3光電変換領域に分離する第 2導電型の素子分離領域と、上記第 1光電変換領域内において、上記光電変換層の表面力所定深さの位置に形成され、当該第 1光電変換領域を表層側の第 1表層側領域と上記半導体基板側の第 1基板側領域とに分割しており、上記第 1表層側領域と上記第 1基板側領域とを連通する連通孔を有する第 2導電型の第 1分割領域と、上記第 2光電変換領域内において、上記第 1分割領域とほぼ同じ深さの位置または上記第 1分割領域よりも浅！、位置に形成され、当該第 2光電変換領域を表層側の第 2表層側領域と上記半導体基板側の第 2基板側領域とに分割する第 2 導電型の第 ₂分割領域と、上記第 3光電変換領域内において、上記第 2分割領域よりも浅い位置に形成され、当該第 3光電変換領域を表層側の第 3表層側領域と上記半導体基板側の第 3基板側領域とに分割する第 2導電型の第 3分割領域とを含む。

[0013] この発明によれば、第 2分割領域は、光電変換層の表面力も第 1分割領域とほぼ同じ深さ、または第 1分割領域より浅い位置に形成されており、第 3分割領域は、光電変換層の表面力第 2分割領域より浅い位置に形成されている。

したがって、第 1ないし第 3分割領域がほぼ同じ厚さを有しているとすると、第 1表層側領域の厚さは、第 2表層側領域の厚さとはほぼ等しいか、または第 2表層側領域の厚さより大きい。また、第 2表層側領域の厚さは、第 3表層側領域の厚さより大きい。

[0014] 第 1分割領域に連通孔が形成されていることにより、第 1基板側領域で発生したキャリアは、この連通孔を通って第 1表層側領域に移動できる。したがって、第 1表層側領域に信号取り出し電極が設けられていると、第 1表層側領域および第 1基板側領域で発生したキャリアは、ともに第 1表層側領域に設けられた信号取り出し電極に移動することができる。このため、第 1導電型の第 1表層側領域および第 1基板側領域と、第 2導電型の第 1分割領域とにより構成されるダイオード (以下、「第 1フォトダイォード」という。）は、第 1表層側領域および第 1基板側領域で発生するキャリア量に対応する大きさの光電流 (光起電力）を発生させることができる。

[0015] 一方、第 2および第 3表層側領域に、それぞれ信号取り出し電極が設けられて!/、る場合、第 2および第 3表層側領域で発生したキャリアは、それぞれ信号取り出し電極に移動することができるが、第 2および第 3基板側領域で発生したキャリアは、それぞれ第 2および第 3分割領域に阻まれて、信号取り出し電極に移動できな！/ヽ。

このため、第 2表層側領域と第 2分割領域とにより構成されるダイオード (以下、「第 2フォトダイオード」という。）では、第 2表層側領域で発生するキャリア量に対応する大きさの光電流 (光起電力）しか発生させることができず、第 3表層側領域と第 3分割領域とにより構成されるダイオード (以下、「第 3フォトダイオード」という。）では、第 3表層側領域で発生するキャリア量に対応する大きさの光電流 (光起電力）し力発生させることができない。

[0016] ここで、光電変換層の光吸収係数は、入射される光の波長が長いほど小さいので、光電変換層の表面力入射する光は、その波長が長いほど深いところに到達する。このため、第 1表層側領域および第 1基板側領域は、第 2および第 3表層側領域と比ベて、より長波長側に至る広い波長域 (短波長域、中波長域、長波長域)の光を吸収して、このような光の光量に対応する量のキャリアを生じさせることができる。そして、第 1フォトダイオードは、このようなキャリア量に相当する光電流 (光起電力）を生じる。

[0017] また、第 2表層側領域は、第 3表層側領域と比べて、より長波長側に至る波長域 (短波長域、中波長域)の光を吸収して、このような光の光量に対応する量のキャリアを生じさせることができる。そして、第 2フォトダイオードは、このようなキャリア量に相当する光電流 (光起電力）を生じる。第 3表面側領域は、短波長側の狭い波長域の光を吸収して、このような光の光量に対応する量のキャリアを生じさせることができる。そして、第 3フォトダイオードは、このようなキャリア量に相当する光電流 (光起電力）を生じる。

[0018] よって、第 1ないし第 3フォトダイオードで生じる光電流 (光起電力）に基づく演算処理により、異なる 3種類の波長域の光 (たとえば、赤色光、緑色光および青色光）の光量を求めることができる。

以上のように、この光電変換デバイスでは、第 1ないし第 3フォトダイオードが互いに異なる波長依存性を有しているので、フィルタや吸光材を用いずに、異なる 3種類の波長域について、各波長域の光の光量を検出することができる。そのため、この光電変換デバイスの製造工程において、フィルタや吸光材を形成する必要がない。よって、光電変換デバイスの製造コストを低減することができる。

[0019] この光電変換デバイスで光量の測定をするときは、第 1ないし第 3フォトダイオードに逆バイアス電圧を印加して、第 1な、し第 3フォトダイオードを空乏化することができる。半導体層を空乏化するために必要な電圧は、その半導体層の厚さに依存するから、第 1表層側領域および第 1基板側領域 (第 1光電変換領域)をほぼ完全に空乏化するために必要な電圧は、第 1分割領域が設けられて、な、場合と比べて小さ、。

[0020] 各素子分離領域は、たとえば、上記第 1ないし第 3分割領域に接続された上記第 2 導電型の拡散分離領域を含んでもよぐこの場合、上記光電変換デバイスは、各拡散分離領域に共通接続された上記第 2導電型の共通電極層を含んでもよい。

この場合、第 1ないし第 3分割領域、拡散分離領域および共通電極層は、同じ導電型を有するので、共通電極層を介して、第 1ないし第 3フォトダイオードに一括して逆バイアス電圧を印加できる。

[0021] 共通電極層は、たとえば、上記半導体基板と上記光電変換層との間に設けられていてもよい。

上記素子分離領域は、光電変換層 (拡散分離領域)の表層部に形成された絶縁体部を含むことが好ましい。この絶縁体部により、光電変換層の表層部において、素子分離領域で区画された領域間のリーク電流を少なくすることができる。光電変換層がシリコン力もなる場合、絶縁体部としては、たとえば、 LOCOS技術により光電変換層 (拡散分離領域)の表層部における所定の領域が選択的に酸化されてなる酸化膜を用!/、ることができる。

[0022] 上記第 1ないし第 3表層側領域の表層部には、上記第 2導電型の第 1ないし第 3最表層領域が形成されていることが好ましい。これらの第 1ないし第 3最表層領域と第 1 ないし第 3表層側領域とは、フォトダイオード (以下、それぞれ、「第 1ないし第 3表面フォトダイオード」という。）を構成する。それぞれ上下に形成された第 1ないし第 3フォトダイオードおよび第 1ないし第 3表面フォトダイオードにより、その位置で受けられる光の光量に対応する大きな光電流を生じさせることができる。

[0023] 上記素子分離領域が、上記共通電極層に接続された上記拡散分離領域を含んでいる場合、上記最表層領域は、上記拡散分離領域に接続されていてもよい。

この場合、共通電極層を介して、第 1ないし第 3フォトダイオードおよび第 1ないし第 3表面フォトダイオードに一括して逆バイアス電圧を印加できる。

この発明の第 2の局面に係る光電変換デバイスは、半導体基板上に積層された第 1導電型の光電変換層と、この光電変換層の表面カゝら所定深さの位置に形成され、当該光電変換層を表層側の表層側領域と上記半導体基板側の基板側領域とに分割しており、上記表層側領域と上記基板側領域とを連通する連通孔を有する第 2導電型の分割領域とを含む。

[0024] この発明によれば、分割領域には連通孔が形成されて!、るので、表層側領域と基板側領域とは、この連通孔内を介して連通している。このため、表層側領域に信号取り出し電極が設けられていると、表層側領域および基板側領域に光が入射することによりこれらの領域で発生したキャリアは、ともに信号取り出し電極に移動することができる。

一方、表層側領域と基板側領域との間に分割領域が介在していることにより、空乏層が、光電変換層の外部表面からだけでなぐ光電変換層の内部、すなわち、表層側領域と分割領域との界面、および基板側領域と分割領域との界面からも広がるようにすることができる。

[0025] したがって、たとえば、赤色光を含む広い波長域の光を吸収するために、表層側領域と基板側領域との合計厚さが大きくされてヽた場合でも、表層側領域および基板側領域をほぼ完全に空乏化するために必要な電圧を、分割領域が形成されて、ない場合と比べて低くできる。すなわち、この光電変換デバイスの駆動電圧は低い。この発明の第 ₃の局面に係るイメージセンサは、光電変換デバイスと、この光電変換デバイスを駆動するための駆動回路とを含む。上記光電変換デバイスは、半導体基板上に積層された第 1導電型の光電変換層と、この光電変換層内に形成され、当該光電変換層を上記半導体基板に沿って第 1光電変換領域、第 2光電変換領域および第 3光電変換領域に分離する第 2導電型の素子分離領域と、上記第 1光電変換領域内において、上記光電変換層の表面力所定深さの位置に形成され、当該第 1 光電変換領域を表層側の第 1表層側領域と上記半導体基板側の第 1基板側領域とに分割しており、上記第 1表層側領域と上記第 1基板側領域とを連通する連通孔を有する第 2導電型の第 1分割領域と、上記第 2光電変換領域内において、上記第 1 分割領域とほぼ同じ深さの位置または上記第 1分割領域よりも浅い位置に形成され、当該第 2光電変換領域を表層側の第 2表層側領域と上記半導体基板側の第 2基板側領域とに分割する第 2導電型の第 2分割領域と、上記第 3光電変換領域内において、上記第 2分割領域よりも浅い位置に形成され、当該第 3光電変換領域を表層側の第 3表層側領域と上記半導体基板側の第 3基板側領域とに分割する第 2導電型の第 3分割領域とを備えて、る。

[0026] この発明のイメージセンサは、光電変換デバイスにフィルタや吸光材を形成する必要がないので、製造コストの低減を図ることができる。

また、本発明の第 4の局面に係るイメージセンサは、光電変換デバイスと、この光電変換デバイスを駆動するための駆動回路とを含む。上記光電変換デバイスは、半導体基板上に積層された第 1導電型の光電変換層と、この光電変換層の表面から所定深さの位置に形成され、当該光電変換層を表層側の表層側領域と上記半導体基板側の基板側領域とに分割しており、上記表層側領域と上記基板側領域とを連通する連通孔を有する第 2導電型の分割領域とを備えて、る。

[0027] この発明のイメージセンサは、駆動電圧を低くすることができる光電変換デバイスを含むので、そのイメージセンサの駆動電圧を低くすることができる。

この発明の第 ₅の局面に係る光電変換デバイスの製造方法は、半導体基板上に第

1導電型の光電変換層を積層する積層工程と、上記光電変換層内に、当該光電変換層を上記半導体基板に沿って第 1光電変換領域、第 2光電変換領域および第 3光電変換領域に分離する第 2導電型の素子分離領域を形成する素子分離工程と、上記第 1光電変換領域内において、上記光電変換層の表面から所定深さの位置に、当該第 1光電変換領域を表層側の第 1表層側領域と上記半導体基板側の第 1基板側領域とに分割し、かつ、上記第 1表層側領域と上記第 1基板側領域とを連通する連通孔を有する第 2導電型の第 1分割領域を形成するとともに、上記第 2光電変換領域内において、上記第 1分割領域とほぼ同じ深さの位置に、当該第 2光電変換領域を表層側の第 2表層側領域と上記半導体基板側の第 2基板側領域とに分割するための第 2導電型の第 2分割領域を形成する工程と、上記第 3光電変換領域内において、上記第 2分割領域よりも浅い位置に、当該第 3光電変換領域を表層側の第 3表層側領域と上記半導体基板側の第 3基板側領域とに分割するための第 2導電型の第 3分割領域を形成する工程とを含む。

[0028] この製造方法により、本発明の第 1の局面に係る光電変換デバイスであって、第 2 分割領域が光電変換層の表面力ゝら第 1分割領域とほぼ同じ深さに形成された光電変換デバイスを製造できる。

第 1分割領域および第 2分割領域を形成する工程におヽて、第 1分割領域と第 2分割領域とは、光電変換層の表面からほぼ同じ深さの位置に形成される。したがって、第 1分割領域および第 2分割領域を形成する工程を同時に実施して、第 1分割領域および第 2分割領域を一括して形成できる。

[0029] 上記第 1分割領域および上記第 2分割領域を形成する工程は、上記光電変換層の表面力ゝら第 2導電型の不純物を所定の注入エネルギーで注入する工程を含んでもよぐこの場合、上記第 3分割領域を形成する工程は、上記光電変換層の表面から第 2 導電型の不純物を上記所定の注入エネルギーよりも小さな注入エネルギーで注入する工程を含んでもよい。

この構成によれば、第 1ないし第 3分割領域は、光電変換層の表面から不純物を注入することにより形成される。この際、第 1ないし第 3光電変換領域それぞれにおける第 1ないし第 3分割領域の形成深さは、当該不純物の注入エネルギーにより決まる。具体的には、不純物の注入エネルギーが大きくなるほど、形成深さは深くなる。したがって、不純物の注入エネルギーにより、第 1ないし第 3光電変換領域の形成深さを制御できる。

[0030] 第 1分割領域および第 2分割領域を形成する工程において、不純物は同じ注入ェネルギー（所定の注入エネルギー）で注入されるので、第 1および第 2分割領域は、光電変換層の表面カゝら同じ深さに形成される。

一方、第 3分割領域を形成する工程における不純物の注入エネルギーは、第 1および第 2分割領域を形成する工程における不純物の注入エネルギーより小さいから、第 3分割領域は、光電変換層の表面から第 1および第 2分割領域より浅い位置に形成される。

[0031] 第 1分割領域を形成する工程において、不純物の注入は、光電変換層上に所定のノ《ターンを有するマスク (たとえば、レジスト膜)が形成された状態で行うことができる。マスクは、たとえば、第 1分割領域の連通孔に対応する領域を覆う部分を有するものであってもよい。この場合、連通孔に対応する領域に不純物が注入されないようにすることができる。すなわち、連通孔を有する第 1分割領域を得ることができる。 [0032] この発明の第 6の局面に係る光電変換デバイスの製造方法は、半導体基板上に第 1導電型の光電変換層を積層する積層工程と、上記光電変換層内に、当該光電変換層を上記半導体基板に沿って第 1光電変換領域、第 2光電変換領域および第 3光電変換領域に分離する第 2導電型の素子分離領域を形成する素子分離工程と、上記第 1光電変換領域内において、上記光電変換層の表面から所定深さの位置に、当該第 1光電変換領域を表層側の第 1表層側領域と上記半導体基板側の第 1基板側領域とに分割し、かつ、上記第 1表層側領域と上記第 1基板側領域とを連通する連通孔を有する第 2導電型の第 1分割領域を形成する工程と、上記第 2光電変換領域内において、上記第 1分割領域よりも浅い位置に、当該第 2光電変換領域を表層側の第 2表層側領域と上記半導体基板側の第 2基板側領域とに分割するための第 2 導電型の第 2分割領域を形成する工程と、上記第 3光電変換領域内において、上記第 2分割領域よりも浅ヽ位置に、当該第 3光電変換領域を表層側の第 3表層側領域と上記半導体基板側の第 3基板側領域とに分割するための第 2導電型の第 3分割領域を形成する工程とを含む。

[0033] この製造方法により、本発明の第 1の局面に係る光電変換デバイスであって、第 2 分割領域が光電変換層の表面力第 1分割領域より浅い位置に形成された光電変換デバイスを製造できる。

上記第 1分割領域を形成する工程は、上記光電変換層の表面から第 2導電型の不純物を所定の第 1注入エネルギーで注入する工程を含んでもよぐこの場合、上記第 2分割領域を形成する工程は、上記光電変換層の表面から第 2導電型の不純物を上記第 1注入エネルギーよりも小さな第 2注入エネルギーで注入する工程を含んでもよぐこの場合、上記第 3分割領域を形成する工程は、上記光電変換層の表面から第 2導電型の不純物を上記第 2注入エネルギーよりも小さな第 3注入エネルギーで注入する工程を含んでもよ!、。

[0034] この構成によれば、第 2注入エネルギーが第 1注入エネルギーより小さいことにより、第 2分割領域を、光電変換層の表面力第 1分割領域より浅い位置に形成することができる。また、第 3注入エネルギーが第 2注入エネルギーより小さいことにより、第 3 分割領域を、光電変換層の表面から第 2分割領域より浅ヽ位置に形成することができる。

本発明における上述の、またはさらに他の目的、特徴および効果は、添付図面を参照して次に述べる実施形態の説明により明らかにされる。

図面の簡単な説明

[図 1]本発明の第 1の実施形態に係る光電変換デバイスの構造を示す図解的な平面図である。

[図 2]図 1の II II切断線断面図である。

[図 3A]図 1の ΠΙΑ— ΠΙΑ切断線断面図である。

[図 3B]図 1の ΠΙΒ— ΠΙΒ切断線断面図である。

[図 3C]図 1の IIIC IIIC切断線断面図である。

圆 4]光電変換層表面力もの深さと光強度との関係を示す図である。

[図 5]本発明の第 2の実施形態に係る光電変換デバイスの構造を示す図解的な断面図である。

[図 6A]図 5に示す光電変換デバイスの製造方法を説明するための図解的な断面図である。

[図 6B]図 5に示す光電変換デバイスの製造方法を説明するための図解的な断面図である。

[図 6C]図 5に示す光電変換デバイスの製造方法を説明するための図解的な断面図である。

[図 6D]図 5に示す光電変換デバイスの製造方法を説明するための図解的な断面図である。

[図 6E]図 5に示す光電変換デバイスの製造方法を説明するための図解的な断面図である。

[図 6F]図 5に示す光電変換デバイスの製造方法を説明するための図解的な断面図である。

[図 7]図 1、図 2および図 3Aないし図 3Cに示す光電変換デバイスと、その駆動回路とを含むイメージセンサの回路図である。

[図 8]従来の光電変換デバイスの構造を示す図解的な断面図である。発明を実施するための最良の形態

[0036] 図 1は、本発明の第 1の実施形態に係る光電変換デバイスの構造を示す図解的な平面図であり、図 2は、図 1の II II切断線断面図であり、図 3Aないし図 3Cは、それぞれ図 1の ΠΙΑ— ΠΙΑ切断線断面図、 ΠΙΒ— ΠΙΒ切断線断面図および IIIC IIIC切断線断面図である。

この光電変換デバイス 1は、 p型のシリコン基板 2、およびシリコン基板 2上に順に積層された n+型の共通電極層 3および p—型の光電変換層 4を備えて、る。光電変換層 4は、ほぼ一定の厚さ（6 m程度）を有している。光電変換層 4は、素子分離領域 5 により、第 1光電変換領域 6、第 2光電変換領域 7および第 3光電変換領域 8に分離されている。第 1ないし第 3光電変換領域 6, 7, 8は、図 1に示すように、シリコン基板 2 を垂直に見下ろす平面視にお!/、て、ほぼ正方形の形状を有して、る。

[0037] 素子分離領域 5は、光電変換層 4の表層部に設けられた LOCOS(localized

oxidation of silicon)による酸ィ匕膜 5Aと、酸化膜 5Aと共通電極層 4との間に渡って設けられた n型の拡散分離領域 5Bとを含んで、る。拡散分離領域 5Bの幅 (シリコン基板 2に沿う方向の長さ）は、酸ィ匕膜 5Aの幅 (シリコン基板 2に沿う方向の長さ)より大きい。

第 1光電変換領域 6内において、光電変換層 4の表面から所定深さの位置 (第 1光電変換領域 6の厚さ方向途中）には、 n+型の第 1分割領域 9が形成されている。この第 1分割領域 9により、第 1光電変換領域 6は、表層側の第 1表層側領域 6Aと、シリコン基板 2側の第 1基板側領域 6Bとに分割されている。第 1表層側領域 6Aの厚さは、 2 μ m〜3 μ mである。

[0038] 第 1分割領域 9には、連通孔 9aが形成されている。連通孔 9aの形状は、たとえば、矩形であり、この場合、連通孔 9aの一辺の長さは第 1分割領域 9の一辺の長さの 2分の 1以下である。第 1表層側領域 6Aと第 1基板側領域 6Bとは、連通孔 9aを介して連通している。

第 2光電変換領域 7内において、光電変換層 4の表面力も第 1分割領域 9とほぼ同じ深さの位置 (第 2光電変換領域 7の厚さ方向途中）には、 n+型の第 2分割領域 10が形成されている。第 2分割領域 10の厚さは、第 1分割領域 9の厚さにほぼ等しい。第 2分割領域 10により、第 2光電変換領域 7は、表層側の第 2表層側領域 7Aと、シリコン基板 2側の第 2基板側領域 7Bとに分割されている。

[0039] 第 2分割領域 10が、第 1分割領域 9とほぼ同じ深さの位置に形成されていることにより、第 2表層側領域 7Aの厚さは、第 1表層側領域 6Aの厚さとほぼ等しくなつている。したがって、第 2表層側領域 7Aの厚さは、 2 μ m〜3 μ mである。

第 2分割領域 10は、シリコン基板 2を垂直に見下ろす平面視において、第 2光電変換領域 7とほぼ同じ領域に形成されており、第 2表層側領域 7Aと第 2基板側領域 7B とを連通させるような連通孔を有していない。したがって、第 2表層側領域 7Aと第 2基板側領域 7Bとは、第 2分割領域 10により完全に隔てられており、後述するように、第 2表層側領域 7Aで発生した電流のみ力信号として用いられるようになって!/、る。

[0040] 第 3光電変換領域 8内において、光電変換層 4の表面力第 2分割領域 9より浅い位置 (第 3光電変換領域 8の厚さ方向途中）には、 n+型の第 3分割領域 11が形成されている。第 3分割領域 11の厚さは、第 1および第 2分割領域 9, 10の厚さにほぼ等しい。第 3分割領域 11により、第 3光電変換領域 8は、表層側の第 3表層側領域 8Aと、シリコン基板 2側の第 3基板側領域 8Bとに分割されている。

[0041] 第 3分割領域 11が第 2分割領域 10より浅い位置に形成されていることにより、第 3 表層側領域 8Aの厚さは第 2表層側領域 7Aの厚さより小さくなつている。第 3表層側領域 8Aの厚さは、： L m程度である。

第 3分割領域 11は、シリコン基板 2を垂直に見下ろす平面視において、第 3光電変換領域 8とほぼ同じ領域に形成されており、第 3表層側領域 8Aと第 3基板側領域 8B とを連通させるような連通孔を有していない。したがって、第 3表層側領域 8Aと第 3基板側領域 8Bとは、第 3分割領域 11により完全に隔てられており、後述するように、第 3表層側領域 8Aで発生した電流のみ力信号として用いられるようになって!/、る。

[0042] 第 1ないし第 3分割領域 9, 10, 11の周縁部は、全周に渡って拡散分離領域 5Bに接続されている。

第 1ないし第 3光電変換領域 6, 7, 8の表層部には、それぞれ n+型の第 1ないし第 3 最表層領域 12, 13, 14、および p+型の第 1ないし第 3信号取り出し領域 15, 16, 17 が形成されている。 [0043] 図 1に示すように、シリコン基板 2を垂直に見下ろす平面視において、第 1ないし第 3信号取り出し領域 15, 16, 17は、それぞれ第 1ないし第 3光電変換領域 6, 7, 8の中央部に対して、一方側（図 1に示す第 1ないし第 3光電変換領域 6, 7, 8の配列方向に対して一方の側方）に偏った位置に設けられている。第 1ないし第 3最表層領域 12, 13, 14は、それぞれ第 1ないし第 3信号取り出し領域 15, 16, 17を取り囲むように、第 1ないし第 3信号取り出し領域 15, 16, 17とわずかな間隔をあけて設けられている。

[0044] 第 1ないし第 3信号取り出し領域 15, 16, 17は、素子分離領域 5の拡散分離領域 5 Bに接続されている。

図 2を参照して、第 1分割領域 9と第 1表層側領域 6Aおよび第 1基板側領域 6Bとは、第 1フォトダイオード D を構成しており、第 2分割領域 10と第 2表層側領域 7Aとは

1A

、第 2フォトダイオード D を構成しており、第 3分割領域 11と第 3表層側領域 8Aとは

2A

、第 3フォトダイオード D を構成している。

3A

[0045] また、第 1最表層領域 12と第 1表層側領域 6Aとは、第 1表面フォトダイオード D を

1B 構成しており、第 2最表層領域 13と第 2表層側領域 7Aとは、第 2表面フォトダイォード D を構成しており、第 3最表層領域 14と第 3表層側領域 8Aとは、第 3表面フォトダ

2B

ィオード D を構成している。

3B

光電変換デバイス 1において、素子分離領域 5に区画された領域は、それぞれ、第 1ないし第 3フォトダイオード D , D , D と第 1ないし第 3表面フォトダイオード D ,

1A 2A 3A 1B

D , D とを備えた第 1ないし第 3センサ部 21, 22, 23を構成している。

2B 3B

[0046] 第 1ないし第 3信号取り出し領域 15, 16, 17には、それぞれアノード電極 (信号取り出し電極） 24, 25, 26が接続されており、第 1ないし第 3フォトダイオード D , D , D

1A 2A および第 1ないし第 3表面フォトダイオード D , D , D で生じた光電流 (光起電力

3A IB 2B 3B

)を、第 1ないし第 3センサ部 21, 22, 23ごとに個別に取り出せるようになつている。

[0047] 図 1、図 2および図 3Aないし図 3Cには、第 1ないし第 3センサ部 21, 22, 23を各 1 つずつ示している力この光電変換デバイス 1には、複数組の第 1ないし第 3センサ部 21, 22, 23が備えられていてもよい。この場合、複数組の第 1ないし第 3センサ部 21, 22, 23は、シリコン基板 2の面内方向で直線的または二次元的に配列される。 [0048] また、用途に応じて、第 1ないし第 3センサ部 21, 22, 23のうち、いずれかのセンサ部 21, 22, 23のみを使用するようにしてもよい。

共通電極層 3は、第 1ないし第 3センサ部 21, 22, 23にまたがる領域に形成されており、各素子分離領域 5の拡散分離領域 5Bは、共通電極層 3に接続されている。したがって、第 1ないし第 3分割領域 9, 10, 11および第 1ないし第 3最表層領域 12, 1 3, 14は、拡散分離領域 5Bを介して共通電極層 3に接続されている。

[0049] 第 1ないし第 3分割領域 9, 10, 11、第 1ないし第 3最表層領域 12, 13, 14、拡散分離領域 5Bおよび共通電極層 3の導電型は、 V、ずれも n+型または n型であるので、共通電極層 3を介して、第 1ないし第 3フォトダイオード D , D , D および第 1ない

1A 2A 3A

し第 3表面フォトダイオード D , D , D に一括して、逆バイアス電圧を印加できる。

IB 2B 3B

[0050] 光電変換層 4では入射光量に対応する量のキャリアが発生する。第 1センサ部 21 において、第 1表層側領域 6Aと第 1基板側領域 6Bとは、連通孔 9aを介して連通しているから、第 1表層側領域 6Aおよび第 1基板側領域 6Bで生じたキャリアは、いずれも、第 1信号取り出し領域 15を介して、アノード電極 24に移動できる。

このため、第 1フォトダイオード D および第 1表面フォトダイオード D では、第 1表

1A 1B

層側領域 6Aおよび第 1基板側領域 6Bで発生するキャリア量に対応する大きさの光電流 (光起電力）を取り出すことができる。

[0051] 一方、第 2および第 3表層側領域 7A, 8Aで発生したキャリアは、それぞれ第 2および第 3信号取り出し領域 16, 17を介して、アノード電極 25, 26に移動することができる力第 2および第 3基板側領域 7B, 8Bで発生したキャリアは、それぞれ第 2および第 3分割領域 10, 11に阻まれて、アノード電極 25, 26に移動できない。

このため、第 2フォトダイオード D および第 2表面フォトダイオード D では、第 2表

2A 2B

層側領域 7Aで発生するキャリア量に対応する大きさの光電流 (光起電力）のみを取り出すことができ、第 3フォトダイオード D および第 3表面フォトダイオード D では、

3A 3B 第 3表層側領域 8Aで発生するキャリア量に対応する大きさの光電流 (光起電力）のみを取り出すことができる。言い換えれば、第 2基板側領域 7Bや第 3基板側領域 8B で発生する主に赤色光に応じた光電流を、受光した光量を求める演算に用いないようにすることができる（後述参照)。 [0052] 図 4は、光電変換層 4におけるその表面力の深さと光強度との関係を示す図である。

光電変換層 4内にその表面力入った光は光電変換層 4に吸収されるので、光強度は光電変換層 4の表面からの深さが大きくなるとともに小さくなる。このとき、波長が長い光ほど光電変換層 4による吸収は小さくなり、光電変換層 4の深部に到達する。このため、波長が 620nmの光（赤色光）は、光電変換層 4の表面から 6 μ m以上の深部まで到達する力波長が 530nmの光 (緑色光）は、光電変換層 4の表面から 5 m程度の深さまでしか到達せず、波長が 470nmの光 (青色光）は、光電変換層 4の表面から 3 m程度の深さまでし力到達しない。すなわち、第 2表層側領域 7Aでは赤色光を充分吸収できず、第 3表層側領域 8Aでは赤色光および緑色光を充分吸収できない。

[0053] したがって、第 1表層側領域 6Aおよび第 1基板側領域 6Bでは、赤色光から青色光に至る波長域の光が吸収され、その光量に対応する量のキャリアが発生する。また、第 2表層側領域 7Aでは、主として緑色光から青色光に至る波長域の光が吸収され、その光量に対応する量のキャリアが発生する。そして、第 3表層側領域 8Aでは、主として青色光付近の波長域の光が吸収され、その光量に対応する量のキャリアが発生する。

[0054] 言ヽ換えれば、第 1表層側領域 6Aおよび第 1基板側領域 6Bの合計厚さは、赤色光から青色光に至る波長域の光が吸収されるように設定されており、第 2表層側領域 7Aの厚さは、緑色光力青色光に至る波長域の光を吸収できるように設定されており、第 3表層側領域 8Aの厚さは、青色光付近の波長域の光を吸収できるように設定されている。

以上のことにより、第 1フォトダイオード D および第 1表面フォトダイオード D (第 1

1A 1B センサ部 21)では、第 1基板側領域 6Bおよび第 1表層側領域 6Aで発生した赤色〜青色光によるキャリアの量に対応する光電流 (光起電力）が生じる。同様に、第 2フォトダイオード D および第 2表面フォトダイオード D (第 2センサ部 22)では、第 2表層

2A 2B

側領域 7Aで発生した緑色〜青色光によるキャリアの量に対応する光電流 (光起電力 )が生じ、第 3フォトダイオード D および第 3表面フォトダイオード D (第 3センサ部 2 3)では、第 3表層側領域 8Aで発生した青色光によるキャリアの量に対応する光電流 (光起電力）が生じる。

[0055] 酸ィ匕膜 5Aが形成されていることにより、光電変換層 4の表層部において、隣接するセンサ部 21, 22, 23間のリーク電流は少ない。

このように、第 1ないし第 3センサ部 21, 22, 23は、吸収して光電流を発生させる対象となる赤色光、緑色光および青色光の組み合わせが異なるから、これらの光電流（光起電力）の値に基づいて演算処理することにより、赤色光の光量、緑色光の光量および青色光の光量をそれぞれ求めることができる。すなわち、この光電変換デバイス 1により、フィルタや吸光材によらず、 3種類の波長について、第 1ないし第 3センサ部 21, 22, 23が受けた光の光量を求めることができる。

[0056] また、光電変換デバイス 1が複数組の第 1ないし第 3センサ部 21, 22, 23を備えていれば、第 1ないし第 3センサ部 21, 22, 23の配列方向に関して、 3種類の波長につ！、て光量の分布を求めることができる。

第 1光電変換領域 6において、連通孔 9aを有する第 1分割領域 9が設けられていない場合、空乏層は、第 1光電変換領域 6と第 1最表層領域 12との界面、および第 1光電変換領域 6と共通電極層 3との界面力広がる。これに対して、この光電変換デバイス 1のように、第 1分割領域 9が設けられている場合、空乏層は、第 1光電変換領域 6 (第 1表層側領域 6A)と第 1最表層領域 12との界面、および第 1光電変換領域 6 ( 第 1基板側領域 6B)と共通電極層 3との界面に加えて、第 1表層側領域 6Aと第 1分割領域 9との界面、および第 1基板側領域 6Bと第 1分割領域 9との界面からも広がる

[0057] 半導体層を完全に空乏化するために必要な電圧は、その半導体層の厚さに依存するから、第 1表層側領域 6Aおよび第 1基板側領域 6Bをほぼ完全に空乏化するために必要な電圧は、第 1分割領域 9が形成されていない場合と比べて低くできる。このため、このような光電変換デバイス 1は、低消費電力が求められる携帯機器用として適している。

図 5は、本発明の第 2の実施形態に係る光電変換デバイスの構造を示す図解的な断面図である。図 5において、図 2に示す各部に対応する部分には、図 2と同じ参照符号を付して説明を省略する。

[0058] この光電変換デバイス 31では、第 1分割領域 9に相当する第 1分割領域 32は、光電変換層 4の表面力第 1分割領域 9より深い位置に形成されている。したがって、光電変換デバイス 31の光電変換層 4において、第 1分割領域 32は、第 2分割領域 10 より深!、位置に形成されて、る。

これにともなって、第 1表層側領域 6Aに相当する第 1表層側領域 6Cの厚さは、第 1 表層側領域 6Aの厚さより大きくなつているとともに、第 1基板側領域 6Bに相当する第 1基板側領域 6Dの厚さは、第 1基板側領域 6Dの厚さより小さくなつている。

[0059] 第 1表層側領域 6Cおよび第 1基板側領域 6Dの合計厚さは、第 1表層側領域 6Aおよび第 1基板側領域 6Bの合計厚さにほぼ等しぐ第 2表層側領域 7Aの厚さより大きい。このため、光電変換デバイス 31においても、第 1光電変換領域 6において、第 2 光電変換領域 7よりも、より長波長側に至る広い波長域の光が吸収されてキャリアが発生するが、光電変換デバイス 1の第 1光電変換領域 6と比べて、表層側 (第 1表層側領域 6C)でより多くの光が吸収されてキャリアが発生する。

[0060] 図 6Aないし図 6Fは、光電変換デバイス 31の製造方法を説明するための図解的な断面図である。

先ず、シリコン基板 2の一方表面に、 n型の不純物（たとえば、ヒ素 (As) )が注入されて、シリコン基板 2の表層部に n+型の共通電極層 3が形成される（図 6A参照)。共通電極層 3は、シリコン基板 2の一方表面にヒ素ガラスを塗布し、このヒ素ガラスからシリコン基板 2にヒ素を拡散させることにより形成してもよい。

[0061] 続いて、共通電極層 3の上にェピタキシャル成長により、 6 μ m〜8 μ mの厚さを有する P—型の光電変換層 4が形成される（図 6B参照)。

次に、光電変換層 4の所定の領域に、所定のパターンを有するレジスト膜の開口を介して、その表面力 n型の不純物（たとえば、リン (P) )が注入され、さらに、この不純物が光電変換層 4の深部に拡散されて n型の拡散分離領域 5Bが形成される。拡散により、 n型の不純物は、共通電極層 3と光電変換層 4との界面に至るようにされる。これにより、光電変換層 4の表面に露出され、共通電極層 3に接続された拡散分離領域 5Bが得られる。 [0062] さらに、公知の LOCOS技術により、拡散分離領域 5B表層部の所定の領域が選択的に酸化されて、酸化膜 5Aが形成される。酸化膜 5Aの幅は、たとえば、拡散分離領域 5Bの幅より狭くされ、酸化膜 5Aの形成後、酸化膜 5 Aの周囲に拡散分離領域 5 Bが露出するようにされる。光電変換層 4は、酸化膜 5Aおよび拡散分離領域 5Bを含む素子分離領域 5により、第 1ないし第 3光電変換領域 6, 7, 8に分離される。この状態が、図 6Cに示されている。

[0063] 次に、光電変換層 4および素子分離領域 5の上に、第 1分割領域 9を形成するためのレジスト膜 27 (マスク）が形成される（図 6D参照）。レジスト膜 27は開口 27aを有しており、開口 27a内には第 1光電変換領域 6が露出される。レジスト膜 27は、第 1分割領域 32の連通孔 32a (図 5参照）に対応する領域の上にも形成される。開口 27a内には、第 1光電変換領域 6周縁部の素子分離領域 5が露出されていてもよい。

[0064] このような開口 27aを有するレジスト膜 27は、たとえば、光電変換層 4および素子分離領域 5の上に、レジスト膜 27の前駆体を全面に塗布した後、露光および現像により開口 27aを形成し、残余の前駆体を硬化させて得ることができる。

この状態で、開口 27aを介して、所定の第 1注入エネルギー（たとえば、 3. OMeV 〜3. 5MeV)で、 n型の不純物（たとえば、リン）が注入されて、第 1光電変換領域 6 の所定深さの位置に、連通孔 32aを有する第 1分割領域 32が形成される。不純物の注入深さはその注入エネルギーに依存し、注入エネルギーが大きくなるほど不純物は光電変換層 4の深部に注入される。このため、不純物の注入エネルギーを制御することにより、所定深さの位置に第 1分割領域 32を形成できる。

[0065] 第 1分割領域 32により、第 1光電変換領域 6は表層側の第 1表層側領域 6Cとシリコン基板 2側の第 1基板側領域 6Dとに分割される。第 1表層側領域 6Cと第 1基板側領域 6Dとは、連通孔 32aを介して連通されている。

次に、レジスト膜 27が除去された後、第 2分割領域 10を形成するためのレジスト膜 28が形成される（図 6E参照）。レジスト膜 28は開口 28aを有しており、開口 28a内には第 2光電変換領域 7が露出される。開口 28a内には、第 2光電変換領域 7周縁部の素子分離領域 5が露出されていてもよい。レジスト膜 28は、レジスト膜 27と同様の方法により形成できる。 [0066] この状態で、開口 28aを介して、第 1注入エネルギーより小さ!/、第 2注入エネルギー (たとえば、 2. OMeV〜3. OMeV)で、 n型の不純物（たとえば、リン）が注入されて、第 2光電変換領域 7の所定深さの位置に、第 2分割領域 10が形成される。これにより、第 2分割領域 10は、第 1分割領域 32より浅い位置に形成される。第 2分割領域 10 により、第 2光電変換領域 7は表層側の第 2表層側領域 7Aとシリコン基板 2側の第 2 基板側領域 7Bとに分割される。

[0067] 次に、レジスト膜 28が除去された後、第 3分割領域 11を形成するためのレジスト膜 29が形成される（図 6F参照）。レジスト膜 29は開口 29aを有しており、開口 29a内には第 3光電変換領域 8が露出される。開口 29a内には、第 3光電変換領域 8周縁部の素子分離領域 5が露出されていてもよい。レジスト膜 29は、レジスト膜 27と同様の方法により形成できる。

[0068] この状態で、開口 29aを介して、第 2注入エネルギーより小さ、第 3注入エネルギー

(たとえば、 1. 0MeV〜2. OMeV)で、 n型の不純物（たとえば、リン）が注入されて、第 3光電変換領域 8の所定深さの位置に、第 3分割領域 11が形成される。これにより、第 3分割領域 11は、第 2分割領域 10より浅い位置に形成される。第 3分割領域 11 により、第 3光電変換領域 8は表層側の第 1表層側領域 8Aとシリコン基板 2側の第 3 基板側領域 8Bとに分割される。

[0069] その後、所定のパターンを有するレジスト膜の開口を介して光電変換層 4の表層部に n型の不純物が注入されて n+型の第 1ないし第 3最表層領域 12, 13, 14が形成される。酸化膜 5Aの周囲に拡散分離領域 5Bが露出されている場合、第 1ないし第 3 最表層領域 12, 13, 14と拡散分離領域 5Bとは、容易に接続される。

さらに、所定のパターンを有するレジスト膜の開口を介して光電変換層 4の表層部に p型の不純物が注入されて P+型の第 1ないし第 3信号取り出し領域 15, 16, 17が形成されて、図 5に示す光電変換デバイス 31が得られる。

[0070] 以上のように、光電変換デバイス 1の製造工程におヽて、フィルタや吸光材を形成する必要はなぐしたがって、従来技術のように、第 1ないし第 3信号取り出し領域 15 , 16, 17にアノード電極 24, 25, 26を接続するための開口をフィルタや吸光材に形成する必要もない。このため、この光電変換デバイス 1は製造コストを低減できる。図 1、図 2および図 3Aないし図 3Cに示す光電変換デバイス 1を製造する場合は、上記の製造方法において、第 1分割領域 32 (9)および第 2分割領域 10を形成する際の不純物の注入エネルギーがほぼ同じにされる。これにより、第 1および第 2分割領域 9, 10は、光電変換層 4の表面からほぼ同じ深さの位置に形成される。

[0071] この場合は、レジスト膜 27, 28を個別に形成して不純物を注入する代わりに、第 1 および第 2光電変換領域 6, 7を露出させる開口を有するレジスト膜を形成し、この開口を介した不純物の注入により、第 1および第 2分割領域 9, 10を同時に形成できる。これにより、工程数の削減を図ることができる。むろん、レジスト膜 27, 28を個別に形成し、不純物の注入エネルギーを同じにして、第 1および第 2分割領域 9, 10を個另 Uに形成してちょい。

[0072] 図 7は、図 1、図 2および図 3Aないし図 3Cに示す光電変換デバイス 1と、その駆動回路とを含むイメージセンサの回路図例である。図 7において、並列に接続された第 1フォトダイオード D および第 1表面フォトダイオード D を 1つのフォトダイオード D

1A IB 1 で示しており、並列に接続された第 2フォトダイオード D および第 2表面フォトダイォ

2A

ード D を 1つのフォトダイオード Dで示しており、並列に接続された第 3フォトダイォ

2B 2

ード D および第 3表面フォトダイオード D を 1つのフォトダイオード Dで示している。

3A 3B 3

[0073] このイメージセンサ 41は、光電変換デバイス 1 (図 7には、フォトダイオード D， D，

1 2

Dのみ示す。）と、その駆動回路 42とを備えている。駆動回路 42は、各フォトダイォ

3

ード D , D , Dとの間で電気信号の入出力を行うための入出力制御部 43、ならびに

1 2 3

各フォトダイオード D , D , D力得られた出力信号に基づいて演算処理を行い、赤

1 2 3

色光、緑色光および青色光の光量を求める演算処理部 44を備えてヽる。

[0074] フォトダイオード D , D , Dの力ソード電極は、共通電極層 3を介して入出力制御部

1 2 3

43に接続されている。入出力制御部 43により、共通電極層 3を介してフォトダイォード D , D , Dに一括して逆バイアス電圧を印加できるようになつている。フォトダイォ

1 2 3

ード D , D , Dに与えられる逆バアイス電圧は、第 1基板側領域 6Bおよび第 1ないし

1 2 3

第 3表面側領域 6A, 7A, 8A (図 2参照）のすベてをほぼ完全に空乏化できる大きさを有する。

[0075] 一方、各フォトダイオード D , D , Dの信号取り出し用のアノード電極 24, 25, 26 は、それぞれスィッチトランジスタ Tsのソース Zドレイン電極の一方に接続されて、る。各スィッチトランジスタ Tsのソース Zドレイン電極の他方は、共通接続されていて、入出力制御部 43に接続されており、各スィッチトランジスタ Tsに放電用の電圧を印加できるようになつている。

[0076] 各スィッチトランジスタ Tsのゲート電極には、入出力制御部 43から個別に所定のゲート電圧を印加して、各スィッチトランジスタ Tsを個別にオンにすることができるようになっている。各スィッチトランジスタ Tsをオンにすることにより、対応するフォトダイォード D , D , Dのアノード電極 24, 25, 26側の電位を所定の電位（基準電位）に再設

1 2 3

定することができる。

[0077] また、各フォトダイオード D , D , Dのアノード電極 24, 25, 26は、それぞれ出力ト

1 2 3

ランジスタ Toのゲート電極にも接続されている。出力トランジスタ Toのソース Zドレイン電極の一方は接地されており、ソース Zドレイン電極の他方は抵抗 Rを介して入出力制御部 43に接続されて!ヽる。

また、各出力トランジスタ Toのソース Zドレイン電極間には、入出力制御部 43により、所定の電圧を印加できる。出力トランジスタ Toにおいて、ソース Zドレイン電極間に所定の電圧が印加されているとき、ゲート電極の電位に応じたドレイン電流力ソース Zドレイン電極間に流れる。入出力制御部 43は、この電流（以下、「出力信号」と V、う。）の大きさを個別に測定できるようになって!/、る。

[0078] このイメージセンサ 41において、光電変換デバイス 1を駆動回路 41で駆動するときは、先ず、入出力制御部 43により、すべてのフォトダイオード D , D , Dに逆バイァ

1 2 3

ス電圧が印加される。これにより、すべてのフォトダイオード D , D , Dの第 1基板側

1 2 3

領域 6Bおよび第 1ないし第 3表面側領域 6A, 7A, 8Aは、ほぼ完全に空乏化される [0079] 次に、入出力制御部 43により、出力信号を得る対象のフォトダイオード Dに接続さ

1 れたスィッチトランジスタ Tsが所定時間オンにされる。これにより、そのフォトダイォード Dのアノード電極 24側の電位力グランド（GND)等の所定の電位にされる。

1

その後、出力トランジスタ Toをオンにすると、フォトダイオード Dが生じる入射光量

1

に応じた光起電力により、フォトダイオード Dのアノード電極 24側の電位力上記所定の電位力も変化する。すなわち、出力トランジスタ Toのゲート電圧が変化し、これに伴って、出力トランジスタ Toに流れるドレイン電流（出力信号）が変化する。このときの出力信号の変化量または変化後の (最終的な)電流値が、入出力制御部 43により測定される。このようにして、フォトダイオード Dが受けた光の光量に対応する電気信

1

号が得られる。

[0080] フォトダイオード Dの場合と同様にして、フォトダイオード D , Dに接続された出力ト

1 2 3

ランジスタ Toの出力信号の変化量または変化後の電流値力入出力制御部 43により測定される。このようにして、フォトダイオード D , Dが受けた光の光量に対応する

2 3

電気信号が得られる。以上の操作により、一組のフォトダイオード D , D , Dについ

1 2 3 て電気信号が得られる。

[0081] 得られた電気信号は、演算処理部 44へと送られる。そして、演算処理部 44におヽて、赤色光の光量、緑色光の光量および青色光の光量が求められる。

このイメージセンサ 41は、製造コストを低減できる光電変換デバイス 1を備えているので、安価に製造することができる。

図 5に示す光電変換デバイス 31も、同様の駆動回路 41により駆動できる。

[0082] 本発明の実施形態の説明は以上の通りである力本発明は、別の形態でも実施できる。たとえば、光電変換デバイス 1や光電変換デバイス 31において、最表層領域 1 2, 13, 14は設けられていなくてもよい。すなわち、センサ咅 22, 23は、それぞれ第 1ないし第 3表面フォトダイオード D , D , D を備えていなくてもよい。

IB 2B 3B

光電変換デバイス 31の製造工程において、第 1ないし第 3分割領域 32, 10, 11の形成順序は、上記の順序に限定されることなぐ任意の順序とすることができる。たとえば、形成時の不純物の注入エネルギーが小さい順、すなわち、第 3分割領域 11、第 2分割領域および第 1分割領域 32の順に形成してもよい。

[0083] 光電変換デバイス 1の製造工程においても、第 1ないし第 3分割領域 9, 10, 11は任意の順に形成できる。

また、図 1では、光電変換デバイス 1の第 1ないし第 3センサ部 21, 22, 23の受光面積 (第 1ないし第 3光電変換領域 6, 7, 8の露出面積）は、ほぼ同じとしているが、第 1ないし第 3センサ部 21, 22, 23ごとに異なる受光面積を有するようにされていてちょい。

[0084] また、第 1ないし第 3信号取り出し領域 15, 16, 17は、受光面 (第 1ないし第 3光電変換領域 6, 7, 8の露出面)の隅に設けられていてもよい。第 1信号取り出し領域 15 は、上記の実施形態では、連通孔 9a, 32aの上方に、平面視において連通孔 9a, 3 2aとほぼ重なるように位置を合わせて形成されている力連通孔 9a, 32aとずれた位置に形成されていてもよい。

[0085] 本発明の実施形態について詳細に説明してきたが、これらは本発明の技術的内容を明らかにするために用いられた具体例に過ぎず、本発明はこれらの具体例に限定して解釈されるべきではなぐ本発明の精神および範囲は添付の請求の範囲によつてのみ限定される。

この出願は、 2004年 5月 7日に日本国特許庁に提出された特願 2004— 138723 に対応しており、この出願の全開示はここに引用により組み込まれるものとする。

Claims

請求の範囲

[1] 半導体基板上に積層された第 1導電型の光電変換層と、

この光電変換層内に形成され、当該光電変換層を上記半導体基板に沿って第 1光電変換領域、第 2光電変換領域および第 3光電変換領域に分離する第 2導電型の素子分離領域と、

上記第 1光電変換領域内において、上記光電変換層の表面から所定深さの位置に形成され、当該第 1光電変換領域を表層側の第 1表層側領域と上記半導体基板側の第 1基板側領域とに分割しており、上記第 1表層側領域と上記第 1基板側領域とを連通する連通孔を有する第 2導電型の第 1分割領域と、

上記第 2光電変換領域内において、上記第 1分割領域とほぼ同じ深さの位置または上記第 1分割領域よりも浅！、位置に形成され、当該第 2光電変換領域を表層側の第 2表層側領域と上記半導体基板側の第 2基板側領域とに分割する第 2導電型の第 2分割領域と、

上記第 3光電変換領域内にお、て、上記第 2分割領域よりも浅、位置に形成され、当該第 3光電変換領域を表層側の第 3表層側領域と上記半導体基板側の第 3基板側領域とに分割する第 2導電型の第 3分割領域とを含む、光電変換デバイス。

[2] 半導体基板上に積層された第 1導電型の光電変換層と、

この光電変換層の表面から所定深さの位置に形成され、当該光電変換層を表層側の表層側領域と上記半導体基板側の基板側領域とに分割しており、上記表層側領域と上記基板側領域とを連通する連通孔を有する第 2導電型の分割領域とを含む、光電変換デバイス。

[3] 光電変換デバイスと、

この光電変換デバイスを駆動するための駆動回路とを含み、

上記光電変換デバイスが、

半導体基板上に積層された第 1導電型の光電変換層と、

この光電変換層内に形成され、当該光電変換層を上記半導体基板に沿って第 1光電変換領域、第 2光電変換領域および第 3光電変換領域に分離する第 2導電型の素子分離領域と、上記第 1光電変換領域内において、上記光電変換層の表面から所定深さの位置に形成され、当該第 1光電変換領域を表層側の第 1表層側領域と上記半導体基板側の第 1基板側領域とに分割しており、上記第 1表層側領域と上記第 1基板側領域とを連通する連通孔を有する第 2導電型の第 1分割領域と、

上記第 3光電変換領域内にお、て、上記第 2分割領域よりも浅、位置に形成され、当該第 3光電変換領域を表層側の第 3表層側領域と上記半導体基板側の第 3基板側領域とに分割する第 2導電型の第 3分割領域とを備えている、イメージセンサ。

[4] 光電変換デバイスと、

上記光電変換デバイスが、

半導体基板上に積層された第 1導電型の光電変換層と、

この光電変換層の表面から所定深さの位置に形成され、当該光電変換層を表層側の表層側領域と上記半導体基板側の基板側領域とに分割しており、上記表層側領域と上記基板側領域とを連通する連通孔を有する第 2導電型の分割領域とを備えている、イメージセンサ。

[5] 半導体基板上に第 1導電型の光電変換層を積層する積層工程と、

上記光電変換層内に、当該光電変換層を上記半導体基板に沿って第 1光電変換領域、第 2光電変換領域および第 3光電変換領域に分離する第 2導電型の素子分離領域を形成する素子分離工程と、

上記第 1光電変換領域内において、上記光電変換層の表面から所定深さの位置に、当該第 1光電変換領域を表層側の第 1表層側領域と上記半導体基板側の第 1基板側領域とに分割し、かつ、上記第 1表層側領域と上記第 1基板側領域とを連通する連通孔を有する第 2導電型の第 1分割領域を形成するとともに、上記第 2光電変換領域内において、上記第 1分割領域とほぼ同じ深さの位置に、当該第 2光電変換領域を表層側の第 2表層側領域と上記半導体基板側の第 2基板側領域とに分割するための第 2導電型の第 2分割領域を形成する工程と、

上記第 3光電変換領域内において、上記第 2分割領域よりも浅い位置に、当該第 3 光電変換領域を表層側の第 3表層側領域と上記半導体基板側の第 3基板側領域とに分割するための第 2導電型の第 3分割領域を形成する工程とを含む、光電変換デバイスの製造方法。

[6] 上記第 1分割領域および上記第 2分割領域を形成する工程は、上記光電変換層の表面力ゝら第 2導電型の不純物を所定の注入エネルギーで注入する工程を含み、上記第 3分割領域を形成する工程は、上記光電変換層の表面から第 2導電型の不純物を上記所定の注入エネルギーよりも小さな注入エネルギーで注入する工程を含む、請求項 5記載の光電変換デバイスの製造方法。

[7] 半導体基板上に第 1導電型の光電変換層を積層する積層工程と、

上記第 1光電変換領域内において、上記光電変換層の表面から所定深さの位置に、当該第 1光電変換領域を表層側の第 1表層側領域と上記半導体基板側の第 1基板側領域とに分割し、かつ、上記第 1表層側領域と上記第 1基板側領域とを連通する連通孔を有する第 2導電型の第 1分割領域を形成する工程と、

上記第 2光電変換領域内において、上記第 1分割領域よりも浅い位置に、当該第 2 光電変換領域を表層側の第 2表層側領域と上記半導体基板側の第 2基板側領域とに分割するための第 2導電型の第 2分割領域を形成する工程と、

[8] 上記第 1分割領域を形成する工程は、上記光電変換層の表面から第 2導電型の不純物を所定の第 1注入エネルギーで注入する工程を含み、上記第 2分割領域を形成する工程は、上記光電変換層の表面から第 2導電型の不純物を上記第 1注入エネルギーよりも小さな第 2注入エネルギーで注入する工程を含み、

上記第 3分割領域を形成する工程は、上記光電変換層の表面から第 2導電型の不純物を上記第 2注入エネルギーよりも小さな第 3注入エネルギーで注入する工程を含む、請求項 7記載の光電変換デバイスの製造方法。