WO2005091483A1 - Ｄｃ−ｄｃコンバータ - Google Patents

Ｄｃ−ｄｃコンバータ Download PDF

Info

Publication number
WO2005091483A1
WO2005091483A1 PCT/JP2005/004824 JP2005004824W WO2005091483A1 WO 2005091483 A1 WO2005091483 A1 WO 2005091483A1 JP 2005004824 W JP2005004824 W JP 2005004824W WO 2005091483 A1 WO2005091483 A1 WO 2005091483A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
circuit
output
smoothing
current
Prior art date
Application number
PCT/JP2005/004824
Other languages
English (en)
French (fr)
Inventor
Shoji Horiuchi
Yoshimichi Nakamura
Nozomi Tan
Original Assignee
Mitsui & Co., Ltd.
Winz Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui & Co., Ltd., Winz Corporation filed Critical Mitsui & Co., Ltd.
Priority to EP05721011A priority Critical patent/EP1727265B1/en
Priority to CN2005800016757A priority patent/CN1906837B/zh
Publication of WO2005091483A1 publication Critical patent/WO2005091483A1/ja
Priority to US11/447,387 priority patent/US7333348B2/en

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/337—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in push-pull configuration
    • H02M3/3376—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in push-pull configuration with automatic control of output voltage or current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00—Circuit arrangements for ac mains or ac distribution networks
    • H02J3/38—Arrangements for parallely feeding a single network by two or more generators, converters or transformers
    • H02J3/381—Dispersed generators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H02M3/33523—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with galvanic isolation between input and output of both the power stage and the feedback loop
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J2300/00—Systems for supplying or distributing electric power characterised by decentralized, dispersed, or local generation
    • H02J2300/20—The dispersed energy generation being of renewable origin
    • H02J2300/22—The renewable source being solar energy
    • H02J2300/24—The renewable source being solar energy of photovoltaic origin
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J2300/00—Systems for supplying or distributing electric power characterised by decentralized, dispersed, or local generation
    • H02J2300/20—The dispersed energy generation being of renewable origin
    • H02J2300/28—The renewable source being wind energy
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J2300/00—Systems for supplying or distributing electric power characterised by decentralized, dispersed, or local generation
    • H02J2300/30—The power source being a fuel cell
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0012—Control circuits using digital or numerical techniques
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
    • H02M1/0077—Plural converter units whose outputs are connected in series
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/05—Capacitor coupled rectifiers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B10/00—Integration of renewable energy sources in buildings
    • Y02B10/10—Photovoltaic [PV]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/56—Power conversion systems, e.g. maximum power point trackers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/70—Wind energy
    • Y02E10/76—Power conversion electric or electronic aspects

Definitions

  • the present invention relates to a DC-DC converter, and in particular, to an isolated DC-DC converter for a distributed power supply that converts power from a distributed DC power supply to power having a medium power capacity, and the DC-DC converter.
  • the present invention relates to a grid-connected inverter using the same.
  • a distributed DC power supply for example, a distributed power supply system that converts electric power from a household fuel cell, a solar power generation system or a wind power generation system into electric power having a medium power capacity (0.3KW-10KW) is an inverter or the like.
  • this power converter there is a demand for insulation between the input (primary side) and the system (secondary side). Even when a high-frequency insulation type converter is used in such a power converter, there is a problem that efficiency is deteriorated as compared with a non-insulation type converter.
  • a power supply such as a fuel cell is inevitably operated at an output less than the rated output, so that not only the efficiency at the rated output as described above is improved but also a small output of 50% or less of the rated output. It is an important issue to improve the efficiency at the time of low power operation of electric power. Disclosure of the invention
  • An object of the present invention is to provide a highly efficient DC-DC converter.
  • a low-voltage DC power supply whose output voltage fluctuates, a voltage resonance circuit that receives DC power, converts the DC-AC by zero-voltage switching, and outputs a high-frequency voltage;
  • An insulating high-frequency transformer having a primary side and a secondary side, into which the output voltage from the voltage resonance circuit is inputted,
  • a current resonance circuit connected to the secondary side of the transformer
  • a rectifier circuit for rectifying an output current output from the current resonance circuit
  • a smoothing circuit for smoothing an output current from the rectifier circuit
  • a DC-DC converter comprising: [0006] According to the present invention,
  • a first voltage resonance circuit that receives DC power from a low-voltage DC power supply whose output voltage fluctuates, performs DC-AC conversion, and outputs the converted voltage;
  • a first insulated high-frequency transformer having a primary side and a secondary side, into which an output voltage from the first voltage resonance circuit is input;
  • a first current resonance circuit connected to a secondary side of the first transformer
  • a first rectifier circuit for rectifying an output current output from the first current resonance circuit; a first smoothing circuit for smoothing an output voltage from the first rectifier circuit; and the output voltage fluctuates.
  • a low-voltage DC power supply a second voltage resonance circuit that receives DC power, converts it into DC-AC, and outputs it;
  • a second insulated high-frequency transformer having a primary side and a secondary side, into which an output voltage from the second voltage resonance circuit is input;
  • a second current resonance circuit connected to the secondary side of the second transformer
  • a second rectifier circuit for rectifying an output current output from the second current resonance circuit, a second smoothing circuit for smoothing an output voltage from the second rectifier circuit, the first and second A pulse width modulation circuit for pulse width modulating the output voltage from the rectifier circuit of
  • a smoothing circuit for smoothing an output voltage from the pulse width modulation circuit for smoothing an output voltage from the pulse width modulation circuit
  • a DC-DC converter comprising:
  • a voltage resonance circuit that receives DC power from a low-voltage DC power supply whose output voltage fluctuates, performs DC-AC conversion, and outputs the converted voltage;
  • An insulating high-frequency transformer having a primary side and a secondary side, into which an output voltage from the first voltage resonance circuit is input, and
  • First and second current resonance circuits connected to the secondary side of the first transformer, and first and second current rectifiers for rectifying output currents output from the first and second current resonance circuits.
  • a pulse width modulation circuit that performs pulse width modulation on output voltages from the first and second rectifier circuits
  • a voltage resonance circuit that receives DC power from a low-voltage DC power supply whose output voltage fluctuates, performs DC-AC conversion, and outputs the converted voltage;
  • First and second insulated high-frequency transformers having a primary side and a secondary side, into which the output voltage from the first voltage resonance circuit is input;
  • First and second current resonance circuits respectively connected to the secondary sides of the first and second transformers
  • First and second rectifier circuits for rectifying output currents output from the first and second current resonance circuits
  • First and second smoothing circuits for smoothing output voltages from the first and second rectifier circuits, respectively;
  • a pulse width modulation circuit that performs pulse width modulation on output voltages from the first and second rectifier circuits
  • FIG. 1 is a configuration diagram schematically showing a distributed power supply system to which an interconnection inverter including a converter unit and an inverter unit according to the present invention is applied.
  • FIG. 2 is a block diagram showing a circuit configuration of a DC-DC converter unit according to an embodiment of the present invention.
  • FIG. 3A is a waveform diagram schematically showing an output on the secondary side of a DC-DC converter.
  • FIG. 3B is a waveform diagram schematically showing an output on the secondary side of the DC-DC converter.
  • FIG. 4 is a circuit diagram showing one example of the voltage resonance circuit shown in FIG. 2.
  • FIG. 5 is a circuit diagram showing another example of the voltage resonance circuit shown in FIG. 2.
  • FIG. 6 is a circuit diagram showing still another example of the voltage resonance circuit shown in FIG. 2.
  • FIG. 7 is a circuit diagram showing a circuit example of the current resonance circuit shown in FIG. 2.
  • FIG. 8 is a circuit diagram showing another example of the current resonance circuit shown in FIG. 2.
  • FIG. 9 is a circuit diagram showing a circuit example according to the combination of FIGS. 4 and 7.
  • FIG. 10 is a control block diagram showing functions of an MCU of the DC-DC converter shown in FIG.
  • FIG. 11 (A) to (H) of FIG. 11 are waveform diagrams showing waveforms of respective components in the rated output mode of the DC-DC converter shown in FIG.
  • FIG. 12 (A) and (B) are waveform diagrams showing voltage and current waveforms on the secondary side of the high frequency transformer shown in FIG. 9 in the rated output mode.
  • FIG. 13 (A)-(M) are waveform diagrams showing waveforms of respective parts in the small output mode of the DC-DC converter shown in FIG. 9.
  • FIG. 14 (A)-(M) are waveform diagrams showing waveforms of respective parts in the no-load mode of the DC-DC converter shown in FIG.
  • FIG. 15 is a block diagram showing a circuit in which the converter unit shown in FIG. 1 is configured by two DC-DC converter units.
  • FIG. 16 are waveform diagrams showing waveforms of respective parts in the circuit shown in FIG.
  • FIG. 17 is a graph showing a change in output voltage Vout in the circuit shown in FIG.
  • FIG. 18 is a block diagram showing a modification of the circuit shown in FIG.
  • FIG. 19 is a block diagram showing a modification of the circuit shown in FIG.
  • FIG. 1 shows converter unit 10 (DC-DC converter) and DC unit according to an embodiment of the present invention.
  • a distributed power source to which the interconnected inverter 2 consisting of an inverter unit 20 that performs AC conversion is applied Show the schematic configuration of System 1!
  • a DC power supply 3 having a fluctuation in output for example, an output (DC power) from a fuel cell, a solar cell, or wind power is connected to an interconnection inverter as a power conditioner.
  • the DC power is input and converted by the converter in the interconnected inverter.
  • the converted DC output is converted into an AC output and a relatively small output (for example, 0.3 kW to several tens of kW) by the inverter 20.
  • the load is output as a commercial voltage (system voltage) to a load, for example, to a domestic load.
  • the commercial voltage (system voltage) is equivalent to 101V or 202V (in the case of single-phase three-wire connection) in Japan, and is equivalent to 115V or 230V in the United States.
  • the input voltage of 80V or less, currently 20V-60V is input to the converter unit 10, and the output voltage Vout is the highest when there is no load, and the load is large. It has the characteristic that the voltage decreases by about 25% to 30% as much as possible.
  • a single solar cell module outputs a voltage of 17 to 21 V, and the system outputs 170 V to 350 V. Its output voltage Vout is varied in the range of 120V-450V.
  • the output fluctuates in the range of 30V to 50V when the power blade generating an output voltage Vout of about 50V is rotating.
  • FIG. 2 is a block diagram showing a circuit configuration of converter section 10 according to one embodiment of the present invention.
  • the converter unit 10 is a high frequency insulation type DC-DC converter, and is disposed between the high frequency transformer 12, the DC power supply 3 shown in FIG. It includes a voltage resonance circuit 11 for outputting a voltage, a current resonance circuit 13 arranged on the secondary side of the high-frequency transformer 12, and a rectification circuit 14 for rectifying an output current from the current resonance circuit 13.
  • the converter unit 10 further includes a switching control unit 17 that controls the voltage resonance circuit 11 according to the output voltage Vout from the rectifier circuit 14.
  • the DC-DC converter shown in Fig. 2 differs from the DC-DC converter applied to ordinary high-voltage power supplies in that the voltage resonance circuit 11 is placed on the primary side and the current resonance circuit 13 outputs a high voltage. Located on the secondary side. As will be explained later, this DC-DC converter Then, the DC-DC converter outputs a substantially constant voltage, for example, 400V force S as a target voltage.
  • a current resonance circuit and a voltage resonance circuit are arranged on the primary side of the high-frequency transformer 12.
  • the DC-DC converter section 10 shown in FIG. 2 is applied to the power supply 3 having a relatively low voltage, so that a current resonance circuit is arranged on the primary side of the high-frequency transformer 12 as in a normal DC-DC converter.
  • the voltage resonance circuit 11 is arranged on the primary side of the high-frequency transformer 12, and the current resonance circuit 13 is arranged on the secondary side of the high-frequency transformer 12 for outputting a high voltage.
  • the DC-DC converter section 10 is connected to a grid-connected inverter unit with a normal system of 200 V, and a voltage of about 370 V is supplied from the secondary side of the high-frequency transformer 12. Is output.
  • the voltage resonance circuit 11 arranged on the primary side includes a switching element such as an FET (field effect transistor) or an IGBT (insulated gate / bipolar transistor), and is provided between a source and a drain of the switching element (in the case of an IGBT).
  • a capacitor is connected between the emitter and the collector), and the voltage resonance circuit 11 is configured to perform voltage resonance.
  • the current resonance circuit 13 arranged on the secondary side is configured to perform current resonance by series resonance.
  • the operating frequency of the switching element is increased in order to keep the output voltage (high-frequency voltage) Vout substantially constant.
  • the impedance of the current resonance circuit increases. That is, in the current resonance circuit, the output becomes the largest at the resonance frequency, and the frequency increases as the output becomes smaller.
  • FIGS. 3A and 3B show the switching loss in the voltage resonance circuit.
  • Figure 3A shows the current and voltage waveforms on the secondary side of the high-frequency transformer in the rated output mode in which the output from the voltage resonance circuit is large
  • Figure 3B shows the high-frequency transformer in the small output mode in which the output from the voltage resonance circuit is small. Current and voltage waveforms on the secondary side of Is shown.
  • the switching element In the rated output mode in which the output of the power supply is sufficiently large, the switching element is operated at a predetermined operating frequency to change the output current by a sine wave as shown in FIG.
  • the DC-DC converter by changing the operating frequency of the current resonance circuit 13 and controlling the energy conversion of the DC-DC converter, the voltage in the voltage resonance circuit 11 is phase-modulated, and the resonance is performed. While achieving high efficiency and zero voltage switching (ZVS).
  • ZVS zero voltage switching
  • the operating point of the secondary-side current resonance circuit 13 moves, the power increases when the frequency decreases, and the power decreases when the frequency increases. It uses the property that the amount of transmitted energy changes. Therefore, a highly efficient DC-DC converter can be realized.
  • FIGS. 4 to 6 A circuit example of the voltage resonance circuit 11 will be described with reference to FIGS.
  • the storage capacitor C1 is used for each circuit in which an electrolytic capacitor is normally used. Therefore, the description is omitted.
  • the case where an FET is used as a switching element will be described.
  • FIG. 4 shows a first circuit example in which the voltage resonance circuit 11 is configured by a full bridge circuit.
  • switching element Q1 and switching element Q2 are connected in series, and switching element Q3 and switching element Q4 are connected in series.
  • the capacitors C2 to C5 are connected in parallel between the source and the drain of the switching elements Q1 to Q4, respectively.
  • a series circuit of switching elements Ql and Q2 and a series circuit of switching elements Q3 and Q4 are respectively connected in parallel to a DC power supply on the input side so as to form a full bridge circuit. That is, the drains of the switching elements Ql and Q3 are connected to the positive side of the power supply, and the sources of the switching elements Q2 and Q4 are connected to the negative side of the power supply.
  • connection between the switching element Q1 and the switching element Q2 is connected to one end of the transformer T1 on the output side, and the connection between the switching element Q3 and the switching element Q4 is connected to the other end of the transformer T1. I have.
  • the full bridge circuit shown in FIG. 4 is provided with a switching control unit 17 for turning on / off the switching elements Q1 to Q4 at a predetermined timing.
  • the switching control unit 17 includes drivers DR1 and DR2, an MCU (micro control unit) 18, and an interface IF.
  • the output voltage Vout of the DC-DC converter circuit 10 is detected and supplied to the MCU 18 via the detection signal interface IF, for example, an isolation amplifier.
  • Control signals for control and phase control are output to the drivers DR1 and DR2.
  • Drivers DR1 and DR2 supply control signals to the gates of switching elements Q1 to Q4 as feedback signals, and control switching elements Q1 to Q4.
  • a series connection of switching elements Ql and Q2, a series connection of switching elements Q3 and Q4, and a series connection of capacitors C10 and C11 are connected in parallel.
  • One end of the choke coil LC is connected to the connection point of the capacitors C10 and C11, and the other end of the choke coil LC is connected to the middle point of the coil on the primary side of the transformer T1. It is.
  • a circuit including the capacitors C10 and C11 and the choke coil LC is referred to as a “commutation circuit”.
  • the commutation circuit is provided to improve the efficiency at the time of small output of several percent to 30% of the rated output, and at the time of small output, the voltage resonance is maintained by the commutation circuit.
  • a resonance circuit that is, for example, a resonance circuit formed by the transistor Q1 and the capacitor C2. Since resonance cannot be maintained, resonance is maintained by the choke coil LC and the capacitors Cl, C2, C3, C4, and C5.
  • the power that reduces the current flowing through the transformer when the power decreases This resonance is maintained by supplementing this current with the current of the choke coil LC force.
  • FIG. 5 shows a second circuit example in which the voltage resonance circuit 11 is configured by a half-bridge circuit.
  • the same circuit components and portions as those in FIG. 4 are denoted by the same reference numerals.
  • switching element Q1 and switching element Q2 are connected in series, and capacitors C2 and C3 are connected in parallel between switching element Q1 and switching element Q2, respectively, between the source and drain of the switching element. It is connected to the. Also, capacitors C6 and C7 connected in series are connected in parallel to the series circuit of switching elements Q1 and Q2 to form a half bridge circuit! /
  • connection between switching element Q1 and switching element Q2 is connected to one end of transformer T1, and the connection between capacitor C6 and capacitor C7 is connected to the other end of transformer T1.
  • the half bridge circuit shown in FIG. 5 is provided with a driver DR1 for turning on and off the switching elements Ql and Q2 at a predetermined timing.
  • DC—Output voltage Vout of DC converter circuit 10 is detected and this signal is sent to MCU18 via interface IF.
  • the MCU 18 outputs a control signal for frequency control to the driver DR1.
  • a control signal is supplied from the driver DR1 to the gates of the switching elements Ql and Q2 as a feedback signal, and the switching elements Ql and Q2 are controlled.
  • FIG. 6 shows a third circuit example in which the push-pull type voltage resonance circuit 11 is configured.
  • FIG. 6 shows a push-pull type voltage resonance circuit. 6, the same circuit components and portions as those in FIG. 4 are denoted by the same reference numerals.
  • the drain of switching element Q1 is connected to one end of transformer T1
  • the drain of switching element Q2 is connected to the other end of transformer T1
  • the sources of switching elements Q1 and Q2 are connected to a DC power supply. Is connected to the minus side of The positive side of the DC power supply is connected to an intermediate portion between one end and the other end of the transformer T1.
  • the push-pull type voltage resonance circuit 11 shown in FIG. 6 is provided with a driver DR1 for turning on / off the switching elements Ql and Q2 at predetermined timings.
  • DC The output voltage Vout of the DC converter circuit 10 is detected, this signal is supplied to the MCU 18 via the interface IF, and a control signal for frequency control is output from the MCU 18 to the driver DR1.
  • a control signal is supplied from the driver DR1 to the gates of the switching elements Ql and Q2 as a feedback signal, and the switching elements Ql and Q2 are controlled.
  • FIG. 7 shows a fourth circuit example in which the full bridge rectifier circuit 14 and the current resonance circuit 13 are combined.
  • the current resonance circuit 13 is configured by connecting an inductor L and a capacitor C8 in series.
  • the inductor L is connected to one end of the transformer T1
  • the capacitor C8 is connected to the bridge rectifier circuit 14 on the output side.
  • the output side of the capacitor C8 is connected to the connection between the series-connected diodes D1 and D2, and the other end of the transformer T1 is connected to the connection between the diodes D3 and D4. I have.
  • diodes Dl and D2 are connected in series
  • diodes D3 and D4 are connected in series
  • a series connection of diodes Dl and D2 and a series connection of D3 and D4 are connected in parallel to form a bridge circuit.
  • a smoothing capacitor C9 is connected in parallel with the bridge circuit. Normally, an electrolytic capacitor is used as the smoothing capacitor C9. Capacitors are used.
  • the interface IF is connected to the smoothing capacitor C9, and the output voltage signal Vout is output to the interface IF.
  • FIG. 8 shows a fifth circuit example in which the boost bridge circuit 14 and the current resonance circuit 13 are combined. 8, the same circuit components and portions as those in FIG. 7 are denoted by the same reference numerals.
  • the inductor L and the capacitor C8 are connected in series, the inductor L is connected to one end of the transformer T1, and the capacitor C8 is connected to the output side, similarly to the circuit shown in FIG. .
  • the diode D1 and the diode D2 are connected in series, and the output side of the capacitor C8 is connected to the connection between the diodes D1 and D2 connected in series.
  • the other end of the transformer T1 is connected to the anode side of the diode D2, and is connected to one end of the capacitor C9.
  • the anode side of diode D2 is connected to one end of capacitor C9, and the power source side of diode D1 is connected to the other end of capacitor C9, and smoothing capacitor C9 is connected in parallel to the series circuit of diodes D1 and D2. It has been done.
  • the interface IF of the switching controller 17 is connected to the smoothing capacitor C9, and the output voltage signal Vout is output to the interface IF.
  • FIG. 9 shows a circuit configuration of a DC-DC converter in which the full-bridge voltage resonance circuit 11 shown in FIG. 4 is combined with the full-bridge rectification circuit 14 shown in FIG.
  • FIG. 10 shows functional blocks for explaining the function of the MCU 18 of the switching control unit 17.
  • the output voltage signal Vout from the rectifier circuit 14 is compared with the target voltage Vref.
  • the DC-DC converter operates in the no-load mode. If a load is connected to the rectifier circuit 14 and an output voltage that falls within the rated voltage range corresponding to the target voltage Vref is detected, the DC-DC converter 11 is operated in the rated output mode. . Further, when a load is connected to the rectifier circuit 14, but the output voltage signal Vout slightly lower than the rated voltage corresponding to the target voltage Vref is detected, the DC-DC converter is operated in the small output mode. It is.
  • the set target voltage Vref and the output voltage signal Vout are compared by the comparator 34.
  • a frequency fa larger than the resonance frequency fO of the voltage resonance circuit shown in FIG. 9 is selected from the frequency table 30.
  • a phase in which the first and third FETs Q1 and Q3 operate in phase and the second and fourth FETs Q2 and Q4 operate in phase is selected from the phase table 32.
  • the pulse generator 35 supplies the first to fourth gate pulses with the selected phase and frequency to the corresponding FETs Q1 to Q4.
  • the DC-DC converter is operated such that the primary side of the high-frequency transformer T1 is alternately connected to the positive side and the negative side of the DC voltage source.
  • the frequency 1 ⁇ substantially equal to the resonance frequency fO of the voltage resonance circuit shown in FIG.
  • the phase in which the first and fourth FETs Q1 and Q4 operate in the same phase and the second and third FETs Q2 and Q3 operate in the same phase is selected from the phase table 32.
  • a phase difference of 180 degrees is given to the first and third FETs Q1 and Q3, and a phase difference of 180 degrees is given to the second and fourth FETs Q2 and Q4.
  • the pulse generator 35 supplies the first to fourth gate pulses to the corresponding FETs Q1 to Q4 at the selected phase and frequency.
  • the DC-DC converter is operated such that both ends of the primary side of the high-frequency transformer T1 are periodically switched and connected to the plus side and the minus side of the DC voltage source.
  • the frequency fb larger than the resonance frequency fO of the voltage resonance circuit shown in FIG.
  • the first and third FETs Q1 and Q4 have a phase difference between 0 and 180 degrees determined according to the output, and the phase in which the second and fourth FETs Q2 and Q4 are Selected from phase table 32.
  • the pulse generator 35 applies the first to fourth gate pulses at the selected phase and frequency to the corresponding FETs Q1 to Q4.
  • both ends of the high-frequency transformer T1 on the primary side are periodically switched and connected to the positive side and the negative side of the DC voltage source, and the commutation circuit power also receives energy supply therebetween.
  • DC—DC converter is activated.
  • the output of the DC-DC converter is suppressed by selecting a higher frequency from the frequency table 30 and shifting the impedance of the current resonance circuit by a resonance point force. Therefore, the frequency selected in the frequency table together with the target voltage
  • the external force of MCU18 may be selected.
  • the DC power supply 3 is rated for the output voltage (target voltage).
  • a control noise signal is applied to driver circuits DR1 and DR2 to operate driver circuits DR1 and DR2.
  • the first and fourth gate signals shown in FIG. 11E are switched to a high level and a low level in synchronization with the control pulse signal. Therefore, as shown in FIG. 11A, the FETs Ql and Q4 to which the first and fourth gate pulses have been given are kept off.
  • the voltage between the source and the drain of the FETs Q2 and Q3 starts to decrease as shown in FIG. 11 (B) due to the exciting current of the transformer, and as shown in FIG. 11 (A), the FETs Q1 and Q4
  • the source-drain voltage of the transistor starts to rise.
  • the primary side voltage of the high frequency transformer T1 also starts to rise.
  • the second and third gate signals shown in FIG. 11D are applied to the gates of the FETs Q2 and Q3, and the source-drain Is conducted as shown in FIG. 11 (B), the voltage between the source and the drain of the FETs Q2 and Q3 is reduced to zero, and the FETs Q2 and Q3 are maintained in the ON state.
  • the source-drain voltages of the FETs Q1 and Q4 that are kept off reach the input voltage as shown in FIG. Therefore As shown in FIG.
  • the primary side voltage of the high frequency transformer Tl also reaches a predetermined voltage, current is supplied to FETQ2 and Q3, and the drain current is increased as shown in FIG. 11 (F). You. This current is supplied as an exciting current to the primary side of the high-frequency transformer T1, and as a result, an induced voltage is generated on the secondary side.
  • the drain current of the FET Q2 and Q3 gradually increases from zero. Is done.
  • a drain current that becomes a half-wave sine wave is generated according to the resonance frequency of the current resonance circuit connected to the secondary side of the high-frequency transformer T1.
  • the first and fourth gate signals shown in FIG. 11 (E) are given to the gates of the FETs Q2 and Q3, and the source-drain Is conducted as shown in Fig. 11 (A), and the voltage between the source and drain of FETQ1 and Q4 is reduced to zero.
  • FETs Q1 and Q4 are kept on.
  • the source-drain voltages of the FETs Q2 and Q4 that are kept off reach the input voltage as shown in FIG. 11 (B). Therefore, as shown in FIG.
  • the primary voltage of the high-frequency transformer T1 also reaches a certain voltage on the negative side, and current is supplied from the capacitors Cl, C2, and C3 to the conducting FETs Q2 and Q3, and their drains are supplied.
  • the current is increased as shown in FIG. This current is supplied as an exciting current to the primary side of the high-frequency transformer T1, and as a result, an induced voltage is generated on the secondary side.
  • time point t5 From time point t5, the same operation as that at time point tl-t4 is repeated again, and an induced voltage is generated on the secondary side of high-frequency transformer T1.
  • time points t5, t6, t7, and t8 correspond to time point t, respectively.
  • a voltage waveform and a current waveform as shown in FIGS. 12A and 11B are output to the secondary side of the high-frequency transformer T1. That is, a trapezoidal wave voltage appears on the secondary side of the high-frequency transformer T1 as shown in FIG. 12A corresponding to the voltage waveform on the primary side of the high-frequency transformer T1 shown in FIG. A trapezoidal wave voltage appears on the secondary side of the high-frequency transformer T1 as shown in FIG. 12B, corresponding to the current waveform on the primary side of the high-frequency transformer T1 shown in FIG. 11H.
  • the first and fourth gate signals applied to the gates of the FETs Q1 and Q4 are generated in phase, and the first and fourth gate signals are applied to the gates of the FETs Q2 and Q3. Since the second and third gate signals are generated in phase, no current is supplied to the commutation circuit composed of the choke coil LC and the capacitors CIO and C11, and the commutation circuit is not substantially operated. .
  • the target power supply 3 outputs a rated voltage.
  • small output about 30% of the rating.
  • the efficiency cannot be extremely reduced because resonance cannot be maintained (that is, soft switching becomes incomplete). Therefore, it is necessary to increase the efficiency in the small output mode, especially in the small output operation of 50% or less of the rated output. Therefore, the control signal is adjusted so that the efficiency can be maintained even in the small output mode.
  • the MCU 18 supplies a control signal in the small output mode to the driver, and
  • the first to fourth gate signals of higher frequency than in the rated mode are generated as described below.
  • the MCU 18 operates the driver circuits DR1 and DR2 so as to give a phase difference to the first and fourth gate signals and to give a phase difference to the second and third gate signals as described below. Let it.
  • the DC-DC converter shown in Fig. 9 including the full-bridge circuit described in Fig. 4 maintains the output.
  • the operation for this will be described with reference to FIGS. 13 (A) to 13 (M).
  • FIG. 9 when the current IL1 flowing through the choke coil LC is a positive current, a current flows from the capacitor C7 to the intermediate tap of the transformer T1, and when the current IL1 is a negative current, the current flows to the capacitor C7. The current also flows through the intermediate tapping force of T1.
  • the current IT1 flowing on the primary side of the high-frequency transformer T1 has a plus direction flowing from the primary side of the high-frequency transformer Tl to the connection point of the transistors Ql and Q2, and the primary side of the high-frequency transformer Tl from the connection point of the transistors Ql and Q2.
  • the direction flowing from the side is minus.
  • the current IT2 flowing on the primary side of the high-frequency transformer T1 has a plus direction in which the primary force of the high-frequency transformer Tl also flows to the connection point of the transistors Q3 and Q4, and from the connection point of the transistors Ql and Q2 to the primary side of the high-frequency transformer Tl.
  • the direction of flow is negative.
  • the control pulse signal is supplied to driver circuits DR1 and DR2,
  • the drivers FETDR1 and DR2 are activated and the transistors Q2 and Q4 are on
  • the primary side of the high-frequency transformer T1 is connected to the negative side and the ground potential is It becomes. Therefore, when the capacitor C7 is in a charged state, the current IL1 from the capacitor C7 starts to flow to the primary side of the high-frequency transformer T1 via the choke coil LC as shown in FIG. 13 (J).
  • This current IL1 is branched on the primary side of the high-frequency transformer T1, and flows to the primary side of the high-frequency transformer via the FETs Q2 and Q4 to the minus side of the DC power supply.
  • the second gate signal from the driver circuit DR1 is switched to a high level and a low level as shown in FIG. 13 (H), and the FETQ2 which has been on is turned off.
  • the first gate signal is switched from the low level to the high level as shown in FIG. 13 (1). Therefore, as shown in FIG. 13 (B), the source-drain voltage of the FETQ2 that has been turned off is increased.
  • the third gate signal is maintained at a low level as shown in FIG. 13 (F). Therefore, as shown in FIG. 13 (C), the FET Q3 to which the third gate pulse is given is kept in the off state. Also, at the time point til, the fourth gate signal is maintained at a high level as shown in FIG. Therefore, as shown in FIG. 13 (D), only the FETQ4 to which the fourth gate pulse is given is maintained in the ON state.
  • the source-drain of the FETQ2 is turned off by the gate cutoff voltage applied to the FETQ2. Therefore, the voltage between the source and the drain of the FETQ1 starts to decrease as shown in FIG. 13 (A), and the voltage between the source and the drain of the FETQ2 which is turned off rises as shown in FIG.13 (B). start. Since the transistors Q3 and Q4 are kept off and on, respectively, even after the time til, the drain-source voltage of the transistors Q3 and Q4 is kept at the high level and the low level. It will be. As FETQ2 is turned off, the primary side potential of the transformer LC gradually increases from the negative side as shown in Fig.
  • the first gate signal shown in FIG. 13 (1) is given to the gate of the FETQ1, and conduction between the source and the drain is made as shown in FIG. 13 (A).
  • the source-drain voltage of FETQ1 is reduced to zero, and FETQ1 is kept on.
  • the source-drain voltage of the FETQ2, which is maintained off, reaches the input voltage as shown in FIG. Accordingly, the primary voltage of the high-frequency transformer T1 also reaches a predetermined voltage through the series circuit of the FETs Q1 and Q4 in the on state as shown in FIG. 13 (E), and the current IT1 on the primary side of the high-frequency transformer T1 gradually increases. And the current IT2 is increased.
  • the third gate signal causes the FET Q3 to turn on the FET Q3 as shown in FIG. 13 (F). Make it conductive. Since the FETs Q1 and Q3 are turned on and the FETs Q2 and Q4 are turned off, the primary side of the high-frequency transformer T1 is maintained at the plus side voltage as shown in Fig. 13 (E), and as shown in Fig. 13 (J). Thus, the direction of the current flowing through the choke coil LC is changed such that the current flows through the choke coil LC in the direction of charging the capacitor C7.
  • the primary side of the high-frequency transformer T1 has the ground voltage as shown in FIG. 13 (E), and the supply of the current Ir from the current resonance circuit 13 is stopped as shown in FIG. 13 (M). .
  • current IT1 flowing on the primary side of high-frequency transformer T1 is also increased in the negative direction, and current IT2 is also decreased.
  • time tl5 when FETQ1 is turned off by the first gate pulse, the voltage between the drain and source of FETQ1 increases, and the voltage between the drain and source of FETQ2 decreases.
  • the FETQ3 since the FETQ3 is in the ON state, the voltage on the primary side of the high-frequency transformer T1 starts to decrease as shown in FIG.
  • the negative current IT1 is gradually reduced, and the current IT2 is also increased by the negative side. Even after the time point tl6, as shown in FIG. 13 (J), the current is continuously supplied to the capacitor C7 via the choke coil LC, and the capacitor C7 is charged. Therefore, the current resonance circuit 13 on the secondary side of the high-frequency transformer T1 starts to output the current Ir of the brass as shown in FIG. 13 (M).
  • the fourth gate signal power FET Q4 is turned on at the same time as the source 'drain voltage of the FET Q4 becomes almost zero as shown in FIG. 13 (G). Make it conductive. Since FETs Q2 and Q4 are turned on and FETs Q1 and Q3 are turned off, the primary side of high-frequency transformer T1 is maintained at zero voltage as shown in Fig. 13 (E), and the capacitor is The current from C7 to the choke coil LC starts. Therefore, the primary side of the high-frequency transformer T1 has the ground voltage as shown in FIG. 13 (E), and the supply of the current Ir from the current resonance circuit 13 is stopped as shown in FIG. 13 (M). . Figure 13 (K) and 13 (L), the current IT1 flowing to the primary side of the high-frequency transformer T1 is also increased to the positive side, and the current IT2 is also increased to the positive side.
  • FIGS. 14 (A) to 13 (M) show waveforms of the respective parts shown in FIG. 9 when a load is not connected to rectifier circuit 14. Even when the load is connected to the rectifier circuit 14, the voltage resonance is maintained in the voltage resonance circuit 11, but the current is not supplied to the current resonance circuit 14 from the high-frequency transformer T1. The resonance circuit 14 is not operated.
  • the second and fourth gate signals are generated in phase as shown in FIGS. 14 (F) -13 (1), and the first and third gate signals are generated in phase.
  • the FETs Q2 and Q4 and the transistors Q1 and Q3 are turned on and off synchronously as shown in FIGS. The operation of the circuit shown in FIG. 9 under no load will be described below.
  • the second and fourth gate signals are switched to the high level and the low level as shown in FIGS. 14 (G) and 14 (H) in synchronization with the control pulse signal. Therefore, as shown in FIG. 14 (A), the FETs Q2 and Q4 to which the second and fourth gate pulses have been given are kept off.
  • the first and third gate signals are generated as shown in FIGS. 14 (F) and 14 (I).
  • the primary side of the high-frequency transformer T1 is connected by the conducting FETs Q2 and Q4. Since it is connected to the negative side of the DC power supply and is maintained at the same potential, no potential difference occurs on its primary side, and the primary side voltage is maintained at zero. Therefore, the current Irl is not output from the secondary side of the high-frequency transformer T1, as shown in FIG. 14 (M), and is maintained at zero. Further, as shown in FIG. 14 (J), a current IL1 is supplied from the charged capacitor C11 to the intermediate tap of the high-frequency transformer T1 via the choke coil L1, and as shown in FIGS. 14 (K) and 13 ( As shown in L), the primary force also supplies currents IT1 and IT2 to FETs Q2 and Q4.
  • the gates of the FETs Q1 and Q3 When reaching the time point tl2 after a predetermined time At has elapsed from the time point til, the gates of the FETs Q1 and Q3 have the high-level first and third levels as shown in FIGS. 14 (F) and 13 (1).
  • a gate signal is applied, the source and drain are conducted between the source and drain as shown in FIGS. 14 (A) and 13 (C), the voltage between the source and drain of FETs Ql and Q3 is reduced to zero, and FETs Q1 and Q3 are , Is maintained in the on state.
  • the source-drain voltages of the FETs Q2 and Q4 that are kept off reach the input voltage as shown in FIGS. 14 (B) and 14 (D).
  • the current IL1 gradually decreases as shown in FIG. 14 (J), and the capacitor C11 starts to be charged by the current from the positive side of the power supply. That is, the current IL1 changes from positive to negative and starts charging the capacitor C11. As the current IL1 changes, the currents IT1 and IT2 also gradually change from positive to negative as shown in FIGS. 14 (K) and 13 (L).
  • the primary side of the high-frequency transformer T1 is connected to the negative side of the power supply via FETs Q2 and Q4, and both ends are maintained at the same potential. Therefore, no potential difference occurs on the primary side, and the primary side voltage is It is maintained at zero, and no current Irl is similarly output from the secondary side of the high-frequency transformer T1, as shown in FIG. 14 (M), and is maintained at zero.
  • a converter circuit that is, a circuit configuration including a unit may be used.
  • the connection between the two DC / DC converter units is switched and switched, and a voltage is output with high efficiency.
  • converter units 10-1 and 10-2 shown in Fig. 15 the primary circuit 11 is the same as that shown in Figs.
  • the transformer T1 is equivalent to the transformer T1 shown in FIG. 4 and FIG.
  • the secondary circuit 13 corresponds to the circuit shown in FIG. 7 or FIG. Therefore, from converter units 10-1, 10-2, the voltage across capacitor C9 in secondary circuit 13 is output as a voltage signal.
  • Converter units 10-1 and 10-2 have already been described with reference to these drawings, and a description thereof will be omitted.
  • the primary circuit 11 of the converter units 10-1 and 10-2 shown in Fig. 15 is replaced by a commutation circuit LC composed of the capacitors CIO and C11 and the choke coil L1 shown in Figs. It does not have to be provided. That is, in the circuit shown in FIG. 15, the first converter unit 10-1 and the second converter unit 10-2 include a choke coil L1 and a capacitor CIO, C11 for replenishing power energy at low output. Comparator that does not require a flow circuit The efficiency of the data section 10 can be improved.
  • the smoothing capacitor C9 corresponding to the high voltage side of the first converter unit 10-1 and the smoothing capacitor corresponding to the high voltage side of the second converter unit 10-2 Smoothing capacitor corresponding to the high potential side of capacitor C9 and to the low voltage side of first converter unit 10-1 Smoothing capacitor corresponding to the low potential side of C9 and the low voltage side of second converter unit 10-2
  • Diodes D5 and D6 are connected to the low potential side of C9.
  • the anode sides of the diodes D5 and D6 are connected to the second converter unit 10-2, and the power source sides of the diodes D5 and D6 are connected to the first converter unit 10-1.
  • a transistor Q7 is provided between the low voltage side of the first converter unit 10-1 and the high voltage side of the second converter unit 10-2.
  • the transistor Q7 is driven by the driver 17 performing a pulse width modulation (PWM) operation.
  • PWM pulse width modulation
  • the output of the smoothing circuit 15 is fed back to the PWM generator 16, and based on this, a PWM signal is generated by the PWM generator 16 to drive the transistor Q7.
  • the driver 17 includes a photo power blur, and the transistor QT is electrically separated from the output side power of the smoothing circuit 15.
  • a constant output voltage Voutl is output from first converter unit 10-1 and second converter unit 10-2.
  • Vout2 are output.
  • the diodes D5 and D6 are connected in series, and the diodes D5 and D6 The low voltage side of the first converter unit 10-1 and the high voltage side of the second converter unit 10-2 are connected to the connection point therebetween. Therefore, as shown in FIG.
  • a voltage Vout3 such that the power supply Voutl and the power supply Vout2 are connected in series is output from the series circuit of the diodes D5 and D6, and this voltage Vout3 is input to the smoothing circuit 15.
  • the secondary sides of the high-frequency transformers of the first converter unit 10-1 and the second converter unit 10-2 are connected in parallel to the smoothing circuit 15, and the first converter unit 10-1 — Voltage from the secondary side of the high-frequency transformer of the first and second converter units 10—2 to the smoothing circuit 15 Voutl or Vout2 is supplied. Therefore, the input voltage of the smoothing circuit 15 is reduced as shown in FIG.
  • the secondary sides of the high frequency transformers of the first converter unit 10-1 and the second converter unit 10-2 are connected in parallel to the smoothing circuit 15, and the first converter unit 10-1 —
  • the voltage Voutl or Vout2 is supplied to the smoothing circuit 15 from the secondary side of the high frequency transformer of the first and second converter units 10-2.
  • the output voltage Vout4 obtained by smoothing the input voltage Vout3 is output from the smoothing circuit 15 as shown in FIG. 16E according to the pulse width of the PWM signal.
  • the pulse width of the PWM signal is large, the output voltage Vout4 from the smoothing circuit 15 increases, and if the pulse width of the PWM signal is small, the output voltage Vout4 from the smoothing circuit 15 decreases. Therefore, the output voltage of the smoothing circuit 15 is detected by the PWM signal generator 16 and the output of the smoothing circuit 15 can be made constant by selecting an appropriate pulse width.
  • Vout Voutl X PWM ratio + Vout2
  • Vout Voutl X 2
  • two or more secondary circuits may be provided in one primary circuit as shown in FIG. That is, as shown in FIG. 18, the present invention can be applied to a circuit in which a plurality of secondary windings are wound around one transformer T1.
  • the transformer Tl has one primary side and has a plurality of, for example, two secondary sides, and the voltage resonance circuit shown in FIGS. 4 and 6 is connected to the primary side of the transformer T1;
  • First and second rectifier circuits 13-1, 13-2 configured as shown in FIG. 7 or FIG. 8 are connected to the two secondary sides, respectively.
  • Diodes D5 and D6 are connected between the low potential side of the capacitor C9 and the low potential side of the smoothing capacitor C9 of the second rectifier circuit 13-2, respectively.
  • a transistor Q7 that is pulse width modulated (PWM) operated by the driver 17 is connected between the diodes D5 and D6.
  • PWM pulse width modulated
  • a plurality of transformers Tl-1 and T1-2 may be provided in one primary-side circuit.
  • each of a plurality of transformers Tl-1 and T1-2 has first and second rectifier circuits 13-1 and 13-1 configured as shown in FIG. 7 or FIG. — 2 is connected. Then, between the high potential side of the smoothing capacitor C9 of the first rectifier circuit 13-1 and the high potential side of the smoothing capacitor C9 of the second rectifier circuit 13-2, and between the high potential side of the first rectifier circuit 13-1.
  • Diodes D5 and D6 are connected between the low potential side of the smoothing capacitor C9 and the low potential side of the smoothing capacitor C9 of the second rectifier circuit 13-2, respectively.
  • a transistor Q7 that is pulse width modulated (PWM) operated by the driver 17 is connected between the diodes D5 and D6.
  • PWM pulse width modulated
  • the primary circuit 11 shown in Figs. 18 and 19 may not be provided with the commutation circuit LC composed of the capacitors CIO and C11 and the choke coil L1 shown in Figs. Please note that.
  • the circuit according to the present embodiment can be applied to a circuit that does not use a voltage-current resonance type DC-DC converter if there are two or more outputs on the secondary side.
  • the voltage resonance circuit is either a bridge type or a push-pull type.
  • the switching element and the capacitor connected in parallel are connected so as to form a bridge.
  • the bridge-type voltage resonance circuit includes first to fourth switching elements and first to fourth switching elements connected in parallel to the first to fourth switching elements, respectively. And a fourth bridge, wherein the first and second switching elements connected in series and the third and fourth switching elements connected in series are connected in parallel to form a bridge.
  • the capacitor connected in parallel with the switching element can be substituted by the internal capacitance of the switching element.
  • the current resonance circuit includes a coil and a capacitor connected in series, the coil is connected to a first end of the transformer, and the capacitor is connected to a rectifier circuit.
  • the rectifier circuit is a full-bridge rectifier circuit or a voltage doubler rectifier circuit.
  • a commutation circuit for maintaining resonance during low power input is provided between the voltage resonance circuit and the transformer.
  • the commutation circuit is connected in parallel to the bridge circuit and connected to two capacitors connected in series, and a connection point between the capacitors and a primary feeder of the transformer. Including a coil.
  • a connection inverter includes: each of the DC-DC converters described above; and an inverter that converts an output from the DC-DC converter into AC power. .
  • the DC-DC converter is connected between the rectifying circuit and the smoothing circuit. It is preferable to provide a pulse width modulation circuit for performing pulse width modulation based on the output of.
  • the interconnection inverter includes at least one DC-AC converter arranged on the primary side of a transformer, and at least two rectifier circuits arranged on the secondary side of the transformer. And a smoothing circuit for smoothing the outputs from the at least two rectifier circuits; and an output from the DC-DC converter to AC power. And a pulse width modulation circuit for performing pulse width modulation based on the output of the power of the DC-DC converter between the rectifier circuit and the smoothing circuit.
  • the present invention is not limited to the above embodiments, and various modifications can be made in the implementation stage without departing from the scope of the invention. Furthermore, the above embodiments include inventions at various stages, and various inventions can be extracted by appropriately combining a plurality of disclosed constituent elements.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

　家庭用燃料電池や太陽電池を含む低電圧直流電源からの電力を入力し、ゼロ電圧スイッチングによりＤＣ−ＡＣ変換を行う電圧共振回路と、前記変換された電力を伝送する絶縁型高周波トランスと、前記トランスの２次側に配置され、ゼロ電流スイッチングを行う電流共振回路と、前記電流共振回路から出力された整流する整流回路と、前記整流回路からの出力を平滑化する平滑回路と、を備えた。高効率のＤＣ−ＤＣコンバータが提供される。

Description

明 細 書
DC— DCコンノ ータ
技術分野
[0001] この発明は、 DC— DCコンバータに係り、特に、分散型直流電源からの電力を中電 力容量の電力に変換する分散型電源用の絶縁型 DC— DCコンバータ及びこの DC— DCコンバータを用いた連系インバータに関する。
背景技術
[0002] 分散型直流電源、例えば、家庭用燃料電池、太陽光発電或いは風力発電システ ムから電力を中電力容量 (0. 3KW-10KW)の電力に変換する分散型電源システ ムは、インバータなどの電力変換装置を備え、この電力変換装置では、入力（1次側) と系統（2次側）との絶縁が望まれている。このような電力変換装置に、高周波絶縁型 のコンバータが使用されても、非絶縁型のコンバータに比較して、効率が悪化する問 題がある。
[0003] また、燃料電池などの電源では、定格未満の出力で運転する頻度が必然的に多く なることから、上記のような定格出力時における効率向上はもとより、定格出力の 50 %以下の小電力の小出力運転時の効率を向上することが重要な課題となっている。 発明の開示
[0004] この発明の目的は、高効率の DC— DCコンバータを提供することにある。
[0005] この発明によれば、
その出力電圧が変動する低電圧直流電源力 直流電力が入力され、ゼロ電圧ス イッチングにより DC— AC変換して高周波の電圧を出力する電圧共振回路と、
1次側及び 2次側を有し、その 1次側に前記電圧共振回路からの出力電圧が入力 される絶縁型高周波トランスと、
前記トランスの 2次側に接続される電流共振回路と、
前記電流共振回路から出力される出力電流を整流する整流回路と、
前記整流回路からの出力電流を平滑化する平滑回路と、
を具備する DC— DCコンバータが提供される。 [0006] また、この発明によれば、
その出力電圧が変動する低電圧直流電源から直流電力が入力され、 DC— AC変 換して出力する第 1の電圧共振回路と、
1次側及び 2次側を有し、その 1次側に前記第 1の電圧共振回路からの出力電圧が 入力される第 1の絶縁型高周波トランスと、
前記第 1のトランスの 2次側に接続される第 1の電流共振回路と、
前記第 1の電流共振回路から出力される出力電流を整流する第 1の整流回路と、 前記第 1の整流回路からの出力電圧を平滑化する第 1の平滑回路と、 前記出力電圧が変動する低電圧直流電源力 直流電力が入力され、 DC— AC変 換して出力する第 2の電圧共振回路と、
1次側及び 2次側を有し、その 1次側に前記第 2の電圧共振回路からの出力電圧が 入力される第 2の絶縁型高周波トランスと、
前記第 2のトランスの 2次側に接続される第 2の電流共振回路と、
前記第 2の電流共振回路から出力される出力電流を整流する第 2の整流回路と、 前記第 2の整流回路からの出力電圧を平滑化する第 2の平滑回路と、 前記第 1及び第 2の整流回路から出力電圧をパルス幅変調するパルス幅変調回路 と、
前記パルス幅変調回路からの出力電圧を平滑化する平滑回路と、
を具備することを特徴とする DC— DCコンバータが提供される。
[0007] 更に、この発明によれば、
その出力電圧が変動する低電圧直流電源から直流電力が入力され、 DC— AC変 換して出力する電圧共振回路と、
1次側及び 2次側を有し、その 1次側に前記第 1の電圧共振回路からの出力電圧が 入力される絶縁型高周波トランスと、
前記第 1のトランスの 2次側に接続される第 1及び第 2の電流共振回路と、 前記第 1及び第 2の電流共振回路から出力される出力電流を整流する第 1及び第
2の整流回路と、
前記第 1及び第 2の整流回路からの出力電圧を夫々平滑化する第 1及び第 2の平 滑回路と、
前記第 1及び第 2の整流回路からの出力電圧をパルス幅変調するパルス幅変調回 路と、
前記パルス幅変調回路力 の出力電圧を平滑ィ匕する第 3の平滑回路と、 を具備する DC— DCコンバータが提供される。
[0008] 更にまた、この発明によれば、
その出力電圧が変動する低電圧直流電源から直流電力が入力され、 DC— AC変 換して出力する電圧共振回路と、
1次側及び 2次側を有し、その 1次側に前記第 1の電圧共振回路からの出力電圧が 入力される第 1及び第 2の絶縁型高周波トランスと、
前記第 1及び第 2のトランスの 2次側に夫々接続される第 1及び第 2の電流共振回 路と、
前記第 1及び第 2の電流共振回路から出力される出力電流を整流する第 1及び第 2の整流回路と、
前記第 1及び第 2の整流回路からの出力電圧を夫々平滑化する第 1及び第 2の平 滑回路と、
前記第 1及び第 2の整流回路からの出力電圧をパルス幅変調するパルス幅変調回 路と、
前記パルス幅変調回路力 の出力電圧を平滑ィ匕する第 3の平滑回路と、 を具備する DCDCコンバータが提供される。
図面の簡単な説明
[0009] [図 1]図 1は、この発明のコンバータ部及びインバータ部からなる連系インバータが適 用される分散型電源システムを概略的に示す構成図である。
[図 2]図 2は、この発明の一実施の形態に力かる DC— DCコンバータ部の回路構成を 示すブロック図である。
[図 3A]図 3Aは、 DC— DCコンバータの 2次側の出力を概略的に示す波形図である。
[図 3B]図 3Bは、 DC— DCコンバータの 2次側の出力を概略的に示す波形図である。
[図 4]図 4は、図 2に示す電圧共振回路の 1例を示す回路図である。 [図 5]図 5は、図 2に示す電圧共振回路の他の例を示す回路図である。
[図 6]図 6は、図 2に示す電圧共振回路の更に他の例を示す回路図である。
[図 7]図 7は、図 2に示す電流共振回路の回路例を示す回路図である。
[図 8]図 8は、図 2に示す電流共振回路の他の回路例を示す回路図である。
[図 9]図 9は、図 4及び図 7の組み合わせに係る回路例を示す回路図である。
[図 10]図 10は、図 9に示す DC— DCコンバータの MCUの機能を示す制御部ブロック 図である。
[図 11]図 11の（A)—（H)は、図 9に示す DC— DCコンバータの定格出力モードにお ける各部の波形を示す波形図である。
[図 12]図 12の (A)及び (B)は、定格出力モードにおける図 9に示す高周波トランスの 2次側の電圧及電流波形を示す波形図である。
[図 13]図 13の（A)—（M)は、図 9に示す DC— DCコンバータの小出力モードにおけ る各部の波形を示す波形図である。
[図 14]図 14の（A)—（M)は、図 9に示す DC— DCコンバータの無負荷モードにおけ る各部の波形を示す波形図である。
[図 15]図 15は、図 1に示されるコンバータ部が 2つの DC— DCコンバータユニットで構 成される回路を示すブロック図である。
[図 16]図 16の (A)—（E)は、図 15に示す回路における各部の波形を示す波形図で ある。
[図 17]図 17は、図 15に示す回路における出力電圧 Voutの変化を示すグラフである
[図 18]図 18は、図 15に示す回路の変形例を示すブロック図である。
[図 19]図 19は、図 15に示す回路の変形例を示すブロック図である。
発明を実施するための最良の形態
[0010] 以下、図面を参照して、この発明の実施の形態に係る DC— DCコンバータ及びこ れを用いた連系インバータにつ 、て説明する。
[0011] 図 1は、この発明の実施の形態に係るコンバータ部 10 (DC— DCコンバータ）と DC
AC変換を行うインバータ部 20からなる連系インバータ 2が適用される分散型電源 システム 1の概略構成を示して!/、る。
[0012] 図 1に分散型電源システム 1おいて、出力に変動を伴う直流電源 3、例えば、燃料 電池、太陽電池、或いは風力発電からの出力（直流電力）がパワーコンディショナー としての連系インバータに入力され、連系インバータ内のコンバータ部で DC- DC変 換され、変換された DC出力がインバータ部 20で交流出力、比較的小出力（例えば、 0. 3kW—数 10kW程度）に変換されて、負荷に、例えば、家庭内の負荷に商用電 圧（系統電圧）として出力される。ここで、商用電圧（系統電圧）は、 日本では、 101V 或いは 202V (単相 3線接続の場合）に相当し、米国では、 115V或いは 230Vに相 当している。
[0013] 尚、燃料電池システムでは、コンバータ部 10に入力電圧として 80V以下、現状で は、 20V— 60Vの電圧が入力され、無負荷の際にその出力電圧 Voutが最も高ぐ負 荷が大きくなるにつれて電圧が 25%— 30%程度低下する特性を有している。また、 太陽電池モジュールを備える太陽光発電システムでは、 1枚の太陽電池モジュール で 17— 21Vの電圧が出力され、システムとしては、 170V— 350Vが出力される。その 出力電圧 Voutは、 120V— 450Vの範囲で変動される。更に、風力発電システムで は、 50V程度の出力電圧 Voutが発生される力 羽根が回転している際には、 30V— 50Vの範囲で出力が変動される。
[0014] 図 2は、この発明の一実施の形態に係るコンバータ部 10の回路構成を示すブロック 図である。
[0015] このコンバータ部 10は、高周波絶縁型の DC— DCコンバータであって、高周波トラ ンス 12、図 1に示される直流電源 3と高周波トランス 12の一次側との間に配置され、 高周波の電圧を出力する電圧共振回路 11、高周波トランス 12の二次側に配置され た電流共振回路 13及び電流共振回路 13からの出力電流を整流する整流回路 14を 備えている。コンバータ部 10は、この整流回路 14からの出力電圧 Voutに応じて電圧 共振回路 11を制御するスイッチング制御部 17を更に備えている。図 2に示される DC —DCコンバータは、通常の高電圧電源に適用される DC— DCコンバータとは異なり、 電圧共振回路 11がー次側に配置され、電流共振回路 13が高い電圧を出力する二 次側に配置されている。後に説明されるようにこの DC— DCコンバータは、出力制御 されてその DC— DCコンバータからは略一定電圧、例えば、目標電圧として 400V力 S 出力される。
[0016] 通常の高電圧電源に適用される DC— DCコンバータでは、高周波トランス 12の一 次側に電流共振回路及び電圧共振回路を配置している。しかし、図 2に示される DC DCコンバータ部 10では、比較的低電圧な電源 3に適用されるため、通常の DC— DCコンバータと同様に高周波トランス 12の一次側に電流共振回路が配置される場 合には、出力される電力量が増加されると、必然的に電流が多くなり、電流値が高く なり過ぎてしまう。従って、図 2に示すコンバータ 10部では、電圧共振回路 11が高周 波トランス 12の一次側に配置され、電流共振回路 13が高電圧が出力される高周波ト ランス 12の二次側に配置されている。連系インバータが日本で使用される場合を想 定すると、 DC— DCコンバータ部 10が通常系統 200Vの連系インバータユニットに接 続され、高周波トランス 12の二次側からは、 370V程度の電圧が出力される。
[0017] 一次側に配置された電圧共振回路 11は、 FET (電界効果トランジスタ）或いは IGB T (絶縁ゲート'バイポーラトランジスタ)等のスイッチング素子を備え、スイッチング素 子のソース'ドレイン間（IGBTの場合にはェミッタ'コレクタ間）にキャパシタが接続さ れ、電圧共振回路 11が電圧共振するように構成される。また、二次側に配置された 電流共振回路 13は、直列共振により、電流共振するように構成される。
[0018] 上記のようにスイッチング素子を備えた回路構成における回路の動作を以下に簡 単に説明する。
[0019] 電圧共振回路 11では、電源からの出力が減少されると、出力電圧 (高周波の電圧) Voutを略一定にすべくスイッチング素子の動作周波数が増加される。この動作周波 数の増加に伴い、電流共振回路のインピーダンスが増加される。即ち、電流共振回 路では、共振周波数で最も出力が大きくなり、出力が小さくなるにつれて周波数が増 加される。
[0020] 図 3A及び図 3Bを参照して電圧共振回路におけるスイッチングロスについてより詳 細に説明する。図 3Aは、電圧共振回路からの出力が大きい定格出力モードにおけ る高周波トランスの 2次側の電流及び電圧波形を示し、図 3Bは、電圧共振回路から の出力が小さい小出力モードにおける高周波トランスの 2次側の電流及び電圧波形 を示している。電源力もの出力が十分に大きい定格出力モードでは、スイッチング素 子が所定の動作周波数で動作されて図 3Aに示されるように出力電流が正弦波で変 ィ匕されるに対して、電圧共振回路力もの出力が減少されて出力が低下される小出力 モードでは、高周波トランスの 2次側の電流及び電圧波形を示す図 3Bに示されるよう に電流波形は、歪んでいびつになり、周波数が増加される。
[0021] 本実施形態に係る DC— DCコンバータでは、電流共振回路 13の動作周波数を変 えて DC— DCコンバータのエネルギーの変換を制御することによって、電圧共振回路 11において電圧を位相変調し、共振を維持しながら、高効率で、ゼロ電圧スィッチン グ (ZVS)を実現している。このように、この発明の実施形態では、周波数を変化させ ると、 2次側の電流共振回路 13の動作点が移動し、周波数が下がるとパワーが上昇 し、周波数を上げるとパワーが下降するという、エネルギーの伝送量が変化する性質 を利用している。従って、高効率の DC-DCコンバータを実現することができる。
[0022] 図 2に示される電圧共振回路 11は、
(1)フルブリッジ
(2)ハーフブリッジ
(3)プッシュプノレ
の 3通りの回路構成を採用することができる。これら電圧共振回路の具体的な回路 例が図 4から図 6に示されている。
[0023] また、図 2に示す電流共振回路 13は、
(4)フルブリッジ整流回路
(5)倍電圧整流回路
の 2通りの回路構成を採用することができる。これら電流共振回路 13の具体的な回 路例が図 7及び図 8に示されている。
[0024] 上述の記述から明らかなように、電圧共振回路 11と電流共振回路 13の組み合わ せは、合計 6通りであり、図 2に示した DC— DCコンバータ回路 10は、この 6通りの組 み合わせで実現することができる。
[0025] 図 4から図 6を参照して電圧共振回路 11の回路例を説明する。尚、図 4から図 6に おいて、蓄電用のキャパシタ C1は、通常電解コンデンサが使用される力 各回路に おいて共通であるので、説明を省略する。また、スイッチング素子として、 FETを用い た場合を説明する。
[0026] 図 4は、フルブリッジ回路で電圧共振回路 11を構成した第 1の回路例を示している
[0027] 図 4に示す電圧共振回路においては、スイッチング素子 Q1及びスイッチング素子 Q2が直列接続され、スイッチング素子 Q3及びスイッチング素子 Q4が直列接続され ている。スイッチング素子 Q1— Q4には、キャパシタ C2— C5が夫々スイッチング素子 のソース'ドレイン間に並列に接続されている。また、スイッチング素子 Ql、 Q2の直 列回路及びスイッチング素子 Q3, Q4の直列回路がフルブリッジ回路を構成するよう に夫々入力側の直流電源に並列接続されている。即ち、スイッチング素子 Ql、 Q3 のドレインが電源のプラス側に接続され、スイッチング素子 Q2、 Q4のソースが電源の マイナス側に接続されて 、る。
[0028] また、スイッチング素子 Q1及びスイッチング素子 Q2間の接続部が出力側のトランス T1の一端部に接続され、スイッチング素子 Q3及びスイッチング素子 Q4の接続部が トランス T1の他端部に接続されている。
[0029] 図 4に示すフルブリッジ回路には、スイッチング素子 Q1— Q4を所定のタイミングで オン ·オフするためにスイッチング制御部 17が設けられて 、る。このスイッチング制御 部 17は、ドライバ DR1、 DR2、 MCU (マイクロコントロールユニット) 18、インターフエ ース IFから構成されている。このスイッチング制御部 17においては、 DC— DCコンパ ータ回路 10の出力電圧 Voutが検出されてこの検出信号力インターフェース IF、例え ば、アイソレーションアンプを介して MCU18に与えられ、この MCU18から周波数制 御及び位相制御用の制御信号がドライバ DR1、 DR2に出力される。ドライバ DR1、 DR2からは、フィードバック信号としてスイッチング素子 Q1— Q4のゲートに制御信号 が与えられ、スイッチング素子 Q1— Q4が制御されている。
[0030] 図 4に示す電圧共振回路には、スイッチング素子 Ql、 Q2の直列接続及びスィッチ ング素子 Q3、 Q4の直列接続に、更に、キャパシタ C10、 C11の直列接続が並列接 続されている。そして、キャパシタ C10、 C11の接続点にチョークコイル LCの一端が 接続され、チョークコイル LCの他端がトランス T1の 1次側のコイルの中間点に接続さ れている。なお、この明細書においては、キャパシタ C10、 C11及びチョークコイル L C力らなる回路を「転流回路」と称する。
[0031] この転流回路は、定格出力の数％から 30%程度の小出力時の効率を向上させる ために設けられ、小出力時において、この転流回路によって、電圧共振が維持される 。具体的には、定格出力などの比較的高出力時には、共振回路、即ち、例えば、トラ ンジスタ Q1とキャパシタ C2とで形成される共振回路で共振を行い、低出力時には、 このような回路では、共振が維持できないので、チョークコイル LCとキャパシタ Cl、 C 2、 C3、 C4、 C5によって共振を維持している。具体的には、電力が低下するとトラン スに流れる電流が減少される力 この電流がチョークコイル LC力 の電流で補われる ことにより、共振が維持される。
[0032] 従って、上記のように電圧共振回路 11とトランスとの間に転流回路を設けることで、 小出力時においても共振を維持することができ、小出力時においても高い変換効率 を実現することができる。
[0033] 図 4に示される回路の動作については、後に説明する。
[0034] 図 5は、ハーフブリッジ回路で電圧共振回路 11を構成した第 2の回路例を示してい る。図 5においては、図 4と同一回路部品及び同一部分には、同一符号を付している
[0035] 図 5に示す電圧共振回路おいては、スイッチング素子 Q1及びスイッチング素子 Q2 が直列接続され、スイッチング素子 Ql、 Q2には、キャパシタ C2、 C3がそれぞれスィ ツチング素子のソース'ドレイン間に並列に接続されている。また、スイッチング素子 Q 1、 Q2の直列回路には、直列接続されたキャパシタ C6, C7が並列接続されてハー フブリッジ回路を構成して！/、る。
[0036] そして、スイッチング素子 Q1及びスイッチング素子 Q2の接続部がトランス T1の一 端部に接続され、キャパシタ C6及びキャパシタ C7の接続部がトランス T1の他端部 に接続されている。
[0037] 図 5に示すハーフブリッジ回路には、スイッチング素子 Ql、 Q2を所定のタイミング でオン'オフするために、ドライバ DR1が設けられている。 DC— DCコンバータ回路 1 0の出力電圧 Voutが検出されてこの信号がインターフェース IFを介して MCU18に 与えられ、この MCU18から周波数制御用の制御信号がドライバ DR1に出力される 。ドライバ DR1からは、フィードバック信号としてスイッチング素子 Ql、 Q2のゲートに 制御信号が与えられ、スイッチング素子 Ql、 Q2が制御されている。
[0038] 図 6は、プッシュプル型で電圧共振回路 11を構成した第 3の回路例を示して 、る。
図 6は、プッシュプル型の電圧共振回路を示している。図 6においては、図 4と同一回 路部品及び同一部分には、同一符号を付している。
[0039] 図 6において、スイッチング素子 Q1のドレインがトランス T1の一端部に接続され、ス イッチング素子 Q2のドレインがトランス T1の他端部に接続され、スイッチング素子 Q1 、 Q2のソースは、直流電源のマイナス側に接続されている。また、直流電源のプラス 側は、トランス T1の一端部と他端部の中間部に接続されている。
[0040] 図 6に示すプッシュプル型で電圧共振回路 11には、スイッチング素子 Ql、 Q2を所 定のタイミングでオン ·オフするために、ドライバ DR1が設けられている。 DC— DCコン バータ回路 10の出力電圧 Voutが検出されてこの信号がインターフェース IFを介して MCU18に与えられ、この MCU18から周波数制御用の制御信号がドライバ DR1に 出力される。ドライバ DR1からは、フィードバック信号としてスイッチング素子 Ql、 Q2 のゲートに制御信号が与えられ、スイッチング素子 Ql、 Q2が制御されている。
[0041] 次に、図 7及び図 8を参照して電流共振回路 13の具体的な回路例を示す。
[0042] 図 7は、フルブリッジ整流回路 14及び電流共振回路 13を組み合わせた第 4の回路 例を示している。
[0043] 電流共振回路 13は、インダクタ L及びキャパシタ C8を直列接続して構成されている 。この電流共振回路 13では、トランス T1の一端部にインダクタ Lが接続され、キャパ シタ C8が出力側のブリッジ整流回路 14に接続されている。ブリッジ整流回路 14では 、キャパシタ C8の出力側は、直列接続されたダイオード D1及びダイオード D2の接 続部に接続され、トランス T1の他端は、ダイオード D3とダイオード D4の接続部に接 続されている。また、ダイオード Dl、 D2が直列接続され、ダイオード D3、 D4が直列 接続され、ダイオード Dl、 D2の直列接続と D3、 D4の直列接続とが並列接続されて ブリッジ回路を構成している。ブリッジ回路の出力側には、平滑用のキャパシタ C9が ブリッジ回路に並列に接続されている。平滑用のキャパシタ C9としては、通常電解コ ンデンサが使用される。この平滑用のキャパシタ C9には、インターフェース IFが接続 され、出力電圧信号 Voutがこのインターフェース IFに出力される。
[0044] 図 8は、昇圧ブリッジ回路 14及び電流共振回路 13を組み合わせた第 5の回路例を 示している。図 8においては、図 7と同一回路部品及び同一部分には、同一符号を付 している。
[0045] 電流共振回路 13は、図 7に示す回路と同様にインダクタ Lとキャパシタ C8とが直列 接続され、トランス T1の一端部にインダクタ Lが接続され、キャパシタ C8が出力側に 接続されている。昇圧ブリッジ回路 14では、ダイオード D1及びダイオード D2が直列 接続され、キャパシタ C8の出力側が直列接続されたダイオード Dl、 D2の接続部に 接続されている。また、トランス T1の他端は、ダイオード D2のアノード側に接続され、 キャパシタ C9の一端に接続されている。また、ダイオード D2のアノード側がキャパシ タ C9の一端に接続され、ダイオード D1の力ソード側はキャパシタ C9の他端に接続さ れてダイオード D1、D2の直列回路に平滑用のキャパシタ C9が並列に接続されてい る。この平滑用のキャパシタ C9には、スイッチング制御部 17のインターフェース IFが 接続され、出力電圧信号 Voutがこのインターフェース IFに出力される。
[0046] 図 9及び図 10を参照して定格出力モード、小出力モード及び無負荷モードにおけ る DC— DCコンバータの動作について説明する。図 9は、図 4に示すフルブリッジ電 圧共振回路 11に図 7に示されるフルブリッジ整流回路 14を組み合わせた DC— DCコ ンバータの回路構成を示している。図 9においては、図 4及び図 7に示されると同一 部分には同じ符号を付してその説明は省略する。また、図 10は、スイッチング制御部 17の MCU18の機能を説明する為の機能ブロックを示している。
[0047] 図 10に示されるように、 MCU18において、整流回路 14からの出力電圧信号 Vout が目標電圧 Vrefと比較される。整流回路 14に負荷が接続されていない場合には、無 負荷モードで DC— DCコンバータが動作される。また、整流回路 14に負荷が接続さ れ、目標電圧 Vrefに相当する定格の電圧の範囲内に入る出力電圧が検出される場 合には、定格出力モードで DC— DCコンバータ 11が動作される。更に、整流回路 14 に負荷が接続されているが、目標電圧 Vrefに相当する定格電圧よりも若干低い出力 電圧信号 Voutが検出される場合には、小出力モードで DC— DCコンバータが動作さ れる。
[0048] 無負荷モードでは、設定された目標電圧 Vrefと出力電圧信号 Voutとが比較器 34で 比較される。無負荷モードでは、出力電圧信号 Voutが目標電圧 Vrefに比べて十分に 大きい或いは略等しいことから、図 9に示す電圧共振回路の共振周波数 fOよりも大き な周波数 faが周波数テーブル 30から選定され、また、第 1及び第 3の FETQ1, Q3 が同位相で、また、第 2及び第 4の FETQ2, Q4が同位相で動作される位相が位相 テーブル 32から選定される。パルスジェネレータ 35は、この選定された位相及び周 波数で第 1一第 4のゲートパルスを対応する FETQ1— Q4に与えることとなる。この 無負荷モードでは、基本的には、高周波トランス T1の一次側が交互に直流電圧源 のプラス側及びマイナス側に交互に接続されるように DC— DCコンバータが動作され る。
[0049] 定格モードでは、比較器 34で比較される出力電圧信号 Voutが目標電圧 Vrefに対 して低いことから、図 9に示す電圧共振回路の共振周波数 fOに略等しい周波数 1Όが 周波数テーブル 30から選定され、また、第 1及び第 4の FETQ1, Q4が同位相で、ま た、第 2及び第 3の FETQ2, Q3が同位相で動作される位相が位相テーブル 32から 選定される。ここで、第 1及び第 3の FETQ1, Q3に関しては、 180度の位相差が与 えられ、また、第 2及び第 4の FETQ2, Q4に関しても 180度の位相差が与えられるタ イミングが位相テーブル 32から選定される。パルスジェネレータ 35は、この選定され た位相及び周波数で第 1一第 4のゲートパルスを対応する FETQ1— Q4に与えるこ ととなる。この定格モードでは、基本的には、高周波トランス T1の一次側両端が直流 電圧源のプラス側及びマイナス側に周期的に切り替えられて接続されるように DC— DCコンバータが動作される。
[0050] 小出力モードでは、比較器 34で比較される目標電圧 Vrefに比べて出力電圧信号 Voutが高いことから、図 9に示す電圧共振回路の共振周波数 fOよりも大きな周波数 f bが周波数テーブル 30で選定され、第 1及び第 3の FETQ1, Q4が出力に応じて定 められた 0— 180度間の位相差を有し、また、第 2及び第 4の FETQ2, Q4がある位 相が位相テーブル 32から選定される。パルスジェネレータ 35は、この選定された位 相及び周波数で第 1一第 4のゲートパルスを対応する FETQ1— Q4に与えることとな る。この小出力モードでは、基本的には、高周波トランス T1の一次側両端が直流電 圧源のプラス側及びマイナス側に周期的に切り替えられて接続されるとともにその間 において転流回路力もエネルギー供給を受けて DC— DCコンバータが動作される。
[0051] 尚、 DC— DCコンバータの出力を抑制するには、周波数テーブル 30から選定され る周波数が高く選定され、電流共振回路のインピーダンスを共振点力 ずらすことに よって達成される。従って、目標電圧とともに周波数テーブルで選定される周波数を
MCU18の外部力も選定するようにしても良 、。
[0052] 始めに、図 11 (A)—図 11 (H)を参照して直流電源 3が定格で出力電圧（目標電圧
Vout)を発生する定格出力モードでの DC— DCコンバータの動作について説明する
[0053] 図 9に示す DC— DCコンバータが図示せぬスィッチを介して直流電源 3に接続され ると、キャパシタ C1の充電が開始される。同様に、キャパシタ C1に対して並列に接続 されているキャパシタ C2, C3の直列回路及びキャパシタ C4, C5の直列回路の充電 ち開始される。
[0054] ある時点 tlで制御ノ ルス信号がドライバ回路 DR1、 DR2に与えられてドライバ回 路 DR1、 DR2が動作される。この時点 tlにおいて、制御パルス信号に同期して図 1 1 (E)に示す第 1及び第 4のゲート信号が高レベル力 低レベルに切り替えられる。 従って、図 11 (A)に示すように、第 1及び第 4のゲートパルスが与えられていた FET Ql, Q4は、オフに維持される。
[0055] 時点 tl後、トランスの励磁電流によって、 FETQ2, Q3のソース'ドレイン間の電圧 が図 11 (B)に示すように低下し始め、図 11 (A)に示すように、 FETQ1, Q4のソース •ドレイン間の電圧が上昇し始める。また、図 11 (C)に示すように、高周波トランス T1 の一次側電圧も上昇を開始する。
[0056] 時点 tl力 所定時間 A tだけ経過した時点 t2に達すると、 FETQ2, Q3のゲートに 図 11 (D)に示される第 2及び第 3のゲート信号が与えられ、そのソース'ドレイン間が 図 11 (B)に示されるように導通され、 FETQ2, Q3のソース'ドレイン間電圧がゼロに 低下され、 FETQ2, Q3は、オン状態に維持される。また、オフに維持される FETQ1 , Q4のソース'ドレイン間電圧は、図 11 (A)に示すように入力電圧に達する。従って 、図 11 (C)に示すように高周波トランス Tlの一次側電圧もある所定の電圧に達し、 F ETQ2, Q3に電流が供給され、そのドレイン電流が図 11 (F)に示すように増加され る。この電流が励磁電流として高周波トランス T1の一次側に供給され、その結果、そ の二次側に誘起電圧が発生される。
[0057] 尚、高周波トランス T1の 2次側に接続される電流共振回路のインピーダンスは、 FE TQ2, Q3がオンした直後は高いことから、 FETQ2, Q3のドレイン電流はゼロから緩 やかに増加される。また、時点 t2—時点 t3には、この高周波トランス T1の 2次側に接 続される電流共振回路の共振周波数に応じて半波の正弦波となるドレイン電流が生 ずることとなる。
[0058] 時点 t3において、 FETQ2, Q3に与えられていた第 2及び第 3のゲート信号がオフ されると、 FETQ2, Q3がオフされ、ドレイン電流が図 11 (F)に示すようにゼロとなる。 従って、高周波トランス T1の 2次側へのエネルギーの供給が停止される。また、図 11 (B)に示すようにオフされた FETQ2, Q3のソース'ドレイン間電圧が次第に上昇さ れ、図 11 (A)に示すようにオフされて!、る FETQ2,Q4のソース ·ドレイン間電圧が次 第に上昇される。 FETQ2,Q3のソース'ドレイン間電圧の上昇に伴ってこの FETQ1, Q4のソース'ドレイン間の電圧が低下する。従って、高周波トランス T1の一次側電圧 も次第に低下される。
[0059] 時点 t3から所定時間 Δ tだけ経過した時点 t4に達すると、 FETQ2、 Q3のゲートに 図 11 (E)に示される第 1及び第 4のゲート信号が与えられ、そのソース'ドレイン間が 図 11 (A)に示されるように導通され、 FETQ1、 Q4のソース'ドレイン間電圧がゼロに 低下される。時点 t4から時点 t5までは、 FETQ1、 Q4はオン状態に維持される。また 、オフに維持される FETQ2、 Q4のソース'ドレイン間電圧は、図 11 (B)に示すように 入力電圧に達する。従って、図 11 (C)に示すように高周波トランス T1の一次側電圧 もマイナス側のある所定の電圧に達し、キャパシタ Cl、 C2, C3から導通した FETQ 2、 Q3に電流が供給され、そのドレイン電流が図 11 (G)に示すように増加される。こ の電流が励磁電流として高周波トランス T1の一次側に供給され、その結果、その二 次側に誘起電圧が発生される。
[0060] ここで、時点 t3— 4においては、 FETQ1,Q4に並列に接続されているキャパシタ C2, C5は、緩やかに放電され、従って、 FETQ1,Q4のソース'ドレイン間電圧も緩 やかに降下される。その後時点 t4で FETQ1,Q4がオンされる力 スイッチングした瞬 間における FETQ1,Q4のソース'ドレイン間電圧の変化がきわめて少なぐ実質的な ゼロ電圧共振スイッチング (ZVS)が実現される。
[0061] 時点 t5からは、再び時点 tl一 t4におけると同様の動作が繰り返されて高周波トラン ス T1の二次側に誘起電圧が発生される。ここで、時点 t5, t6, t7, t8は、夫々時点 t
1, t2, t3, t4に相当し、対応する時点の説明を参照されたい。
[0062] ここで、時点 t5— 6においても、 FETQ1,Q4に並列に接続されているキャパシタ C
2, C5は、同様に緩やかに充電され、従って、 FETQ1,Q4のソース'ドレイン間電圧 も緩やかに上昇される。その後時点 t6で FETQ2,Q3がオンされる力 スイッチングし た瞬間における FETQ2,Q3のソース'ドレイン間電圧の変化がきわめて少なぐ実質 的なゼロ電圧共振スイッチング (ZVS)が実現される。
[0063] 上述したように電圧共振回路が動作されることによって高周波トランス T1の 2次側 には、図 12 (A)及び 11 (B)に示すような電圧波形及び電流波形が出力される。即ち 、図 11 (C)に示される高周波トランス T1の 1次側の電圧波形に対応して図 12 (A)に 示すように台形波の電圧が高周波トランス T1の 2次側に現れ、また、図 11 (H)に示 される高周波トランス T1の 1次側の電流波形に対応して図 12 (B)に示すように台形 波の電圧が高周波トランス T1の 2次側に現れる。
[0064] 尚、上述した DC— DCコンバータにおいては、 FETQ1,Q4のゲートに印加される第 1及び第 4のゲート信号が同位相で発生され、また、 FETQ2,Q3のゲートに印加され る第 2及び第 3のゲート信号が同位相で発生されることから、チョークコイル LC及びキ ャパシタ CIO, C11で構成される転流回路には、電流が供給されず、実質的に作動 されないこととなる。
[0065] 図 5に示すハーフブリッジ電圧共振回路 11及び図 6に示すプッシュプル型で電圧 共振回路 11についての動作は、図 4のフルブリッジ電圧共振回路 11の説明を参照 すれば当業者であれば、容易に理解することができることからその説明は省略する。
[0066] 上述した DC— DCコンバータの動作説明では、対象とする電源 3が定格で電圧を出 力しているものとして説明している。しかし、通常の電源、例えば燃料電池では、定格 出力未満、いわゆる小出力（定格の 30%程度)で運転される場合が多い。この場合 には、共振が維持できなくなる（即ち、ソフトスイッチングが不完全になる）ことにより、 効率が極端に低下することになる。従って、小出力モード、特に、定格出力の 50% 以下の小出力運転時における効率を上げる必要がある。そこで、小出力モード時に も効率を維持できるように制御信号が調整される。即ち、小出力モードにおいては、 二次側電圧が定格以上の電圧（目標電圧以上、例えば、 400V以下）に達する場合 には、 MCU18は、ドライバに小出力モード時における制御信号を与え、ドライバから 下記のように定格モード時に比べて高い周波数の第 1一第 4のゲート信号を発生さ せる。また、 MCU18は、下記に説明するように第 1及び第 4のゲート信号に位相差を 与え、また、第 2及び第 3のゲート信号に位相差を与えるようにドライバ回路 DR1、 D R2を動作させる。
[0067] 電源 3が小出力モード（定格の 30%程度）となった場合において、図 4で説明した フルブリッジの回路で構成される図 9に示す DC— DCコンバータがその出力を維持す るための動作を図 13 (A)—図 13 (M)を参照して説明する。図 9に示されるようにチヨ ークコイル LCに流れる電流 IL1が +電流である場合には、キャパシタ C7からトランス T1の中間タップに電流が流れ、 IL1がー電流である場合には、キャパシタ C7にトラン ス T1の中間タップ力も電流が流れるとしている。また、高周波トランス T1の一次側に 流れる電流 IT1は、トランジスタ Ql、 Q2の接続点に高周波トランス Tlの一次側から 流れる向きをプラスとし、トランジスタ Ql、 Q2の接続点カゝら高周波トランス Tlの一次 側から流れる向きをマイナスとしている。同様に高周波トランス T1の一次側に流れる 電流 IT2は、トランジスタ Q3、 Q4の接続点に高周波トランス Tlの一次側力も流れる 向きをプラスとし、トランジスタ Ql、 Q2の接続点から高周波トランス Tlの一次側から 流れる向きをマイナスとしている。
[0068] 図 9に示す DC— DCコンバータが図示せぬスィッチを介して直流電源 3に接続され ると、キャパシタ C1の充電が開始される。同様に、キャパシタ C1に対して並列に接続 されているキャパシタ C2, C3の直列回路、キャパシタ C4, C5の直列回路及びキヤ パシタ C6, C7の直列回路の充電も開始される。
[0069] 時点 ti l前において、制御パルス信号がドライバ回路 DR1、 DR2に与えられてこの ドライバ FETDR1、 DR2が動作され、トランジスタ Q2、 Q4がオンされている状態にあ る場合には、図 13 (E)に示されるように高周波トランス T1の一次側がマイナス側に接 続されて接地電位となる。従って、キャパシタ C7が充電状態にあれば、このキャパシ タ C7から電流 IL1が図 13 (J)に示すようにチョークコイル LCを介して高周波トランス T 1の一次側に流れ始めることとなる。この電流 IL1は、高周波トランス T1の一次側で 分岐されて高周波トランスの一次側に FETQ2、 Q4を介して直流電源のマイナス側 に流れることとなる。その結果、図 13 (K)及び (L)に示すように電流 IT1, ΙΤ2が高周 波トランスの一次側に電流が流れることとなる。ここで、高周波トランス T1の一次側が 接地電位のままであることから、高周波トランス T1の 2次側の電流共振回路 13からは 、電流 Irが出力されない。
[0070] ある時点 ti lでドライバ回路 DR1からの第 2のゲート信号が図 13 (H)に示すように 高レベル力 低レベルに切り替えられ、オン状態にあった FETQ2がオフされる。また 、時点 ti lから A tk経過した時点 tl2で第 1のゲート信号が図 13 (1)に示すように低 レベルから高レベルに切り替えられる。従って、図 13 (B)に示すように、オフ状態に なった FETQ2のソース ·ドレイン間電圧が上昇される。
[0071] 時点 ti lにおいては、図 13 (F)に示すように第 3のゲート信号が低レベルに維持さ れる。従って、図 13 (C)に示すように、第 3のゲートパルスが与えられている FETQ3 は、オフ状態に維持される。また、時点 ti lにおいても、図 13 (G)に示すように第 4の ゲート信号が高レベルに維持されている。従って、図 13 (D)に示すように、第 4のゲ ートパルスが与えられている FETQ4のみがオン状態に維持される。
[0072] 時点 ti l後、 FETQ2に与えられたゲートの遮断る電圧によって FETQ2のソース · ドレイン間がオフ状態となる。従って、 FETQ1のソース'ドレイン間の電圧が図 13 (A )に示すように低下し始め、図 13 (B)に示すように、オフに切り替えられた FETQ2の ソース'ドレイン間の電圧が上昇し始める。また、時点 ti l以後においても、トランジス タ Q3、 Q4は、夫々オフ及びオンに維持されていることから、トランジスタ Q3、 Q4のド レイン'ソース間電圧は、高レベル及び低レベルに維持されることとなる。 FETQ2が オフされることに伴い、図 13 (E)に示すようにトランス LCの一次側電位が次第にマイ ナス側から上昇し、図 13 (K)及び 12 (L)に示すように高周波トランス T1の一次側の 電流 ITlがピークに達し、電流 IT2が増加し始める。また、図 13 (J)に示すようにキヤ パシタ C7からチョークコイル LC 11を介してチョーク電流 IL 1が供給され続ける。
[0073] 時点 tl2に達すると、 FETQ1のゲートに図 13 (1)に示される第 1のゲート信号が与 えられ、そのソース'ドレイン間が図 13 (A)に示されるように導通され、 FETQ1のソー ス 'ドレイン間電圧がゼロに低下されて FETQ1は、オン状態に維持される。また、ォ フに維持される FETQ2のソース'ドレイン間電圧は、図 13 (B)に示すように入力電 圧に達する。従って、オン状態にある FETQ1、 Q4の直列回路を介して図 13 (E)に 示すように高周波トランス T1の一次側電圧もある所定の電圧に達し、高周波トランス T1の一次側の電流 IT1が次第に減少され、電流 IT2が増加される。時点 tl2以降に おいも、図 13 (J)に示すようにキャパシタ C11からチョークコイル LCを介して電流が 供給され続けられる。従って、高周波トランス T1の 2次側の電流共振回路 13からは、 図 13 (M)に示されるように電流 Irが出力され始める。
[0074] 時点 tl3において、図 13 (G)に示すように第 4のゲート信号が FETQ4をオフすると 、高周波トランス T1の 1次側の電圧が降下を開始し、また、キャパシタ C7からのチョー クコイル LCを介する電流の供給が低下し、この低下に伴って高周波トランス T1の一 次側の電流 IT1が実質的に停止し、また、電流 IT2がピーク力も低下し始める。従つ て、高周波トランス T1の 2次側の電流共振回路 13からは、図 13 (M)に示されるよう にマイナス側のピークに達した電流 Irが減少し始める。
[0075] 時点 tl3から所定時間 A tだけ経過した時点 tl4においては、 FETQ3のソース'ド レイン電圧が略ゼロとなると略同時に図 13 (F)に示すように第 3のゲート信号が FET Q3を導通させる。 FETQ1, Q3がオンされ、 FETQ2,Q4がオフされていることから、 図 13 (E)に示すように高周波トランス T1の一次側は、プラス側電圧に維持され、図 1 3 (J)に示すようにキャパシタ C7を充電する方向に電流がチョークコイル LCを流れる ようにチョークコイル LCを流れる電流の方向が変化される。従って、高周波トランス T 1の一次側は、図 13 (E)に示すように接地電圧となり、電流共振回路 13からは、図 1 3 (M)に示されるように電流 Irの供給が停止される。また、図 13 (K)及び図 13 (L)に 示すように、高周波トランス T1の一次側に流れる電流 IT1もマイナス方向に増加され 、電流 IT2も減少される。 [0076] 時点 tl5において、第 1のゲートパルスによって FETQ1がオフされると、 FETQ1の ドレイン 'ソース間電圧が上昇され、 FETQ2のドレイン 'ソース間電圧が低下される。 ここで、 FETQ3がオン状態にあることから、図 13 (E)に示すように高周波トランス T1 の一次側の電圧が低下し始める。
[0077] 時点 tl6において、第 2のゲートパルスによって FETQ2がオンされると、そのソース •ドレイン間が図 13 (B)に示されるように導通され、 FETQ2のソース'ドレイン間電圧 がゼロに低下されて FETQ2は、オン状態に維持される。また、オフに維持される FE TQ1のソース'ドレイン間電圧は、図 13 (A)に示すように入力電圧に達すまで上昇さ れる。従って、オン状態にある FETQ2、 Q3の直列回路を介して図 13 (E)に示すよう に高周波トランス T1の一次側電圧もマイナス側のある所定の電圧に達し、高周波トラ ンス T1の一次側のマイナス電流 IT1が次第に減少され、電流 IT2もマイナス側により 増加される。時点 tl6以降においも、図 13 (J)に示すようにキャパシタ C7にチョークコ ィル LCを介して電流が供給され続けられてキャパシタ C7が充電される。従って、高 周波トランス T1の 2次側の電流共振回路 13からは、図 13 (M)に示されるようにブラ スの電流 Irが出力され始める。
[0078] 時点 tl7において、図 13 (G)に示すように第 3のゲート信号が FETQ3をオフすると 、高周波トランス T1の 1次側の電圧が上昇を開始し、また、キャパシタ C7を充電する 為のチョークコイル LCを介する電流 IL1の供給が低下し、この低下に伴って高周波ト ランス T1の一次側の電流 IT1が実質的に停止し、また、マイナス電流 IT2がピークか ら減少し始める。従って、高周波トランス T1の 2次側の電流共振回路 13からは、図 1 3 (M)に示されるようにプラス側のピークに達した電流 Irが減少し始める。
[0079] 時点 tl7から所定時間 A tだけ経過した時点 tl8においては、 FETQ4のソース'ド レイン電圧が略ゼロとなると略同時に図 13 (G)に示すように第 4のゲート信号力FET Q4を導通させる。 FETQ2, Q4がオンされ、 FETQ1,Q3がオフされていることから、 図 13 (E)に示すように高周波トランス T1の一次側は、ゼロ電圧に維持され、図 13 CF) に示すようにキャパシタ C7からチョークコイル LCへの電流が開始される。従って、高 周波トランス T1の一次側は、図 13 (E)に示すように接地電圧となり、電流共振回路 1 3からは、図 13 (M)に示されるように電流 Irの供給が停止される。また、図 13 (K)及 び図 13 (L)に示すように、高周波トランス T1の一次側に流れる電流 IT1もプラス側に 増加され、電流 IT2もプラス側に増加される。
[0080] 時点 tl9に達すると、時点 ti l一時点 tl8を参照して説明した動作が再び繰り返さ れ、電流共振回路 13からは、図 13 (M)に示されるように電流 Irが供給される。
[0081] 図 5に示すハーフブリッジ電圧共振回路 11及び図 6に示すプッシュプル型で電圧 共振回路 11についての動作は、図 4のフルブリッジ電圧共振回路 11の説明を参照 すれば当業者であれば、容易に理解することができることからその説明は省略する。
[0082] 図 14 (A)— 13 (M)は、整流回路 14に負荷が接続されていない場合における図 9 に示される各部の波形を示して ヽる。整流回路 14に負荷が接続されて ヽな ヽ場合に あっても電圧共振回路 11では、電圧共振が維持されるが、電流共振回路 14に高周 波トランス T1から電流が供給されないことから、電流共振回路 14は、動作されないこ ととなる。
[0083] 無負荷時には、図 14 (F)— 13 (1)に示されるように第 2及び第 4のゲート信号が同 位相で発生され、また、第 1及び第 3のゲート信号が同位相で発生され、図 14 (A)— 13 (D)に示されるよう〖こ FETQ2, Q4及びトランジスタ Ql, Q3が同期してオン'オフ される。以下に無負荷時における図 9に示す回路の動作を説明する。
[0084] 時点 ti lにおいて、制御パルス信号に同期して図 14 (G)及び図 14 (H)に示すよう に第 2及び第 4のゲート信号が高レベル力 低レベルに切り替えられる。従って、図 1 4 (A)に示すように、第 2及び第 4のゲートパルスが与えられていた FETQ2, Q4は、 オフに維持される。また、時点 tl2では、第 1及び第 3のゲート信号が図 14 (F)及び 図 14 (I)に示すように発生される。
[0085] 時点 ti l前においては、 FETQ2, Q4がオンに維持され、 FETQ1, Q3がオフに維 持されていることから、高周波トランス T1の一次側は、導通した FETQ2、 Q4によつ て直流電源のマイナス側に接続され、同電位に維持されることから、その一次側には 、電位差が生ぜず、一次側電圧は、ゼロに維持される。従って、高周波トランス T1の 2次側からは、図 14 (M)に示すように電流 Irlが出力されず、ゼロに維持されることと なる。また、図 14 (J)に示すように充電されているキャパシタ C11からチョークコイル L 1を介して高周波トランス T1の中間タップに電流 IL1が供給され、図 14 (K)及び 13 ( L)に示すようにその一次側力も FETQ2, Q4に電流 IT1, IT2が供給される。
[0086] 時点 ti lにおいては、 FETQ2, Q4がオフされるにともなって図 14 (J)に示すように 電流 IL1の増加が止まり、また、図 14 (K)及び 13 (L)に示すように高周波トランス T1 の一次側から FETQ2, Q4に流れていた電流 IT1, IT2の増加が停止される。この時 点 ti lにおいても、高周波トランス T1の一次側は、同電位に維持されることから、そ の一次側には、電位差が生ぜず、一次側電圧は、ゼロに維持され、高周波トランス T 1の 2次側からは、図 14 (M)に示すように電流 Irlが出力されず、ゼロに維持される。
[0087] 時点 ti l後、チョークコイル L1の電流によりキャパシタ C2, C4及び C3, C5が夫々 充電される。従って、 FETQ1, Q3のソース'ドレイン間の電圧が図 14 (A)及び図 14 (C)に示すように低下し始め、図 14 (B)及び図 14 (D)に示すように、 FETQ2, Q4 のソース'ドレイン間の電圧が上昇し始める。
[0088] 時点 ti lから所定時間 A tだけ経過した時点 tl2に達すると、 FETQ1、 Q3のゲート に図 14 (F)及び 13 (1)に示されるように高レベルの第 1及び第 3のゲート信号が与え られ、そのソース'ドレイン間が図 14 (A)及び 13 (C)に示されるように導通され、 FET Ql、 Q3のソース'ドレイン間電圧がゼロに低下され、 FETQ1、 Q3は、オン状態に維 持される。また、オフに維持される FETQ2、 Q4のソース'ドレイン間電圧は、図 14 (B )及び図 14 (D)に示すように入力電圧に達する。高周波トランス T1の一次側は、導 通した FETQ1、 Q3によって同電位に維持されることから、その一次側には、電位差 が生ぜず、一次側電圧は、ゼロに維持される。従って、高周波トランス T1の 2次側か らは、図 14 (M)に示すように電流 Irlが出力されず、ゼロに維持される
時点 tl2—時点 tl5においては、図 14 (J)に示すように電流 IL1が次第に減少し、 電源のプラス側からの電流によってキャパシタ C11が充電され始める。即ち、電流 IL 1がプラスからマイナスに変化してキャパシタ C 11を充電し始める。電流 IL 1の変化に 伴い、図 14 (K)及び 13 (L)に示すように電流 IT1, IT2もプラスからマイナスに緩や かに変化される。
[0089] 時点 tl5において、 FETQ1,Q3に与えられていた第 1及び第 3のゲート信号がオフ されると、 FETQ1,Q3がオフされ、 FETQ1,Q3のソース、ドレイン間電圧が緩やかに 上昇される。 [0090] また、時点 tl5から所定時間 A tだけ経過した時点 tl6において、 FETQ2、 Q4の ゲートに図 14 (G)及び図 14 (H)に示される第 2及び第 4のゲート信号が与えられて 図 14 (B)及び図 14 (D)に示されるように FETQ2、 Q4が導通され、 FETQ2、 Q4の ソース'ドレイン間電圧がゼロに低下される。高周波トランス T1の一次側は、 FETQ2 、 Q4を介して電源のマイナス側に接続され、その両端が同電位に維持されることから 、その一次側には、電位差が生ぜず、一次側電圧は、ゼロに維持され、高周波トラン ス T1の 2次側からは、同様に図 14 (M)に示すように電流 Irlが出力されず、ゼロに 維持される。
[0091] その後、時点 ti lに相当する時点 18において、 FETQ2、 Q4がオフされ、 FETQ1 、 Q3がオンされて時点 ti lから時点 tl8が繰り返される。
[0092] 上述した連系インバータでは、コンバータ部 10が 1つの DC— DCコンバータ回路を 有する場合にその変換効率を向上するための構成を説明したが、図 15に示すように 2つの DC— DCコンバータ回路、即ち、ユニットを有する回路構成としても良い。この ようなコンバータ部 10では、下記に説明するように、効率向上を図るために、 2つの D C DCコンバータユニットの接続がスイッチングされて切り替えられ、高効率で電圧 が出力される。
[0093] 図 15に示すコンバータユニット 10— 1、 10— 2では、その 1次側回路 11が図 4一図 6 の！ヽずれかに示す回路の!/ヽずれかで構成され、トランス T1が図 4一図 9の!ヽずれか に示されるトランス T1に相当している。また、 2次側回路 13は、図 7又は図 8に示され る回路に相当している。従って、このコンバータユニット 10—1、 10— 2からは、 2次側 回路 13内のキャパシタ C9の両端電圧が電圧信号として出力される。コンバータュ- ット 10—1、 10—2については、既にこれら図面を参照して説明しているので、その説 明は省略する。
[0094] 尚、図 15に示すコンバータユニット 10—1、 10— 2の 1次側回路 11を図 4、図 9に示 すキャパシタ CIO, C11及チョークコイル L1で構成される転流回路 LCは設けられな くとも良い。即ち、図 15に示される回路では、第 1のコンバータユニット 10-1及び第 2 のコンバータユニット 10— 2は、小出力時に電力エネルギーを補充する為のチョーク コイル L1及びキャパシタ CIO, C11から成る転流回路を備えなくても良ぐコンパ一 タ部 10での効率向上を図ることができる。
[0095] 図 15に示すように、第 1のコンバータユニット 10— 1の高電圧側に相当する平滑コン デンサ C9の高電位側と第 2のコンバータユニット 10— 2の高電圧側に相当する平滑 コンデンサ C9の高電位側との間および第 1のコンバータユニット 10-1の低電圧側に 相当する平滑コンデンサ C9の低電位側と第 2のコンバータユニット 10— 2の低電圧側 に相当する平滑コンデンサ C9の低電位側との間に、それぞれダイオード D5、 D6が 接続されている。ダイオード D5、 D6のアノード側が第 2のコンバータユニット 10—2に 、ダイオード D5、 D6の力ソード側が第 1のコンバータユニット 10— 1に接続されている 。また、第 1のコンバータユニット 10— 1の低電圧側と、第 2のコンバータユニット 10— 2 の高電圧側との間にトランジスタ Q7が設けられている。トランジスタ Q7は、ドライバ 17 によりパルス幅変調（PWM)動作されることによって駆動される。これにより、スィッチ ングの電圧差が低減されて、スイッチング損失が低減される。図 15に示す回路では、 平滑回路 15の出力が PWM発生器 16にフィードバックされ、これに基づいて PWM 信号が PWM発生器 16で発生されてトランジスタ Q7が駆動される。このドライバ 17は 、フォト力ブラを含み電気的には、トランジスタ QTが平滑回路 15の出力側力も分離さ れている。
[0096] 図 15に示す回路においては、図 16 (A)及び 16 (B)に示すように第 1のコンバータ ユニット 10— 1及び第 2のコンバータユニット 10— 2からは、一定の出力電圧 Voutl ,Vout2が出力される。ある時点 t21において、 PWM信号発生器 16から PWM信号 が発生され、ドライバ 17によって図 16 (C)に示すようにトランジスタ Q7がオンされると 、ダイオード D5, D6が直列接続され、ダイオード D5, D6間の接続点に第 1のコンパ ータユニット 10-1の低電圧側が接続されるとともに第 2のコンバータユニット 10— 2の 高電圧側が接続される。従って、図 16 (D)に示すように、電源 Voutl及び電源 Vout2 を直列接続したような電圧 Vout3がダイオード D5, D6の直列回路から出力され、こ の電圧 Vout3が平滑回路 15に入力される。時点 t22において、 PWM信号がオフに なると、第 1のコンバータユニット 10— 1及び第 2のコンバータユニット 10— 2の高周波 トランスの 2次側が並列に平滑回路 15に接続され、第 1のコンバータユニット 10— 1及 び第 2のコンバータユニット 10— 2の高周波トランスの 2次側から平滑回路 15に電圧 Voutl或いは Vout2が供給される。従って、平滑回路 15の入力電圧は、図 16 (D)に 示すように低下される。同様に時点 t23において、 PWM信号発生器 16力ゝらの PWM 信号がオンされて図 16 (C)に示すようにトランジスタ Q7がオンされると、ダイオード 5, D6が直列接続され、ダイオード D5, D6間の接続点に第 1のコンバータユニット 1 0— 1の低電圧側が接続されるとともに第 2のコンバータユニット 10— 2の高電圧側が 接続される。従って、図 16 (D)に示すように、電源 Voutl及び電源 Vout2を直列接続 したような電圧 Vout3がダイオード D5, D6の直列回路から出力され、この電圧 Vout3 が平滑回路 15に入力される。時点 t24において、 PWM信号がオフになると、第 1の コンバータユニット 10— 1及び第 2のコンバータユニット 10— 2の高周波トランスの 2次 側が並列に平滑回路 15に接続され、第 1のコンバータユニット 10— 1及び第 2のコン バータユニット 10— 2の高周波トランスの 2次側から平滑回路 15に電圧 Voutl或いは Vout2が供給される。 PWM信号のパルス幅に応じて図 16 (E)に示すように平滑回路 15からは入力電圧 Vout3を平滑化した出力電圧 Vout4が出力される。ここで、 PWM 信号のパルス幅が大きければ、平滑回路 15からの出力電圧 Vout4が大きくなり、 PW M信号のパルス幅が小さければ、平滑回路 15からの出力電圧 Vout4が小さくなる。 従って、平滑回路 15からの出力電圧が PWM信号発生器 16で検出され、適切なパ ルス幅が選定されることによって平滑回路 15の出力を一定とすることができる。
[0097] 以上のように、トランジスタ Q7力PWM動作をすると、第 1のコンバータユニット 10— 1と第 2のコンバータユニット 10— 2が、直並列を繰り返す。このとき、 2つのユニットで 回路が構成される場合には、出力 Voutは、
Vout= Voutl X PWM比率 + Vout2
となり、出力制御範囲は、
Vout=Voutl X 2
となる。即ち、図 17に示すようにトランジスタ Q7のオン'オフに応じた出力電圧 Vout4 が出力される。
[0098] なお、上述したコンバータ部 10の回路は、 1つの 1次側の回路に 2つ或いはそれ以 上の 2次側の回路が図 18に示すように設けられても良い。即ち、図 18に示すように、 1つのトランス T1に、複数の 2次側まき線を巻いた回路にも適用することができる。即 ち、トランス Tlが 1つの 1次側有し、また、複数、例えば、 2つの 2次側を有し、図 4一 図 6に示される電圧共振回路がトランス T1の一次側に接続され、 2つの 2次側の夫々 に図 7又は図 8に示されるように構成される第 1及び第 2の整流回路 13— 1、 13— 2が 接続されている。そして、第 1の整流回路 13— 1の平滑コンデンサ C9の高電位側と第 2の整流回路 13— 2の平滑コンデンサ C9の高電位側との間および第 1の整流回路 1 3—1の平滑コンデンサ C9の低電位側と第 2の整流回路 13— 2の平滑コンデンサ C9 の低電位側との間に、それぞれダイオード D5、 D6が接続されている。図 15と同様に ドライバ 17によりパルス幅変調（PWM)動作されるトランジスタ Q7がダイオード D5、 D6間に接続されている。図 18においては、ドライバ 17及び PWM信号発生器につ V、ては図示を省略して 、るが、図 16 (A)— (E)に示すと同様に動作される。
[0099] また、図 19に示すように、 1つの 1次側の回路に複数のトランス Tl— 1, T1— 2が用 意されても良い。図 19に示される回路においては、複数のトランス Tl—1, T1— 2の 夫々には、図 7又は図 8に示されるように構成される第 1及び第 2の整流回路 13— 1、 13— 2が接続されている。そして、第 1の整流回路 13— 1の平滑コンデンサ C9の高電 位側と第 2の整流回路 13— 2の平滑コンデンサ C9の高電位側との間および第 1の整 流回路 13— 1の平滑コンデンサ C9の低電位側と第 2の整流回路 13— 2の平滑コンデ ンサ C9の低電位側との間に、それぞれダイオード D5、 D6が接続されている。図 15 と同様にドライバ 17によりパルス幅変調（PWM)動作されるトランジスタ Q7がダイォ ード D5、 D6間に接続されている。図 18においては、ドライバ 17及び PWM信号発 生器につ 、ては図示を省略して 、るが、図 16 (A)— (E)に示すと同様に動作される
[0100] 尚、図 18及び図 19に示す 1次側回路 11には、図 4、図 9に示すキャパシタ CIO, C 11及チョークコイル L1で構成される転流回路 LCは設けられなくとも良いことを明記 しておく。また、本実施形態に係る回路は、 2次側の出力が 2つ以上であれば、電圧 電流共振型の DC— DCコンバータを用いて 、ない回路にも適用可能である。
[0101] 上述した DC— DCコンバータにおいては、下記の実施態様が好ましい。なお、下記 の実施態様は、独立に適用してもよいし、適宜組み合わせて適用してもよい。
[0102] (1) 前記電圧共振回路は、ブリッジ型又はプッシュプル型のいずれかであること。 [0103] (2) (1)において、前記ブリッジ型の電圧共振回路は、並列接続されたスィッチン グ素子とキャパシタがブリッジを構成するように接続されて 、ること。
[0104] (3) (2)において、前記ブリッジ型の電圧共振回路は、第 1から第 4のスイッチング 素子と、前記第 1から第 4のスイッチング素子にそれぞれ並列に接続された第 1から 第 4のキャパシタとを備え、直列接続された前記第 1と第 2のスイッチング素子と直列 接続された前記第 3と第 4のスイッチング素子とが並列接続されてブリッジを構成する こと。
[0105] 尚、（2)及び（3)において、スイッチング素子に並列に接続されるキャパシタは、ス イッチング素子の内部容量によって代用することもできる。
[0106] (4) 前記電流共振回路は、直列接続されたコイルとキャパシタを備え、前記コイル が前記トランスの第 1端に接続され、前記キャパシタが整流回路に接続されているこ と。
[0107] (5) 前記整流回路は、フルブリッジ整流回路または倍電圧整流回路であること。
[0108] (6) 低電力入力時における共振を維持するための転流回路を前記電圧共振回路 と前記トランスとの間に設けたこと。
[0109] (7) 前記転流回路は、前記ブリッジ回路に並列に接続され、直列接続された 2つ のキャパシタと、前記キャパシタの接続点と前記トランスの 1次側まき線とに接続され たコイルとを含むこと。
[0110] この発明の一実施形態に係る連系インバータは、上記の各 DC— DCコンバータと、 前記 DC— DCコンバータからの出力を交流電力に変換するインバータと、を具備する ことを特徴とする。本連系インバータにおいて、前記 DC— DCコンバータが複数の場 合、或いは前記 DC— DCコンバータからの出力が複数の場合において、前記整流回 路と平滑回路との間に、 DC— DCコンバータのからの出力に基づいてパルス幅変調 を行うパルス幅変調回路を設けたことが好ま 、。
[0111] この発明の他の実施形態に係る連系インバータは、トランスの 1次側に配置された 少なくとも 1つの DC— ACコンバータと、前記トランスの 2次側に配置された少なくとも 2つの整流回路と前記少なくとも 2つの整流回路からの出力を平滑化する平滑回路と を有する DC— DCコンバータと、 前記 DC— DCコンバータからの出力を交流電力に 変換するインバータと、を具備し、前記整流回路と前記平滑回路との間に、 DC-DC コンバータの力 の出力に基づいてパルス幅変調を行うパルス幅変調回路を設けた ことを特徴とする。
[0112] この発明は、上記各実施の形態に限ることなぐその他、実施段階ではその要旨を 逸脱しない範囲で種々の変形を実施し得ることが可能である。さらに、上記各実施形 態には、種々の段階の発明が含まれており、開示される複数の構成要件における適 宜な組合せにより種々の発明が抽出され得る。
[0113] また、例えば各実施形態に示される全構成要件力も幾つ力の構成要件が削除され ても、発明が解決しょうとする課題の欄で述べた課題が解決でき、発明の効果で述 ベられている効果が得られる場合には、この構成要件が削除された構成が発明とし て抽出され得る。
産業上の利用可能性
[0114] 以上のように，定格出力時はもちろんのこと、小出力時においても高い変換効率を有 する DC— DCコンバータを提供できる。

Claims

請求の範囲
[1] その出力電圧が変動する低電圧直流電源力 直流電力が入力され、ゼロ電圧ス イッチングにより DC— AC変換して高周波の電圧を出力する電圧共振回路と、
1次側及び 2次側を有し、その 1次側に前記電圧共振回路からの出力電圧が入力 される絶縁型高周波トランスと、
前記トランスの 2次側に接続される電流共振回路と、
前記電流共振回路から出力される出力電流を整流する整流回路と、
前記整流回路からの出力電圧を平滑化する平滑回路と、
を具備することを特徴とする DC-DCコンバータ。
[2] 前記電圧共振回路は、ブリッジ型又はプッシュプル型のいずれかであることを特 徴とする請求項 1に記載の DC— DCコンバータ。
[3] 前記ブリッジ型の電圧共振回路は、並列接続されたスイッチング素子とキャパシタ がブリッジを構成するように接続されて!ヽることを特徴とする請求項 2に記載の DC— D 。コンバータ。
[4] 前記ブリッジ型の電圧共振回路は、第 1から第 4のスイッチング素子と、前記第 1 力も第 4のスイッチング素子にそれぞれ並列に接続された第 1から第 4のキャパシタと を備え、
直列接続された前記第 1と第 2のスイッチング素子と直列接続された前記第 3と第 4 のスイッチング素子とが並列接続されてブリッジを構成することを特徴とする請求項 3 に記載の DC— DCコンバータ。
[5] 前記絶縁型高周波トランスは、中間端子を備え、
この中間端子に接続されたチョークコイル及び直列接続された第 1及び第 2のキヤ パシタカ 構成され、前記第 1及び第 2のキャパシタの直列接続が前記電圧共振回 路に並列接続され、前記第 1及び第 2のキャパシタの接続点に前記チョークコイルが 接続されている転流回路を更に具備することを特徴とする請求項 4に記載の DC— D 。コンバータ。
[6] 前記電流共振回路は、直列接続されたコイルとキャパシタを備え、前記コイルが 前記トランスの第 1端に接続され、前記キャパシタが整流回路に接続されていることを 特徴とする請求項 1に記載の DC - DCコンバータ。
[7] 前記整流回路は、フルブリッジ整流回路または倍電圧整流回路である請求項 4に 記載の DC— DCコンバータ。
[8] 低電力入力時における共振を維持するための転流回路を前記電圧共振回路と 前記トランスとの間に設けている請求項 1に記載の DC— DCコンバータ。
[9] 前記転流回路は、前記ブリッジ回路に並列に接続され、直列接続された 2つのキ ャパシタと、前記キャパシタの接続点と前記トランスの 1次側巻き線とに接続されたコ ィルとを含む請求項 7に記載の DC— DCコンバータ。
[10] その出力電圧が変動する低電圧直流電源力 直流電力が入力され、 DC— AC変 換して出力する第 1の電圧共振回路と、
1次側及び 2次側を有し、その 1次側に前記第 1の電圧共振回路からの出力電圧が 入力される第 1の絶縁型高周波トランスと、
前記第 1のトランスの 2次側に接続される第 1の電流共振回路と、
前記第 1の電流共振回路から出力される出力電流を整流する第 1の整流回路と、 前記第 1の整流回路からの出力電圧を平滑化する第 1の平滑回路と、 前記出力電圧が変動する低電圧直流電源力 直流電力が入力され、 DC— AC変 換して出力する第 2の電圧共振回路と、
1次側及び 2次側を有し、その 1次側に前記第 2の電圧共振回路からの出力電圧が 入力される第 2の絶縁型高周波トランスと、
前記第 2のトランスの 2次側に接続される第 2の電流共振回路と、
前記第 2の電流共振回路から出力される出力電流を整流する第 2の整流回路と、 前記第 2の整流回路からの出力電圧を平滑化する第 2の平滑回路と、 前記第 1及び第 2の整流回路から出力電圧をパルス幅変調するパルス幅変調回路 と、
前記パルス幅変調回路からの出力電圧を平滑化する平滑回路と、
を具備することを特徴とする DC—DCコンバータ。
[11] 前記第 1及び第 2の電圧共振回路は、夫々スイッチング素子を含み、ゼロ電圧ス イッチングにより DC— AC変換して高周波の電圧を出力することを特徴とする請求項 10の DC— DCコンバータ。
[12] 前記第 1及び第 2の電圧共振回路は、ブリッジ型又はプッシュプル型のいずれか であることを特徴とする請求項 11に記載の DC - DCコンバータ。
[13] 前記パルス幅変調回路は、前記第 1及び第 2の平滑回路に夫々接続された第 1 及び第 2のダイオードと、オン動作で前記第 1及び第 2のダイオードを前記第 3の平 滑回路に直列接続し、オフ動作で前記第 1及び第 2のダイオードを夫々前記第 1及 び第 2の平滑回路に並列接続するスィッチチング素子を含むことを特徴とする請求 項 10に記載の DC— DCコンバータ。
[14] その出力電圧が変動する低電圧直流電源力 直流電力が入力され、 DC— AC変 換して出力する電圧共振回路と、
1次側及び 2次側を有し、その 1次側に前記第 1の電圧共振回路からの出力電圧が 入力される絶縁型高周波トランスと、
前記第 1のトランスの 2次側に接続される第 1及び第 2の電流共振回路と、 前記第 1及び第 2の電流共振回路から出力される出力電流を整流する第 1及び第
2の整流回路と、
前記第 1及び第 2の整流回路からの出力電圧を夫々平滑化する第 1及び第 2の平 滑回路と、
前記第 1及び第 2の整流回路からの出力電圧をパルス幅変調するパルス幅変調回 路と、
前記パルス幅変調回路力 の出力電圧を平滑ィ匕する第 3の平滑回路と、 を具備する DC— DCコンバータ。
[15] 前記電圧共振回路は、夫々スイッチング素子を含み、ゼロ電圧スイッチングにより DC— AC変換して高周波の電圧を出力することを特徴とする請求項 14の DC— DCコ ンバータ。
[16] 前記電圧共振回路は、ブリッジ型又はプッシュプル型のいずれかであることを特 徴とする請求項 15に記載の DC— DCコンバータ。
[17] 前記パルス幅変調回路は、前記第 1及び第 2の平滑回路に夫々接続された第 1 及び第 2のダイオードと、オン動作で前記第 1及び第 2のダイオードを前記第 3の平 滑回路に直列接続し、オフ動作で前記第 1及び第 2のダイオードを夫々前記第 1及 び第 2の平滑回路に並列接続するスィッチチング素子を含むことを特徴とする請求 項 14に記載の DC— DCコンバータ。
[18] その出力電圧が変動する低電圧直流電源力 直流電力が入力され、 DC— AC変 換して出力する電圧共振回路と、
1次側及び 2次側を有し、その 1次側に前記第 1の電圧共振回路からの出力電圧が 入力される第 1及び第 2の絶縁型高周波トランスと、
前記第 1及び第 2のトランスの 2次側に夫々接続される第 1及び第 2の電流共振回 路と、
前記第 1及び第 2の電流共振回路から出力される出力電流を整流する第 1及び第 2の整流回路と、
前記第 1及び第 2の整流回路からの出力電圧を夫々平滑化する第 1及び第 2の平 滑回路と、
前記第 1及び第 2の整流回路からの出力電圧をパルス幅変調するパルス幅変調回 路と、
前記パルス幅変調回路力 の出力電圧を平滑ィ匕する第 3の平滑回路と、 を具備する DC— DCコンバータ。
[19] 前記電圧共振回路は、夫々スイッチング素子を含み、ゼロ電圧スイッチングにより DC— AC変換して高周波の電圧を出力することを特徴とする請求項 18の DC— DCコ ンバータ。
[20] 前記電圧共振回路は、ブリッジ型又はプッシュプル型のいずれかであることを特 徴とする請求項 19に記載の DC— DCコンバータ。
[21] 前記パルス幅変調回路は、前記第 1及び第 2の平滑回路に夫々接続された第 1 及び第 2のダイオードと、オン動作で前記第 1及び第 2のダイオードを前記第 3の平 滑回路に直列接続し、オフ動作で前記第 1及び第 2のダイオードを夫々前記第 1及 び第 2の平滑回路に並列接続するスィッチチング素子を含むことを特徴とする請求 項 18に記載の DC— DCコンバータ。
PCT/JP2005/004824 2004-03-18 2005-03-17 Ｄｃ−ｄｃコンバータ WO2005091483A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP05721011A EP1727265B1 (en) 2004-03-18 2005-03-17 Dc-dc converter
CN2005800016757A CN1906837B (zh) 2004-03-18 2005-03-17 直流-直流转换器
US11/447,387 US7333348B2 (en) 2004-03-18 2006-06-06 DC-DC converter

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004-119652 2004-03-18
JP2004119652 2004-03-18
JP2004-272503 2004-09-17
JP2004272503 2004-09-17

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/447,387 Continuation US7333348B2 (en) 2004-03-18 2006-06-06 DC-DC converter

Publications (1)

Publication Number Publication Date
WO2005091483A1 true WO2005091483A1 (ja) 2005-09-29

Family

ID=34994033

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/004824 WO2005091483A1 (ja) 2004-03-18 2005-03-17 Ｄｃ−ｄｃコンバータ

Country Status (4)

Country Link
US (1) US7333348B2 (ja)
EP (1) EP1727265B1 (ja)
CN (1) CN1906837B (ja)
WO (1) WO2005091483A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008199808A (ja) * 2007-02-14 2008-08-28 Matsushita Electric Ind Co Ltd 系統連系インバータ装置

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10693415B2 (en) 2007-12-05 2020-06-23 Solaredge Technologies Ltd. Testing of a photovoltaic panel
US11881814B2 (en) 2005-12-05 2024-01-23 Solaredge Technologies Ltd. Testing of a photovoltaic panel
US8294441B2 (en) * 2006-11-13 2012-10-23 Decicon, Inc. Fast low dropout voltage regulator circuit
US9130401B2 (en) 2006-12-06 2015-09-08 Solaredge Technologies Ltd. Distributed power harvesting systems using DC power sources
US11309832B2 (en) 2006-12-06 2022-04-19 Solaredge Technologies Ltd. Distributed power harvesting systems using DC power sources
US11296650B2 (en) 2006-12-06 2022-04-05 Solaredge Technologies Ltd. System and method for protection during inverter shutdown in distributed power installations
US9112379B2 (en) 2006-12-06 2015-08-18 Solaredge Technologies Ltd. Pairing of components in a direct current distributed power generation system
US8963369B2 (en) 2007-12-04 2015-02-24 Solaredge Technologies Ltd. Distributed power harvesting systems using DC power sources
US8384243B2 (en) 2007-12-04 2013-02-26 Solaredge Technologies Ltd. Distributed power harvesting systems using DC power sources
US11735910B2 (en) 2006-12-06 2023-08-22 Solaredge Technologies Ltd. Distributed power system using direct current power sources
US8816535B2 (en) 2007-10-10 2014-08-26 Solaredge Technologies, Ltd. System and method for protection during inverter shutdown in distributed power installations
US11855231B2 (en) 2006-12-06 2023-12-26 Solaredge Technologies Ltd. Distributed power harvesting systems using DC power sources
US11569659B2 (en) 2006-12-06 2023-01-31 Solaredge Technologies Ltd. Distributed power harvesting systems using DC power sources
US8319483B2 (en) 2007-08-06 2012-11-27 Solaredge Technologies Ltd. Digital average input current control in power converter
US11888387B2 (en) 2006-12-06 2024-01-30 Solaredge Technologies Ltd. Safety mechanisms, wake up and shutdown methods in distributed power installations
US11687112B2 (en) 2006-12-06 2023-06-27 Solaredge Technologies Ltd. Distributed power harvesting systems using DC power sources
US8319471B2 (en) 2006-12-06 2012-11-27 Solaredge, Ltd. Battery power delivery module
US8473250B2 (en) 2006-12-06 2013-06-25 Solaredge, Ltd. Monitoring of distributed power harvesting systems using DC power sources
US8618692B2 (en) 2007-12-04 2013-12-31 Solaredge Technologies Ltd. Distributed power system using direct current power sources
US11728768B2 (en) 2006-12-06 2023-08-15 Solaredge Technologies Ltd. Pairing of components in a direct current distributed power generation system
US9088178B2 (en) 2006-12-06 2015-07-21 Solaredge Technologies Ltd Distributed power harvesting systems using DC power sources
US8013472B2 (en) 2006-12-06 2011-09-06 Solaredge, Ltd. Method for distributed power harvesting using DC power sources
US8947194B2 (en) 2009-05-26 2015-02-03 Solaredge Technologies Ltd. Theft detection and prevention in a power generation system
US8304931B2 (en) * 2006-12-18 2012-11-06 Decicon, Inc. Configurable power supply integrated circuit
US20080157740A1 (en) * 2006-12-18 2008-07-03 Decicon, Inc. Hybrid low dropout voltage regulator circuit
US7952337B2 (en) * 2006-12-18 2011-05-31 Decicon, Inc. Hybrid DC-DC switching regulator circuit
EP2097920B1 (de) * 2007-07-23 2017-08-09 TRUMPF Hüttinger GmbH + Co. KG Plasmaversorgungseinrichtung
US8023296B2 (en) * 2007-09-06 2011-09-20 General Electric Company High voltage, high speed, high pulse repetition rate pulse generator
US8049523B2 (en) 2007-12-05 2011-11-01 Solaredge Technologies Ltd. Current sensing on a MOSFET
US11264947B2 (en) 2007-12-05 2022-03-01 Solaredge Technologies Ltd. Testing of a photovoltaic panel
JP5117580B2 (ja) * 2008-01-29 2013-01-16 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 電子駆動回路及び方法
EP2722979B1 (en) 2008-03-24 2022-11-30 Solaredge Technologies Ltd. Switch mode converter including auxiliary commutation circuit for achieving zero current switching
EP3121922B1 (en) 2008-05-05 2020-03-04 Solaredge Technologies Ltd. Direct current power combiner
EP2117121A1 (en) 2008-05-06 2009-11-11 Schleifring und Apparatebau GmbH Semiconductor power switch
PL217714B1 (pl) 2008-06-20 2014-08-29 Akademia Górniczo Hutnicza Im Stanisława Staszica Wielorezonansowy zasilacz z integralnym ogranicznikiem dobroci
JP4715928B2 (ja) * 2009-01-22 2011-07-06 株式会社デンソー 昇降圧コンバータ
CN102377250A (zh) * 2010-08-13 2012-03-14 叶明祥 双向无线充放电装置
GB2485527B (en) 2010-11-09 2012-12-19 Solaredge Technologies Ltd Arc detection and prevention in a power generation system
US10673222B2 (en) 2010-11-09 2020-06-02 Solaredge Technologies Ltd. Arc detection and prevention in a power generation system
US10673229B2 (en) 2010-11-09 2020-06-02 Solaredge Technologies Ltd. Arc detection and prevention in a power generation system
US10230310B2 (en) 2016-04-05 2019-03-12 Solaredge Technologies Ltd Safety switch for photovoltaic systems
GB2486408A (en) 2010-12-09 2012-06-20 Solaredge Technologies Ltd Disconnection of a string carrying direct current
GB2483317B (en) 2011-01-12 2012-08-22 Solaredge Technologies Ltd Serially connected inverters
US20120212987A1 (en) * 2011-02-21 2012-08-23 Eestor, Inc. Power supply and power control circuitry
PL219764B1 (pl) 2011-08-02 2015-07-31 Akademia Górniczo Hutnicza Im Stanisława Staszica W Krakowie Zasilacz rezonansowy z dławikiem wielouzwojeniowym
US8570005B2 (en) 2011-09-12 2013-10-29 Solaredge Technologies Ltd. Direct current link circuit
DE102011119259A1 (de) * 2011-11-24 2013-05-29 Bombardier Transportation Gmbh Verdopplergleichrichter für mehrphasiges kontaktloses Energieübertragungssystem
DE102011119261A1 (de) * 2011-11-24 2013-05-29 Paul Vahle Gmbh & Co. Kg Gesteuerter Gleichrichter mit einer B2-Brücke und nur einem Schaltmittel
TWI456885B (zh) 2011-12-06 2014-10-11 Ind Tech Res Inst 一種直流轉直流的電壓調節裝置及其操作方法
GB2498365A (en) 2012-01-11 2013-07-17 Solaredge Technologies Ltd Photovoltaic module
GB2498790A (en) 2012-01-30 2013-07-31 Solaredge Technologies Ltd Maximising power in a photovoltaic distributed power system
GB2498791A (en) 2012-01-30 2013-07-31 Solaredge Technologies Ltd Photovoltaic panel circuitry
US9853565B2 (en) 2012-01-30 2017-12-26 Solaredge Technologies Ltd. Maximized power in a photovoltaic distributed power system
GB2499991A (en) 2012-03-05 2013-09-11 Solaredge Technologies Ltd DC link circuit for photovoltaic array
US10115841B2 (en) 2012-06-04 2018-10-30 Solaredge Technologies Ltd. Integrated photovoltaic panel circuitry
US9548619B2 (en) 2013-03-14 2017-01-17 Solaredge Technologies Ltd. Method and apparatus for storing and depleting energy
EP4318001A3 (en) 2013-03-15 2024-05-01 Solaredge Technologies Ltd. Bypass mechanism
US9977858B2 (en) * 2014-07-03 2018-05-22 The Boeing Company Electromagnetic interference filters for power converter applications
US9379605B2 (en) 2014-08-11 2016-06-28 Samsung Electronics Co., Ltd. Clocking circuit, charge pumps, and related methods of operation
DE102014012967B4 (de) * 2014-09-08 2021-09-30 Sew-Eurodrive Gmbh & Co Kg Übertrageranordnung mit einem Primärteil und einem Sekundärteil
FR3025949B1 (fr) * 2014-09-11 2016-08-26 Renault Sa Procede de commande d'un chargeur de batterie a convertisseur courant-continu - courant continu a resonance serie
CN106558993A (zh) * 2015-09-30 2017-04-05 株式会社村田制作所 Dc/dc转换装置
US10599113B2 (en) 2016-03-03 2020-03-24 Solaredge Technologies Ltd. Apparatus and method for determining an order of power devices in power generation systems
CN117130027A (zh) 2016-03-03 2023-11-28 太阳能安吉科技有限公司 用于映射发电设施的方法
US11081608B2 (en) 2016-03-03 2021-08-03 Solaredge Technologies Ltd. Apparatus and method for determining an order of power devices in power generation systems
US11177663B2 (en) 2016-04-05 2021-11-16 Solaredge Technologies Ltd. Chain of power devices
US11018623B2 (en) 2016-04-05 2021-05-25 Solaredge Technologies Ltd. Safety switch for photovoltaic systems
EP3358738A1 (de) * 2017-02-03 2018-08-08 Siemens Aktiengesellschaft Leistungshalbleiterschaltung
DE102017130213B4 (de) * 2017-12-15 2021-10-21 Infineon Technologies Ag Planarer feldeffekttransistor
FR3087059B1 (fr) * 2018-10-03 2020-12-18 Inst Supergrid Systeme embarque et procede de conversion de puissance moyenne tension pour engin de transport
US10923750B2 (en) * 2019-02-14 2021-02-16 Doosan Fuel Cell America, Inc. DC voltage brownout protection for parallel-connected fuel-cell power plants in islanded mode
CN112491291B (zh) * 2019-09-12 2022-04-26 昱能科技股份有限公司 一种并网逆变电路的开关控制方法、装置、设备及介质

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0690567A (ja) * 1992-09-07 1994-03-29 Uinzu:Kk エネルギー合成型高出力インバーター
JPH06165486A (ja) * 1992-11-27 1994-06-10 Sansha Electric Mfg Co Ltd Ｄｃ−ｄｃコンバータ
JPH09163734A (ja) * 1995-12-07 1997-06-20 Matsushita Electric Ind Co Ltd 電源回路
JP2000166241A (ja) * 1998-11-26 2000-06-16 Sanyo Electric Co Ltd 電源装置
JP2001128452A (ja) * 1999-10-28 2001-05-11 Shindengen Electric Mfg Co Ltd 定電力出力直流電源装置及びその制御方式
JP2002199719A (ja) * 2000-12-26 2002-07-12 Densei Lambda Kk 複合共振型スイッチング電源装置
JP2003304688A (ja) * 2002-04-10 2003-10-24 Fujitsu Access Ltd 直流電源装置
JP2003319654A (ja) * 2002-02-22 2003-11-07 Sony Corp スイッチング電源回路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5636106A (en) * 1994-01-10 1997-06-03 University Of Central Florida Variable frequency controlled zero-voltage switching single-ended current-fed DC-to-AC converter with output isolation
JP2792536B2 (ja) * 1995-09-26 1998-09-03 日本電気株式会社 共振型ｄｃ−ｄｃコンバータ
JP2001275351A (ja) * 2000-03-24 2001-10-05 Sony Corp スイッチング電源回路
US6344979B1 (en) * 2001-02-09 2002-02-05 Delta Electronics, Inc. LLC series resonant DC-to-DC converter
DE10126256A1 (de) * 2001-05-29 2002-12-05 Philips Corp Intellectual Pty Stromversorgungssystem
KR100961763B1 (ko) * 2002-02-15 2010-06-07 소니 주식회사 스위칭 전원회로

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0690567A (ja) * 1992-09-07 1994-03-29 Uinzu:Kk エネルギー合成型高出力インバーター
JPH06165486A (ja) * 1992-11-27 1994-06-10 Sansha Electric Mfg Co Ltd Ｄｃ−ｄｃコンバータ
JPH09163734A (ja) * 1995-12-07 1997-06-20 Matsushita Electric Ind Co Ltd 電源回路
JP2000166241A (ja) * 1998-11-26 2000-06-16 Sanyo Electric Co Ltd 電源装置
JP2001128452A (ja) * 1999-10-28 2001-05-11 Shindengen Electric Mfg Co Ltd 定電力出力直流電源装置及びその制御方式
JP2002199719A (ja) * 2000-12-26 2002-07-12 Densei Lambda Kk 複合共振型スイッチング電源装置
JP2003319654A (ja) * 2002-02-22 2003-11-07 Sony Corp スイッチング電源回路
JP2003304688A (ja) * 2002-04-10 2003-10-24 Fujitsu Access Ltd 直流電源装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1727265A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008199808A (ja) * 2007-02-14 2008-08-28 Matsushita Electric Ind Co Ltd 系統連系インバータ装置

Also Published As

Publication number Publication date
EP1727265A1 (en) 2006-11-29
EP1727265A4 (en) 2009-02-18
US7333348B2 (en) 2008-02-19
EP1727265B1 (en) 2013-01-23
US20060227577A1 (en) 2006-10-12
CN1906837A (zh) 2007-01-31
CN1906837B (zh) 2011-02-23

Similar Documents

Publication Publication Date Title
WO2005091483A1 (ja) Ｄｃ−ｄｃコンバータ
US9973099B2 (en) AC/DC converters with wider voltage regulation range
US8780585B2 (en) Double phase-shifting full-bridge DC-to-DC converter
CA2808490C (en) Power conversion with added pseudo-phase
CN112511007A (zh) 适用于宽输出电压范围的隔离式dc/dc转换器及其控制方法
US20140268908A1 (en) Converter topologies
CN106208769B (zh) 电力转换装置
US20100259240A1 (en) Bridgeless PFC converter
US20150049518A1 (en) Method and apparatus for multi phase shift power converter control
US20140268897A1 (en) Method and apparatus for determining a bridge mode for power conversion
Song et al. Current-fed dual-bridge DC–DC converter
JP2013520148A (ja) 高入力対出力電圧変換のためのｄｃ−ｄｃコンバータ回路
US20220021312A1 (en) Switching power supply unit and electric power supply system
WO2010107060A1 (ja) Ｄｃ－ｄｃコンバータ
JP2007221915A (ja) Ｄｃ−ｄｃコンバータ
JP6551340B2 (ja) 電圧変換装置
US11843316B2 (en) Wide-voltage-range DC-DC converters
Salem et al. Improved topology of three-phase series resonant DC-DC boost converter with variable frequency control
Zhang et al. A dual coupled inductors-based high step-up/step-down bidirectional dc-dc converter for energy storage system
TW200814501A (en) Power adapter and power supply system using the same
KR20190115364A (ko) 단상 및 3상 겸용 충전기
JP3704051B2 (ja) 入出力絶縁型電力回生装置
WO2010098486A1 (ja) Ｄｃ－ｄｃコンバータ
JP2004274893A (ja) インバータ装置
JP2005229783A (ja) 燃料電池発電システム用パワーコンディショナおよびこれを用いた燃料電池発電システム

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200580001675.7

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2005721011

Country of ref document: EP

Ref document number: 11447387

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Ref document number: DE

WWP Wipo information: published in national office

Ref document number: 11447387

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 2005721011

Country of ref document: EP