WO2005081600A1 - プリント回路基板およびその製造方法 - Google Patents

プリント回路基板およびその製造方法 Download PDF

Info

Publication number
WO2005081600A1
WO2005081600A1 PCT/JP2004/015373 JP2004015373W WO2005081600A1 WO 2005081600 A1 WO2005081600 A1 WO 2005081600A1 JP 2004015373 W JP2004015373 W JP 2004015373W WO 2005081600 A1 WO2005081600 A1 WO 2005081600A1
Authority
WO
WIPO (PCT)
Prior art keywords
printed circuit
circuit board
bonding
insulating
bonding terminals
Prior art date
Application number
PCT/JP2004/015373
Other languages
English (en)
French (fr)
Inventor
Takashi Kimura
Original Assignee
Nippon Mektron, Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Mektron, Ltd. filed Critical Nippon Mektron, Ltd.
Publication of WO2005081600A1 publication Critical patent/WO2005081600A1/ja

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183Components mounted in and supported by recessed areas of the printed circuit board
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09145Edge details
    • H05K2201/0919Exposing inner circuit layers or metal planes at the side edge of the PCB or at the walls of large holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09472Recessed pad for surface mounting; Recessed electrode of component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/049Wire bonding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Abstract

[課題] 微細化された端子においても、超音波ワイヤーボンディング処理によって端子が揺れを起こさないようなプリント回路基板のボンディング端子およびその製造方法を提供すること。 [解決手段] 絶縁ベース材2aの少なくとも一方の面に、導電体層により形成された回路パターン2bと、前記回路パターンの一部に形成されたボンディング端子4と、該ボンディング端子の周辺部を被覆する絶縁層1aとをそなえたプリント回路基板のボンディング端子、およびその製造方法。

Description

明 細 書
プリント回路基板およびその製造方法
技術分野
[0001] 本発明は、プリント回路基板の端子構造に係り、特にボンディング接続処理に耐え 得るように端子を確実に保持する構造およびその製造方法に関する。
背景技術
[0002] プリント回路基板の端子に、各種回路素子や他のプリント基板の端子を接続するに は、半田付けとともにワイヤーボンディングが汎用されている。このうちワイヤーボンデ イングでは、超音波により振動を加えて接続を行うため、端子が絶縁基板に強固に固 定されている必要がある。
[0003] 図 9A,図 9Bは、従来例を示しており、 3層の回路層を有する多層型プリント回路基 板を例示する。ここで、図 9Aは平面図であり、図 9Bは図 9Aで示された部位の概念 的分解断面図である。実際には、各要素は接着積層されて一体化された構成である 力 図 9では分力り易く示すために各構成要素を分解図示している。
[0004] この従来例は、 3枚の片面型プリント回路基板 10— 1, 10-2, 10— 3を積層した多 層型プリント回路基板である。そして、片面型プリント回路基板 10は、ポリイミドフィル ム等の絶縁ベース材 2aの一方面に、回路パターン 2bを有し、この回路パターン 2bの 上面に、表面保護フィルム層 1が形成されている。表面保護フィルム層 1は、ポリイミド 等の絶縁フィルム laが接着剤層 lbにより接着されてなるものである。
[0005] ここで、積層された 3枚の片面型プリント回路基板 10— 1, 10-2, 10—3のうち、中 間に積層された片面型プリント回路基板 10— 2においては、図 9Aに示す如ぐボン デイング端子 4、回路パターン 5および回路パターンの先端部 6が露出するように構 成されている。
[0006] したがって、ボンディング端子 4に対する超音波ワイヤーボンディングを行う際の超 音波振動を加えると、ボンディング端子 4、回路パターン 5、回路パターンの先端部 6 がともに揺れてしまい、超音波による振動エネルギーが端子とボンディングワイヤーと の間に充分に作用しない。このため、接合強度が不足して接合部剥離等が発生し、 電気的接続信頼性を確保できな ヽと ヽぅ問題がある。
特許文献 1:特許第 3241468号公報
特許文献 2:特許第 3213108号公報
発明の開示
発明が解決しょうとする課題
[0007] そこで、従来、ボンディング端子 4が揺れを起こさな ヽように、ボンディング端子 4の 面積を大きくする等の設計上の配慮を行って回路基板を設計製作するとともに、ボン デイング条件に注意を払ってボンディング処理を行うようにして!/、る。
[0008] し力しながら、プリント回路基板の高密度化および回路パターンの微細化が進むに 伴って、ボンディング端子も面積の縮小化が進み、超音波振動により揺れが生じ易く なってきている。
[0009] 本発明は上述の点を考慮してなされたもので、微細化された端子においても、超音 波ワイヤーボンディング処理によって端子が揺れを起こさないようなボンディング端子 を有するプリント回路基板およびその製造方法を提供することを目的とする。
課題を解決するための手段
[0010] 上記目的のため、本発明では、
絶縁ベース材の少なくとも一方の面に、導電体層により形成された回路パターンと 、前記回路パターンの一部に形成されたボンディング端子と、該ボンディング端子の 周辺部を被覆する絶縁層とをそなえたプリント回路基板、および
単層の絶縁ベース材の少なくとも一方の面に回路パターンを有する片面型もしくは 両面型のプリント回路基板、または前記片面型もしくは両面型のプリント回路基板を 複数層積層した多層型プリント回路基板を用意し、前記プリント回路基板における少 なくとも 1層の絶縁ベース材上に、ボンディング端子を有し絶縁材により被覆された回 路パターンを形成し、前記プリント回路基板における前記ボンディング端子の領域に あって前記ボンディング端子を被覆する絶縁層を除去し、前記ボンディング端子を露 出させることを特徴とするプリント回路基板の製造方法、
を提供するものである。 発明の効果
[0011] 本発明は上述のように、絶縁ベース材の導電体層の一部により形成されたボンディ ング端子の周辺部を絶縁材により被覆し、絶縁ベース材にボンディング端子を強固 に固定できるようにしたため、微細化された端子においても、超音波によるワイヤーボ ンデイング処理によって端子が揺れを起こさない。したがって、接合の質を高めかつ 作業性を向上することができる。
図面の簡単な説明
[0012] [図 1]図 1Aは、本発明の一実施例を示す平面図、図 1Bは同じく概念的分解断面図
[図 2]図 2Aは、図 1に示した実施例の製造方法を示す平面図、図 2Bは同じく概念的 分解断面図。
[図 3]図 3Aは、本発明の他の実施例におけるボンディング端子の固定部分の平面図 、図 3Bは同じく概念的分解断面図。
[図 4]図 4は、図 3に示した実施例の製造方法を示す平面図および概念的分解断面 図。
[図 5]図 5Aは、本発明の他の実施例によるボンディング端子の固定部分の平面図、 図 5Bは同じく概念的分解断面図。
[図 6]図 6Aは、図 5に示した実施例の製造方法を示す平面図、図 6Bは同じく概念的 分解断面図。
[図 7]図 7Aおよび図 7Bは、本発明の適用対象となる他の基板構成例を示す概念的 分解断面図。
[図 8]図 8は、本発明に係る他の端子構成の例を示す概念的分解断面図。
[図 9]図 9Aおよび図 9Bは、従来のボンディング端子を示す平面図およびその断面 図。
符号の説明
[0013] 1 表面保護フィルム層、 la 絶縁フィルム、 lb 接着剤層、 2a 絶縁ベース材、 2b 回路パターン、 3 積層接着剤層、 4 ボンディング端子、 5 回路パターン、 10 プリント回路基板。 発明を実施するための最良の形態
[0014] 図 1A,図 1Bは、本発明の一実施例によるボンディング端子を有するプリント回路基 板であって、 3層の回路層を有する多層型回路基板を示している。ここで、図 1Aは平 面図であって、図 1Bは図 1 Aに示された部位の概念的分解断面図である。各要素は 、実際には積層接着されて一体化されているが、各構成要素を分力ゝり易くするため各 要素毎に分解図示している。
[0015] この実施例は、片面型プリント回路基板 10を 3枚積層してなる多層型プリント回路 基板を示している。片面型プリント回路基板は、ポリイミドフィルム等力もなる絶縁べ ース材 2aの一方の面に回路パターン 2bが形成され、この回路パターン 2bの上面に 、ポリイミド等の絶縁フィルム laが接着剤層 lbにより接着されて表面保護フィルム層 1 が形成されている。
ここで、積層された 3枚の片面型回路基板 10— 1, 10-2, 10— 3のうち、中間に積 層された片面型プリント回路基板 10— 2においては、図 1Aに示す如ぐボンディング 端子 4、回路パターン 5が露出するとともに、図 9Aで示されている回路パターンの先 端部 6は、絶縁フィルム laが接着剤層 lbにより接着された表面保護フィルム層 1によ つて被覆されている。
[0016] 図 2A,図 1Bは、図 1に示した本発明の一実施例によるプリント回路基板のボンディ ング端子 4および回路パターン 5を露出させる様子を示しており、図 2Aは図 1と同様 に平面図であって、図 2Bは図 2Aで示された部位の概念的分解断面図である。ここ でも、各要素は実際には積層接着されて一体化された構成であるが、分かり易くする ため各構成要素を分解図示して!/ヽる。
[0017] 積層された 3枚の片面型回路基板 10— 1, 10-2, 10— 3のうち、中間に積層された 片面型プリント回路基板 10— 2においては、図 2A,図 2Bに示す如ぐボンディング端 子 4、回路パターン 5が、ポリイミド等の絶縁フィルム laを接着剤層 lbにより接着した 表面保護フィルム層 1で被覆されて!ヽる。
[0018] この端子を覆っている表面保護フィルム 1の一部、すなわち図示した領域 Sを除去 してボンディング端子 4等を露出させることにより、ボンディング端子 4が強固に固定さ れたプリント回路基板を得ることができる。 [0019] この領域 Sの表面保護フィルム 1を除去するには、例えば図 2A,図 2Bに示すように 、エキシマレーザー Lの照射によりアブレーシヨン除去する等の、ドライエッチングプロ セスを用いることができる。
[0020] 図 3A,図 3Bは、本発明の他の実施例によるボンディング端子 4の固定部分の平面 図およびその概念的分解断面図である。ボンディング端子 4の固定力を向上するた め、回路パターンの先端部 6を押さえる部材は、基本的にはポリイミド等の絶縁フィル ム laを接着剤層 lbにより接着した表面保護フィルム層 1によって行うが、それを更に ネ ΐ強してちょい。
[0021] それには、図 3Βに示すように、表面保護フィルム層 1および積層接着剤層 3により 構成された積層部材 Αによって被覆してもよぐ積層部材 Aの更にその上方に、ポリイ ミドフィルム等の絶縁ベース材 2aの一方面に、表面保護層を備えた片面型プリント回 路基板 10-1を積層した多層構造 Bとしてもよい。ここで、ボンディング端子 4の先端 部 (図示左端側)の回路パターン 2bを設けることは、任意に採用可能である。
[0022] また、図 4に示すように多層構造 Bを採用する場合は、ボンディング端子 4を有する 図示中央にあるプリント回路基板 10— 2の上方に、このボンディング端子 4と対応する 位置に開口を有する図示上方のプリント回路基板 10— 1を接着剤層 3によって積層し た後、ボンディング端子 4を露出させる方法を採用することもできる。
[0023] このようにすると、ボンディング端子 4の露出処理を短時間で行えるから、本発明の 構造を採用したプリント回路基板をより安価に提供することが可能となる。
[0024] 図 5A,図 5Bは、本発明の他の実施例を示す平面図および分解断面図である。図 5 に示すように、ボンディング端子 4が形成される図示中央にある片面型プリント回路基 板 10— 2は、表面保護フィルムを有しない構成にするとともに、その上方に積層される 片面型プリント回路基板 10— 1はボンディング端子 4を形成する部位の回路パターン を除去して積層接着し、図示中央にある回路基板 10— 2のための表面保護フィルムと して用いたものである。このような構成にすると、プリント回路基板が全体的に薄く軽 いものとなり、電子機器の薄型化、軽量ィ匕に貢献できる。
[0025] この図 5においては、ボンディング端子 4の先端部 6のパターン先端部を押さえてい る部材が、積層接着剤層 3、この積層接着剤層 3で接着される絶縁ベース材 2a、そ の上方に接着形成される表面保護フィルム層 1で構成されて ヽる。この表面保護フィ ルム層 1は、除いてもよいし、積層接着剤層 3のみを設けてもよい。
[0026] 図 6A,図 6Bは、図 5に示した本発明の一実施例によるプリント回路基板 10のボン デイング端子 4の部分を露出させる様子を示した図であって、図 2の場合と同様にェ キシマレーザーを用いて、ボンディング端子 4を覆っている絶縁ベース材 2a、積層接 着剤層 3、表面保護フィルム層 1を除去している。
[0027] 上記図 3ないし図 6において、各図 Aは平面図を示し、各図 Bは各図 Aで示された 部位の概念的分解断面図を示してある。
[0028] 図 7A,図 7Bは、本発明の適用対象となる他のプリント回路基板構成例を示したもの である。図 7Aは片面型プリント回路基板を示し、図 7Bは両面型プリント回路基板を 示している。そして、図 7Bに示す両面型プリント回路基板の場合は、図 7Aの片面型 プリント回路基板の場合と同様に、一面だけにボンディング端子 4を設ける例を示し ている。
[0029] ここでは、表面保護フィルム層 1を、図示したようにポリイミド等の絶縁フィルム laを 接着剤層 lbにより接着して形成しているが、絶縁樹脂の印刷や、絶縁樹脂の塗布後 にレーザー除去することにより形成してもよいし、あるいは感光性絶縁樹脂の被着、 露光、現像、熱処理などの工程により形成してもよい。
[0030] 図 8は、本発明の他の実施例を示したもので、端子構成の他の例を示している。そ して、この図 8においては、片面型プリント回路基板 10の絶縁ベース材 2aを除去して 端子を露出させている。
[0031] 本発明の実施例に示したボンディング端子を有する基板としては、図 1乃至図 6に 示した構成の基板と同様に、図 7および図 8に示した構成の基板を、ボンディング端 子を有する基板として採用することができる。
[0032] (変形例)
上記実施例では、いくつかの例を示したが、ボンディング端子またはその周囲を固 定するものであれば、種々の構造を採ることができる。
産業上の利用可能性
[0033] 電子機器、例えば携帯電話、液晶ディスプレー等における、屈曲させて組み込む 形式の回路基板として利用される。

Claims

請求の範囲
[1] 絶縁ベース材の少なくとも一方の面に、導電体層により形成された回路パターンと 前記回路パターンの一部に形成されたボンディング端子と、
該ボンディング端子の周辺部を被覆する絶縁層と
をそなえたプリント回路基板。
[2] 請求項 1記載のプリント回路基板において、
前記ボンディング端子の相互間が接着剤により埋められている
ことを特徴とするプリント回路基板。
[3] 請求項 1記載のプリント回路基板において、
前記絶縁層は、接着剤により接着された回路表面保護フィルム、接着剤により接着 された絶縁ベース材、ボンディング端子を支える絶縁ベース材、接着剤皮膜、絶縁 榭脂インク塗膜、感光性絶縁榭脂皮膜の何れか、またはそれらが積層された複合層 である
ことを特徴とするプリント回路基板。
[4] 単層の絶縁ベース材の少なくとも一方の面に回路パターンを有する片面型もしくは 両面型のプリント回路基板、または前記片面型もしくは両面型のプリント回路基板を 複数層積層した多層型プリント回路基板を用意し、
前記プリント回路基板における少なくとも 1層の絶縁ベース材上に、ボンディング端 子を有し絶縁材により被覆された回路パターンを形成し、
前記プリント回路基板における前記ボンディング端子の領域にあって前記ボンディ ング端子を被覆する絶縁層を除去し、前記ボンディング端子を露出させる
ことを特徴とするプリント回路基板の製造方法。
[5] 請求項 4記載の、プリント回路基板の製造方法において、
前記ボンディング端子を有するプリント回路基板の上方に、前記ボンディング端子 と対応する位置に開口を有するプリント回路基板を接着剤により積層し、
前記ボンディング端子を被覆する絶縁層を除去して前記ボンディング端子を露出さ せる ことを特徴とする多層型プリント回路基板の製造方法。
[6] 請求項 4記載の、プリント回路基板の製造方法において、
前記ボンディング端子の領域にある前記ボンディング端子を被覆する絶縁層を除 去する際に、前記ボンディング端子の相互間に接着層を残しておく
ことを特徴とするプリント回路基板の製造方法。
[7] 請求項 4記載の、プリント回路基板の製造方法において、
前記ボンディング端子を含む回路パターンを被覆する絶縁材が、接着層により接 着された回路表面保護フィルム、接着層により接着された絶縁ベース材、ボンディン グ端子を支える絶縁ベース材、接着剤、絶縁榭脂インク塗膜、感光性絶縁榭脂皮膜 の何れか、またはそれらが積層された複合層である
ことを特徴とするプリント回路基板の製造方法。
[8] 請求項 4記載の、プリント回路基板の製造方法において、
前記ボンディング端子を被覆する絶縁層を、レーザー処理、プラズマエッチング処 理、反応性イオンエッチング処理等のドライエッチング処理、熱アルカリやヒドラジン 等による化学的榭脂エッチング処理で除去するようにした
ことを特徴とするプリント回路基板の製造方法。
PCT/JP2004/015373 2004-02-20 2004-10-18 プリント回路基板およびその製造方法 WO2005081600A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004-044528 2004-02-20
JP2004044528A JP2007200913A (ja) 2004-02-20 2004-02-20 プリント回路基板およびその製造方法

Publications (1)

Publication Number Publication Date
WO2005081600A1 true WO2005081600A1 (ja) 2005-09-01

Family

ID=34879347

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/015373 WO2005081600A1 (ja) 2004-02-20 2004-10-18 プリント回路基板およびその製造方法

Country Status (2)

Country Link
JP (1) JP2007200913A (ja)
WO (1) WO2005081600A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6035525A (ja) * 1983-08-08 1985-02-23 Hitachi Micro Comput Eng Ltd 半導体装置
JPH05206622A (ja) * 1992-07-23 1993-08-13 Ibiden Co Ltd プリント配線板
JPH07273467A (ja) * 1994-03-30 1995-10-20 Ibiden Co Ltd 多層プリント配線板の蓋取り加工方法
JPH1013038A (ja) * 1996-04-23 1998-01-16 Matsushita Electric Works Ltd 電子部品搭載用基板及びその製造方法
JPH1187394A (ja) * 1997-09-09 1999-03-30 Saitama Nippon Denki Kk Cob実装基板及び該基板へのicチップ実装方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6035525A (ja) * 1983-08-08 1985-02-23 Hitachi Micro Comput Eng Ltd 半導体装置
JPH05206622A (ja) * 1992-07-23 1993-08-13 Ibiden Co Ltd プリント配線板
JPH07273467A (ja) * 1994-03-30 1995-10-20 Ibiden Co Ltd 多層プリント配線板の蓋取り加工方法
JPH1013038A (ja) * 1996-04-23 1998-01-16 Matsushita Electric Works Ltd 電子部品搭載用基板及びその製造方法
JPH1187394A (ja) * 1997-09-09 1999-03-30 Saitama Nippon Denki Kk Cob実装基板及び該基板へのicチップ実装方法

Also Published As

Publication number Publication date
JP2007200913A (ja) 2007-08-09

Similar Documents

Publication Publication Date Title
US20050243528A1 (en) Board pieces and composite wiring boards using the board pieces
JP4874305B2 (ja) 電気・電子部品内蔵回路基板とその製造方法
US20100051325A1 (en) Flex-rigid printed wiring board and manufacturing method thereof
JP2008060342A (ja) 電子部品モジュールおよび電子部品モジュール製造方法
JP2002064271A (ja) 複合配線基板及びその製造方法
JP2009081342A (ja) 多層プリント配線板とその製造方法
JP2004128418A (ja) 半導体装置およびその製造方法
JP2005109101A (ja) 電磁シールド型可撓性回路基板
US7772501B2 (en) Flexible printed circuit board
JP5042495B2 (ja) 配線基板の製造方法
JP4859253B2 (ja) 空洞部を有する回路基板、その製造方法およびそれを用いた回路装置の製造方法
WO2004105454A1 (ja) 配線基板の製造方法
TW202015497A (zh) 內埋式電路板及其製作方法
JP5298888B2 (ja) 表示装置
JP2007096337A (ja) 半導体搭載用配線基板、半導体パッケージ、及びその製造方法
JP2004186235A (ja) 配線板および配線板の製造方法
JP3693060B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPWO2008020478A1 (ja) 機構部品内蔵基板及びその製造方法
JP2001015629A (ja) 半導体装置及びその製造方法
WO2005081600A1 (ja) プリント回路基板およびその製造方法
JP4074327B2 (ja) フレキシブルプリント基板
JP2004221404A (ja) 配線基板及びその製造方法、半導体装置及び電子モジュール並びに電子機器
JP5027535B2 (ja) 多層プリント配線板及びその製造方法
JP5221682B2 (ja) プリント回路基板及びその製造方法
JP4199957B2 (ja) 多層配線基板の製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Country of ref document: DE

122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP