JP5042495B2 - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP5042495B2
JP5042495B2 JP2005371360A JP2005371360A JP5042495B2 JP 5042495 B2 JP5042495 B2 JP 5042495B2 JP 2005371360 A JP2005371360 A JP 2005371360A JP 2005371360 A JP2005371360 A JP 2005371360A JP 5042495 B2 JP5042495 B2 JP 5042495B2
Authority
JP
Japan
Prior art keywords
wiring
insulating layer
support substrate
wiring board
core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005371360A
Other languages
English (en)
Other versions
JP2007173658A (ja
Inventor
博一 山田
直樹 三好
正治 安田
逸朗 宍戸
Original Assignee
京セラSlcテクノロジー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京セラSlcテクノロジー株式会社 filed Critical 京セラSlcテクノロジー株式会社
Priority to JP2005371360A priority Critical patent/JP5042495B2/ja
Publication of JP2007173658A publication Critical patent/JP2007173658A/ja
Application granted granted Critical
Publication of JP5042495B2 publication Critical patent/JP5042495B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、半導体素子等の電子部品を搭載するために用いられる配線基板の製造方法に関するものである。
従来から、半導体素子等の電子部品を搭載するために用いられる高密度多層配線基板として、ビルドアップ配線基板がある。図5は、一般的なビルドアップ配線基板を示す概略断面図である。同図に示すように、このビルドアップ配線基板80は、厚みが0.2〜2.0mm程度のガラス−樹脂板81の両面に銅箔から成る配線導体82を有するコア基板83と、このコア基板83の両面に、それぞれの厚みが10〜100μm程度の樹脂から成る絶縁層84と、めっき膜から成る配線導体85とを交互に積層して成る。このようなビルドアップ配線基板80は、例えば下記の方法により製作される。
まず、ガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させた絶縁シートを準備する。次に、この絶縁シートの両面に銅箔を貼着するとともに、絶縁シート中の熱硬化性樹脂を熱硬化させて両面銅張り板を得る。この両面銅張り板に、その上下面を貫通するスルーホールを穿孔するとともに、前記スルーホール内壁にめっき膜を被着させて、上下面の銅箔をスルーホール内のめっき膜で電気的に接続する。そして、スルーホール内を樹脂で充填した後、上下面の銅箔を所定パターンにエッチングすることにより、ガラス−樹脂板81の両面に銅箔から成る配線導体82を有するコア基板83を得る。
次に、このコア基板83の上下面にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂に無機絶縁性フィラーを分散させた樹脂フィルムを貼着するとともに、樹脂フィルム中の熱硬化性樹脂を熱硬化させて絶縁層84を形成する。この絶縁層84に、レーザ加工によりビアホールを穿孔するとともに、ビアホール内を含む絶縁層84の表面に、セミアディティブ法で、めっき膜から成る配線導体85を上下面同時に形成する。そして、次層の絶縁層84や配線導体85の形成を複数回繰り返すことにより、ガラス−樹脂板81の両面に銅箔から成る配線導体82を有するコア基板83と、このコア基板83の両面に樹脂から成る絶縁層84と、めっき膜とから成る配線導体85とを交互に積層して成るビルドアップ配線基板80が製作される。
しかしながら、このようなビルドアップ配線基板80は、高密度配線が可能であるものの、コア基板83として厚みが0.2〜2.0mm程度のガラス−樹脂板81を使用することから、配線基板80の全体厚みを薄くすることが困難であるという問題点があった。
そこで、特許文献1には、金属板の一面側に配線導体と絶縁層とを、半導体素子搭載面側から外部接続端子装着面側に向けて順次多層に形成した後、前記金属板をエッチング除去することにより半導体装置用の多層基板を製造する方法が記載されている。この特許文献1に示された方法によれば、半導体素子搭載面が平坦であり、且つ薄型の半導体装置用の多層基板を提供できるとしている。
しかしながら、この方法によると、半導体装置用の多層基板を構成する配線導体と絶縁層とを、金属板の一面側に、半導体素子搭載面側から外部接続端子装着面側に向けて1層ずつ順次積層していく必要があるとともに、最終的に金属板をエッチングで除去する必要があることから、その製造工程が極めて煩雑であるという解決すべき問題点を有していた。さらに、前記金属板を除去した際には、基板に残留応力による反りや、うねりが発生するおそれがある。
特許第3635219号公報
本発明の課題は、薄型で高密度な配線基板を効率よく製造することが可能な配線基板の製造方法を提供することにある。
本発明者らは、上記課題を解決すべく鋭意研究を重ねた結果、以下の構成からなる解決手段を見出し、本発明を完成するに至った。
(1)支持基板の主面上に絶縁層と配線導体とを交互に積層して前記絶縁層と前記配線導体とから成るコア積層体を形成する工程と、前記支持基板から前記コア積層体を剥離する工程と、剥離した前記コア積層体の上下両面上に、それぞれ配線導体と絶縁層とを交互に積層する工程とを含むことを特徴とする配線基板の製造方法。
(2)前記支持基板の主面が平坦である前記(1)記載の配線基板の製造方法。
(3)前記配線導体がセミアディティブ法で形成される前記(1)または(2)記載の配線基板の製造方法。
(4)前記コア積層体を形成する工程は、前記支持基板とコア積層体との間に所定の接着層を介在させる工程を含み、前記支持基板から前記コア積層体を剥離する工程は、前記接着層の接着力を低下もしくは消失させた後、前記支持基板から前記コア積層体を剥離する工程である前記(1)〜(3)のいずれかに記載の配線基板の製造方法。
(5)前記コア積層体を形成する工程が、前記支持基板の上下両面上に、それぞれ絶縁層と配線導体とを交互に積層して前記絶縁層と前記配線導体とから成るコア積層体を形成する工程である前記(1)〜(4)のいずれかに記載の配線基板の製造方法。
前記(1)によれば、支持基板の主面上に絶縁層と配線導体とを交互に積層してコア積層体を形成した後、前記支持基板から剥離したコア積層体の上下両面上に、それぞれ配線導体と絶縁層とを交互に積層することから、ガラス−樹脂板を使用することによる配線基板の全体厚みを薄くすることができないという問題がなく、薄型で高密度の配線基板を提供することができる。しかも、コア積層体の上下面に配線導体を形成する際に、上下の配線導体同士を同時に加工することができるので、薄型で高密度な配線基板を効率よく製造することができるとともに、加工に伴う反りや、うねりの発生を抑制することができ、その結果、平坦度が高く実装性に優れる配線基板を提供することができる。
前記(2)によれば、本発明にかかる配線基板の平坦度をより高くすることができる。前記(3)によれば、本発明にかかる配線導体を簡単に効率よく形成することができる。前記(4)によれば、コア積層体を破損することなく簡単に支持基板から剥離することができる。前記(5)によれば、コア積層体を効率よく形成することができる。
本発明における配線基板の製造方法の一例について、図面を参照して詳細に説明する。図1〜図3は、本発明の配線基板の製造方法を説明するための工程毎の概略断面図である。これらの図面うち、図1(a)〜(d)は、コア積層体を形成する工程を示す概略断面図であり、図2は、支持基板からコア積層体を剥離した状態を示す概略断面図であり、図3(a)〜(c)は、コア積層体の上下両面に配線導体と絶縁層とを交互に積層する工程を示す概略断面図である。
まず、図1(a)に示すように、平坦な主面を有する支持基板1を準備する。支持基板1は、その主面上に下記で説明するコア積層体10を仮支持するための仮支持体として機能する。このため、例えばガラスやセラミックス、硬質樹脂、金属等の硬質材料から成るのが好ましい。また、支持基板1は厚みが0.2〜2.0mm程度で、1辺の長さが300〜1000mm程度の略四角形の平板で構成されているが、これに限定されるものではない。
次に、図1(b)に示すように、支持基板1の主面に第1の絶縁層11を積層する。具体的には、まず、エポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂に、無機絶縁性フィラーを分散させた樹脂フィルムを、支持基板1の主面に貼着する。前記樹脂フィルムの厚みは10〜100μm程度であるのが好ましい。ついで、貼着された樹脂フィルム中の熱硬化性樹脂を熱硬化させることにより、絶縁層11が積層される。
次に、図1(c)に示すように、第1の絶縁層11の表面に第1の配線導体21を積層する。この第1の配線導体21は、例えば銅めっき膜等のめっき膜から成り、セミアディティブ法で形成するのが好ましい。セミアディティブ法は、微細配線化に優れるので、本発明にかかる配線導体を簡単に効率よく形成することができる。具体的には、まず、第1の絶縁層11の表面を必要に応じて粗化し、その表面に無電解銅めっき膜を0.1〜2.0μm程度の厚みで被着させる。
前記無電解銅めっき膜の表面に、配線導体21に対応した開口部を有するめっきレジスト層を形成する。このめっきレジスト層は、感光性の樹脂フィルムを前記無電解銅めっき膜上に貼着するとともに、その樹脂フィルムにフォトリソグラフィー技術を採用して、露光・現像処理を施すことにより、前記開口部を有するように形成される。
そして、めっきレジスト層の開口部内に露出する前記無電解銅めっき膜上に電解銅めっき膜を5〜30μm程度の厚みで被着させた後、めっきレジスト層を剥離する。最後に、前記無電解銅めっき膜および電解銅めっき膜の露出部を、配線導体21間の無電解銅めっき膜が消失するまで全体的にエッチングして、配線導体21が形成される。この配線導体21の厚みは5〜30μm程度であるのが好ましい。
次に、図1(d)に示すように、第1の絶縁層11および第1の配線導体21上に第2の絶縁層12および第2の配線導体22を積層し、その上に第3の絶縁層13および第3の配線導体23を積層し、その上に第4の絶縁層14および第4の配線導体24を積層し、さらにその上に第5の絶縁層15を積層する。これにより、支持基板1の表面上に絶縁層11、12、13、14、15と、配線導体21、22、23、24とを交互に積層して成るコア積層体10が形成される。
第2〜第5の絶縁層12〜15は、第1の絶縁層11と同様の材料から成るのが好ましく、第1の絶縁層11の場合と同様の樹脂フィルムを下層となる絶縁層および配線導体の上に貼着するとともに、それを熱硬化させることによって形成される。このとき、第2〜第4の絶縁層12〜14には、下層の配線導体と上層の配線導体とを電気的に接続するための通路となるビアホールVHをレーザ加工やフォトリソグラフィー加工等により穿孔しておく。また、第2〜第4の配線導体22〜24は、第1の配線導体21と同様のめっき膜から成るのが好ましく、第1の配線導体21と同様のセミアディティブ法で形成されるのが好ましい。
ここで、各絶縁層12〜15の厚みは、第1の絶縁層11で例示した厚みと同じ厚みを例示することができ、各配線導体22〜24の厚みは、第1の配線導体21で例示した厚みと同じ厚みを例示することができる。そして、コア積層体10の厚みは100〜500μm程度であるのが好ましく、コア積層体10の厚みがこの範囲となるように、各絶縁層11〜15および各配線導体21〜24の厚みを上記範囲内で調整するのがよい。
一方、コア積層体10の厚みが500μmを超えると、配線基板の全体厚みを薄くすることが困難となり、100μmより薄いと、コア積層体10の強度が低下するので好ましくない。
次に、図2に示すように、コア積層体10を支持基板1から剥離する。コア積層体10を支持基板1から剥離する方法としては、特に限定されるものではないが、本発明では、支持基板1とコア積層体10との間に特定の接着層を介在させるのが好ましい。これによると、コア積層体10を破損することなく簡単に支持基板1から剥離することができる。具体的には、支持基板1の主面上に第1の絶縁層11を形成する際に、支持基板1と第1の絶縁層11との間に、例えば熱の印加や紫外線の照射等により、接着力が低下もしくは消失する接着層(不図示)を予め介在させておき、コア積層体10の完成後にその接着層に熱の印加や紫外線の照射を行って接着層の接着力を低下もしくは消失させた後、支持基板1からコア積層体10を引き剥がす。これにより、コア積層体10を破損することなく簡単に剥離することができる。
熱の印加により接着力が低下もしくは消失する前記接着層としては、例えば粘着剤中に、加熱により容易にガス化して膨張する物質を、弾性を有する殻内に内包させた熱膨張性微小球を配合した接着性樹脂材料等が例示できる。ここで、前記粘着剤としては、例えばゴム系粘着剤、アクリル系粘着剤、ビニルアルキルエーテル系粘着剤、シリコーン系粘着剤、ポリエステル系粘着剤、ポリアミド系粘着剤、ウレタン系粘着剤、スチレン−ジエンブロック共重合体系粘着剤等が挙げられ、前記加熱により容易にガス化して膨張する物質としては、例えばイソブタン、プロパン、ペンタン等が挙げられ、前記弾性を有する殻を構成する組成としては、例えば塩化ビニリデン−アクリロニトリル共重合体、ポリビニルアルコール、ポリビニルブチラール、ポリメチルメタクリレート、ポリアクリロニトリル、ポリ塩化ビニリデン、ポリスルホン等が挙げられる。
また、紫外線の照射により接着力が低下もしくは消失する接着層としては、アクリル系粘着ポリマー(例えば、アクリル酸2−エチルヘキシルおよびアクリル酸)、紫外線硬化型オリゴマー(例えばウレタンアクリエートオリゴマー)、光開始剤(例えば1-ヒドロキシシクロヘキシルフェニルケトン)などを含有させた接着性樹脂材料等が例示できる。前記接着層の厚さは、特に限定されないが、通常5〜30μm程度である。
上記のようにして得られたコア積層体10の上下両面上に、それぞれ配線導体と絶縁層とを交互に積層する。これにより、ガラス−樹脂板を使用することによる配線基板の全体厚みを薄くすることができないという問題がなく、薄型で高密度な配線基板を効率よく製造することができると共に、加工に伴う反りや、うねりの発生を抑制することができる。これに対し、コア積層体10の片面のみに配線導体と絶縁層とを交互に積層すると、前記効率が低下するだけでなく、配線基板に反りや、うねりが発生するおそれがある。
具体的には、まず、図3(a)に示すように、剥離したコア積層体10の表層に位置する第1の絶縁層11および第5の絶縁層15にビアホールVHを形成する。ついで、第1の絶縁層11上に第5の配線導体25を積層し、第5の絶縁層15上に第6の配線導体26を積層する。
なお、絶縁層11、15のビアホールVHは、絶縁層12〜14の場合と同様のレーザ加工やフォトリソグラフィー加工等により形成される。配線導体25、26は配線導体21〜24と同様のめっき膜から成るのが好ましく、配線導体21〜24と同様のセミアディティブ法で形成するのが好ましい。また、配線導体25、26の各厚みは、第1の配線導体21で例示した厚みと同じ厚みを例示することがでる。このとき、配線導体25と26は、同時に形成することができる。したがって、本発明における配線基板の製造効率が高いものとなる。
次に、図3(b)に示すように、第1の絶縁層11および第5の配線導体25上に第6の絶縁層16および第7の配線導体27を形成し、第5の絶縁層15および第6の配線導体26上に第7の絶縁層17および第8の配線導体28を形成する。第6の絶縁層16と第7の絶縁層17は、他の絶縁層11〜15と同様の材料から成るのが好ましく、絶縁層11〜15の場合と同様の樹脂フィルムを、配線導体25、26が形成されたコア積層体10の上下面に貼着するとともに、該樹脂フィルムを熱硬化させることにより形成される。このとき、絶縁層16と絶縁層17は、樹脂フィルムの貼着や熱硬化等を両者同時に行うことができる。したがって、本発明における配線基板の製造効率が高いものとなる。形成された絶縁層17、18の各厚みは、第1の絶縁層11で例示した厚みと同じ厚みを例示することができる。
絶縁層16および絶縁層17には、ビアホールVHを他の絶縁層11〜15の場合と同様の方法で形成しておく。第7の配線導体27と第8の配線導体28は、他の配線導体21〜26と同様のめっき膜から成るのが好ましく、配線導体21〜26の場合と同様のセミアディティブ法で形成するのが好ましい。また、第7の配線導体27と第8の配線導体28の各厚みは、第1の配線導体21で例示した厚みと同じ厚みを例示することができる。このとき、配線導体27と配線導体28は同時に形成することができる。したがって、本発明における配線基板の製造効率が高いものとなる。
最後に、図3(c)に示すように、第6の絶縁層16および第7の配線導体27上に第8の絶縁層18を形成し、第7の絶縁層17および第8の配線導体28上に第9の絶縁層19を形成する。第8および第9の絶縁層18、19は、表層の配線導体27、28の電気的な絶縁信頼性を高めるとともに、半田付け時の短絡を防止するための保護層として機能する。
第8および第9の絶縁層18、19は、例えばアクリル変性エポキシ樹脂等の感光性樹脂と光重合開始剤等とからなる混合物にシリカやタルク等の無機絶縁性フィラーを含有させた感光性樹脂ペーストをスクリーン印刷やロールコート法により10〜30μm程度の厚みに塗布し、しかる後、フォトリソグラフィー技術を採用して所定のパターンに露光・現像した後、それを紫外線硬化および熱硬化させることにより形成される。あるいは、前記感光性樹脂ペーストを厚みが10〜30μm程度のフィルム状に加工した感光性樹脂フィルムを真空ラミネート装置により貼着した後、同様に露光・現像・硬化させることにより形成される。
上記のようにして、本発明の製造方法による配線基板100が完成する。この配線基板100は、厚さが200〜500μm程度であり、加工に伴う反りや、うねりの発生が抑制されているので、平坦度が高く実装性に優れる。
次に、本発明の配線基板の製造方法における他の例について、図面を参照して詳細に説明する。図4は、この例にかかるコア積層体を形成する工程を示す概略断面図であり、上記で説明した図1(d)に相当する。なお、図4においては、前述した図1〜3の構成と同一または同等な部分には同一の符号を付して説明は省略する。
図4に示すように、この例では、コア積層体10を形成する工程が、支持基板1の上下両面上に、それぞれ絶縁層と配線導体とを交互に積層して前記絶縁層と前記配線導体とから成るコア積層体10を形成する工程である。これにより、上記で説明した支持基板1の主面にコア積層体10を形成する場合と比較して、コア積層体10を形成する効率を約2倍に高めることができる。
ここで、支持基板1は平坦な主面(上面)を有するが、この例の場合には、支持基板1の下面も平坦、すなわち支持基板1の上下両面が平坦であるのが好ましい。
なお、本発明は上述の実施の形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば、種々の変更は可能である。例えば上述の実施の形態例では、コア積層体10を構成する絶縁層の数は5層であり、その上に積層する絶縁層の数が上下2層ずつの場合について説明したが、本発明はこれに限定されるものではなく、コア積層体10を構成する絶縁層の数やその上に積層される絶縁層の数等は配線基板に要求される仕様等に応じて適宜変更可能である。また、コア積層体10の上下面のうち、いずれの面が電子部品の搭載面側となっても良い。
(a)〜(d)は、本発明の配線基板の製造方法にかかるコア積層体を形成する工程を示す概略断面図である。 支持基板からコア積層体を剥離した状態を示す概略断面図である。 (a)〜(c)は、コア積層体の上下両面に配線導体と絶縁層とを交互に積層する工程を示す概略断面図である。 本発明の他の例にかかるコア積層体を形成する工程を示す概略断面図である。 一般的なビルドアップ配線基板を示す概略断面図である。
符号の説明
1・・・支持基板
10・・・コア積層体
11〜19・・・絶縁層
21〜28・・・配線導体
100・・・配線基板

Claims (5)

  1. 支持基板の主面上に熱硬化性樹脂に無機絶縁性フィラーを分散させた厚みが10〜100μmの樹脂フィルムを貼着後に熱硬化させた第1絶縁層と該第1絶縁層の表面に被着させためっき膜から成る厚みが5〜30μmの第1配線導体とを前記主面側から逐次交互に複数積層して前記第1絶縁層と前記第1配線導体とから成る厚みが100〜500μmのコア積層体を形成する工程と、
    前記支持基板から前記コア積層体を剥離する工程と、
    剥離した前記コア積層体の上下両面上それぞれに、前記第1配線導体と同じ厚みかつ同じ材料からなる第2配線導体と前記第1絶縁層と同じ厚みかつ同じ材料からなる第2絶縁層とを上面側と下面側とで同時に逐次交互に積層する工程とを含み、厚みが200〜500μmの配線基板を形成することを特徴とする配線基板の製造方法。
  2. 前記支持基板の主面が平坦である請求項1記載の配線基板の製造方法。
  3. 前記配線導体がセミアディティブ法で形成される請求項1または2記載の配線基板の製造方法。
  4. 前記コア積層体を形成する工程は、前記支持基板とコア積層体との間に所定の接着層を介在させる工程を含み、
    前記支持基板から前記コア積層体を剥離する工程は、前記接着層の接着力を低下もしくは消失させた後、前記支持基板から前記コア積層体を剥離する工程である請求項1〜3のいずれかに記載の配線基板の製造方法。
  5. 前記コア積層体を形成する工程が、前記支持基板の上下両面上に、それぞれ前記第1絶縁層と前記第1配線導体とを交互に複数積層して前記第1絶縁層と前記第1配線導体とから成るコア積層体を形成する工程である請求項1〜4のいずれかに記載の配線基板の製造方法。
JP2005371360A 2005-12-26 2005-12-26 配線基板の製造方法 Active JP5042495B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005371360A JP5042495B2 (ja) 2005-12-26 2005-12-26 配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005371360A JP5042495B2 (ja) 2005-12-26 2005-12-26 配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2007173658A JP2007173658A (ja) 2007-07-05
JP5042495B2 true JP5042495B2 (ja) 2012-10-03

Family

ID=38299785

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005371360A Active JP5042495B2 (ja) 2005-12-26 2005-12-26 配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP5042495B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011199077A (ja) * 2010-03-19 2011-10-06 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
JP5409519B2 (ja) * 2010-05-31 2014-02-05 京セラSlcテクノロジー株式会社 配線基板およびその製造方法
TWI446842B (zh) 2012-06-18 2014-07-21 Unimicron Technology Corp 承載件及無核心封裝基板之製法
CN103531483B (zh) * 2012-07-05 2017-04-12 欣兴电子股份有限公司 承载件及无核心封装基板的制法
JP6393618B2 (ja) * 2012-10-04 2018-09-19 Jx金属株式会社 多層プリント配線基板の製造方法及びベース基材
US8946884B2 (en) * 2013-03-08 2015-02-03 Xilinx, Inc. Substrate-less interposer technology for a stacked silicon interconnect technology (SSIT) product
JP6321349B2 (ja) * 2013-10-18 2018-05-09 日本特殊陶業株式会社 セラミック積層体の製造方法
JP6760355B2 (ja) * 2018-11-30 2020-09-23 株式会社村田製作所 多層配線基板の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3635022B2 (ja) * 2000-10-20 2005-03-30 京セラ株式会社 接着材およびこれを用いた電子部品モジュール
JP2004179440A (ja) * 2002-11-27 2004-06-24 Kyocera Corp 配線基板およびその製造方法
JP3811680B2 (ja) * 2003-01-29 2006-08-23 富士通株式会社 配線基板の製造方法
JP2004327744A (ja) * 2003-04-24 2004-11-18 Kyocera Corp 多層配線基板及びその製造方法
JP2005072328A (ja) * 2003-08-26 2005-03-17 Kyocera Corp 多層配線基板
JP4470499B2 (ja) * 2004-01-21 2010-06-02 凸版印刷株式会社 多層配線基板の製造方法及び多層配線基板
JP4565861B2 (ja) * 2004-02-27 2010-10-20 日本特殊陶業株式会社 配線基板の製造方法

Also Published As

Publication number Publication date
JP2007173658A (ja) 2007-07-05

Similar Documents

Publication Publication Date Title
JP5042495B2 (ja) 配線基板の製造方法
JP4555852B2 (ja) 回路基板の製造方法
JP4848451B2 (ja) プリント基板の製造方法
JP2006203155A (ja) リジッドフレキシブルプリント基板の製造方法
JP2007142403A (ja) プリント基板及びその製造方法
KR20060037698A (ko) 리지드-플렉서블 기판의 제조 방법
JP2011035359A (ja) プリント基板及びその製造方法
JP2010027917A (ja) 電気・電子部品内蔵回路基板とその製造方法
JP4994988B2 (ja) 配線基板の製造方法
JP2011199077A (ja) 多層配線基板の製造方法
JP2011139013A (ja) 基板製造用キャリア部材及びこれを用いた基板の製造方法
US20100224395A1 (en) Multilayer wiring board and its manufacturing method
KR100747022B1 (ko) 임베디드 인쇄회로기판 및 그 제작방법
KR20090096809A (ko) 반도체 부품 내장형 인쇄회로기판 제조 방법
KR101044105B1 (ko) 휨 발생 방지를 위한 기판의 제조방법
JP2002076578A (ja) プリント配線板及びその製造方法
JP2007150171A (ja) 配線基板の製造方法
KR100965341B1 (ko) 인쇄회로기판의 제조방법
JP5047906B2 (ja) 配線基板の製造方法
JP5177855B2 (ja) 配線基板の製造方法
KR101077430B1 (ko) 리지드-플렉시블 기판의 제조방법
KR101205464B1 (ko) 인쇄회로기판 제조방법
JP2010016061A (ja) プリント配線板およびその製造方法
JP2011222962A (ja) プリント基板およびその製造方法
KR101044117B1 (ko) 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111101

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120703

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120711

R150 Certificate of patent or registration of utility model

Ref document number: 5042495

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150720

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350