JP6760355B2 - 多層配線基板の製造方法 - Google Patents

多層配線基板の製造方法 Download PDF

Info

Publication number
JP6760355B2
JP6760355B2 JP2018224609A JP2018224609A JP6760355B2 JP 6760355 B2 JP6760355 B2 JP 6760355B2 JP 2018224609 A JP2018224609 A JP 2018224609A JP 2018224609 A JP2018224609 A JP 2018224609A JP 6760355 B2 JP6760355 B2 JP 6760355B2
Authority
JP
Japan
Prior art keywords
substrate
wiring board
manufacturing
thin substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018224609A
Other languages
English (en)
Other versions
JP2019062215A (ja
Inventor
久保田 正博
正博 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2018224609A priority Critical patent/JP6760355B2/ja
Publication of JP2019062215A publication Critical patent/JP2019062215A/ja
Application granted granted Critical
Publication of JP6760355B2 publication Critical patent/JP6760355B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

本発明は、多層配線基板の製造方法に関する。
様々な電気機器に使用されている多層配線基板としては、コイル部品、チップインダクタ、コンデンサ、多層LCフィルタ等の電子部品、VCO(Voltage Controlled Oscillator)、PLL(Phase Locked Loop)等の機能モジュール、及び、セラミック多層基板等がある。
この多層配線基板の製造方法としては、例えば、アルミナ基板を用意し、その上に導電ペーストを印刷塗布し、パターン形成して配線層を形成し、さらに、ガラスペーストを印刷塗布して絶縁層を形成し、この配線層及び絶縁層の形成を複数回繰り返し、その後、焼成して、多層配線基板を得る製造方法がある(例えば、特許文献1及び3参照。)。
近年は、これらの多層配線基板について、小型化及び高機能化のためにさらなる多層化が求められている。
特開平11−120823号公報 特開平4−305996号公報 特開2001−264965号公報
しかし、上記方法で多層配線基板として、例えばインダクタを製造する場合、高インダクタンス値を得る目的で層数を多くすると、絶縁層のトータル厚みがより厚くなる。このため、多層配線基板全体の厚さを抑えようとするとアルミナ基板の厚みをより薄くする必要がある。トータル厚みを抑えるためにアルミナ基板の厚みが50μm以下になると、積層数が多くなるに従って乾燥後の配線層及び絶縁層を含む全体の反りが大きくなり、積層が困難となる。
本発明の目的は、配線層及び絶縁層の積層数が多くなっても反りを抑えられる多層配線基板の製造方法を提供することである。
本発明に係る多層配線基板の製造方法は、(1)厚さが0.5mm以上の厚基板に厚さが50μm以下の薄基板を接着剤で貼りつけ、
(2)導電性材料を含む導電性ペーストを印刷塗布し、印刷塗布した前記導電性ペーストにパターン形成して導体パターンからなる配線層を形成し、
(3)前記配線層の上に絶縁性材料を含む絶縁性ペーストを印刷塗布して絶縁層を形成し、
(4)上記(2)及び(3)の工程を複数回繰り返し、
(5)前記薄基板から前記厚基板を剥離して、前記薄基板の上に複数の前記配線層及び前記絶縁層を有する多層配線基板を得る。
本発明に係る多層配線基板の製造方法によれば、厚さの厚い厚基板を厚さの薄い薄基板に接着させることで、薄基板上の絶縁層/配線層の積層数が多くなっても、反りが大きくなることなく積層することができる。
実施の形態1に係る多層配線基板の製造方法において、薄基板を厚基板に貼り付けた状態を示す概略断面図である。 実施の形態1に係る多層配線基板の製造方法において、薄基板の上に導電パターンからなる1層目の配線層を形成した状態を示す概略断面図である。 実施の形態1に係る多層配線基板の製造方法において、1層目の配線層の上に1層目の絶縁層を形成した状態を示す概略断面図である。 実施の形態1に係る多層配線基板の製造方法において、2層目の配線層と、2層目の絶縁層とを形成した状態を示す概略断面図である。 実施の形態1に係る多層配線基板の製造方法において、6層目の配線層と、6層目の絶縁層とを形成した状態を示す概略断面図である。 実施の形態1に係る多層配線基板の製造方法において、薄基板から厚基板を剥離して得られた、薄基板の上に複数の配線層及び絶縁層を有する多層配線基板の構成を示す概略断面図である。
第1の態様に係る多層配線基板の製造方法は、(1)膜厚が0.5mm以上の厚基板に膜厚が50μm以下の薄基板を接着剤で貼りつけ、
(2)導電性材料を含む導電性ペーストを印刷塗布し、印刷塗布した前記導電性ペーストにパターン形成して導体パターンからなる配線層を形成し、
(3)前記配線層の上に絶縁性材料を含む絶縁性ペーストを印刷塗布して絶縁層を形成し、
(4)上記(2)及び(3)の工程を複数回繰り返し、
(5)前記薄基板から前記厚基板を剥離して、前記薄基板の上に複数の前記配線層及び前記絶縁層を有する多層配線基板を得る。
第2の態様に係る多層配線基板の製造方法は、上記第1の態様において、前記(1)の前記厚基板に前記薄基板を貼り付ける工程において、加熱によって焼失又は接着力を失う接着剤で前記厚基板に前記薄基板を貼り付け、
前記(5)の前記薄基板から前記厚基板を剥離する工程では、積層した前記配線層及び前記絶縁層を乾燥させた後に、加熱して前記接着剤を焼失又は接着力を失わせて、前記薄基板から前記厚基板を剥離させてもよい。
第3の態様に係る多層配線基板の製造方法は、上記第1又は第2の態様において、前記絶縁性ペーストは、ガラスペーストからなってもよい。
第4の態様に係る多層配線基板の製造方法は、上記第1から第3のいずれかの態様において、前記薄基板及び前記厚基板は、アルミナ基板であってもよい。
第5の態様に係る多層配線基板は、厚さが50μm以下の薄基板と、
導体パターンからなる配線層と、
前記配線層の上に設けられ、絶縁性材料からなる絶縁層と、
を備え、
前記薄基板の上に、複数組の前記配線層と前記絶縁層とを有する。
第6の態様に係る多層配線基板は、上記第5の態様において、前記薄基板は、アルミナ基板であってもよい。
第7の態様に係る多層配線基板は、上記第5又は第6の態様において、前記多層配線基板は、コイル部品を構成してもよい。
以下に実施の形態に係る多層配線基板の製造方法について、添付図面を用いて説明する。なお、図面において、実質的に同一の部材には同一の符号を付している。
(実施の形態1)
<多層配線基板の製造方法>
実施の形態1に係る多層配線基板の製造方法は、以下の工程を含む。
(1)厚さが0.5mm以上の厚基板1に厚さが50μm以下の薄基板2を接着剤で貼りつける(図1)。
(2)導電性材料を含む導電性ペーストを印刷塗布し、印刷塗布した導電性ペーストにパターン形成して導体パターンからなる配線層3aを形成する(図2)。
(3)配線層3aの上に絶縁性材料を含む絶縁性ペーストを印刷塗布して絶縁層4aを形成する(図3)。
(4)上記(2)及び(3)の工程を複数回繰り返して複数の配線層3a、3b、3c、3d、3e、3f/絶縁層4a、4b、4c、4d、4e、4fを積層する(図4、図5)。図4は、2層目の配線層3b/絶縁層4bまでを形成した状態を示す概略断面図であり、図5は、6層目の配線層3f/絶縁層4fまでを形成した状態を示す概略断面図である。
(5)薄基板2から厚基板1を剥離して、薄基板2の上に複数の配線層3a、3b、3c、3d、3e、3f及び絶縁層4a、4b、4c、4d、4e、4fを有する多層配線基板10を得る(図6)。
この多層配線基板の製造方法によれば、厚さの厚い厚基板1を厚さの薄い薄基板2に接着させることで、薄基板2上の配線層3a、3b、3c、3d、3e、3f/絶縁層4a、4b、4c、4d、4e、4fの積層数が多くなっても、乾燥時の反りが大きくなることなく積層することができる。具体的には、膜厚が0.5mm以上の厚基板1に膜厚が50μm以下の薄基板2を貼り付けることによって、薄基板2を厚基板1によって下支えできる。これによって、塗布した導電性ペースト及び絶縁性ペーストが乾燥する際に縮もうとする収縮応力に抗することができ、乾燥時の反りの発生を抑えることができる。なお、薄基板2の反りは、4インチ(10.16cm)の長さの薄基板2について、端と中央との厚さの差としての反りが0.5mm以下であることが好ましい。これによって多層配線基板10を真空チャックする際の割れの発生等を抑制できる。
以下に、この多層配線基板の製造方法における各構成要素について説明する。
<薄基板>
薄基板2としては、厚さ50μm以下の絶縁性の基板、例えば、アルミナ基板、セラミック基板、フェライト等を用いることができる。
<厚基板>
厚基板1としては、厚さ0.5mm以上の基板、例えば、アルミナ基板、セラミック基板等を用いることができる。なお、アルミナ基板、セラミック基板等は一例であって、これに限定されるものではなく、任意の材料からなるものを用いることができる。
<接着剤>
接着剤は、厚基板1を薄基板2に接着させることができるものであって、且つ、加熱によって焼失又は接着力を失って剥離するものであればよい。この接着剤としては、例えば、熱硬化性樹脂、熱可塑性樹脂等の樹脂、あるいは、仮止め接着剤(例えば、株式会社ダイセル製のもの(化学工業日報2014年3月31日の記事参照))を用いることができる。
上記のように、厚基板1を薄基板2に貼り付ける接着剤として、加熱(焼成)によって焼失又は接着力を失って剥離するものを用いているので、複数の配線層/絶縁層を積層した後、乾燥後に加熱することによって、厚基板1を薄基板2から剥離させることができる。また、配線層及び絶縁層の焼成と、加熱による厚基板1の剥離とを同時に行った場合には、配線層及び絶縁層の焼成によって溶剤が焼失するので収縮応力が開放される。なお、加熱による厚基板1の剥離後に配線層及び絶縁層の焼成を行ってもよい。
なお、焼成によって厚基板1が薄基板2から剥離するので、個々の配線層、絶縁層の積層ごとに焼成することはできず、全ての配線層/絶縁層を積層した後に焼成する必要がある。
<導電性ペースト>
導電性材料を含む導電性ペーストとしては、通常用いられるものであれば使用できる。導電性材料としては、例えば、金、銀、銅、白金、アルミニウム、パラジウム、ニッケル、モリブデン、タングステン等の金属粉末を使用できる。有機溶剤としては、アルコール、トルエン、メチルエチルケトン、アセトン、酢酸エチル、酢酸ビニル、エチルカルビトールアセテート、ジプロピレングリコールモノメチルエーテル等の通常使用される有機溶剤であれば使用できる。導電性ペーストとしては、例えば、金ペースト、銀ペースト、アルミニウムペースト等を用いてもよい。
<絶縁性ペースト>
絶縁性材料を含む絶縁性ペーストとしては、通常用いられるものであれば使用できる。
絶縁性材料としては、Al、結晶化ガラス系、ガラス複合系、非ガラス系等の絶縁性セラミック粉末、BaTiO等の誘電体セラミック粉末、ニッケル亜鉛フェライト、ニッケル亜鉛銅フェライト等のフェライト系粉末、RuO、PbRu、BiRu、Mn・Co・Niの複合酸化物等の高抵抗セラミック粉末、PZT等の圧電体セラミック粉末等を使用できる。有機溶剤としては、アルコール、トルエン、メチルエチルケトン、アセトン、酢酸エチル、酢酸ビニル、エチルカルビトールアセテート、ジプロピレングリコールモノメチルエーテル等の通常使用される有機溶剤であれば使用できる。絶縁性ペーストとしては、例えば、アルミナペースト、ガラスペースト等を用いてもよい。
なお、多層配線基板10をコイル部品として使用する場合には、絶縁性ペーストとして低誘電率のガラスペーストが好ましい。
<多層配線基板>
図6は、薄基板2の上に複数の配線層3a、3b、3c、3d、3e、3f及び絶縁層4a、4b、4c、4d、4e、4fを有する多層配線基板10の構成を示す概略断面図である。この多層配線基板10は、厚さが50μm以下の薄基板2と、導体パターンからなる配線層3a、3b、3c、3d、3e、3fと、配線層3a、3b、3c、3d、3e、3fの上に設けられ、絶縁性材料からなる絶縁層4a、4b、4c、4d、4e、4fと、を備える。また、薄基板2の上に、複数組の配線層3a、3b、3c、3d、3e、3fと絶縁層4a、4b、4c、4d、4e、4fとを有する。
この多層配線基板10は、厚さが50μm以下の薄基板2を有しながら、4インチ(10.16cm)の長さの薄基板2について、端と中央との厚さの差としての反りが0.5mm以下とすることができる。この多層配線基板10は、上記多層配線基板の製造方法によって得られたものであり、厚さの厚い厚基板1を厚さの薄い薄基板2に接着させることで、乾燥時の反りの発生を抑制できたことによる。後述する比較例に見られるように、厚基板1を用いないで、厚さが50μm以下の薄基板2に直接に配線層及び絶縁層を形成した場合には反りが1mm以上となって多層化が困難となる。つまり、厚さが50μm以下の薄基板2を用いた多層配線基板10であって、4インチ(10.16cm)の長さの薄基板2について、端と中央との厚さの差としての反りが0.5mm以下であるものは、上記多層配線基板の製造方法によって製造されたものであると推測される。
(実施例1)
<多層配線基板の製造方法>
以下に、実施例1に係る多層配線基板の製造方法について説明する。
(1)感光性ペーストの作製
本実施例において、感光性ペーストの作製に使用する各材料は、以下の材料を用いた。
A.無機粉末
A1.銀粉末:球状、D50:2.0μm
A2.ガラス粉末a:SiO−B−KO系、D50:3.0μm
A3.ガラス粉末b:SiO−B−Li−ZnO−Al系、D50:3.0μm
A4.クォーツ粉末:D50:3.0μm
B.モノマー
B1.モノマーa:ジペンタエリスリトールヘキサアクリレート
B2.モノマーb:エトキシ変性トリメチロールプロパントリアクリレート
C.ポリマー
C1.ポリマーa:メタクリル酸/メタクリル酸メチルを共重合させたのち、メタクリル酸に対して0.2倍モル量のエポキシシクロヘキシルメチルメタクリレートを付加反応させた、エチレン性不飽和2重結合含有アクリル系共重合体。MW=20000、酸価=100mgKOH/g。
C2.ポリマーb:メタクリル酸/メタクリル酸メチルを共重合させたのち、メタクリル酸に対して0.2倍モル量のエポキシエチルベンゼンを付加反応させたアクリル系共重合体。MW=24000、酸価=90mgKOH/g。
D.光重合開始剤
D1.開始剤a:2−メチル−1−[4−(メチルチオ)フェニル]−2−モルフォリノプロパン−1−オン
D2.開始剤b:2,4−ジエチルチオキサントン
D3.開始剤c:エタノン,1−[9−エチル−6−(2−メチルベンゾイル)−9H−カルバゾール−3−イル)−,1−(o−アセチルオキシム)
D4.開始剤d:ビス(2,4,6−トリメチルベンゾイル)−フェニルフォスフィンオキサイド
D5.開始剤e:1−ヒドロキシ−シクロヘキシル−フェニル−ケトン
E.有機溶剤:
E1.有機溶剤a:ペンタメチレングリコール
E2.有機溶剤b:ジプロピレングリコールモノメチルエーテル
F.その他有機成分
F1.分散剤:脂肪族ポリカルボン酸アミン塩(固形分49%)
F2.チクソトロピック剤:ポリアマイド系(固形分70%)
F3.レベリング剤:特殊アクリル系重合物(エチルカルビトールアセテート溶液、固形分50%、SP値8.81)
F4.紫外線吸収剤:アゾ系染料
上記各材料を下記の表1に示す重量比となるように、秤量、混合した。次いで、3本ロールミルによる練肉を行い、感光性導電ペーストと感光性ガラスペーストの試料をそれぞれ得た。
Figure 0006760355
(2)厚基板上への薄基板接着
1.5mm厚の4インチアルミナ基板(厚基板)上に加熱硬化型エポキシ樹脂系接着剤を塗布する。その上に、0.03mm厚の4インチアルミナ基板(薄基板)を密着させ、150℃の温度下で1時間硬化させた。
(3)Ag配線/ガラス層の積層
上記基板上に、感光性Agペーストをスクリーン印刷によって塗布し、これを100℃にて10分間乾燥して、15μm厚の塗膜を形成した。次に、得られた塗膜に露光処理を行った。ここでは、パターン端部に50μm径のパッド部を有するAgパターン(ライン幅/ライン間隔=20μm、2巻コイルパターン)が描画されたマスクを通して、高圧水銀灯からの活性光線を、1200mJ/cmの露光量で照射した。その後、炭酸ナトリウム水溶液による現像処理を行うことにより、パターン端部に50μm径のパッド部を有するAgパターン(ライン幅/ライン間隔=20μm、2巻コイルパターン)を形成した。
次いで、感光性ガラスペーストをスクリーン印刷によって塗布し、これを100℃にて10分間乾燥して、30μm厚の塗膜を形成した。次に、得られた塗膜に露光処理を行った。ここでは、30μm径のビアパターンが描画されたマスクを通して、高圧水銀灯からの活性光線を、100mJ/cmの露光量で照射した。その後、炭酸ナトリウム水溶液による現像処理を行うことにより、前記アルミナ基板上に30μm径のビアパターンを形成した。
上記操作を繰り返すことにより、Ag6層、ガラス6層を有するアルミナ基板を作製した。なお、最下層Agと最上層Agとが導通するよう、適宜、ビアパターンの設計と、露光時のガラスビア部とAgパッド部との位置合わせを行い、最上層Agと最下層Agには外部電極と接続できるような形状とした。なお、各パターンは0.6×0.3mmの中に収まるようにしている。
上記作業を通じて、薄基板の反りは0.5mm以内に収めることができ、Ag層/ガラス層の積層が困難になる事態は生じなかった。
なお、この薄基板の反りとしては、4インチ(10.16cm)の長さの薄基板2について、配線層/絶縁層を積層した側の端部が持ち上がり、積層した側の中央に凹部が生じる。逆に、積層していない側からみると、中央部が端部より持ち上がって凸状になって見える。そこで、薄基板の端と中央との厚さの最大差を測定し、この最大差を薄基板の反りとしている。
(4)焼成
上記基板に対し、ダイサーにより、厚基板に達しない深さで0.6×0.3mm間隔でカット溝を形成し、各パターンを分離した。なお、ここでは厚基板を切断しないように切断深さを調整したが、個々のチップごとに厚基板を切断してもよい。さらに、脱脂処理を施した後、空気中で850℃で1時間焼成した。これにより、接着剤が焼失して厚基板からカット済み薄基板が分離し、0.6×0.3mmサイズの多層配線基板が形成された。この多層配線基板の両端に外部電極を形成することで、0.6×0.3mmサイズのチップコイルとすることができた。
(比較例)
上記(2)の工程を経ず、(3)の工程について、0.03mm厚の4インチアルミナ基板上に、直接に1層目のAg層と1層目のガラス層の形成後、2層目のAg層の形成のために感光性Agペーストを塗布した。その後、乾燥時に薄基板の端と中央との差としての反りが1mm以上となり、それ以上のAg層及びガラス層の積層が困難となった。
<作用・効果>
実施例1に係る多層配線基板の製造方法によれば、厚基板を薄基板に接着させることで、薄基板上のガラス絶縁層/配線層の積層数が多くなっても、乾燥時の反りが大きくなることなく積層することができる。これに対して、比較例では、厚基板を薄基板に接着しなかったため、2層目のAg層の形成のためのAgペースト塗布の段階で乾燥時の収縮応力に抗しきれず、薄基板の反りが1mm以上となってそれ以上の積層が困難となった。
なお、各実施の形態、各実施例は、例示であり、異なる実施の形態、実施例で示した構成の部分的な置換または組み合わせが可能であることはいうまでもない。本開示においては、前述した様々な実施の形態のうちの任意の実施の形態を適宜組み合わせることを含むものであり、それぞれの実施の形態が有する効果を奏することができる。
本発明に係る多層配線基板の製造方法は、配線層/絶縁層を従来より多層化しても反りの発生を抑えることができる。そこで、コイル部品、チップインダクタ、コンデンサ、多層LCフィルタ等の電子部品、VCO(Voltage Controlled Oscillator)、PLL(Phase Locked Loop)等の機能モジュール、及び、セラミック多層基板等を製造するために用いることができる。
1 厚基板
2 薄基板
3a、3b、3c、3d、3e、3f 配線層
4a、4b、4c、4d、4e、4f 絶縁層
10 多層配線基板

Claims (4)

  1. (1)厚さが0.5mm以上の厚基板に厚さが50μm以下の薄基板を接着剤で貼りつけ、
    (2)導電性材料を含む導電性ペーストを印刷塗布し、印刷塗布した前記導電性ペーストにパターン形成して導体パターンからなる配線層を形成し、
    (3)前記配線層の上に絶縁性材料を含む絶縁性ペーストを印刷塗布して絶縁層を形成し、
    (4)上記(2)及び(3)の工程を複数回繰り返し、
    (5)前記薄基板から前記厚基板を剥離して、前記薄基板の上に複数の前記配線層及び前記絶縁層を有する多層配線基板を得る、
    多層配線基板の製造方法であって、
    前記厚基板は、アルミナ基板、セラミック基板の群から選ばれる少なくとも一つを用いる、多層配線基板の製造方法。
  2. 前記(1)の前記厚基板に前記薄基板を貼り付ける工程において、加熱によって焼失又は接着力を失う接着剤で前記厚基板に前記薄基板を貼り付け、
    前記(5)の前記薄基板から前記厚基板を剥離する工程では、積層した前記配線層及び前記絶縁層を乾燥させた後に、加熱して前記接着剤を焼失又は接着力を失わせて、前記薄基板から前記厚基板を剥離させる、請求項1に記載の多層配線基板の製造方法。
  3. 前記絶縁性ペーストは、ガラスペーストからなる、請求項1又は2に記載の多層配線基板の製造方法。
  4. 前記薄基板及び前記厚基板は、アルミナ基板である、請求項1から3のいずれか一項に記載の多層配線基板の製造方法。
JP2018224609A 2018-11-30 2018-11-30 多層配線基板の製造方法 Active JP6760355B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018224609A JP6760355B2 (ja) 2018-11-30 2018-11-30 多層配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018224609A JP6760355B2 (ja) 2018-11-30 2018-11-30 多層配線基板の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015006659A Division JP6447156B2 (ja) 2015-01-16 2015-01-16 多層配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2019062215A JP2019062215A (ja) 2019-04-18
JP6760355B2 true JP6760355B2 (ja) 2020-09-23

Family

ID=66177741

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018224609A Active JP6760355B2 (ja) 2018-11-30 2018-11-30 多層配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP6760355B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05335183A (ja) * 1992-05-28 1993-12-17 Murata Mfg Co Ltd 多層基板を備えた電子部品及びその製造方法
JP2006114552A (ja) * 2004-10-12 2006-04-27 Murata Mfg Co Ltd 電子部品製造方法
JP5042495B2 (ja) * 2005-12-26 2012-10-03 京セラSlcテクノロジー株式会社 配線基板の製造方法
JP2013251368A (ja) * 2012-05-31 2013-12-12 Hitachi Chemical Co Ltd 半導体装置の製造方法及びそれに用いる熱硬化性樹脂組成物並びにそれにより得られる半導体装置
JP2015005632A (ja) * 2013-06-21 2015-01-08 株式会社村田製作所 積層コイルの製造方法

Also Published As

Publication number Publication date
JP2019062215A (ja) 2019-04-18

Similar Documents

Publication Publication Date Title
JP2000277369A (ja) 積層セラミック電子部品とその導電ペースト
JP5083409B2 (ja) 積層セラミック電子部品の製造方法
JP2013026257A (ja) 積層型電子部品の製造方法
JP6447156B2 (ja) 多層配線基板の製造方法
JP2009124155A (ja) 多層セラミックコンデンサの製造方法
JP6760355B2 (ja) 多層配線基板の製造方法
WO2018030192A1 (ja) セラミック電子部品
US20040134875A1 (en) Circuit-parts sheet and method of producing a multi-layer circuit board
JP3580688B2 (ja) 積層セラミック回路基板の製造方法
JP2009111394A (ja) 多層セラミック基板の製造方法
JP2004253771A (ja) セラミックグリーンシートの製造方法および当該セラミックグリーンシートを用いた電子部品の製造方法
JP5356434B2 (ja) セラミック基板の製造方法
JP2002246267A (ja) 積層型複合デバイス及びその製造方法
JP2003324026A (ja) 積層型電子部品の製造方法
JP2002057036A (ja) 積層複合電子部品及びその製造方法
JP4072046B2 (ja) 複合シートの製造方法および積層部品の製造方法
JP2008010674A (ja) 電子部品の製造方法及び電子部品
KR20060013950A (ko) 이종 유전체를 이용한 다층기판 제조방법
JP4577479B2 (ja) 多層配線基板形成に用いられる異材質部を有するシート形成方法および異材質部を有するシート
JP2000232019A (ja) インダクタ、およびインダクタの製造方法
JP3570242B2 (ja) セラミック多層基板の製造方法
JP3559310B2 (ja) 積層セラミック回路基板の製造方法
JP3437019B2 (ja) 積層セラミックコンデンサの製造方法
JP2003234231A (ja) 積層型電子部品の製造方法
CN100580830C (zh) 陶瓷生片及电子元件的制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200602

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200710

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200804

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200817

R150 Certificate of patent or registration of utility model

Ref document number: 6760355

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150