WO2005069706A1 - 回路基板及びその製造方法 - Google Patents

回路基板及びその製造方法 Download PDF

Info

Publication number
WO2005069706A1
WO2005069706A1 PCT/JP2004/017070 JP2004017070W WO2005069706A1 WO 2005069706 A1 WO2005069706 A1 WO 2005069706A1 JP 2004017070 W JP2004017070 W JP 2004017070W WO 2005069706 A1 WO2005069706 A1 WO 2005069706A1
Authority
WO
WIPO (PCT)
Prior art keywords
alloy foil
circuit board
alloy
film
substrate
Prior art date
Application number
PCT/JP2004/017070
Other languages
English (en)
French (fr)
Inventor
Takashi Ueno
Takashi Mochizuki
Original Assignee
Dept Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dept Corporation filed Critical Dept Corporation
Publication of WO2005069706A1 publication Critical patent/WO2005069706A1/ja

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0242Structural details of individual signal conductors, e.g. related to the skin effect
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive

Definitions

  • the present invention relates to a circuit board and a method of manufacturing the same, and more particularly, to a circuit board and a method of manufacturing the same, which can form a fine pattern by etching and can suppress signal propagation loss due to a skin effect.
  • the present invention also relates to a circuit board capable of suppressing generation of an etching residue and a method of manufacturing the same.
  • FIGS. 7A to 7D are cross-sectional views illustrating a conventional circuit board manufacturing method.
  • This circuit board employs a method in which a copper foil and a board are brought into close contact with each other by a laminating method and joined.
  • a copper foil 101 is prepared, and the surface of the copper foil 101 is roughened.
  • a polyimide substrate 102 is prepared, and the roughened surface of the copper foil 101 is opposed to the polyimide substrate 102.
  • the polyimide substrate 102 and the copper foil 101 are thermocompression bonded by heating and pressing.
  • the polyimide substrate 102 and the copper foil 101 are closely bonded. At this time, since the surface of the copper foil 101 is roughened, the copper foil 101 adheres to the polyimide substrate 102 with a certain strength.
  • a photoresist film (not shown) is applied on the copper foil 101, and is exposed and developed to form a resist pattern on the copper foil 101. (Not shown) is formed.
  • the copper foil 101 is wet-etched using the resist pattern as a mask, whereby wiring patterns 103a to 103d having a copper foil strength are formed on the polyimide substrate 102.
  • the surface of the copper foil 101 is roughened in expectation of an anchor effect in order to secure adhesion between the polyimide substrate 102 and the copper foil 101.
  • the copper foil is roughened as the wiring patterns 103a to 103d become finer, there is a limit to fine pattern jungling by etching.
  • FIGS. 8A to 8D are cross-sectional views illustrating another conventional method for manufacturing a circuit board.
  • This circuit board uses a method of forming a polyimide film on a copper foil by a casting method.
  • an additive such as Cr, Ni, Zn or the like is applied on the roughened surface of the copper foil 101, so that the copper foil 101 has a rough surface.
  • a base film 104 having the above additive power is formed thereon.
  • a polyimide precursor which is in a state before the polyimide is formed is applied onto the adhesion promoting film 104, and is imidized by heat treatment to form a copper foil.
  • a polyimide film 105 is formed via an adhesion promoting film 104.
  • the base film 104 functions as an adhesion layer between the copper foil 101 and the polyimide film 105.
  • a photoresist film (not shown) is applied on the copper foil 101, and is exposed and developed to form a resist pattern on the copper foil 101. (Not shown) is formed.
  • the copper foil 101 is wet-etched using the resist pattern as a mask, whereby wiring patterns 103a to 103d made of the copper foil 101 are formed on the polyimide film 105.
  • the surface of the copper foil 101 is roughened in order to secure the adhesion between the polyimide film 105 and the copper foil 101 in order to expect an anchor effect.
  • a base film 104 is formed on the rough surface of 101.
  • the miniaturization of the wiring patterns 103a-103d progresses, there is a limit to the roughening of the Cu foil, the underlying film, and the fine pattern due to etching curling in the underlayer.
  • the surface of copper foil 101 is roughened, there is a problem that signal propagation loss due to the skin effect is likely to occur.
  • the copper foil 101 and the base film 104 are wet-etched and putt réelle, the copper foil and the base film have different etching properties due to different materials. Therefore, if the copper foil and the base film are patterned and etched once under the same conditions, an etching residue remains, which may cause a problem such as a short circuit between wirings and migration. On the other hand, in order to prevent the etching residue from remaining, the copper foil and the base film can be patterned by etching twice under different conditions. In this case, the etching process takes a long time. This causes a problem that the throughput is reduced.
  • the present invention has been made in view of the above circumstances, and has as its object to provide a circuit capable of forming a fine pattern by etching and suppressing a signal transmission port in a skin effect. It is to provide a substrate and a method for manufacturing the same. Another object of the present invention is to provide a circuit board capable of suppressing generation of an etching residue and a method for manufacturing the same.
  • a circuit board according to the present invention is a circuit board in which a board and a Cu alloy foil are laminated
  • the Cu alloy foil contains Cu as a main component and contains at least one element selected from the group consisting of Ti, Mo, Ni, A1, and Ag in a total amount of 0.5-5. It is characterized by being made of an alloy alloy.
  • the adhesion between the Cu alloy foil having the above-described composition and the substrate is very good. Sufficient adhesion can be ensured.
  • Cu alloy There is no need to roughen the surface of the foil. Therefore, since the wiring pattern has good flatness, signal propagation loss due to the skin effect can be suppressed.
  • the skin effect is that high-frequency current is concentrated on the conductor surface. From this, the path of the current flowing through the wiring pattern having the uneven surface when viewed microscopically is relatively long and the resistance value increases. For this reason, the path of the current flowing through the wiring pattern having excellent flatness on the surface does not become longer and the resistance value does not increase as compared with the case where there is unevenness. Therefore, Cu alloy foil with excellent flatness is advantageous in skin effect.
  • the circuit board according to the present invention is a circuit board in which a board and a Cu alloy foil are bonded, wherein the Cu alloy foil is selected from the group consisting of Ti, Mo, Ni, A1, and Ag.
  • the alloy is characterized in that it contains at least one element in the range of 0.5-5. ( ⁇ % In total, with the balance being an alloy consisting of Cu.
  • the circuit board according to the present invention includes: a Cu alloy foil;
  • a circuit board comprising:
  • the Cu alloy foil contains Cu as a main component and contains at least one element selected from the group consisting of Ti, Mo, Ni, A1, and Ag in a total amount of 0.5-5. It is characterized by being made of an alloy alloy.
  • the adhesion between the Cu alloy foil having the above-described composition and the polyimide film is very good. Therefore, even if the wiring pattern made of the Cu alloy foil is miniaturized, the wiring pattern and the polyimide film can be used. And sufficient adhesion can be ensured. In addition, since the adhesiveness is good, it is not necessary to roughen the surface of the Cu alloy foil unlike the prior art. Therefore, it is possible to suppress signal propagation loss in the skin effect.
  • the thickness of the Cu alloy foil can be 5 ⁇ m or more and 50 ⁇ m or less, and the Cu alloy foil reduces propagation loss accompanying a skin effect. Reduce or reduce.
  • the circuit board according to the present invention includes: a first Cu alloy foil; A polyimide film formed on the first Cu alloy foil,
  • a circuit board comprising:
  • the first Cu alloy foil contains Cu as a main component and contains at least one element selected from the group consisting of Ti, Mo, Ni, A1, and Ag in a total amount of 0.5-5.
  • the second Cu alloy foil comprises Cu as a main component, and contains at least one element selected from the group consisting of Ti, Mo, Ni, A1, and Ag copper in a total amount of 0.5%. — 5.
  • the alloy is characterized by containing ( ⁇ %).
  • a circuit board according to the present invention includes:
  • a first Cu alloy foil disposed on the surface of the substrate
  • a second Cu alloy foil disposed on the back side of the substrate
  • a circuit board comprising:
  • the first Cu alloy foil contains Cu as a main component and contains at least one element selected from the group consisting of Ti, Mo, Ni, A1, and Ag in a total amount of 0.5-5. Alloy having a thickness of 5 ⁇ m or more and 50 ⁇ m or less,
  • the second Cu alloy foil contains Cu as a main component and contains at least one element selected from the group consisting of Ti, Mo, Ni, A1, and Ag in a total amount of 0.5-5. ( ⁇ %). It has a thickness of 5 ⁇ m or more and 50 ⁇ m or less.
  • a circuit board according to the present invention includes:
  • a wiring pattern formed on the substrate comprising a Cu alloy foil
  • a circuit board comprising:
  • the wiring pattern is composed of an alloy powder containing Cu as a main component and at least one element selected from Ti, Mo, Ni, A1, and Ag forces and a group force of 0.5-5. ( ⁇ % In total). It is characterized by becoming.
  • the adhesion between the wiring pattern made of the Cu alloy foil having the above-mentioned composition and the substrate is very good, even if the wiring pattern is miniaturized, the adhesion between the wiring pattern and the substrate is excellent Can be secured sufficiently. Also, since the adhesiveness is good, it is not necessary to roughen the surface of the Cu alloy foil as in the prior art, so that the flatness of the wiring pattern is also good. Therefore, Signal propagation loss in the skin effect can be suppressed.
  • a circuit board according to the present invention includes:
  • a circuit board comprising:
  • the second wiring pattern includes a thin film and a Cu film formed on the thin film.
  • the thin film has Cu as a main component, and has a group force of Ti, Mo, Ni, A1, and Ag force. It is an alloy containing at least one element in total of 0.5-5. ( ⁇ %) And has a film thickness of 5 nm or more and 1 ⁇ m or less.
  • the polymer material may be one selected from the group consisting of polyimide, liquid crystal polymer, Teflon (registered trademark), and epoxy resin. .
  • the Cu alloy foil contains Cu as a main component and contains at least one element selected from the group consisting of Ti, Mo, Ni, A1, and Ag in a total amount of 0.5-5. It is characterized by being made of an alloy alloy.
  • the method for manufacturing a circuit board according to the present invention is a method for manufacturing a circuit board, comprising a step of bonding a substrate and a Cu alloy foil by thermocompression bonding.
  • a method of manufacturing a circuit board according to the present invention includes a step of arranging an adhesive layer between a substrate and a Cu alloy foil, and laminating the substrate and the Cu alloy foil by pressure bonding. And
  • the Cu alloy foil contains Cu as a main component and contains at least one element selected from the group consisting of Ti, Mo, Ni, A1, and Ag in a total amount of 0.5-5. It is characterized by being made of an alloy alloy.
  • the Cu alloy foil is etched to form a wiring pattern made of the Cu alloy foil on the substrate.
  • the method may further include a forming step.
  • the Cu alloy foil having the composition described above can be etched with the same etching solution as pure Cu, and the Cu alloy foil can be etched by one wet etching. There is no problem such as residue.
  • the thin film is made of an alloy containing Cu as a main component, and a group force of Ti, Mo, Ni, A1, and Ag forces. It is also possible to consist of
  • the method for producing a circuit board according to the present invention comprises the steps of: applying a polyimide precursor on a Cu alloy foil;
  • the precursor of the polyimide is a resin before it becomes a polyimide.
  • the Cu alloy foil is etched on the substrate after the step of forming the polyimide film, so that the Cu alloy foil is formed on the substrate.
  • the method may further include a step of forming a wiring pattern.
  • the thin film is made of an alloy containing Cu as a main component, and a group force of Ti, Mo, Ni, A1, and Ag forces. It is also possible to consist of
  • the thickness of the Cu alloy foil may be 5 m or more and 50 ⁇ m or less.
  • the method for manufacturing a circuit board according to the present invention includes a step of applying a polyimide precursor on the first Cu alloy foil;
  • the first Cu alloy foil contains Cu as a main component and contains at least one element selected from the group consisting of Ti, Mo, Ni, A1, and Ag in a total amount of 0.5-5.
  • the second Cu alloy foil contains Cu as a main component and contains at least one element selected from the group consisting of Ti, Mo, Ni, A1, and Ag in a total amount of 0.5-5. ( ⁇ %). It is characterized in that it consists of
  • the method for manufacturing a circuit board according to the present invention includes the steps of: applying a thermoplastic polyimide varnish on the first Cu alloy foil;
  • a circuit board comprising:
  • the first Cu alloy foil contains Cu as a main component and contains at least one element selected from the group consisting of Ti, Mo, Ni, A1, and Ag in a total amount of 0.5-5.
  • the second Cu alloy foil comprises Cu as a main component, and contains at least one element selected from the group consisting of Ti, Mo, Ni, A1, and Ag copper in a total amount of 0.5%. — 5.
  • the alloy is characterized by containing ( ⁇ %).
  • the method for manufacturing a circuit board according to the present invention includes a step of bonding the board and the Cu alloy foil by thermocompression bonding;
  • a method for manufacturing a circuit board comprising:
  • the Cu alloy foil contains Cu as a main component and contains at least one element selected from the group consisting of Ti, Mo, Ni, A1, and Ag in a total amount of 0.5-5. Alloy alloy,
  • the thin film is made of an alloy containing Cu as a main component, and a group force of Ti, Mo, Ni, A1, and Ag forces. And a film thickness of 5 nm or more and 1 ⁇ m or less.
  • circuit board which can form a fine pattern by etching and suppress a signal propagation loss due to a skin effect, and a method of manufacturing the same. be able to. Further, according to another aspect of the present invention, it is possible to provide a circuit board capable of suppressing generation of an etching residue and a method for manufacturing the same.
  • FIG. 1 (A)-(E) and FIG. 2 are cross-sectional views showing a method of manufacturing a circuit board according to Embodiment 1 of the present invention and mounting electronic components on the circuit board.
  • This circuit board uses a method in which a Cu alloy foil and a board are brought into close contact with each other by a laminating method and joined.
  • a Cu alloy foil 1 and a substrate 2 each having a length of about 5 m or more and about 50 m or less are prepared, and both are positioned to face each other.
  • the Cu alloy foil 1 includes a method of manufacturing by an electrolytic plating method and a method of manufacturing by a rolling method.
  • the electrolytic plating method for example, a Cu alloy film is formed on a metal drum by electroplating, and then continuously peeled off and wound, and used as a Cu alloy foil.
  • the rolling method for example, a metal ingot having a thickness of about 20 cm is used as a base material, and repeatedly rolled and annealed, and processed to a predetermined foil thickness is used as a Cu alloy foil.
  • the Cu alloy foil 1 contains 0.5 to 5.0% by weight (wt%) in total of at least one element containing Cu as a main component and also having a group power of Ti, Mo, Ni, A1, and Ag. It is made of the following alloy. Further, a more preferable Cu alloy foil 1 includes a group of at least one element selected from the group consisting of Ti, Mo, Ni, A1, and Ag in a total amount of 0.5-5. Further, a more preferable Cu alloy foil is a foil containing 1.1 to 1.2 wt% of Mo, with the balance being Cu, and the substrate 2 is made of polyimide or liquid crystal. Polymer, Teflon (registered trademark) or high polymer material such as epoxy resin Alternatively, it is formed of a resin material.
  • the reason for using the above-described materials for the Cu alloy foil 1 is as follows.
  • the alloy material can be easily manufactured, it is composed of chemically stable material, the cost advantage of the material is high because no expensive metal is used, and the particle size is fine and dense in material.
  • the composition must be such that a simple foil can be easily formed.
  • wet etching use the same etchant as pure Cu (for example, ferric chloride, cupric chloride) at the same rate. Is possible.
  • the conventional copper foil it is necessary to perform a corrosion prevention treatment on the copper foil surface.On the other hand, the Cu alloy foil 1 is provided with a corrosion prevention treatment because it is superior in corrosion resistance to the conventional copper foil. No need. In this respect, low cost dangling can be achieved.
  • the substrate 2 and the Cu alloy foil 1 are thermocompression bonded by heating and pressing.
  • the substrate 2 and the Cu alloy foil 1 are closely bonded and bonded.
  • the adhesion between the Cu alloy foil 1 and the substrate 2 made of a polymer material or a resin material is determined by using a conventional underlayer such as Cr or Ni or roughening the surface of the copper foil. Very good than if you did. Therefore, in the present embodiment, unlike the conventional circuit board, a base film for securing adhesion is not required, and the surface of the Cu alloy foil is roughened to improve the adhesion as in the conventional technology. No need.
  • a photoresist film is applied on the Cu alloy foil 1, and the photoresist film is exposed and developed, so that the Cu alloy foil 1 A resist pattern 4 is formed.
  • the Cu alloy foil 1 is wet-etched with an etching solution such as ferric chloride or copper salt II using the resist pattern 4 as a mask.
  • wiring patterns 5a-5d made of the Cu alloy foil 1 are formed on the substrate 2.
  • the Cu alloy foil 1 having the above-described composition can be etched with an etchant such as ferric chloride, copper chloride, and the like, and the etching rate is almost the same. Further, since no base film is used unlike the prior art, no etching residue remains.
  • the semiconductor chip 8 is aligned on the circuit board, the Au bump 9 is arranged on the wiring pattern, and the wiring pattern on the board and the semiconductor chip are thermocompression bonded. As a result, the wiring pattern and the Au bump are bonded, and the semiconductor chip is mounted on the circuit board.
  • the adhesion between the Cu alloy foil 1 and the substrate 2 which is also a polymer material or a resin material is very good. For this reason, even if the wiring patterns 5a to 5d are miniaturized, the adhesion between the wiring pattern and the substrate can be sufficiently ensured. Therefore, unlike the prior art, there is no need to arrange a base film for promoting adhesion, which makes it unnecessary to roughen the surface of the Cu alloy foil, so that the number of steps can be reduced and the manufacturing cost can be reduced.
  • the surface of Cu alloy foil 1 is not roughened as described above, signal propagation loss due to the skin effect is less likely to occur.
  • the path of the current flowing through the wiring pattern is relatively shorter than that of the conventional circuit board because the flatness of the surface of the wiring pattern is high. Becomes lower. Therefore, using the Cu alloy foil 1 having high surface flatness is advantageous in the skin effect.
  • the Cu alloy foil 1 since the use of the Cu alloy foil 1 is advantageous for the skin effect in which the adhesion between the wiring pattern and the substrate is good, the Cu alloy foil 1 has a fine wiring pattern and is highly reliable and thin. It is possible to realize the circuit board of the present invention.
  • the Cu alloy foil 1 having the above-described composition can be etched with the same etchant as pure Cu, has almost the same etching rate, and the Cu alloy thin film has no difference in chemical reaction from pure Cu. Therefore, it is possible to etch the Cu alloy foil 1 by one wet etching, and there is no problem such as an etching residue. Therefore, the throughput in the etching step can be improved.
  • the copper foil or the base film is eroded into the substrate by roughening the surface of the copper foil. Therefore, etching residues such as copper are likely to remain on the substrate even after etching.In this embodiment, however, it is not necessary to roughen the Cu alloy foil. Become.
  • the semiconductor chip 8 is mounted on the circuit board by joining the wiring pattern made of a Cu alloy foil and the Au bump 9.
  • the component mounting method is not limited to this, and it is also possible to mount the component on the circuit board using other mounting methods.
  • the semiconductor chip 8 can be mounted on a circuit board by bonding the Au bumps 9 to a wiring pattern in which a plating film of another material is formed on a Cu alloy foil.
  • FIGS. 3A to 3E are cross-sectional views showing a method of manufacturing a circuit board according to Embodiment 2 of the present invention, and the same parts as those in FIG.
  • This circuit board uses a method in which the Cu alloy foil and the board are brought into close contact with each other and joined by a lamination method.
  • a Cu alloy foil 1 and a substrate 2 are prepared, and an adhesive layer 3 is formed on the surface of the substrate 2.
  • positioning is performed so that the Cu alloy foil 1 and the adhesive layer 2 face each other.
  • the method of manufacturing the Cu alloy foil 1, the Cu alloy composition of the Cu alloy foil 1, and the material of the substrate 2 are the same as those in the first embodiment.
  • the substrate 2 and the Cu alloy foil 1 are pressurized and pressed.
  • the substrate 2 and the Cu alloy foil 1 are in close contact with each other via the adhesive layer and are bonded together.
  • the present embodiment employs pressure bonding without heating.However, since the adhesive layer 3 is disposed between the substrate 2 and the Cu alloy foil 1, heating is performed. Even without it, sufficient adhesion can be secured. Therefore, the adhesion between the Cu alloy foil 1 and the substrate 2 made of a polymer material or a resin material can be improved by using a conventional base film such as Cr or Ni or by roughening the surface of the copper foil. Very good compared to the case. Therefore, in the present embodiment, unlike the conventional circuit board, a base film for ensuring adhesion is not required, and the surface of the Cu alloy foil is roughened as in the conventional technique. It is also necessary to improve the adhesion by flattening.
  • the Cu alloy foil 1 is wet-etched with an etching solution such as ferric chloride or copper salt II using the resist pattern 4 as a mask.
  • wiring patterns 5a to 5d made of Cu alloy foil 1 are formed on the substrate 2 as shown in FIG. 3 (E).
  • a finer wiring pattern can be formed by etching.
  • the Cu alloy foil 1 having the above-described composition can be etched with an etching solution such as ferric chloride, cupric chloride, and the like, and the etching rate is almost the same. Further, since no base film is used as in the prior art, no etching residue remains.
  • FIGS. 4A and 4B are cross-sectional views illustrating a method of manufacturing a circuit board according to Embodiment 3 of the present invention.
  • This circuit board uses a method of forming a polyimide film on a Cu alloy foil by a casting method.
  • a Cu alloy foil 1 is prepared.
  • the manufacturing method of the Cu alloy foil 1 and the material of the Cu alloy composition of the Cu alloy foil 1 are the same as those in the first embodiment.
  • a resin (precursor) before becoming a polyimide is applied on the Cu alloy foil 1 and imidized by heat treatment to form a polyimide film 6 on the Cu alloy foil 1. .
  • the adhesion between the Cu alloy foil 1 and the polyimide film 6 is much better than the case where the surface of the conventional copper foil is roughened and a base film such as Cr or Ni is used. Therefore, in the present embodiment, a base film for ensuring adhesion is not required unlike a conventional circuit board, and a
  • a resist pattern (not shown) is formed on the Cu alloy foil 1 by applying a photoresist film on the Cu alloy foil 1 and exposing and developing the photoresist film. To . Thereafter, using the resist pattern as a mask, the Cu alloy foil 1 is wet-etched with an etching solution such as ferric chloride, cupric chloride, or the like. Next, by removing the resist pattern, wiring patterns 5a-5d made of Cu alloy foil 1 are formed on polyimide film 6, as shown in FIG. 4 (B). At this time, since it is not necessary to roughen the Cu alloy foil 1, a finer wiring pattern can be formed by etching.
  • the Cu alloy foil 1 having the above-described composition can be etched with an etchant such as ferric chloride, copper chloride, and the like, and the etching rates are almost the same. Further, since no underlying film is used as in the prior art, no etching residue remains.
  • the adhesive force between the Cu alloy foil 1 and the polyimide film 6 is as good as 6 NZcm. Therefore, even if the wiring patterns 5a to 5d are miniaturized, the adhesion between the wiring pattern and the polyimide film 6 can be sufficiently ensured. Therefore, since it is not necessary to roughen the Cu alloy foil, a finer wiring pattern can be formed by etching. Further, since the surface of the Cu alloy foil 1 is not roughened, signal propagation loss due to the skin effect hardly occurs. In addition, the use of the Cu alloy foil 1 is advantageous in the skin effect that the adhesiveness between the wiring pattern and the polyimide film 6 is good, so that a highly reliable thin circuit board having a fine wiring pattern is realized. It is possible to do.
  • the Cu alloy foil 1 hardly diffuses into the polyimide film 6. Further, the Cu alloy foil 1 having the composition described above can be etched with the same etchant as pure Cu. Therefore, the Cu alloy foil 1 can be etched by one wet etching, and there is no problem such as an etching residue. Therefore, the throughput in the etching step can be improved.
  • FIG. 5A and 5 (B) are cross-sectional views illustrating a method for manufacturing a circuit board according to Embodiment 4 of the present invention.
  • This circuit board has wiring patterns formed on both sides of the board 1.
  • This circuit board uses a method in which a polyimide film is formed on a Cu alloy foil by a casting method, and the polyimide film and the Cu alloy foil are bonded by a laminating method.
  • a polyimide film 6 is formed on a Cu alloy foil 1. This forming method is the same as the step shown in FIG.
  • a Cu alloy foil 7 is prepared, and the Cu alloy foil 7 and the polyimide film 6 are aligned so as to face each other.
  • the method for producing the Cu alloy foil 7 and the Cu alloy composition of the Cu alloy foil 7 are the same as those in the first embodiment.
  • the polyimide film 6 and the Cu alloy foil 7 are thermocompressed in the same manner as in Embodiment 1 by heating and pressing. Thereby, as shown in FIG. 5 (B), the polyimide film 6 and the Cu alloy foil 7 are closely bonded and bonded. At this time, the adhesion between the Cu alloy foil 7 and the polyimide film 6 is much better than when a conventional underlayer such as Cr or Ni is used or when the surface of the copper foil is roughened. Therefore, in this embodiment, it is not necessary to provide a base film for securing adhesion unlike the conventional circuit board, and it is necessary to increase the adhesion by roughening the surface of the Cu alloy foil as in the prior art. Nor. Incidentally, the polyimide film 6 and the Cu alloy foil 7 may be pressurized and pressed by the same method as in the second embodiment. However, in this case, it is preferable to dispose an adhesive layer between the polyimide film 6 and the Cu alloy foil 7.
  • each of the Cu alloy foil 1 and the Cu alloy foil 7 is wet-etched by the same method as in the first embodiment.
  • a wiring pattern composed of 1 and 7 is formed (not shown).
  • a finer wiring pattern can be formed by etching.
  • the polyimide film 6 is formed on the Cu alloy foil 1, and the polyimide film 6 and the Cu alloy foil 7 are bonded to each other. It is also possible to use a circuit board in which Cu alloy foil is adhered to both sides of the board using the method of 2.
  • the polyimide film 6 and the Cu alloy foil 7 are thermocompression-bonded by heating and pressing in the same manner as in the first embodiment. It is also possible to arrange an adhesive layer between the foil 7 and bond the polyimide film and the Cu alloy foil by pressure bonding. (Embodiment 5)
  • FIGS. 6 (A) and 6 (B) are cross-sectional views illustrating a method for manufacturing a circuit board according to Embodiment 5 of the present invention.
  • This circuit board has a multilayer wiring structure.
  • a substrate in which the substrate 2 shown in FIG. 1 (B) and the Cu alloy foil 1 shown in FIG. Note that, in the same manner as in the second embodiment, a substrate in which the adhesion layer 3 is disposed between the substrate 2 and the Cu alloy foil 1 shown in FIG. 3 (B) may be used.
  • a method in which a polyimide film 6 is formed on a Cu alloy foil 1 shown in FIG. 4A by a method may be used.
  • a photoresist film (not shown) is applied on the Cu alloy foil 1, and the photoresist film is exposed and developed, whereby a resist pattern is formed on the Cu alloy foil 1. . Thereafter, using the resist pattern as a mask, the Cu alloy foil 1 is wet-etched with an etching solution such as ferric chloride, cupric chloride, or the like. Next, a wiring pattern made of the Cu alloy foil 1 is formed on the substrate 2 by removing the resist pattern.
  • a resin (precursor) before becoming a polyimide is applied on the wiring pattern and the substrate 2, and then heat-treated, whereby a polyimide film 10 is formed on the wiring pattern and the substrate 2. .
  • the polyimide film 10 is etched to form a through hole 10a located on the wiring pattern in the polyimide film 10. If the polyimide film has photosensitivity, a through hole can be formed by exposing and developing the polyimide film.
  • a Cu alloy thin film 11 having a thickness of 5 nm or more and 1 ⁇ m or less is formed by sputtering on the bottom surface, the inner side surface, and the polyimide film 10 of the through hole 10a.
  • a Cu plating film 12 having a thickness of 300 nm or more and 30 / zm or less is formed on the Cu alloy thin film 11 by electroplating or electroless plating. Note that a Cu vapor deposition film may be formed instead of the Cu plating film 12.
  • the Cu alloy thin film 11 contains Cu as a main component, and contains at least one element selected from the group consisting of Ti, Mo, Ni, A1, and Ag in a total amount of 0.5 to 5.0% by weight (wt%).
  • the resulting alloy strength also increases. More preferably, the Cu alloy thin film 11 contains at least one element selected from the group consisting of Ti, Mo, Ni, A1, and Ag in a total amount of 0.5-5.
  • the balance is also an alloy force consisting of Cu. Further, a more preferable Cu alloy thin film contains Mo in an amount of 1.1 to 1.2 wt%, and has an alloying force of Cu with the balance being Cu.
  • a photoresist film (not shown) is applied on the Cu plating film 12, exposed and developed, whereby a resist pattern is formed on the Cu plating film 12.
  • the Cu plating film 12 and the Cu alloy thin film 11 are wet-etched with an etching solution such as Shii-Dani II iron, Shii-Dai cup copper, or the like.
  • an etching solution such as Shii-Dani II iron, Shii-Dai cup copper, or the like.
  • a wiring pattern including a Cu plating film 12 and a Cu alloy thin film 11 is formed on the polyimide film 10.
  • the wiring pattern on the polyimide film 10 is electrically connected to the wiring pattern on the substrate 2 through the through hole 10a.
  • the Cu plating film 12, which is pure Cu, and the Cu alloy thin film 11 having the above-described composition can be etched with an etchant such as ferric chloride, copper chloride, and the like, and have almost the same etching rate.
  • the Cu alloy thin film has no difference in chemical reaction from pure Cu, and there is no problem such as residue.
  • a circuit board having a multilayer wiring structure is formed by the above method.
  • the circuit board shown in FIG. 6B has a multilayer wiring structure in which two wiring layers are formed on the substrate, three or more wiring layers can be formed on the substrate. is there.
  • a multi-layer wiring structure of three or more layers can be formed by repeating the process of forming the second wiring layer shown in FIG. 6B for the third and subsequent layers.
  • the Cu alloy thin film 11 is formed in the through hole 10a by sputtering, it is possible to form the Cu alloy thin film 11 with a small thickness and good coverage even in the fine through hole 10a. it can. In other words, this is particularly effective when the wiring pattern is miniaturized and the through hole is miniaturized.
  • the film thickness controllability is very good.
  • the present invention is not limited to the above-described embodiment, and can be implemented with various modifications without departing from the gist of the present invention.
  • the circuit board having wiring patterns on both sides according to the fourth embodiment is provided with the semiconductor chip 8 according to the first embodiment. Can be implemented using the same method as in the first embodiment.
  • the semiconductor chip 8 according to the first embodiment can be mounted on the circuit board having the multilayer wiring structure according to the fifth embodiment by using the same method as in the first embodiment.
  • the substrate 2 formed of a polymer material or a resin material such as polyimide, liquid crystal polymer, Teflon (registered trademark), or epoxy resin is used.
  • the material of the substrate is not limited to those described above, and the material of the substrate can be variously changed to carry out the invention.
  • Al O or a composite oxide containing Al O as a main raw material
  • Ceramics such as A1N, SiO, etc., paper-based phenol (fat copper-clad laminate, paper-based epoxy)
  • Fat-clad laminates synthetic fiber cloth-based epoxy-clad copper-clad laminates, glass cloth ⁇ Paper composite base epoxy-fat-copper-clad laminates, glass cloth ⁇ Glass nonwoven composite base epoxy-fat-copper-clad laminates , Glass cloth-based epoxy resin-clad laminate, glass-based polyimide resin-clad laminate, glass substrate BT resin-clad laminate, glass-based fluorine resin-clad laminate, glass base It is also possible to use a substrate such as a heat-hardened PPO / copper-clad laminate.
  • a substrate made of a commercially available polyimide, liquid crystal polymer, Teflon (registered trademark), or epoxy resin is prepared. Also prepare a Cu alloy foil produced by electrolytic plating. Next, the Cu alloy foil and the substrate are closely bonded by thermocompression bonding. Thus, a Cu alloy foil / resin base material was produced.
  • JIS and C-6481 the bond strength of the Cu alloy foil / resin base material under normal conditions and the bond strength between the Cu alloy foil and the resin base material after being exposed to an environment of 121 ° C and 100% RH for 96 hours are determined in accordance with JIS and C-6481. Evaluation was made by a 90-degree peel test method with a pattern width of 50 ⁇ m.
  • test base materials prepared are as shown in Table 1.
  • the composition of the Cu alloy foil in Table 1 is as follows:
  • Example 14 contains an alloy containing 0.5 to 5% by weight of Ti, with the balance being Cu, and
  • Examples 5 to 8 contain 0.5 to 5% by weight of Mo.
  • Example 9-12 contains 0.5-5% by weight of Ni and the remainder is an alloy composed of Cu, and
  • Example 13-16 contains an alloy composed of 0.5-5% by weight of Ag.
  • the balance is an alloy consisting of Cu.
  • test substrates as comparative examples described in Table 2 were prepared.
  • FIG. 1] (A)-(E) are cross-sectional views showing a method of manufacturing a circuit board according to Embodiment 1 of the present invention and mounting electronic components on the circuit board.
  • FIG. 2 is a cross-sectional view illustrating a method of manufacturing a circuit board according to Embodiment 1 of the present invention and mounting electronic components on the circuit board, and illustrating a step subsequent to FIG. 1 (E). .
  • FIG. 3 (A)-(E) is a cross-sectional view showing a method of manufacturing a circuit board according to Embodiment 2 of the present invention.
  • FIGS. 4A and 4B are cross-sectional views illustrating a method of manufacturing a circuit board according to Embodiment 3 of the present invention.
  • FIGS. 5 (A) and 5 (B) are cross-sectional views illustrating a method of manufacturing a circuit board according to Embodiment 4 of the present invention.
  • FIGS. 6A and 6B are cross-sectional views illustrating a method of manufacturing a circuit board according to Embodiment 5 of the present invention.
  • FIG. 7 (A) -1 (D) are cross-sectional views illustrating a conventional method for manufacturing a circuit board.
  • FIG. 8 (A) -1 (D) are cross-sectional views illustrating another conventional method for manufacturing a circuit board.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】 基板とCu合金箔との密着性を十分に確保でき、表皮効果における信号の伝播ロスを抑制できる回路基板及びその製造方法を提供する。 【解決手段】 本発明に係る回路基板は、基板2とCu合金箔1が張り合わされた回路基板であって、前記Cu合金箔1は、Cuを主成分とし、Ti、Mo、Ni、Al及びAgからなる群から選ばれた少なくとも1種類の元素を合計で0.5~5.0wt%含有してなる合金からなることを特徴とする。

Description

回路基板及びその製造方法
技術分野
[0001] 本発明は、回路基板及びその製造方法に係わり、特に、エッチング加工によって微 細なパターンを形成することができ、表皮効果における信号の伝播ロスを抑制できる 回路基板及びその製造方法、また、エッチング残渣の発生を抑制できる回路基板及 びその製造方法に関する。
背景技術
[0002] 図 7 (A)—(D)は、従来の回路基板の製造方法を示す断面図である。この回路基 板はラミネート法により銅箔と基板とを密着させて接合する方法を用いたものである。 まず、図 7 (A)に示すように、銅箔 101を準備し、この銅箔 101の表面をあらして粗 面化する。
[0003] 次に、図 7 (B)に示すように、ポリイミド基板 102を準備し、このポリイミド基板 102に 前記銅箔 101の粗面化した表面を対向させる。次いで、ポリイミド基板 102と銅箔 10 1を加熱及び加圧することにより熱圧着する。これによつて、図 7 (C)に示すように、ポ リイミド基板 102と銅箔 101は密着して接合される。この際、銅箔 101の表面を粗面 化しているため、銅箔 101がポリイミド基板 102にある程度の強度を持って接着する。
[0004] 次に、図 7 (D)に示すように、銅箔 101の上にフォトレジスト膜(図示せず)を塗布し 、露光及び現像することにより、銅箔 101の上にはレジストパターン(図示せず)が形 成される。次いで、このレジストパターンをマスクとして銅箔 101をウエットエッチング することにより、ポリイミド基板 102の上には銅箔力もなる配線パターン 103a— 103d が形成される。
[0005] ところで、上記従来の回路基板では、ポリイミド基板 102と銅箔 101との密着性を確 保するためにアンカー効果を期待して、銅箔 101の表面を粗面化している。しかしな がら、配線パターン 103a— 103dの微細化が進むに従い、銅箔を粗面化していると エッチングカ卩ェによる微細パターユングに限界がある。
[0006] また、銅箔 101の表面を粗面化すると表皮効果における信号の伝播ロスが生じや すくなるという問題がある。尚、表皮効果とは、高周波電流が導体表面に集中するこ とである。このことから、ミクロ的に見て凹凸のある表面 (ポリイミド基板 102との接合面 )を有する配線パターンを流れる電流のパスは相対的に長く抵抗値が増える。即ち、 図 7 (D)に示すような表面に凹凸のある配線パターンを流れる電流のパスは表面の 平坦性に優れた配線パターンに比べて長くなるから、抵抗値が増えることになる。従 つて、表面に凹凸のある配線パターンでは表皮効果において不利となる。
[0007] 図 8 (A)一 (D)は、他の従来の回路基板の製造方法を示す断面図である。この回 路基板はキャスティング法により銅箔上にポリイミド膜を形成する方法を用いたもので ある。
[0008] まず、図 8 (A)に示すように、銅箔 101を準備し、この銅箔 101の表面をあらして粗 面化する。
[0009] 次に、図 8 (B)に示すように、銅箔 101の粗面化された表面上に Cr、 Ni、 Zn等の添 加物を塗布することにより、銅箔 101の粗面上に前記添加物力もなる下地膜 104を 形成する。
[0010] この後、図 8 (C)に示すように、密着性助長膜 104の上にポリイミドになる前の状態 であるポリイミドの前駆体を塗布し、熱処理でイミド化することにより、銅箔 101の粗面 上には密着性助長膜 104を介してポリイミド膜 105が形成される。尚、下地膜 104は 、銅箔 101とポリイミド膜 105との密着層として作用する。
[0011] 次に、図 8 (D)に示すように、銅箔 101の上にフォトレジスト膜(図示せず)を塗布し 、露光及び現像することにより、銅箔 101の上にはレジストパターン(図示せず)が形 成される。次いで、このレジストパターンをマスクとして銅箔 101をウエットエッチング することにより、ポリイミド膜 105の上には銅箔 101からなる配線パターン 103a— 103 dが形成される。
[0012] ところで、上記他の従来の回路基板では、ポリイミド膜 105と銅箔 101との密着性を 確保するためにアンカー効果を期待して銅箔 101の表面を粗面化すると共に、銅箔 101の粗面上に下地膜 104を形成している。しかしながら、配線パターン 103a— 10 3dの微細化が進むに従 、、 Cu箔の粗面化及び下地膜と 、う構造ではエッチングカロ ェによる微細パターユング力卩ェに限界がある。 [0013] また、銅箔 101の表面を粗面化すると表皮効果における信号の伝播ロスが生じや すくなるという問題がある。
[0014] また、銅箔 101と下地膜 104をウエットエッチングしてパターユングする際、銅箔と 下地膜では材質が異なるためエッチング性が異なる。従って、銅箔と下地膜を同一 条件で 1回のエッチングによりパターユングを行うとエッチング残渣が残ってしまい、 それによつて配線間のショート、マイグレーション等の問題が発生することがある。こ れに対し、エッチング残渣が残らないようにするため、銅箔と下地膜を別々の条件で 2回のエッチングによりパター-ングを行うことも可能である力 この場合はエッチング 工程の時間が長くなりスループットが低くなるという問題が生じる。
発明の開示
発明が解決しょうとする課題
[0015] 前述した通り、従来及び他の従来の回路基板では、銅箔を粗面化するとエッチング 加工による微細パターニンダカ卩ェに限界があること、表皮効果における信号の伝播 ロスが生じること、エッチング残渣が生じることと!/、つた問題がある。
[0016] 本発明は上記のような事情を考慮してなされたものであり、その目的は、エッチング 加工によって微細なパターンを形成することができ、表皮効果における信号の伝播口 スを抑制できる回路基板及びその製造方法を提供することにある。また、本発明の他 の目的は、エッチング残渣の発生を抑制できる回路基板及びその製造方法を提供 することにある。
課題を解決するための手段
[0017] 上記課題を解決するため、本発明に係る回路基板は、基板と Cu合金箔が張り合わ された回路基板であって、
前記 Cu合金箔は、 Cuを主成分とし、 Ti、 Mo、 Ni、 A1及び Agカゝらなる群カゝら選ば れた少なくとも 1種類の元素を合計で 0.5— 5.(^%含有してなる合金カゝらなることを 特徴とする。
[0018] 上記回路基板によれば、上述した組成を有する Cu合金箔と基板との密着性が非 常に良いため、 Cu合金箔カゝらなる配線パターンを微細化しても配線パターンと基板 との密着性を十分に確保できる。また、密着性が良いので従来技術のように Cu合金 箔の表面を粗面化する必要がない。従って、配線パターンの平坦性が良いため、表 皮効果における信号の伝播ロスを抑制できる。表皮効果とは、高周波電流が導体表 面に集中することである。このことから、ミクロ的に見て凹凸のある表面を有する配線 パターンを流れる電流のパスは相対的に長く抵抗値が増える。このため、表面の平 坦性に優れた配線パターンを流れる電流のパスは凹凸のある場合に比べて長くなら ず抵抗値が増えることもない。従って、平坦性に優れた Cu合金箔では表皮効果にお いて有利となる。
[0019] 本発明に係る回路基板は、基板と Cu合金箔が張り合わされた回路基板であって、 前記 Cu合金箔は、 Ti、 Mo、 Ni、 A1及び Agカゝらなる群カゝら選ばれた少なくとも 1種 類の元素を合計で 0.5— 5.(^%含有し、残部が Cuからなる合金力もなることを特徴 とする。
[0020] また、本発明に係る回路基板においては、前記基板と前記 Cu合金箔との間に接着 層が配置されていることも可能である。
[0021] 本発明に係る回路基板は、 Cu合金箔と、
前記 Cu合金箔上に形成されたポリイミド膜と、
を具備する回路基板であって、
前記 Cu合金箔は、 Cuを主成分とし、 Ti、 Mo、 Ni、 A1及び Agカゝらなる群カゝら選ば れた少なくとも 1種類の元素を合計で 0.5— 5.(^%含有してなる合金カゝらなることを 特徴とする。
[0022] 上記回路基板によれば、上述した組成を有する Cu合金箔とポリイミド膜との密着性 が非常に良いため、 Cu合金箔カゝらなる配線パターンを微細化しても配線パターンと ポリイミド膜との密着性を十分に確保できる。また、密着性が良いので従来技術のよう に Cu合金箔の表面を粗面化する必要がない。従って、表皮効果における信号の伝 播ロスを抑制できる。
[0023] また、本発明に係る回路基板においては、前記 Cu合金箔の厚さが 5 μ m以上 50 μ m以下であることも可能であり、前記 Cu合金箔は表皮効果に伴う伝播損失を低減 又は削減するものである。
[0024] 本発明に係る回路基板は、第 1の Cu合金箔と、 前記第 1の Cu合金箔上に形成されたポリイミド膜と、
前記ポリイミド膜上に張り合わされた第 2の Cu合金箔と、
を具備する回路基板であって、
前記第 1の Cu合金箔は、 Cuを主成分とし、 Ti、 Mo、 Ni、 A1及び Agカゝらなる群から 選ばれた少なくとも 1種類の元素を合計で 0.5— 5.(^%含有してなる合金カゝらなり、 前記第 2の Cu合金箔は、 Cuを主成分とし、 Ti、 Mo、 Ni、 A1及び Agカゝらなる群から 選ばれた少なくとも 1種類の元素を合計で 0.5— 5.(^%含有してなる合金カゝらなるこ とを特徴とする。
[0025] 本発明に係る回路基板は、基板と、
前記基板の表面に配置された第 1の Cu合金箔と、
前記基板の裏面に配置された第 2の Cu合金箔と、
を具備する回路基板であって、
前記第 1の Cu合金箔は、 Cuを主成分とし、 Ti、 Mo、 Ni、 A1及び Agカゝらなる群から 選ばれた少なくとも 1種類の元素を合計で 0.5— 5.(^%含有してなる合金カゝらなり、 厚さが 5 μ m以上 50 μ m以下であり、
前記第 2の Cu合金箔は、 Cuを主成分とし、 Ti、 Mo、 Ni、 A1及び Agカゝらなる群から 選ばれた少なくとも 1種類の元素を合計で 0.5— 5.(^%含有してなる合金カゝらなり、 厚さが 5 μ m以上 50 μ m以下であることを特徴とする。
[0026] 本発明に係る回路基板は、基板と、
前記基板上に形成され、 Cu合金箔からなる配線パターンと、
を具備する回路基板であって、
前記配線パターンは、 Cuを主成分とし、 Ti、 Mo、 Ni、 A1及び Ag力もなる群力も選 ばれた少なくとも 1種類の元素を合計で 0.5— 5.(^%含有してなる合金カゝらなること を特徴とする。
[0027] 上記回路基板によれば、上述した組成を有する Cu合金箔からなる配線パターンと 基板との密着性が非常に良いため、配線パターンを微細化しても配線パターンと基 板との密着性を十分に確保できる。また、密着性が良いので従来技術のように Cu合 金箔の表面を粗面化する必要がないので、配線パターンの平坦性も良い。従って、 表皮効果における信号の伝播ロスを抑制できる。
[0028] 本発明に係る回路基板は、基板と、
前記基板上に形成され、 Cu合金箔力もなる第 1の配線パターンと、
前記第 1の配線パターン及び前記基板の上に形成された絶縁膜と、
前記絶縁膜上に形成された第 2の配線パターンと、
を具備する回路基板であって、
前記 Cu合金箔は、 Cuを主成分とし、 Ti、 Mo、 Ni、 A1及び Agカゝらなる群カゝら選ば れた少なくとも 1種類の元素を合計で 0.5— 5.(^%含有してなる合金カゝらなり、厚さ が 5 μ m以上 50 μ m以下であり、
前記第 2の配線パターンは、薄膜と、該薄膜上に形成された Cu膜とを有し、 前記薄膜は、 Cuを主成分とし、 Ti、 Mo、 Ni、 A1及び Ag力 なる群力 選ばれた少 なくとも 1種類の元素を合計で 0.5— 5.(^%含有してなる合金カゝらなり、膜厚が 5nm 以上 1 μ m以下であることを特徴とする。
[0029] また、本発明に係る回路基板にお!/ヽて、前記基板は高分子材料、榭脂材料又はセ ラミック材料からなることも可會である。
[0030] また、本発明に係る回路基板においては、前記高分子材料がポリイミド、液晶ポリマ 一、テフロン (登録商標)及びエポキシ榭脂からなる群力も選ばれた一つであることも 可能である。
[0031] 本発明に係る回路基板の製造方法は、基板と Cu合金箔を熱圧着によって張り合 わる工程を具備する回路基板の製造方法であって、
前記 Cu合金箔は、 Cuを主成分とし、 Ti、 Mo、 Ni、 A1及び Agカゝらなる群カゝら選ば れた少なくとも 1種類の元素を合計で 0.5— 5.(^%含有してなる合金カゝらなることを 特徴とする。
[0032] 本発明に係る回路基板の製造方法は、基板と Cu合金箔を熱圧着によって張り合 わせる工程を具備する回路基板の製造方法であって、
前記 Cu合金箔は、 Ti、 Mo、 Ni、 A1及び Agカゝらなる群カゝら選ばれた少なくとも 1種 類の元素を合計で 0.5— 5.(^%含有し、残部が Cuからなる合金力もなることを特徴 とする。 [0033] 本発明に係る回路基板の製造方法は、基板と Cu合金箔との間に接着層を配置し、 前記基板と前記 Cu合金箔を圧着によって張り合わせる工程を具備する回路基板の 製造方法であって、
前記 Cu合金箔は、 Cuを主成分とし、 Ti、 Mo、 Ni、 A1及び Agカゝらなる群カゝら選ば れた少なくとも 1種類の元素を合計で 0.5— 5.(^%含有してなる合金カゝらなることを 特徴とする。
[0034] また、本発明に係る回路基板の製造方法においては、前記張り合わせる工程の後 に、前記 Cu合金箔をエッチング加工することにより、前記基板上に前記 Cu合金箔か らなる配線パターンを形成する工程をさらに具備することも可能である。
この回路基板の製造方法によれば、前述した組成の Cu合金箔は、純 Cuと同じエツ チング液でエッチングでき、 1回のウエットエッチングにより Cu合金箔をエッチングす ることが可能であり、エッチング残渣等の問題も生じない。
[0035] また、本発明に係る回路基板の製造方法においては、前記配線パターンを形成す る工程の後に、
前記配線パターン及び前記基板の上に絶縁膜を形成する工程と、
前記絶縁膜上にスパッタリング法又は蒸着法により薄膜を形成する工程と、 前記薄膜上に電界鍍金法又は無電界鍍金法により膜厚が 300nm以上 30 μ m以 下の Cu膜を形成する工程と、
前記 Cu膜及び前記薄膜をエッチング加工することにより、前記絶縁膜上に前記 Cu 膜及び前記薄膜からなる配線パターンを形成する工程をさらに具備し、
前記薄膜は、 Cuを主成分とし、 Ti、 Mo、 Ni、 A1及び Ag力 なる群力 選ばれた少 なくとも 1種類の元素を合計で 0.5— 5.(^%含有してなる合金カゝらなることも可能で ある。
[0036] 本発明に係る回路基板の製造方法は、 Cu合金箔上にポリイミドの前駆体を塗布す る工程と、
前記前駆体に熱処理を施して該前駆体をイミド化することにより、前記 Cu合金箔上 にポリイミド膜を形成する工程と、
を具備する回路基板の製造方法であって、 前記 Cu合金箔は、 Cuを主成分とし、 Ti、 Mo、 Ni、 A1及び Agカゝらなる群カゝら選ば れた少なくとも 1種類の元素を合計で 0.5— 5.(^%含有してなる合金カゝらなることを 特徴とする。
尚、前記ポリイミドの前駆体とは、ポリイミドになる前の榭脂のことである。
[0037] また、本発明に係る回路基板の製造方法においては、前記ポリイミド膜を形成する 工程の後に、前記 Cu合金箔をエッチング加工することにより、前記基板上に前記 Cu 合金箔カゝらなる配線パターンを形成する工程をさらに具備することも可能である。
[0038] また、本発明に係る回路基板の製造方法においては、前記配線パターンを形成す る工程の後に、
前記配線パターン及び前記ポリイミド膜の上に絶縁膜を形成する工程と、 前記絶縁膜上にスパッタリング法又は蒸着法により薄膜を形成する工程と、 前記薄膜上に電界鍍金法又は無電界鍍金法により膜厚が 300nm以上 30 μ m以 下の Cu膜を形成する工程と、
前記 Cu膜及び前記薄膜をエッチング加工することにより、前記絶縁膜上に前記 Cu 膜及び前記薄膜からなる配線パターンを形成する工程をさらに具備し、
前記薄膜は、 Cuを主成分とし、 Ti、 Mo、 Ni、 A1及び Ag力 なる群力 選ばれた少 なくとも 1種類の元素を合計で 0.5— 5.(^%含有してなる合金カゝらなることも可能で ある。
[0039] また、本発明に係る回路基板の製造方法においては、前記 Cu合金箔の厚さが 5 m以上 50 μ m以下であることも可能である。
[0040] 本発明に係る回路基板の製造方法は、第 1の Cu合金箔上にポリイミドの前駆体を 塗布する工程と、
前記前駆体に熱処理を施して該前駆体をイミド化することにより、前記第 1の Cu合 金箔上にポリイミド膜を形成する工程と、
前記ポリイミド膜上に第 2の Cu合金箔を熱圧着によって張り合わせる工程と、 を具備する回路基板の製造方法であって、
前記第 1の Cu合金箔は、 Cuを主成分とし、 Ti、 Mo、 Ni、 A1及び Agカゝらなる群から 選ばれた少なくとも 1種類の元素を合計で 0.5— 5.(^%含有してなる合金カゝらなり、 前記第 2の Cu合金箔は、 Cuを主成分とし、 Ti、 Mo、 Ni、 A1及び Agカゝらなる群から 選ばれた少なくとも 1種類の元素を合計で 0.5— 5.(^%含有してなる合金カゝらなるこ とを特徴とする。
[0041] 本発明に係る回路基板の製造方法は、第 1の Cu合金箔上に熱可塑性のポリイミド ワニスを塗布する工程と、
前記ポリイミドワニスに熱処理を施して該ポリイミドワニスを硬化することにより、前記 第 1の Cu合金箔上にポリイミド膜を形成する工程と、
前記ポリイミド膜と第 2の Cu合金箔との間に接着層を配置し、前記ポリイミド膜と前 記第 2の Cu合金箔を圧着によって張り合わせる工程と、
を具備する回路基板であって、
前記第 1の Cu合金箔は、 Cuを主成分とし、 Ti、 Mo、 Ni、 A1及び Agカゝらなる群から 選ばれた少なくとも 1種類の元素を合計で 0.5— 5.(^%含有してなる合金カゝらなり、 前記第 2の Cu合金箔は、 Cuを主成分とし、 Ti、 Mo、 Ni、 A1及び Agカゝらなる群から 選ばれた少なくとも 1種類の元素を合計で 0.5— 5.(^%含有してなる合金カゝらなるこ とを特徴とする。
[0042] 本発明に係る回路基板の製造方法は、基板と Cu合金箔を熱圧着によって張り合 わる工程と、
前記 Cu合金箔をエッチング加工することにより、前記基板上に前記 Cu合金箔から なる第 1の配線パターンを形成する工程と、
前記第 1の配線パターン及び前記基板の上に絶縁膜を形成する工程と、 前記絶縁膜上にスパッタリング法又は蒸着法により薄膜を形成する工程と、 前記薄膜上に電界鍍金法又は無電界鍍金法により膜厚が 300nm以上 30 μ m以 下の Cu膜を形成する工程と、
前記 Cu膜及び前記薄膜をエッチング加工することにより、前記絶縁膜上に前記 Cu 膜及び前記薄膜からなる第 2の配線パターンを形成する工程と、
を具備する回路基板の製造方法であって、
前記 Cu合金箔は、 Cuを主成分とし、 Ti、 Mo、 Ni、 A1及び Agカゝらなる群カゝら選ば れた少なくとも 1種類の元素を合計で 0.5— 5.(^%含有してなる合金カゝらなり、 前記薄膜は、 Cuを主成分とし、 Ti、 Mo、 Ni、 A1及び Ag力 なる群力 選ばれた少 なくとも 1種類の元素を合計で 0.5— 5.(^%含有してなる合金カゝらなり、膜厚が 5nm 以上 1 μ m以下であることを特徴とする。
発明の効果
[0043] 以上説明したように本発明によれば、エッチングカ卩ェによって微細なパターンを形 成することができ、表皮効果における信号の伝播ロスを抑制できる回路基板及びそ の製造方法を提供することができる。また、他の本発明によれば、エッチング残渣の 発生を抑制できる回路基板及びその製造方法を提供することができる。
発明を実施するための形態
[0044] 以下、図面を参照して本発明の実施の形態について説明する。
(実施の形態 1)
図 1 (A)— (E)及び図 2は、本発明の実施の形態 1による回路基板を製造し、回路 基板上に電子部品を実装する方法を示す断面図である。この回路基板はラミネート 法により Cu合金箔と基板とを密着させて接合する方法を用いたものである。
[0045] まず、図 1 (A)に示すように、 5 m以上 50 m以下程度の Cu合金箔 1及び基板 2 を準備し、両者を対向させて位置合わせする。 Cu合金箔 1には、電解鍍金法により 製造する方法と、圧延法により製造する方法がある。電解鍍金法の場合、例えば金 属ドラム上に電気鍍金で Cu合金膜を形成し、それを連続的に剥がして巻き取ったも のを Cu合金箔として用いる。また、圧延法の場合は、例えば約 20cm厚の金属のィ ンゴットを母材として、繰り返し圧延、焼鈍を行い、所定の箔厚になるまで加工したも のを Cu合金箔として用いる。
[0046] 前記 Cu合金箔 1は、 Cuを主成分とし、 Ti、 Mo、 Ni、 A1及び Agからなる群力も選ば れた少なくとも 1種類の元素を合計で 0.5— 5.0重量%(wt%)含有してなる合金から なるものである。また、より好ましい Cu合金箔 1としては、 Ti、 Mo、 Ni、 A1及び Agから なる群力 選ばれた少なくとも 1種類の元素を合計で 0.5— 5.(^%含有し、残部が C uからなる合金力もなるものである。また、さらに好ましい Cu合金箔としては、 Moを 1.1 一 1.2wt%含有し、残部が Cuからなる合金力もなるものである。また、基板 2は、ポリ イミド、液晶ポリマー、テフロン (登録商標)又はエポキシ榭脂等力 なる高分子材料 或いは榭脂材料によって形成されたものである。
[0047] 前記 Cu合金箔 1に上述したような材料を用いる理由は次の通りである。合金材料を 容易に製作することができること、化学的に安定な材料で構成されること、高価な金 属を使用しないので材料のコスト的優位性が高いこと、材料的に粒径が微細で緻密 な箔形成を容易に行うことができる組成であること、ウエットエッチングを行う際に、純 Cuと同じエッチング液 (例えば塩ィ匕第 II鉄、塩化第 II銅)で同じレートでエッチングを 行うことが可能であることによる。また、従来の銅箔では、銅箔表面に腐食防止処理 を施す必要があるのに対し、前記 Cu合金箔 1では、従来の銅箔に比べて耐食性に 優れているため、腐食防止処理を施す必要がない。この点において低コストィ匕を図る ことができる。
[0048] この後、基板 2と Cu合金箔 1を加熱及び加圧することにより熱圧着する。これによつ て、図 1 (B)に示すように、基板 2と Cu合金箔 1は密着して接合され、張り合わされる 。この際、 Cu合金箔 1と高分子材料又は榭脂材料カゝらなる基板 2との密着性は、従 来の Cr又は Ni等の下地膜を用いた場合や銅箔の表面を粗面化した場合に比べて 非常に良い。従って、本実施の形態では、従来の回路基板のように密着性を確保す るための下地膜を必要とせず、従来技術のように Cu合金箔の表面を粗面化して密 着性を高める必要もない。
[0049] 次に、図 1 (C)に示すように、 Cu合金箔 1の上にフォトレジスト膜を塗布し、このフォ トレジスト膜を露光及び現像することにより、 Cu合金箔 1の上にはレジストパターン 4 が形成される。
[0050] この後、図 1 (D)に示すように、レジストパターン 4をマスクとして Cu合金箔 1を塩化 第 II鉄、塩ィ匕第 II銅等のエッチング液によってウエットエッチングする。
[0051] 次に、レジストパターン 4を除去することにより、図 1 (E)に示すように、基板 2の上に は Cu合金箔 1からなる配線パターン 5a— 5dが形成される。前述した組成の Cu合金 箔 1は、塩化第 II鉄、塩ィ匕第 II銅等のエッチング液でエッチングできる上、エッチング レートもほぼ同じである。また、従来技術のような下地膜を用いないため、エッチング 残渣が残ることもない。
[0052] この後、図 2に示すように、回路基板に実装する半導体チップ 8のような電子部品を 準備する。半導体チップ 8の能動面には外部端子としての Auバンプ 9が形成されて いる。
次いで、回路基板上に半導体チップ 8を位置合わせし、配線パターン上に Auバン プ 9を配置し、基板上の配線パターンと半導体チップを熱圧着する。これにより、配線 ノターンと Auバンプが接合され、回路基板に半導体チップが実装される。
[0053] 上記実施の形態 1によれば、前述したように Cu合金箔 1と高分子材料又は榭脂材 料力もなる基板 2との密着性が非常に良い。このため、配線パターン 5a— 5dを微細 化しても配線パターンと基板との密着性を十分に確保できる。従って、従来技術のよ うに Cu合金箔の表面を粗面化する必要がなぐ密着性を助長するための下地膜を 配置する必要もないので、工程を削減でき、製造コストを低減できる。また、従来技術 では銅箔を粗面化させることで配線パターンを微細化するにも限界があつたのに対し 、本実施の形態では、 Cu合金箔を粗面化する必要がないので、エッチングカ卩ェによ つてより微細な配線パターンを形成することが可能となる。
[0054] また、上述したように Cu合金箔 1の表面を粗面化しないため、表皮効果における信 号の伝播ロスが生じにくい。即ち、高周波電流が導体表面に集中しても、配線パター ンの表面の平坦性が高いため、配線パターンを流れる電流のパスは従来の回路基 板の場合に比べて相対的に短くなり抵抗値が低くなる。従って、表面の平坦性の高 い Cu合金箔 1を用いることにより表皮効果において有利となる。
[0055] また、 Cu合金箔 1を用いることにより、配線パターンと基板との密着性が良ぐ表皮 効果にお 、て有利となるため、微細な配線パターンを有し且つ信頼性の高 、薄型の 回路基板を実現することが可能となる。
[0056] また、 Cu合金箔 1はその中の Cuが基板 2に拡散しにくいことが確認されている。ま た、前述した組成の Cu合金箔 1は、純 Cuと同じエッチング液でエッチングできる上、 エッチングレートもほぼ同じであり、さらに Cu合金薄膜は純 Cuと化学反応上の差異 が無い。従って、 1回のウエットエッチングにより Cu合金箔 1をエッチングすることが可 能であり、エッチング残渣等の問題も生じない。よって、エッチング工程におけるスル 一プットを向上させることができる。
[0057] また、従来技術では、銅箔表面を粗面化することで基板に銅や下地膜が食!、込ん でいるため、エッチング後も基板に銅等のエッチング残渣が残りやすいのに対し、本 実施の形態では、 Cu合金箔を粗面化する必要がないため、この点においてもエッチ ング残渣が残りにくくなる。
[0058] 尚、上記実施の形態 1では、 Cu合金箔カゝらなる配線パターンと Auバンプ 9とを接合 することにより半導体チップ 8を回路基板に実装しているが、半導体チップなどの電 子部品の実装方法はこれに限定されるものではなぐ他の実装方法を用いて回路基 板に実装することも可能である。例えば、 Cu合金箔上に他の材料の鍍金膜を形成し た配線パターンに Auバンプ 9を接合することにより半導体チップ 8を回路基板に実装 することも可能である。また、配線パターンと電子部品の外部端子とを導電性粒子を 用いて接合することにより電子部品を回路基板に実装することも可能であり、また、配 線パターンと電子部品の外部端子との接合部分を接着剤で固定することにより電子 部品を回路基板に実装することも可能である。
[0059] (実施の形態 2)
図 3 (A)一 (E)は、本発明の実施の形態 2による回路基板を製造する方法を示す 断面図であり、図 1と同一部分には同一符号を付す。この回路基板はラミネート法に より Cu合金箔と基板とを密着させて接合する方法を用いたものである。
[0060] まず、図 3 (A)に示すように、 Cu合金箔 1及び基板 2を準備し、基板 2の表面に接 着層 3を形成する。次いで、 Cu合金箔 1と接着層 2が対向するように位置合わせする 。前記 Cu合金箔 1の製造方法、前記 Cu合金箔 1の Cu合金組成及び基板 2の材質 は実施の形態 1と同様である。
[0061] この後、基板 2と Cu合金箔 1を加圧して圧着する。これによつて、図 3 (B)に示すよう に、基板 2と Cu合金箔 1は接着層を介して密着して接合され張り合わされる。本実施 の形態では実施の形態 1と異なり、加熱をすることなく加圧して圧着しているが、基板 2と Cu合金箔 1との間に接着層 3を配置して 、るため、加熱しなくても十分に密着性 を確保できる。従って、 Cu合金箔 1と高分子材料又は榭脂材料カゝらなる基板 2との密 着性は、従来の Cr又は Ni等の下地膜を用いた場合や銅箔の表面を粗面化した場 合に比べて非常に良い。よって、本実施の形態では、従来の回路基板のように密着 性を確保するための下地膜を必要とせず、従来技術のように Cu合金箔の表面を粗 面化して密着性を高める必要もな 、。
[0062] 次に、図 3 (C)に示すように、 Cu合金箔 1の上にフォトレジスト膜を塗布し、このフォ トレジスト膜を露光及び現像することにより、 Cu合金箔 1の上にはレジストパターン 4 が形成される。
[0063] この後、図 3 (D)に示すように、レジストパターン 4をマスクとして Cu合金箔 1を塩化 第 II鉄、塩ィ匕第 II銅等のエッチング液によってウエットエッチングする。
[0064] 次に、レジストパターン 4を除去することにより、図 3 (E)に示すように、基板 2の上に は Cu合金箔 1からなる配線パターン 5a— 5dが形成される。この際、 Cu合金箔 1を粗 面化する必要がな 、ので、エッチングカ卩ェによってより微細な配線パターンを形成す ることが可能となる。また、前述した組成の Cu合金箔 1は、塩化第 II鉄、塩化第 Π銅等 のエッチング液でエッチングできる上、エッチングレートもほぼ同じである。また、従来 技術のような下地膜を用いな 、ため、エッチング残渣が残ることもな 、。
[0065] この後の工程は、図 2に示す工程と同様である。
上記実施の形態 2においても実施の形態 1と同様の効果を得ることができる。
[0066] (実施の形態 3)
図 4 (A) , (B)は、本発明の実施の形態 3による回路基板の製造方法を示す断面図 である。この回路基板はキャスティング法により Cu合金箔上にポリイミド膜を形成する 方法を用いたものである。
[0067] まず、図 4 (A)に示すように、 Cu合金箔 1を準備する。前記 Cu合金箔 1の製造方法 及び前記 Cu合金箔 1の Cu合金組成の材質は実施の形態 1と同様である。
[0068] この後、 Cu合金箔 1の上にポリイミドになる前の榭脂(前駆体)を塗布し、熱処理で イミドィ匕することにより、 Cu合金箔 1上にはポリイミド膜 6が形成される。この際、 Cu合 金箔 1とポリイミド膜 6との密着性は、従来の銅箔の表面を粗面化し且つ Cr又は Ni等 の下地膜を用いた場合に比べて非常に良い。従って、本実施の形態では、従来の 回路基板のように密着性を確保するための下地膜を必要とせず、従来技術のように
Cu合金箔の表面を粗面化して密着性を高める必要もない。
[0069] 次に、 Cu合金箔 1の上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び 現像することにより、 Cu合金箔 1の上にはレジストパターン(図示せず)が形成される 。この後、このレジストパターンをマスクとして Cu合金箔 1を塩ィ匕第 II鉄、塩化第 II銅等 のエッチング液によってウエットエッチングする。次に、レジストパターンを除去するこ とにより、図 4 (B)に示すように、ポリイミド膜 6の上には Cu合金箔 1からなる配線パタ ーン 5a— 5dが形成される。この際、 Cu合金箔 1を粗面化する必要がないので、エツ チンダカ卩ェによってより微細な配線パターンを形成することが可能となる。また、前述 した組成の Cu合金箔 1は、塩化第 II鉄、塩ィ匕第 II銅等のエッチング液でエッチングで きる上、エッチングレートもほぼ同じである。また、従来技術のような下地膜を用いな いため、エッチング残渣が残ることもない。
[0070] この後の工程は、図 2に示す工程と同様である。
[0071] 上記実施の形態 3においても実施の形態 1と同様の効果を得ることができる。
すなわち、前述したように Cu合金箔 1とポリイミド膜 6との密着性力 一 6NZcmと非 常に良い。このため、配線パターン 5a— 5dを微細化しても配線パターンとポリイミド 膜 6との密着性を十分に確保できる。従って、 Cu合金箔を粗面化する必要がないの で、エッチングカ卩ェによってより微細な配線パターンを形成することが可能となる。ま た、 Cu合金箔 1の表面を粗面化しないため、表皮効果における信号の伝播ロスが生 じにくい。また、 Cu合金箔 1を用いることにより、配線パターンとポリイミド膜 6との密着 性が良ぐ表皮効果において有利となるため、微細な配線パターンを有し且つ信頼 性の高い薄型の回路基板を実現することが可能となる。また、 Cu合金箔 1はその中 の Cuがポリイミド膜 6に拡散しにくいことが確認されている。また、前述した組成の Cu 合金箔 1は、純 Cuと同じエッチング液でエッチングできる。従って、 1回のウエットエツ チングにより Cu合金箔 1をエッチングすることが可能であり、エッチング残渣等の問 題も生じない。よって、エッチング工程におけるスループットを向上させることができる
[0072] (実施の形態 4)
図 5 (A) , (B)は、本発明の実施の形態 4による回路基板の製造方法を示す断面図 である。この回路基板は基板 1の両面に配線パターンを形成するものである。この回 路基板はキャスティング法により Cu合金箔上にポリイミド膜を形成し、このポリイミド膜 と Cu合金箔をラミネート法により接着する方法を用いたものである。 [0073] まず、図 5 (A)に示すように、 Cu合金箔 1の上にポリイミド膜 6を形成する。この形成 方法は図 4 (A)に示す工程と同様である。
[0074] 次 、で、 Cu合金箔 7を準備し、 Cu合金箔 7とポリイミド膜 6とが対向するように位置 合わせする。前記 Cu合金箔 7の製造方法及び前記 Cu合金箔 7の Cu合金組成は実 施の形態 1と同様である。
[0075] この後、ポリイミド膜 6と Cu合金箔 7を加熱及び加圧することにより実施の形態 1と同 様の方法で熱圧着する。これによつて、図 5 (B)に示すように、ポリイミド膜 6と Cu合金 箔 7は密着して接合され張り合わされる。この際、 Cu合金箔 7とポリイミド膜 6との密着 性は、従来の Cr又は Ni等の下地膜を用いた場合や銅箔の表面を粗面化した場合に 比べて非常に良い。従って、本実施の形態では、従来の回路基板のように密着性を 確保するための下地膜を必要とせず、従来技術のように Cu合金箔の表面を粗面化 して密着性を高める必要もない。尚、ポリイミド膜 6と Cu合金箔 7を実施の形態 2と同 様の方法で加圧して圧着しても良い。但し、この場合はポリイミド膜 6と Cu合金箔 7と の間に接着層を配置することが好ましい。
[0076] 次に、実施の形態 1と同様の方法により、 Cu合金箔 1及び Cu合金箔 7それぞれを ウエットエッチングすること〖こより、ポリイミド膜 6の表面上及び裏面上それぞれには C u合金箔 1, 7からなる配線パターンが形成される(図示せず)。この際、 Cu合金箔を 粗面化していないため、エッチングカ卩ェによってより微細な配線パターンを形成する ことが可能となる。
[0077] 上記実施の形態 4においても実施の形態 1と同様の効果を得ることができる。
[0078] 尚、上記実施の形態 4では、 Cu合金箔 1上にポリイミド膜 6を形成し、このポリイミド 膜 6と Cu合金箔 7を張り合わせているが、実施の形態 1の方法又は実施の形態 2の 方法を用いて基板の両面に Cu合金箔を張り合わせた回路基板を用いることも可能 である。
[0079] また、本実施の形態では、ポリイミド膜 6と Cu合金箔 7を加熱及び加圧することによ り実施の形態 1と同様の方法で熱圧着しているが、ポリイミド膜 6と Cu合金箔 7との間 に接着層を配置し、前記ポリイミド膜と前記 Cu合金箔を圧着によって張り合わせるこ とも可能である。 [0080] (実施の形態 5)
図 6 (A) , (B)は、本発明の実施の形態 5による回路基板の製造方法を示す断面図 である。この回路基板は多層配線構造を有するものである。
[0081] まず、図 6 (A)に示すように、実施の形態 1と同様の方法で図 1 (B)に示す基板 2と Cu合金箔 1を密着して接合したものを用意する。尚、実施の形態 2と同様の方法で 図 3 (B)に示す基板 2と Cu合金箔 1との間に密着層 3を配置したものを用いても良い し、実施の形態 3と同様の方法で図 4 (A)に示す Cu合金箔 1上にポリイミド膜 6を形 成したものを用いても良い。
[0082] 次いで、 Cu合金箔 1の上にフォトレジスト膜(図示せず)を塗布し、このフォトレジスト 膜を露光及び現像することにより、 Cu合金箔 1の上にはレジストパターンが形成され る。この後、このレジストパターンをマスクとして Cu合金箔 1を塩ィ匕第 II鉄、塩化第 II銅 等のエッチング液によってウエットエッチングする。次に、前記レジストパターンを除 去することにより、基板 2の上には Cu合金箔 1からなる配線パターンが形成される。
[0083] この後、配線パターン及び基板 2の上にポリイミドになる前の榭脂(前駆体)を塗布 し、熱処理することにより、配線パターン及び基板 2の上にはポリイミド膜 10が形成さ れる。次いで、このポリイミド膜 10をエッチングカ卩ェすることにより、該ポリイミド膜 10に は配線パターン上に位置するスルーホール 10aが形成される。尚、ポリイミド膜が感 光性を有するものであれば、ポリイミド膜を露光し現像することにより、スルーホールを 形成することができる。
[0084] 次に、図 6 (B)に示すように、スルーホール 10aの底面、内側面及びポリイミド膜 10 上に膜厚が 5nm以上 1 μ m以下の Cu合金薄膜 11をスパッタリングにより形成し、 Cu 合金薄膜 11の上に電界鍍金法又は無電界鍍金法により膜厚が 300nm以上 30 /z m 以下の Cu鍍金膜 12を形成する。尚、 Cu鍍金膜 12の替わりに Cu蒸着膜を形成して も良い。
[0085] 前記 Cu合金薄膜 11は、 Cuを主成分とし、 Ti、 Mo、 Ni、 A1及び Agからなる群から 選ばれた少なくとも 1種類の元素を合計で 0.5— 5.0重量%(wt%)含有してなる合金 力もなるものである。また、より好ましい Cu合金薄膜 11としては、 Ti、 Mo、 Ni、 A1及 び Agカゝらなる群カゝら選ばれた少なくとも 1種類の元素を合計で 0.5— 5.(^%含有し 、残部が Cuからなる合金力もなるものである。また、さらに好ましい Cu合金薄膜として は、 Moを 1.1一 1.2wt%含有し、残部が Cuからなる合金力もなるものである。
[0086] この後、 Cu鍍金膜 12の上にフォトレジスト膜を(図示せず)塗布し、露光及び現像 することにより、 Cu鍍金膜 12の上にはレジストパターンが形成される。次いで、このレ ジストパターンをマスクとして Cu鍍金膜 12及び Cu合金薄膜 11を塩ィ匕第 II鉄、塩ィ匕 第 Π銅等のエッチング液によってウエットエッチングする。次いで、前記レジストパター ンを除去することにより、ポリイミド膜 10の上には Cu鍍金膜 12及び Cu合金薄膜 11か らなる配線パターンが形成される。前記ポリイミド膜 10上の配線パターンは基板 2上 の配線パターンとスルーホール 10aを介して電気的に接続される。
[0087] 純 Cuである Cu鍍金膜 12と前述した組成の Cu合金薄膜 11は、塩化第 II鉄、塩ィ匕 第 Π銅等のエッチング液でエッチングできる上、エッチングレートもほぼ同じである。さ らに Cu合金薄膜は純 Cuと化学反応上の差異が無ぐ残渣等の問題も生じない。
[0088] 上記の方法により多層配線構造を有する回路基板が形成される。尚、図 6 (B)に示 す回路基板では基板上に 2層の配線層が形成された多層配線構造となっているが、 3層以上の配線層を基板上に形成することも可能である。この場合は、図 6 (B)に示 す 2層目の配線層を形成する工程を 3層目以降も繰り返すことにより、 3層以上の多 層配線構造を形成することができる。
[0089] 上記実施の形態 5においても実施の形態 1と同様の効果を得ることができる。
[0090] また、スルーホール 10a内に Cu合金薄膜 11をスパッタリングにより形成しているた め、微細なスルーホール 10aであっても膜厚を薄く且つカバレージ良く Cu合金薄膜 11を成膜することができる。つまり、配線パターンが微細化されてスルーホールの微 細化が進んだ場合に特に有効なものとなる。
[0091] また、 Cu合金薄膜 11をスパッタリングにより成膜すると膜厚制御性が非常に良い。
また、ポリイミド膜 10と Cu合金薄膜 11との密着性が非常に良ぐ実用上必要な密 着性を十分に確保することができる。
[0092] 尚、本発明は上述した実施の形態に限定されるものではなぐ本発明の主旨を逸 脱しない範囲内で種々変更して実施することが可能である。例えば、実施の形態 4に よる両面に配線パターンを有する回路基板に、実施の形態 1における半導体チップ 8 を実施の形態 1と同様の方法を用いて実装することも可能である。
[0093] また、実施の形態 5による多層配線構造を有する回路基板に、実施の形態 1におけ る半導体チップ 8を実施の形態 1と同様の方法を用いて実装することも可能である。
[0094] また、実施の形態 5では、基板 2の片面に多層配線構造を設けている力 基板 2の 両面に多層配線構造を設けることも可能である。
[0095] また、上記実施の形態では、ポリイミド、液晶ポリマー、テフロン (登録商標)又はェ ポキシ榭脂等カゝらなる高分子材料或いは榭脂材料によって形成された基板 2を用い ているが、基板の材質はこれらに限定されるものではなぐ基板の材質を種々変更し て実施することも可能である。例えば、 Al O又は Al Oを主原料とした複合酸化物、
2 3 2 3
A1N、 SiOなどのセラミック、紙基材フエノール榭脂銅張積層板、紙基材エポキシ榭
2
脂銅張積層板、合成繊維布基材エポキシ榭脂銅張積層板、ガラス布 ·紙複合基材ェ ポキシ榭脂銅張積層板、ガラス布 ·ガラス不織布複合基材エポキシ榭脂銅張積層板 、ガラス布基材エポキシ榭脂銅張積層板、ガラス基材ポリイミド榭脂銅張積層板、ガ ラス基材 BT榭脂銅張積層板、ガラス基材ふつ素榭脂銅張積層板、ガラス基材熱硬 化型 PPO榭脂銅張積層板などの基板を用いることも可能である。
実施例
[0096] 以下、実施例について説明する。
市販のポリイミド、液晶ポリマー、テフロン (登録商標)、エポキシ榭脂からなる基板 を準備する。また、電解鍍金法により作製した Cu合金箔を準備する。次いで、前記 C u合金箔と前記基板を熱圧着により密着して接合する。このようにして Cu合金箔/榭 脂基材を作製した。この Cu合金箔/樹脂基材の常態での接着強度と、 121°C100% RHの環境に 96時間曝露した後の Cu合金箔と榭脂基材の接着強度を JIS、 C-6481に 従って銅パターン幅 50 μ mで 90度ピール試験法にて評価した。
[0097] 実施例の評価に当たり、作成した試験基材は表 1の通りである。表 1における Cu合 金箔の組成は、実施例 1一 4が Tiを 0.5— 5重量%含有し、残部が Cuからなる合金で あり、実施例 5— 8が Moを 0.5— 5重量%含有し、残部が Cuからなる合金であり、実施 例 9一 12が Niを 0.5— 5重量%含有し、残部が Cuからなる合金であり、実施例 13— 1 6が Agを 0.5— 5重量%含有し、残部が Cuからなる合金である。 [0098] [表 1]
Figure imgf000022_0001
[0099] また、表 1に記載する実施例の効果を確認する為に、表 2に記載する比較例となる 試験基材を作成した。
[0100] [表 2]
Figure imgf000022_0002
[0101] 上記の表 1及び表 2の通りの実施例および比較例の Cu合金箔/樹脂是材の常態で の接着強度と、 121°C100%RHの環境に 96時間曝露した後の Cu合金箔と榭脂基材 の接着強度を JIS、 C- 6481に従って銅パターン幅 50 μ mで 90度ピール試験法にて評 価し 7こ。
評価の結果は表 3の通りである。
[表 3]
Figure imgf000023_0001
上記の表 3の通り、 Cuを主成分として Ti, Mo, Ni, Al, Agの内より少なくとも 1種類以 上の金属が 0.5— 5重量0 /0で含有される合金材料を用いた Cu合金箔と各種榭脂基 材を張り合わせてなる回路基板は L、ずれも高密着性であり、かつ PCT後での経時変 化が少な 、為に環境に左右されな 、で安定で、回路基板として高信頼性を得られる ことが確認される。 [0104] 上記の表 3にある、比較例 1, 2も密着性の常態および PCT後の結果は充分に産業 上の有用性を確保して 、るが、金属 Crはエッチング中に酸素と結合して六価クロムを 生成し、この六価クロムは環境上極めて毒性が高ぐ PRTR規制や RoHS規制でも特 に指定される為に、特性は得られてもこうした環境上の問題が生じる為に、使用撤廃 の方向に進んでいる。これは従来、本発明の従来技術で産業上、使用されている NiCrについても同様であり、技術的な優位性以外にも本発明は環境上の優位性も多 く含むことは確認できる。
[0105] 即ち、本発明の構造にて得られた回路基板を用いてフレキシブルプリント配線板を 製造すると、耐環境性、特には高温高湿環境下に暴露された後での接着強度が優 れる為に、高温高湿の厳しい環境下でも機能を損なうことなく作動する電気機器回路 として好適な Cu合金箔/樹脂基板及びフレキシブルプリント配線板を提供することが できるという有利性が与えられる。
図面の簡単な説明
[0106] [図 1] (A)— (E)は、本発明の実施の形態 1による回路基板を製造し、回路基板上に 電子部品を実装する方法を示す断面図である。
[図 2]本発明の実施の形態 1による回路基板を製造し、回路基板上に電子部品を実 装する方法を示すものであり、図 1 (E)の次の工程を示す断面図である。
[図 3] (A)一 (E)は、本発明の実施の形態 2による回路基板を製造する方法を示す断 面図である。
[図 4] (A) , (B)は、本発明の実施の形態 3による回路基板の製造方法を示す断面図 である。
[図 5] (A) , (B)は、本発明の実施の形態 4による回路基板の製造方法を示す断面図 である。
[図 6] (A) , (B)は、本発明の実施の形態 5による回路基板の製造方法を示す断面図 である。
[図 7] (A)一 (D)は、従来の回路基板の製造方法を示す断面図である。
[図 8] (A)一 (D)は、他の従来の回路基板の製造方法を示す断面図である。
符号の説明 l—Cu合金箔
2···基板
3…接着層
4···レジストパターン
5a— 5d…配線パターン 6···ポリイミド膜
7···Οι合金箔
8…半導体チップ
9···Αιιバンプ
10···ポリイミド膜
10a…スノレーホ一ノレ ll Cu合金薄膜
12···Οι鍍金膜又は Cu蒸着膜 1…銅箔
2···ポリイミド基板
3a— 103d…配線パターン 4···下地膜
5···ポリイミド膜

Claims

請求の範囲
[1] 基板と Cu合金箔が張り合わされた回路基板であって、
前記 Cu合金箔は、 Cuを主成分とし、 Ti、 Mo、 Ni、 A1及び Agカゝらなる群カゝら選ば れた少なくとも 1種類の元素を合計で 0.5— 5.(^%含有してなる合金カゝらなることを 特徴とする回路基板。
[2] 基板と Cu合金箔が張り合わされた回路基板であって、
前記 Cu合金箔は、 Ti、 Mo、 Ni、 A1及び Agカゝらなる群カゝら選ばれた少なくとも 1種 類の元素を合計で 0.5— 5.(^%含有し、残部が Cuからなる合金力もなることを特徴 とする回路基板。
[3] 前記基板と前記 Cu合金箔との間に接着層が配置されていることを特徴とする請求項
1又は 2に記載の回路基板。
[4] Cu合金箔と、
前記 Cu合金箔上に形成されたポリイミド膜と、
を具備する回路基板であって、
前記 Cu合金箔は、 Cuを主成分とし、 Ti、 Mo、 Ni、 A1及び Agカゝらなる群カゝら選ば れた少なくとも 1種類の元素を合計で 0.5— 5.(^%含有してなる合金カゝらなることを 特徴とする回路基板。
[5] 前記 Cu合金箔の厚さが 5 μ m以上 50 μ m以下であり、前記 Cu合金箔は表皮効果 に伴う伝播損失を低減又は削減するものであることを特徴とする請求項 1乃至 4のい ずれか一項に記載の回路基板。
[6] 第 1の Cu合金箔と、
前記第 1の Cu合金箔上に形成されたポリイミド膜と、
前記ポリイミド膜上に張り合わされた第 2の Cu合金箔と、
を具備する回路基板であって、
前記第 1の Cu合金箔は、 Cuを主成分とし、 Ti、 Mo、 Ni、 A1及び Agカゝらなる群から 選ばれた少なくとも 1種類の元素を合計で 0.5— 5.(^%含有してなる合金カゝらなり、 前記第 2の Cu合金箔は、 Cuを主成分とし、 Ti、 Mo、 Ni、 A1及び Agカゝらなる群から 選ばれた少なくとも 1種類の元素を合計で 0.5— 5.(^%含有してなる合金カゝらなるこ とを特徴とする回路基板。
[7] 基板と、
前記基板の表面に配置された第 1の Cu合金箔と、
前記基板の裏面に配置された第 2の Cu合金箔と、
を具備する回路基板であって、
前記第 1の Cu合金箔は、 Cuを主成分とし、 Ti、 Mo、 Ni、 A1及び Agカゝらなる群から 選ばれた少なくとも 1種類の元素を合計で 0.5— 5.(^%含有してなる合金カゝらなり、 厚さが 5 μ m以上 50 μ m以下であり、
前記第 2の Cu合金箔は、 Cuを主成分とし、 Ti、 Mo、 Ni、 A1及び Agカゝらなる群から 選ばれた少なくとも 1種類の元素を合計で 0.5— 5.(^%含有してなる合金カゝらなり、 厚さが 5 μ m以上 50 μ m以下であることを特徴とする回路基板。
[8] 基板と、
前記基板上に形成され、 Cu合金箔からなる配線パターンと、
を具備する回路基板であって、
前記配線パターンは、 Cuを主成分とし、 Ti、 Mo、 Ni、 A1及び Ag力もなる群力も選 ばれた少なくとも 1種類の元素を合計で 0.5— 5.(^%含有してなる合金カゝらなること を特徴とする回路基板。
[9] 基板と、
前記基板上に形成され、 Cu合金箔力もなる第 1の配線パターンと、
前記第 1の配線パターン及び前記基板の上に形成された絶縁膜と、
前記絶縁膜上に形成された第 2の配線パターンと、
を具備する回路基板であって、
前記 Cu合金箔は、 Cuを主成分とし、 Ti、 Mo、 Ni、 A1及び Agカゝらなる群カゝら選ば れた少なくとも 1種類の元素を合計で 0.5— 5.(^%含有してなる合金カゝらなり、厚さ が 5 μ m以上 50 μ m以下であり、
前記第 2の配線パターンは、薄膜と、該薄膜上に形成された Cu膜とを有し、 前記薄膜は、 Cuを主成分とし、 Ti、 Mo、 Ni、 A1及び Ag力 なる群力 選ばれた少 なくとも 1種類の元素を合計で 0.5— 5.(^%含有してなる合金カゝらなり、膜厚が 5nm 以上 1 μ m以下であることを特徴とする回路基板。
[10] 前記基板は高分子材料、榭脂材料又はセラミック材料カゝらなることを特徴とする請求 項 1乃至 3、 7乃至 9のいずれか一項に記載の回路基板。
[11] 前記高分子材料がポリイミド、液晶ポリマー、テフロン (登録商標)及びエポキシ榭脂 力もなる群力も選ばれた一つであることを特徴とする請求項 10に記載の回路基板。
[12] 基板と Cu合金箔を熱圧着によって張り合わる工程を具備する回路基板の製造方法 であって、
前記 Cu合金箔は、 Cuを主成分とし、 Ti、 Mo、 Ni、 A1及び Agカゝらなる群カゝら選ば れた少なくとも 1種類の元素を合計で 0.5— 5.(^%含有してなる合金カゝらなることを 特徴とする回路基板の製造方法。
[13] 基板と Cu合金箔を熱圧着によって張り合わせる工程を具備する回路基板の製造方 法であって、
前記 Cu合金箔は、 Ti、 Mo、 Ni、 A1及び Agカゝらなる群カゝら選ばれた少なくとも 1種 類の元素を合計で 0.5— 5.(^%含有し、残部が Cuからなる合金力もなることを特徴 とする回路基板の製造方法。
[14] 基板と Cu合金箔との間に接着層を配置し、前記基板と前記 Cu合金箔を圧着によつ て張り合わせる工程を具備する回路基板の製造方法であって、
前記 Cu合金箔は、 Cuを主成分とし、 Ti、 Mo、 Ni、 A1及び Agカゝらなる群カゝら選ば れた少なくとも 1種類の元素を合計で 0.5— 5.(^%含有してなる合金カゝらなることを 特徴とする回路基板の製造方法。
[15] 前記張り合わせる工程の後に、前記 Cu合金箔をエッチング加工することにより、前記 基板上に前記 Cu合金箔カゝらなる配線パターンを形成する工程をさらに具備すること を特徴とする請求項 12乃至 14に記載の回路基板の製造方法。
[16] 前記配線パターンを形成する工程の後に、
前記配線パターン及び前記基板の上に絶縁膜を形成する工程と、
前記絶縁膜上にスパッタリング法又は蒸着法により薄膜を形成する工程と、 前記薄膜上に電界鍍金法又は無電界鍍金法により膜厚が 300nm以上 30 μ m以 下の Cu膜を形成する工程と、 前記 Cu膜及び前記薄膜をエッチング加工することにより、前記絶縁膜上に前記 Cu 膜及び前記薄膜からなる配線パターンを形成する工程をさらに具備し、
前記薄膜は、 Cuを主成分とし、 Ti、 Mo、 Ni、 A1及び Ag力 なる群力 選ばれた少 なくとも 1種類の元素を合計で 0.5— 5.(^%含有してなる合金カゝらなることを特徴と する請求項 15に記載の回路基板の製造方法。
[17] Cu合金箔上にポリイミドの前駆体を塗布する工程と、
前記前駆体に熱処理を施して該前駆体をイミド化することにより、前記 Cu合金箔上 にポリイミド膜を形成する工程と、
を具備する回路基板の製造方法であって、
前記 Cu合金箔は、 Cuを主成分とし、 Ti、 Mo、 Ni、 A1及び Agカゝらなる群カゝら選ば れた少なくとも 1種類の元素を合計で 0.5— 5.(^%含有してなる合金カゝらなることを 特徴とする回路基板の製造方法。
[18] 前記ポリイミド膜を形成する工程の後に、前記 Cu合金箔をエッチング加工することに より、前記基板上に前記 Cu合金箔からなる配線パターンを形成する工程をさらに具 備することを特徴とする請求項 17に記載の回路基板の製造方法。
[19] 前記配線パターンを形成する工程の後に、
前記配線パターン及び前記ポリイミド膜の上に絶縁膜を形成する工程と、 前記絶縁膜上にスパッタリング法又は蒸着法により薄膜を形成する工程と、 前記薄膜上に電界鍍金法又は無電界鍍金法により膜厚が 300nm以上 30 μ m以 下の Cu膜を形成する工程と、
前記 Cu膜及び前記薄膜をエッチング加工することにより、前記絶縁膜上に前記 Cu 膜及び前記薄膜からなる配線パターンを形成する工程をさらに具備し、
前記薄膜は、 Cuを主成分とし、 Ti、 Mo、 Ni、 A1及び Ag力 なる群力 選ばれた少 なくとも 1種類の元素を合計で 0.5— 5.(^%含有してなる合金カゝらなることを特徴と する請求項 18に記載の回路基板の製造方法。
[20] 前記 Cu合金箔の厚さが 5 m以上 50 m以下であることを特徴とする請求項 12乃 至 19のいずれか一項に記載の回路基板の製造方法。
[21] 第 1の Cu合金箔上にポリイミドの前駆体を塗布する工程と、 前記前駆体に熱処理を施して該前駆体をイミド化することにより、前記第 1の Cu合 金箔上にポリイミド膜を形成する工程と、
前記ポリイミド膜上に第 2の Cu合金箔を熱圧着によって張り合わせる工程と、 を具備する回路基板の製造方法であって、
前記第 1の Cu合金箔は、 Cuを主成分とし、 Ti、 Mo、 Ni、 A1及び Agカゝらなる群から 選ばれた少なくとも 1種類の元素を合計で 0.5— 5.(^%含有してなる合金カゝらなり、 前記第 2の Cu合金箔は、 Cuを主成分とし、 Ti、 Mo、 Ni、 A1及び Agカゝらなる群から 選ばれた少なくとも 1種類の元素を合計で 0.5— 5.(^%含有してなる合金カゝらなるこ とを特徴とする回路基板の製造方法。
[22] 第 1の Cu合金箔上に熱可塑性のポリイミドワニスを塗布する工程と、
前記ポリイミドワニスに熱処理を施して該ポリイミドワニスを硬化することにより、前記 第 1の Cu合金箔上にポリイミド膜を形成する工程と、
前記ポリイミド膜と第 2の Cu合金箔との間に接着層を配置し、前記ポリイミド膜と前 記第 2の Cu合金箔を圧着によって張り合わせる工程と、
を具備する回路基板の製造方法であって、
前記第 1の Cu合金箔は、 Cuを主成分とし、 Ti、 Mo、 Ni、 A1及び Agカゝらなる群から 選ばれた少なくとも 1種類の元素を合計で 0.5— 5.(^%含有してなる合金カゝらなり、 前記第 2の Cu合金箔は、 Cuを主成分とし、 Ti、 Mo、 Ni、 A1及び Agカゝらなる群から 選ばれた少なくとも 1種類の元素を合計で 0.5— 5.(^%含有してなる合金カゝらなるこ とを特徴とする回路基板の製造方法。
[23] 基板と Cu合金箔を熱圧着によって張り合わる工程と、
前記 Cu合金箔をエッチング加工することにより、前記基板上に前記 Cu合金箔から なる第 1の配線パターンを形成する工程と、
前記第 1の配線パターン及び前記基板の上に絶縁膜を形成する工程と、 前記絶縁膜上にスパッタリング法又は蒸着法により薄膜を形成する工程と、 前記薄膜上に電界鍍金法又は無電界鍍金法により膜厚が 300nm以上 30 μ m以 下の Cu膜を形成する工程と、
前記 Cu膜及び前記薄膜をエッチング加工することにより、前記絶縁膜上に前記 Cu 膜及び前記薄膜からなる第 2の配線パターンを形成する工程と、
を具備する回路基板の製造方法であって、
前記 Cu合金箔は、 Cuを主成分とし、 Ti、 Mo、 Ni、 A1及び Agカゝらなる群カゝら選ば れた少なくとも 1種類の元素を合計で 0.5— 5.(^%含有してなる合金カゝらなり、 前記薄膜は、 Cuを主成分とし、 Ti、 Mo、 Ni、 A1及び Ag力 なる群力 選ばれた少 なくとも 1種類の元素を合計で 0.5— 5.(^%含有してなる合金カゝらなり、膜厚が 5nm 以上 1 μ m以下であることを特徴とする回路基板の製造方法。
PCT/JP2004/017070 2004-01-16 2004-11-17 回路基板及びその製造方法 WO2005069706A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004008725A JP2005203581A (ja) 2004-01-16 2004-01-16 回路基板及びその製造方法
JP2004-008725 2004-01-16

Publications (1)

Publication Number Publication Date
WO2005069706A1 true WO2005069706A1 (ja) 2005-07-28

Family

ID=34792245

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/017070 WO2005069706A1 (ja) 2004-01-16 2004-11-17 回路基板及びその製造方法

Country Status (2)

Country Link
JP (1) JP2005203581A (ja)
WO (1) WO2005069706A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015111667A1 (de) * 2015-07-17 2017-01-19 Rogers Germany Gmbh Substrat für elektrische Schaltkreise und Verfahren zur Herstellung eines derartigen Substrates

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02122926A (ja) * 1988-11-01 1990-05-10 Mitsui Toatsu Chem Inc フレキシブル銅張り板
JPH05251844A (ja) * 1991-12-27 1993-09-28 Southwall Technol Inc フレキシブル回路基板の製造方法
JPH05315740A (ja) * 1992-05-06 1993-11-26 Fujimori Kogyo Kk 印刷回路用銅張フイルムおよびその製法
JPH0786736A (ja) * 1993-09-14 1995-03-31 Fujitsu Ltd 薄膜多層回路基板
JPH10193505A (ja) * 1997-01-09 1998-07-28 Sumitomo Metal Mining Co Ltd 2層フレキシブル基板の製造方法
JP2003064430A (ja) * 2001-08-20 2003-03-05 Nippon Mining & Metals Co Ltd 積層板用銅合金箔

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02122926A (ja) * 1988-11-01 1990-05-10 Mitsui Toatsu Chem Inc フレキシブル銅張り板
JPH05251844A (ja) * 1991-12-27 1993-09-28 Southwall Technol Inc フレキシブル回路基板の製造方法
JPH05315740A (ja) * 1992-05-06 1993-11-26 Fujimori Kogyo Kk 印刷回路用銅張フイルムおよびその製法
JPH0786736A (ja) * 1993-09-14 1995-03-31 Fujitsu Ltd 薄膜多層回路基板
JPH10193505A (ja) * 1997-01-09 1998-07-28 Sumitomo Metal Mining Co Ltd 2層フレキシブル基板の製造方法
JP2003064430A (ja) * 2001-08-20 2003-03-05 Nippon Mining & Metals Co Ltd 積層板用銅合金箔

Also Published As

Publication number Publication date
JP2005203581A (ja) 2005-07-28

Similar Documents

Publication Publication Date Title
KR100902970B1 (ko) 프린트 배선 기판 및 이를 이용한 회로 장치
US7495177B2 (en) Printed wiring board, its manufacturing method, and circuit device
US20060060558A1 (en) Method of fabricating package substrate using electroless nickel plating
WO2005084093A1 (ja) 多層積層配線板
WO2005051058A1 (ja) 回路基板及びその製造方法
JP4652020B2 (ja) 銅張り積層板
JP2003152333A (ja) 回路基板およびその製造方法
TWI387017B (zh) Cof用被銅積層板及cof用載置帶
JP3441368B2 (ja) 多層配線基板およびその製造方法
JP5064035B2 (ja) Cof基板用積層体の製造方法
JP2007013048A (ja) 多層配線基板の製造方法
JP4547164B2 (ja) 配線基板の製造方法
JP2006261270A (ja) フレキシブルプリント配線板用積層体およびその製造方法
JP2886317B2 (ja) 配線基板およびその製造方法
JP2002329966A (ja) 多層配線板製造用配線基板及び多層配線板
WO2005069706A1 (ja) 回路基板及びその製造方法
JP4508141B2 (ja) ステンレス転写基材、メッキ回路層付きステンレス転写基材
JPH11163522A (ja) 多層配線基板およびその製造方法
JP4200664B2 (ja) 積層基板およびその製造方法
JP2007266416A (ja) プリント配線板用金属箔とそれを用いた積層板
JP2002158447A (ja) 多層配線板の製造方法および多層配線板
JP2005197532A (ja) 多層回路基板およびその製造方法ならびに回路基材
JP2000036664A (ja) 多層配線基板およびその製造方法
JP2003282773A (ja) 多層配線板およびその製造方法ならびに半導体装置
JPH1126933A (ja) 無電解めっき用フィルム状接着剤及びこれを用いたプリント配線板の製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Country of ref document: DE

122 Ep: pct application non-entry in european phase