JP2005197532A - 多層回路基板およびその製造方法ならびに回路基材 - Google Patents
多層回路基板およびその製造方法ならびに回路基材 Download PDFInfo
- Publication number
- JP2005197532A JP2005197532A JP2004003417A JP2004003417A JP2005197532A JP 2005197532 A JP2005197532 A JP 2005197532A JP 2004003417 A JP2004003417 A JP 2004003417A JP 2004003417 A JP2004003417 A JP 2004003417A JP 2005197532 A JP2005197532 A JP 2005197532A
- Authority
- JP
- Japan
- Prior art keywords
- resin layer
- layer
- circuit board
- metal foil
- polyimide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】 少なくとも一面に導電性突起が立設された金属箔と、この金属箔の前記一面に積層されて前記導電性突起が貫通した状態で固定される絶縁樹脂層とを有する回路部材が他の部材と積層され、前記導電性突起により部材間の接続を行う多層回路基板において、前記絶縁樹脂層は、温度250℃における圧縮弾性率が15GPa以上であるポリイミド系樹脂により構成されるコア樹脂層と、前記金属箔が積層される面に被着される接着層とを有する複層構造であることを特徴とする多層回路基板およびその製造方法、ならびに前記絶縁樹脂層は、少なくとも1層の線膨張係数が30×10−6[1/K]以下の低熱膨張性ポリイミド樹脂層と前記金属箔から最外層に位置し、導電性突起を有さない銅箔と熱圧着した場合のピール強度が0.7kN/m以上を与える接着層とを有し、絶縁樹脂層全体の線膨張係数が35×10−6[1/K]以下であることを特徴とする回路基材。
【選択図】 図1
Description
第1の発明によれば、少なくとも一面に導電性突起が立設された金属箔と、この金属箔の前記一面に積層されて前記導電性突起が貫通した状態で固定される絶縁樹脂層とを有する回路基材が他の回路部材と積層され、前記導電性突起により回路層間の接続を行う多層回路基板において、前記絶縁樹脂層は、温度250℃における圧縮弾性率が15GPa以上であるポリイミド系樹脂により構成されるコア樹脂層と、前記金属箔が積層される面に被着される接着層とを有する複層構造であることを特徴とする。
第1の発明によれば、多層回路基板は、温度250℃における圧縮弾性が15GPa以上である絶縁樹脂層を有する複層構造であり、絶縁樹脂層全体の線膨張係数が35×10−6[1/K]以下であるから、積層時の流れ出しが、熱可塑性樹脂単層の場合に比べ抑制されるばかりか、ケーブル部として用いる場合にも反りが少ない。
(ii) 金属箔/α層/a層/b層
(iii) 金属箔/a層/α層/b層
(iv) 金属箔/α層/a層/α層/b層
図5に、上記(iv)に係る回路基材の断面構成図を示す。
線膨張係数は、イミド化反応が充分に終了した試料を使用し、セイコー電子工業(株)製サーモメカニカルアナライザー(TMA100)を用いて250℃に昇温後、10℃/分の温度で冷却し、240℃から100℃の範囲における平均の線膨張係数を求めたものである。
突起部を有しない銅箔上に、絶縁樹脂層を設けて得た積層体を試料として使用し、この樹脂面上に厚さ35μmの電解銅箔(三井金属鉱業製3EC−III箔、Rz=6.0μm)粗化面を重ね、ガラス転移温度または軟化点温度で、圧力3MPa、時間1時間熱圧着した。これを引張試験機(東洋精機製テンシロンテスター)にて幅10mmの樹脂付き銅箔(導電性突起部なし)の樹脂側を両面テープによりアルミ板に固定し、銅を180度方向に5mm/分の速度で剥離して求めた。
圧縮弾性率は、(株)島津製作所製微小硬度計(DUH−W201)を用いて250℃に昇温後、直径20μmのフラット面を持つ微小圧子によって13.24mN/sで試験力196mNまで負荷を掛けて2秒保持し、その後、13.24mN/sで除荷したときの、除荷弾性変形領域における応力およびひずみを基に計算した。
1,3−BAB:1,3−ビス(4−アミノフェノキシ)ベンゼン
BAPP: 2,2’−ビス[4−(4−アミノフェノキシ)フェニル]プロパン
DADMB: 4,4’−ジアミノ−2,2’−ジメチルビフェニル
PMDA: 無水ピロメリット酸
BPDA: 3,3’,4,4’−ビフェニルテトラカルボン酸二無水物
PSX−X: 平均分子量740のジアミノシロキサン
DMAc: N,N−ジメチルアセトアミド
DSDA: 3,3’,4,4’−ジフェニルスルホンテトラカルボン酸二無水物
HAB: 4,4’−ジアミノ−3,3’−ヒドロキシ−ビフェニル
次に、本発明の実施例で用いた樹脂の合成例1ないし3につき、上記した原料の略号を用いて説明する。
(合成例1)
308gのDMAcに、DADMB 20.32g(0.096モル)および1,3−BAB 3.11 g(0.011モル)を溶解させた。次に、6.20g(0.021モル)のBPDAおよび18.37g(0.084モル)のPMDAを加えた。その後、室温にて約4時間撹拌を続けて重合反応を行い、250poise(25℃)のコア樹脂層となるポリイミド前駆体樹脂液aを得た。
(合成例2)
294gのDMAcに、BAPP 29.13g(0.071モル)を溶解させた。次に、3.225g(0.011モル)のBPDAおよび13.55g(0.062モル)のPMDAを加えた。その後、室温にて約3時間撹拌を続けて重合反応を行い、35poise(25℃)の接着用のポリイミド前駆体樹脂液bを得た。 イミド化後に線膨張係数を測定したところ、60×10−6[1/K]であった。
N−メチル−2−ピロリドン200gにDSDA39.41g(0.110モル)、およびキシレン10gを入れて窒素ガスを流し、系中を室温で十分に混合した。次に、PSX−X(東レダウコーニング社製 BY16−853X)10.74g(0.015モル)を滴下し、この反応溶液を攪拌下で氷冷し、BAPP36.95g(0.090モル)およびHAB0.87g(0.004モル)を添加し、室温にて2時間攪拌し、ポリアミック酸を得た。
厚さ12μmの銅箔に、平均粒径1μmの銀粉およびポリスルホン樹脂からなる導体ペーストを、180メッシュのステンレススクリーンを用いて印刷し、高さ80または100μmの導電性突起部を有する銅箔を準備した。各突起部は断面が山形状の形状となっており、突起部のない部分は厚み12μmの平坦な形状となっていた。
次いで、上記ポリイミド前駆体溶液を用いた多層回路基板の製造工程における、導電性突起が絶縁樹脂層を貫通した基材の製造方法、および上記基材を多層コア回路基板に積層した多層回路基板の製造方法を説明する。
図1(2)に示す絶縁樹脂層3の形成は、次の通りである。絶縁樹脂層3は、コア樹脂層3aおよび接着層3bにより構成される。金属箔としての銅箔2上にポリイミド前駆体溶液3を塗付し、その後イミド化して絶縁樹脂層3とするキャスト法と、フィルム化したポリイミド前駆体をラミネートし、その後イミド化して絶縁樹脂層3とするラミネート法とがある。ここで、絶縁樹脂層3の接着層の厚みは、導電性突起1が当接される他の回路部材の回路厚みの50〜200%、ベタの金属箔の場合では1〜5μmとするとよい。
銅箔2の導電性突起1(高さ100μm)面上に、上記合成例1で調製したコア樹脂層3aとなるポリイミド前駆体樹脂液aを200μmの厚みで均一に塗布し、130℃で加熱乾燥して溶剤を除去し、コア樹脂層3aを形成する。この後、コア樹脂層3aを室温から330℃まで約4時間の熱処理を施してイミド化させ、厚み約20μmのポリイミド樹脂層が導電性突起1を有する銅箔2上に形成されてなる積層体を得る。
樹脂溶液が塗布される基材(支持基材)は、特に限定されるものではないが、その表面が剥離し易くするために離型処理されているPETフィルムがよい。好ましい基材の厚さは、100μm以下である。
図1(3)に示すように、研磨等の工程で、絶縁樹脂層3から導電性突起1の頂部を露出させる。露出した導電性突起4は、後述するように他の回路部材(図示せず)との接続に利用される。
図1(4)〜図2(2)に、多層コア回路基板の製造方法を示す。まず図1(4)に示すように、両面銅張り積層板7を用意する。次に、図1(5)に示すように、NCドリル、金型等の手法で導通用孔8を形成する。この後、図1(6)に示すように、導電化処理、無電解メッキ等の処理を施した後、電解メッキでスルーホール9による両面の導通をとる。
(キャスト法の実施例2)
銅箔2の導電性突起1(高さ100μm)の上面に、上記合成例1で調製したコア樹脂層となるポリイミド前駆体樹脂液aを180μmの厚みで均一に塗布し、130℃で加熱乾燥して溶剤を除去した。そして、樹脂液aによるコアとしてのポリイミド前駆体層上に、上記合成例2で調製した接着用のポリイミド前駆体樹脂液bを15μmの厚みで均一に塗布し、130℃で加熱乾燥して溶剤を除去した。
ナイフコーターを用いて、離型PETフィルム(50μm)上に上記合成例2で調製した接着用のポリイミド前駆体樹脂液bを15μmの厚みで均一に塗布した後、130℃で加熱乾燥して溶剤を除去する。続いて、その上に積層するように、上記合成例1で調製したコア樹脂層となるポリイミド前駆体樹脂液aを170μmの厚みで均一に塗布し、130℃で加熱乾燥して溶剤を除去する。
銅箔2の導電性突起1(高さ80μm)の上面に、合成例2で調製したポリイミド前駆体樹脂液bを15μmの厚みで均一に塗布したのち、130℃で加熱乾燥し溶剤を除去した。次に、その上に積層するように合成例1で調製したポリイミド前駆体樹脂液aを170μmの厚みで均一に塗布し、130℃で加熱乾燥し溶剤を除去した。さらに、ポリイミド前駆体a層上に合成例2で調製したポリイミド前駆体樹脂液bを15μmの厚みで均一に塗布し、130℃で加熱乾燥し溶剤を除去した。
銅箔2の導電性突起1(高さ80μm)の上面に、合成例2で調製したポリイミド前駆体樹脂液bを15μmの厚みで均一に塗布したのち、130℃で加熱乾燥して溶剤を除去した。次に、その上に積層するように合成例1で調製したポリイミド前駆体樹脂液aを180μmの厚みで均一に塗布し、130℃で加熱乾燥し溶剤を除去した。
銅箔2の導電性突起1(高さ80μm)の上面に、合成例2で調製したポリイミド前駆体樹脂液bを15μmの厚みで均一に塗布したのち、130℃で加熱乾燥し溶剤を除去した。次に、その上に積層するように合成例1で調製したポリイミド前駆体樹脂液aを170μmの厚みで均一に塗布し、130℃で加熱乾燥し溶剤を除去した。さらに、ポリイミド前駆体a層上に合成例2で調製したポリイミド前駆体樹脂液bを15μmの厚みで均一に塗布し、130℃で加熱乾燥し溶剤を除去した。
銅箔2の導電性突起1(高さ80μm)の上面に、合成例3で調製したポリイミド樹脂液cを200μmの厚みで均一に塗布し、120℃で加熱乾燥して溶剤を除去し積層体4を得た。銅箔上に塗布した樹脂の厚みは、約60μmであった。
銅箔2の導電性突起1(高さ80μm)の上面に、合成例2で調製したポリイミド前駆体樹脂液bを200μmの厚みで均一に塗布したのち、130℃で加熱乾燥し溶剤を除去した。この後、室温から330℃まで約4時間かけて熱処理しイミド化させ、厚み約20μmの絶縁樹脂層が導電性突起部を有する銅箔上に形成された積層体を得た。また、塩化第二鉄水溶液を用いてこの銅箔をエッチング除去し、ポリイミドフィルムを得た。得られたポリイミドの線熱膨張係数は、60×10−6[1/K]であった。
2 銅箔
3 絶縁樹脂層
3a コア樹脂層
3b 接着層
4 研磨された導電性突起
5 研磨された絶縁樹脂層
6 導電性突起が絶縁樹脂層を貫通した基材
7 両面銅張り積層板
8 導通用孔
9 スルーホール
10 電解メッキされた両面銅張り積層板
11 電解メッキ後に回路形成された両面銅張り積層板
12 枠抜きされて回路形成された両面銅張り積層板
13 多層コア回路基板
14 積層されて導電性突起が絶縁樹脂層を貫通した基材
15 枠抜き後、積層されて導電性突起が絶縁樹脂層を貫通した基材
16 多層回路基板
19 両面に熱可塑ポリイミドを有するポリイミドフィルム
20 導電性突起がポリイミドフィルムを貫通した基材
21 積層されて導電性突起がポリイミドフィルムを貫通した基材
22 枠抜き後、積層されて導電性突起がポリイミドフィルムを貫通した基材
23 回路形成されて導電性突起がポリイミドフィルムを貫通した基材
24 回路形成されて枠抜き後の導電性突起がポリイミドフィルムを貫通した基材
Claims (15)
- 少なくとも一面に導電性突起が立設された金属箔と、この金属箔の前記一面に前記導電性突起が貫通した状態で積層される絶縁樹脂層とを有する回路基材が他の回路部材と積層され、前記導電性突起により回路層間の接続を行う多層回路基板において、
前記絶縁樹脂層は、
温度250℃における圧縮弾性率が15GPa以上であるポリイミド系樹脂により構成されるコア樹脂層と、
前記金属箔が積層される面に被着される接着層と
を有する複層構造であることを特徴とする多層回路基板。 - 請求項1記載の多層回路基板において、
前記コア樹脂層は、前記金属箔側および前記接着層側の少なくとも一方に熱可塑性ポリイミド樹脂層を有することを特徴とする多層回路基板。 - 請求項1または2記載の多層回路基板において、
前記コア樹脂層は、線膨張係数が30×10−6[1/K]以下であることを特徴とする多層回路基板。 - 請求項1ないし3記載の多層回路基板において、
前記導電性突起が当接される前記他の回路部材が当接面に回路配線を有する回路基板であり、かつ、前記接着層は、前記導電性突起が当接される前記回路基板の当接される面における回路厚みの50〜200%の厚みを有することを特徴とする多層回路基板。 - 請求項1ないし3記載の多層回路基板において、
前記導電性突起が当接される前記他の回路部材が当接面に回路配線を有しない金属箔であり、かつ、前記接着層は、1〜5μmの厚みを有することを特徴とする多層回路基板。 - 請求項5記載の多層回路基板において、
前記接着層は、熱可塑性ポリイミド樹脂層であることを特徴とする多層回路基板。 - 請求項1ないし5記載の多層回路基板において、
前記接着層は、エポキシ樹脂を1〜40重量%含んだシリコーンユニットを有するシロキサン変性ポリイミドであることを特徴とする多層回路基板。 - 少なくとも一面に導電性突起が立設された金属箔と、この金属箔の前記一面に前記導電性突起が貫通した状態で積層される絶縁樹脂層とを有する回路基材が他の回路部材と積層され、前記導電性突起により回路層間の接続を行う多層回路基板の製造方法において、
前記金属箔の前記一面に、樹脂を1層ずつ塗布乾燥して複層構造を有する前記絶縁樹脂層を形成し、
前記絶縁樹脂層が、前記金属箔の前記一面および前記導電性突起の頂部に形成されるようにしたことを特徴とする多層回路基板の製造方法。 - 請求項8記載の多層回路基板の製造方法において、
前記絶縁樹脂層のうちの一層は、塗布時にはポリイミド前駆体であるポリアミック酸であり、塗布後にイミド化を行い、ポリイミド樹脂層を形成することを特徴とする多層回路基板の製造方法。 - 少なくとも一面に導電性突起が立設された金属箔と、この金属箔の前記一面に積層されて前記導電性突起が貫通した状態で固定される絶縁樹脂層とを有する回路基材が他の回路部材と積層され、前記導電性突起により回路層間の接続を行う多層回路基板の製造方法において、
前記金属箔の前記一面に、フィルム状樹脂をラミネートにより前記絶縁樹脂層を形成し、前記絶縁樹脂層は、
ラミネート時にはポリイミド前駆体であるポリアミック酸であり、
ラミネート後にイミド化を行い、ポリイミド樹脂層を形成する
ことを特徴とする多層回路基板の製造方法。 - 請求項10記載の多層回路基板の製造方法において、
前記金属箔の前記一面に樹脂を1層ずつあるいは2層以上を一括して、真空ラミネーターにより圧力0.1〜1MPa、温度90〜180℃、ラミネート時間0.5〜10分の条件でラミネートすることにより、複層構造を有する前記絶縁樹脂層を形成し、かつ前記絶縁樹脂層が前記金属箔の前記一面と前記導電性突起の頂面のみに形成されるようにしたことを特徴とする多層回路基板の製造方法。 - 少なくとも一面に高さ10μm以上の複数の導電性突起が立設された金属箔とこの金属箔の前記一面に積層されて前記導電性突起が貫通した状態で固定される複層構造の絶縁樹脂層とからなる回路基材であって、
前記絶縁樹脂層は、少なくとも1層の線膨張係数が30×10−6[1/K]以下の低熱膨張性ポリイミド樹脂層(a)と前記金属箔から最外層に位置し、導電性突起を有さない銅箔と熱圧着した場合のピール強度が0.7kN/m以上を与える接着層(b)とを有し、絶縁樹脂層全体の線膨張係数が35×10−6[1/K]以下であることを特徴とする回路基材。 - 請求項12記載の回路基材において、
前記絶縁樹脂層の全厚さに対する、低熱膨張性ポリイミド樹脂層(a)の厚さが40〜80%であり、接着層(b)の厚さと低熱膨張性ポリイミド樹脂層(a)の厚さとの厚み比(b/a)が、0.05〜1.7の範囲にある回路基材。 - 請求項12または13記載の回路基材において、
前記絶縁樹脂層のすべてが、ポリイミド樹脂である回路基材。 - 請求項12乃至14のいずれかに記載の回路基材において、
前記接着層(b)が、シリコーンユニットを有するシロキサン変性ポリイミドにエポキシ樹脂を1〜40重量%配合して得られるポリイミド樹脂層である回路基材。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004003417A JP2005197532A (ja) | 2004-01-08 | 2004-01-08 | 多層回路基板およびその製造方法ならびに回路基材 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004003417A JP2005197532A (ja) | 2004-01-08 | 2004-01-08 | 多層回路基板およびその製造方法ならびに回路基材 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008047881A Division JP4987756B2 (ja) | 2008-02-28 | 2008-02-28 | 多層回路基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005197532A true JP2005197532A (ja) | 2005-07-21 |
Family
ID=34818334
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004003417A Pending JP2005197532A (ja) | 2004-01-08 | 2004-01-08 | 多層回路基板およびその製造方法ならびに回路基材 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005197532A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008182222A (ja) * | 2006-12-28 | 2008-08-07 | Mitsui Mining & Smelting Co Ltd | 可撓性プリント配線基板および半導体装置 |
JP2009158751A (ja) * | 2007-12-27 | 2009-07-16 | Sanyo Electric Co Ltd | 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器 |
KR101090022B1 (ko) | 2008-06-02 | 2011-12-05 | 삼성전기주식회사 | 다층 회로 기판 및 다층 회로 기판의 제조방법 |
US8438724B2 (en) | 2007-12-27 | 2013-05-14 | Sanyo Electric Co., Ltd. | Method for producing substrate for mounting device and method for producing a semiconductor module |
-
2004
- 2004-01-08 JP JP2004003417A patent/JP2005197532A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008182222A (ja) * | 2006-12-28 | 2008-08-07 | Mitsui Mining & Smelting Co Ltd | 可撓性プリント配線基板および半導体装置 |
JP2009158751A (ja) * | 2007-12-27 | 2009-07-16 | Sanyo Electric Co Ltd | 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器 |
US8438724B2 (en) | 2007-12-27 | 2013-05-14 | Sanyo Electric Co., Ltd. | Method for producing substrate for mounting device and method for producing a semiconductor module |
KR101090022B1 (ko) | 2008-06-02 | 2011-12-05 | 삼성전기주식회사 | 다층 회로 기판 및 다층 회로 기판의 제조방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101400514B (zh) | 金属层压板及其制备方法 | |
KR100683086B1 (ko) | 수지 조성물 | |
US20070169960A1 (en) | Multilayer stacked wiring board | |
KR101210800B1 (ko) | 섬유-수지 복합체, 적층체 및 프린트 배선판, 및 프린트배선판의 제조 방법 | |
KR101219065B1 (ko) | 2층 양면 플렉시블 금속 적층판 및 그 제조 방법 | |
TWI387017B (zh) | Cof用被銅積層板及cof用載置帶 | |
JP5064035B2 (ja) | Cof基板用積層体の製造方法 | |
JP5095142B2 (ja) | フレキシブルプリント配線板用基板及びその製造方法 | |
KR100793177B1 (ko) | 가요성 양면 도체 적층소재 및 그의 제조방법 | |
JP4642479B2 (ja) | Cof用積層板及びcofフィルムキャリアテープ | |
JP5000310B2 (ja) | Cof用積層板及びcofフィルムキャリアテープ並びに電子装置 | |
JP2005197532A (ja) | 多層回路基板およびその製造方法ならびに回路基材 | |
KR20060129081A (ko) | 가요성 프린트 배선용 기판과 그의 제조방법 | |
JP2004237596A (ja) | フレキシブル銅張積層板およびその製造方法 | |
JP3356298B2 (ja) | プリント配線板及びその製造方法 | |
JP4987756B2 (ja) | 多層回路基板の製造方法 | |
JP5053429B2 (ja) | 多層回路基板の製造方法 | |
KR101378052B1 (ko) | Cof용 적층판, cof 필름 캐리어 테이프 및 전자장치 | |
JP2010283390A (ja) | 多層回路基板の回路基材 | |
JP2008168582A (ja) | フレキシブル積層板の製造方法 | |
JP5355858B2 (ja) | 多層配線回路基板 | |
JP4684566B2 (ja) | 超音波接合用積層板及びこれを使用する超音波接合方法 | |
JP2004168942A (ja) | 接着剤層付きプリプレグの製造方法及び接着剤層付きプリプレグ | |
JPH10326952A (ja) | 配線板用材料及び配線板 | |
JP2005125688A (ja) | 金属層付き積層フィルムとこれを用いた半導体装置、および金属層付き積層フィルムの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050905 |
|
A977 | Report on retrieval |
Effective date: 20071220 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080228 |
|
A02 | Decision of refusal |
Effective date: 20080617 Free format text: JAPANESE INTERMEDIATE CODE: A02 |