WO2005011094A1

WO2005011094A1 - 直流変換装置

Info

Publication number: WO2005011094A1
Application number: PCT/JP2004/007902
Authority: WO
Inventors: Shinji Aso
Original assignee: Sanken Electric Co Ltd
Current assignee: Sanken Electric Co Ltd
Priority date: 2003-07-24
Filing date: 2004-06-01
Publication date: 2005-02-03
Anticipated expiration: 2006-01-24
Also published as: JPWO2005011094A1; JP4193843B2; US7251146B2; US20060013021A1

Abstract

主スイッチのスイッチング損失を低減することにより、軽負荷時の消費電力を低減することができる直流変換装置を提供する。直流電源Ｖｄｃ１の両端に接続され、トランスＴの１次巻線Ｐと主スイッチＱ１とが直列に接続された第１直列回路と、トランスＴの１次巻線Ｐの両端に接続され、補助スイッチＱ２とスナバコンデンサＣ２とが直列に接続された第２直列回路と、主スイッチＱ２がオン時にトランスＴの１次巻線Ｐから供給されたエネルギーによりトランスＴの２次巻線Ｓに発生した電圧を整流平滑する整流平滑回路Ｄ５，Ｄ６，Ｌ１，Ｃ５と、主スイッチＱ１と補助スイッチＱ２とを所定のスイッチング周波数を持つ信号により交互にオン／オフさせる制御回路１０とを備え、制御回路１０は、軽負荷時にスイッチング周波数を低下させる。

Description

明細書

直流変換装置技術分野

本発明は、高効率、低ノイズな直流変換装置に関するものである。

背景技術

図 1に従来のこの種の直流変換装置の回路構成図を示す（原田耕介著「スィッチング電源ハンドブック」日刊工業新聞社出版、第 2章スイッチング電源の基本回路と設計演習 p. 27 図 2. 2、清水和男著「高速スイッチングレギユレータ」総合電子出版社、 2. 2. 1他励型コンバータ p 30 図 2. 5)。図 1に示す直流変換装置において、直流電源 Vd c 1にトランス Tの 1次卷線 P (卷数 n l) を介して M OSFET等からなる主スィッチ Q1が接続され、 1次巻線 Pの両端には、抵抗 R2 及びスナバコンデンサ C 2からなる並列回路とこの並列回路に直列に接続されたダイォード D 2とが接続されている。主スィツチ Q 1の両端にはダイォード D 1が接続されると共に、抵抗 R 1及ぴコンデンサ C 1からなる直列回路が接続されている。主スイッチ Q1は、制御回路 100の PWM制御によりオン/オフするようになっている。また、トランス Tの 1次卷線 Pとトランス Tの 2次卷線 Sとは互いに同相電圧が発生するように卷回されており、トランス Tの 2次巻線 S (卷数 n 2) には、ダイォード D5， D6とリアクトル L 1とコンデンサ C 5とからなる整流平滑回路が接続されている。この整流平滑回路は、トランス Tの 2次卷線 Sに誘起された電圧（オン/ォフ制御されたパルス電圧）を整流平滑して直流出力を負荷 RLに出力する。

制御回路 100は、図示しない演算増幅器及ぴフォトカブラを有し、演算増幅器は、負荷 RLの出力電圧と基準電圧とを比較し、負荷 RLの出力電圧が基準電圧以上となつたときに、主スィッチ Q 1に印加されるパルスのオン幅を狭くするように制御する。すなわち、負荷 R Lの出力電圧が基準電圧以上となったときに、主スィッチ Q 1のパルスのオン幅を狭くすることで、出力電圧を一定電圧に制御するようになっている。次に、このように構成された直流変換装置の動作を図 2に示すタイミングチヤ一トを参照しながら説明する。なお、図 2では、軽負荷時での動作波形を示し、主スイツチ Q 1の両端間の電圧 Q 1 v、主スィツチ Q 1に流れる電流 Q 1 i、主スィツチ Q 1 をオン/オフ制御するゲート信号 Q 1 gを示している。

まず、時刻 t 3 1において、ゲート信号 Q 1 gにより主スィッチ Q 1がオンすると、 V d c 1 ' P， Q l， V d c 1と主スィッチ Q 1に電流 Q 1 iが流れる。この電流は、時刻 t 3 2まで時間の経過とともに直線的に増大していく。また、時刻 t 3 1から時刻 t 3 2では、 1次卷線 Pの主スィツチ Q 1側が一側になり、且つ 1次卷線 Pと 2次卷線 Sとは同相になっているので、ダイォード D 5のアノード側が +側になるため、 S， D 5， L I ' C 5， Sと電流が流れて、 2次側にエネルギーが伝達される。

次に、時刻 t 3 2において、ゲート信号 Q 1 gにより主スィッチ Q 1がオフすると、トランス Tの 1次卷線 Pに誘起された励磁エネルギーとリ一ケージィンダクタ L g ( 2次卷線 Sと結合していないインダクタンス）の励磁エネルギーは、コンデンサ C 1を充電させる。そして、コンデンサ C 1の電圧とスナパコンデンサ C 2の電圧とが等しくなつたときダイオード D 2がオンし、そのエネルギーはスナパコンデンサ C 2 に蓄えられる。スナバコンデンサ C 2に蓄えられたエネルギーは、抵抗 R 2によって損失される。

また、軽負荷時には、リアタトル L 1の電流がカットオフしているので、トランス Tの 1次卷線 Pに蓄えられたエネルギーの放出が終了すると、トランス Tの 1次卷線 Pのインダクタンスとコンデンサ C 1とにより共振して、主スィッチ Q 1の電圧 Q 1 Vは図 2に示すように振動する。発明の開示

しかしながら、図 1に示す直流変換装置では、軽負荷時に、主スィッチを少ないスイッチング損失で動作させるためには、主スィッチの電圧の谷（ボトム）でオンさせる必要があるが、そのための制御回路が複雑になるという課題を有していた。

本発明は、主スィッチのスイッチング損失を低減することにより、軽負荷時の消費電力を低減することができる直流変換装置を提供することにある。

本発明は前記課題を解決するために以下の構成とした。請求項 1の発明は、直流電源の両端に接続され、トランスの 1次卷線と主スィッチとが直列に接続された第 1直列回路と、前記主スィッチの両端又は前記トランスの 1次卷線の両端に接続され、補助スィツチとコンデンサとが直列に接続された第 2直列回路と、前記主スィツチがォン時に前記トランスの 1次卷線から供給されたエネルギーにより前記トランスの 2次卷線に発生した電圧を整流素子及び平滑素子で整流平滑する整流平滑回路と、前記主スィツチと前記捕助スィツチとを所定のスィツチング周波数を持つ信号により交互にオン/オフさせる制御回路とを備え、前記制御回路は、軽負荷時に前記スイッチング周波数を低下させることを特徴とする。

請求項 2の発明では、請求項 1記載の直流変換装置において、前記制御回路は、前記捕助スィツチがオフした後に前記主スィツチの最小電圧を検出するボトム検出手段と、このボトム検出手段の出力に基づき前記主スィツチの最小電圧の時刻で前記主スイッチをオンさせる制御信号を生成する制御信号生成手段とを備えることを特徴とする。

請求項 3の発明では、請求項 1又は請求項 2記載の直流変換装置において、前記制御回路は、さらに軽負荷時には、前記スイッチング周波数がさらに低下したバーストモードに移行させることを特徴とする。

請求項 4の発明では、請求項 2記載の直流変換装置において、前記制御回路は、前記平滑素子の出力電圧と基準電圧との誤差からなる誤差電圧信号を生成する誤差電圧生成手段と、この誤差電圧生成手段で生成された前記誤差電圧信号の値が第 1のしきい値に達したときに前記誤差電圧信号の値に応じて前記スィツチング周波数を低下させる周波数制御信号を生成する周波数制御手段と、前記出力電圧に基づきパルス幅を制御し且つ前記周波数制御手段で生成された前記周波数制御信号に応じて前記スィッチング周波数を低下させたパルス信号を生成するパルス幅制御手段とを備え、前記制御信号生成手段は、前記パルス幅制御手段からのパルス信号と前記ボトム検出手段の出力とに基づき前記制御信号を生成することを特徴とする。

請求項 5の発明では、請求項 4記載の直流変換装置において、前記周波数制御手段は、前記誤差電圧生成手段で生成された前記誤差電圧信号の値が前記第 1のしきい値よりも小さい第 2のしきい値に達したときに前記スイツチング周波数がさらに低下したバーストモードに移行させることを特徴とする。

請求項 6の発明では、請求項 1乃至請求項 5のいずれか 1項記載の直流変換装置において、前記トランスの 1次卷線と前記主スィッチとの間に接続されたリアクトノレと、前記トランスに直列に接続され、前記主スィッチがオン時に前記リアクトルに蓄えられたエネルギーを前記主スィツチがオフ時に 2次側に還流させる捕助トランスとを備えることを特徴とする。

請求項 7の発明では、請求項 6記載の直流変換装置において、前記リアタトルは、前記トランスのコアに疎結合させて卷回された前記トランスの 1次巻線及び 2次卷線間のリ一ケージィンダクタからなり、前記トランスのコアには前記トランスの 1次卷線と前記補助トランスの 2次卷線とが密結合させて卷回されてなることを特徴とする。図面の簡単な説明

図 1は、従来の直流変換装置を示す回路構成図である。

図 2は、従来の直流変換装置の軽負荷時での各部における信号のタイミングチヤ一トである。

図 3は、第 1の実施の形態に係る直流変換装置を示す回路構成図である。

図 4は、第 1の実施の形態に係る直流変換装置に設けられた制御回路の具体的な回路構成図である。

図 5は、軽負荷時にフィードバック信号が低下したときにおけるパルス信号のディ一ティが小さくなる様子を示す図である。

図 6は、フィードパック信号の電圧に応じて周波数を変化させる発振器の特性を示す図である。

図 7は、軽負荷時に負荷率に応じて周波数を低下させたパルス信号のタイミングチヤートである。

図 8は、軽負荷時に負荷率に応じて周波数を変化させる特性を示す図である。

図 9は、第 1の実施の形態に係る直流変換装置の軽負荷時での各部における信号のタイミングチヤ一トである。

図 1 0は、負荷率に応じてスイッチング周波数を変化させる第 2の例を示す図である。

図 1 1は、負荷率に応じてスイッチング周波数を変化させる第 2の例のバーストを示す図である。

図 1 2は、第 2の実施の形態に係る直流変換装置を示す回路構成図である。

図 1 3は、第 2の実施の形態に係る直流変換装置の軽負荷時での各部における信号のタイミングチャートである。

図 1 4は、第 2の実施の形態に係る直流変換装置に設けられたトランスの構造図である。発明を実施するための最良の形態

以下、本発明に係る直流変換装置の実施の形態を図面を参照して詳細に説明する。実施の形態に係る直流変換装置は、主スィツチがオン時にトランスの 1次側から 2次側にエネルギーを供給するフォヮ一ド制御方式において、捕助スィツチ及びスナバコンデンサからなるアクティブクランプ回路を設けると共に、軽負荷時に主スィツチのスィッチング周波数を低下させることにより、主スィッチのスィッチング損失を低減して、軽負荷時の消費電力を低減することを特徴とする。また、補助スィッチをオフした後に主スィッチの電圧の最小電圧（ボトム）を検出し、そのボトムで主スィッチをオンすることにより、スィツチング損失を低減することを特徴とする。 (第 1の実施の形態）

図 3は第 1の実施の形態に係る直流変換装置の回路構成図である。図 3に示す直流変換装置において、アクティブクランプ方式と呼ばれるもので、直流電源 V d c lにトランス Tの 1次卷線 P (巻数 n l ) を介して MO S F E T等からなる主スィッチ Q 1が接続され、 1次卷線 Pの両端には、 MO S F E T等からなる補助スィッチ Q 2とスナパコンデンサ C 2とからなる直列回路が接続されている。なお、捕助スィッチ Q 2とスナパコンデンサ C 2とからなる直列回路は、 1次卷線 Pの両端に接続する代わりに、主スィッチ Q 1の両端に接続しても良い。

主スィツチ Q 1の両端には、ダイォード D 1とコンデンサ C 1とからなる並列回路が接続されている。補助スィツチ Q 2の両端にはダイォード D 2が接続されている。ダイオード D 1は、主スィッチ Q 1の寄生ダイオードであっても良く、ダイオード D 2は、補助スィッチ Q 2の寄生ダイオードであっても良い。また、コンデンサ C 1は、主スィッチ Q 1の寄生コンデンサであっても良い。主スィッチ Q 1及ぴ補助スィッチ Q 2は、制御回路 1 0の PWM制御により交互にオン/オフするようになっている。また、トランス Tの 1次卷線 Pとトランス Tの 2次卷線 Sとは互いに同相電圧が発生するように卷回されており、トランス Tの 2次卷線 S (卷数 n 2 ) には、ダイォード D 5， D 6とリアクトル L 1とコンデンサ C 5とからなる整流平滑回路が接続されている。この整流平滑回路は、トランス Tの 2次卷線 Sに誘起された電圧（オンォフ制御されたパルス電圧）を整流平滑して直流出力を負荷 R Lに出力する。

制御回路 1 0は、負荷 R Lの出力電圧に基づき、主スィッチ Q 1をオン Zオフ制御するためのパルスからなる制御信号を生成するとともに、出力電圧が所定の電圧となるようにその制御信号のデューティ比を制御する。

制御回路 1 0は、比較回路 1 1、発振器 1 3、コンパレータ 1 5、ボトム検出回路 1 7、オンディレー回路 1 9、インパータ 2 0、オフディレー回路 2 1、ローサイドドライバ 2 3、ハイサイドドライバ 2 5を備えている。図 4は制御回路の具体的な回路構成図を示し、この具体的な回路構成については後述する。

比較回路 1 1 (本発明の誤差電圧生成手段に対応）は、コンデンサ C 5の電圧と基準電圧との誤差からなる誤差電圧信号を生成してこの誤差電圧信号をフィードパック信号 F Bとしてコンパレータ 1 5に出力する。また、比較回路 1 1は、フィードパック信号 F Bが第 1のしきい値以下になつた場合に軽負荷であると判定して、例えば H レベルを発振器: L 3に出力する。

発振器 1 3 (本発明の周波数制御手段に対応）は、フィードバック信号 F Bが第 1 のしきい値以下になった場合に、即ち、軽負荷である場合に、比較回路 1 1からの誤差電圧信号の電圧値に応じてスイッチング周波数を低下させた三角波信号（本発明の周波数制御信号に対応）を生成する。

コンパレータ 1 5 (本発明のパルス幅制御手段に対応）は、発振器 1 3からの三角波信号と比較回路 1 1からのフィードパック信号 F Bとを入力し、フィードパック信号 F Bの値が三角波信号の値以上のときにオンで、フィードバック信号 F Bの値が三角波信号の値未満のときにオフとなるパルス信号を生成し、該パルス信号をオンディレー回路 1 9及びインパータ 2 0に出力する。

ボトム検出回路 1 7は、捕助スィッチ Q 2がオフした後に主スィッチ Q 1の最小電圧（以下、ボトム検出信号と称する。）を検出する。オンディレー回路 1 9は、ボトム検出回路 1 7からのボトム検出信号とコンパレータ 1 5からのパルス信号とに基づき主スィツチ Q 1の最小電圧の時刻で主スィツチ Q 1をオンさせるためのオンディレー信号を生成する。ローサイドドライバ 2 3は、オンディレー回路 1 9からのオンディレー信号を主スィツチ Q 1のゲートに印加して主スィツチ Q 1を駆動する。

インパータ 2 0は、コンパレータ 1 5からのパルス信号を反転してオフディレー回路 2 1に出力する。オフディレー回路 2 1は、インバ一タ 2 0で反転したパルス信号を所定時間だけ遅延させたオフディレー信号を生成してハイサイドドライバ 2 5に出力する。ハイサイドドライバ 2 5は、オフディレー回路 2 1からのオフディレー信号を補助スィツチ Q 2のゲートに印加して補助スィツチ Q 2を駆動する。

次に、このように構成された第 1の実施の形態に係る直流変換装置の動作を図 9に示すタイミングチャートを参照しながら説明する。なお、図 9では、軽負荷時での動作波形を示し、主スィッチ Q 1の両端間の電圧 Q 1 v、主スィッチ Q 1に流れる電流 Q 1 i、主スィツチ Q 1をオンオフ制御するゲート信号 Q 1 g、補助スィツチ Q 2 の両端間の電圧 Q 2 v、補助スィッチ Q 2に流れる電流 Q 2 i、補助スィッチ Q 2をオン Zオフ制御するゲート信号 Q 2 gを示している。

まず、時刻 t 2において、ゲート信号 Q l gにより主スィッチ Q 1がオンすると、 V d c 1 ' P， Q l， V d c 1と主スィッチ Q 1に電流 Q 1 iが流れる。この電流 Q 1 iは、時刻 3まで時間の経過とともに直線的に増大していく。また、時刻 t 2から時刻 t 3では、 1次卷線 Pの主スィツチ Q 1側が一側になり、且つ 1次卷線 Pと 2 次卷線 Sとは同相になっているので、ダイォード D 5のアノード側が +側になるため、 S， D 5， L l， C 5， Sと電流が流れて、 2次側にエネルギーが伝達される。

次に、時刻 t 3において、ゲート信号 Q l gにより主スィッチ Q 1がオフすると、トランス Tの 1次卷線 Pに誘起された励磁エネルギーとリーケージインダクタ L gの励磁エネルギーは、コンデンサ C 1を充電させる。

そして、コンデンサ。 1の電圧とスナバコンデンサ C 2の電圧とが等しくなつたときに、ダイオード D 2がオンし、そのエネルギーはスナバコンデンサ C 2に蓄えられる。即ち、時刻 t 3〜時刻 t 6において、 P， D 2， C 2， Pと電流が流れる。このダイオード D 2に電流が流れている間において、補助スィッチ Q 2の電圧 Q 2 Vがゼ口となった時刻 t 4後の時刻 t 5に捕助スィツチ Q 2をオンすることで補助スィツチ Q 2をゼロ電圧スィツチングさせることができる。

そして、トランス Tの 1次卷線 Pに蓄えられたエネルギーがスナパコンデンサ C 2 に移動した後も（時刻 6〜時刻 t 7 )、捕助スィッチ Q 2がオンしているので、 C 2 ， Q 2 ' P， C 2と電流 Q 2 iが流れ、スナバコンデンサ C 2に蓄えられたエネルギ一は、トランス Tの 1次卷線 Pに移動する。このとき、トランス Tの 1次卷線 Pの電圧は、スナバコンデンサ C 2の電圧と等しくなり、 1次卷線 Pの電圧は、スナバコンデンサ C 2の電圧に保持される。即ち、補助スィッチ Q 2とスナパコンデンサ C 2によるアクティブクランプ回路を設けたので、図 1に示す従来の直流変換装置の動作で説明したような主スィツチ Q 1の電圧の振動は発生しなくなる。

次に、時刻 t 7 (時刻 t 1も同じ）において、補助スィッチ Q 2をオフすると、 1 次卷線 Pに蓄えられていたエネルギーで P， V d c 1 ' C 1 ' Pで電流が流れて、コンデンサ C 1 (主スィッチ Q 1 ) の電圧が低下していく。このとき、ボトム検出回路 1 7により主スィッチ Q 1の最小電圧、即ちボトムが検出される。すると、オンディレー回路 1 9により、主スィッチ Q 1の最小電圧の時刻 t 2で、主スィッチ Q 1をォンさせるためのオンディレー信号であるゲート信号 Q 1 gが生成され、このゲート信号 Q 1 gにより主スィッチ Q 1がオンする。即ち、主スィッチ Q 1の電圧のボトムでオンすることで、主スィッチ Q 1のスイッチング損失を低減できる（ボトム電圧スィッチング）。

次に、軽負荷時に、スィツチング周波数を低下させる動作について説明する。まず、比較回路 1 1は、コンデンサ C 5の電圧と基準電圧との誤差からなる誤差電圧信号を生成してこの誤差電圧信号をフィ一ドバック信号 F Bとしてコンパレータ 1 5に出力する。ここで、フォワード制御方式では、軽負荷時には、図 5に示すように、フィードバック信号が F B 1から F B 2へ低下していき、パルス信号のオン/オフのディ一ティが小さくなる。また、比較回路 1 1は、フィードパック信号 F Bが第 1のしきい値 V 1以下になった場合に、軽負荷時であると判定して、例えば Hレベルを発振器 1 3に出力する。

次に、発振器 1 3は、フィードバック信号 F Bが第 1のしきい値以下になった場合に、即ち、軽負荷である場合に、比較回路 1 1からの誤差電圧信号の電圧値に応じてスィツチング周波数を低下させた三角波信号を生成する。例えば、図 6に示すように、フィードバック信号 F Bの電圧が V 1， V 2のように低下していくに従って、スイツチング周波数を f 1， f 2のように低下させていく。このことは、図 8に示すように、通常では、スィツチング周波数が例えば 1 0 0 KH zであり、軽負荷時には負荷率に応じてスイッチング周波数を低下させることに相当する。

次に、コンパレータ 1 5は、発振器 1 3からの三角波信号と比較回路 1 1からのフィ一ドバック信号 F Bとを入力し、図 5に示すようにフィードバック信号 F Bの値が三角波信号の値以上のときにオンで、フィードバック信号 F Bの値が三角波信号の値未満のときにオフとなるパルス信号を生成し、該パルス信号をオンディレー回路 1 9 及ぴィンバータ 2 0に出力する。

図 7に示すように、フィードパック信号 F Bの値が V 1の場合には、電圧 V Iに対応する周波数 f 1の三角波信号により、周波数 f 1のパルス信号が生成され、フィードパック信号 F Bの値が電圧 V 2の場合には、電圧 V 2に対応する周波数 f 2の三角波信号により、周波数 f 2のパルス信号が生成される。即ち、軽負荷時には、スイツチング周波数を低下するので、さらにスィッチング損失を低減することができる。また、発振器 1 3において、図 1 0に示すように、スイッチング周波数の下限を可聰周波数よりわずかに高い周波数（例えば 2 0 KH z ) に設定し、負荷率に応じてこの周波数まで低下した場合には、 PWM変調により制御し、さらに、周波数が低下した場合には、バーストモ一ドに移行させる。バーストモ一ドとは、図 1 1に示すように、周波数が例えば 5 0〜1 0 0 H zで 3パルスくらいのバーストが揷入されたものである。このように動作させることにより、可聴周波数でのトランス Tのゥナリを防止できるとともに、さらなる軽負荷時でのスィツチング損失を低減できる。

(具体的な回路構成）

図 4は第 1の実施の形態に係る直流変換装置に設けられた制御回路の具体的な回路構成図である。図 4に示す比較回路 1 1は、誤差増幅器 1 1 1と、コンパレータ 1 1 3とからなる。誤差増幅器 1 1 1は、コンデンサ C 5の電圧が一端子に入力され、基準電圧 V 0が +端子に入力され、コンデンサ C 5の電圧と基準電圧 V 0との誤差からなる誤差電圧信号を生成してこの誤差電圧信号をフィ一ドバック信号 F Bとしてコンパレータ 1 5に出力する。

コンパレータ 1 1 3は、誤差増幅器 1 1 1からのフィードバック信号 F Bが一端子に入力され、基準電圧 V Iが +端子に入力され、出力端子と電源 V c cとの間に抵抗 R 4が接続され、ブイ一ドバック信号 F Bが基準電圧 V 1以下になった場合に軽負荷であると判定して、例えば Hレベルを発振器 1 3を構成する V C O l 3 1に出力する。

V C O l 3 1は、電圧値に応じた周波数を持つ信号を発生する電圧制御発振器であり、コンパレータ 1 1 3から Hレベルを入力したとき、即ち、フィードバック信号 F Bが基準電圧 V I以下になった場合に、誤差増幅器 1 1 1からの誤差電圧信号の電圧値に応じてスイッチング周波数を低下させた三角波信号を生成する。

コンパレータ 1 5は、誤差増幅器 1 1 1からのフィードバック信号 F Bが +端子に入力され、 V C O 1 3 1からの三角波信号が一端子に入力され、フィードバック信号 F Bの値が三角波信号の値以上のときにオンで、フィードバック信号 F Bの値が三角波信号の値未満のときにオフとなるパルス信号を生成し、該パルス信号をオンディレ一回路 1 9及ぴィンパータ 2 0に出力する。

ボトム検出回路 1 7において、トランジスタ Q 3のベースには、ダイオード D 7のカソードと抵抗 R 5の一端と抵抗 R 7の一端とが接続され、トランジスタ Q 3のエミッタはダイオード D 7のアノードに接続されると共に接地されている。トランジスタ Q 3のコレクタには抵抗 R 6の一端が接続され、抵抗 R 5の他端及び抵抗 R 6の他端は、電源 V c cに接続されている。抵抗 R 7の他端は、コンデンサ C 7を介して主スイッチ Q 1のドレインに接続されている。トランジスタ Q 3のコレクタは、オンディレー回路 1 9のィンバータ 1 9 1に接続されている。

オンディレー回路 1 9において、コンパレータ 1 5の出力は、バッファ 1 9 2を介してダイォード D 8の力ソードに接続され、ダイォード D 8のアノードはコンデンサ C 8の一端及び抵抗 R 8の一端に接続される。コンデンサ C 8の他端は接地され、抵抗 R 8の他端は電源 V c cに接続されている。抵抗 R 8とコンデンサ C 8との接続点はローサイドドライバ 2 3を介して主スィッチ Q 1のゲートに接続される。インパータ 1 9 1の出力はダイオード D 8の力ソードに接続される。

オフディレー回路 2 1において、インパータ 2 0の出力はバッファ 2 1 1を介してダイォード D 9のカソードに接続され、ダイォード D 9のアノードはコンデンサ C 9 の一端及ぴ抵抗 R 9の一端に接続されている。抵抗 R 9の他端は電源 V c cに接続され、コンデンサ C 9の他端は接地されている。抵抗 R 9とコンデンサ C 9との接続点はハイサイドドライバ 2 5を介して補助スィッチ Q 2のゲートに接続される。

このような具体的な回路によれば、誤差増幅器 1 1 1、コンパレータ 1 1 3、 V C 0 1 3 1、及びコンパレータ 1 5を設けたので、図 7に示すように、フィードパック信号 F Bの値が V 1の場合には、電圧 V 1に対応する周波数 f 1の三角波信号により、周波数 f 1のパルス信号が生成され、フィードバック信号 F Bの値が電圧 V 2の場合には、電圧 V 2に対応する周波数 f 2の三角波信号により、周波数 f 2のパルス信号が生成される。即ち、軽負荷時には、スイッチング周波数を低下するので、さらにスイッチング損失を低減することができる。

次に、図 9に示す時刻 t 2において、電圧 Q l vが最小値（ボトム）となると、 V d e l ' P， C 7 ' R 7 ' Q 3又は、 V c c， R 5， Q 3と電流が流れて、トランジスタ Q 3がオンする。このため、ボトム検出回路 1 7により電圧 Q 1 Vの最小値（ポトム）が検出される。このとき、トランジスタ Q 3のコレクタから Lレベルのボトム検出信号がインバータ 1 9 1に出力され、このボトム検出信号は、インバータ 1 9 1 で反転されて、 Hレベルがダイォード D 8のカソードに入力される。

このため、ダイオード D 8がオフして、電源 V c cから抵抗 R 8を介してコンデンサ C 8に電流が流れ、コンデンサ C 8の電圧が上昇する。従って、このコンデンサ C 8の電圧が、ローサイドドライバ 2 3に出力され主スィッチ Q 1のゲートにゲート信号 Q 1 gが印加されるため、主スィッチ Q 1がオンする。即ち、主スィッチ Q 1のポトムでオンさせるので、主スィツチ Q 1のスィツチング損失を低減することができる (ボトム電圧スイッチング)。 (第 2の実施の形態）

次に第 2の実施の形態に係る直流変換装置を説明する。第 2の実施の形態の直流変換装置では、トランスの 1次巻線に直列に接続されるリアクトルのインダクタンスの値を大きくし、主スィッチ Q 1がオン時にリアクトルに蓄えられるエネルギーを 2次側に還流する捕助トランスを設けたことを特徴とする。

図 1 2は第 2の実施の形態に係る直流変換装置を示す回路構成図である。図 1 2に示す第 2の実施の形態に係る直流変換装置は、図 3に示す第 1の実施の形態に係る直流変換装置に対して、トランス T及ぴトランス Tの周辺回路が異なるので、その部分についてのみ説明する。

この例では、補助トランスをトランス T bに結合したもので、トランス T bに 1次卷線 P (卷数 n 1、補助トランス T bの 1次卷線を兼用）と 2次巻線 S 1 (巻数 n 2 ) と 3次卷線 S 2 (卷数 n 3、捕助トランス T bの 2次卷線に対応）とが卷回されている。 1次卷線 Pと 2次巻線 S 1とは同相に卷回され、 1次卷線 Pと 3次卷線 S 2とは逆相に卷回されている。即ち、トランス T bの 2次卷線 S 1を 1次卷線 Pと疎結合させ、 1次卷線 P及ぴ 2次巻線 S 1間のリーケージインダクタにより、トランス T bに直列に接続されたリアタトル L 2を代用したものである。そして、スィッチ Q 1がォン時にリアクトル L 2に蓄えられたエネルギーをスィツチ Q 1がオフ時に 2次側に還流させるようになっている。

2次卷線 S 1の一端（-側）と 3次卷線 S 2の一端（-側）とが接続され、その接続点には、ダイォード D 5のアノードが接続されている。 3次卷,镍 S 2の他端（—なし側）にはダイォード D 6のァノードが接続され、ダイォード D 5の力ソードとダイォード D 6のカソードとコンデンサ C 5の一端とが接続されている。コンデンサ C 5の他端は 2次卷線 S 1の他端（-なし側）に接続されている。

次にこのように構成された第 2の実施の形態に係る直流変換装置の動作を図 1 3に示すタイミングチャートを参照しながら説明する。なお、図 1 3では、図 9のタイミングチャートにさらに、ダイオード D 5， D 6に流れる電流 D 5 i , D 6 iが追加されている。

まず、時刻 t 2において、主スィッチ Q 1をオンさせると、 Vd c l， P， L 2， Ql， Vd c lで電流が流れる。また、この時刻に、トランス Tbの 2次卷線 S 1にも電圧が発生し、 S l， D5， C5， S Iで電流が流れる。このため、図 13に示すように、時刻 t 2〜 t 3において、ダイォード D 5の電流が直線的に増大する。

次に、時刻 t 3において、主スィッチ Q 1をオフさせると、リアクトル L 2に蓄えられたエネルギーは、 2次側に還流される。即ち、 2次側では、 3次卷線 S 2に電圧が誘起されるため、 S 2， D 6， C 5， S l， S 2と電流が流れる。このため、図 1 3に示すように、時刻 t 3〜 t 7において、ダイォード D 6に電流が流れる。

このように、第 2の実施の形態に係る直流変換装置によれば、トランス Tbの 1次卷線 Pに直列に接続されるリアクトル L 2のインダクタンスの値を大きくし、主スィツチ Q 1がオン時に蓄えられるエネルギーを 2次側に還流するため、効率が良くなる。また、ダイオード D 5及ぴダイオード D 6により、主スィッチ Q 1のオン、オフ期間に 2次側電流が流れて連続的となる。このため、コンデンサ C 5のリップル電流も減少する。

次に、補助トランスをトランス Tbに結合したトランスの構成例を図 14に示す。図 14に示すトランスは、日の字型のコア 30を有し、コア 30のコア部 30 aには、 1次卷線 Pと 3次卷線 S 2とが近接して卷回されている。これにより、 1次及び 3次卷線間にわずかなリーケージインダクタを持たせ、また、コア 30にはパスコア 30 cとギャップ 31が形成され、外周コアには 2次卷線 S 1が卷回されている。即ち、パスコア 30 cにより、 1次卷線 Pと 2次巻線 S 1を疎結合させることにより、リーケージインダクタを大きくしている。このリーケージインダクタをリアクトノレ L 2の代替としている。

また、外周コア上で且つ 1次卷線 Pと 2次卷線 S 1との間に、凹部 3 O bが 2箇所形成されている。この凹部 30 bにより、外周コアの磁路の一部の断面積が他の部分よりも狭くなり、その部分のみが飽和するので、コア損失を低減できる。このように、トランス Tのコアの形状と卷線の工夫により、トランス T bとリアクトル L 2のエネルギーを 2次側に帰還する捕助トランスとを一つのコア 3 0に結合し、パスコア 3 0 cを設けることにより、大きなリーケージインダクタを得て、トランス部分とリアタトルとを結合したので、直流変換装置を小型化、低価格化することがでさる。

なお、第 1及び第 2の実施の形態では、比較回路 1 1は、フィードバック信号 F B が第 1のしきい値以下になった場合に軽負荷である判定したが、フォヮ一ド制御方式では、軽負荷時には、パルス信号のオン Zオフのディーティが小さくなるので、比較回路 1 1は、例えば、パルス信号のオン時間が第 1の設定時間以下になった場合に軽負荷である判定してもよい。また、コンデンサ C 5の電圧（出力電圧）が上昇傾向となった場合に、軽負荷であると判定してもよい。

本発明によれば、主スィッチのスイッチング損失を低減することにより、軽負荷時の消費電力を低減することができる直流変換装置を提供することができる。産業上の利用可能性

本発明の直流変換装置は、 D C _ D C変換型の電源回路や A C - D C変換型の電源回路に適用可能である。

Claims

請求の範囲

1 . 直流電源の両端に接続され、トランスの 1次卷線と主スィッチとが直列に接続された第 1直列回路と、

前記主スィツチの両端又は前記トランスの 1次卷線の両端に接続され、補助スィッチとコンデンサとが直列に接続された第 2直列回路と、

前記主スィツチがオン時に前記トランスの 1次卷線から供給されたエネルギーにより前記トランスの 2次巻線に発生した電圧を整流素子及び平滑素子で整流平滑する整流平滑回路と、

前記主スィツチと前記捕助スィツチとを所定のスィツチング周波数を持つ信号により交互にオンノオフさせる制御回路とを備え、

前記制御回路は、軽負荷時に前記スィツチング周波数を低下させることを特徴とする直流変換装置。

2 . 前記制御回路は、

前記補助スィツチがオフした後に前記主スィツチの最小電圧を検出するボトム検出手段と、

このボトム検出手段の出力に基づき前記主スィツチの最小電圧の時刻で前記主スィツチをオンさせる制御信号を生成する制御信号生成手段と、

を備えることを特徴とする請求項 1記載の直流変換装置。

3 . 前記制御回路は、さらに軽負荷時には、前記スイッチング周波数がさらに低下したパーストモードに移行させることを特徴とする請求項 1又は請求項 2記載の直流変換装置。

4 . 前記制御回路は、

前記平滑素子の出力電圧と基準電圧との誤差からなる誤差電圧信号を生成する誤差電圧生成手段と、

この誤差電圧生成手段で生成された前記誤差電圧信号の値が第 1のしきい値に達したときに前記誤差電圧信号の値に応じて前記スィツチング周波数を低下させる周波数制御信号を生成する周波数制御手段と、

前記出力電圧に基づきパルス幅を制御し且つ前記周波数制御手段で生成された前記周波数制御信号に応じて前記スイッチング周波数を低下させたパルス信号を生成するパルス幅制御手段とを備え、

前記制御信号生成手段は、前記パルス幅制御手段からのパルス信号と前記ボトム検出手段の出力とに基づき前記制御信号を生成することを特徴とする請求項 2記載の直流変換装置。

5 . 前記周波数制御手段は、前記誤差電圧生成手段で生成された前記誤差電圧信号の値が前記第 1のしきい値よりも小さい第 2のしきい値に達したときに前記スィッチング周波数がさらに低下したパーストモ一ドに移行させることを特徴とする請求項 4 記載の直流変換装置。

6 . 前記トランスの 1次巻線と前記主スィッチとの間に接続されたリアタトルと、前記トランスに直列に接続され、前記主スィッチがオン時に前記リアクトルに蓄えられたエネルギーを前記主スィツチがオフ時に 2次側に還流させる補助トランスと、を備えることを特徴とする請求項 1乃至請求項 5のいずれか 1項記載の直流変換装置。

7 . 前記リアタトルは、前記トランスのコアに疎結合させて卷回された前記トランスの 1次卷線及び 2次卷線間のリ一ケージインダクタからなり、前記トランスのコアには前記トランスの 1次卷線と前記補助トランスの 2次卷線とが密結合させて卷回されてなることを特徴とする請求項 6記載の直流変換装置。