WO2004077574A2 - Halbleiterspeicherzelle und verfahren zu deren herstellung - Google Patents
Halbleiterspeicherzelle und verfahren zu deren herstellung Download PDFInfo
- Publication number
- WO2004077574A2 WO2004077574A2 PCT/DE2004/000365 DE2004000365W WO2004077574A2 WO 2004077574 A2 WO2004077574 A2 WO 2004077574A2 DE 2004000365 W DE2004000365 W DE 2004000365W WO 2004077574 A2 WO2004077574 A2 WO 2004077574A2
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- region
- ferroelectric
- gate
- area
- gate insulation
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 54
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 238000009413 insulation Methods 0.000 claims abstract description 92
- 239000003990 capacitor Substances 0.000 claims abstract description 60
- 238000000034 method Methods 0.000 claims abstract description 41
- 239000000463 material Substances 0.000 claims description 45
- 125000006850 spacer group Chemical group 0.000 claims description 19
- 230000015654 memory Effects 0.000 claims description 18
- 238000003860 storage Methods 0.000 claims description 15
- 230000010287 polarization Effects 0.000 claims description 14
- 230000003446 memory effect Effects 0.000 claims description 9
- 238000002955 isolation Methods 0.000 abstract description 4
- 230000008569 process Effects 0.000 description 10
- 238000005530 etching Methods 0.000 description 8
- 238000000151 deposition Methods 0.000 description 7
- 230000028161 membrane depolarization Effects 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229910052712 strontium Inorganic materials 0.000 description 6
- 239000010955 niobium Substances 0.000 description 5
- 229920006395 saturated elastomer Polymers 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 4
- 229910052788 barium Inorganic materials 0.000 description 3
- 229910052791 calcium Inorganic materials 0.000 description 3
- 239000011575 calcium Substances 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 3
- 238000013500 data storage Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910052746 lanthanum Inorganic materials 0.000 description 3
- 230000014759 maintenance of location Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052758 niobium Inorganic materials 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 229910052797 bismuth Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 229910052745 lead Inorganic materials 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- ARWMTMANOCYRLU-UHFFFAOYSA-N [Ca].[La] Chemical compound [Ca].[La] ARWMTMANOCYRLU-UHFFFAOYSA-N 0.000 description 1
- LRYQSFGKCDTJRT-UHFFFAOYSA-N [O-2].[Nb+5].[Ta+5].[Bi+3].[Ca+2].[Sr+2] Chemical compound [O-2].[Nb+5].[Ta+5].[Bi+3].[Ca+2].[Sr+2] LRYQSFGKCDTJRT-UHFFFAOYSA-N 0.000 description 1
- XWCMFHPRATWWFO-UHFFFAOYSA-N [O-2].[Ta+5].[Sc+3].[O-2].[O-2].[O-2] Chemical compound [O-2].[Ta+5].[Sc+3].[O-2].[O-2].[O-2] XWCMFHPRATWWFO-UHFFFAOYSA-N 0.000 description 1
- ZWKHXYUYQVEAHF-UHFFFAOYSA-N [O-2].[Ti+4].[Bi+3].[Ca+2] Chemical compound [O-2].[Ti+4].[Bi+3].[Ca+2] ZWKHXYUYQVEAHF-UHFFFAOYSA-N 0.000 description 1
- BTGZYWWSOPEHMM-UHFFFAOYSA-N [O].[Cu].[Y].[Ba] Chemical compound [O].[Cu].[Y].[Ba] BTGZYWWSOPEHMM-UHFFFAOYSA-N 0.000 description 1
- XADWNYZEMSAEHZ-UHFFFAOYSA-N [Ru]=O.[Ba].[Sr] Chemical compound [Ru]=O.[Ba].[Sr] XADWNYZEMSAEHZ-UHFFFAOYSA-N 0.000 description 1
- PACGUUNWTMTWCF-UHFFFAOYSA-N [Sr].[La] Chemical compound [Sr].[La] PACGUUNWTMTWCF-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium oxide Inorganic materials O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 229910000457 iridium oxide Inorganic materials 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 229910000484 niobium oxide Inorganic materials 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- PVADDRMAFCOOPC-UHFFFAOYSA-N oxogermanium Chemical compound [Ge]=O PVADDRMAFCOOPC-UHFFFAOYSA-N 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 1
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 description 1
- CZXRMHUWVGPWRM-UHFFFAOYSA-N strontium;barium(2+);oxygen(2-);titanium(4+) Chemical compound [O-2].[O-2].[O-2].[O-2].[Ti+4].[Sr+2].[Ba+2] CZXRMHUWVGPWRM-UHFFFAOYSA-N 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- 229910001935 vanadium oxide Inorganic materials 0.000 description 1
- 229910021521 yttrium barium copper oxide Inorganic materials 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
Abstract
Es werden eine Halbleiterspeicherzelle und ein Verfahren zu deren Herstellung vorgeschlagen, bei welchen die Kapazität (CFe) einer ferroelektrischen Kondensatoranordnung, welche gebildet wird von dem Kontakt und/oder dem Bereich eines im Wesentlichen konstanten Potenzials zwischen einem Gateisolatiosbereich (GOX) und einem Ferroelektrikumsbereich (16), dem Ferroelektrikumsbereich (16) und einer oberen Gateelektrode (18), relativ zu herkömmlichen Verhältnissen und/oder relativ zur Kapazität (CGOX) einer Gateisolationskondensatoranordnung, welche gebildet wird von der Grenzfläche zwischen einem Kanalbereich (K) und dem Gateisolationsbereich (GOX), dem Gateisolationsbereich (GOX) und dem Kontakt und/oder dem Bereich eines im Wesentlichen konstanten Potenzials zwischen einem Gateisolatiosbereich (GOX) und dem Ferroelektrikumsbereich (16), reduziert ausgebildet ist oder wird.
Description
Beschreibung
Halbleiterspeicherzelle und Verfahren zu deren Herstellung
Die Erfindung betrifft eine Halbleiterspeicherzelle auf der Grundlage eines ferroelektrischen Speichereffekts zur nichtflüchtigen Informationsspeicherung gemäß dem Oberbegriff von Anspruch 1 sowie ein Verfahren zu deren Herstellung gemäß dem Oberbegriff von Anspruch 11.
Es sind Halbleiterspeicherzellen bekannt, welche auf einem ferroelektrischen Speichereffekt beruhen und welche dadurch eine nicht-flüchtige Informationsspeicherung realisieren.
Bei diesen bekannten Halbleiterspeicherzellen auf der Grundlage eines ferroelektrischen Speichereffekts zur nicht-flüchtigen Informationsspeicherung bzw. bei den entsprechenden Herstellungsverfahren sind oder werden eine Auswahltransistoreinrichtung sowie ein Ferroelektrikumsbereich als Spei- cherelement ausgebildet. Die Auswahltransistoreinrichtung weist einen ersten Source-/Drainbereich, einen zweiten Source-/Drainbereich, einen dazwischen vorgesehenen Kanalbereich sowie einen Gatebereich in einem Halbleitermaterialbereich und/oder in einem Oberflächenbereich davon auf. Der Ferroelektrikumsbereich ist als Speicherelement im Bereich des 'oatebereichs ausgebildet. Der Ferroelektrikumsbereich ist über eine vorgesehene obere Gateelektrode des Gatebereichs hinsichtlich seines Polarisationszustandes steuerbar variierbar und mittels eines Gateisolationsbereichs des Gatebereichs von den Source-/Drainbereichen und vom Kanalbereich im Wesentlichen elektrisch isoliert ausgebildet.
Nachteilig bei bekannten Herstellungsverfahren für Halbleiterspeicherzellen auf der Grundlage eines ferroelektrischen Speichereffekts zur nicht-flüchtigen Informationsspeicherung bzw. bei den entsprechenden bekannten Halbleiterspeicherzellen ist das Vorliegen einer vergleichsweise geringen oder
doch zumindest gewünscht steigerbaren Haltezeit für die im jeweiligen Ferroelektrikumsbereich über die jeweiligen Pola- risationszustände gespeicherten Informationseinheiten. Diese endliche Haltezeit für die gespeicherten Informationseinheiten beruht maßgeblich auf der Existenz eines sogenannten De- polarisationsfeldes, welches der ferroelektrischen Polarisationsrichtung im Ferroelektrikumsbereich und damit dem Bestand der Polarisationszustände in diesem Ferroelektrikumsbereich entgegenwirkt.
Der Erfindung liegt die Aufgabe zugrunde, eine Halbleiterspeicherzelle auf der Grundlage eines ferroelektrischen Speichereffekts zur nicht-flüchtigen Informationsspeicherung sowie ein entsprechendes Herstellungsverfahren anzugeben, mit welchen eine gegenüber den herkömmlichen Verhältnissen gesteigerte Datenhaltezeit erreichbar ist.
Gelöst wird diese Aufgabe bei einer Halbleiterspeicherzelle der eingangs erwähnten Art erfindungsgemäß durch die kenn- zeichnenden Merkmale des Anspruchs 1. Die Aufgabe wird auch gelöst bei einer Halbleiterspeicheranordnung gemäß den kennzeichnenden Merkmalen des Anspruchs 10. Darüber hinaus wird die Aufgabe auch durch ein Verfahren zum Herstellen einer Halbleiterspeicherzelle der eingangs erwähnten Art erfin- dungsgemäß durch die kennzeichnenden Merkmale des Anspruchs 11 gelöst. Vorteilhafte Weiterbildungen sind jeweils Gegenstand der abhängigen Unteransprüche.
Die erfindungsgemäße Halbleiterspeicherzelle ist dadurch ge- kennzeichnet, dass bei gegebener Kapazität einer ersten oder Gateisolationskondensatoranordnung der Halbleiterspeicherzelle, die Kapazität einer zweiten oder ferroelektrischen Kondensatoranordnung der Halbleiterspeicherzelle relativ zu herkömmlichen Verhältnissen und/oder relativ zur Kapazität der ersten oder Gateisolationskondensatoranordnung der Halbleiterspeicherzelle reduziert ausgebildet ist. Dabei wird die erste oder Gateisolationskondensatoranordnung gebildet von
der Grenzfläche zwischen dem Kanalbereich und dem Gateisolationsbereich, dem Gateisolationsbereich selbst und dem Kontakt und/oder dem Bereich eines im Wesentlichen konstanten Potenzials zwischen dem Gatisolationsbereich und dem Ferro- elektrikumsbereich, insbesondere der Grenzfläche zwischen diesen. Die zweite oder ferroelektrische Kondensatoranordnung wird gebildet von dem Kontakt und/oder von dem Bereich des im Wesentlichen konstanten Potenzials zwischen dem Gateisolationsbereich und dem Ferroelektrikumsbereich, insbesondere der Grenzfläche zwischen diesen, dem Ferroelektrikumsbereich selbst sowie der oberen Gateelektrode des Gatebereichs.
Es wird hierbei also erfindungsgemäß ausgenutzt, dass die Existenz, die Verteilung und/oder die Stärke des die Polari- sationszustände des Ferroelektrikumsbereichs störenden Depo- larisationsfeldes maßgeblich beeinflusst werden durch das Verhältnis der Kapazitäten der Gateisolationskondensator- anordnung und der ferroelektrischen Kondensatoranordnung.
Dabei wird von einer Speicherzellenstruktur ausgegangen, bei welcher sich zwischen den ersten und zweiten Source-/Drain- bereichen ein Kanalbereich befindet, in welchem ein Kanal zum Ladungsträgertransport steuerbar ausbildbar ist. In unmittelbarer Nachbarschaft zum Kanalbereich ist ein Gateisolations- bereich vorgesehen, der zur Ausbildung einer elektrischen
Isolation der Source-/Drainbereiche und des Kanalbereichs gegenüber weiteren Strukturen der Speicherzelle dient. An den Gateisolationsbereich schließt sich der Ferroelektrikumsbereich an. Dieser Anschluss erfolgt entweder unmittelbar, d. h. in direkter Art und Weise durch direkte mechanische Kon- taktierung des Gateisolationsbereichs oder des Materials davon mit dem Ferroelektrikumsbereich oder dem Material davon. Andererseits ist auch eine indirekte Kontaktierung möglich, z. B. über eine zwischengeschaltete Materialschicht, welche im Wesentlichen elektrisch leitend ist. Auf jeden Fall aber bildet somit die Abfolge aus der Grenzfläche zwischen Kanalbereich und Gateisolationsbereich, dem Gateisolationsbereich
und dem Kontakt zwischen Gateisolationsbereich und Ferroelektrikumsbereich eine erste Kondensatoranordnung, welche auch als Gateisolationskondensatoranordnung bezeichnet wird, wobei dort der Gateisolationsbereich bzw. das Material dieses Gateisolationsbereichs als Dielektrikum dient. Andererseits bildet die Abfolge aus dem Kontakt zwischen Gateisolationsbereich und Ferroelektrikumsbereich, dem Ferroelektrikumsbereich sowie einer sich daran anschließenden oberen Gateelektrode des Gatebereichs eine zweite Kondensatoranordnung, welche auch als ferroelektrische Kondensatoranordnung bezeichnet wird, wobei hier der Ferroelektrikumsbereich bzw. das Material des Ferroelektrikumsbereichs das Dielektrikum der zweiten Kondensatoranordnung bildet.
Im Gegensatz zum Stand der Technik, bei welchem das Verhältnis CGOX/CFe der Kapazität CGOX der ersten oder Gateisolati- onskondensatoranorndung zur Kapazität CFe der zweiten oder ferroelektrischen Kondensatoranordnung vergleichsweise klein ist, wird erfindungsgemäß die Halbleiterspeicherzelle auf der Grundlage eines ferroelektrischen Speichereffekts zur nichtflüchtigen Informationsspeicherung derart ausgestaltet, dass die Kapazität CFe der zweiten oder ferroelektrischen Kondensatoranordnung im Vergleich zu den herkömmlichen Verhältnissen und/oder im Vergleich zur Kapazität CGOX der ersten oder Gateisolationskondensatoranordnung reduziert ist. Dadurch wird im Gegensatz zum Stand der Technik der Einfluss des De- polarisationsfeldes auf die Polarisationszustände des Ferroelektrikumsbereichs zumindest reduziert, dadurch wird infolge die Datenhaltezeit gesteigert.
Bei der Realisierung der Reduktion der Kapazität CFe der zweiten oder ferroelektrischen Kondensatoranordnung bieten sich verschiedene Möglichkeiten an. Diese betreffen zum einen geometrische Aspekte der zweiten oder ferroelektrischen Kon- densatoranordnung und/oder der beiden Kondensatoranordnungen im Verhältnis zueinander. Darüber hinaus oder alternativ können auch Materialaspekte, d. h. die Wahl der jeweiligen Die-
lektrika, entscheidend sein. In vorteilhafter Weise können auch geometrische und Materialaspekte miteinander kombiniert werden.
Bei einer besonders vorteilhaften Ausführungsform der erfindungsgemäßen Halbleiterspeicherzelle ist es vorgesehen, dass zur Reduktion der Kapazität der zweiten oder ferroelektrischen Kondensatoranordnung die wirksame oder effektive Fläche und/oder Ausdehnung des elektrischen Kontakts und/oder des Bereichs eines im Wesentlichen konstanten Potenzials zwischen dem Gateisolationsbereich und dem Ferroelektrikumsbereich relativ zu herkömmlichen Verhältnissen reduziert ausgebildet ist. Dies kann z. B. im einfachsten Fall bedeuten, dass die laterale Ausdehnung des Ferroelektrikumsbereichs möglichst eingeschränkt ist, so dass die indirekte oder direkte Kontak- tierung der Kontaktfläche zwischen dem Ferroelektrikumsbereich und dem Gateisolationsbereich oder dem Ferroelektrikumsbereich und einem den Kontakt vermittelnden Zwischenbereich, z. B. eine floatende Gateelektrode, reduziert ist.
Bei einer anderen Ausführungsform der erfindungsgemäßen Halbleiterspeicherzelle ist es alternativ oder zusätzlich vorgesehen, dass zur Reduktion der Kapazität CFe der zweiten oder ferroelektrischen Kondensatoranordnung der Ferroelektrikums- bereich aus einem Material mit einer relativ geringen Dielektrizitätskonstante gebildet ist oder ein solche aufweist.
Andererseits kann statt einer Reduktion der Kapazität CFe der zweiten oder ferroelektrischen Kondensatoranordnung auch die Kapazität CGOX der ersten oder Gateisolationskondensator- anordnung gesteigert werden.
Dies geschieht in vorteilhafter Weise z. B. dadurch, dass zur Steigerung der Kapazität der ersten oder Gateisolationskon- densatoranordnung der Gateisolationsbereich aus einem Material mit einer relativ hohen Dielektrizitätskonstante gebildet ist oder ein solches aufweist.
Alternativ oder zusätzlich ist es vorgesehen, dass der Ferroelektrikumsbereich als Austauschelement für zumindest einen Teil eines ursprünglichen Gates oder für das gesamte ur- sprüngliche Gate einer herkömmlichen Transistoreinrichtung oder eines MOSFETs ausgebildet ist. Dadurch kann erreicht werden, dass der Ferroelektrikumsbereich materiell eine besonders geringe laterale Ausdehnung besitzt, so dass dadurch die wirksame oder effektive Fläche und/oder Ausdehnung des elektrischen Kontakts zwischen dem Gateisolationsbereich und dem Ferroelektrikumsbereich weiter reduziert ist.
Bei dieser Maßnahme bietet es sich insbesondere in vorteilhafter Weise an, dass der Ferroelektrikumsbereich als zentra- 1er Bereich im Bereich des ursprünglichen Gates ausgebildet ist und dass zur Auffüllung des Bereichs des ursprünglichen Gates und zur Reduktion der Kapazität der zweiten oder ferroelektrischen Kondensatoranordnung Randbereiche im Bereich des ursprünglichen Gates mit elektrisch isolierenden Abstandsele- menten oder Spacerele enten ausgebildet sind. Durch diese
Maßnahme wird erreicht, dass der Bereich des ursprünglichen Gates, welcher auch als Kontaktloch bezeichnet werden kann, in seiner lateralen Ausdehnung eingeengt wird, wobei dann in dem eingeengten zentralen Bereich das Material für den Fer- roelektrikumsbereich vorgesehen ist, welcher dann entsprechend eine besonders geringe laterale Ausdehnung besitzt und somit eine besonders stark reduzierte wirksame oder effektive Fläche und/oder Ausdehnung des elektrischen Kontakts zwischen dem Gateisolationsbereich und dem Ferroelektrikumsbereich re- alisiert.
Insbesondere dann, aber auch sonst, ist es in vorteilhafter Weise ferner vorgesehen, dass die wirksame oder effektive Fläche und/oder Ausdehnung des elektrischen Kontakts zwischen dem Gateisolationsbereich und dem Ferroelektrikumsbereich und/oder des Bereichs eines im Wesentlichen konstanten elektrischen Potenzials zwischen dem Gateisolationbereich und dem
Ferroelektrikumsbereich kleiner ausgebildet ist als die der minimalen Strukturgröße oder feature size der zugrundeliegenden Strukturierungstechnik entsprechenden Fläche oder Ausdehnung. Dies bedeutet, dass z. B. das ursprüngliche Gate stan- dardmäßig mit einer minimalen Strukturgröße oder feature size ausgebildet wird. Anschließend kann dann nach zumindest teilweiser Entfernung des ursprünglichen Gates, wodurch eine entsprechende Ausnehmung mit minimaler Strukturgröße oder feature size entsteht, eine Spacerstruktur oder eine Anordnung aus Spacerelementen, insbesondere im Randbereich des Bereichs des ursprünglichen Gates eingebracht werden, wodurch eine Ausnehmung mit einer Größe oder Ausdehnung entsteht, welche unterhalb der Größe bzw. Ausdehnung der minimalen Strukturgröße liegt. Nach Ausbilden des Ferroelektrikumsbereichs in dieser Ausnehmung unterhalb der minimalen Strukturgröße besitzt eben auch dieser Ferroelektikumsbereich eine Ausdehnung, welche geringer ist als die minimale Strukturgröße. Dadurch lassen sich entsprechend besonders geringe oder besonders stark reduzierte wirksame oder effektive Flächen und/oder Ausdehnungen des elektrischen Kontakts zwischen dem Gateisolationsbereich und dem Ferroelektrikumsbereich herstellen.
Bei der Kontaktierung zwischen dem Ferroelektrikumsbereich und dem Gateisolationsbereich sind direkte und indirekte Kon- taktierungsmöglichkeiten denkbar. Während es vorteilhaft ist, wenn zwischen dem Gateisolationsbereich und Ferroelektrikumsbereich eine untere und insbesondere freie oder floatende Gateelektrode derart ausgebildet ist, dass dadurch der elektri- sehe Kontakt und/oder der Bereich eines im Wesentlichen konstanten elektrischen Potenzials zwischen dem Gateisolationsbereich und dem Ferroelektrikumsbereich ausgebildet ist.
Andererseits ist es denkbar, dass der Gateisolationsbereich und Ferroelektrikumsbereich derart in unmittelbarem Kontakt miteinander ausgebildet sind, dass dadurch der elektrische Kontakt und/oder eines im Wesentlichen konstanten elektri-
sehen Potenzials zwischen dem Gateisolationsbereich und Ferroelektrikumsbereich ausgebildet ist.
Beide Möglichkeiten, d. h. die Möglichkeit der direkten Kon- taktierung und die Möglichkeit der indirekten Kontaktierung, können auch miteinander in teilweiser Art und Weise oder gemischt auftreten.
Ein weiterer Aspekt der vorliegenden Erfindung ist das Be- reitstellen einer Halbleiterspeichereinrichtung mit einer Mehrzahl Speicherzellen zur nicht-flüchtigen Informationsspeicherung. Diese erfindungsgemäße Halbleiterspeichereinrichtung ist dadurch gekennzeichnet, dass die Speicherzellen als Halbleiterspeicherzellen im Sinne der Erfindung ausgebil- det sind.
Ferner ist es ein weiterer Aspekt der vorliegenden Erfindung, ein entsprechendes Herstellungsverfahren für Halbleiterspeicherzellen auf der Grundlage eines ferroelektrischen Spei- chereffekts zur nicht-flüchtigen Informationsspeicherung bereitzustellen. Das erfindungsgemäße Verfahren zum Herstellen einer Halbleiterspeicherzelle ist dadurch gekennzeichnet, dass bei gegebener Kapazität einer ersten oder Gateisolati- onskondensatoranordnung die Kapazität einer zweiten oder fer- roelektrischen Kondensatoranordnung gegenüber herkömmlichen Verhältnissen und/oder relativ zur Kapazität der ersten oder Gateisolationskondensatoranordnung reduziert ausgebildet wird. Dabei werden wiederum für die erste oder Gatisolati- onskondensatoranordnung und für die zweite oder ferroelektri- sehe Kondensatoranordnung die oben beschriebenen geometrischen und materiellen Aspekte zugrundegelegt.
Bei einer besonders vorteilhaften Ausführungsform des erfindungsgemäßen Herstellungsverfahrens ist es vorgesehen, dass zur Reduktion der Kapazität der zweiten oder ferroelektrischen Kondensatoranordnung die wirksame oder effektive Fläche und/oder Ausdehnung des elektrischen Kontakts zwischen dem
Gateisolationsbereich und dem Ferroelektrikumsbereich relativ zu herkömmlichen Verhältnissen reduziert ausgebildet wird.
Weiterhin ist es vorteilhaft, dass zur Reduktion der Kapazi- tat der zweiten oder ferroelektrischen Kondensatoranordnung der Ferroelektrikumsbereich aus einem Material mit einer relativ geringen Dielektrizitätskonstante ausgebildet wird.
Darüber hinaus ist es alternativ oder zusätzlich vorgesehen, dass zur Steigerung der Kapazität der ersten oder Gateisola- tionskondensatoranordnung der Gateisolationsbereich aus einem Material mit einer relativ hohen Dielektrizitätskonstante ausgebildet wird.
Weiterhin ist es von Vorteil, wenn gemäß einer besonders bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens der Ferroelektrikumsbereich als Austauschelement für zumindest einen Teil des ursprünglichen Gates oder für das gesamte ursprüngliche Gate einer herkömmlichen Transistoreinrichtung oder eines MOSFETs ausgebildet wird.
Dabei kann es insbesondere vorgesehen sein, dass der Ferroelektrikumsbereich als zentraler Bereich des Bereichs des ursprünglichen Gates ausgebildet wird, wobei dann zur Auffül- lung des Bereichs des ursprünglichen Gates und zur Reduktion der Kapazität der zweiten oder ferroelektrischen Kondensatoranordnung Randbereiche im Bereich des ursprünglichen Gates mit elektrisch isolierenden Abstandselementen oder Spacerele- menten ausgebildet werden.
Bevorzugt wird gegebenenfalls auch, dass die wirksame oder effektive Fläche und/oder Ausdehnung des elektrischen Kontakts und/oder Bereichs eines im Wesentlichen konstanten elektrischen Potenzials zwischen dem Gateisolationsbereich und dem Ferroelektrikumsbereich kleiner ausgebildet wird als die der minimalen Strukturgröße oder feature size der zugrun-
deliegenden Strukturierungstechnik entsprechenden Fläche oder Ausdehnung.
Besonders günstige Verhältnisse ergeben sich, wenn gemäß ei- ner anderen bevorzugten Ausführungsform des erfindungsgemäßen Herstellungsverfahrens zwischen dem Gateisolationsbereich und dem Ferroelektrikumsbereich eine untere und insbesondere freie oder floatende Gateelektrode derart ausgebildet wird, dass dadurch der elektrische Kontakt und/oder der Bereich ei- nes im Wesentlichen konstanten elektrischen Potenzials zwischen dem Gateisolationsbereich und dem Ferroelektrikumsbereich ausgebildet wird.
Andererseits ist es denkbar, dass der Gateisolationsbereich und der Ferroelektrikumsbereich derart in unmittelbarem Kontakt miteinander ausgebildet werden, dass dadurch der elektrische Kontakt und/oder der Bereich eines im Wesentlichen elektrischen Potenzials zwischem dem Gateisolationsbereich und dem Ferroelektrikumsbereich ausgebildet wird.
Diese und weitere Aspekte der vorliegenden Erfindung ergeben sich auch anhand der nachstehend aufgelisteten Bemerkungen:
Konventionelle nichtflüchtige ferroelektrische Speicher mit wahlfreiem Zugriff (FeRAMs) haben z.B. eine IT/lC-Struktur, also einen Transistor T und einen separat angeordneten Kondensator C pro Zelle oder eine 2T/2C-Zell-Architektur. In diesen Speicherzellen wird beim Schreibvorgang ein elektrisches Feld größer als das Koerzitivfeldstärke des ferroelekt- rischen Materials zur remanenten Polarisation des Ferroe- lektrikums Fe verwendet, um ein Bit zu schreiben. Neben diesen konventionellen ferroelektrischen Speicherzellen mit destruktivem Ausleseprozesses gibt es andere Zellkonzepte, die keinen separaten ferroelektrischen Kondensator besitzen, son- dem die vorsehen, dass das ferroelektrische Material über dem Gate des Transistors angeordnet ist. Diese Speicherzellen sind von der Zellfläche her deutlich kompakter und haben ei-
nen nichtdestruktiven Ausleseprozess . Allerdings weisen diese Speicherzellen aufgrund ihres geschilderten Aufbaus, der eine Reihenschaltung von zwei Kondensatoren darstellt, (erstes Dielektrikum: Gateoxid, zweites Dielektrikum: Ferroelektri- kum) eine endliche Datenhaltung (retention) auf. Dieses zeitlich begrenzte Datenspeicherungsvermögen ist im Wesentlichen durch ein Depolarisationsfeld begründet, das der ferroelektrischen Polarisationsrichtung entgegenwirkt und das sowohl durch Material- als auch geometrische Aspekte variiert werden kann.
Das zu lösende Problem besteht darin, dieses Depolarisations- feld zu minimieren, um die Datenhaltung zu erhöhen.
In ferroelektrischen Feldeffektransistorzellen oder FeFET-
Zellen wird der Kanalstrom des FeFETs in Abhängigkeit des Polarisationszustandes eines Gateferroelektrikums gemessen. Jedoch ist bislang keine Realisierung von FeFET-Zellen gelungen, die über einen Zeitraum von mindestens 10 Jahren als ei- ner typischen Anforderung an ein nichtflüchtiges Speicherprodukt ihren eingeschriebenen Dateninhalt speichern können. Maximale Speicherzeiten liegen im Bereich einiger Tage bis Wochen.
Die Ursache liegt einerseits in der Wahl der Materialien, andererseits in der elektrischen Anordnung einer ferroelektrischen Schicht mit einer hohen Dielektrizitätskonstante in elektrischer Reihenschaltung mit einer dielektrischen Schicht - meistens Si02 - mit einer niedrigen Dielektrizitätskonstan- ten als Gatestack.
Es wird hier gezeigt und ausgenutzt, dass man durch Variation der Kontaktflächen eine wesentliche Verbesserung der Datenhaltung erreichen kann.
Ein weiteres Problem für FeFET Speicher mit einem niedrigen Kapazitätsverhältnis CDiei/CFe von Dielektrikum und Ferroe-
lektrikum besteht darin, dass die Polarisation des Ferroe- lektrikums, die eine Induktion der Ladungsträgerdichte in den. Halbleiter bewirkt, nicht voll ausgenutzt werden kann. PbZrTi03 beispielsweise hat eine remanente Polarisation von etwa 30-50μC/cm2, durch Si02 als Gateoxid können aber nur etwa 3,5 μC/cm2 induziert werden, da das Si02 ansonsten elektrisch durchbrechen würde.
Durch diese Einschränkung können im Allgemeinen nicht die vollen Hysteresekurven des Ferroelektrikums bis zur Sättigung, sondern nur sogenannte subloops durchlaufen werden. Dies bringt aber eine Verringerung des ausnutzbaren Spannungsbereichs oder des Memory Windows mit sich, womit die Schwellspannungsänderung ΔVt zwischen den beiden Polarisati- onszuständen „1" und „0" gemeint ist, weil die Koerzitivspan- nung der subloops kleiner ist als die der gesättigten ferroelektrischen Hysterese.
Ein Vorteil des hier vorgeschlagenen neuen Konzepts ist, dass die durch einen Spacerprozess bedingte Verringerung der effektiven Kondensatorfläche AFE des ferroelektrischen Kondensators eine Erniedrigung des Depolarisationsfeldes durch Verringerung der Kapazität des Ferroelektrikums zur Konsequenz hat, weil die Kapazität eines Kondensators direkt proportio- nal zu seiner Fläche ist. Der durch die sich ergebende Kapazitätsverhältnisanpassung höhere Potenzialabfall am Ferroe- lektrikum ermöglicht eine niedrige Versorgungsspannung für den Betrieb und eine deutlich verbesserte Sättigung der ferroelektrischen Hysterese. Dies wiederum begünstigt die Daten- haltungssicherheit wesentlich, weil eine ausreichend gesättigte ferroelektrische Schicht besonders resistent gegen Störpulse ist, die durch Schalten benachbarter Zellen in einem Speicherarray auftreten können. Durch eine gesättigte Hysterese ergibt sich noch ein weiterer Vorteil. Die Schwell- spannungsänderung ΔVt ist bei einer gesättigten Hysteresekurve gleich der doppelten Koerzitivfeldstärke, so dass die beiden Speicherzustände leichter unterschieden werden können
als beim Durchlaufen einer nicht gesättigten Hysterese (sogenannte „subloops" ) .
Eine erfinderische Idee liegt darin, bei der Prozessierung des Gatestacks die effektive Fläche des ferroelektrischen
Kondensators mittels eines Spacerprozesses zu reduzieren. Unter Spacerprozess wird hier die Abscheidung eines Dielektrikums mit anschließender anisotroper Rückätzung verstanden, so dass ein sublithographisches Kontaktloch zum darunterliegen- den Gatestack hergestellt wird.
Mögliche Realisierungen der Zelle sind in den Figuren gezeigt. Dabei ist es möglich, eine MFIS, eine MFMIS, oder eine MIFIS-Struktur zu realisieren. (M:Metal, F: Ferroelektrikum, I: Isolator, S: Silizium). Die Buchstabenfolge beschreibt dabei die vertikale Schicht-Abfolge im Gate-Stack von oben nach unten. Dabei ist es auch möglich, für das floating gate in der MF-M-IS Struktur, also das mittlere M, eine Kombination aus poly-Silizium und Metall (also eine Polyzidschicht) oder nur poly-Silizium zu benutzen.
Mögliche Materialien, die für Metallelektroden in Frage kommen, sind Schichten aus Barium-Strontium-Ruthenium-Oxid (Ba,Sr)Ru03, Lanthan-Calcium-X-Oxid (LCXO) und Lanthan-Stron- tium-X-Oxid (LSXO) , wobei X eines der Elemente Cu, Co, Mn darstellt, sowie supraleitende Materialien wie Yttrium-Barium-Kupfer-Oxid und ähnliche Materialien mit Perowskitstruk- tur. Für nicht epitaktisch aufgewachsene ferroelektrische Schichten kommen auch Edelmetalle als Elektroden in Frage, wie beispielsweise Platin Pt, Iridium Ir, Iridiumoxid Ir02,
Ruthenium Ru, Rutheniumoxid Ru02 oder Kombinationen davon, es können jedoch auch halbleitende Materialien dazu eingesetzt werden. Als Materialien für das Ferroelektrikum können Schichten wie Blei-Lanthan-Zirkon-Titan-Oxid (Pb,La) (Zr,Ti)03, Blei-Zink-Niob-Oxid Pb(Zn,Nb)03, Blei-Barium-Titan-Oxid (Pb,Ba)Ti03, Blei-Germanium-Oxid Pb5Ge30n, Blei-Scandium-Tantal-Oxid Pb2ScTa06 bzw. PbScTa03, Strontium-
Calcium-Wis uth-Tantal-Vanadium-Oxid (Sr, Ca) Bi2 (Ta,V) 209, Strontium-Calcium-Wismuth-Tantal-Niob-Oxid
(Sr,Ca) Bi2 (Ta,Nb)209 bzw. (Sr, Ca) 2 (Nb, Ta) 207 , Barium-Strontium-Titan-Oxid (Ba,Sr)Ti03, Wis uth-Lanthan-Titan-Oxid (Bi,La) 4Ti30ι2 bzw. (Bi,La) 2Ti207, Calcium-Wismuth-Titan-Oxid CaBi4 i4θi5 in den hier genannten oder abgewandelten Stöchio- metrien eingesetzt werden. Weiterhin sind CexMnyOz, CexCryOz, CdxNbyOz, PbxCdyNbzOa und verwandte ferroelektrische Materialien denkbar. Dabei sind in Klammern gesetzte Elemente als eine Stöchiometrieeinheit anzusehen, also komplementäre, normierte Konzentrationen x und 1-x.
Als besonders vorteilhaft sind dabei ferroelektrische Materialien anzusehen, die eine niedrige Dielektrizitätskonstante besitzen und geringe Leckströme aufweisen.
Diese und weitere Aspekte der vorliegenden Erfindung werden anhand einer schematischen Zeichnung auf der Grundlage bevorzugter Ausführungsformen weiter erläutert.
Fig. 1 ist ein schematisches Blockdiagramm, welches Prozessschritte verschiedener Ausführungsformen des erfindungsgemäßen Herstellungsverfahrens zeigt.
Fig. 2-22 sind schematische und seitliche Querschnittsansichten, welche verschiedene Zwischenzustände zeigen, die im Rahmen verschiedener Ausführungsformen des erfindungsgemäßen Her- Stellungsverfahrens erreicht werden.
In den Figuren werden ähnliche oder funktionsgleiche Elemente, Strukturen oder Prozessschritte mit denselben Bezugszeichen bezeichnet, und es wird nicht in jedem Fall ihres Auftretens eine detaillierte Beschreibung wiederholt.
In der Fig. 1 wird anhand eines Diagramms oder Blockdiagramms eine Mehrzahl verschiedener Ausführungsformen des erfindungsgemäßen Herstellungsverfahrens gleichzeitig beschrieben. Der Ablauf dieser verschiedenen Verfahren wird nachfolgend anhand der einzelnen Prozessschritte erläutert. Dabei wird auch auf die schematischen und seitlichen Querschnittsansichten der Figuren 2 bis 22 verwiesen, welche Zwischenzustände zeigen, die durch die unterschiedlichen Prozessschritte erreicht werden können.
Zunächst wird in einer Prozessfolge, welche in Fig. 1 durch den Prozessschritt Sl/Tl zusammenfassend dargestellt ist, in einem Halbleitermaterialbereich 20 oder einem Oberflächenbereich 20a davon eine übliche CMOS-Struktur ausgebildet. Es handelt sich dabei, wie das auch in Fig. 2 gezeigt ist, z. B. um die Herstellung eines Standard-NMOS-Transistors in selbstjustierender Poly-Gate-Technik. Dabei werden auch die entsprechenden Source- und Drain-Implantationen, sowie die Wannendotierungen durchgeführt, wobei gegebenenfalls zusätz- liehe Implantationsmasken an die jeweiligen geometrischen materiellen Erfordernisse angepasst verwendet werden.
In einem nachfolgenden Schritt S2/T2 wird die Gesamtstruktur dann in ein elektrisch isolierendes Dielektrikum 30 als Iso- lationsschicht 30 eingebettet. Dieser Zustand ist in Fig. 1 dargestellt .
In Fig. 2 sind neben dem Substrat 20 oder Halbleitermaterialbereich 20 mit seiner Oberfläche 20a auch die ersten und zweiten Source-/Drainbereich SD1 bzw. SD2 mit der darüber angeordneten Gateisolationsschicht GOX dargestellt. Zwischen den Source-/Drainbereichen SDl und SD2 ist der Kanalbereich K angedeutet. Auf der dem Kanalbereich K abgewandten Seite des Gateisolationsbereichs GOX ist das ursprüngliche Gate UG des so gebildeten ursprünglichen MOS-Transistors M vorgesehen.
Das Dielektrikum 30 bettet das Polysiliziu gate UG, also das ursprüngliche Gate UG ein.
Es folgt dann ein Planarisierungsschritt S3/T3 mit einem Stopp auf der Oberfläche UGa des ursprünglichen Polysilizium- gates UG, wie das in Fig. 3 dargestellt ist.
Nachfolgend wird gemäß Fig. 4 jeweils ein Schritt des selektiven Rückätzens S4 bzw. T4 des Polysiliziu s des ursprünglichen Gates UG durchgeführt. Dieses Rückätzen kann entweder unvollständig erfolgen, wie das im Rahmen des Prozessschritts S4 erfolgt, wodurch ein Rest des ursprünglichen Gates UG als sogenannte untere Gateelektrode 14 oder Floatinggateelektrode 14 verbleibt, oder es wird gemäß dem Prozessschritt T4 ein vollständiges Entfernen oder Rückätzen des ursprünglichen Gates UG mit Stopp auf der Oberfläche 20a des Halbleitermateri- albereichs durchgeführt. Der Zustand nach dem unvollständigen Rückätzen des ursprünglichen Gates UG gemäß dem Prozessschritt S4 ist in der Fig. 4 dargestellt. Demgegenüber entsteht nach dem vollständigen Entfernen des ursprünglichen Gates UG gemäß dem Prozessschritt T4 der in der Fig. 14 darge- stellte Zwischenzustand, wobei die Ausnehmung 32 als Bereich 32 des ursprünglichen Gates UG sichtbar wird.
Nachfolgend wird zunächst die weitere Prozessfolge beim unvollständigen Rückätzen des ursprünglichen Gates UG, also beim Ausbilden einer unteren Gateelektrode 14 als Floatinggate 14, oberhalb des Gateisolationsbereichs GOX beschrieben.
Nach dem teilweisen aber nicht vollständigen Entfernen des ursprünglichen Gates UG und mithin nach dem Ausbilden der un- teren Gateelektrode 14 als Floatinggateelektrode 14 und dem
Entstehen der Ausnehmung 32 als Bereich 32 des ursprünglichen Gates UG findet gemäß dem Prozessschritt S5 ein konformes Abscheiden einer Keimschicht 40 oder eines Seed-Layers 40 oder einer Elektrodenschicht 40 in ganzflächiger Art und Weise statt, wie das in Fig. 5 dargestellt ist.
Ge äß dem Prozessschritt S6 und der Darstellung der Fig. 6 erfolgt dann das konforme Abscheiden eines dielektrischen Materials 50 für die dielektrischen Spacerelemente 32s oder dielektrischen Abstandsele ente 32s, wie das in Fig. 6 darge- stellt ist.
Optional können die Prozessschritte des Abscheidens der Keimschicht 40/Elektrodenschicht 40 und des Abscheidens der Spacermaterialschicht 50 gemäß den Schritten S5 Λ und S6Λ auch miteinander vertauscht werden.
Auf jeden Fall ergibt sich jedoch die in Fig. 7 dargestellte Struktur, wenn nach den Prozessschritten S5 und S6 bzw. S5 Λ und S6X ein Rückätzen der Materialschicht 50 für die Spacere- lemente 32s erfolgt. Dargestellt ist auch der in seiner lateralen Ausdehnung f reduzierte zentrale Bereich 32z der ursprünglichen Ausnehmung 32 des ursprünglichen Gates UG.
Gemäß dem Prozessschritt S8 erfolgt nun ein konformes Ab- scheiden des Materials 60 für den Ferroelektrikumsbereich 16, wodurch der zentrale Bereich 32z mit dem Material 60 für den Ferroelektrikumsbereich 16 gefüllt wird und wodurch die in Fig. 8 dargestellte Anordnung entsteht.
Nach Rückätzen und Polieren, ebenfalls im Rahmen des Prozessschritts S8, wobei jeweils auf dem Oberflächenbereich 30a des Dielektrikums gestoppt wird, entsteht die in Fig. 9 dargestellte Struktur. Deutlich sichtbar ist, dass die Kapazität CFe der den Ferroelektrikumsbereich 16 enthaltenden zweiten oder ferroelektrischen Kondensatoranordnung maßgeblich durch die laterale Ausdehnung f bestimmt ist, welche geringer ist als die sogenannte minimale Strukturgröße F des zugrundeliegenden Strukturierungsverfahrens . Hier entspricht die minimale Strukturgröße oder feature size F etwa der Ausdehnung des Bereiches 32 des ursprünglichen Gates UG.
Nachfolgend werden im Rahmen weiterer Prozessschritte S9, S10 eine obere Elektrode oder Topelektrode 18 abgeschieden und strukturiert, wie das in den Fig. 10 und 11 dargestellt ist. Darüber hinaus findet das Abscheiden und Planarisieren einer weiteren Isolationsschicht 70 sowie eine entsprechende Kontaktierung 40 statt, wie das in den Fig. 12 und 13 dargestellt ist.
Nachfolgend wird nun diejenige Prozessfolge im Detail be- schrieben, welche ein vollständiges Entfernen oder Rückätzen des Polysiliziumbereichs des ursprünglichen Gates UG des ursprünglichen Transistors M gemäß dem Prozessschritt T4 und der in Fig. 14 gezeigten Anordnung voraussetzt.
Ausgehend von der in Fig. 14 dargestellten Anordnung kann optional gemäß dem Prozessschritt T4 das bisher vorhandene Gateoxid GOX ersetzt werden durch eine entsprechende andere Gateisolationsschicht GISO, und zwar durch eine entsprechende konforme Abscheidung, wie das in Fig. 15 dargestellt ist.
Im Folgenden wird aber davon ausgegangen, dass das ursprüngliche Gateoxid als Gateisolationsschicht GOX bestehen bleibt und nicht durch eine alternative Gateisolationsschicht GISO ersetzt wird.
Durch die Abfolge der Prozessschritte T5 und T6 wird zunächst eine konforme Schicht 50 eines Spacermaterials ausgebildet, wie das in Fig. 16 gezeigt ist, wobei dann nachfolgend durch Rückätzen der Schicht 50 die Spacerelemente 32s in den Rand- bereichen 32b oder an den Randbereichen 32b der Ausnehmung 32 entstehen, so dass sich wiederum eine reduzierte Ausdehnung f für den zentralen Bereich 32z unterhalb der minimalen Strukturgröße F ergibt, wie das in Fig. 17 gezeigt ist.
Analog zu dem Vorgehen beim oben beschriebenen Ausführungsbeispiel mit vorhandener unterer Gateelektrode 14 wird nun durch den Prozessschritt T8 zunächst konform eine Schicht 60
des Ferroelektrikums abgeschieden, wie das in Fig. 18 dargestellt ist, wonach durch Rückätzen oder Polieren mit Stopp auf dem Oberflächenbereich 30a des einbettenden Dielektrikums 30 die in Fig. 19 dargestellte Anordnung entsteht, bei wel- eher wieder im Zentralbereich 32z der Ferroelektrikumsbereich 16 mit einer Ausdehnung f unterhalb der minimalen Strukturgröße F entsteht.
Es folgen dann die Schritt T9 des Abscheidens und Strukturie- rens einer Topelektrode 18 gemäß den Fig. 21 und 22 und das
Ausbilden einer entsprechenden externen Kontaktierung, welche nicht dargestellt ist.
Optional kann gemäß der Darstellung der Fig. 20 auch eine weitere dielektrische Schicht 95 auf dem einbettenden Dielektrikumsbereich 30 vorgesehen werden, um die Ladungsträgerinjektion von der Gateelektrode 18 zu verringern.
Bezugszeichenliste
1 Halbleiterspeicherzelle
14 Untere Gateelektrode 16 Ferroelektrikum, Speicherelement
18 Obere Gateelektrode
20 Halbleitermaterialbereich
20a Oberflächenbereich
30 Dielektrikumsbereich 30a Oberflächenbereich
32 Ausnehmung, Bereich des ursprünglichen Gates UG
40 Elektrodenschicht, Keimschicht, Seed-Layer
50 Materialschicht für Spacerelemente
60 Materialschicht für den Ferroelektrikumsbereich 16 70 Isolationsschicht
80 Materialbereich für die obere Elektrode, Topelektrode, obere Gateelektrode 18
90 Kontaktierung
CGOX Kapazität der ersten oder Gateisolationskondensato- ranordnung,
CFe Kapazität der zweiten oder ferroelektrischen Kondensatoranordnung
F Minimale Strukturgröße, feature size f Ausdehung des Ferroelektrikumbereichs 16/des Zent- ralbereichs 32z
G Gatebereich
GISO Weiterer Gateisolationsbereich
GOX Gateisolationsbereich, Gateoxid
K Kanalbereich M Ursprünglicher Transistor, MOS-Transistor
SDl Erster Source-/Drainbereich
SD2 Zweiter Source-/Drainbereich ST, Auswahltransistoreinrichtung, Auswahltransistor UG, ursprüngliches Uga, Oberflächenbereich
Claims
1. Halbleiterspeicherzelle auf der Grundlage eines ferroelektrischen Speichereffekts zur nicht-flüchtigen Informa- tionsspeicherung: mit einer Auswahltransistoreinrichtung (T) , welche einen ersten Source-/Drainbereich (SD1) , einen zweiten Source- /Drainbereich (SD2), einen dazwischen vorgesehenen Kanalbereich (K) sowie einen Gatebereich (G) in einem Halblei- termaterialbereich (20) und/oder in einem Oberflächenbereich (20a) davon ausgebildet aufweist, und mit einem Ferroelektrikumsbereich (16) als Speicherelement, welcher im Bereich des Gatebereichs (G) ausgebildet ist, welcher über eine vorgesehene obere Gateelektrode (18) des Gatebereichs (G) hinsichtlich seines Polarisationszustandes steuerbar variierbar ist und welcher mittels eines Gateisolationsbereichs (GOX) des Gatebereichs (G) von den Source-/Drainbereichen (SDl, SD2) und vom Kanalbereich (K) im Wesentlichen elektrisch isoliert ausge- bildet ist, d a d u r c h g e k e n n z e i c h n e t , dass bei gegebener Kapazität (CGOX) einer ersten oder Gate- isolationskondensatoranordnung, welche gebildet ist von der Grenzfläche zwischen dem Kanalbereich (K) und dem Gateisola- tionsbereich (GOX) , dem Gateisolationsbereich (GOX) und dem
Kontakt und/oder dem Bereich eines im Wesentlichen konstanten Potenzials zwischen dem Gateisolationsbereich (GOX) und dem Ferroelektrikumsbereich (16) , insbesondere der Grenzfläche zwischen diesen, die Kapazität (CFe) einer zweiten oder fer- roelektrischen Kondensatoranordnung, welche gebildet wird von dem Kontakt und/oder dem Bereich eines im Wesentlichen konstanten Potenzials zwischen dem Gateisolationsbereich (GOX) und dem Ferroelektrikumsbereich (16) , insbesondere der Grenzfläche zwischen diesen, dem Ferroelektrikumsbereich (16) und der oberen Gateelektrode (18) relativ zu herkömmlichen Verhältnissen und/oder relativ zur Kapazität (CGOX) der ersten oder Gateisolationskondensatoranordnung reduziert ausgebildet ist.
2. Halbleiterspeicherzelle nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , dass zur Reduktion der Kapazität (CFe) der zweiten oder ferroelektrischen Kondensatoranordnung die wirksame oder effektive Fläche und/oder Ausdehnung des elektrischen Kontakts zwischen dem Gateisolationsbereich (GOX) und dem Ferroe- lektrikumsbereich (16) relativ zu herkömmlichen Verhältnissen reduziert ausgebildet ist.
3. Halbleiterspeicherzelle nach einem der vorangehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , dass zur Reduktion der Kapazität (CFe) der zweiten oder ferroelektrischen Kondensatoranordnung der Ferroelektrikumsbereich (16) aus einem Material mit einer relativ geringen Dielektrizitätskonstante gebildet ist oder ein solches aufweist.
4. Halbleiterspeicherzelle nach einem der vorangehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , dass zur Steigerung der Kapazität (CGOX) der ersten oder Ga- teisolationskondensatoranordnung der Gateisolationsbereich
(GOX) aus einem Material mit einer relativ hohen Dielektrizitätskonstante gebildet ist oder ein solches aufweist.
5. Halbleiterspeicherzelle nach einem der vorangehenden An- sprüche, d a d u r c h g e k e n n z e i c h n e t , dass der Ferroelektrikumsbereich (16) als Austauschelement für zumindest einen Teil eines ursprünglichen Gates (UG) oder für das gesamte ursprüngliche Gate (UG) einer herkömmlichen Transistoreinrichtung (M) oder eines MOSFETs (M) ausgebildet ist.
6. Halbleiterspeicherzelle nach Anspruch 5, d a d u r c h g e k e n n z e i c h n e t ,
- dass der Ferroelektrikumsbereich (16) als zentraler Bereich (32z) im Bereich (32) des ursprünglichen Gates (UG) ausge- bildet ist und
- dass zur Auffüllung des Bereichs (32) des ursprünglichen Gates (UG) und zur Reduktion der Kapazität (CFe) der zweiten oder ferroelektrischen Kondensatoranordnung Randbereiche (32b) im Bereich (32) des ursprünglichen Gates (UG) mit elektrisch isolierenden Abstandselementen (32s) oder Spacerelementen (32s) ausgebildet sind.
7. Halbleiterspeicherzelle nach einem der vorangehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , dass die wirksame oder effektive Fläche und/oder Ausdehnung des elektrischen Kontakts zwischen dem Gateisolationsbereich (GOX) und dem Ferroelektrikumsbereich (16) oder des Bereiches eines im Wesentlichen konstanten elektrischen Potenzials zwi- sehen dem Gateisolationsbereich (GOX) und dem Ferroelektrikumsbereich (16) kleiner ausgebildet ist als die der minimalen Strukturgröße oder feature size der zugrundeliegenden Strukturierungstechnik entsprechenden Fläche oder Ausdehnung.
8. Halbleiterspeicherzelle nach einem der vorangehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , dass zwischen dem Gateisolationsbereich (GOX) und dem Ferroelektrikumsbereich (16) eine untere und insbesondere freie oder floatende Gateelektrode (14) derart ausgebildet ist, dass dadurch der elektrische Kontakt und/oder der Bereich eines im Wesentlichen konstanten elektrischen Potenzials zwischen dem Gateisolationsbereich (GOX) und dem Ferroelektrikumsbereich (16) ausgebildet ist.
9. Halbleiterspeicherzelle nach einem der vorangehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , dass der Gateisolationsbereich (GOX) und der Ferroelektrikumsbereich (16) derart in unmittelbarem Kontakt miteinander ausgebildet sind, dass dadurch der elektrische Kontakt und/oder der Bereich eines im Wesentlichen konstanten elektrischen Potenzials zwischen dem Gateisolationsbereich (GOX) und dem Ferroelektrikumsbereich (16) ausgebildet ist.
10. Halbleiterspeichereinrichtung mit einer Mehrzahl Speicherzellen zur nicht-flüchtigen • Informationsspeicherung d a d u r c h g e k e n n z e i c h n e t , dass die Speicherzellen (1) als Halbleiterspeicherzellen nach einem der Ansprüche 1 bis 9 ausgebildet sind.
11. Verfahren zum Herstellen einer Halbleiterspeicherzelle auf der Grundlage eines ferroelektrischen Speichereffekts zur nicht-fluchtigen Informationsspeicherung, bei welchem eine Auswahltransistoreinrichtung (T) ausge- bildet wird, welche einen ersten Source-/Drainbereich
(SDl) , einen zweiten Source-/Drainbereich (SD2), einen dazwischen vorgesehenen Kanalbereich (K) sowie einen Gatebereich (G) in einem Halbleitermaterialbereich (20) und/oder in einem Oberflächenbereich (20a) davon ausgebildet auf- weist, und bei welchem ein Ferroelektrikumsbereich (16) als Speicherelement ausgebildet wird, welcher im Bereich des Gatebereichs (G) ausgebildet wird, welcher über eine vorgesehene obere Gateelektrode (18) des Gatebereichs (G) hinsichtlich seines Polarisationszustandes steuerbar variierbar ist und welcher mittels eines Gateisolationsbereichs (GOX) des Gatebereichs (G) von den Source-/Drainbereichen (SDl, SD2) und vom Kanalbereich (K) im Wesentlichen elektrisch isoliert ausgebildet wird, d a d u r c h g e k e n n z e i c h n e t , dass bei gegebener Kapazität (CGOX) einer ersten oder Gatei- solationskondensatoranordnung, welche gebildet ist von der Grenzfläche zwischen den Kanalbereichen (K) und dem Gateisolationsbereich (GOX) , dem Gateisolationsbereich (GOX) und dem Kontakt und/oder dem Bereich eines im Wesentlichen konstanten Potenzials zwischen dem Gateisolationsbereich (GOX) und dem Ferroelektrikumsbereich (16) , insbesondere der Grenzfläche zwischen diesen, die Kapazität (CFe) einer zweiten oder ferroelektrischen Kondensatoranordnung, welche gebildet wird von dem Kontakt und/oder dem Bereich eines im Wesentlichen konstanten Potenzials zwischen dem Gateisolationsbereich (GOX) und dem Ferroelektrikumsbereich (16) , insbesondere der Grenzfläche zwischen diesen, dem Ferroelektrikumsbereich (16) und der oberen Gateelektrode (18) relativ zu herkömmlichen Verhältnissen und/oder relativ zur Kapazität (CGOX) der ersten oder Gateisolationskondensatoranordnung reduziert ausgebildet wird.
12. Verfahren zum Herstellen einer Halbleiterspeicherzelle nach Anspruch 11, d a d u r c h g e k e n n z e i c h n e t , dass zur Reduktion der Kapazität (CFe) der zweiten oder ferroelektrischen Kondensatoranordnung die wirksame oder effektive Fläche und/oder Ausdehnung des elektrischen Kontakts zwischen dem Gateisolationsbereich (GOX) und dem Ferroelektrikumsbereich (16) relativ zu herkömmlichen Verhältnissen reduziert ausgebildet wird.
13. Verfahren zum Herstellen einer Halbleiterspeicherzelle nach einem der Ansprüche 11 oder 12, d a d u r c h g e k e n n z e i c h n e t , dass zur Reduktion der Kapazität (CFe) der zweiten oder ferroelektrischen Kondensatoranordnung der Ferroelektrikumsbereich (16) aus einem Material mit einer relativ geringen Dielektrizitätskonstante ausgebildet wird.
14. Verfahren zum Herstellen einer Halbleiterspeicherzelle nach einem der Ansprüche 11 bis 13, d a d u r c h g e k e n n z e i c h n e t , dass zur Steigerung der Kapazität (CGOX) der ersten oder Ga- teisolationskondensatoranordnung der Gateisolationsbereich (GOX) aus einem Material mit einer relativ hohen Dielektrizitätskonstante ausgebildet wird.
15. Verfahren zum Herstellen einer Halbleiterspeicherzelle nach einem der Ansprüche 11 bis 14, d a d u r c h g e k e n n z e i c h n e t , dass der Ferroelektrikumsbereich (16) als Austauschelement für zumindest einen Teil eines ursprünglichen Gates (UG) oder für das gesamte ursprüngliche Gate (UG) einer herkömmlichen Transistoreinrichtung (M) oder eines MOSFETs (M) ausgebildet wird.
16. Verfahren zum Herstellen einer Halbleiterspeicherzelle nach Anspruch 15, d a d u r c h g e k e n n z e i c h n e t ,
- dass der Ferroelektrikumsbereich (16) als zentraler Bereich (32z) des Bereichs (32) des ursprünglichen Gates (UG) aus- gebildet wird und
- dass zur Auffüllung des Bereichs (32) des ursprünglichen Gates (UG) und zur Reduktion der Kapazität (CFe) der zweiten oder ferroelektrischen Kondensatoranordnung Randbereiche (32b) im Bereich (32) des ursprünglichen Gates (UG) mit elektrisch isolierenden Abstandselementen (32s) oder Space- relementen (32s) ausgebildet werden.
17. Verfahren zum Herstellen einer Halbleiterspeicherzelle nach einem der Ansprüche 11 bis 16, d a d u r c h g e k e n n z e i c h n e t , dass die wirksame oder effektive Fläche und/oder Ausdehnung des elektrischen Kontakts und/oder des Bereiches eines im Wesentlichen konstanten elektrischen Potenzials zwischen dem Gateisolationsbereich (GOX) und dem Ferroelektrikumsbereich (16) kleiner ausgebildet wird als die der minimalen Strukturgröße oder feature size der zugrundeliegenden Strukturie- rungstechnik entsprechenden Fläche oder Ausdehnung.
18. Verfahren zum Herstellen einer Halbleiterspeicherzelle nach einem der Ansprüche 11 bis 17, d a d u r c h g e k e n n z e i c h n e t , - dass zwischen dem Gateisolationsbereich (GOX) und dem Ferroelektrikumsbereich (16) eine untere und insbesondere freie oder floatende Gateelektrode (14) derart ausgebildet wird, dass dadurch der elektrische Kontakt und/oder der Bereich eines im Wesentlichen konstanten elektrischen Potenzials zwischen dem Gateisolationsbereich (GOX) und dem Ferroelektrikumsbereich (16) ausgebildet wird.
19. Verfahren zum Herstellen einer Halbleiterspeicherzelle nach einem der Ansprüche 11 bis 18, d a d u r c h g e k e n n z e i c h n e t , dass der Gateisolationsbereich (GOX) und der Ferroelektrikumsbereich (16) derart in unmittelbarem Kontakt miteinander ausgebildet werden, - dass dadurch der elektrische Kontakt und/oder der Bereich eines im Wesentlichen konstanten elektrischen Potenzials zwischen dem Gateisolationsbereich (GOX) und dem Ferroelektrikumsbereich (16) ausgebildet wird.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10308970.5 | 2003-02-28 | ||
| DE10308970A DE10308970A1 (de) | 2003-02-28 | 2003-02-28 | Halbleiterspeicherzelle und Verfahren zu deren Herstellung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| WO2004077574A2 true WO2004077574A2 (de) | 2004-09-10 |
| WO2004077574A3 WO2004077574A3 (de) | 2004-11-18 |
Family
ID=32842060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/DE2004/000365 WO2004077574A2 (de) | 2003-02-28 | 2004-02-27 | Halbleiterspeicherzelle und verfahren zu deren herstellung |
Country Status (2)
| Country | Link |
|---|---|
| DE (1) | DE10308970A1 (de) |
| WO (1) | WO2004077574A2 (de) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11335702B1 (en) * | 2020-11-13 | 2022-05-17 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1131792A (ja) * | 1997-07-14 | 1999-02-02 | Oki Electric Ind Co Ltd | 半導体記憶素子およびその製造方法 |
| WO2001024272A1 (de) * | 1999-09-28 | 2001-04-05 | Infineon Technologies Ag | Ferroelektrischer transistor |
| EP1246254A2 (de) * | 2001-03-28 | 2002-10-02 | Sharp Kabushiki Kaisha | MFOS-Speicher-Transistor und diesbezügliches Herstellungsverfahren |
| EP1302978A2 (de) * | 2001-10-16 | 2003-04-16 | Sharp Kabushiki Kaisha | Herstellungsverfahren eines selbstjustierten ferrroelektrischen Speichertransistor |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5384729A (en) * | 1991-10-28 | 1995-01-24 | Rohm Co., Ltd. | Semiconductor storage device having ferroelectric film |
| JP3136045B2 (ja) * | 1994-04-28 | 2001-02-19 | 沖電気工業株式会社 | メモリセルトランジスタ |
| JP3281839B2 (ja) * | 1997-06-16 | 2002-05-13 | 三洋電機株式会社 | 誘電体メモリおよびその製造方法 |
| JPH11330275A (ja) * | 1998-05-18 | 1999-11-30 | Sony Corp | 半導体装置およびその製造方法 |
| US6674109B1 (en) * | 1999-09-30 | 2004-01-06 | Rohm Co., Ltd. | Nonvolatile memory |
| US6420742B1 (en) * | 2000-06-16 | 2002-07-16 | Micron Technology, Inc. | Ferroelectric memory transistor with high-k gate insulator and method of fabrication |
| JP3627640B2 (ja) * | 2000-09-22 | 2005-03-09 | 松下電器産業株式会社 | 半導体メモリ素子 |
| JP2002110932A (ja) * | 2000-09-28 | 2002-04-12 | Toshiba Corp | 半導体装置及びその製造方法 |
| US6602720B2 (en) * | 2001-03-28 | 2003-08-05 | Sharp Laboratories Of America, Inc. | Single transistor ferroelectric transistor structure with high-K insulator and method of fabricating same |
-
2003
- 2003-02-28 DE DE10308970A patent/DE10308970A1/de not_active Withdrawn
-
2004
- 2004-02-27 WO PCT/DE2004/000365 patent/WO2004077574A2/de active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1131792A (ja) * | 1997-07-14 | 1999-02-02 | Oki Electric Ind Co Ltd | 半導体記憶素子およびその製造方法 |
| WO2001024272A1 (de) * | 1999-09-28 | 2001-04-05 | Infineon Technologies Ag | Ferroelektrischer transistor |
| EP1246254A2 (de) * | 2001-03-28 | 2002-10-02 | Sharp Kabushiki Kaisha | MFOS-Speicher-Transistor und diesbezügliches Herstellungsverfahren |
| EP1302978A2 (de) * | 2001-10-16 | 2003-04-16 | Sharp Kabushiki Kaisha | Herstellungsverfahren eines selbstjustierten ferrroelektrischen Speichertransistor |
Non-Patent Citations (1)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN Bd. 1999, Nr. 05, 31. Mai 1999 (1999-05-31) & JP 11 031792 A (OKI ELECTRIC IND CO LTD), 2. Februar 1999 (1999-02-02) * |
Also Published As
| Publication number | Publication date |
|---|---|
| DE10308970A1 (de) | 2004-09-09 |
| WO2004077574A3 (de) | 2004-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE102015015854B4 (de) | Integrierte Schaltung mit einer ferroelektrischen Speicherzelle und Verwendung der integrierten Schaltung | |
| DE102008024519B4 (de) | Ferroelektrische Speicherzelle, Herstellungsverfahren und integrierte Schaltung mit der ferroelektrischen Speicherzelle | |
| DE102015200946B4 (de) | Halbleitervorrichtung mit ferroelektrischem Hafniumoxid und Herstellungsverfahren | |
| DE102017115340B4 (de) | Halbleiterbauelement mit Speicher- und Logikschaltkreisen und Herstellungsverfahren dafür | |
| DE102018206687B4 (de) | Nicht-flüchtiges Speicherelement mit einem ersten Speichermechanismus und einem zweiten, ein ferroelektrisches Material aufweisenden Speichermechanismus, nicht-flüchtiges Speichertransistorelement mit einer ein ferroelektrisches Material aufweisenden vergrabenen isolierenden Schicht und ein Verfahren zu dessen Betrieb | |
| DE112004000380B4 (de) | Speicherarray mit Abstandselementen zwischen Bitleitungskontakten und Randwortleitung und Verfahren zu deren Herstellung | |
| DE112020000955T5 (de) | Nichtflüchtiger niederspannungs-speicher hoher dichte mit unidirektionaler platten- und bitzeile und säulenkondensator | |
| DE10228768A1 (de) | Nicht-flüchtige Floating-Trap-Halbleiterspeichervorrichtungen, die Sperrisolationsschichten mit hohen Dielektrizitätskonstanten enthaltend, und Verfahren | |
| DE69828834T2 (de) | Ferroelektrische Speicherzelle und deren Herstellungsverfahren | |
| DE2705503A1 (de) | Halbleiteranordnung | |
| DE19840824C1 (de) | Ferroelektrischer Transistor, dessen Verwendung in einer Speicherzellenanordnung und Verfahren zu dessen Herstellung | |
| EP1005090B1 (de) | Halbleiterbauelement mit zumindest einem Widerstandselement aufweisenden Kondensator sowie Verfahren zu dessen Herstellung | |
| DE112013005987T5 (de) | Integrierte Schaltungen mit Nichtflüchtigem Speicher und Verfahren zur Herstellung | |
| DE102022100588A1 (de) | Ferroelektrischer double-gate-feldeffekttransistor und verfahren zu dessen herstellung | |
| DE102018209597A1 (de) | Transistorelement mit einer vergrabenen isolierenden schicht mit erweiterter funktion | |
| DE19947117B4 (de) | Ferroelektrischer Transistor und dessen Verwendung in einer Speicherzellenanordnung | |
| EP1113488A2 (de) | Verfahren zum Herstellen einer strukturierten metalloxidhaltigen Schicht | |
| DE10207980C1 (de) | Floating-Gate-Speicherzelle, Floating-Gate-Speicheranordnung, Schaltkreis-Anordnung und Verfahren zum Herstellen einer Floating-Gate-Speicherzelle | |
| DE10053171C2 (de) | Verfahren zum Herstellen einer ferroelektrischen oder paraelektrischen metalloxidhaltigen Schicht und eines Speicherbauelements daraus | |
| EP1344222B1 (de) | Verfahren zum auslesen und speichern eines zustandes aus einem oder in einen ferroelektrischen transistor einer speicherzelle und speichermatrix | |
| EP1126471B1 (de) | Verfahren zum Auslesen oder Speichern eines Zustandes aus einem oder in einen ferroelektrischen Transistor einer Speicherzelle und Speichermatrix | |
| DE102004011432A1 (de) | Halbleiterspeicherzelle, Verfahren zu deren Herstellung und Halbleiterspeichereinrichtung | |
| DE10152636B4 (de) | Chain-FeRAM-Speichereinrichtung | |
| WO2004077574A2 (de) | Halbleiterspeicherzelle und verfahren zu deren herstellung | |
| DE102020134634A1 (de) | Ferroelektrischer direktzugriffsspeicher (feram) mit gestapelter ferroelektrischer film und verfahren zum ausbilden desselben |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| AK | Designated states |
Kind code of ref document: A2 Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW |
|
| AL | Designated countries for regional patents |
Kind code of ref document: A2 Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG |
|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application | ||
| 122 | Ep: pct application non-entry in european phase |