WO2004066699A1 - 多層セラミック基板およびその製造方法 - Google Patents

多層セラミック基板およびその製造方法 Download PDF

Info

Publication number
WO2004066699A1
WO2004066699A1 PCT/JP2004/000399 JP2004000399W WO2004066699A1 WO 2004066699 A1 WO2004066699 A1 WO 2004066699A1 JP 2004000399 W JP2004000399 W JP 2004000399W WO 2004066699 A1 WO2004066699 A1 WO 2004066699A1
Authority
WO
WIPO (PCT)
Prior art keywords
fired
substrate
block
firing
green sheet
Prior art date
Application number
PCT/JP2004/000399
Other languages
English (en)
French (fr)
Inventor
Kiyoshi Hatanaka
Hideaki Ninomiya
Haruo Nishino
Takeshi Takahashi
Original Assignee
Tdk Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tdk Corporation filed Critical Tdk Corporation
Priority to EP04703471A priority Critical patent/EP1589799A1/en
Priority to US10/542,846 priority patent/US20060127568A1/en
Publication of WO2004066699A1 publication Critical patent/WO2004066699A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Definitions

  • the present invention relates to a multilayer ceramic substrate formed by combining a plurality of ceramic materials having different electric and / or physical characteristics from each other, and a method for manufacturing the same.
  • the multilayer ceramic substrate is composed of a plurality of ceramic layers, and a wiring conductor is formed between the ceramic layers along the interface between them.
  • a multilayer ceramic substrate is obtained by laminating green sheets of a plurality of types of ceramic materials having different electrical and physical characteristics from each other in order to achieve multifunctionality and high performance. It is manufactured by firing the body at the same time. This is because electronic elements that require different dielectric constants, such as capacitors and inductors, are integrated into a multilayer ceramic substrate.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 2 ⁇ 01_14444438 discloses a multilayer ceramic in which dielectric ceramic materials having mutually different dielectric constants are laminated. To prevent interdiffusion between layers and shrinkage of the multilayer ceramic substrate, a green sheet for suppressing shrinkage is provided between the layers. Methods have been proposed.
  • Patent Document 2 Japanese Patent Application Laid-Open No. 11-163530 discloses that a space is formed inside a laminate of green sheets before firing, and a molded body block before firing is fitted into this space. Then, there is disclosed a technique for simultaneously firing a molded block and a laminate of green sheets.
  • the present invention has been made in view of such circumstances, and has as its object to provide a multilayer ceramic substrate in which the thickness of the entire multilayer ceramic substrate is suppressed as much as possible without affecting each other's layers, thereby facilitating element formation.
  • a method for manufacturing a multilayer ceramic substrate according to the present invention comprises the steps of: laminating a plurality of first green sheets, which will constitute a first ceramic layer after firing, to form a first pre-fired substrate.
  • the first pre-fired substrate on the fitted side and the first pre-fired block on the fitted side each have a green sheet of the same material laminated thereon. There is little occurrence of peeling and cracking between layers.
  • the laminate of the first ceramic layer and the laminate of the second ceramic layer, which have different dielectric constants from each other, are located independently in the substrate, and a sufficient thickness can be ensured.
  • An electronic component adapted to the above can be configured.
  • a capacitor having a relatively large dielectric constant is composed of a capacitor element, and a part having a relatively small dielectric constant (block or substrate) is composed of an inductor element. Is secured. Also, even if the shrinkage of each substrate material is slightly different during firing, the laminating direction of the block is the same as the laminating direction of the substrate, so the shrinking tendency is the same, and the fired block falls off the fired substrate. I will not. In addition, since the respective members are connected by the connection wiring formed on the surface of the substrate, the fired block does not fall off the fired substrate from this point as well.
  • no terminal is formed on the side surface of the first pre-fired block, and the terminal is formed on the upper surface and the Z or lower surface of the first pre-fired block.
  • No terminal is formed on the side of the block, so there is no need to connect to the board on the side of the block.
  • it can be connected to the surface electrode of the substrate via terminals on the upper surface z or the lower surface of the block.
  • no terminals were formed on the side of the block, there was no internal conductor layer near the side of the block, and a reaction occurred during firing on the side of the block due to differences in the material of the block and the substrate. There is no problem.
  • the recess is a through hole penetrating from the upper surface to the lower surface of the first pre-fired substrate.
  • a second pre-fired block different from the first pre-fired block may be fitted into the through hole along with the first pre-fired block.
  • the concave portion may be a non-through hole that does not penetrate from the upper surface to the lower surface of the first pre-fired substrate.
  • the depth and structure of the recess can be freely designed according to the size and number of elements built in the block. Further, by fitting another block before the second firing into the inside of the ⁇ portion, blocks having different dielectric constants can be built in the same concave portion.
  • the first green sheet and the second green sheet are made of a material having a different dielectric constant after firing.
  • the first green sheet and the second green sheet may be made of the same material and have different thicknesses.
  • a thickness of the first green sheet constituting the first pre-fired substrate is larger than a thickness of the second green sheet.
  • the thickness of the first green sheet, in which a device is not formed and a mere wiring layer or the like is formed is large from the viewpoint of reducing the number of laminating steps.
  • an internal conductor layer is interposed between the first green sheets and / or between the second green sheets.
  • This internal conductor layer becomes a wiring layer, an internal electrode of a device to be manufactured, and the like.
  • the first green sheet and the second green sheet have the same degree of press shrinkage and firing shrinkage.
  • the first block before firing When the embedded first pre-fired substrate is pressed or fired, peeling and cracking between the block and the substrate can be more effectively suppressed.
  • the first pre-fired substrate is fired, and a terminal formed on the surface of the fired substrate It is preferable to connect the terminal formed on the surface of the baked block by connection wiring.
  • the first pre-fired block is fitted into a recess of the first pre-fired substrate, a terminal formed on the surface of the first pre-fired block, and a terminal formed on the surface of the first pre-fired substrate
  • the first pre-fired substrate may be baked after connecting the terminal with the connected terminal by a connection wiring.
  • the multilayer ceramic substrate of the present invention is manufactured by any of the above manufacturing methods.
  • the multilayer ceramic substrate according to the present invention may be used alone as a product, or other electronic components may be mounted on the multilayer ceramic substrate.
  • FIG. 1 is a schematic cross-sectional view showing a manufacturing process of a multilayer ceramic substrate according to one embodiment of the present invention
  • FIG. 2 is a schematic cross-sectional view showing a post-process of FIG. 1,
  • FIG. 3 is a schematic cross-sectional view of the first pre-fired block shown in FIG. 1,
  • FIG. 4 is a plan view of the first pre-firing block shown in FIG. 3,
  • FIG. 5 is a plan view showing a state in which a circuit pattern is printed on the surface of the fired substrate, and the terminals of the block and the terminals of the substrate are connected in a predetermined pattern.
  • 6A and 6B are schematic sectional views of a multilayer ceramic substrate according to another embodiment of the present invention.
  • a first pre-fired substrate 4 is prepared.
  • the first pre-fired substrate 4 is manufactured by laminating a plurality of first green sheets, which will constitute the first ceramic layer after firing, in the thickness direction A, and then temporarily press-bonding them in the lamination direction A.
  • An internal conductor layer is formed between the first green sheets as necessary.
  • the dielectric paste and the internal conductor paste may be laminated and printed on a substrate such as polyethylene terephthalate.
  • a green sheet may be formed using a dielectric paste, an internal conductor paste may be printed thereon, and then these may be laminated.
  • the thickness of the first pre-fired substrate 4 is not particularly limited, but is, for example, about 0.4 mm to: L.sub.5.
  • the shape of the first pre-fired substrate 4 is not particularly limited, but is a 25 mm ⁇ 25 mm square shape in this embodiment.
  • the pressure during the temporary compression is not particularly limited. The pressure is preferably about 3 to 8 MPa, and the heating temperature at that time is about 50 to 100 ° C.
  • each first green sheet is determined by the use of elements, wiring, and the like built in the first substrate 40 shown in FIG. 2 obtained by firing the first pre-fired substrate 4, and is generally determined. , 20-245 / ni.
  • the thickness of the first green sheet is preferably reduced.
  • the thickness of the first green sheet is large.
  • the number of the first green sheets laminated is not particularly limited, but is about 4 to 50 sheets.
  • the first green sheet is made from a dielectric paste.
  • the dielectric paste is An organic paint obtained by kneading a dielectric material and an organic vehicle may be used, or an aqueous paint may be used.
  • the dielectric material a material constituting a main component and a subcomponent according to the composition of the dielectric ceramic composition is used.
  • the form of the raw materials is not particularly limited, and oxides constituting the main components and sub-components or compounds which become oxidized by firing are used. Powders obtained by a synthesis method or a solid phase method may be used.
  • Examples of the compound that becomes an oxide upon firing include carbonates, nitrates, oxalates, and organometallic compounds.
  • an oxide and a compound that becomes an oxide by firing may be used in combination.
  • the content of each compound in the dielectric material may be determined so that the composition of the dielectric ceramic composition described above after firing is obtained.
  • the organic vehicle is obtained by dissolving a pinda in an organic solvent
  • the pinda used in the organic vehicle is not particularly limited, and may be appropriately selected from various types of ordinary pindas such as ethylcellulose and polyvinylbutyral.
  • the organic solvent used at this time is not particularly limited, and may be appropriately selected from organic solvents such as terpineol, butyl carbitol, acetone, and toluene according to a method to be used such as a printing method and a sheet method.
  • the water-based paint is obtained by dissolving a water-soluble binder and a dispersing agent in water.
  • the water-based binder is not particularly limited, and may be a polybutyl alcohol, a cellulose, a water-soluble acryl resin, an emulsion, or the like. What is necessary is just to select suitably.
  • the internal conductor paste is prepared by kneading the above-mentioned organic vehicle with the above-mentioned conductive materials made of various conductive metals and alloys, or various oxides, organometallic compounds, resinates, etc. which become the above-mentioned conductive materials after firing. Is done.
  • the content of the organic vehicle in each of the above-mentioned pastes is not particularly limited, and may be a usual content, for example, about 1 to 5% by weight of a binder and about 10 to 50% by weight of a solvent.
  • Each paste may contain additives selected from various dispersants, plasticizers, dielectrics, insulators, and the like, if necessary.
  • a second pre-fired substrate is prepared.
  • the size and thickness of the second pre-fired substrate are the same as those of the first pre-fired substrate 4.
  • the method of making the second pre-fired substrate is the same as that of the first pre-fired substrate 4.
  • the dielectric material or the thickness of the second green sheet constituting the second pre-fired substrate is different from that of the first green sheet constituting the first pre-fired substrate 4.
  • an element such as an inductor element, a capacitor element, an LC composite circuit element, a filter circuit element, and a pattern for forming wiring between the elements, and an internal conductor layer is formed. I have.
  • the dielectric material contained in the dielectric paste constituting the second green sheet can be sintered at the same temperature as the dielectric material contained in the dielectric paste constituting the first green sheet. It is preferable that they have the same degree of press shrinkage and firing shrinkage. Examples of combinations that satisfy these characteristics include the following combinations of material compositions.
  • the composition of the dielectric material of the first green sheet an aluminum oxide-based dielectric material (Si0 2 is 26.45 mass 0 /., B 2 0 3 is 1.76 mass 0/0, A1 2 0 3 is 55 (37% by mass, 0.86% by mass of MgO, 1.59% by mass of CaO, 13.97% by mass of SrO),
  • the composition of the dielectric material of the second green sheet is as follows: Preferably, it is a composition. That is, aluminum oxide titanium monoxide based dielectric material (Si0 2 forces S32. 62 wt. / 0, B 2 0 3. 2. 18 mass%, [alpha] 1 2 0 3 is 25.35 wt%, M g 0 is 1 ..
  • Strontium feldspar - ⁇ silica-based dielectric material (Si0 2 force 6.60 wt%, B 2 0 3 is 12.71 wt 0/0, A1 2 0 3 is 9.20 mass ./., Sb 2 0 3 5.33 mass%, CaO is 1.61 wt%, SrO is 3.12 wt%, ZnO is 0.8 1 mass ./., MgO is 0.56 mass%), aluminum oxide one ⁇ silica-based dielectric material (BaO 2 4.59 wt%, A1 2 0 3 is 19.05 wt. / 0, Si0 2 is 53.94 wt%, B 2 0 3 is 2.42 mass.
  • oxide neodymium - titanium oxide dielectric material (BaO is 20.21 mass%, Nd 2 0 3 is 36.81 wt%, Ti0 2 is 37.73 wt%, B 2 0 3 is 1.42 mass 0/0, (CuO is 0.95% by mass and ZnO is 1.90% by mass).
  • the first pre-fired block 6 is not particularly limited, but has a size of, for example, 1 to 10 °, and has the same thickness as the first pre-fired substrate 4.
  • Terminals 8 are formed on the upper surface Z or the rear surface of the first pre-fired block 6, as shown in FIGS.
  • the terminal 8 is formed, for example, by printing an external terminal paste similar to the internal conductor paste.
  • the terminal 8 may be formed at the stage of the second pre-fired substrate, or may be formed at the stage of block.
  • terminals 36 are also formed on the upper surface and / or lower surface of the first pre-fired substrate 4. These terminals 36 are connected to a predetermined circuit pattern by connection wiring 38 later.
  • a through hole (recess) 10 penetrating the front and back surfaces is formed in the first pre-fired substrate 4 by, for example, punching. .
  • the size of the through-holes 10 is slightly larger than the size of the first pre-fired block 6, and as shown in FIG. It is fitted.
  • the front and back surfaces of each first pre-fired block 6 are substantially flush with the front and back surfaces of the first pre-fired substrate 4.
  • the first pre-firing block 6 includes a plurality of green sheets 3. 0 is laminated in the thickness direction A ′, and between the layers of the green sheet 30, internal electrode layers 32 are interposed in a predetermined pattern, and these internal electrode layers 32 and terminals 8 They are connected by via holes 34, etc.
  • the stacking direction A and the force S of the green sheets 30 in the first pre-sintering block 6 are the same as the stacking direction A of the green sheets in the first pre-sintering substrate 4 shown in FIG.
  • the first pre-firing block 6 is fitted into the through hole 10.
  • the first pre-fired substrate 4 into which the first pre-fired block 6 has been fitted is fully pressed in the laminating direction.
  • the pressure is not particularly limited, but is preferably about 40 to 100 MPa, and the heating temperature is about 35 to 80 ° C.
  • the first pre-sintering substrate 4 is subjected to a binder removal process and a sintering process together with the first pre-sintering block 6, and a multilayer ceramic substrate 2 composed of the post-sintered first substrate 40 and the block 60 shown in FIG. can get.
  • the firing temperature is determined by the material of the green sheet and is not particularly limited, but is generally 850 to 100 ° C.
  • the firing atmosphere may be appropriately determined according to the type of conductive material in the inner conductor paste.
  • a base metal such as Ni or Ni alloy is used as the conductive material
  • a reducing atmosphere may be used.
  • the oxygen partial pressure in the firing Kiri ⁇ gas preferably with 1 0- 1 0 ⁇ 1 0- 3 P a, more preferably 1 0 one 7
  • a circuit pattern is printed on the surface of the first substrate 40, and the terminals 8 of the block 60 and the terminals 36 of the first substrate 40 are connected to each other by the connection wiring 38. Connect to the pattern.
  • the circuit pattern may be printed before the first substrate 40 is fired.
  • the second (1) The pre-fired substrate 4 and the first pre-fired block 6 on the side to be fitted each have a green sheet of the same material laminated thereon, so that during firing, there is little occurrence of peeling or cracking between layers. Since the laminate of the first substrate 40 and the laminate of the block 60 having mutually different dielectric constants are located independently in the substrate and have a sufficient thickness, the respective dielectric constants are different. It is possible to configure an electronic component that matches the rate.
  • a part having a relatively large dielectric constant (block 60 or first substrate 40) forms a capacitor element
  • a part having a relatively small dielectric constant (block 60 or first substrate 40) has Design flexibility is ensured, such as by configuring inductor elements.
  • the laminating direction A 'of the first pre-firing block 6 is the same as the laminating direction A of the first pre-firing substrate 4, so that the contraction tendency is the same. Yes, the fired block 60 does not fall off the fired first substrate 40.
  • the respective members are connected by the connection wiring 38 formed on the surface of the first substrate 40, the block 60 after firing drops from the first substrate 40 after firing also from this point.
  • non-through holes 10a having different depths that do not penetrate the front and back surfaces of the substrate are formed on the surface of the first pre-fired substrate 4a, and the non-through holes 10a are formed there.
  • a first pre-firing block 6a according to the size of a may be fitted.
  • the surface of each first pre-fired block 6a is substantially the same as the surface of the first pre-fired substrate 4a.
  • Other steps are the same as those of the embodiment shown in FIGS.
  • a plurality of through holes 10 are formed in the first pre-fired substrate 4b, and at least one of the through holes 10 is provided with the first pre-fired block 6b.
  • another block 20 before the second firing may be fitted.
  • the second pre-fired block 20 is, for example, a block having electric characteristics such as a dielectric constant different from that of the first pre-fired block 6b, or a thickness of a Darine sheet constituting the first pre-fired block 6b. This is a block composed of green sheets with different thicknesses. Other steps are the same as those of the embodiment shown in FIGS.
  • blocks 6 b and 20 having electric characteristics such as a dielectric constant different from that of the first pre-fired substrate 4 are provided in the substrate while having the same operation and effect as the embodiment shown in FIGS. 1 to 5. Since it can be built-in, the degree of design freedom is further increased, contributing to the downsizing of the board.
  • the pre-fired substrates 4, 4a, 4b in which these blocks 6, 6a, 6b, 20 are embedded are laminated with other pre-fired substrates without firing as they are. Then, it may be fired.
  • the present invention it is possible to provide a multilayer ceramic substrate in which the thickness of the entire multilayer ceramic substrate is suppressed as much as possible without affecting each other's layers, thereby facilitating element formation.
  • the laminating direction of the green sheets in the block to be fitted is the same as the laminating direction of the green sheets in the substrate in which the block is fitted, the non-shrinkable sheet-like support during firing is used. It is possible to integrate the block without falling off the substrate after firing without the need for sintering.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

　　焼成後に第１セラミック層を構成することになる第１グリーンシートを複数積層し第１焼成前基板４を成形する。次に、焼成後に第２セラミック層を構成することになる第２グリーンシートを複数積層し第２焼成前基板を成形する。次に、第１焼成前基板４に凹部１０を形成する。次に、第２焼成前基板から前記凹部に入り込む大きさの第１焼成前ブロック６を形成する。第１グリーンシートの積層方向Ａと第２グリーンシートの積層方向Ａ’とが同じになるように、第１焼成前ブロック６を、凹部１０に嵌め込む。第１焼成前ブロック６が嵌め込まれた第１焼成前基板４を焼成する。

Description

明 細 書 多層セラミック基板おょぴその製造方法
技術分野
【0 0 0 1】
本発明は、 互いに異なる電気的特性および/または物理的特性を有する複数の セラミック材料を組み合わせることによって構成される多層セラミック基板およ びその製造方法に関する。
背景技術
【0 0 0 2】
多層セラミック基板は、 複数のセラミック層からなり、 各セラミック層間には、 それらの界面に沿うように配線導体が形成されている。 通常、 多層セラミック基 板は、 多機能化、 高性能化のために、 互いに異なる電気的特性や物理的特性を有 する複数種類のセラミック材料のグリーンシ一トを積層し、 得られた複合積層体 を同時に焼成して製造されている。 これは、 多層セラミック基板の内部に、 コン デンサやインダクタなどのように異なる誘電率特性などが要求される電子素子を 一体に作り込むためである。
【0 0 0 3】
ところが、 互いに異なる電気的特性や物理的特性を有する複数種類のセラミッ ク材料のグリーンシートを積層して同時に焼成すると、 これらの異なるセラミッ ク材料のグリ一ンシートにおける収縮挙動の相違などが原因で、 クラックや剥離 が生じることがある。
【0 0 0 4】
このような不都合を解消するために、 たとえば、 特許文献 1 ；特開 2◦ 0 1 _ 1 4 4 4 3 8号公報には、 互いに異なる誘電率を有する誘電体セラミック材料が 積層された多層セラミック基板において、 層間の相互拡散や多層セラミック基板 の収縮を生じさせないようにするため、 収縮抑制用のグリーンシートを層間に設 ける方法が提案されている。
【0 0 0 5】
しかしながら、 特許文献 1に記載の方法では、 収縮抑制用グリーンシートその ものの厚みが加わるうえ、 誘電率に適合した素子を各層の主面方向に形成するた め、 層の厚みを十分に確保しなければならない。 そのため、 多層セラミック基板 全体の厚みが増すことになり、 電子機器のコンパクト化の要請に反することにな る。
【0 0 0 6】
なお、 特許文献 2 ；特開平 1 1— 1 6 3 5 3 0号公報には、 焼成前のグリーン シートの積層体の内部に空間を形成し、 この空間に、 焼成前の成形体ブロックを 嵌め込み、 その後に成形体プロックとグリーンシートの積層体とを同時に焼成す る技術が開示してある。
1 0 0 0 7 ]
しかしながら、 特許文献 2に記載の技術は、 焼成前の成形体プロックを構成す る積層体の積層方向が、 その成形体プロックが挿入されるグリーンシ一トの積層 方向と略直角である。 よって、 焼成時に成形体プロックがグリーンシートの積層 体から脱落しやすいという課題を有する。 そのために、 特許文献 2に記載の技術 では、 グリ一ンシートの積層体に成形体プロックを挿入した後、 グリ一ンシート の焼成温度では焼成しない無収縮性のシート状支持体で挟み込んで、 グリーンシ 一トの積層体を焼成する必要がある。
発明の開示
【0 0 0 8】
本発明は、 このような実状に鑑みてなされ、 互いの層に影響をおよぼすことな く、 多層セラミック基板全体の厚みを極力押さえ、 素子の形成を容易にした多層 セラミック基板を提供することを目的とする。
[ 0 0 0 9 1
上記目的を達成するために、 本発明に係る多層セラミック基板の製造方法は、 焼成後に第 1セラミック層を構成することになる第 1グリーンシートを複数積 層し第 1焼成前基板を成形する工程と、 焼成後に第 2セラミック層を構成することになる第 2グリーンシートを複数積 層し第 2焼成前基板を成形する工程と、
前記第 1焼成前基板に凹部を形成する工程と、
前記第 2焼成前基板から前記凹部に入り込む大きさの第 1焼成前プロックを形 成する工程と、
前記第 1グリーンシートの積層方向と前記第 2グリーンシートの積層方向とが 同じになるように、 前記第 1焼成前ブロックを、 前記凹部に嵌め込む工程と、 前記第 1焼成前プロックが嵌め込まれた前記第 1焼成前基板を焼成す.る工程と を有する。
【0 0 1 0】
本発明に係る多層セラミック基板の製造方法では、 嵌め込まれる側の第 1焼成 前基板と、 嵌め込む側の第 1焼成前プロックとは、 それぞれ同じ材質のグリーン シートを積層しているので、 焼成に際して、 層間での剥離やクラックなどの発生 が少ない。 しかも、 誘電率が相互に異なる第 1セラミック層の積層体と第 2セラ ミック層の積層体とが、 それぞれ独立して基板内に位置し、 十分な厚みも確保で きるので、 それぞれの誘電率に適合した電子部品を構成することができる。
【0 0 1 1】
例えば、 比較的大きな誘電率を有する部位 （ブロックまたは基板） にはコンデ ンサ素子を構成し、 比較的小さな誘電率を有する部位 （ブロックまたは基板） に はインダクタ素子を構成するなど、 設計の自由度が確保される。 また、 焼成時に それぞれの基板材料の収縮が多少異なっていても、 ブロックの積層方向と基板の 積層方向とが同じなので、 収縮の傾向が同じであり、 焼成後のブロックが焼成後 の基板から脱落することはない。 また、 基板の表面に形成される接続配線でそれ ぞれの部材を接続するので、 この点からも、 焼成後のブロックが焼成後の基板か ら脱落することはない。
【0 0 1 2】
好ましくは、 前記第 1焼成前ブロックの側面には端子が形成されておらず、 前 記第 1焼成前ブロックの上面および Zまたは下面に端子が形成してある。 プロッ クの側面に端子を形成しないので、 ブロックの側面で基板と接続する必要が無い。 また、 ブロックの上面おょぴ zまたは下面で、 端子を介して、 基板の表面電極と 接続することができる。 さらに、 プロックの側面に端子を形成しないので、 プロ ックの側面近くには、 内部導体層が存在せず、 ブロックと基板との材質の相違な どによりプロックの側面で焼成時に反応が生じたとしても問題はない。
【0 0 1 3】
好ましくは、 前記凹部は、 前記第 1焼成前基板の上面から下面に貫通する貫通 穴である。 前記貫通穴には、 前記第 1焼成前ブロックと共に、 前記第 1焼成前プ ロックとは異なる第 2焼成前プロックも嵌め込まれても良い。 あるいは、 前記凹 部は、 前記第 1焼成前基板の上面から下面に貫通しない非貫通穴でも良い。 プロ ックの内部に作り込まれる素子の大きさや数などに応じて、 凹部の深さや構造を 自由に設計することができる。 また、 ω部の内部にその他の第 2焼成前ブロック を嵌め込むことで、 同じ凹部の内部に異なる誘電率を持つプロックを内蔵させる ことができる。
【0 0 1 4】
好ましくは、 前記第 1グリーンシートと第 2グリーンシートとは、 焼成後に誘 電率が異なることになる材料で構成してある。 あるいは、 第 1グリーンシートと 第 2グリーンシートとは、 同じ材料で構成し、 それらの厚みが異なるようにして も良い。 好ましくは、 前記第 1焼成前基板を構成する前記第 1グリーンシートの 厚みが、 前記第 2グリーンシートの厚みよりも厚い。 たとえば素子が作り込まれ るブロックを構成する第 2グリーンシートの厚みは、 薄くした方が素子の小型化 および高機能化の点で好ましい。 また、 素子が作り込まれず、 単なる配線層など が作り込まれることになる第 1グリーンシートの厚みは、 積層工程の削減の点か ら厚い方が好ましい。
【0 0 1 5】
好ましくは、 前記第 1グリーンシ一トの間および/または前記第 2グリーンシ —トの間には、 内部導体層が介在してある。 この内部導体層は、 配線層や、 作り 込まれる素子の内部電極などになる。
好ましくは、 前記第 1グリーンシートと前記第 2グリーンシートとが、 同程度 のプレス縮率および焼成縮率を有する。 この場合には、 第 1焼成前ブロックが嵌 め込まれた第 1焼成前基板を、 プレスする際あるいは焼成する際に、 ブロックと 基板との間での剥離やクラックなどを、 さらに効果的に抑制することができる。
【0 0 1 6】
本発明では、 前記第 1焼成前ブロックを、 前記第 1焼成前基板の 部に嵌め込 んだ後に、 前記第 1焼成前基板を焼成し、 焼成後の基板の表面に形成してある端 子と、 焼成後のプロックの表面に形成してある端子とを、 接続配線により接続す ることが好ましい。
あるいは、 前記第 1焼成前ブロックを、 前記第 1焼成前基板の凹部に嵌め込ん だ後に、 前記第 1焼成前ブロックの表面に形成してある端子と、 前記第 1焼成前 基板の表面に形成してある端子とを接続配線により接続し、 その後に、 前記第 1 焼成前基板を焼成しても良い。
【0 0 1 7】
本発明の多層セラミック基板は、 上記の何れかの製造方法により製造される。 なお、 本発明に係る多層セラミック基板は、 単体で製品として用いられても良く、 あるいは、 その多層セラミック基板の上にその他の電子部品が装着されても良い。 図面の簡単な説明
【0 0 1 8】
以下、 本発明を、 図面に示す実施形態に基づき説明する。
図 1は本発明の一実施形態に係る多層セラミック基板の製造過程を示す概略断 面図、
図 2は図 1の後工程を示す概略断面図、
図 3は図 1に示す第 1焼成前プロックの概略断面図、
図 4は図 3に示す第 1焼成前ブロックの平面図、
図 5は焼成後の基板の表面に回路パターンを印刷しプロックの端子と基板の端 子とを所定パターンに接続した状態を示す平面図、
図 6 Aおよぴ図 6 Bは本発明の他の実施形態に係る多層セラミック基板の概略 断面図である。
【0 0 1 9】 第 1焼成前基板
図 1に示すように、 本発明の一実施形態に係る多層セラミック基板の製造方法 では、 まず、 第 1焼成前基板 4を準備する。 第 1焼成前基板 4は、 焼成後に第 1 セラミック層を構成することになる第 1グリーンシートを、 厚み方向 Aに複数積 層し、 その後に積層方向 Aに仮圧着することにより製造される。 第 1グリーンシ ートの相互間には、 必要に応じて、 内部導体層が形成される。
【0 0 2 0】
第 1グリーンシートおよび内部導体層の積層に際して、 印刷法を用いる場合は、 誘電体ペーストおよび内部導体用ペーストをポリエチレンテレフタレート等の基 板上に積層印刷すればよい。 また、 シート法を用いる場合は、 誘電体ペーストを 用いてグリーンシートを形成し、 この上に内部導体ペーストを印刷した後、 これ らを積層すればよい。
【0 0 2 1】
第 1焼成前基板 4の厚みは、 特に限定されないが、 たとえば 0 . 4 mm〜： L . 5 讓程度である。 第 1焼成前基板 4の形状は、 特に限定されないが、 この実施形態 では、 2 5 mmX 2 5瞧の四角形状である。 仮圧着時の圧力は、 特に限定されない 力 好ましくは 3〜8 MPa程度であり、 その時の加熱温度は 5 0〜 1 0 0 ° C程度 である。
【0 0 2 2】
各第 1グリーンシートの厚みは、 第 1焼成前基板 4を焼成して得られる図 2に 示す第 1基板 4 0内に作り込まれる素子や配線などの用途などによって決定され、 一般的には、 2 0〜2 4 5 / ni程度である。 たとえば第 1基板 4 0内にインダク タ素子などを多数作り込みたい用途の場合には、 第 1グリーンシートの厚みは薄 くすることが好ましい。 また、 第 1基板 4 0内に Q値の高い配線などを形成する 場合や、 放熱用ビアホールなどを形成する場合には、 第 1グリーンシートの厚み は厚くすることが好ましい。 第 1グリーンシートの積層枚数は、 特に限定されな いが、 4〜5 0枚程度である。
【0 0 2 3】
第 1グリーンシートは、 誘電体ペーストから作製される。 誘電体ペーストは、 誘電体原料と有機ビヒクルとを混練した有機系の塗料であってもよく、 水系の塗 料であってもよい。
【0 0 2 4】
誘電体原料には、 誘電体磁器組成物の組成に応じ、 主成分と副成分とを構成す る原料が用いられる。 なお、 原料形態は、 特に限定されず、 主成分おょぴ副成分 を構成する酸化物おょぴノまたは焼成により酸ィヒ物になる化合物が用いられ、 そ れらの原料は、 液相合成法あるいは固相法などにより得られた粉体であっても良 レ、。
【0 0 2 5】
なお、 焼成により酸化物になる化合物としては、 例えば炭酸塩、 硝酸塩、 シュ ゥ酸塩、 有機金属化合物等が例示される。 もちろん、 酸化物と、 焼成により酸化 物になる化合物とを併用してもよい。 誘電体原料中の各化合物の含有量は、 焼成 後に上記した誘電体磁器組成物の組成となるように決定すればよい。
【0 0 2 6】
有機ビヒクルとは、 パインダを有機溶剤中に溶解したものであり、 有機ビヒク ルに用いられるパインダは、 特に限定されず、 ェチルセルロース、 ポリビュルプ チラール等の通常の各種パインダから適宜選択すればよい。 また、 このとき用い られる有機溶剤も特に限定されず、 印刷法ゃシート法等利用する方法に応じてテ ルピネオール、 プチルカルビトール、 アセトン、 トルエン等の有機溶剤から適宜 選択すればよレ、。
【0 0 2 7】
また、 水溶系塗料とは、 水に水溶性パインダ、 分散剤等を溶解させたものであ り、 水溶系バインダは、 特に限定されず、 ポリビュルアルコール、 セルロース、 水溶性ァクリル樹脂、 ェマルジョン等から適宜選択すればよい。
【0 0 2 8】
内部導体ペーストは、 上述した各種導電性金属や合金からなる導電材料あるい は焼成後に上述した導電材料となる各種酸化物、 有機金属化合物、 レジネート等 と、 上述した有機ビヒクルとを混練して調製される。
【0 0 2 9】 上述した各ペーストの有機ビヒクルの含有量は、 特に限定されず、 通常の含有 量、 たとえば、 バインダは 1〜 5重量％程度、 溶剤は 1 0〜 5 0重量％程度とす ればよい。 また、 各ペースト中には必要に応じて各種分散剤、 可塑剤、 誘電体、 絶縁体等から選択される添加物が含有されても良い。
【0 0 3 0】
第 2焼成前基板およぴ第 1焼成前ブロック
次に、 第 2焼成前基板を準備する。 第 2焼成前基板の大きさおよび厚みは、 第 1焼成前基板 4と同様である。 第 2焼成前基板の作り方も、 第 1焼成前基板 4と 同様である。 ただし、 本実施形態では、 第 2焼成前基板を構成する第 2グリーン シートの誘電体原料、 あるいはシートの厚みを、 第 1焼成前基板 4を構成する第 1グリーンシートと異ならせている。 また、 第 2グリーンシートの間には、 たと えばインダクタ素子、 コンデンサ素子、 L C複合回路素子、 フィルター回路素子 などの素子、 および素子間の配線を作り込むためのパターンで、 内部導体層が形 成してある。
【0 0 3 1】
なお、 第 2グリーンシートを構成する誘電体ペーストに含まれる誘電体原料は、 第 1グリーンシートを構成する誘電体ペーストに含まれる誘電体原料と、 同一の 温度での焼結が可能であり、 同程度のプレス縮率おょぴ焼成縮率を有するもので あることが好ましい。 これらの特性を満足する組合せとしては、 たとえば以下に 示す材料組成の組合せが例示される。
【0 0 3 2】
たとえば第 1グリーンシートの誘電体原料の組成が、 酸化アルミニウム系誘電 体原料 (Si02 が 26. 45質量0 /。、 B203 が 1. 76質量0 /0、 A1203 が 55. 37質量％、 MgOが 0. 86質量％、 CaOが 1. 59質量％、 SrOが 13. 97質量％) である場合には、 第 2グリー ンシートの誘電体原料の組成は、 次に示す組成であることが好ましい。 すなわち、 酸化アルミニウム一酸化チタン系誘電体原料 （Si02 力 S32. 62 質量。 /0、 B203 が 2. 18質量％、 Α1203 が 25. 35質量％、 Mg0が 1. 06質量％、 CaOが 1. 97質量％、 SrOが 17. 23質量0 /0、 Ti02 力 S19. 60質量0 /0) 、 酸化アルミニウム一酸化チタン—酸化スト口 ンチウム系誘電体原料 （Si02 が 9. 05質量％、 AI 2O3 が 9. 21質量％、 La203 力 19. 63質量％、 B203 が 2. 21質量％、 BaOが 8. 79質量0 /0、 Ti02 が 23. 42質量％、 Bi 203 が 4. 56質量0/。、 Nd205 力 S20. 61質量％、 SrOが 1. 73質量。/。） 、 ストロンチウム長石 —α石英系誘電体原料 （Si02 力 6. 60質量％、 B203 が 12. 71質量0 /0、 A1203 が 9. 20質量。/。、 Sb203 が 5. 33質量％、 CaOが 1. 61質量％、 SrOが 3. 12質量％、 ZnOが 0. 8 1質量。/。、 MgOが 0. 56質量％) 、 酸化アルミニウム一 α石英系誘電体原料 （BaOが 2 4. 59質量％、 A1203 が 19. 05質量。 /0、 Si02 が 53. 94質量％、 B203 が 2. 42質量。 /0) 、 酸化ネオジム—酸化チタン系誘電体原料 （BaOが 20. 21質量％、 Nd203 が 36. 81質量 %、 Ti02 が 37. 73質量％、 B203 が 1. 42質量0 /0、 CuOが 0. 95質量％、 ZnOが 1. 90質量 %) などが好ましい。
【0 0 3 3】
第 2焼成前基板が準備できたら、 次に、 この第 2焼成前基板を所定サイズに切 断あるいは打ち抜き加工し、 図 1に示す第 1焼成前プロック 6を得る。 第 1焼成 前プロック 6は、 特に限定されないが、 たとえば 1 隨〜 1 0瞧角の大きさであり、 その厚みは、 第 1焼成前基板 4の厚みと同じである。 なお、 第 1焼成前ブロック 6の上面おょぴ Zまたは裏面には、 図 3およぴ図 4に示すように、 端子 8が形成 してある。 端子 8は、 内部導体ペーストと同様な外部端子用ペーストを印刷する ことなどで形成される。 端子 8は、 第 2焼成前基板の段階で形成されても良く、 プロックの段階で形成されても良い。 図 5に示すように、 第 1焼成前基板 4の上 面および/または下面にも端子 3 6が形成してある。 これらの端子 3 6は、 後ェ 程で、 接続配線 3 8により所定の回路パターンに接続される。
[ 0 0 3 4 ]
凹部の加工、 嵌め込みおよび焼成
第 2焼成前基板から第 1焼成前プロック 6を作製する工程とは別に、 第 1焼成 前基板 4に、 表裏面を貫通する貫通穴 （凹部） 1 0を、 たとえば打ち抜き加工な どにより形成する。 貫通穴 1 0のサイズは、 第 1焼成前プロック 6のサイズょり も僅かに大きい程度であり、 図 1に示すように、 各貫通穴 1 0には、 対応する第 1焼成前プロック 6が嵌め込まれる。 各第 1焼成前プロック 6の表面おょぴ裏面 は、 第 1焼成前基板 4の表面および裏面と略同一平面になる。
なお、 図 3に示すように、 第 1焼成前ブロック 6は、 複数のグリーンシート 3 0を厚み方向 A ' に積層したものであり、 そのグリーンシート 3 0の層間には、 内部電極層 3 2が所定パターンで介装してあり、 これらの内部電極層 3 2および 端子 8は、 ビアホール 3 4などで接続してある。 本実施形態では、 この第 1焼成 前ブロック 6におけるグリーンシート 3 0の積層方向 A， 力 S、 図 1に示す第 1焼 成前基板 4におけるグリーンシー卜の積層方向 Aと同じになるように、 第 1焼成 前プロック 6が貫通穴 1 0に嵌め込まれる。
【0 0 3 5】
その後に、 第 1焼成前ブロック 6が嵌め込まれた第 1焼成前基板 4は、 積層方 向に本加圧される。 その圧力は、 特に限定されないが、 好ましくは 4 0〜1 0 0 MPa程度であり、 その加熱温度は、 3 5〜8 0 ° C程度である。 その後に、 第 1焼 成前基板 4は第 1焼成前プロック 6と共に脱バインダ処理および焼成処理され、 図 2に示す焼成後の第 1基板 4 0とプロック 6 0とから成る多層セラミック基板 2が得られる。
【0 0 3 6】
焼成温度は、 グリーンシ一トの材質などにより決定され特に限定されないが、 一般的には、 8 5 0〜1 0 0 0 ° Cである。 また、 焼成雰囲気は、 内部導体ぺー スト中の導電材の種類に応じて適宜決定すればよいが、 導電材として N iや N i 合金等の卑金属を用いる場合には、 還元雰囲気とすることが好ましく、 焼成雰囲 気の酸素分圧を、 好ましくは 1 0— 1 0 〜1 0— 3 P aとし、 より好ましくは 1 0一7
〜1 0一3 P aとする。 焼成時の酸素分圧が低すぎると内部電極の導電材が異常焼 結を起こして途切れてしまう傾向にあり、 酸素分圧が高すぎると内部電極が酸化 される傾向にある。
【0 0 3 7】
その後に、 図 5に示すように、 第 1基板 4 0の表面に、 回路パターンを印刷し、 プロック 6 0の端子 8と第 1基板 4 0の端子 3 6とを、 接続配線 3 8により所定 パターンに接続する。 なお、 回路パターンの印刷は、 第 1基板 4 0を焼成する前 に行っても良い。
【0 0 3 8】
本実施形態に係る多層セラミック基板 2の製造方法では、 嵌め込まれる側の第 1焼成前基板 4と、 嵌め込む側の第 1焼成前プロック 6とは、 それぞれ同じ材質 のグリーンシートを積層しているので、 焼成に際して、 層間での剥離やクラック などの発生が少ない。 し力 も、 誘電率が相互に異なる第 1基板 4 0の積層体とプ ロック 6 0の積層体とが、 それぞれ独立して基板内に位置し、 十分な厚みも確保 できるので、 それぞれの誘電率に適合した電子部品を構成することができる。
【0 0 3 9】
例えば、 比較的大きな誘電率を有する部位 （ブロック 6 0または第 1基板 4 0 ) にはコンデンサ素子を構成し、 比較的小さな誘電率を有する部位 （ブロック 6 0または第 1基板 4 0 ) にはインダクタ素子を構成するなど、 設計の自由度が 確保される。 また、 焼成時にそれぞれの基板材料の収縮が多少異なっていても、 第 1焼成前プロック 6の積層方向 A ' と第 1焼成前基板 4の積層方向 Aとが同じ なので、 収縮の傾向が同じであり、 焼成後のプロック 6 0が焼成後の第 1基板 4 0から脱落することはない。 また、 第 1基板 4 0の表面に形成される接続配線 3 8でそれぞれの部材を接続するので、 この点からも、 焼成後のプロック 6 0が焼 成後の第 1基板 4 0から脱落することはない。
【0 0 4 0】
その他の実施形態 '
なお、 本発明は、 上述した実施形態に限定されるものではなく、 本発明の範囲 内で種々に改変することができる。
【0 0 4 1】
たとえば、 図 6 Aに示すように、 第 1焼成前基板 4 aの表面に、 基板の表裏面 を貫通しない深さの異なる非貫通穴 1 0 aを形成し、 そこに、 非貫通穴 1 0 aの 大きさに合わせた第 1焼成前プロック 6 aを嵌め込んでも良い。 各第 1焼成前ブ ロック 6 aの表面は、 第 1焼成前基板 4 aの表面と略同一表面となる。 その他の 工程は、 図 1〜図 5に示す実施形態と同様である。
【0 0 4 2】
この実施形態では、 図 1〜図 5に示す実施形態と同様な作用効果を奏すると共 に、 多層セラミック基板における必要最小限の部分に、 第 1焼成前基板 4 aとは 異なる誘電率などの電気特性を持つ第 1焼成前プロック 6 aが基板内に内蔵され るので、 さらに設計の自由度が増し、 基板のコンパクト化に寄与する。
【0 0 4 3】
また、 本発明では、 図 6 Bに示すように、 第 1焼成前基板 4 bに複数の貫通穴 1 0を形成し、 少なくとも何れかの貫通穴 1 0には、 第 1焼成前ブロック 6 bと 共に、 その他の第 2焼成前ブロック 2 0を嵌め込んでも良い。 第 2焼成前プロッ ク 2 0は、 たとえば第 1焼成前ブロック 6 bとは異なる誘電率などの電気特性を 持つことになるブロック、 あるいは、 第 1焼成前ブロック 6 bを構成するダリー ンシートの厚みとは異なる厚みのグリーンシートで構成されるプロックである。 その他の工程は、 図 1〜図 5に示す実施形態と同様である。
[ 0 0 4 4 1
本実施形態では、 図 1〜図 5に示す実施形態と同様な作用効果を奏すると共に、 第 1焼成前基板 4 とは異なる誘電率などの電気特性を持つプロック 6 bおよび 2 0を基板内に内蔵することができるので、 さらに設計の自由度が増し、 基板の コンパクト化に寄与する。
【0 0 4 5】
さらに、 本発明では、 これらのプロック 6 , 6 a , 6 b , 2 0が埋め込まれた 焼成前基板 4 , 4 a , 4 bを、 そのまま焼成することなく、 他の焼成前基板と積 層し、 その後に焼成しても良い。
【0 0 4 6】
以上説明してきたように、 本発明によれば、 互いの層に影響をおよぼすことな く、 多層セラミック基板全体の厚みを極力押さえ、 素子の形成を容易にした多層 セラミック基板を提供することができる。 また、 本発明では、 嵌め込まれるプロ ックにおけるグリーンシートの積層方向と、 そのプロックが嵌め込まれる基板に おけるグリーンシートの積層方向とが同じなので、 焼成時に際して無収縮性のシ ―ト状支持体を必要とすることなく、 焼成後にプロックを基板に対して脱落する ことなく一体化することが可能である。

Claims

求 の 範 囲
1 . 焼成後に第 1セラミック層を構成することになる第 1グリーンシー トを複数積層し第 1焼成前基板を成形する工程と、
焼成後に第 2セラミック層を構成することになる第 2グリーンシートを複数積 層し第 2焼成前基板を成形する工程と、
前記第 1焼成前基板に凹部を形成する工程と、
前記第 2焼成前基板から前記凹部に入り込む大きさの第 1焼成前プロックを形 成する工程と、
前記第 1グリーンシートの積層方向と前記第 2グリーンシートの積層方向とが 同じになるように、 前記第 1焼成前ブロックを、 前記凹部に嵌め込む工程と、 前記第 1焼成前プロックが嵌め込まれた前記第 1焼成前基板を焼成する工程と を有する多層セラミック基板の製造方法。
2 . 前記第 1焼成前ブロックの側面には端子が形成されておらず、 前記 第 1焼成前プロックの上面おょぴノまたは下面に端子が形成してある請求項 1に 記載の多層セラミック基板の製造方法。
3 . 前記凹部は、 前記第 1焼成前基板の上面から下面に貫通する貫通穴 である請求項 1または 2に記載の多層セラミック基板の製造方法。
4 . 前記貫通穴には、 前記第 1焼成前ブロックと共に、 前記第 1焼成前 プロックとは異なる第 2焼成前プロックも嵌め込まれる請求項 3に記載の多層セ ラミック基板の製造方法。
5 . 前記凹部は、 前記第 1焼成前基板の上面から下面に貫通しない非貫 通穴である請求項 1または 2に記載の多層セラミック基板の製造方法。
6 . 前記第 1グリーンシートと第 2グリーンシートとは、 焼成後に誘電 率が異なることになる材料で構成してある請求項 1〜 5のいずれかに記載の多層 セラミック基板の製造方法。
7 . 前記第 1グリ一ンシートと第 2ダリ一ンシートとは、 厚みが異なる ことを特徴とする請求項 1〜 6のいずれかに記載の多層セラミック基板の製造方 法。
8 . 前記第 1焼成前基板を構成する前記第 1グリーンシートの厚みが、 前記第 2グリ一ンシートの厚みよりも厚いことを特徴とする請求項 7に記載の多 層セラミック基板の製造方法。
9 . 前記第 1グリーンシートの間および/または前記第 2グリーンシー トの間には、 内部導体層が介在してある請求項 1〜8のいずれかに記載の多層セ ラミック基板の製造方法。
1 0 . 前記第 1焼成前ブロックを、 前記第 1焼成前基板の凹部に嵌め込 んだ後に、 前記第 1焼成前基板を焼成し、 焼成後の基板の表面に形成してある端 子と、 焼成後のプロックの表面に形成してある端子とを、 接続配線により接続す ることを特徴とする請求項 1〜 9のいずれかに記載の多層セラミック基板の製造 方法。
1 1 . 前記第 1焼成前プロックを、 前記第 1焼成前基板の凹部に嵌め込 んだ後に、 前記第 1焼成前プロックの表面に形成してある端子と、 前記第 1焼成 前基板の表面に形成してある端子とを接続配線により接続し、 その後に、 前記第
1焼成前基板を焼成することを特徴とする請求項 1〜 9のいずれかに記載の多層 セラミック基板の製造方法。
1 2 . 前記第 1グリーンシートと前記第 2グリーンシートとが、 同程度 のプレス縮率およぴ焼成縮率を有する請求項 1〜1 1のいずれかに記載の多層セ ラミック基板の製造方法。
1 3 . 請求項 1〜1 2のいずれかに記載の製造方法により得られる多層 セラミック基板。
PCT/JP2004/000399 2003-01-21 2004-01-20 多層セラミック基板およびその製造方法 WO2004066699A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP04703471A EP1589799A1 (en) 2003-01-21 2004-01-20 Multi-layer ceramic substrate and method for manufacture thereof
US10/542,846 US20060127568A1 (en) 2003-01-21 2004-01-20 Multi-layer ceramic substrate and method for manufacture thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003-12384 2003-01-21
JP2003012384A JP2004265898A (ja) 2003-01-21 2003-01-21 多層セラミック基板およびその製造方法

Publications (1)

Publication Number Publication Date
WO2004066699A1 true WO2004066699A1 (ja) 2004-08-05

Family

ID=32767328

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/000399 WO2004066699A1 (ja) 2003-01-21 2004-01-20 多層セラミック基板およびその製造方法

Country Status (7)

Country Link
US (1) US20060127568A1 (ja)
EP (1) EP1589799A1 (ja)
JP (1) JP2004265898A (ja)
KR (1) KR100724228B1 (ja)
CN (1) CN1739324A (ja)
TW (1) TWI230033B (ja)
WO (1) WO2004066699A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101593707B (zh) * 2009-07-03 2010-10-27 无锡友达电子有限公司 用于大功率集成电路的封装方法
RU2639720C2 (ru) * 2016-06-14 2017-12-22 Федеральное государственное унитарное предприятие "Научно-производственный центр автоматики и приборостроения имени академика Н.А. Пилюгина" (ФГУП "НПЦАП") Печатная плата с внутренним монтажом элементов и способ ее изготовления

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03191596A (ja) * 1989-12-21 1991-08-21 Nippon Cement Co Ltd コンデンサ内蔵多層セラミック基板の製造方法
JPH05174679A (ja) * 1991-12-24 1993-07-13 Nec Kansai Ltd 可溶合金型温度ヒューズ
US5239744A (en) * 1992-01-09 1993-08-31 At&T Bell Laboratories Method for making multilayer magnetic components
JP2002164660A (ja) * 2000-11-22 2002-06-07 Tdk Corp 多層基板と電子部品と多層基板の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05174649A (ja) * 1991-12-24 1993-07-13 Tdk Corp 異質材部を有するセラミックグリーンシート及びその製造方法
US5661882A (en) * 1995-06-30 1997-09-02 Ferro Corporation Method of integrating electronic components into electronic circuit structures made using LTCC tape
US6470545B1 (en) * 1999-09-15 2002-10-29 National Semiconductor Corporation Method of making an embedded green multi-layer ceramic chip capacitor in a low-temperature co-fired ceramic (LTCC) substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03191596A (ja) * 1989-12-21 1991-08-21 Nippon Cement Co Ltd コンデンサ内蔵多層セラミック基板の製造方法
JPH05174679A (ja) * 1991-12-24 1993-07-13 Nec Kansai Ltd 可溶合金型温度ヒューズ
US5239744A (en) * 1992-01-09 1993-08-31 At&T Bell Laboratories Method for making multilayer magnetic components
JP2002164660A (ja) * 2000-11-22 2002-06-07 Tdk Corp 多層基板と電子部品と多層基板の製造方法

Also Published As

Publication number Publication date
EP1589799A1 (en) 2005-10-26
JP2004265898A (ja) 2004-09-24
TW200417305A (en) 2004-09-01
CN1739324A (zh) 2006-02-22
US20060127568A1 (en) 2006-06-15
KR20050094040A (ko) 2005-09-26
KR100724228B1 (ko) 2007-05-31
TWI230033B (en) 2005-03-21

Similar Documents

Publication Publication Date Title
JP3322199B2 (ja) 多層セラミック基板およびその製造方法
KR100995791B1 (ko) 다층 세라믹 기판 및 그의 제조방법
KR101076643B1 (ko) 적층 세라믹 전자 부품 및 그 제조 방법
JPH0992983A (ja) セラミック多層基板の製造方法
JP2003017356A (ja) 積層型電子部品およびその製法
JP2003068564A (ja) 積層セラミック電子部品の製造方法および積層セラミック電子部品
US20020166694A1 (en) Monolithic ceramic substrate and method for making the same
JP2003332741A (ja) セラミック多層基板の製造方法
JP3351043B2 (ja) 多層セラミック基板の製造方法
JP3955389B2 (ja) コンデンサ内蔵基板およびその製造方法
WO2004066699A1 (ja) 多層セラミック基板およびその製造方法
JP3981270B2 (ja) 多層基板に内蔵された導体パターン及び導体パターンが内蔵された多層基板、並びに、多層基板の製造方法
JPH06223621A (ja) 導体ペースト組成物
WO2005113208A1 (ja) グリーンシート、グリーンシートの製造方法、および電子部品の製造方法
JP2001217140A (ja) 積層型電子部品およびその製法
JP3898653B2 (ja) ガラスセラミック多層配線基板の製造方法
JP4475076B2 (ja) 多層セラミック基板の製造方法
JP2860734B2 (ja) 多層セラミック部品、その製造方法および内部導体ペースト
JP2003026472A (ja) 積層セラミック電子部品の製造方法、積層セラミック電子部品および積層セラミック電子部品製造用の生の複合積層体
JPH11157945A (ja) セラミック電子部品の製造方法及びそれに用いるダミー用グリーンシート
JP2006253246A (ja) 多層セラミック基板の製造方法
JP2003249416A (ja) 積層セラミックコンデンサの製造方法および積層セラミックコンデンサ
JP4339139B2 (ja) セラミック配線基板
JP2005191129A (ja) セラミック多層複合基板
JP2006278759A (ja) 配線基板

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 20048024814

Country of ref document: CN

ENP Entry into the national phase

Ref document number: 2006127568

Country of ref document: US

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2004703471

Country of ref document: EP

Ref document number: 10542846

Country of ref document: US

Ref document number: 1020057013448

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 1020057013448

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2004703471

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 10542846

Country of ref document: US