WO2004012271A1 - 電界効果トランジスタ - Google Patents

電界効果トランジスタ Download PDF

Info

Publication number
WO2004012271A1
WO2004012271A1 PCT/JP2003/009747 JP0309747W WO2004012271A1 WO 2004012271 A1 WO2004012271 A1 WO 2004012271A1 JP 0309747 W JP0309747 W JP 0309747W WO 2004012271 A1 WO2004012271 A1 WO 2004012271A1
Authority
WO
WIPO (PCT)
Prior art keywords
elongation
field effect
insulator layer
support substrate
effect transistor
Prior art date
Application number
PCT/JP2003/009747
Other languages
English (en)
French (fr)
Inventor
Masahiro Kobashi
Keishin Handa
Shinji Aramaki
Yoshimasa Sakai
Original Assignee
Mitsubishi Chemical Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Chemical Corporation filed Critical Mitsubishi Chemical Corporation
Priority to CN03817832.XA priority Critical patent/CN100594617C/zh
Priority to AU2003252289A priority patent/AU2003252289A1/en
Publication of WO2004012271A1 publication Critical patent/WO2004012271A1/ja
Priority to US11/045,157 priority patent/US7164190B2/en

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Definitions

  • the present invention relates to a field effect transistor using an organic semiconductor.
  • a field-effect transistor has a structure in which a source electrode and a drain electrode are provided on a semiconductor material and a gate electrode is provided via an insulator layer.
  • the operating characteristics of the field-effect transistor include the carrier mobility of the semiconductor used, the electrical conductivity, the capacitance C i of the insulating layer, and the device configuration (the distance L and width W between the source and drain electrodes, the insulating layer
  • the thickness of the semiconductor material is determined by the film thickness d, etc., and among them, the semiconductor material having high mobility () shows good characteristics.
  • silicon is widely used as a semiconductor material. Since inorganic semiconductors such as silicon must be processed at a high temperature of 300 ° C or more during manufacturing, it is difficult to use plastic substrates and films as substrates, and a large amount of energy is required for manufacturing. There is a disadvantage that. In addition, there is a disadvantage that expensive equipment is required for the production line because the device manufacturing process is performed in a vacuum, resulting in high cost.
  • Japanese Patent Application Laid-Open No. 61-24069 discloses a transistor using a conductive polymer and a conjugated polymer.
  • No. 0 discloses a method utilizing a low molecular weight compound.
  • a gate electrode 2 is provided on a support substrate 1, and an insulator layer 3 and an organic semiconductor layer 4 are further provided thereon.
  • a source electrode 5 and a drain electrode 6 are provided on the insulator layer 3 so as to be in contact with the organic semiconductor layer 4.
  • This field-effect transistor is called a bottom-gate / bottom-contact type.
  • the field effect transistor of FIG. 2 differs from the field effect transistor shown in FIG. 1 in that a source electrode 5 and a drain electrode 6 are provided on an organic semiconductor layer 4 on an insulator layer 3. Have the same configuration.
  • This field effect transistor is called a bottom gate / top contact type.
  • a source electrode 5 and a drain electrode 6 are provided on a supporting substrate 1, an organic semiconductor layer 4 and an insulating layer 3 are laminated on the supporting substrate 1, and an insulating layer 3
  • the gate electrode 2 is provided thereon.
  • This field-effect transistor is referred to as a top gate / potom contact type.
  • Such a field-effect transistor using an organic semiconductor (hereinafter sometimes referred to as an “organic field-effect transistor”) is flexible and hard to break when a plastic substrate or film is used as a support substrate as described above. Transit evenings can be realized.
  • organic field-effect transistor as a switching element in a flexible display is disclosed in BellLab.LucentTechnoologies, PNAS., 98, 4835. '
  • the present invention has been made in view of the above conventional circumstances, and particularly occupies a large area as a component of a switching element in a flexible display, and optimizes the mechanical characteristics of a supporting substrate and an insulator layer which are strongly affected by dynamics.
  • High mobility in organic field effect transistors, high on-current and low An object of the present invention is to provide an organic field-effect transistor that achieves a leakage current and a high on / off ratio, and has stable transistor performance.
  • a field effect transistor includes: an insulator layer; a gate electrode and an organic semiconductor layer separated by the insulator layer; a source electrode and a drain electrode provided in contact with the organic semiconductor layer; A field effect transistor having a supporting substrate having the following characteristics: an elongation ⁇ 1 (%) at the breakdown point of the insulator layer is larger than an elongation ⁇ 2 (%) at the yield point of the supporting substrate.
  • the transistor when a plastic substrate or a film is used as a supporting substrate in an organic field effect transistor, the transistor can be made flexible and hard to break.
  • the present inventors have proposed that, in an organic field-effect transistor having a support substrate and an insulator layer used for a flexible display, the support substrate itself must be flexible in order to effectively exhibit the flexibility characteristics of the support substrate. Not only that, when stress is applied, the insulator layer follows the bending of the supporting substrate, and when the stress is removed, the physical properties that restore the original shape can be obtained. We found that the combination of the support substrate and the insulator layer was important.
  • the elongation ⁇ 1 (%) at the yield point of the insulator layer is equal to or more than the elongation ⁇ 2 (%) at the yield point of the support substrate, and preferably, the elongation ⁇ 1 (%) and the elongation ⁇
  • the above physical properties can be sufficiently obtained.
  • Such physical properties are considered to be related to the elongation ⁇ (%) at the elastic limit point (the point where the stress returns to the origin in the stress-deformation coordinates when the stress is removed).
  • the “elongation at the yield point ⁇ (%)” which almost matches the “elongation at the elastic limit point”, is a parameter. Use in the evening. Therefore, in the present invention, the relationship of “elongation at the yield point ⁇ (%)” of the support substrate and the insulator layer is specified, but essentially, the relationship of “elongation at the elastic limit point” is shown. ing.
  • the yield point at which elongation is measured is as follows. That is, the stress acting on the supporting substrate and the insulator layer is increased, and when the elastic limit is reached and a certain value is reached, the plastic strain rapidly increases with almost no increase in the stress. This point is the yield point (yield stress).
  • the elongation% at the yield point is defined for the support substrate and the insulator layer.
  • the “elongation at the yield point” according to the present invention is obtained by preparing test pieces of the same thickness and the same size for each of the support substrate and the insulator layer and according to JISK7113. That is, by applying a pure tensile stress to a material at a predetermined strain rate (or load rate), a relationship between the tensile stress and the elongation strain of the material is obtained.
  • the yield point can be obtained from the tensile stress-strain curve, and the elongation (%) at the yield point can be specified.
  • the insulator layer when a stress is applied to the organic field effect transistor, the insulator layer sufficiently follows the bending of the supporting substrate, and when the stress is removed, the insulator layer is restored to the original shape. It has good flexibility, retaining its initial shape. For this reason, the generation of cracks due to the application of stress is suppressed, and the leakage current is reduced, thereby achieving high mobility, high on-current, low leakage current, and high on-Z off ratio.
  • FIG. 1 is a cross-sectional view showing a structural example of a field-effect transistor.
  • FIG. 2 is a cross-sectional view showing a structural example of a field-effect transistor.
  • FIG. 3 is a cross-sectional view showing an example of the structure of a field-effect transistor.
  • FIG. 4 is a diagram showing a surface state of a PET substrate with an insulating film before and after bending.
  • FIG. 5 is a diagram showing a surface state of a PI substrate with an insulating film before and after bending.
  • Figure 6 shows the results of measuring the electrical resistance of the insulating film by the bending test.
  • FIG. 7 is a diagram showing a change in PET substrate transistor characteristics due to a bending test.
  • FIG. 8 is a diagram showing a change in PET substrate transistor characteristics due to a bending test.
  • FIG. 9 is a diagram showing a change in characteristics of a transistor of a PI substrate caused by a bending test (1).
  • FIG. 10 is a diagram showing a change in the characteristics of a PI substrate transistor due to a bending test (2).
  • FIG. 11 is a diagram showing the relationship between the elongation at the breakdown point of the insulating film and the insulation resistance. Explanation of reference numerals
  • a field-effect transistor according to the present invention includes an insulator layer, a gate electrode and an organic semiconductor layer separated by the insulator layer, and a source electrode and a drain electrode provided in contact with the organic semiconductor layer. , On the supporting substrate.
  • the structure is not particularly limited, and includes a bottom gate / bottom contact type shown in FIG. 1, a bottom gate / top contact type shown in FIG. 2, and a top gate / pot contact type shown in FIG.
  • the elongation ⁇ 1 (%) at the breakdown point of the insulator layer is larger than the elongation ⁇ 2 (%) at the breakdown point of the support substrate. That is, ⁇ 1> ⁇ 2, preferably, the ratio ( ⁇ 1 ⁇ 2) of the extension ⁇ 1 () of the insulator layer at the yield point to the extension ⁇ 2 (%) of the support substrate at the yield point
  • the lower limit is larger than 1, preferably 1.1 or more.
  • the upper limit is not particularly limited, but is preferably 15 or less, more preferably 13 or less, further preferably 10 or less, and particularly preferably 5 or less.
  • the insulator layer cannot sufficiently follow the bending of the support substrate, and The resilience of the shape is also poor, and the object of the present invention cannot be achieved.
  • the insulator layer follows the bending of the support substrate. Insulation changes can occur when the insulation is partially stretched or distorted.
  • the elongation ⁇ 1 at the yield point of the insulator layer with respect to the support substrate to be used is determined by the yield point of the support substrate. It is convenient to adjust the film forming conditions of the insulator layer so that the elongation of the insulating layer becomes larger than ⁇ 2. Specifically, there is a method in which a curable resin composition is used as the material of the insulator layer, and the amount of the elastic component in the composition is adjusted.
  • the lower limit of the elongation ⁇ 1 (%) at the yield point of the insulator layer is not particularly limited, but is preferably 1% or more, and more preferably 1.2% or more.
  • the upper limit is not particularly limited, but is preferably 25% or less, and more preferably 10% or less. If the elongation ⁇ 1 (%) at the yield point of the insulator layer is too small, it cannot follow the bending of the support substrate, and cracks occur and the support substrate and the electrode semiconductor layer are separated. On the other hand, if it is too large, the support substrate, the electrode, and the semiconductor layer may peel off due to the elongation due to bending of the insulating layer.
  • the lower limit of the elongation ⁇ 2 (%) at the yield point of the supporting substrate is not particularly limited, but is preferably 0.5% or more, and more preferably 1% or more. There is no upper limit, but 20% or less Preferably, it is 8% or less. If the elongation at the yield point of the supporting substrate ⁇ 2 (%) is too small, breakage occurs due to bending, and it is difficult to maintain the overall shape of the transistor. There is a possibility that the layer will peel off.
  • the constituent material of the field effect transistor itself is not particularly limited, and any of the materials conventionally applied to the field effect transistor can be suitably used.
  • the support substrate may be a single layer or a laminate.
  • the elongation ⁇ 2 () at the yield point of the substrate closest to the insulating layer is the yield of the insulator layer. It is necessary that the elongation at the point be less than ⁇ ⁇ (%).
  • the material of the supporting substrate may be any material that contains a polymer and can support a field effect transistor and a display element, a display panel, and the like formed thereon, and is preferably polyester, polypolypropylene, polyimide, or poly.
  • a plastic substrate selected from the group consisting of ether sulfone, amorphous polyolefin, epoxy resin, polyamide, polybenzoxazole, polybenzothiazole, vinyl polymer, polyparabanic acid, polysilsesquioxane, and siloxane It is valid.
  • polyesters such as polyethylene terephthalate and polycarbonate are preferred in terms of strength and cost
  • condensed polymers such as polyimide, polyamide, polybenzoxazole, polybenzothiazole, and polyparabanic acid.
  • a crosslinked product such as polyvinylphenol which can be insolubilized by heat treatment or the like is preferable from the viewpoint of heat resistance and solvent resistance.
  • polyesters, polycarbonates, polyimides, and polybenzoxazoles are preferred, and most preferred are polyesters and polyimides such as polyethylene terephthalate.
  • the material of the support substrate may be a copolymer or a blend containing the above polymer. Further, a filler, an additive and the like may be contained as needed.
  • the glass transition point (Tg) be 40 ° C or more. If it is lower than 40 ° C, the fluidity is high and it cannot be a substrate. Further, those which exhibit solvent resistance to the solvent used when producing the insulator are preferred.
  • the linear expansion coefficient of 2 5 ⁇ 10- 5 ⁇ cm * cm- 1 '- is preferably 1 or less, more preferably 10 X 10 - 5 ⁇ cm ⁇ cm- 1 in. - 1 or less.
  • the upper limit of the thickness of the supporting substrate is preferably 2 mm or less, more preferably 1 mm or less. Further, the lower limit is preferably 0.01 mm or more, and more preferably 0.05 mm or more.
  • the constituent materials of the gate electrode, the source electrode, and the drain electrode only need to show conductivity, and any known materials can be used.
  • Examples of a method for forming the gate electrode, the source electrode, and the drain electrode include a vacuum deposition method, a sputtering method, a coating method, a printing method, and a sol-gel method.
  • the patterning methods include photolithography, which combines photoresist patterning with etching with an etchant or reactive plasma, printing methods such as ink jet printing, screen printing, offset printing, letterpress printing, and micro printing. Examples include soft lithography techniques such as an ink printing method and a technique combining a plurality of these techniques.
  • it is also possible to directly form a pattern by irradiating a line of energy such as a laser beam or an electron beam to remove the material, or by changing the conductivity of the material.
  • the lower limit of the thickness of these gate electrode, source electrode and drain electrode is preferably at least 0.01 xm, more preferably at least 0.0.
  • the upper limit is preferably 2 m or less, more preferably 1 m or less.
  • the distance between the source electrode and the drain electrode (channel length L) is usually 100 m or less, preferably 50 m or less, and the channel width W is usually 200 m or less, preferably 500 m or less.
  • L ZW is usually less than 0.1, preferably less than 0.05.
  • ⁇ 1 is larger than ⁇ 2, so that leakage of current to the gate and pole can be prevented, and the field effect transistor can be driven with a low gate voltage.
  • Any known materials having excellent insulating properties and a relatively large relative permittivity can be used, for example, acrylic resins such as polymethyl methacrylate, polystyrene, polyvinyl phenol, polyimide, polycarbonate, polyester, and polyvinyl.
  • Polymers such as alcohols, polyvinyl acetates, polyurethanes, polysulfones, epoxy resins, phenolic resins, polyvinylidene fluoride, hydrocarbon resins containing cyano groups and nitro groups, and copolymers of these, Oxides of silicon, aluminum oxide, titanium oxide, etc., silicon nitride, etc. Nitrides, S r T I_ ⁇ 3, B a T 1 0 ferroelectric oxide such as 3, or the oxide or nitride, Po Rimmer film or the like formed by dispersing particles such as ferroelectric oxide No. Among them, epoxy resin, polyimide resin, acrylic resin Hydrocarbon resins containing fats, cyano groups or nitro groups are preferred.
  • the hydrocarbon-based resin containing a cyano group or a nitro group is a polysaccharide in which a hydrocarbon substituted with a cyano group or a nitro group is bonded to a hydroxyl group, and more preferably cyano pullulan.
  • a photocurable resin that forms an insulator by being irradiated with light and cured is used, or a polymer or monomer is heated by a crosslinking agent or a bridge group.
  • Crosslinkable resins can be used.
  • the insulating layer is not particularly limited whether it is a single layer or a laminated layer. However, a low-dielectric insulating film can be laminated in order to stably use a high-dielectric insulating film.
  • the layer with the smallest elongation ⁇ 1 (%) at the yield point must be larger than the elongation ⁇ 2 (%) at the yield point of the support substrate.
  • the insulating layer preferably has a glass transition point (T g) of 80 ° C. or higher. If the Tg is lower than 80 ° C, the fluidity is high, and the insulating layer cannot be maintained due to non-uniform film thickness and uneven surface conditions.
  • T g glass transition point
  • the solvent be soluble in a solvent that does not dissolve the supporting substrate, and that the solvent be not eroded by the solvent during the production of the coating semiconductor layer.
  • the surface roughness of the insulating layer is preferably 300 nm or less, and more preferably, a material having a thickness of 10 nm or less.
  • the surface roughness of the insulating layer is larger than 300 nm, the interface between the insulating layer and the organic semiconductor layer becomes rough, and the transistor characteristics deteriorate. Further, it is preferred linear expansion coefficient of one 1 or less at 25 X 10- 5 'cm' cm_ , still more preferably 10 X 10- s' cm 'cm- 1' ⁇ one 1 below. A linear expansion coefficient of greater than 25 X 1 0- 5 'cm' cm- ° C one 1, causing a dimensional change in the heat treatment during manufacture, the transistor performance is not stable. Further, those having high adhesion to the substrate or the electrode are desirable.
  • a forming method suitable for the characteristics of the material such as a coating method such as spin coating and blade coating, a vapor deposition method, a sputtering method, a printing method such as screen printing or inkjet printing, can be employed.
  • a coating method or a printing method is used.
  • the insulator layer formed by the leakage current to the gate electrode since it related to the low gate voltage drive of the field effect Bok Rungis evening, electrical conductivity at room temperature is 10- 12 S / cm or less, Furthermore 10- 14 SZcm less, relative dielectric constant of 2.0 or more, more preferably exhibits 2.5 or more.
  • the upper limit of the thickness of such an insulator layer is preferably 4 or less, more preferably 2 m or less.
  • the lower limit is preferably 0.1 or more, and more preferably 0.2 xm or more.
  • the organic semiconductor forming the organic semiconductor layer is not particularly limited, and any known 7T conjugated low-molecular and high-molecular organic semiconductors can be used.
  • pen pen oligothiophene, substituted oligothiophene, bisdicenothophene, substituted dialkylanthradithiophene, metal phthalocyanine, benzovolphyrin, fluorinated copper phthalocyanine, N, N 'dialkyl- Naphthalene _ 1,4,5,8-diimidotetrapyruponic acid diimide, 3,4,9,10_perylenetetrapyruonic acid dianhydride, N, N, -dialkyl-1,3,4,9,10- Perylene tetra conjugated small molecules such as diurethane diimide and fullerene, and regioregular poly (3-alkylthiophene) typified by regioregular poly (3-hexylthiophene), poly-1,9'-dialkylfluorene Examples include 7t conjugated polymers such as ⁇ -conjugated copolymers such as kovithiophene.
  • these ⁇ -conjugated small molecules among the polymer, the case of forming the organic semiconductor layer, the electrical conductivity of the source electrode one drain electrode direction 10- 4 SZcm less, preferably show a higher 1 0- 12 SZcm In particular, those exhibiting 10 to 16 S / cm or less, 10 to 11 SZcm or more, particularly 10 to 7 SZcm or less, and 10 to 10 SXcm or more are more preferable. Furthermore, among these ⁇ -conjugated low-molecular and high-molecular compounds, when an organic semiconductor layer is formed, the carrier density determined from the field-effect mobility, the electrical conductivity in the direction from the source electrode to the drain electrode, and the elementary charge amount.
  • an organic semiconductor layer is formed on the same insulator layer as that used for the field-effect transistor.
  • the ⁇ ⁇ ⁇ polarization component of the absorption peak intensity derived from the transition moment in the molecular axis direction of these ⁇ -conjugated small molecules It is preferable that the ratio of s-polarized light component / s-polarized light component, which is the ratio of s-polarized light component, is 1.5 or more, more preferably 2.0 or more, and especially 3.0 or more.
  • the organic semiconductor layer is perpendicular to the layer surface.
  • the ratio of the absorption peak intensity derived from the transition moment in the main chain direction of these ⁇ -conjugated polymers to the component between the source electrode-drain electrode direction and the vertical direction component A certain source It is preferable that the component having a characteristic that the vertical component is 3.5 or more, more preferably 4.5 or more, and especially 5.0 or more is used.
  • the nearest neighbor molecule or polymer it is preferable to use a material exhibiting a characteristic in which the distance between them is 3.9 A or less, more preferably 3.85 A or less, particularly 3.8 A or less.
  • the lower limit of the thickness of such an organic semiconductor layer is preferably at least 1 nm, more preferably at least 10 nm.
  • the upper limit is preferably at most 100 m, more preferably at most 500 nm.
  • a method of forming an organic semiconductor layer using these organic semiconductors in the case of a low molecular weight organic semiconductor, a method of forming the organic semiconductor layer by vapor deposition on an insulator layer or a supporting substrate, or a method of dissolving in a solvent.
  • the method include a method of applying the composition by casting, dipping, spin coating, or the like.
  • a polymer organic semiconductor there is a method of dissolving in a solvent and forming by applying by casting, dipping, spin coating or the like.
  • a layer is formed by the above-described appropriate method using a target low molecular precursor or a target polymer precursor, and then converted into a target organic semiconductor layer by heat treatment or the like.
  • the basic structure of the field-effect transistor according to the present invention includes an insulator layer, a gate electrode and an organic semiconductor layer separated by the insulator layer, a source electrode provided in contact with the organic semiconductor layer, and And a drain electrode on the supporting substrate.
  • Examples of the specific structure include those shown in FIGS. 1 to 3, but the field effect transistor of the present invention is not limited to the field effect transistor having the structure shown in FIGS. Layers other than the layers 1 to 3 may be formed.
  • a film may be formed.
  • the material of the protective film include polymers such as epoxy resin, acryl resin, polyurethane, polyimide, and polyvinyl alcohol, and inorganic oxides and nitrides such as silicon oxide, silicon nitride, and aluminum oxide.
  • a method for forming the protective film include a coating method and a vacuum evaporation method.
  • Polyimide (PI): Kapton manufactured by DuPont Polystyrene (PS): manufactured by Aldrich, Mw 28000 (GPC method)
  • Cyanoplurane (CYEPL): manufactured by Shinetsu, Cyanolene CR—S Poly-polypropylene (PC): manufactured by Aldrich, Mw 64000 ( GPC method)
  • Polyvinyl phenol (PVP): manufactured by Aldrich, Mw 20000 (GPC method) (Elongation at yield point)
  • the elongation at the yield point of each of the following materials 1 to 7 was determined by taking the average of ten tensile tests in accordance with the JIS-K 7113 standard.
  • PS Polystyrene
  • 5 mL of this PS solution was spread on a glass plate of 10 ⁇ 10 cm 2 , and spin-coated for l OOO r pm for 120 sec.
  • the PS film was peeled off by immersing the glass plate with PS film in pure water.
  • the peeled PS film was vacuum-dried for 24 hours using a vacuum drier, and the thickness of the PS film was measured using a micrometer (manufactured by Anritsu). For this film, the elongation at the yield point was measured, and the results are shown in Table 1.
  • a CYEPL film is prepared in the same manner as 1 except that cyanoplurane (CYEPL) is dissolved in a mixed solvent of dimethylformamide (DMF): acetitol (1: 1) at a concentration of 5 wt% instead of polystyrene.
  • DMF dimethylformamide
  • acetitol (1: 1) at a concentration of 5 wt% instead of polystyrene.
  • PC polycarbonate
  • Polyvinyl phenol (PVP) and poly (melamine-co-formaldehyde) methacrylate (manufactured by Aldrich) (mixing ratio: 4: 1) as a cross-linking agent were dissolved in tetrahydrofuran (THF) at a concentration of 15 wt% in 0.1 wt. Filtration was performed with a 45 zm filter. 5 mL of this PVP solution was spread on a glass plate of 10 ⁇ 10 cm 2 , and spin-coated at 1000 rpm for 120 sec. Thereafter, heat treatment was performed for 3 min at 120 ° C. to produce a PVP thermally crosslinked film.
  • THF tetrahydrofuran
  • the glass plate with the PVP film was immersed in pure water to remove the PVP crosslinked film.
  • the peeled PVP crosslinked film was vacuum-dried for 24 hours using a vacuum drier, and the thickness of the PVP crosslinked film was measured with a micrometer (Auritsu) to be 20 m.
  • a micrometer Auritsu
  • a polyethylene terephthalate (PET) film (thickness: 200 m) was cut into 10 ⁇ 10 cm 2 , and the elongation at the yield point was measured. The results are shown in Table 1.
  • a polyimide (PI) film (100 m thick) was cut into 10 ⁇ 10 cm 2 , and the elongation at the yield point was measured. The results are shown in Table 1.
  • the support substrate with the insulating film was mounted on a metal V block manufactured according to the JIS-K 6744 standard, and a bending test was performed until just before reaching the yield point of the support substrate by changing the load.
  • the bending test is performed so that the elongation at the yield point is 2.6% for the PET substrate and 1.7% at the yield point for the PI substrate, and the following judgment is made.
  • Pen-Sen is used as a semiconductor layer with a vacuum deposition machine EX-400 manufactured by Urbach Co. (degree of vacuum: 10-6 Torr).
  • a vacuum deposition machine EX-400 manufactured by Urbach Co. (degree of vacuum: 10-6 Torr).
  • gold was deposited to a thickness of 1000 A using a channel (L: 1000 m, W: 50 ⁇ m) shadow mask to produce an organic transistor.
  • This transistor element was measured with a semiconductor parameter analyzer 4155 manufactured by AgI1ent, and a voltage-current curve was obtained to evaluate a change in transistor characteristics before and after bending.
  • PET film A 200 m thick polyethylene terephthalate (PET) film was cut into 2.5 ⁇ 2.5 cm 2 .
  • This PET film is used as a supporting substrate, covered with a lmm-wide shadow mask, and aluminum is evaporated to a thickness of 1000 A using a vacuum evaporation machine EX-400 (vacuum: 10-6 To rr) manufactured by Ulvac.
  • EX-400 vacuum evaporation machine 10-6 To rr
  • acetonitrile 1: 1 at a concentration of 5 wt% and filtered through a 0.45 m filter was developed.
  • Spin coating was performed at 3000 rpm for 120 sec to produce an insulating film.
  • the thickness of the PS layer was measured with a film thickness meter (Alipha-Step 500: manufactured by Tencor), and the result was 500 OA.
  • a PET support substrate with a PC insulating film was produced in the same manner as in Example 1 except that the CYEPL solution was changed to a polycarbonate (PC) solution in which the CYEPL solution was dissolved at a concentration of 5 wt% in black-mouthed form. . JIS-K6744 standard Bending test and measurement of transistor characteristics. Table 2 shows the results. The thickness of the PC layer was 400 OA.
  • a PI support substrate with a CYEPL insulating film was produced in the same manner as in Example 1, except that the PET film was changed to a polyimide (PI) film in Example 1. Bending tests and transistor characteristics were measured according to the JIS K6744 standard. Table 2 shows the results. The thickness of the C YEP L layer was 500 OA. When the surface shape was observed, no difference was observed in the surface state before and after bending. Furthermore, when subjected to electrical resistance measurements by bending test insulating film, with respect to electric conductivity 6 X 10_ 14 SZcm before bending, electrical conductivity after bending is 5 X 10 one 14 SZcm, change was small .
  • Example 2 In the same manner as in Example 1, except that the PET film was changed to a polyimide (PI) film, and the CY EPL solution was changed to a polycarbonate (PC) solution having a concentration of 5 wt% dissolved in a mouth opening form. A PI support substrate with a PC insulating film was fabricated. A bending test and measurement of transistor characteristics were performed according to the JIS-K6744 standard. Table 2 shows the results. The thickness of the PC layer was 400 OA.
  • Example 1 a PET film was dissolved in a polyimide (PI) film, and a CY EPL solution was dissolved in tetrohydrofuran (THF) at a concentration of 5 wt%, and PVP and poly (melamine-co-formaldehyde) methacrylate (A) were dissolved.
  • THF tetrohydrofuran
  • PVP and poly (melamine-co-formaldehyde) methacrylate (A) were dissolved.
  • the procedure was as in Example 1, except that the solution was changed to a solution, and this solution was spin-coated, heat-treated at 120 ° C for 3 min to form a thermally crosslinked PVP film.
  • a PI support substrate with a low cross-linking PVP insulating film was fabricated.
  • a bending test and measurement of transistor characteristics according to the JIS-K6744 standard were performed. Table 2 shows the results.
  • the thickness of the low-crosslinked PVP layer was 300 OA.
  • a PET support substrate with a PS insulating film was prepared in the same manner as in Example 1, except that the CYEPL solution was changed to a polystyrene (PS) solution in which the CYEPL solution was dissolved at a concentration of 5 wt% in black hole form. did.
  • PS polystyrene
  • Table 2 shows the results.
  • the thickness of the PS layer was 3000 A. When the surface shape was observed, irregularities and cracks were observed on the surface after bending, although the surface was flat before bending.
  • Example 1 a CYEPL solution was dissolved in THF at a concentration of 5 wt% in polyvinyl phenol (PVP) and poly (melamine-co-formaldehyde) methacrylate (manufactured by A1drich) as a crosslinking agent (mixing ratio: 4: 1) ) Solution, and spin-coated this solution and heat treated at 120 ° C for 3 min to form a thermally crosslinked PVP film, except that a low-crosslinked PVP insulating film was used.
  • a PET support substrate was manufactured.
  • a bending test according to the JIS-K6744 standard and measurement of transistor characteristics were performed. Table 2 shows the results.
  • the thickness of the low-crosslinked PVP layer was 300 OA.
  • Example 1 a CYEPL solution was dissolved in THF at a concentration of 5 wt% in polyvinyl phenol (PVP) and poly (melamine-co-formaldehyde) methacrylate (manufactured by A1drich) as a crosslinking agent (mixing ratio 3: 2). ) Solution, and after spin-coating this solution, heat-treating was performed for 3 min at 12 in the same manner as in Example 1 except that a PET support substrate with a highly crosslinked PVP insulating film was formed. Produced. A bending test and transistor characteristics were measured according to the JIS-K6744 standard. Table 2 shows the results. The thickness of the highly crosslinked PVP layer was 3000 A.
  • Example 2 In the same manner as in Example 1, except that the PET film was changed to a PI film, and the CYEPL solution was changed to a polystyrene (PS) solution having a concentration of 5 wt% in a mouth form in Example 1, A PI support substrate with a PS insulating film was fabricated. A bending test and measurement of transistor characteristics according to JIS-K6744 standard were performed. Table 2 shows the results. The thickness of the PS layer was 300 OA. In addition, when the surface shape was observed, dents and cracks were observed on the surface after bending, although the surface was flat before bending.
  • PS polystyrene
  • Example 1 a PET film was deposited on a PI film, a CYEPL solution was dissolved in THF at a concentration of 5 wt% in polyvinyl phenol (PVP), and poly (melamine mono-co-formaldehyde) methyl chloride was used as a crosslinking agent.
  • PVP polyvinyl phenol
  • Poly (melamine mono-co-formaldehyde) methyl chloride was used as a crosslinking agent.
  • Mixing ratio 3: 2 The same procedure as in Example 1 was carried out except that the solution was changed to a solution, and after spin-coating the solution, heat treatment was performed at 120 for 3 min to form a thermally crosslinked PVP film.
  • JIS (1) A bending test and measurement of transistor characteristics according to the K 6744 standard were performed. Table 2 shows the results.
  • the thickness of the highly crosslinked PVP layer was 300 OA.
  • PS and CY EPL were spin-coated on a metal plate as an insulating film under the same conditions as those used to create a transistor, and then gold was used as a counter electrode. (A degree of vacuum: 10-6 To rr) and 100 OA was deposited. The lead wire was fixed on the counter electrode with a doughite adhesive (Fujikura Kasei) and connected to a current measurement probe bar. The substrate was gradually bent, and the amount of current was measured with a semiconductor parameter analyzer 4155 manufactured by Ag i 1ent, and the result was plotted.
  • the dynamic characteristics of the supporting substrate and the insulator layer which are occupied by a large area as a component of the switching element in the flexible display and are strongly affected by dynamics, are optimized.
  • an organic field-effect transistor that achieves high mobility, high on-current and low leakage current, and high onZoff ratio in the organic field-effect transistor and has stable transistor performance is provided.

Landscapes

  • Thin Film Transistor (AREA)

Abstract

有機電界効果トランジスタの支持基板と絶縁体層の力学的特性を最適化し、それにより有機電界効果トランジスタにおける高い移動度と、高いｏｎ電流及び低いリーク電流と、高いｏｎ／ｏｆｆ比とを達成する。　絶縁体層３と、この絶縁体層３により隔離されたゲート電極２及び有機半導体層４と、この有機半導体層４に接するように設けられたソース電極５及びドレイン電極６を、支持基板上１に有する電界効果トランジスタ。絶縁体層３の降伏点での伸びε１（％）は支持基板１の降伏点での伸びε２（％）より大きい。良好なフレキシブル特性を有するため、応力が加えられることによるクラックの発生等が抑止され、これによりリーク電流が低減されることで、高い移動度と高いｏｎ電流及び低いリーク電流、高いｏｎ／ｏｆｆ比が達成される。

Description

明 細 書 電界効果トランジスタ 技術分野
本発明は、 有機半導体を用いた電界効果トランジスタに関する。 背景技術
電界効果トランジスタは、パイポーラトランジスタと並んで重要なスィツチ、 増幅素子として広く利用されている。 電界効果トランジスタは、 半導体材料に ソース電極及びドレイン電極と、 絶縁体層を介してゲ一ト電極を設けた構造を 有する。 電界効果トランジスタの動作特性は、 用いられる半導体のキャリア移 動度 、 電気伝導度ひ、 絶縁層の静電容量 C i、 素子の構成 （ソース電極ード レイン電極間距離 L及び幅 W、絶縁層の膜厚 d等）により決まるが、この中で、 半導体材料の特性としては、 高い移動度 （ ） を有するものが良好な特性を示 すことになる。
現在、 半導体材料としてはシリコンが広く用いられている。 シリコンに代表 される無機半導体は、 製造時に 3 0 0 °C以上の高温で処理する必要があること から、 基板にプラスチック基板やフィルムを用いることが難しく、 かつ製造に 多くのエネルギーを必要とするという欠点がある。 また、 真空での素子作製プ 口セスを経るため、 製造ラインに高価な設備を必要とし、 高コストになるとい う欠点もある。
これに対して、 有機半導体を用いたトランジスタは、 その殆どが無機半導体 より低温プロセスで製造することができるため、 基板としてプラスチック基板 やフィルムを用いることができ、 軽量で壊れにくい素子を作製することができ る。 また、 溶液の塗布や印刷法を用いた素子作製が可能なものもあり、 大面積 の素子を低コストで製造することが可能である。 更に、 材料のバリエーション が豊富であり、 分子構造を変化させることにより容易に材料特性を根本的に変 化させることが可能であるため、 異なる機能を組み合わせることで、 無機半導 体では不可能な機能、 素子を実現することも可能である。
半導体として有機半導体を用いたトランジスタについて、 特開昭 6 1 - 2 0 2 4 6 9号公報には、 導電性高分子、 共役高分子を利用したものが記載され、 特許 2 9 8 4 3 7 0号公報には、 低分子化合物を利用したものが記載されてい る。
従来の半導体として有機半導体を用いたトランジスタの代表的な構造を図 1 〜 3に示す。 図 1の電界効果トランジスタにあっては、 支持基板 1上にゲ一ト電極 2が設 けられ、 更にこの上に絶縁体層 3及び有機半導体層 4が設けられている。 この 有機半導体層 4に接するように、 ソース電極 5とドレイン電極 6が絶縁体層 3 上に設けられている。 この電界効果トランジスタはボトムゲート ·ボトムコン タクト型と称される。
図 2の電界効果トランジスタにあっては、 絶縁体層 3上の有機半導体層 4上 にソース電極 5とドレイン電極 6が設けられている点が図 1に示す電界効果ト ランジス夕と異なり、 その他は同様の構成とされている。 この電界効果トラン ジス夕はボトムゲート · トップコンタクト型と称される。
図 3に示す電界効果トランジスタにあっては、 支持基板 1上にソース電極 5 とドレイン電極 6が設けられ、 支持基板 1上に有機半導体層 4及び絶縁体層 3 が積層され、 絶縁体層 3上にゲート電極 2が設けられている。 この電界効果ト ランジス夕は、 トップゲート ·ポトムコンタクト型と称される。
このような電界効果トランジスタでは、ゲート電極 2に電圧が印加されると、 有機半導体層 4と絶縁体層 3の界面近傍における有機半導体層 4のキヤリァ密 度を変化させて、ソース一ドレイン電極 5， 6間に流れる電流量を変化させる。
このような有機半導体を用いた電界効果トランジスタ （以下 「有機電界効果 トランジスタ」 と称す場合がある。 ） においては、 前述のように支持基板とし てプラスチック基板やフィルムを用いた場合、 フレキシブルで壊れ難いトラン ジス夕を実現することができる。 このような有機電界効果トランジスタはフレ キシブルディスプレイにおけるスィッチング素子として用いられることが、 B e l l L ab. Lu c e n t Te c hn o l o g i e s , PNAS. , 9 8, 48 35に開示されている。 '
しかし、 支持基板としてプラスチック基板やフィルムを用いた場合であって も、 例えば支持基板と絶縁体層などとの間に力学的特性において大きな差異が ある場合には、 有機電界効果トランジスタに応力が加えられた場合、 支持基板 は変形し、 その後応力が解除されたときには元の形状に戻っても、 絶縁体層は 元の形状に戻らず、それにより素子としての機能が破壊される場合があり得る。 しかし、 このようなフレキシブル素子としての力学的特性と素子特性に関して の詳細な検討は未だ行われてはいない。 発明の開示
本発明は上記従来の実状に鑑みてなされたものであって、 特にフレキシブル ディスプレイにおけるスイッチング素子の構成部材として大きな面積を占め、 力学的影響を強く受ける支持基板と絶縁体層の力学的特性を最適化し、 それに より有機電界効果トランジスタにおける高い移動度と、 高い o n電流及び低い リーク電流と、 高い o n / o f f 比とを達成すると共に、 これらのトランジス 夕性能が安定した有機電界効果トランジスタを提供することを目的とする。 本発明の電界効果トランジスタは、 絶縁体層と、 該絶縁体層により隔離され たゲート電極及び有機半導体層と、 該有機半導体層に接するように設けられた ソース電極及びドレイン電極と、 ポリマーを含有する支持基板とを有する電界 効果トランジスタにおいて、 前記絶縁体層の降伏点での伸び ε 1 (%) が、 前記支持基板の降伏点での伸び ε 2 (%) より大きいことを特徴とする。
前述の如く、 有機電界効果トランジスタにおいて、 支持基板としてプラスチ ック基板やフィルムを用いた場合には、 フレキシブルで壊れ難いトランジスタ とすることが可能である。 本発明者らは、 フレキシブルディスプレイ用途に用 いられる支持基板と絶縁体層とを有する有機電界効果トランジスタにあっては、 支持基板によるフレキシブル特性を有効に発揮させるためには、 支持基板自体 がフレキシブルであるだけでなく、 応力が加えられたときには、 支持基板のし なりに応じて絶縁体層が追随し、 且つ、 応力が除去されたときには元の形状に 復元される物性が得られるような、 支持基板と絶縁体層との組み合せが重要で あることを知見した。
本発明に従って、 絶縁体層の降伏点での伸び ε 1 (%) が支持基板の降伏点 での伸び ε 2 (%) 以上であり、 好ましくは、 この伸び ε 1 (%) と伸ぴ ε 2 (%) との比 ( ε 1 / ε 2 ) が、 1より大きく、 かつ 1 5以下である組み合せ を採用することにより、 上記物性を十分に得ることができる。
なお、 このような物性は、 「弾性限界点 （応力を除去した時に、 応力変形座 標で原点に戻る点） の伸び ε ( % ) 」 が関係すると考えられる。 しかし、 この 「弾性限界点の伸び」 を測定することは困難であるので、 本発明では、 「弾性 限界点での伸び」 とほぼ一致する 「降伏点での伸び ε (%) 」 をパラメ一夕と して用いる。 従って、 本発明においては、 支持基板及び絶縁体層の 「降伏点で の伸び ε ( %) 」 の関係を特定しているが、 本質的には、 「弾性限界点の伸び」 の関係を示している。
本発明において、伸びを測定する降伏点とは、次のようなものである。即ち、 支持基板や絶縁体層に作用する応力を増してゆき、 弾性限界を超えてある値に 達すると、 応力の増加が殆どないまま、 急激に塑性ひずみが増加する。 この点 が降伏点 （降伏応力） である。 本発明では、 支持基板及び絶縁体層について、 この降伏点での伸び％を規定する。
本発明に係る 「降伏点での伸び」 は、 支持基板と絶縁体層の各々について、 同じ厚さ、 同じ大きさの試験片を作成し、 J I S K 7 1 1 3に従って求める ものである。 即ち、材料に純粋な引張応力を所定のひずみ速度（又は荷重速度） でかけることにより、 その材料の引張応力と伸びひずみとの関係を求め、 この 引張応力一ひずみ曲線から降伏点を求め、 その降伏点の伸び (%) を特定する ことにより求めることができる。
本発明においては、 絶縁体層が、 有機電界効果トランジスタに応力が加えら れたときには、 支持基板のしなりに応じて十分に追随し、 応力が除去されたと きに元の形状に復元され、 初期の形状を保持するという、 良好なフレキシブル 特性を有する。 このため、 応力が加えられることによるクラックの発生等が抑 止され、 これによりリーク電流が低減されることで、 高い移動度と高い o n電 流及び低いリーク電流、 高い o n Z o f f比が達成される。 図面の簡単な説明
図 1は、 電界効果トランジスタの構造例を示す断面図である。
図 2は、 電界効果トランジスタの構造例を示す断面図である。
図 3は、 電界効果トランジス夕の構造例を示す断面図である。
図 4は、 絶縁膜付き P E T基板の曲げ前後の表面状態を示す図である。
図 5は、 絶縁膜付き P I基板の曲げ前後の表面状態を示す図である。
図 6は、 曲げ試験による絶縁膜の電気抵抗測定の結果である。
図 7は、 曲げ試験による P E T基板トランジスタ特性変化を示す図である
( 1 ) 。
図 8は、 曲げ試験による P E T基板トランジスタ特性変化を示す図である
( 2 ) 。
図 9は、曲げ試験による P I基板トランジス夕特性変化を示す図である（ 1 )。 図 1 0は、 曲げ試験による P I基板トランジスタ特性変化を示す図である ( 2 ) 。
図 1 1は、 絶縁膜の降伏点での伸びと絶縁抵抗の関係を示す図である。 符号の説明
1 支持基板
2 ゲート電極
3
4 有機半導体層
5 ソース電極
6 ドレイン電極
7 界面 発明を実施するための最良の形態
以下に図面を参照して本発明の電界効果トランジスタの実施の形態を詳細 説明する。 本発明の電界効果トランジスタは、 絶縁体層と、 この絶縁体層により隔離さ れたゲート電極及び有機半導体層と、 この有機半導体層に接するように設けら れたソース電極及ぴドレイン電極とを、 支持基板上に有するものである。 その 構造には特に制限はなく、 図 1に示すボトムゲ一卜 ·ボトムコンタクト型、 図 2に示すボトムゲート · トップコンタクト型、 図 3に示すトップゲート ·ポト ムコンタクト型などが挙げられる。
本発明においては、 このような電界効果トランジスタにおいて、 絶縁体層の 降伏点での伸ぴ ε 1 ( %)が支持基板の降伏点での伸び ε 2 (%)より大きい。 即ち、 ε 1 > ε 2、 好ましくは、 前記絶縁体層の降伏点での伸び ε 1 ( ) と 支持基板の降伏点での伸び ε 2 (%) との比 （ε 1 Ζ ε 2 ) の下限が 1より大 きく、 好ましくは 1 . 1以上である。 又上限については特に限定はないが、 好 ましくは 1 5以下、 より好ましくは 1 3以下、 さらに好ましくは 1 0以下、 特 に好ましくは 5以下である。
絶縁体層の降伏点での伸び ε 1 (%) が支持基板の降伏点での伸び ε 2 (%) より小さいと、 支持基板のしなりに絶縁体層が十分に追随し得ず、 また形状の 復元性も劣るものとなり、 本発明の目的を達成し得ない。 又、 絶縁体層の降伏 点での伸び ε 1 (%)が支持基板の降伏点での伸び ε 2 (% ) と同じ場合には、 支持基板のしなりに絶縁体層が追随するものの、 部分的に絶縁膜が伸びたり、 歪んだ場合に絶縁膜の変化が起こる可能性がある。 絶縁体層の降伏点での伸び ε 1 (%) が支持基板の降伏点での伸び ε 2 (%) に対して過度に大きいと、 絶縁体層と支持基板及び電極との接着性が悪くなり、 素子形状の維持に問題が 発生する。
このような本発明の範囲となる支持基板と絶縁体層との組み合せを選択する には、 使用する支持基板に対して、 絶縁体層の降伏点での伸び ε 1が支持基板 の降伏点での伸び ε 2より大きくなるように、 絶縁体層の成膜条件を調節する のが簡便である。具体的には、絶縁体層の材料として硬化性樹脂組成物を用い、 更にこの組成物中のエラスチックな成分の添加量を調節する方法等が挙げられ る。
なお、絶縁体層の降伏点での伸び ε 1 (%)の下限は特に限定はないが、 1 % 以上であることが好ましく、 さらに好ましくは 1 . 2 %以上である。 上限は特 に制限はないが、 2 5 %以下であることが好ましく、 さらに好ましくは 1 0 % 以下である。 絶縁体層の降伏点での伸び ε 1 (% ) が小さすぎると、 支持基板 の曲げに追随できず、 クラックの発生や支持基板および電極半導体層との剥離 が生じてしまう。 また、 大きすぎると絶緣層の曲げによる伸びに支持基板、 電 極および半導体層が剥離してしまう可能性がある。 又、 支持基板の降伏点での 伸び ε 2 (%) の下限は特に限定はないが、 0 . 5 %以上であることが好まし く、 さらに好ましくは 1 %以上である。 上限は特に制限はないが、 2 0 %以下 であることが好ましく、 さらに好ましくは 8%以下である。 支持基板の降伏点 での伸び ε 2 (%) が小さすぎると曲げにより破壊がおき、 トランジスター全 体の形状維持が困難で、 大きすぎると支持基板の曲げによる伸びに絶縁層、 電 極および半導体層が剥離してしまう可能性がである。
本発明において、電界効果トランジスタの構成材料自体には特に制限はなく、 従来電界効果トランジスタに適用されているものをいずれも好適に用いること ができる。
本発明において支持基板は単層であっても、積層であっても特に構わないが、 積層の場合、 最も絶縁層に近い基板の降伏点での伸び ε 2 ( ) が、 絶縁体層 の降伏点での伸び ε ΐ (%) 以下であることが必要である。
支持基板の材料としては、 ポリマーを含有し電界効果トランジスタ及びその 上に作成される表示素子、 表示パネル等を支持できるものであれば良く、 好ま しくは、 ポリエステル、 ポリ力一ポネート、 ポリイミド、 ポリエーテルスルフ オン、 アモルファスポリオレフィン、 エポキシ樹脂、 ポリアミド、 ポリべンゾ ォキサゾール、 ポリべンゾチアゾール、 ビニル系ポリマー、 ポリパラバン酸、 ポリシルセスキォキサン、 及びシロキサンよりなる群から選択されるプラスチ ック基板に有効である。 さらに、 ポリエチレンテレフ夕レート等のポリエステ ル類ゃポリカーポネート等の汎用樹脂が強度ゃコストの点から好ましく、 又、 ポリイミド、 ポリアミド、 ポリべンゾォキサゾール、 ポリべンゾチアゾール、 ポリパラバン酸等の縮合系高分子や、 熱処理などにより不溶化が行えるポリビ ニルフエノール等の架橋体が耐熱性ゃ耐溶剤性の点から好ましい。 特に、 ポリ エステル、 ポリカーボネート、 ポリイミド、 ポリべンゾォキサゾールが好まし く、 最も好ましいのはポリエチレンテレフ夕レート等のポリエステル及びポリ ィミドである。
支持基板の材料としては、 上記ポリマーを含む共重合体やブレンドであって も構わない。 又、 必要に応じて、 充填剤、 添加剤等を含んでいても構わない。 支持基板の材料としては、 ガラス転移点（T g)が 40°C以上であることが好 ましい。 40°Cより低いと流動性が高く、 基板とはなりえない。 又、 絶縁体作 製時の使用溶媒に対して耐溶剤性を示すものが好ましい。 又、 線膨張係数が 2 5Χ 10-5 · cm * cm—1 ' —1以下であるのが好ましく、 さらに好ましく は 10 X 10 -5 · cm · cm—1 ·で—1以下である。 線膨張係数が 25 X 10— 5 · cm · cm— 1 · —1より大きいと、 製造時の熱処理に寸法変化を起こし、 トランジスタ性能が安定しない。 又、 絶縁膜や電極との密着性が高いものが望 ましい。
支持基板の厚みの上限は 2 mm以下が好ましく、 さらに好ましくは 1 mm以 下である。 又、 下限は、 0. 01mm以上が好ましく、 さらに好ましくは 0. 05 mm以上である。 ゲート電極、 ソース電極、 ドレイン電極の構成材料は、 導電性を示すもので あれば良く、 公知のものをいずれでも用いることができる。 例えば白金、 金、 アルミニウム、 クロム、 ニッケル、 銅、 チタン、 マグネシウム、 カルシウム、 バリウム、ナトリウム等の金属、 I n 0 2、 S n 0 2、 I T O等の導電性酸化物、 樟脳スルホン酸がドープされたポリアニリン、 パラトルエンスルホン酸がドー プされたポリエチレンジォキシチォフェン等のドープされ良好な電気伝導度を 示す導電性高分子、 カーボンブラック、 金属微粒子、 グラフアイト粉等がバイ ンダ一に分散されてなり良好な電気伝導度を示す導電性複合材料などが挙げら れる。
ゲート電極、 ソース電極、 ドレイン電極の形成法としては、 真空蒸着法、 ス パッ夕法、 塗布法、 印刷法、 ゾルゲル法等が挙げられる。 更にそのパターニン グ方法としては、 フォトレジストのパターニングとエッチング液や反応性のプ ラズマでのエッチングを組み合わせたフォトリソグラフィー法、 インクジエツ ト印刷、 スクリーン印刷、 オフセット印刷、 凸版印刷等の印刷法、 マイクロコ ン夕クトプリンティング法等のソフトリソグラフィーの手法及びこれらの手法 を複数組み合わせた手法などが挙げられる。 また、 レーザ一や電子線等のエネ ルギ一線を照射して材料を除去することや材料の導電性を変化させることによ り、 直接パターンを作製することも可能である。
これらゲート電極、 ソース電極、 ドレイン電極の厚みの下限は 0 . 0 1 x m 以上が好ましく、 さらに好ましくは 0 . 0 以上である。 又上限は 2 m 以下が好ましく、 さらに好ましくは 1 m以下である。
なお、 ソース電極—ドレイン電極間距離 （チャンネル長さ L ) は通常 1 0 0 m以下、 好ましくは 5 0 m以下であり、 チャンネル幅 Wは通常 2 0 0 0 m以下、 好ましくは 5 0 0 以下であり、 L ZWは通常 0 . 1以下、 好まし くは 0 . 0 5以下である。
絶縁体層の絶縁体としては、 ε 1が ε 2よりも大きいものであって、 ゲート 電、 極への電流の漏れを防ぎかつ低ゲート電圧で電界効果トランジス夕を駆動 させることができるように絶縁性に優れかつ比較的大きな比誘電率を持つもの であれば公知のものをいずれでも用いることができ、 例えばポリメチルメタク リレー卜等のアクリル樹脂、 ポリスチレン、 ポリビニルフエノール、 ポリイミ ド、 ポリカーボネート、 ポリエステル、 ポリビニルアルコール、 ポリ酢酸ビニ ル、 ポリウレタン、 ポリスルホン、 エポキシ樹脂、 フエノール樹脂、 ポリフッ 化ビニリデン、 シァノ基や二ト口基を含む炭化水素系樹脂等のポリマ一及びこ れらを組み合わせた共重合体、 二酸化珪素、 酸化アルミニウム、 酸化チタン等 の酸化物、 窒化珪素等の窒化物、 S r T i〇3、 B a T 1 0 3等の強誘電性酸化 物、 あるいは、 上記酸化物や窒化物、 強誘電性酸化物等の粒子を分散させたポ リマー膜等が挙げられる。 中でもエポキシ樹脂、 ポリイミド樹脂、 アクリル樹 脂、 シァノ基やニトロ基を含む炭化水素系樹脂が好ましい。 シァノ基やニトロ 基を含む炭化水素系樹脂として好ましいのは、 シァノ基やニトロ基で置換され た炭化水素が水酸基に結合した多糖類で、 さらに好ましくはシァノプルランで ある。
また、 絶縁体の前駆物質としてモノマーを塗布した後、 光を照射して硬化さ せることにより絶縁体を形成する光硬化樹脂を用いたり、 もしくは架橋剤や架 橋基によりポリマ一やモノマーを熱架橋する樹脂を用いることができる。 その 際に、 エラスチックな成分の添加量を調節することにより、 前述の如く、 絶縁 体層の伸びを支持基板に対応して容易に所望の範囲に調節することができ、 好 ましい。
絶縁層は、 単層であつても、 積層であっても特に限定されないが、 高誘電性 の絶縁膜を安定的に使用するために、 低誘電性の絶縁膜を積層することもでき る。 絶縁層が積層の場合は、 降伏点での伸び ε 1 (%) が最も小さい層が、 支 持基板の降伏点での伸び ε 2 (%) より大きい必要がある。
絶縁層としては、ガラス転移点（T g)が 80°C以上であることが好ましい。 Tgが 80°Cより低いと、 流動性が高く、 膜厚に不均一化、 や表面状態凹凸化 等により、 絶縁層を維持できない。 又、 支持基板を溶解しない溶媒に可溶で、 かつ塗布型半導体層の作製時に溶剤に侵食されない耐溶剤性を有することが望 ましい。 又、 絶縁層の表面荒さとしては 300 nm以下が好ましく、 さらに好 ましくは 10 nm以下となるような材料であることが望まれる。 絶縁層の表面 荒さが 300 nmより大きいと、 絶縁層と有機半導体層の界面が荒くなり、 ト ランジシ夕特性が悪化する。又、線膨張係数が 25 X 10— 5' cm' cm_ で 一1以下であるのが好ましく、さらに好ましくは 10 X 10— s' cm' cm—1'^ 一1以下である。 線膨張係数が 25 X 1 0— 5 ' cm ' cm— °C一1より大きい と、 製造時の熱処理に寸法変化を起こし、 トランジスタ性能が安定しない。 さ らに基板や電極との密着性が高いものが望ましい。
絶縁体層の形成方法としては、スピンコートゃブレードコートなどの塗布法、 蒸着法、 スパッタ法、 スクリーン印刷やインクジェット等の印刷法等、 材料の 特性に合わせた形成方法を採用することができる。 好ましくは、 塗布法や印刷 法である。
このようにして形成される絶縁体層は、 ゲート電極への漏れ電流、 電界効果 卜ランジス夕の低ゲート電圧駆動に関係することから、 室温での電気伝導度が 10— 12 S/cm以下、 更には 10— 14 SZcm以下、 比誘電率が 2. 0 以上、 更には 2. 5以上を示すことが好ましい。
このような絶縁体層の厚みの上限は 4 以下が好 しく、 さらに好ましく は 2 m以下である。 下限は、 0. 1 以上が好ましく、 さらに好ましくは 0. 2 xm以上である。 有機半導体層を形成する有機半導体は特に限定されず、 7T共役系の低分子及 び高分子であれば公知のものをいずれでも用いることができる。 例えばペン夕 セン、 オリゴチォフェン、 置換基を有するオリゴチォフェン、 ビスジチェノチ ォフェン、 置換基を有するジアルキルアントラジチォフェン、 金属フタロシア ニン、 ベンゾボルフィリン、 フッ素置換された銅フタロシアニン、 N, N' ージアルキル—ナフタレン _ 1， 4, 5， 8—テトラ力ルポン酸ジイミ ド置換体、 3， 4, 9， 10 _ペリレンテトラ力ルポン酸ジアンハイド ライド、 N， N， —ジアルキル一 3， 4, 9, 10—ペリレンテトラ 力ルポン酸ジイミド、 フラーレンなどの 共役系低分子やレジオレギュラーポ リ (3—へキシルチオフェン) に代表されるレジオレギュラーポリ （3—アル キルチオフェン） 、 ポリ一 9， 9 ' —ジアルキルフルオレンコビチォフェン などの π共役系共重合体等の 7t共役系高分子が挙げられる。
これら π共役系低分子、 高分子のなかでも、 有機半導体層を形成した場合、 そのソース電極一ドレイン電極方向の電気伝導度が 10— 4 SZcm以下、 1 0— 12 SZcm以上を示すものが好ましく、 特に 1 0一6 S/cm以下、 1 0一11 SZcm以上、 とりわけ 10— 7 SZcm以下、 1 0— 10 SXcm 以上を示すものがより好ましい。 更にまた、 これら π共役系低分子、 高分子の なかでも、 有機半導体層を形成した場合に電界効果移動度とソース電極一ドレ イン電極方向の電気伝導度、 及び電荷素量から求めたキャリア密度が 107 c m一3以上、 1018 cm— 3以下を示すものが好ましく、 特に 108 cm"3 以上、 1017 cm一3以下を示すものがより好ましい。 また、 これら 共役系 低分子、 高分子のなかでも、 有機半導体層を形成した場合に電界効果移動度の 室温以下での温度依存性から求められる電荷移動に要する活性化エネルギーが 0. 2 eV以下を示すものが好ましく、 特に 0. 1 eV以下を示すものがより 好ましい。
更にまた、 これら C共役系低分子のなかでも分子長が 4 OA以下のものにお いては、 該電界効果トランジスタに用いた絶縁体層と同じ絶縁体層上に有機半 導体層を形成した場合、 層表面に対する法線に対して 60° の角度から入射光 を入れて測定した偏光吸収において、 これら π共役系低分子の分子軸方向の遷 移モーメントに由来する吸収ピーク強度の Ρ偏光成分と s偏光成分の比である Ρ偏光成分/ s偏光成分が 1. 5以上、 更には 2. 0以上、 特には 3. 0以上 を示す特性を持つものが好ましい。
また一方で、 分子長が 4 OAより大きい π共役系高分子においては、 該電界 効果トランジス夕に用いた絶縁体層と同じ絶縁体層上に有機半導体層を形成し た場合、 層表面に垂直方向から入射光を入れて測定した偏光吸収において、 こ れら π共役系高分子の主鎖方向の遷移モーメントに由来する吸収ピーク強度の ソース電極一ドレイン電極方向成分とそれに垂直方向成分の比であるソース電 極一ドレイン電極方向成分 垂直方向成分が 3 . 5以上、 更には 4 . 5以上、 特には 5 . 0以上を示す特性を持つものが好ましい。
更にまた、 これら 7T共役系低分子、 高分子のなかでも、 該電界効果トランジ ス夕に用いた絶縁体層と同じ絶縁体層上に有機半導体層を形成した場合、 最隣 接分子或いは高分子間の距離が 3 . 9 A以下、 更には 3 . 8 5 A以下、 特には 3 . 8 A以下である特性を示すものが好ましい。
このような有機半導体層の膜厚の下限は、 好ましくは 1 n m以上で、 さらに 好ましくは 1 0 n m以上である。 又、 上限は 1 0 m以下が好ましく、 さらに 好ましくは 5 0 0 n m以下である。
これらの有機半導体を用いた有機半導体層を形成する方法としては、 低分子 有機半導体の場合には、 真空蒸着により絶縁体層又は支持基板上に蒸着して形 成する方法、 溶媒に溶解してキャスト、 ディップ、 スピンコートなどにより塗 布して形成する方法などが挙げられる。 高分子有機半導体の場合は、 溶媒に溶 解してキャスト、 ディップ、 スピンコートなどにより塗布して形成する方法な どが挙げられる。 また、 目的とする低分子前駆体或いは目的とする高分子前駆 体を用いて前述の適切な方法により層形成し、 その後に加熱処理等により目的 とする有機半導体層に変換する方法も挙げられる。
本発明の電界効果トランジスタの基本的な構造は、 絶縁体層と、 この絶縁体 層により隔離されたゲート電極及び有機半導体層と、 この有機半導体層に接す るように設けられたソース電極及びドレイン電極とを支持基板上に有するもの である。その具体的な構造としては図 1〜3に示すようなものが挙げられるが、 本発明の電界効果トランジスタは、 何ら図 1〜 3に示す構造の電界効果トラン ジス夕に限定されず、 更に図 1〜 3に示される層以外の層が形成されていても 良い。
例えば、 図 1、 2に示す電界効果トランジスタのように、 有機半導体層が表 出している電界効果トランジスタにあっては、 有機半導体に対する外気の影響 を最小限にするために、 更にこの上に保護膜を形成しても良い。 この場合、 保 護膜の材料としてはエポキシ樹脂、ァクリル樹脂、ポリウレタン、ポリイミド、 ポリビニルアルコール等のポリマーや酸化珪素、 窒化珪素、 酸化アルミニウム 等の無機酸化物や窒化物等が挙げられる。 保護膜の形成方法としては塗布法や 真空蒸着法などが挙げられる。
実施例
以下、 本発明を実施例により更に具体的に説明するが、 本発明はその要旨を 超えない限り、 以下の実施例に限定されるものではない。
各評価には以下の樹脂を使用して行った。
ポリエチレンテレフ夕レート ( P E T ) ：三菱化成社製 SP - 976— 3 ポリイミド （P I ) ： Du pont社製カプトン ポリスチレン （P S) ： Aldrich社製、 Mw=28000 (GPC法） シァノプルラン （CYEPL) ： Shinetsu社製、 シァノ レ ン CR— S ポリ力一ポネ一ト （PC) ： Aldrich社製， Mw = 64000 (GPC法） ポリビニルフエノール （PVP) ： Aldrich社製、 Mw = 20000 (GPC法） (降伏点での伸び率）
下記の 1〜7の各材料の降伏点での伸び率を、 J I S -K 7113規格によ る引張り試験の 10回の平均値を取り、 めた。
ポリスチレン （PS) を 1 5wt %濃度でクロ口ホルムに溶解させ、 0. 4 5 mのフィルタ一でろ過を行った。 この P S溶液を 10 X 10 cm2のガラ ス板上に 5mL展開し、 l O O O r pm, 120 s e cの間スピンコートを 行った。 減圧乾燥機で 24時間真空乾燥を行った後、 PSフィルム付きガラス 板を純水に浸して P Sフィルムの剥離処理を行った。 剥離した P Sフィルムを 減圧乾燥機で 24時間真空乾燥を行った後、 マイクロメーター （An r i t s u社製） で P Sフィルムの膜厚を測定した結果、 20 mであった。 このフィ ルムについて、 降伏点での伸び率を測定し、 結果を表 1に示した。
上記 1において、 ポリスチレンのかわりに、 シァノプルラン (CYEPL) を 5wt %濃度でジメチルホルムアミド （DMF) ：ァセ卜二卜リル （1 ： 1) 混合溶媒に溶解させる以外は 1と同様にして C Y E P Lフィルムを得、 降伏点 での伸び率を測定し、 結果を表 1に示した。 膜厚は、 30 mであった。
上記 1において、 ポリスチレンのかわりに、 ポリカーボネート （PC) を 15w t %濃度でクロ口ホルムに溶解 20 mであった。
ポリビニルフエノール （PVP) と架橋剤としてポリ (メラミン一 c o—ホ ルムアルデヒド) メタクリレー卜 (A l d r i c h社製） (混合比 4 ： 1) を 15w t %濃度でテトラヒドロフラン （THF) に溶解させ、 0. 45 zmの フィルタ一でろ過を行った。 この P VP溶液を 10 X 10 cm2のガラス板上 に 5mL展開し、 1000 r pm, 120 s e cの間スピンコートを行った。 その後、 120°Cにて熱処理を 3m i n行い、 PVP熱架橋膜を作製した。 減 圧乾燥機で 24時間真空乾燥を行った後、 PVPフィルム付きガラス板を純水 に浸して P VP架橋フィルムの剥離処理を行った。 剥離した P VP架橋フィル ムを減圧乾燥機で 24時間真空乾燥を行った後、 マイクロメーター （Au r i t s u社製）で PVP架橋フィルムの膜厚を測定した結果、 20 mであった。 このフィルムを低架橋 P V Pフィルムとして降伏点での伸び率を測定し、 結果 を表 1に示した。
上記 4において、 ポリビニルフエノール （PVP) と架橋剤としてポリ （メ ラミン一 c o一ホルムアルデヒド） メタクリレート (A 1 d r i c h社製) の 混合比を 3 ： 2に、 濃度を 5%に変更した以外は、 4と同様にして、 高架橋 P VPフィルムを得、 降伏点での伸び率を測定し、 結果を表 1に示した。 膜厚は 20 mであった。
ポリエチレンテレフ夕レート （PET) フィルム （膜厚 200 m) を 1 0 X 1 0 cm2に切り出し、 降伏点での伸び率を測定し、 結果を表 1に示した。 ポリイミド （P I ) フィルム （膜厚 100 m) を 10 X 10 cm2に切り出 し、 降伏点での伸び率を測定し、 結果を表 1に示した。
なお、 表 1には各々の樹脂材料の降伏点での伸びを文献値として併記すると 共に、 比誘電率を記載した。
Figure imgf000014_0001
トランジスタの評価は次の項目で行った。
( J I S-K6744規格による曲げ試験）
絶縁膜付き支持基板を、 J I S— K 6744規格に準じて作製した金属製 V ブロックに装着し、 荷重を変化させて支持基板の降伏点に到達する直前まで曲 げ試験を行った。 PET基板の場合は、 降伏点での伸び率が 2. 6%、 P I基 板の場合は、 降伏点での伸び率が 1. 7 %になるように曲げ試験を行い、 次の 判定を行った。
：支持基板から絶縁膜の剥離なし。
X ：支持基板から絶縁膜の剥離あり。 又は、 表面に亀裂あり。
(表面形状観察）
J I S-K6744規格による曲げ試験前後の表面形状の観察を、 S e i k o I n s t r ume n t s社製の原子間力顕微鏡 （AFM) にて行った。
(曲げ試験による絶縁膜の電気抵抗測定） J I S-K6744規格による曲げ試験前後における絶縁膜の電気抵抗を測 定した。 ゲート電極に対してクロスになるように幅 lmmのシャドーマスクを 用いて、 1 00 OAのアルミニウム電極をウルバック社製真空蒸着機 EX— 4 00 (真空度： 10— 6To r r) を用いて蒸着し、 電極間を A g i l e n t 社製の半導体パラメーターアナライザ一 41 55で測定し、 電圧一電流曲線を 求めて、 その電気伝導度を算出した。
(トランジスター特性）
J I S-K6744規格による曲げ試験を行った基板と曲げ試験を行ってい ない基板に対して、 半導体層としてペン夕センをウルバック社製真空蒸着機 E X- 400 (真空度： 10— 6To r r) を用いて、 るつぼから 1 AZs e c の速度で 100 OAの厚さで蒸着した。 この半導体層上にソース · ドレイン電 極を作製するため、 チャネル （L ： 1000 m、 W： 50 ^m) のシャドー マスクを用いて金を 1000 Aの厚さで蒸着を行い、 有機トランジスターを作 製した。 このトランジスター素子を Ag i 1 e n t社製の半導体パラメーター アナライザー 41 55で測定し、 電圧—電流曲線を求めて、 曲げ前後のトラン ジスター特性の変化を評価した。
(実施例 1 )
厚さ 200 mのポリエチレンテレフ夕レート (PET) フィルムを 2. 5 X 2. 5 cm2に切り出した。 この PETフィルムを支持基板としてこの上に 幅 lmmのシャドーマスクで覆い、ウルバック社製真空蒸着機 EX—400 (真 空度： 10— 6To r r) を用いて、 アルミニウムを 1000 Aの厚さで蒸 着を行い、 ゲート電極を作製した。 この上に 5wt %濃度でジメチルホルムァ ミド （DMF) ：ァセトニトリル = 1 ： 1の混合溶媒に溶解させ、 0. 45 mのフィルタ一でろ過を行ったシァノプルラン (CYEPL) 溶液を、 5mL 展開し、 3000 r pm, 120 s e cの間スピンコートを行い絶縁膜を作 製した。 膜厚計 （A l ph a— S t e p 500 ： Te n c o r社製） で P S層 の膜厚を測定した結果、 500 OAであった。
こうして作製した絶縁膜付き支持基板について、 J I S-K6744規格に よる曲げ試験及びトランジスター特性の測定を行った。 結果を表 2に示した。 又、 表面形状観察を行ったところ、 曲げの前後で表面状態に差は見られなかつ た。 さらに、 曲げ試験による絶縁膜の電気抵抗測定を行ったところ、 曲げ前の 電気伝導度 6 X 10— 14S/cmに対し、 曲げ後の電気伝導度は 5 X 10一14 S/cmであり、 変化は小さかった。
(実施例 2 )
実施例 1において、 CYEPL溶液を、 5 w t %濃度でクロ口ホルムに溶解 させたポリカーボネート （PC) 溶液に変更した以外は、 実施例 1と同様にし て、 PC絶縁膜付き PET支持基板を作製した。 J I S— K6744規格によ る曲げ試験及びトランジスター特性の測定を行った。 結果を表 2に示した。 P C層の膜厚は、 400 OAであった。
(実施例 3 )
実施例 1において、 PETフィルムをポリイミド （P I ) フィルムに変更し た以外は、 実施例 1と同様にして、 CYEPL絶縁膜付き P I支持基板を作製 した。 J I S_K6744規格による曲げ試験及びトランジスター特性の測定 を行った。結果を表 2に示した。 C YEP L層の膜厚は、 500 OAであった。 又、 表面形状観察を行ったところ、 曲げの前後で表面状態に差は見られなかつ た。 さらに、 曲げ試験による絶縁膜の電気抵抗測定を行ったところ、 曲げ前の 電気伝導度 6 X 10_14SZcmに対し、 曲げ後の電気伝導度は 5 X 10一14 SZcmであり、 変化は小さかった。
(実施例 4)
実施例 1において、 PETフィルムをポリイミド （P I) フィルムに、 CY E PL溶液を、 5wt %濃度でクロ口ホルムに溶解させたポリカーボネート（P C) 溶液に変更した以外は、 実施例 1と同様にして、 PC絶縁膜付き P I支持 基板を作製した。 J I S— K6744規格による曲げ試験及びトランジスタ一 特性の測定を行った。 結果を表 2に示した。 PC層の膜厚は、 400 OAであ つた。
(実施例 5 )
実施例 1において、 PETフィルムをポリイミド (P I ) フィルムに、 CY E PL溶液を、 5 w t %濃度でテトロヒドロフラン （THF) に溶解させた P VPとポリ （メラミン一 c o—ホルムアルデヒド） メタクリレート （A 1 d r i c h社製） （混合比 4 ： 1) 溶液に変更し、 さらにこの溶液をスピンコート 後に 120°Cにて熱処理を 3m i n行い、 P V P熱架橋膜とした以外は、 実施 例 1と同様にして、 低架橋 PVP絶縁膜付き P I支持基板を作製した。 J I S -K6744規格による曲げ試験及びトランジスター特性の測定を行った。 結 果を表 2に示した。 低架橋 PVP層の膜厚は、 300 OAであった。
(比較例 1 )
実施例 1において、 C YEP L溶液を、 5wt %濃度でクロ口ホルムに溶解 させたポリスチレン （P S) 溶液に変更した以外は、 実施例 1と同様にして、 P S絶縁膜付き PET支持基板を作製した。 J I S— K67'44規格による曲 げ試験及びトランジスター特性の測定を行った。 結果を表 2に示した。 PS層 の膜厚は、 3000 Aであった。 又、 表面形状観察を行ったところ、 曲げ前は 平坦な表面であったにも関わらず、 曲げ後は表面に凹凸や亀裂が観察された。 さらに、 曲げ試験による絶緣膜の電気抵抗測定を行ったところ、 曲げ前の電気 伝導度 5 X 10— 14S/cmに対し、 曲げ後は絶縁破壊を起こし、 一 1. 5V までの電気伝導度は 1 X 10— l 2S/cmであった。 (比較例 2 )
実施例 1において、 CYEPL溶液を、 5wt %濃度で THFに溶解させた ポリビニルフエノール （PVP) と架橋剤としてポリ （メラミン— c o—ホル ムアルデヒド） メタクリレート （A 1 d r i c h社製） （混合比 4 ： 1) 溶液 に変更し、 さらにこの溶液をスピンコート後に 1 20°Cにて熱処理を 3m i n 行い、 PVP熱架橋膜とした以外は、 実施例 1と同様にして、 低架橋 P VP絶 縁膜付き PET支持基板を作製した。 J I S— K6 744規格による曲げ試験 及びトランジスター特性の測定を行った。 結果を表 2に示した。 低架橋 P VP 層の膜厚は、 300 OAであった。
(比較例 3 )
実施例 1において、 CYEPL溶液を、 5wt %濃度で THFに溶解させた ポリビニルフエノール （PVP) と架橋剤としてポリ （メラミン一 c o—ホル ムアルデヒド） メタクリレート （A 1 d r i c h社製） （混合比 3 ： 2) 溶液 に変更し、 さらにこの溶液をスピンコート後に 1 2 にて熱処理を 3m i n 行い、 PVP熱架橋膜とした以外は、 実施例 1と同様にして、 高架橋 PVP絶 縁膜付き PET支持基板を作製した。 J I S— K6744規格による曲げ試験 及びトランジスター特性の測定を行った。 結果を表 2に示した。 高架橋 P VP 層の膜厚は、 3000 Aであった。
(比較例 4)
実施例 1において、 PETフィル Pムを P Iフィルムに、 C Y E P L溶液を、 5w t %濃度でクロ口ホルムに溶解させたポリスチレン （P S) 溶液に、 変更 した以外は、実施例 1と同様にして、 P S絶縁膜付き P I支持基板を作製した。 J I S-K6744規格による曲げ試験及びトランジスター特性の測定を行つ た。 結果を表 2に示した。 P S層の膜厚は、 300 OAであった。 又、 表面形 状観察を行ったところ、 曲げ前は平坦な表面であったにも拘わらず、 曲げ後は 表面に凹 ώや亀裂が観察された。 さらに、 曲げ試験による絶縁膜の電気抵抗測 定を行ったところ、 曲げ前の電気伝導度 5 X 1 0— 14SZcmに対し、 曲げ後 は絶縁破壊を起こし、 一 1. 5 Vまでの電気伝導度は 1 X 1 0— 12SZcmで あった。
(比較例 5)
実施例 1において、 PETフィル Pムを P Iフィルムに、 CYEPL溶液を、 5w t %濃度で THFに溶解させたポリビニルフエノール （PVP) と架橋剤 としてポリ (メラミン一 c o—ホルムアルデヒド) メ夕クリレー卜 (A 1 d r i c h社製） （混合比 3 ： 2) 溶液に変更し、 さらにこの溶液をスピンコート 後に 1 20 にて熱処理を 3m i n行い、 P V P熱架橋膜とした以外は、 実施 例 1と同様にして、 高架橋 P VP絶縁膜付き P I支持基板を作製した。 J I S 一 K 6744規格による曲げ試験及びトランジスター特性の測定を行った。 結 果を表 2に示した。 高架橋 P VP層の膜厚は、 300 OAであった。
Figure imgf000018_0001
(J I S-C 21 03規格による折り曲げ試験）
PSおよび CYEPLにおける伸び率 （％) と絶縁抵抗の関係を、 絶縁ヮニ スの評価として行われる J I S-C 2103規格による折り曲げ試験に準じて 調査した。
J I S-C 2 1 03規格に準じて、 金属板上に絶縁膜として P Sおよび CY E P Lをトランジスタ一作成条件と同様の条件でスピンコートし、 次いで対向 電極として金をウルバック社製真空蒸着機 EX—400 (真空度： 1 0— 6 To r r) を用いて 100 OA蒸着した。 その対向電極上にリード線をドウ夕 イト接着剤 （藤倉化成製） で固定して電流測定用プロ一バーと接続した。 徐々 に基板を曲げていき、 その電流量を Ag i 1 e n t社製の半導体パラメーター アナライザー 41 55で測定した結果をプロッ卜した。
その結果、 P Sの降伏伸びである 1.1 %から絶縁抵抗の劣化が観測された。 一方、 CYEPLでは 3. 5%を超えたあたりから絶縁抵抗の劣化が観測され 始めた。 産業上の利用可能性
以上詳述した通り、 本発明の電界効果トランジスタによれば、 フレキシブル ディスプレイにおけるスイッチング素子の構成部材として大きな面積を占め、 力学的影響を強く受ける支持基板と絶縁体層の力学的特性が最適化されること により、 有機電界効果トランジスタにおける高い移動度と、 高い on電流及び 低いリーク電流と、 高い o nZo f f比とを達成すると共に、 これらのトラン ジス夕性能が安定した有機電界効果トランジスタが提供される。

Claims

請求の範囲
1 .絶縁体層と、該絶縁体層により隔離されたゲート電極及び有機半導体層と、 該有機半導体層に接するように設けられたソース電極及びドレイン電極と、 ポ リマーを含有する支持基板とを有する電界効果トランジスタにおいて、 前記絶 縁体層の降伏点での伸び ε 1 (%)が、前記支持基板の降伏点での伸び ε 2 (%) より大きいことを特徴とする電界効果
2 . 請求項 1において、 前記絶縁体層の降伏点での伸び ε 1 (%) と前記支持 基板の降伏点での伸び ε 2 (%) との比 （ε Ι Ζ ε 2 ) が、 1以上であること を特徴とする電界効果
3 . 請求項 1又は 2において、 前記絶縁体層の降伏点での伸び ε 1 ( ) と前 記支持基板の降伏点での伸び ε 2 (%) との比 （ε Ι Ζ ε 2 ) が、 1 5以下で あることを特徴とする電界効果
4 . 請求項 1ないし 3のいずれか 1項において、 前記絶縁体層の厚みが 0 . 1 〜 4 mであることを特徴とする電界効果トランジスタ。
5 . 請求項 1ないし 4のいずれか 1項において、 前記支持基板の厚みが 0 . 0 1〜 2 mmであることを特徴とする電界効果
6 . 請求項 1ないし 5のいずれか 1項において、 前記ゲート電極が前記支持基 板上に設けられており、 該ゲート電極上に絶縁体層を介して有機半導体層が設 けられていることを特徴とする電界効果
7 . 請求項 1ないし 6のいずれか 1項において、 前記ソース電極及びドレイン 電極が前記絶縁体層に接していることを特徴とする電界効果
8 . 請求項 1ないし 6のいずれか 1項において、 前記ソース電極及びドレイン 電極が前記有機半導体層上に設けられていることを特徴とする電界効果トラン ジス夕。
9 . 請求項 1ないし 5のいずれか 1項において、 前記ソース電極及びドレイン 電極が前記支持基板上に設けられていることを特徴とする電界効果
夕。
1 0 . 請求項 1ないし 9のいずれか 1項において、 前記支持基板が、 ポリエス テル、 ポリカーボネート、 ポリイミド、 ァモスファスポリオレフィン、 ポリエ —テルスルフォン、 エポキシ樹脂、 ポリアミド、 ポリベンゾォキサゾ一ル、 ポ リベンゾチアゾール、 ビニル系ポリマー、 ポリパラバン酸、 ポリシルセスキォ キサン、 及びシロキサンよりなる群から選択されるプラスチック基板であるこ とを特徴とする電界効果
1 1 . 請求項 1ないし 1 0のいずれか 1項において、 前記絶縁体層における比 誘電率が 2 . 0以上であることを特徴とする電界効果
1 2 . 請求項 1ないし 1 1のいずれか 1項において、 前記絶縁体層における電 気伝導度が 1 0— 1 2 S Z c m以下であることを特徴とする電界効果トランジス 夕。
PCT/JP2003/009747 2002-07-31 2003-07-31 電界効果トランジスタ WO2004012271A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN03817832.XA CN100594617C (zh) 2002-07-31 2003-07-31 场效应晶体管
AU2003252289A AU2003252289A1 (en) 2002-07-31 2003-07-31 Field effect transistor
US11/045,157 US7164190B2 (en) 2002-07-31 2005-01-31 Field effect transistor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002223021 2002-07-31
JP2002-223021 2002-07-31

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/045,157 Continuation US7164190B2 (en) 2002-07-31 2005-01-31 Field effect transistor

Publications (1)

Publication Number Publication Date
WO2004012271A1 true WO2004012271A1 (ja) 2004-02-05

Family

ID=31184946

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/009747 WO2004012271A1 (ja) 2002-07-31 2003-07-31 電界効果トランジスタ

Country Status (4)

Country Link
US (1) US7164190B2 (ja)
CN (2) CN100594617C (ja)
AU (1) AU2003252289A1 (ja)
WO (1) WO2004012271A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005086254A1 (en) * 2004-03-10 2005-09-15 Canon Kabushiki Kaisha Field effect transistor, method of producing the same, and method of producing laminated member
JP2005294809A (ja) * 2004-03-10 2005-10-20 Canon Inc 電界効果型トランジスタおよびその製造方法、積層体の製造方法
US8178397B2 (en) 2004-11-11 2012-05-15 Mitsubishi Chemical Corporation Field effect transistor

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060231829A1 (en) * 2005-04-13 2006-10-19 Xerox Corporation TFT gate dielectric with crosslinked polymer
DE102005035696A1 (de) * 2005-07-27 2007-02-15 Thüringisches Institut für Textil- und Kunststoff-Forschung e.V. Verfahren zur Herstellung organischer Feldeffekttransistoren und darauf basierender Schaltungen auf Lösungsmittel- und temperaturempfindlichen Kunststoffoberflächen und organische Feldeffekttransistoren und organische optoelektronische Bauelemente nach diesem Verfahren
US20070040165A1 (en) * 2005-08-16 2007-02-22 Klaus Dimmler Method of fabricating organic FETs
CN101501080B (zh) * 2006-08-04 2011-05-11 三菱化学株式会社 绝缘层、电子元件、场效应晶体管和聚乙烯基苯硫酚
KR101221789B1 (ko) * 2006-12-28 2013-01-11 삼성전자주식회사 유기 메모리 소자 및 그의 제조방법
US7859082B2 (en) * 2007-05-23 2010-12-28 Infineon Technologies Ag Lateral bipolar transistor and method of production
EP2067841A1 (en) 2007-12-06 2009-06-10 Agfa HealthCare NV X-Ray imaging photostimulable phosphor screen or panel.
JP5202254B2 (ja) * 2008-11-27 2013-06-05 株式会社ジャパンディスプレイイースト 表示装置および表示装置の製造方法
US9076975B2 (en) * 2010-04-27 2015-07-07 Xerox Corporation Dielectric composition for thin-film transistors
JP2012222007A (ja) * 2011-04-05 2012-11-12 Dainippon Printing Co Ltd コプレナ型の酸化物半導体素子とその製造方法
TWI740535B (zh) * 2020-06-11 2021-09-21 國立臺灣大學 聚醯亞胺系共聚物及包含其之電子元件及場效應電晶體

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5854139A (en) * 1994-06-28 1998-12-29 Hitachi, Ltd. Organic field-effect transistor and production thereof
JP2001094107A (ja) * 1999-09-20 2001-04-06 Hitachi Ltd 有機半導体装置及び液晶表示装置
JP2001244467A (ja) * 2000-02-28 2001-09-07 Hitachi Ltd コプラナー型半導体装置とそれを用いた表示装置および製法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61202469A (ja) 1985-03-05 1986-09-08 Mitsubishi Electric Corp 電界効果型トランジスタとその製造方法
FR2664430B1 (fr) 1990-07-04 1992-09-18 Centre Nat Rech Scient Transistor a effet de champ en couche mince de structure mis, dont l'isolant et le semiconducteur sont realises en materiaux organiques.
JPH0652745A (ja) * 1991-09-03 1994-02-25 Nitto Denko Corp 接合部形成用シート又はテープ
JP2000258798A (ja) * 1999-03-05 2000-09-22 Sanyo Electric Co Ltd 表示装置
US6433359B1 (en) * 2001-09-06 2002-08-13 3M Innovative Properties Company Surface modifying layers for organic thin film transistors

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5854139A (en) * 1994-06-28 1998-12-29 Hitachi, Ltd. Organic field-effect transistor and production thereof
JP2001094107A (ja) * 1999-09-20 2001-04-06 Hitachi Ltd 有機半導体装置及び液晶表示装置
JP2001244467A (ja) * 2000-02-28 2001-09-07 Hitachi Ltd コプラナー型半導体装置とそれを用いた表示装置および製法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005086254A1 (en) * 2004-03-10 2005-09-15 Canon Kabushiki Kaisha Field effect transistor, method of producing the same, and method of producing laminated member
JP2005294809A (ja) * 2004-03-10 2005-10-20 Canon Inc 電界効果型トランジスタおよびその製造方法、積層体の製造方法
US7491967B2 (en) 2004-03-10 2009-02-17 Canon Kabushiki Kaisha Field effect transistor, method of producing the same, and method of producing laminated member
US8021915B2 (en) 2004-03-10 2011-09-20 Canon Kabushiki Kaisha Field effect transistor, method of producing the same, and method of producing laminated member
US8178397B2 (en) 2004-11-11 2012-05-15 Mitsubishi Chemical Corporation Field effect transistor

Also Published As

Publication number Publication date
AU2003252289A1 (en) 2004-02-16
US20050145995A1 (en) 2005-07-07
CN1672264A (zh) 2005-09-21
CN101667624A (zh) 2010-03-10
CN100594617C (zh) 2010-03-17
CN101667624B (zh) 2011-08-17
US7164190B2 (en) 2007-01-16

Similar Documents

Publication Publication Date Title
US7164190B2 (en) Field effect transistor
JP4607888B2 (ja) 有機ポリマー、ラミネート、およびコンデンサー
KR101508780B1 (ko) 유기 박막 트랜지스터의 제조방법 및 그에 의해 제조된 유기 박막 트랜지스터
Yasuda et al. Organic field-effect transistors with gate dielectric films of poly-p-xylylene derivatives prepared by chemical vapor deposition
KR101956961B1 (ko) 유기 전자 소자용 평탄화 층
JP2005509299A (ja) シロキサンポリマー界面を有する有機薄膜トランジスタ
US20060231829A1 (en) TFT gate dielectric with crosslinked polymer
JP2006303465A (ja) 有機半導体素子、電界効果型トランジスタおよびそれらの製造方法
EP2377178B1 (en) Method of manufacturing organic semiconductor nanofibrillar network dispersed in insulating polymer using a blend of organic semiconductor/insulating polymer and organic thin film transistor using the same
KR20060079195A (ko) 박막 트랜지스터의 밀봉 방법
JP2004128469A (ja) 電界効果トランジスタ
US8202759B2 (en) Manufacturing method of organic semiconductor device
CN1716060A (zh) 有机薄膜晶体管阵列面板及其制造方法
KR20110018668A (ko) 폴리이미드를 포함하는 유기절연체 형성용 조성물, 및 이를 이용한 유기절연체 및 유기박막트랜지스터
JP4572515B2 (ja) 電界効果トランジスタ
JP2009260346A (ja) 有機薄膜トランジスタ
Lee et al. High performance foldable polymer thin film transistors with a side gate architecture
KR20150004878A (ko) 반도체 장치 및 제조 방법
JP4360911B2 (ja) 有機電子デバイス用の絶縁体
KR100593300B1 (ko) 열경화성 유기고분자 게이트 절연막 조성물 및 이를 이용한 유기박막 트랜지스터
JP2004063978A (ja) 電界効果トランジスタ
JP2004063975A (ja) 電界効果トランジスタ
JP2004063976A (ja) 電界効果トランジスタ
KR101005808B1 (ko) 광 경화 가능한 유기절연체 제조 방법 및 이를 적용한 유기박막 트랜지스터
JP2007077258A (ja) 重合体コンポジット

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 2003817832X

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 11045157

Country of ref document: US

122 Ep: pct application non-entry in european phase