JP2005509299A - シロキサンポリマー界面を有する有機薄膜トランジスタ - Google Patents

シロキサンポリマー界面を有する有機薄膜トランジスタ Download PDF

Info

Publication number
JP2005509299A
JP2005509299A JP2003543118A JP2003543118A JP2005509299A JP 2005509299 A JP2005509299 A JP 2005509299A JP 2003543118 A JP2003543118 A JP 2003543118A JP 2003543118 A JP2003543118 A JP 2003543118A JP 2005509299 A JP2005509299 A JP 2005509299A
Authority
JP
Japan
Prior art keywords
polymer layer
transistor
gate dielectric
polymer
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003543118A
Other languages
English (en)
Other versions
JP2005509299A5 (ja
Inventor
ダブリュ． ケリー，トミー
ディー． ボードマン，ラリー
ディー． ダンバー，ティモシー
ディー． ジョーンズ，トッド
ブイ． マイルス，ドーン
ジェイ． ペルリト，マーク
ピー． スミス，テランス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
3M Innovative Properties Co
Original Assignee
3M Innovative Properties Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 3M Innovative Properties Co filed Critical 3M Innovative Properties Co
Publication of JP2005509299A publication Critical patent/JP2005509299A/ja
Publication of JP2005509299A5 publication Critical patent/JP2005509299A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/474—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/474—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure
    • H10K10/476—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure comprising at least one organic layer and at least one inorganic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/164—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using vacuum deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/615—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene

Abstract

ゲート誘電体と有機半導体層との間に挟まれたシロキサンポリマー層を含む有機薄膜トランジスタが提供される。薄膜トランジスタを含む集積回路及び薄膜トランジスタの製造方法もまた、提供される。本発明の有機薄膜トランジスタが一般に、１つ以上のトランジスタ特性の改良を示す。

Description

本発明は、改善された性能を有する有機薄膜トランジスタに関する。より詳しくは、本発明は、半導体とゲート誘電体との間にシロキサンポリマー層を有する有機薄膜トランジスタ及びかかるトランジスタの製造方法に関する。
有機半導体は、低コスト電子機器を含めたいろいろな適用に非常に重要である。有機化合物を合成して多種多様な素子の必要な電子的特性を導入することができ、又、結晶シリコンマイクロエレクトロニクスに現在可能でない低コストのリール・トゥ・リール加工を実施できるように構成できると考えられる。
有機電子素子の関心の的になっている１つの領域は、有機半導体と別の素子層との間に形成された界面の特質である。半導体とゲート誘電体との界面についてこれまでの試みには、酸化シリコンの表面でのシラザンまたはシランカップリング剤の使用などがある。シランカップリング剤は、複雑な堆積プロセスを必要とする場合がある。
欧州特許出願公開第１０４１６５２Ａ２号明細書には、薄膜トランジスタ（ＴＦＴ）のＳｉＯx上の溶液キャストオリゴチオフェンの結晶性ドメインの寸法を増大するいくつかの表面処理の使用が記載されているが、測定された電荷キャリア移動度の値は、未処理の対照標準よりも概して小さい。ＴＦＴの表面処理を必要とする他の試みは、相対的に厚くてもよい、ポリ（ビニルアルコール）層を必要とした。まれに、先行の試みが、移動度のわずかな改善を示した。先行の試みに示されている主たる結果は、移動度の改良及び／または好ましくない結果が、素子の性能の他の重要な面に関係があるということであった。
本願発明者らは、有機半導体と誘電材料との間の界面を制御することによって有機薄膜トランジスタの特性を改良するための材料及び方法を発見した。本発明の有機薄膜トランジスタはまた、低コストの製造方法に適している。
本発明は、ＯＴＦＴのゲート誘電体と有機半導体層との間に挟まれた、約４００Åより小さい厚さを有する実質的に非フッ素化されたポリマー層を提供する。前記ポリマー層が、式：
Figure 2005509299
 によって表わされる共重合単位を有するポリマーを含む。
この式において、各Ｒが、独立して、水素、Ｃ1〜Ｃ20脂肪族、Ｃ4〜Ｃ20脂環式、アリールアルキル、またはアリール、及び１個以上のヘテロ原子及び／または１個以上の官能基を含有してもよいそれらの組合せから選択される基を含む。
別の態様において、本発明は、基板を設ける工程と、ゲート電極を前記基板上に形成する工程と、ゲート誘電体を前記ゲート電極上に形成する工程と、前記ゲート誘電体と有機半導体層との間に挟まれた約４００Åより小さい厚さを有する実質的に非フッ素化されたポリマー層を適用する工程と、有機半導体層を前記ポリマー層に隣接して堆積させる工程と、ソース電極及びドレイン電極を前記有機半導体層に接触して堆積させる工程と、を含む、ＯＴＦＴの製造方法を提供する。ＯＴＦＴを含む集積回路もまた、提供される。
何れの周知の薄膜トランジスタ配置の選択肢も、本発明に対して可能である。例えば、ソース及びドレイン電極がゲート誘電体に隣接しており、有機半導体層がソース及びドレイン電極の上にあってもよく、または有機半導体層が、ソース及びドレイン電極とゲート誘電体との間に挟まれてもよい。それぞれの選択肢において、本発明は、有機半導体層とゲート誘電体との間のシロキサンポリマー層を提供する。
本発明は、周知の素子よりも１つ以上の改良点を有する有機薄膜トランジスタを提供する。本発明によって、閾値電圧、サブ閾値傾斜、オン・オフ比、及び電荷キャリア移動度などの特性の改良を達成することができる。更に、他のＯＴＦＴの特性を望ましい範囲に維持したまま、電荷キャリア移動度など、少なくとも１つの特性の大きな改良を、本発明によって達成することができる。本発明によって提供された素子性能の改良は、ポリマー層を用いずに製造されたＯＴＦＴより高い動作速度を有する複雑な回路の、より簡単な加工条件による製造を可能にする。本発明はまた、非常に小さい形状を有する素子と同等の性能を有する、より大きな回路要素の製造を可能にする。より大きな形状寸法を有する素子は、高価な精密パターン化方法を必要としないので、それほど高価でない場合がある。
本明細書中で用いた語「ａ」または「ａｎ」もしくは「ｔｈｅ」は、「少なくとも１つ」と交換可能に用いられ、改良される要素の「１つ以上」を意味する。
本発明の他の特徴及び利点は、本発明の以下の詳細な説明及び請求項から明らかであろう。開示内容の原理の上記の要約は、各々の例示した実施態様またはこの開示内容のすべての実施について説明することを意図するものではない。より具体的に以下に記載した詳細な説明は、本願明細書に開示された原理を利用する特定の好ましい実施態様を例示する。
概して、薄膜トランジスタは、ゲート電極、ゲート電極上のゲート誘電体、ゲート誘電体に隣接しているソース電極及びドレイン電極、ゲート誘電体に隣接し且つソース及びドレイン電極に隣接している半導体層を備える。より具体的には、有機薄膜トランジスタ（ＯＴＦＴ）が、有機半導体層を有する。かかるＯＴＦＴは、例えば、２００１年９月６日に出願された、同時係属中の米国特許出願第０９／９４７，８４５号明細書、代理人整理番号５６９９９ＵＳ００２に示されているように本技術分野において周知である。
本発明の有機薄膜トランジスタは、ゲート誘電体と有機半導体層との間に挟まれたシロキサンポリマー層を更に備える。
基板
基板を使用して、例えば、製造、試験、貯蔵、使用中、またはそれらの何れかの組合せの間にＯＴＦＴを支持することができる。ゲート電極及び／またはゲート誘電体は、得られたＯＴＦＴの所期の使用に十分な支持を提供することができ、別の基板が必要とされない。例えば、ドープされたシリコンが、ゲート電極として機能し、ＯＴＦＴを支持することができる。別の実施例において、様々な実施態様を試験または選別するために１つの基板を選択することができ、別の基板が商用の実施態様のために選択される。別の実施態様において、支持体が一時的な目的のために望ましい時など、支持体を基板に取り外し可能に付着させるか、または機械的に取付けてもよい。例えば、可撓性ポリマー基板を硬質ガラス支持体に付着させてもよく、その支持体を除去することができる。いくつかの実施態様において、基板は、ＯＴＦＴに何れの必要な電気的機能をも提供しない。このタイプの基板は、この明細書中で「非関与基板（ｎｏｎ−ｐａｒｔｉｃｉｐａｔｉｎｇ ｓｕｂｓｔｒａｔｅ）」と呼ばれる。
有用な基板材料には、有機及び／または無機材料を含めることができる。例えば、基板は、無機ガラス、セラミック箔、ポリマー材料、充填剤入りポリマー材料、コーティングされた金属箔、アクリル、エポキシ、ポリアミド、ポリカーボネート、ポリイミド、ポリケトン、ポリ（オキシ−１，４−フェニレンオキシ−１，４−フェニレンカルボニル−１，４−フェニレン）（時々、ポリ（エーテルエーテルケトン）またはＰＥＥＫと称される）、ポリノルボルネン、ポリフェニレンオキシド、ポリ（エチレンナフタレンジカルボキシレート）（ＰＥＮ）、ポリ（エチレンテレフタレート）（ＰＥＴ）、ポリ（フェニレンスルフィド）（ＰＰＳ）、及び繊維強化プラスチック（ＦＲＰ）を含んでもよい。
可撓性基板が、本発明のいくつかの実施態様において用いられる。これは、ロール加工を可能にし、連続的であってもよく、特定の平坦な及び／または硬質基板よりもスケールの経済性及び製造の経済性を提供する。選択される可撓性基板は好ましくは、変形または破断せずに約５０ｃｍより小さい直径のシリンダの外周の周りに巻き付けることができる。選択される基板はより好ましくは、基板を変形または破断せずに約２５ｃｍより小さい直径のシリンダの外周の周りに巻き付けることができる。いくつかの実施態様において、選択される基板は最も好ましくは、基板を変形または破断せずに直径が約１０ｃｍより小さいか、またはわずか約５ｃｍの直径のシリンダの外周の周りに巻き付けることができる。補助なしに手によって、すなわち、レバー、機械、水力学などの助けを借りずに、特定のシリンダの周りに本発明の可撓性基板を巻き付けるために使用した力は、一般に小さい。好ましい可撓性基板を、それ自体に巻き上げてもよい。
ゲート電極
ゲート電極は、何れの有用な導電性材料であってもよい。例えば、ゲート電極は、ドープされたシリコン、または、アルミニウム、クロム、銅、金、銀、ニッケル、パラジウム、白金、タンタル、及びチタンなどの金属を含んでもよい。導電性ポリマー、例えば、ポリアニリン、ポリ（３，４−エチレンジオキシチオフェン）／ポリ（スチレンスルホネート）（ＰＥＤＯＴ：ＰＳＳ）もまた、用いることができる。更に、これらの材料の合金、ならびにこれらの組合せ及びこれらの多層が有用である場合がある。
ゲート誘電体
ゲート誘電体が、例えば、堆積方法によって、ゲート電極上に設けられる。このゲート誘電体は、ＯＴＦＴ素子の動作条件下で素子の残余の部分からゲート電極を電気絶縁する。従って、ゲート誘電体は、電気絶縁材料を含む。ゲート誘電体は、約２を上回る、より好ましくは約５を上回る誘電率を有するのがよい。ゲート誘電体の誘電率は、又、非常に高い場合があり、例えば、８０〜１００またはそれ以上である場合がある。ゲート誘電体の有用な材料は、例えば、有機または無機電気絶縁材料、またはそれらの組合せを含んでもよい。
ゲート誘電体は、ポリフッ化ビニリデン（ＰＶＤＦ）、シアノセルロース、ポリイミド、エポキシなどのポリマー材料を含んでもよい。いくつかの実施態様において、無機キャッピング層が、ポリマー層への改良された結合及び／または改良された誘電体の特性のための別のポリマーゲート誘電体の外層を含む。
ゲート誘電体に有用な無機材料の具体例には、ストロンチエート（ｓｔｒｏｎｔｉａｔｅｓ）、タンタレート、チタネート、ジルコネート、酸化アルミニウム（ａｌｍｉｎｕｍ ｏｘｉｄｅｓ）、酸化シリコン（ｓｉｌｉｃｏｎ ｏｘｉｄｅｓ）、酸化タンタル、酸化チタン、窒化シリコン、チタン酸バリウム、チタン酸ストロンチウムバリウム、チタン酸ジルコン酸バリウム、セレン化亜鉛、及び硫化亜鉛などがある。更に、これらの合金、ならびにこれらの組合わせ及びこれらの多層を、ゲート誘電体のために用いることができる。これらの材料のうち、酸化アルミニウム、酸化シリコン、窒化シリコン、及びセレン化亜鉛が好ましい。
ゲート誘電体を、ＯＴＦＴに別個の層として堆積させるか、または、ゲート材料を陽極処理をする等、酸化させてゲート誘電体を形成するなどによって、ゲート電極上に形成することができる。
ソース及びドレイン電極
ソース電極及びドレイン電極がゲート誘電体によってゲート電極から隔てられ、他方、有機半導体層がソース電極及びドレイン電極の上にまたは下にあってもよい。ソース及びドレイン電極は、何れの有用な導電性材料であってもよい。有用な材料には、ゲート電極について上に記載した材料、例えば、アルミニウム、バリウム、カルシウム、クロム、銅、金、銀、ニッケル、パラジウム、白金、チタン、ポリアニリン、ＰＥＤＯＴ：ＰＳＳ、他の導電性ポリマー、それらの合金、ならびにそれらの組合せ及びそれらの多層、などがある。
薄膜電極（例えば、ゲート電極、ソース電極、及びドレイン電極）を、物理蒸着（例えば、熱蒸発、スパッタリング）、メッキ、またはインクジェットプリンティングなどの何れかの有用な手段によって提供することができる。これらの電極のパターン化は、シャドウマスク、アディティブ法による光リソグラフィー（ａｄｄｉｔｉｖｅ ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｙ）、サブトラクティブ法による光リソグラフィー（ｓｕｂｔｒａｃｔｉｖｅ ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｙ）、プリンティング、転写プリンティング、マイクロコンタクトプリンティング、及びパターンコーティングなどの周知の方法によって達成することができる。
有機半導体
有機半導体層の有用な材料には、アセンがある。特定の例には、アントラセン、テトラセン、ペンタセン、及び置換ペンタセンなどがある。本発明において有機半導体として有用である置換ペンタセン化合物は、電子供与置換基（例えば、アルキル、アルコキシ、またはチオアルコキシ）、ハロゲン置換基、及びそれらの組合せからなる群から選択される少なくとも１つの置換基を含む。有用な置換ペンタセンには、アルキル基が１〜１２個の炭素原子を有する２，９−ジアルキルペンタセン及び２，１０−ジアルキルペンタセンの他、２，１０−ジアルコキシペンタセン、及び１，４，８，１１−テトラアルコキシペンタセンなどがあるがそれらに制限されない。かかる置換ペンタセンが、共に２００１年９月２６日に出願された、同時係属中の米国特許出願第０９／９６６，９５４号明細書、代理人整理番号５７０８７ＵＳ００２、及び米国特許出願第０９／９６６，９６１号明細書、代理人整理番号５７０８８ＵＳ００２に教示されている。
他の有用な有機半導体の例には、ペリレン、フラーレン、フタロシアニン、オリゴチオフェン、及びそれらの置換誘導体などがある。特定の有機半導体化合物には、セキシチオフェン、α，ω−ジヘキシルセキシチオフェン、キンケチオフェン（ｑｕｉｎｑｕｅｔｈｉｏｐｈｅｎｅ）、クウォーターチオフェン（ｑｕａｔｅｒｔｈｉｏｐｈｅｎｅ）、α，ω−ジヘキシルクウォーターチオフェン、α、ω−ジヘキシルキンケチオフェン、ポリ（３−ヘキシルチオフェン）、ビス（ジチエノチオフェン）、アンスラジチオフェン、ジヘキシルアンスラジチオフェン、ポリアセチレン、ポリチエニレンビニレン、Ｃ60、銅（ＩＩ）ヘキサデカフルオロフタロシアニン、及びＮ，Ｎ’−ビス（ペンタデカフルオロヘプチルメチル）ナフタレン−１，４，５，８−テトラカルボン酸ジイミドなどがある。
有機半導体層を、例えば、気相堆積法、溶液堆積法（ｓｏｌｕｔｉｏｎ ｄｅｐｏｓｉｔｉｏｎ）、スピンコーティング、及びプリンティング技術など、何れかの有用な手段によって設けることができる。
ポリマー層
本発明のポリマー層の最大厚さが、約４００オングストローム（Å）より小さく、より好ましくは約２００Åより小さく、最も好ましくは約１００Åより小さい。本発明のポリマー層は概して、少なくとも約５Å、より好ましくは少なくとも約１０Åの厚さを有する。前記厚さを、周知の方法、例えば、楕円偏光法によって確認することができる。
前記ポリマー層が、式：
Figure 2005509299
 によって表わされる共重合単位を有する実質的に非フッ素化されたポリマーを含み、式中、各Ｒが、独立して、水素、Ｃ1〜Ｃ20脂肪族、Ｃ4〜Ｃ20脂環式、アリールアルキル、またはアリール、及び１個以上のヘテロ原子及び／または１個以上の官能基を含有してもよいそれらの組合せから選択される基を含む。この明細書において用いた用語「ヘテロ原子（ｈｅｔｅｒｏａｔｏｍ）」は、Ｏ、Ｐ、Ｓ、Ｎ及びＳｉなどの非炭素原子を意味する。この明細書において、「実質的に非フッ素化された（ｓｕｂｓｔａｎｔｉａｌｌｙ ｎｏｎｆｌｕｏｒｉｎａｔｅｄ）」は、ポリマー層中の炭素の約５％未満（より好ましくは約１％未満、更により好ましくは０％）がフッ素置換基を有することを意味する。
Ｒ基の特定の選択には、例えば、メチル、フェニル、２−フェニルエチル、Ｃ2〜Ｃ18脂肪族基の他、ヒドロキシル、ビニル、５−ヘキセニル、水素、クロロ、３−（メタ）アクリルオキシプロピル、３−メルカプトプロピル、３−グリシドキシプロピル、２−（３，４−エポキシシクロヘキシル）エチル、３−アミノプロピル、３−アセトキシプロピル、３−クロロプロピル、３−カルボキシプロピル、３−シアノプロピル、クロロフェニル、Ｃ1〜Ｃ6２−（ジアルキルホスホノ）エチルなどであるがそれらに制限されない官能基含有部分がある。
有用なポリマー材料の例には、ポリ（ジメチルシロキサン）、ポリ（ジメチルシロキサン−ｃｏ−ジフェニルシロキサン）、ポリ（メチルフェニルシロキサン−ｃｏ−ジフェニルシロキサン）、及びポリ（ジメチルシロキサン−ｃｏ−メチルフェニルシロキサン）などがある。
本発明の実施に有用なシロキサンポリマーは、アニオン重合、縮合重合、または開環重合など、当業者に周知の多くの方法の何れによって調製されてもよい。又、本発明に有用なシロキサンポリマーは、官能性末端基または官能性側基を導入することによって調製されてもよい。これは、官能性モノマー、官能性開始剤、または官能性連鎖停止剤の使用によって、例えば、クロロトリアルコキシシランによるアニオン重合したポリジオルガノシロキサンの停止反応によって行われてもよい。又、それらは、存在するシロキサンポリマーの改質によって、例えば、オレフィン性官能性ポリジオルガノシロキサンと水素化ケイ素、例えば、トリクロロシランとの反応によって調製されてもよい。
本発明は、シロキサンポリマー中の各単位が二官能性前駆物質から誘導される線状ポリジオルガノシロキサンの使用を重要視するが、三官能性または四官能性前駆物質から誘導されたシロキサン単位の少量を導入するポリオルガノシロキサンを使用することは、本発明の範囲内であると考えられる。三官能性または四官能性に誘導されたシロキサン単位の数は、ポリマー中のシロキサン単位の平均の合計数の約１０パーセントを超えないのがよく、好ましくは約５パーセント以下であるのがよい。
有用なポリマー材料には更に、スチレン、ブタジエン、またはイソプレンなどのエチレン性不飽和モノマーから誘導された共重合単位のブロックと結合した式（Ｉ）のブロックを含むブロックコポリマーを挙げることができる。
更に、２つ以上のポリマーまたはコポリマー材料のブレンドを用いてもよい。
別の態様において、本発明のＯＴＦＴはポリマーシロキサン層を導入し、シロキサン層を有さない同様なＯＴＦＴの電荷キャリア移動度よりも少なくとも５０％大きい電荷キャリア移動度を有する。本発明の別の態様において、前記ポリマー層を有さない同様なＯＴＦＴの電荷キャリア移動度よりも少なくとも０．０２ｃｍ2／Ｖｓ、好ましくは少なくとも０．１０ｃｍ2／Ｖｓ、より好ましくは少なくとも１．０ｃｍ2／Ｖｓ大きいの電荷キャリア移動度を有する。この明細書において、すべての荷電キャリア移動度の値は室温での値である。
ポリマー層が、何れかの周知の方法によってゲート誘電体の上に設けられる。例えば、ポリマー層が、噴霧、スピン、浸漬、ナイフ、グラビア、マイクロコンタクトプリンティング、インクジェットプリンティング、スタンピング、転写プリンティング、及び蒸着などのコーティング方法によって設けられてもよい。ポリマー層が、溶剤ベースまたは無溶剤の方法によってゲート誘電体の上に設けられてもよい。ポリマー層への現在好ましい道筋には、溶剤ベースの方法がある。ポリマー層前駆物質の溶液がゲート誘電体層の上に設けられるとき、溶剤は、例えば、加熱によって、関連している材料と親和性である方法によって除去される。
１つの実施態様において、ソース及びドレイン電極が、ポリマー層を設ける前にゲート誘電体に隣接して堆積される。次いで、ポリマー層を適用する。ポリマーを含む層が完成した後、有機半導体層が、ソース及びドレイン電極上に及びゲート誘電体に隣接してポリマー層の上に堆積される。半導体を堆積する前に、ゲート誘電体の上に堆積されてポリマー層を設ける材料が、ソース及びドレイン電極が実質的にポリマー層を含有しないように、洗浄される。すなわち、ソース及びドレイン電極上に、ポリマー層約５Å未満、より好ましくは１Å未満が存在し、最も好ましくは全くポリマー層が存在していない。
ＯＴＦＴ方法
本発明はまた、有機薄膜トランジスタの製造方法であって、ａ）基板を設ける工程と、ｂ）ゲート電極材料を前記基板上に堆積させる工程と、ｃ）ゲート誘電体を前記ゲート電極材料上に設ける工程と、ｄ）約４００Åより小さい厚さを有する実質的に非フッ素化されたポリマー層を前記ゲート誘電体に隣接して適用する工程と、ｅ）有機半導体層を前記ポリマー層に隣接して設ける工程と、ｆ）ソース電極及びドレイン電極を前記有機半導体層に接触して堆積させる工程と、を含む方法を提供する。ポリマー層が、２つ以上のかかるポリマー層材料の組合せを含めて、上に記載した材料から選択される。ポリマー層がゲート誘電体と有機半導体層との間に挟まれる限り、これらの工程は、記載した順にまたは別の順に行われてもよい。例えば、有機半導体層を、ソース及びドレイン電極上にまたは下に設けることができる。
付加的な工程が、本発明の特定の実施態様において有用である。例えば、ポリマー層を適用した後に、洗浄を実施してもよい。ポリマー層が、ポリマー溶液またはモノマー溶液を堆積させ、次いで重合させることによって適用してもよい。適用された材料を熱放射、紫外線または可視光などのエネルギー源に暴露し、溶剤を除去し、及び／または材料を架橋してゲート誘電体表面の上にポリマー層を形成してもよい。加熱の前か後に洗浄するか、洗浄だけ、または洗浄せずに加熱するなど、洗浄及び／またはエネルギーへの暴露の何れかの組合せを、特定の実施態様に用いてもよい。
又、本発明は、上に記載した方法によって製造された複数のＯＴＦＴを含む集積回路及び本発明の複数のＯＴＦＴを提供する工程を含む集積回路の製造方法を提供する。従って、本発明は、記載したＯＴＦＴの１つ以上を含む物品において具体化される。かかる物品には、例えば、高周波認証票、アクティブ・マトリクス・ディスプレイ用のバックプレーン、スマートカード、メモリ素子などがある。本発明のＯＴＦＴを備えるデバイスにおいて、かかるＯＴＦＴが、本技術分野に周知の手段によって動作可能に接続される。
本発明の薄膜トランジスタまたは集積回路の全製造プロセスが、約４５０℃の最高基板温度より低い温度で、好ましくは約２５０℃より低い温度で実施されてもよい。約１５０℃の最低基板温度が好ましい。温度の選択は概して、本明細書中に含まれる本発明の情報を与えられると、本技術分野に周知の基板及び加工パラメータに依存する。これらの温度は従来の集積回路及び半導体加工温度よりかなり低い温度であり、それは、可撓性ポリマー基板など、いろいろな比較的高価でない基板の何れの使用も可能にする。従って、本発明は、著しく改良された性能を有する有機薄膜トランジスタを備える比較的高価でない集積回路の製造を可能にする。
本発明のＯＴＦＴは、周知の有機薄膜トランジスタよりも１つ以上の利点を有する。これらの利点は、例えば、電荷キャリア移動度において明らかである。本発明は、本発明のポリマー層を有さない比較用ＯＴＦＴより大きい電荷キャリア移動度を有するＯＴＦＴを提供する。本発明のＯＴＦＴは好ましくは、本発明によって製造されなかった比較用ＯＴＦＴの電荷キャリア移動度より少なくとも約２５％大きい、より好ましくは少なくとも約５０％大きい、更により好ましくは、少なくとも約７５％大きい、いくつかの実施態様において、少なくとも約１００％大きい電荷キャリア移動度を有する。望ましい範囲内にＯＴＦＴの特性を維持したまま、電荷キャリア移動度のかかる改良が提供される。例えば、約２５〜−２５ボルトの閾値電圧、約１０ボルト／ｄｅｃより小さいサブ閾値傾斜（絶対値）、少なくとも約１０4のオン・オフ比、前記半導体層がｐ型半導体を含むとき、少なくとも約１０-2ｃｍ2／Ｖｓの電荷キャリア移動度、前記半導体層がｎ型半導体を含むとき、少なくとも約１０-4ｃｍ2／Ｖｓの電荷キャリア移動度、を提供したまま、上述の改良が得られる。本発明の様々な実施態様が、これらの特性の２、３つ以上を有するＯＴＦＴを提供する。
本発明は、−２５〜２５Ｖの閾値電圧、好ましくは約０〜−１０Ｖの閾値電圧、より好ましくは約０〜−５Ｖの閾値電圧を有するｐ型半導体ＯＴＦＴを提供する。本発明は、−２５〜２５Ｖの閾値電圧、好ましくは約１０〜０Ｖの閾値電圧、より好ましくは約５〜０Ｖの閾値電圧を有するｎ型半導体ＯＴＦＴを提供する。本発明は、約１０ボルト／ｄｅｃより小さいサブ閾値傾斜（絶対値）、好ましくは約５ボルト／ｄｅｃより小さいサブ閾値傾斜（絶対値）、より好ましくは約２ボルト／ｄｅｃより小さいサブ閾値傾斜（絶対値）を有するＯＴＦＴを提供する。本発明は、少なくとも約１０4のオン・オフ比、好ましくは少なくとも約１０5のオン・オフ比、より好ましくは少なくとも約５×１０5のオン・オフ比、更により好ましくは少なくとも約１０6のオン・オフ比を有するＯＴＦＴを提供する。
より具体的には、有機半導体としてペンタセンまたは置換ペンタセンを有する実施態様において、本発明は、少なくとも約０．１ｃｍ2／Ｖｓの電荷キャリア移動度、より好ましくは少なくとも０．２ｃｍ2／Ｖｓ、更により好ましくは少なくとも約０．５ｃｍ2／Ｖｓの電荷キャリア移動度を有するＯＴＦＴを提供する。本発明のいくつかの実施態様において、電荷キャリア移動度は１．０ｃｍ2／Ｖｓより大きく、または更に２．０ｃｍ2／Ｖｓよりも大きい。本発明の特定の実施態様が、ペンタセンのバルク単結晶について報告された電荷キャリア移動度より大きい電荷キャリア移動度を示した。本発明の別の実施態様において、ペンタセンＯＴＦＴが、少なくとも約２ｃｍ2／Ｖｓの電荷キャリア移動度、負の閾値電圧、約３Ｖ／ｄｅｃより小さいサブ閾値傾斜、少なくとも約５×１０5のオン・オフ比を有する。
本発明の目的及び利点は、以下の実施例によって更に示されるが、これらの実施例に説明された個々の材料及び量、並びに他の条件及び詳細は、本発明を不当に制限すると解釈されるべきではない。
試験方法
Ａ．膜厚さ
単一波長楕円偏光法を使用して、ポリマー層の厚さの推定値を得た。基板のＰｓｉ及びＤｅｌｔａの値（Ψs及びΔs）を、ガートナー（Ｇａｅｒｔｎｅｒ）二重モード自動楕円偏光計 モデルＬ１１６Ａ（イリノイ州、スコキエのガートナーカンパニー（Ｇａｅｒｔｎｅｒ Ｃｏ．，Ｓｋｏｋｉｅ，Ｉｌｌｉｎｏｉｓ）製）を用いて７０°の入射角及び６３２．８ｎｍの波長において、（以下に記載した）清浄にした基板から得た。ポリマー層を基板に適用し、値を測定した（Ψf及びΔf）。
楕円偏光法モデリングソフトウェア、ＷＶＡＳＥ３２（ネブラスカ州、リンカーンのＪ．Ａ．ウーラムインク（Ｊ．Ａ．Ｗｏｏｌｌａｍ，Ｉｎｃ．，Ｌｉｎｃｏｌｎ，Ｎｅｂｒａｓｋａ）製）を用いて、検討した特定のポリマー及び基板に適した光学モデルを構成した。特に記載しない限り、プログラムに含まれている材料の光学定数を用いた。
シリコン基板上の熱酸化物については、光学モデルが、シリコン基板上の５０Åの内部混合層（５０％のＳｉＯ2及び５０％のＳｉからなるブリュッヘマン（Ｂｒｕｇｇｅｍａｎ）有効中間近似値）に担持された１０００ÅのＳｉＯ2から成った。フィットの浮動変数はＳｉＯ2の厚さ、内部混合層の厚さ及び内部混合層のＳｉＯ2のパーセンテージ（Ｓｉのパーセンテージが、中間層組成物の残部を構成するように調節される）であった。代表的なフィット値は、９５０〜９９０ÅのＳｉＯ2、２０〜６０％のＳｉＯ2からなる４０〜６０Åの内部混合層であった。
シリコン基板上のアルミナ層については、光学モデルはＳｉ上の１５００ÅのＡｌ2Ｏ3であった。フィットの浮動変数が、Ａｌ2Ｏ3のオングストローム単位の厚さ（ｄ）及び屈折率（ｎ）であった。ｄ＝１５００及びｎ＝１．７７のシード値を用いた。代表的な最終フィット値が１４００Å〜１７００Åであり、ｎが１．５６〜１．６０であった。
基板のパラメータがΨs及びΔsをモデリングすることによって決定されると、それらが固定され、ポリマー層を、空気と誘電体層との間の、光学モデルに加えた。この層は可変的な厚さを有するが、その屈折率をそのバルク状態のこのポリマーの代表的な値に固定した。コポリマー試料の屈折率を推定した。次に、ポリマー層の厚さを変え、Ψf及びΔfに対するベストフィットを達成した。（以下の）表１に記載した各々の厚さは、各試料の４回の測定値の平均であった。
Ｂ．水の接触角（ＷＣＡ）
水の静的、前進、及び後退接触角を、ビデオ接触角装置（マサチューセッツ州、ビルリカのＡＳＴプロダクツ（ＡＳＴ Ｐｒｏｄｕｃｔｓ，Ｂｉｌｌｅｒｉｃａ，Ｍａｓｓａｃｈｕｓｅｔｔｓ）製のモデルＶＣＡ−２５００ＸＥ）で測定した。記録した値は、各試験表面の少なくとも３滴の両側の測定値の平均であった。これらの測定値の推定された不確定性は、静的及び前進の測定値について＋／−１度、及び後退の測定値について＋／−２度であった。表面の特性決定のデータを（以下の）表Ｉにまとめる。
Ｃ．薄膜トランジスタの性能
トランジスタ性能を、例えば、Ｓ．Ｍ．スゼ（Ｓ．Ｍ．Ｓｚｅ）著、「半導体素子の物理学（Ｐｈｙｓｉｃｓ ｏｆ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅｓ）」、４４２ページ、ジョン・ワイリー＆サンズ(Ｊｏｈｎ Ｗｉｌｅｙ＆Ｓｏｎｓ）、ニューヨーク、１９８１年、に示されているような、本技術分野に周知の技術を用いて室温の空気中で試験した。半導体パラメータアナライザ（カリフォルニア州、パロアルトのヒューレット・パッカード（Ｈｅｗｌｅｔｔ−Ｐａｃｋａｒｄ，Ｐａｌｏ Ａｌｔｏ，Ｃａｌｉｆｏｒｎｉａ）製のモデル４１４５Ａ）を用い、以下の結果を得た。
ドレイン電流（Ｉd）の平方根を、−４０Ｖの一定ソース−ドレインバイアス（Ｖd）に対して＋１０Ｖ〜−４０Ｖのゲート−ソースバイアス（Ｖg）の関数としてプロットし、飽和電界効果移動度を、ゲート誘電体の固有容量（ｓｐｅｃｉｆｉｃ ｃａｐａｃｉｔａｎｃｅ）、チャネル幅及びチャネル長さを用いて曲線の直線部分から計算した。この直線フィットのｘ軸補外を、閾値電圧（Ｖt）とみなした。更に、ＩdをＶgの関数としてプロットすることにより、Ｖtを含む曲線の一部分に沿って直線フィットを描く曲線をもたらした。この線の勾配の逆数が、サブ閾値勾配（Ｓ）であった。オン−オフ比を、Ｉd−Ｖg曲線の最小・最大ドレイン電流（Ｉd）値間の差とした。
基板
単結晶＜１００＞配向高ドープトシリコンウエハは、カリフォルニア州、サンノゼのシリコンバレーマイクロエレクトロニクス（Ｓｉｌｉｃｏｎ Ｖａｌｌｅｙ Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ，Ｓａｎ Ｊｏｓｅ， Ｃａｌｉｆｏｒｎｉａ）から得られた。１５００Åのアルミナ層（ウエハＡ）、または１０００Åの高温熱酸化シリコン層（ウエハＢ）を、化学蒸着方法によって各ウエハ前面に堆積させた。５０００Åのアルミニウム金属層を、各ウエハの裏面に蒸着させた。この実験において、有機薄膜トランジスタを製造したとき、アルミニウムで被覆したドープされたウエハがゲート電極の働きをし、酸化アルミニウムまたは酸化シリコンがゲート誘電体として機能した。
ウエハの製造及びポリマーコーティングの手順
ウエハ基板を４分し、ＵＶ／オゾンチャンバ内で５分間、暴露して清浄にした。選択される材料を適用するために、特定の実施例において指定された、トルエンに溶かしたポリマーの溶液をスピンコートし（３００ｒｐｍ／５ｓ、次いで２０００ｒｐｍ／１５ｓ）、３０分間、２００℃で焼き付け、次いで、トルエンで洗浄した。楕円偏光法による膜厚さ及び水の接触角を、上に記載した手順を用いて測定した。
半導体のコーティングの手順
ペンタセン（アルドリッチケミカル製）を、窒素ガスの定流量下、減圧にて３領域炉（アイオワ州、ダビュークのバーンステッドターモリン（Ｂａｒｎｓｔｅａｄ Ｔｈｅｒｍｏｌｙｎｅ，Ｄｕｂｕｑｕｅ，Ｉｏｗａ）から入手できる「ターモリン（Ｔｈｅｒｍｏｌｙｎｅ）」７９５００管状炉）内で精製した。
精製したペンタセンを、真空下（約１０-6トール（または１．３３×１０-4Ｐａ））で毎秒０．５Åの速度でポリマー表面に昇華によって堆積させ、水晶マイクロバランスによって測定したとき５００Åの厚さに達した。次に、パラジウムまたは金ソース及びドレイン電極をペンタセン層上にシャドウマスクした。素子の寸法は、４０μｍ〜６０μｍチャネル長さ×１０００μｍチャネル幅であった。
素子の製造の最終工程及び試験
多数のＯＴＦＴを製造し、少なくとも６のＯＴＦＴの代表試料を、少なくとも２回の堆積実験の各々について試験した。平均した結果を以下の表２に記載する。
実施例１〜２
ウエハを４分し、溶剤洗浄し、次いで上に記載した手順を用いて更に清浄にした。ポリ（ジメチルシロキサン）（ミシガン州、ミッドランドのダウコーニング（Ｄｏｗ Ｃｏｒｎｉｎｇ，Ｍｉｄｌａｎｄ，ＭＩ）製のダウ・コーニング２００(登録商標)液として入手できる５０ｃＳｔ粘度）をトルエン中に溶解し、１．０重量％溶液をもたらし、それをウエハＡ（実施例１）及びウエハＢ（実施例２）の試料に適用した。溶液をポリマーコーティング手順によって適用した。ペンタセンを上に記載したように適用した。ＯＴＦＴを上に記載したように製造及び試験した。結果を以下の表１及び２に示す。
実施例３
ポリ（ジメチルシロキサン−ｃｏ−ジフェニルシロキサン）（ニューヨーク州、ウォーターフォードのゼネラル・エレクトリックシリコーン（Ｇｅｎｅｒａｌ Ｅｌｅｃｔｒｉｃ Ｓｉｌｉｃｏｎｅｓ，Ｗａｔｅｒｆｏｒｄ，ＮＹ）製の５％のジフェニルシロキサン、ＣＲ５２４Ｂ）をトルエンに溶解し、０．１５重量％の溶液を製造した。この溶液を上に記載したポリマーコーティング手順によって、ウエハＡ試料上に適用した。ペンタセンを上に記載したように適用した。ＯＴＦＴを上に記載したように製造及び試験した。結果を以下の表１及び２に示す。
実施例４
ポリ（ジメチルシロキサン−ｃｏ−メチルフェニルシロキサン）（ダウ・コーニング５１０(登録商標)として入手できる、粘度５０ｃＳｔ）をトルエンに溶解して１．０重量％の溶液を形成し、上に記載したポリマーコーティング手順によってウエハＢ試料上に適用した。ペンタセンを上に記載したように適用した。ＯＴＦＴを上に記載したように製造及び試験した。結果を以下の表１及び２に示す。
比較例１〜２（ＣＥ１及びＣＥ２）
ウエハを４分し、アセトン、メタノール、２−プロパノール及び水中での連続的な洗浄によって使用するすぐ前に清浄にし、３分間、１００℃の加熱板上で焼き付け、１５分間、手製のチャンバ内で紫外線／オゾンに露光した。ウエハＡをＣＥ１に用い、ウエハＢをＣＥ２に用いた。ペンタセンを上に記載したように適用した。ＯＴＦＴを上に記載したように製造及び試験した。結果を以下の表１及び２に示す。
Figure 2005509299
Figure 2005509299
本発明の様々な改良及び変更が本発明の範囲及び原理から外れることなく実施できることは、上述の説明から当業者には明らかである。従って、本発明は、上に記載した具体的な実施態様に不当に限定されるものではないことは、理解されるはずある。

Claims (22)

  1. ゲート誘電体と有機半導体層との間に挟まれた、約４００Åより小さい厚さを有する実質的に非フッ素化されたポリマー層を含む有機薄膜トランジスタ（ＯＴＦＴ）であって、前記ポリマー層が、式：
    Figure 2005509299
     によって表わされる共重合単位を有するポリマーを含み、
    式中、各Ｒが、独立して、水素、Ｃ1〜Ｃ20脂肪族、Ｃ4〜Ｃ20脂環式、アリールアルキル、またはアリール、及びそれらの組合せ、１個以上のヘテロ原子及び／または１個以上の官能基を含有してもよい、から選択される基を含む、有機薄膜トランジスタ（ＯＴＦＴ）。
  2. 前記ポリマー層が、ポリ（ジメチルシロキサン）、ポリ（ジメチルシロキサン−ｃｏ−ジフェニルシロキサン）、ポリ（メチルフェニルシロキサン−ｃｏ−ジフェニルシロキサン）、またはポリ（ジメチルシロキサン−ｃｏ−メチルフェニルシロキサン）を含む、請求項１に記載のトランジスタ。
  3. 前記ポリマー層が、エチレン性不飽和モノマーから誘導された共重合単位のブロックを更に含む、請求項１に記載のトランジスタ。
  4. Ｒが、メチル、ビニル、５−ヘキセニル、フェニル、２−フェニルエチル、３−（メタ）アクリルオキシプロピル、３−メルカプトプロピル、３−グリシドキシプロピル、２−（３，４−エポキシシクロヘキシル）エチル、３−アミノプロピル、３−アセトキシプロピル、３−クロロプロピル、３−カルボキシプロピル、３−シアノプロピル、及び２−（ジエチルホスホノ）エチルから選択される基を含む、請求項１に記載のトランジスタ。
  5. ａ）約−２５〜２５ボルトの閾値電圧、
    ｂ）約１０ボルト／ｄｅｃより小さいサブ閾値傾斜（絶対値）、
    ｃ）少なくとも約１０4のオン・オフ比、
    ｄ）前記半導体層がｐ型半導体を含むとき、少なくとも約１０-2ｃｍ2／Ｖｓの電荷キャリア移動度、
    ｅ）前記半導体層がｎ型半導体を含むとき、少なくとも約１０-4ｃｍ2／Ｖｓの電荷キャリア移動度、
    ｆ）前記ポリマー層を有さない比較用ＯＴＦＴより少なくとも約５０％大きい電荷キャリア移動度、
    ｇ）前記ポリマー層を有さない比較用ＯＴＦＴより少なくとも約０．０２ｃｍ2／Ｖｓ大きい電荷キャリア移動度、
    ｈ）前記ポリマー層を有さない比較用ＯＴＦＴより少なくとも約０．１０ｃｍ2／Ｖｓ大きい電荷キャリア移動度、及び
    ｉ）前記ポリマー層を有さない比較用ＯＴＦＴより少なくとも約１．０ｃｍ2／Ｖｓ大きい電荷キャリア移動度、から選択される少なくとも１つの特性を有する、請求項１に記載のトランジスタ。
  6. 無機電気絶縁材料で場合により被覆された、有機電気絶縁材料を含むゲート誘電体を含む、請求項１に記載のトランジスタ。
  7. ストロンチエート、タンタレート、チタネート、ジルコネート、酸化アルミニウム、酸化シリコン、酸化タンタル、酸化チタン、窒化シリコン、チタン酸バリウム、チタン酸ストロンチウムバリウム、チタン酸ジルコン酸バリウム、セレン化亜鉛、硫化亜鉛、及びそれらの合金、それらの組合せ及びそれらの多層、から選択される無機電気絶縁材料を含むゲート誘電体を含む、請求項１に記載のトランジスタ。
  8. 非関与基板を更に含む、請求項１に記載のトランジスタ。
  9. ゲート、ソース、及びドレイン電極を含み、各々、独立して、ドープされたシリコン、金属、導電性ポリマー、及びそれらの組合せから選択される材料を含む、請求項１に記載のトランジスタ。
  10. 前記有機半導体層が、アセン、ペリレン、フラーレン、フタロシアニン、及びオリゴチオフェンから選択される材料を含む、請求項１に記載のトランジスタ。
  11. 前記有機半導体層が気相堆積有機半導体を含む、請求項１に記載のトランジスタ。
  12. 前記有機半導体層が、アントラセン、テトラセン、ペンタセン、置換ペンタセン、銅（ＩＩ）ヘキサデカフルオロフタロシアニン、またはセキシチオフェンを含む、請求項１に記載のトランジスタ。
  13. 請求項１に記載のトランジスタを多数含む、集積回路。
  14. 有機薄膜トランジスタの製造方法であって、
    ａ）基板を設ける工程と、
    ｂ）ゲート電極材料を前記基板上に堆積させる工程と、
    ｃ）ゲート誘電体を前記ゲート電極材料上に堆積させる工程と、
    ｄ）ゲート誘電体と有機半導体層との間に挟まれた、約４００Åより小さい厚さを有する実質的に非フッ素化されたシロキサンポリマー層を適用する工程であって、前記ポリマー層が、式：
    Figure 2005509299
     によって表わされる共重合単位を有するポリマーを含み、
    式中、各Ｒが、独立して、水素、Ｃ1〜Ｃ20脂肪族、Ｃ4〜Ｃ20脂環式、アリールアルキル、またはアリール、及びそれらの組合せ、１個以上のヘテロ原子及び／または１個以上の官能基を含有してもよい、から選択される基を含む、工程と、
    ｅ）有機半導体層を前記ポリマー層に隣接して堆積させる工程と、
    ｆ）ソース電極及びドレイン電極を前記有機半導体層に接触して設ける工程と、を含む方法。
  15. 前記工程が、記載された順に行われる、請求項１４に記載の方法。
  16. 工程（ｄ）の層状材料を、場合により前記材料をエネルギー源に暴露する前か後に、洗浄する工程を更に含む、請求項１４に記載の方法。
  17. ポリマー層を設ける前記工程が、噴霧、スピン、浸漬、ナイフ、グラビア、マイクロコンタクトプリンティング、インクジェットプリンティング、スタンピング、転写プリンティング、及び気相堆積法から選択されるコーティング方法を含む、請求項１４に記載の方法。
  18. 前記ソース及びドレイン電極が、ポリマー層を前記ゲート誘電体上に設ける前記工程の前に前記ゲート誘電体に隣接して設けられる、請求項１４に記載の方法。
  19. 前記シロキサンポリマー層を誘電材料以外の何れの表面からも洗浄する工程を更に含む、請求項１４に記載の方法。
  20. 前記基板が可撓性である、請求項１４に記載の方法。
  21. 全体として２５０℃のピーク基板温度より低い温度で実施される、請求項１４に記載の方法。
  22. ウェブ上で実施される、請求項１４に記載の方法。
JP2003543118A 2001-11-05 2002-10-23 シロキサンポリマー界面を有する有機薄膜トランジスタ Pending JP2005509299A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/012,655 US6617609B2 (en) 2001-11-05 2001-11-05 Organic thin film transistor with siloxane polymer interface
PCT/US2002/033999 WO2003041186A2 (en) 2001-11-05 2002-10-23 Organic thin film transistor with siloxane polymer interface

Publications (2)

Publication Number Publication Date
JP2005509299A true JP2005509299A (ja) 2005-04-07
JP2005509299A5 JP2005509299A5 (ja) 2006-01-05

Family

ID=21756040

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003543118A Pending JP2005509299A (ja) 2001-11-05 2002-10-23 シロキサンポリマー界面を有する有機薄膜トランジスタ

Country Status (9)

Country Link
US (1) US6617609B2 (ja)
EP (1) EP1442487B1 (ja)
JP (1) JP2005509299A (ja)
KR (1) KR20050039730A (ja)
CN (1) CN100459206C (ja)
AT (1) ATE340413T1 (ja)
AU (1) AU2002361575A1 (ja)
DE (1) DE60214875T2 (ja)
WO (1) WO2003041186A2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005340802A (ja) * 2004-04-28 2005-12-08 Semiconductor Energy Lab Co Ltd 半導体装置及び表示装置の作製方法
JP2007103921A (ja) * 2005-09-06 2007-04-19 Canon Inc 半導体素子
WO2007099690A1 (ja) * 2006-02-28 2007-09-07 Pioneer Corporation 有機トランジスタ及びその製造方法
JP2007273938A (ja) * 2005-09-06 2007-10-18 Canon Inc 半導体素子の製造方法
WO2008117450A1 (ja) * 2007-03-27 2008-10-02 Pioneer Corporation 有機トランジスタの製造方法及び有機トランジスタ
US7435989B2 (en) 2005-09-06 2008-10-14 Canon Kabushiki Kaisha Semiconductor device with layer containing polysiloxane compound
JP2012089610A (ja) * 2010-10-18 2012-05-10 Kaneka Corp 薄膜トランジスタ
JPWO2017038944A1 (ja) * 2015-09-02 2018-06-14 富士フイルム株式会社 有機薄膜トランジスタ、有機薄膜トランジスタの製造方法、有機半導体組成物、有機半導体膜および有機半導体膜の製造方法

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6946676B2 (en) * 2001-11-05 2005-09-20 3M Innovative Properties Company Organic thin film transistor with polymeric interface
EP1361619A3 (en) * 2002-05-09 2007-08-15 Konica Corporation Organic thin-film transistor, organic thin-film transistor sheet and manufacturing method thereof
US6891190B2 (en) * 2002-05-23 2005-05-10 Motorola, Inc. Organic semiconductor device and method
US6870181B2 (en) 2002-07-02 2005-03-22 Motorola, Inc. Organic contact-enhancing layer for organic field effect transistors
US8044517B2 (en) * 2002-07-29 2011-10-25 Polyic Gmbh & Co. Kg Electronic component comprising predominantly organic functional materials and a method for the production thereof
US6784017B2 (en) * 2002-08-12 2004-08-31 Precision Dynamics Corporation Method of creating a high performance organic semiconductor device
US6791125B2 (en) * 2002-09-30 2004-09-14 Freescale Semiconductor, Inc. Semiconductor device structures which utilize metal sulfides
US7078261B2 (en) * 2002-12-16 2006-07-18 The Regents Of The University Of California Increased mobility from organic semiconducting polymers field-effect transistors
US7088145B2 (en) * 2002-12-23 2006-08-08 3M Innovative Properties Company AC powered logic circuitry
EP1434281A3 (en) * 2002-12-26 2007-10-24 Konica Minolta Holdings, Inc. Manufacturing method of thin-film transistor, thin-film transistor sheet, and electric circuit
JP2004235298A (ja) * 2003-01-29 2004-08-19 Pioneer Electronic Corp 有機半導体素子及びその製造方法
US7098525B2 (en) * 2003-05-08 2006-08-29 3M Innovative Properties Company Organic polymers, electronic devices, and methods
US7279777B2 (en) * 2003-05-08 2007-10-09 3M Innovative Properties Company Organic polymers, laminates, and capacitors
WO2004100281A1 (en) * 2003-05-12 2004-11-18 Cambridge University Technical Services Limited Polymer transistor
JP2005019955A (ja) * 2003-05-30 2005-01-20 Seiko Epson Corp 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
KR100995451B1 (ko) * 2003-07-03 2010-11-18 삼성전자주식회사 다층 구조의 게이트 절연막을 포함하는 유기 박막 트랜지스터
JP4885717B2 (ja) 2003-08-19 2012-02-29 メルク パテント ゲーエムベーハー トリフェニルホスフィン単位を含むオリゴマーおよびポリマー
US20050263903A1 (en) * 2003-08-30 2005-12-01 Visible Tech-Knowledgy, Inc. Method for pattern metalization of substrates
KR100678771B1 (ko) 2003-09-30 2007-02-02 학교법인연세대학교 유기 박막 트랜지스터 및 그의 제조방법
US20050130422A1 (en) * 2003-12-12 2005-06-16 3M Innovative Properties Company Method for patterning films
GB0400997D0 (en) * 2004-01-16 2004-02-18 Univ Cambridge Tech N-channel transistor
JP4933051B2 (ja) * 2004-03-10 2012-05-16 キヤノン株式会社 電界効果型トランジスタおよびその製造方法、積層体の製造方法
WO2005086254A1 (en) * 2004-03-10 2005-09-15 Canon Kabushiki Kaisha Field effect transistor, method of producing the same, and method of producing laminated member
JP4661065B2 (ja) 2004-03-22 2011-03-30 セイコーエプソン株式会社 相補型有機半導体装置
US7655809B2 (en) * 2004-05-18 2010-02-02 University Of Ottawa Compounds comprising a linear series of five fused carbon rings, and preparation thereof
US7935836B2 (en) * 2004-05-18 2011-05-03 Alexander Graham Fallis Compounds comprising a linear series of five fused carbon rings, and preparation thereof
US8901268B2 (en) 2004-08-03 2014-12-02 Ahila Krishnamoorthy Compositions, layers and films for optoelectronic devices, methods of production and uses thereof
JP5008288B2 (ja) * 2004-09-29 2012-08-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7399668B2 (en) * 2004-09-30 2008-07-15 3M Innovative Properties Company Method for making electronic devices having a dielectric layer surface treatment
US7315042B2 (en) * 2004-11-18 2008-01-01 3M Innovative Properties Company Semiconductors containing trans-1,2-bis(acenyl)ethylene compounds
US20060105199A1 (en) * 2004-11-18 2006-05-18 3M Innovative Properties Company Electroluminescent devices containing trans-1,2-bis(acenyl)ethylene compounds
US20060128165A1 (en) * 2004-12-13 2006-06-15 3M Innovative Properties Company Method for patterning surface modification
JP2006245559A (ja) * 2005-02-07 2006-09-14 Mitsubishi Chemicals Corp 電界効果トランジスタ及びその製造方法
US7151276B2 (en) * 2005-03-09 2006-12-19 3M Innovative Properties Company Semiconductors containing perfluoroether acyl oligothiophene compounds
US7211679B2 (en) * 2005-03-09 2007-05-01 3M Innovative Properties Company Perfluoroether acyl oligothiophene compounds
US7282735B2 (en) * 2005-03-31 2007-10-16 Xerox Corporation TFT having a fluorocarbon-containing layer
US20060231829A1 (en) * 2005-04-13 2006-10-19 Xerox Corporation TFT gate dielectric with crosslinked polymer
US20060231908A1 (en) * 2005-04-13 2006-10-19 Xerox Corporation Multilayer gate dielectric
CA2547799A1 (en) * 2005-05-27 2006-11-27 University Of Ottawa Compounds comprising a linear series of five fused carbon rings, and preparation thereof
KR100786946B1 (ko) 2005-06-30 2007-12-17 주식회사 엘지화학 유기 박막 트랜지스터
KR100786947B1 (ko) 2005-06-30 2007-12-17 주식회사 엘지화학 파이렌 유도체 및 파이렌 유도체를 이용한 유기전자소자
US7319153B2 (en) * 2005-07-29 2008-01-15 3M Innovative Properties Company 6,13-Bis(thienyl)pentacene compounds
TWI261361B (en) * 2005-08-31 2006-09-01 Ind Tech Res Inst Organic thin-film transistor structure and method for fabricating the same is provided
US7695999B2 (en) * 2005-09-06 2010-04-13 Canon Kabushiki Kaisha Production method of semiconductor device
JP4860980B2 (ja) * 2005-10-20 2012-01-25 ローム株式会社 モータ駆動回路およびそれを用いたディスク装置
US8414962B2 (en) 2005-10-28 2013-04-09 The Penn State Research Foundation Microcontact printed thin film capacitors
US7566899B2 (en) * 2005-12-21 2009-07-28 Palo Alto Research Center Incorporated Organic thin-film transistor backplane with multi-layer contact structures and data lines
GB0601008D0 (en) * 2006-01-18 2006-03-01 Qinetiq Ltd Method of fabricating a semicondutor device
US7633130B2 (en) * 2006-03-17 2009-12-15 Northwestern University High-performance field effect transistors with self-assembled nanodielectrics
US7608679B2 (en) * 2006-03-31 2009-10-27 3M Innovative Properties Company Acene-thiophene copolymers
US7667230B2 (en) * 2006-03-31 2010-02-23 3M Innovative Properties Company Electronic devices containing acene-thiophene copolymers
US7666968B2 (en) * 2006-04-21 2010-02-23 3M Innovative Properties Company Acene-thiophene copolymers with silethynly groups
US7495251B2 (en) * 2006-04-21 2009-02-24 3M Innovative Properties Company Electronic devices containing acene-thiophene copolymers with silylethynyl groups
US20080135891A1 (en) * 2006-12-08 2008-06-12 Palo Alto Research Center, Incorporated Transistor Device Formed on a Flexible Substrate Including Anodized Gate Dielectric
US20080271625A1 (en) * 2007-01-22 2008-11-06 Nano Terra Inc. High-Throughput Apparatus for Patterning Flexible Substrates and Method of Using the Same
KR100850495B1 (ko) * 2007-03-02 2008-08-05 성균관대학교산학협력단 유기 박막 트랜지스터 및 그 제조방법
EP2183781B1 (en) * 2007-06-28 2012-10-24 3M Innovative Properties Company Method for forming gate structures
EP2232606A1 (en) * 2007-12-17 2010-09-29 3M Innovative Properties Company Solution processable organic semiconductors based on anthracene
TW200950099A (en) * 2008-01-31 2009-12-01 Corning Inc Thin film transistor having long lightly doped drain on SOI substrate and process for making same
US7968871B2 (en) * 2008-04-11 2011-06-28 Xerox Corporation Organic thin film transistor
CN102119164A (zh) * 2008-06-19 2011-07-06 3M创新有限公司 可溶液处理的有机半导体
US8106387B2 (en) * 2008-10-14 2012-01-31 Xerox Corporation Organic thin film transistors
US8557877B2 (en) 2009-06-10 2013-10-15 Honeywell International Inc. Anti-reflective coatings for optically transparent substrates
CN102000661B (zh) * 2009-09-01 2013-03-13 宝山钢铁股份有限公司 钢铁表面富勒烯薄膜的粘附制备方法
JP2012183753A (ja) * 2011-03-07 2012-09-27 Fujifilm Corp ナノインプリント方法
US8864898B2 (en) 2011-05-31 2014-10-21 Honeywell International Inc. Coating formulations for optical elements
US8779415B2 (en) 2012-11-08 2014-07-15 Eastman Kodak Company Devices containing organic polymeric multi-metallic composites
US9721697B2 (en) 2012-11-08 2017-08-01 Eastman Kodak Company Organic polymeric bi-metallic composites
US9515273B2 (en) 2012-12-24 2016-12-06 Indian Institute Of Technology Kanpur Thin film transistor with a current-induced channel
JP6803842B2 (ja) 2015-04-13 2020-12-23 ハネウェル・インターナショナル・インコーポレーテッドＨｏｎｅｙｗｅｌｌ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｉｎｃ． オプトエレクトロニクス用途のためのポリシロキサン製剤及びコーティング
US10727426B2 (en) * 2015-12-21 2020-07-28 Samsung Electronics Co., Ltd. Thin film transistor, method of manufacturing the same, and electronic device including the same
US10164192B2 (en) * 2016-01-08 2018-12-25 Hong Kong Baptist University Solution process for fabricating high-performance organic thin-film transistors
US10734131B2 (en) * 2016-06-08 2020-08-04 Lg Chem, Ltd. Organic transistor and gas sensor
KR102120482B1 (ko) * 2018-10-05 2020-06-08 씨제이제일제당 (주) 생분해성 고분자 나노입자를 포함하는 메모리 소자 및 이의 제조방법
CN114530556B (zh) * 2022-02-22 2022-08-19 天津大学 一种带状传输薄膜晶体管及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08191162A (ja) * 1995-01-09 1996-07-23 Matsushita Electric Ind Co Ltd 電界効果トランジスタ
JPH0940779A (ja) * 1995-08-01 1997-02-10 Toshiba Corp ポリシロキサン、ポリシロキサン組成物、絶縁膜の製造方法、着色部材の製造方法及び導電膜の製造方法
JPH09232589A (ja) * 1996-01-29 1997-09-05 Motorola Inc 有機薄膜トランジスタ
JP2000307172A (ja) * 1999-03-29 2000-11-02 Lucent Technol Inc 有機回路の作製プロセス

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0791509B2 (ja) * 1985-12-17 1995-10-04 住友化学工業株式会社 半導体用絶縁膜形成塗布液
US5079179A (en) 1987-10-09 1992-01-07 Hughes Aircraft Company Process of making GaAs electrical circuit devices with Langmuir-Blodgett insulator layer
JPH0766990B2 (ja) * 1988-07-15 1995-07-19 松下電器産業株式会社 有機デバイスおよびその製造方法
US5892244A (en) * 1989-01-10 1999-04-06 Mitsubishi Denki Kabushiki Kaisha Field effect transistor including πconjugate polymer and liquid crystal display including the field effect transistor
US5266222A (en) * 1990-05-23 1993-11-30 California Institute Of Technology Durable low surface-energy surfaces
FR2664430B1 (fr) 1990-07-04 1992-09-18 Centre Nat Rech Scient Transistor a effet de champ en couche mince de structure mis, dont l'isolant et le semiconducteur sont realises en materiaux organiques.
JP2637869B2 (ja) * 1990-12-10 1997-08-06 松下電器産業株式会社 吸着単分子膜及びその製造方法
US5625199A (en) 1996-01-16 1997-04-29 Lucent Technologies Inc. Article comprising complementary circuit with inorganic n-channel and organic p-channel thin film transistors
US5965679A (en) 1996-09-10 1999-10-12 The Dow Chemical Company Polyphenylene oligomers and polymers
US6252245B1 (en) 1999-03-29 2001-06-26 Howard Edan Katz Device comprising n-channel semiconductor material

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08191162A (ja) * 1995-01-09 1996-07-23 Matsushita Electric Ind Co Ltd 電界効果トランジスタ
JPH0940779A (ja) * 1995-08-01 1997-02-10 Toshiba Corp ポリシロキサン、ポリシロキサン組成物、絶縁膜の製造方法、着色部材の製造方法及び導電膜の製造方法
JPH09232589A (ja) * 1996-01-29 1997-09-05 Motorola Inc 有機薄膜トランジスタ
JP2000307172A (ja) * 1999-03-29 2000-11-02 Lucent Technol Inc 有機回路の作製プロセス

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005340802A (ja) * 2004-04-28 2005-12-08 Semiconductor Energy Lab Co Ltd 半導体装置及び表示装置の作製方法
JP2007103921A (ja) * 2005-09-06 2007-04-19 Canon Inc 半導体素子
JP2007273938A (ja) * 2005-09-06 2007-10-18 Canon Inc 半導体素子の製造方法
US7435989B2 (en) 2005-09-06 2008-10-14 Canon Kabushiki Kaisha Semiconductor device with layer containing polysiloxane compound
WO2007099690A1 (ja) * 2006-02-28 2007-09-07 Pioneer Corporation 有機トランジスタ及びその製造方法
JPWO2007099690A1 (ja) * 2006-02-28 2009-07-16 パイオニア株式会社 有機トランジスタ及びその製造方法
US7851788B2 (en) 2006-02-28 2010-12-14 Pioneer Corporation Organic transistor and manufacturing method thereof
WO2008117450A1 (ja) * 2007-03-27 2008-10-02 Pioneer Corporation 有機トランジスタの製造方法及び有機トランジスタ
JP2012089610A (ja) * 2010-10-18 2012-05-10 Kaneka Corp 薄膜トランジスタ
JPWO2017038944A1 (ja) * 2015-09-02 2018-06-14 富士フイルム株式会社 有機薄膜トランジスタ、有機薄膜トランジスタの製造方法、有機半導体組成物、有機半導体膜および有機半導体膜の製造方法

Also Published As

Publication number Publication date
DE60214875T2 (de) 2007-09-20
US6617609B2 (en) 2003-09-09
US20030102472A1 (en) 2003-06-05
DE60214875D1 (de) 2006-11-02
KR20050039730A (ko) 2005-04-29
ATE340413T1 (de) 2006-10-15
WO2003041186A3 (en) 2003-11-20
EP1442487B1 (en) 2006-09-20
AU2002361575A1 (en) 2003-05-19
EP1442487A2 (en) 2004-08-04
WO2003041186A2 (en) 2003-05-15
CN100459206C (zh) 2009-02-04
CN1582505A (zh) 2005-02-16

Similar Documents

Publication Publication Date Title
US6617609B2 (en) Organic thin film transistor with siloxane polymer interface
US6946676B2 (en) Organic thin film transistor with polymeric interface
US7553706B2 (en) TFT fabrication process
JP4511175B2 (ja) 有機薄膜トランジスタ、その製造方法、集積回路及び組成物
KR101508780B1 (ko) 유기 박막 트랜지스터의 제조방법 및 그에 의해 제조된 유기 박막 트랜지스터
JP2007512680A (ja) 薄膜トランジスタの封止方法
KR20070043849A (ko) 반도체 소자 및 그 제조방법
Ko et al. Electrically and thermally stable gate dielectrics from thiol–ene cross-linked systems for use in organic thin-film transistors
US8692238B2 (en) Semiconductor devices and methods of preparation
JP4572515B2 (ja) 電界効果トランジスタ
JP4343572B2 (ja) 有機半導体素子の製造方法
WO2007132845A1 (ja) 有機半導体デバイス及びその製造方法
KR100779560B1 (ko) 유기 박막 트랜지스터용 자가 패턴성 유전체 박막, 그 제조 방법, 및 이를 구비한 유기 박막 트랜지스터
WO2022181707A1 (ja) 無機／有機ハイブリッド相補型半導体デバイス及びその製造方法
JP5429784B2 (ja) 有機薄膜トランジスタ及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051012

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101116

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110426