WO2003063215A1 - Procede de fabrication d'un dispositif a semi-conducteurs a base de nitrures - Google Patents

Procede de fabrication d'un dispositif a semi-conducteurs a base de nitrures Download PDF

Info

Publication number
WO2003063215A1
WO2003063215A1 PCT/JP2003/000451 JP0300451W WO03063215A1 WO 2003063215 A1 WO2003063215 A1 WO 2003063215A1 JP 0300451 W JP0300451 W JP 0300451W WO 03063215 A1 WO03063215 A1 WO 03063215A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
temperature
gan
nitride semiconductor
low
Prior art date
Application number
PCT/JP2003/000451
Other languages
English (en)
French (fr)
Inventor
Yasutoshi Kawaguchi
Akihiko Ishibashi
Ayumu Tsujimura
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to JP2003562982A priority Critical patent/JP3569807B2/ja
Priority to US10/465,647 priority patent/US6764871B2/en
Publication of WO2003063215A1 publication Critical patent/WO2003063215A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • Group m-V nitride semiconductors having nitrogen (N) as a group V element are promising as materials for short-wavelength light-emitting devices due to the size of the bandgap.
  • gallium nitride-based compound semiconductors GaN-based semiconductors such as A1GaInN
  • LEDs blue light-emitting diodes
  • semiconductor lasers having an oscillation wavelength in the 400 nm band have been eagerly sought to increase the capacity of optical disc devices, and semiconductor lasers made of GaN-based semiconductors have been attracting attention. Is reaching.
  • the above GaN-based semiconductor device structure is a conventional example (laser structure: Appl. Phys. Lett "VOL. 69, N0.26, P4056_4058 (1996), Transistor structure: Appl. Phys. Lett., VOL. 73, N0 According to .21, P3147-3149 (l998)), it is formed on a sapphire substrate as follows using metal organic vapor phase epitaxy (MOV PE). First, a GaN low-temperature deposited layer or AIN low-temperature deposited layer is grown on a substrate, and a 1 to 10 m GaN layer is crystal-grown thereon. This method is called the two-step growth method.
  • MOV PE metal organic vapor phase epitaxy
  • a 1 Ga InN-based heterostructures are sequentially formed to produce a GaN-based semiconductor device structure.
  • Such a method of growing a semiconductor crystal on a substrate to form a film is disclosed in, for example, JP-A-9-40490, JP-A-8-8185, and JP-A-5-82447.
  • a sapphire substrate is first subjected to a surface treatment at 1125 ° C. in a hydrogen atmosphere according to a temperature program diagram shown in FIG. Next, the temperature is reduced to 550, and a low-temperature deposited layer of A 1 N is grown. Next, the temperature is raised to 1000 ° C, a GaN layer is grown, and then cooled.
  • Fig. 11 shows the relationship between the a-axis lattice constant and c-axis lattice constant of a GaN layer formed on a C-plane sapphire substrate.
  • the vertical axis shows the c-axis direction (direction perpendicular to the substrate surface)
  • the horizontal axis shows the a-axis direction (direction along the substrate surface).
  • the lattice constant of the GaN layer formed on a sapphire substrate and elastically deformed by receiving lattice strain is shown in terms of lattice strain.
  • the compressive strain in the C plane can be increased.
  • hydrogen (H 2 ) is used as the carrier gas during GaN crystal growth
  • compressive strain can be generated in the C plane
  • nitrogen (N 2 ) is used, extensible strain can be generated in the C plane.
  • the lattice strain applied to the GaN layer changes due to the difference in the growth conditions as described above, but a method for controlling the lattice strain has not been sufficiently studied. .
  • threading dislocations are generated at a high density in the GaN layer, and the yield of the product is reduced.
  • Sahu Aia on the substrate the GaN layer which has been produced by the conventional two-stage growth method is known to be present at the 1 X 10 8 cm one 2 ⁇ 1 X 10 1 Q cm one 2 density It is, but in order to realize an improvement of the device characteristics, reducing the threading dislocation density down to 1X 10 5 cm one 2 about is required, there is a growing need for low dislocation density technology. Disclosure of the invention
  • the object of the present invention is to form a low-temperature deposition layer made of a m-group V nitride semiconductor containing at least A1 on a surface of a substrate at a first temperature; and Heat-treating the low-temperature deposited layer at a second temperature to change it to a facet structure layer; initially growing a GaN-based semiconductor layer at a third temperature on a surface of the facet structure layer; And a step of main-growing the GaN-based semiconductor layer at a fourth temperature lower than the above temperature.
  • FIG. 1 is a structural sectional view of a GaN template manufactured by a manufacturing method according to an embodiment of the present invention.
  • FIG. 2 is a temperature sequence diagram according to the method for manufacturing the GaN template.
  • FIG. 3 is a structural sectional view of a GaN template manufactured by a manufacturing method according to another embodiment of the present invention.
  • FIG. 4 is a diagram showing the relationship between the lattice constant in the a-axis direction of the GaN layer and the density of pits formed on the surface with respect to the initial growth temperature of GaN.
  • FIG. 5 is a diagram showing the relationship between the density of pits formed on the surface of the GaN template and the density of threading dislocations near the surface with respect to the A1 composition of the low-temperature deposition layer of A1GaInN.
  • FIG. 6 is a diagram showing a cross-sectional structure of a nitride semiconductor laser device manufactured by a manufacturing method according to one embodiment of the present invention.
  • FIG. 7 is a partial cross-sectional view of the nitride semiconductor laser device.
  • FIG. 8 is a view showing a cross-sectional structure of a nitride semiconductor laser device manufactured by a manufacturing method according to another embodiment of the present invention.
  • FIG. 9 is a diagram showing a cross-sectional structure of a modulated doped A 1 Ga N / Ga N heterostructure field effect transistor device manufactured by a manufacturing method according to an embodiment of the present invention.
  • FIG. 10 is a temperature sequence diagram according to a conventional GaN template manufacturing method.
  • FIG. 11 is a diagram showing the relationship between the a-axis lattice constant and the c-axis lattice constant of a GaN layer formed on a C-plane sapphire substrate in a conventional GaN template.
  • FIG. 1 is a structural cross-sectional view of a GaN template manufactured by a manufacturing method according to an embodiment of the present invention.
  • the GaN template on C-plane sapphire substrate 101, AluGa 0.
  • a metalorganic vapor phase epitaxy (MOVPE) method is used as a crystal growth method on a substrate, but a hydride vapor phase epitaxy (HVPE) method, a molecular beam epitaxy (MBE) method, a chemical beam epitaxy (CBE) Various known growth methods can be applied.
  • MOVPE metalorganic vapor phase epitaxy
  • HVPE hydride vapor phase epitaxy
  • MBE molecular beam epitaxy
  • CBE chemical beam epitaxy
  • the sapphire substrate 101 is supplied while supplying only N 2 and H 2 carrier gases. 1 Heat to 150 ° C to remove impurities adhering to the surface (arrow a). Next, the temperature is lowered to 500 ° C., and trimethylgallium (TMG), trimethylaluminum (TMA) and NH 3 are supplied on the sapphire substrate 101 to form an AluGao.gN low-temperature deposition layer (not shown). (1st temperature: arrow b). The formation of the AlGa ⁇ N low-temperature deposition layer is preferably performed in a temperature range of 400 to 650 ° C, more preferably in a temperature range of 400 to 600 ° C.
  • TMG and NH 3 are supplied to perform initial growth of the GaN layer 103 (third temperature: arrow d).
  • the thickness of the GaN layer 103 was reduced to about 50 nm, and the temperature was continuously lowered to be maintained at 1070 ° C, and the final growth of the GaN layer 103 was performed to a thickness of about 1.5 m.
  • the pressure during crystal growth may be any of a reduced pressure atmosphere, an atmospheric pressure atmosphere, and a pressurized atmosphere, and may be switched to an optimum pressure for each layer.
  • the carrier gas for supplying the raw material to the substrate contains at least an inert gas such as N 2 or H 2 .
  • the lattice constants of the GaN layer 103 in the c-axis direction (direction perpendicular to the substrate surface) and the a-axis direction (direction along the substrate surface) of the GaN template 103 thus obtained were precisely measured with a four-crystal X-ray diffractometer.
  • the c-axis lattice constant was 0.515101 nm and the a-axis lattice constant was 0.31816 nm.
  • pits represent depressions formed on the crystal surface with a diameter of about 100 nm to 1000 nm.
  • the free-standing GaN nork has a c-axis lattice constant of 0.5185 nm and an a-axis lattice constant of 0.3189 nm.
  • the coefficient of thermal expansion of the sapphire substrate 301 is larger than that of the GaN layer 303 (GaN and sapphire the coefficient of thermal expansion, 5 ⁇ 59X 10 "6 / K , respectively, 7. 5X 10- 6 ZK) this and the force et al., descending from the growth temperature After being heated, the GaN layer 303 undergoes compressive strain in the C plane (substrate surface), and the c-axis lattice constant increases and the a-axis lattice constant shrinks.
  • the control of the lattice constant of the GaN layer will be described in more detail.
  • FIG. 3 (a) first, containing A 1 on the Safuaia substrate 111 A 1 X G a y I ⁇ ,.
  • Low temperature deposition layer made of ⁇ (not shown) is deposited, the eight 1 111 1 _:.. ⁇ - ⁇ a low temperature deposition layer to heat treatment at a temperature higher than the film forming temperature the heat treatment temperature is high it is preferred specific than the growth temperature of the later-described GaN layer, Al x Ga y I eta, the heat treatment temperature of - ⁇ -yN low temperature deposition layer is preferably 800 ° C or more, good Masui more or higher 950 ° C.
  • a 1 X G a y I n DOO x _ y n low-temperature deposited layer 112 undergoes a rearrangement of atoms, and a 1 x Ga y I n ⁇ n facet Bok structure layer 112 facet surface formed to an optimum growth nuclei in the substrate surface.
  • the substrate temperature in the initial stage of GaN growth is sufficiently increased, and the growth of the GaN layer is started while the sapphire substrate is sufficiently thermally expanded. Therefore, the a-axis of the G a N layer is more compressed.
  • the lattice constant of the GaN layer can be controlled by optimizing the initial GaN growth conditions, especially the heat treatment temperature of the low-temperature deposited layer and the initial growth temperature of the GaN layer.
  • FIG. 4 shows the relationship between the lattice constant in the a-axis direction of the GaN layer and the density of pits formed on the surface with respect to the initial growth temperature of GaN.
  • the Al Ga ⁇ N low-temperature deposition layer was deposited at 500 ° C, and after heating, A1. . ⁇ &. 9 ⁇ Heat treatment of low-temperature deposited layers . 1 0 &. . ⁇
  • the change to the facet structure layer 112, the initial growth of the GaN layer 113, and the growth of 113 GaN layers are performed in this order.
  • Heat treatment temperature of low temperature deposited layer The initial growth temperatures of the GaN layer 113 and the GaN layer 113 are the same.
  • the transition of the growth mode from three-dimensional growth to two-dimensional growth did not occur smoothly. Therefore, it is preferable that the heat treatment of the low-temperature deposited layer and the initial growth of the GaN layer 113 be performed at a high temperature that does not cause the low-temperature deposited layer to be violent.
  • the lattice constant can be controlled and the surface morphology can be flattened.
  • the lattice constant can be controlled, but the surface morphology has many irregularities and the pits have a high density (5.5 X 10 Only the 0 & ⁇ layer 113 formed in 3 cm- 2 ⁇ 1.5 X 10 4 cnr 2 ) was obtained.
  • the heat treatment temperature and the initial growth temperature must be lowered (for example, 850 ° C. to 950 ° C.).
  • the range in which the lattice constant of the && 1 ⁇ layer 113 can be controlled is narrowed, which is not a very effective means.
  • the c-axis lattice constant is 0.551865 nm to 0.51881 nm
  • the a-axis lattice constant is 0.31866 nm to 0.38444 nm.
  • the heat treatment causes the low-temperature deposited layer to decompose violently as described above.
  • the pit density formed on the surface of the GaN template is lower than that of Al x Ga y I ⁇ ⁇ ⁇ Increased by more than an order of magnitude. In other words, it is important that the low-temperature deposited layer contains at least A1 in suppressing the number of pits.
  • a l x Ga y I! ! X — y N (0 ⁇ x ⁇ 0.3, 0 ⁇ y ⁇ l, 0 ⁇ x + y ⁇ l)
  • G a Heat treatment of the low-temperature deposited layer, change to the facet structure layer, and initial growth of the GaN layer at a temperature corresponding to the lattice constant to be controlled within a temperature range higher than the main growth temperature of the N layer
  • Reduced threading dislocations and suppressed surface pits G a N templates can be made.
  • the c-axis lattice constant is from 0.5 1877-0. 020308 Xw (nm) to 0.59116—0.002032 3Xw (nm).
  • the range is preferable, and the lattice constant of the a-axis is preferably from 0.31850 to 0.0007665 Xw (nm) to 0.31795 to 0.007652 Xw (nm).
  • composition of each element in the low-temperature deposited layer immediately after growth and the composition of each element after being changed to the facet structure layer by heat treatment may be the same or different.
  • the C-plane sapphire substrate is used.
  • an A-plane sapphire substrate a substrate slightly inclined in the direction of the A-plane, the M-plane, or the like with respect to the C-plane may be used.
  • a substrate made of gallium arsenide, spinel, magnesium oxide, gallium nitride, aluminum gallium nitride, or the like may be used, and a material having a larger thermal expansion coefficient than the GaN-based semiconductor layer formed as a template It is preferable that
  • Preparation of the nitride semiconductor laser device of this embodiment is carried out to produce a A 10. Q 7 Ga Q. 93 N template by the method described in the first embodiment.
  • the C-side Safai The substrate 201 is heated to 110 ° C. while supplying only N 2 and H 2 carrier gases to remove impurities attached to the surface, and then cooled to 550 ° C.
  • a 1 0 thus produced.
  • 07 Ga 0. 93 lattice constant of a-axis direction of the N layer 203 is 0 & A three hundred seventeen thousand nine hundred and two eta m, cracks occurred when produced a laser structure Shasui n-type Al 0. 13 Ga 0. 87 N / A1 0. 07 Ga 0. 93 N superlattice contact layer 204 (average A1 composition 0.1 ), n-type A l 0. 16 Ga 0. 84 n / A 1 0. 9 ⁇ superlattice cladding layer 205 (average A1 composition 0.13), and, [rho type A 1. 16 Ga. 84 ⁇ / ⁇ 10. Ga.
  • n-type A 10. X3 Ga 0. 87 N / A 1 0. 07 Ga 0. 93 N
  • the electron mobility is increased, and uniform injection without in-plane distribution into the MQW active layer 207 can be realized when electron holes are injected.
  • n-type layer a total of 4 m n-type A 1 0 thick. 13 Ga 0. 87 NZA 1 0. 07 Ga 0. 93 N superlattice configuration evening transfected layer 204 and the n-type A 1 0. I 6 Ga 0. 84 N / a 1 0 .
  • G a 0. 9 N is composed of a superlattice cladding layer 205, than with the Al G a N layer only in conventional cladding layer as a small refractive index Since there is a thick layer of EJ? On the substrate side, light leakage is suppressed. As a result, the instability of the vertical and transverse modes (multimode laser oscillation in the vertical and transverse modes) due to light leakage can be improved, and laser oscillation in a single transverse mode can be realized.
  • a substrate made of gallium arsenide, spinel, magnesium oxide, gallium nitride, aluminum gallium nitride, or the like may be used, and a material having a larger thermal expansion coefficient than the GaN-based semiconductor layer formed as a template. It is preferable that
  • the n-electrode 315 is provided on the back surface of the n-type GaN substrate 301, and causes current to flow linearly between the n-type GaN substrate 301 and the p-electrode 314 on the substrate surface to cause laser oscillation.
  • the manufacturing process of the nitride semiconductor laser device will be described.
  • N facet structure layer 302 Thereafter, at 1120 ° C., TMG, TMA, NH 3 and Si as a dopant were supplied, and n-type A 1 was added. .. 7 Ga. . To start a growth of 93 N layer 3 03. n-type A 10. 07 Ga 0. 93 after a thickness of about 50 nm the initial growth of the N layer 303, continuously lowered to in 1090 while continuing to grow, bow connection can n-type A 1 0 .. It performed 7 Ga 0. 93 thickness 2 of the present growth of N layer 303 xm. Thereafter, a nitride semiconductor laser device is manufactured by the same method as in the second embodiment.
  • the n-electrode 315 and the p-electrode 313 are formed so as to be aligned in the ⁇ direction, and uniform injection without in-plane distribution into the MQW active layer 307 can be realized.
  • the fabrication of the nitride semiconductor heterostructure field effect transistor device of the present embodiment is performed according to the method described in the first embodiment. .07 Ga 0 .93 N template is prepared and performed. First, the C-plane sapphire substrate 401 is heated to 1150 ° C. while supplying only N 2 and H 2 carrier gases to remove impurities attached to the surface, and then cooled to 550 ° C. Then supplying TMG, TMA, TMI and NH 3 at 550 ° C on a sapphire substrate 401, A 1 0. 3 Ga 0. 69 I n 0.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Lasers (AREA)

Description

明 細 書 窒化物半導体素子の製造方法 技術分野
本発明は、 窒化物半導体素子の製造方法に関し、 例えば、 光情報処理分野への 応用が期待されている半導体レーザ、 発光ダイオード、 紫外線検知器などの G a N系受発光素子、 高周波高出力通信分野への応用が期待されている電界効果トラ ンジス夕、 高電子移動度トランジスタなどの G a N系電子素子等の窒化物半導体 素子の製造方法に関する。 背景技術
V族元素に窒素 （N) を有する m族— V族窒化物半導体は、 そのパンドギヤッ プの大きさから、 短波長発光素子の材料として有望視されている。 中でも窒化ガ リウム系化合物半導体 (A 1 G a I n Nなどの G a N系半導体） は、 研究が盛ん に行われ、青色発光ダイォード（L ED)や緑色 L E Dが既に実用化されている。 また、 光ディスク装置の大容量化のために、 4 0 0 nm帯に発振波長を有する半 導体レーザが熱望されており、 G a N系半導体を材料とする半導体レーザが注目 され、 現在では実用レベルに達しつつある。
また、 窒化物半導体は、 上述したようにバンドギャップが大きいことに加え、 絶縁破壊電界が高ぐ 電子の飽和ドリフト速度が大きいことから、 高温動作、 大 電力動作および高速スィツチング特性を実現する G a N系トランジスタの開発が 可能であると考えられ、 研究が進められている。 この G a N系トランジスタの性 能は、 従来用いられてきたシリコン （S i ) 系、 砒化ガリウム （G a A s ) 系を 上回る特性を有すると期待されている。
上記 G a N系半導体デバイス構造は、 従来例 (レーザ構造： Appl. Phys. Lett" VOL.69, N0.26, P4056_4058(1996)、 トランジスタ構造： Appl. Phys. Lett., VOL.73, N0.21, P3147-3149(l998)) によれば、 有機金属気相ェピタキシャル成 長法 （MOV P E法） を用いて、 サファイア基板上に次のように形成される。 まず、 基板上に G a N低温堆積層もしくは A IN低温堆積層を成長させ、 その 上に 1 mから 10 mの G a N層を結晶成長する。 この方法は 2段階成長法と 呼ばれている。 その後、 得られた GaN層をテンプレートとして用い、 A 1 Ga I nN系のへテロ構造を順次形成し、 GaN系半導体デバイス構造が作製される。 このように基板上に半導体結晶を成長させて成膜する方法は、 例えば、 特開平 9-40490号公報、 特開平 8— 8185号公報、 特開平 5— 82447号公 報などに開示されている。 特開平 9一 40490号に開示された GaN結晶の製 造方法によれば、 図 10に示す温度プログラム図に従って、 まず、 水素雰囲気下 において 1125 °Cでサファイア基板の表面処理を行う。 ついで、 550 まで 温度を下げて、 A 1 Nの低温堆積層を成長させる。 次に、 1000°Cまで温度を 上げて、 GaN層を成長させた後、 冷却する。
このような 2段階成長法によつて得られる G a Nテンプレートは、 成長条件の 相違によって、 G a N層に圧縮歪みまたは伸張歪みを生じることが従来から知ら れている。 一例として、 C面サファイア基板上に形成された GaN層の a軸格子 定数と c軸格子定数との関係を図 11に示す。 図 11において、 縦軸に c軸方向 (基板面と垂直な方向)、 横軸に a軸方向 （基板面に沿う方向） が示されており、 フリ一スタンディング G a N結晶のバルク格子定数に対して、 サフアイァ基板上 に作製され格子歪みを受けて弾性変形した G a N層の格子定数を、 格子歪み量に 換算して示している。
サファイア基板上に作製された GaN層は、 サファイア基板と GaN層との間 における熱膨張係数の相違 （サファイア： 7. 75X 10一6 K— GaN： 5. 59X 10— 6K— や成長機構の違いなどから、 格子歪みが生じる。 この格子歪 みは、 GaN層の成長条件の相違によって変化し、 C面 （基板面） 内に圧縮性ま たは伸張性の弾性歪みが加わる。
例えば、 GaN層の成長圧力を減圧 (0. 9気圧） から加圧 (1. 6気圧） と することで、 C面内の圧縮性歪みを増カ卩させることができる。 また、 GaN結晶 成長時のキャリアガスを水素 （H2) とすると、 C面内で圧縮性歪みにすることが でき、窒素（N2) とすると、 C面内で伸張性歪みにすることができる（加圧成長： phys. stat. sol. , (a) 176, 23 (1999)、 キャリアガス変ィヒ： Appl. Phys. Lett. , VOL.75, NO.26, P4106- 4108(1999))。
ところが、 従来においては、 上述したように成長条件の相違により、 GaN層 に加わる格子歪みが変化することは知られていたが、 格子歪みを制御する方法に ついては十分な検討が行われていなかった。 このため、 GaN層に貫通転位が高 密度に生じ、 製品の歩留まりが低下するという問題を生じていた。 例えば、 サフ アイァ基板上に、 従来の 2段階成長法で作製された GaN層には、 1 X 108c m一2〜 1 X 101 Q c m一2の高密度で存在することが知られているが、素子特性の 向上を実現するためには、 貫通転位密度を 1X 105 cm一2程度にまで減少する ことが要求され、 低転位密度化技術に対するニーズが高まっている。 発明の開示
本発明は、 高品質で信頼性の高い窒化物半導体素子の製造方法の提供を目的と する。
本発明の前記目的は、 基板の表面に、 少なくとも A 1を含む m族一 V族窒化物 半導体からなる低温堆積層を第 1の温度で成膜するステップと、 前記第 1の温度 よりも高い第 2の温度で、 前記低温堆積層を熱処理し、 ファセット構造層へ変化 させるステップと、 前記ファセット構造層の表面に、 GaN系半導体層を第 3の 温度で初期成長させるステップと、 前記第 3の温度よりも低い第 4の温度で、 前 記 GaN系半導体層を本成長させるステップとを備える窒ィ匕物半導体素子の製造 方法により達成される。 図面の簡単な説明
第 1図は、 本発明の一実施形態に係る 造方法により作製された G a Nテンプ レートの構造断面図である。
第 2図は、前記 G a Nテンプレートの製造方法に係る温度シーケンス図である。 第 3図は、 本発明の他の実施形態に係る製造方法により作製された G a Nテン プレートの構造断面図である。
第 4図は、 GaN初期成長温度に対する、 GaN層の a軸方向の格子定数およ び表面に形成されるピット密度の関係を示す図である。 第 5図は、 A 1 G a I n N低温堆積層の A 1組成に対する、 G a Nテンプレー トの表面に形成されるピット密度、 及び表面近傍の貫通転位密度の関係を示す図 である。
第 6図は、 本発明の一実施形態に係る製造方法により作製された窒化物半導体 レーザ素子の断面構造を示す図である。
第 7図は、 前記窒化物半導体レーザ素子の部分断面図である。
第 8図は、 本発明の他の実施形態に係る製造方法により作製された窒化物半導 体レーザ素子の断面構造を示す図である。
第 9図は、 本発明の一実施形態に係る製造方法により作製された変調ド一プ A 1 Ga N/G a Nヘテロ構造電界効果型トランジスタ素子の断面構造を示す図で ある。
第 10図は、 従来の GaNテンプレートの製造方法に係る温度シーケンス図で ある。
第 11図は、 従来の GaNテンプレートにおける C面サファイア基板上に形成 された GaN層の a軸格子定数と c軸格子定数との関係を示す図である。 発明を実施するための最良の形態
(実施の形態 1)
本発明の一実施形態について図面を参照しながら説明する。 図 1は、 本発明の 一実施形態に係る製造方法により作製された G a Nテンプレートの構造断面図で ある。 この GaNテンプレートは、 C面サファイア基板 101上に、 AluGa 0.SNからなるファセット構造層 102を介して、 GaN系半導体層の一例である 0& 1層103が形成されている。
基板上における結晶成長方法として、 本実施形態においては有機金属気相成長 (MOVPE) 法を用いているが、 ハイドライド気相成長 (HVPE) 法、 分子 線成長 (MBE) 法、 化学ビーム成長 (CBE) 法など、 公知の種々の成長方法 が適用可能である。 以下、 図 2に示す温度シーケンス図を参照しながら、 結晶成 長プロセスを説明する。
まず、 サファイア基板 101を、 N2と H2のキャリアガスのみを供給しながら 1 150°Cまで加熱し、表面に付着した不純物を除去する （矢示 a)。次に、 50 0°Cまで降温し、サファイア基板 101上にトリメチルガリウム（TMG)、 トリ メチルアルミニウム （TMA) および NH3を供給して、 AluGao.gN低温堆積 層 （図示せず） を成膜する （第 1の温度：矢示 b)。 A l Ga^N低温堆積層の 形成は、 400〜 650 °Cの温度範囲で行うことが好ましく、 400〜600°C の温度範囲がより好ましい。
この後、 112 Ot:まで昇温させて、 1。. &。.91^低温堆積層に対して最適 条件下における熱処理を施す（第 2の温度：矢示 c)。熱処理の時間は、 1〜10 分程度が好ましく、 2〜5分程度がより好ましい。 熱処理の最適条件とは、 低温 堆積層の分解脱離速度が遅く、かつ、低温堆積層を構成している原子の再配列がス ムーズに引き起こされ、 ファセット構造層 102へ再現性よく変化する条件であ り、 具体的な内容については後述する。
この後、 1120°Cに維持しながら TMG及び NH3を供給し、 GaN層 103 の初期成長を行う （第 3の温度：矢示 d)。 この初期成長により、 GaN層 103 の厚さを約 50 nmにした後、連続的に降温して 1070°Cに維持し、厚さ約 1. 5 mとなるように GaN層 103の本成長を行う （第 4の温度：矢示 e)。 結晶成長時の圧力は、 減圧雰囲気、 大気圧雰囲気、 加圧雰囲気のいずれでもよ く、 各層毎に最適な圧力に切りかえても良い。 また、 原料を基板に供給するため のキヤリァガスは、 少なくとも N2または H2等の不活性ガスを含む。
こうして得られた GaNテンプレートにおける GaN層 103の c軸方向 （基 板面と垂直な方向） 及び a軸方向 （基板面に沿う方向） の格子定数を、 4結晶 X 線回折装置で精密測定したところ、 c軸格子定数は 0. 51901 nm、 a軸格 子定数は 0. 31816 nmであった。 表面モフォロジ一にピットはほとんどな く、 ステップフローモードで成長していた。 ここで、 ピットとは結晶表面に形成 された径が 100nm〜1000 nm程度のくぼみのことを表す。
フリースタンディング GaNノルクの c軸格子定数は 0. 5185nm、 a軸 格子定数は 0. 3189 nmであり、 サフアイァ基板 301の熱膨張係数が、 G aN層 303のそれに比較して大きい（GaNおよびサファイアの熱膨張係数は、 それぞれ 5· 59X 10"6/K, 7. 5X 10— 6ZK) こと力ら、 成長温度から降 温した後の GaN層 303は、 C面 （基板表面） 内で圧縮歪みを受け、 c軸格子 定数が伸び、 a軸格子定数が縮んでいる。
本発明者らの実験によると、 上記サフアイァを基板とした G a Nテンプレート における G a N層の格子定数は、 G a N初期成長過程や G a N層の結晶性に敏感 に依存することが判明した。 例えば、 低温堆積層成膜後、 基板温度を十分に上げ て G a N初期成長を開始することで、 サフアイァ基板が十分に熱膨張する結果、 GaNテンプレートの a軸はより圧縮される。 また、 低温堆積層の熱処理温度、 及び、 GaN初期成長時の成長温度を、例えば 900°C〜1150°Cの範囲で変化 させることで、 G a N層の格子定数を制御できることも明らかになつた。
このような GaN層の格子定数制御について、更に詳しく説明する。図 3 (a) に示すように、 まずサフアイァ基板 111上に A 1を含んだ A 1 XG ay I η,.„Ν からなる低温堆積層 （図示せず） を成膜し、 この八1 1111_:{—^低温堆積層 を成膜温度以上の高温で熱処理する。 この熱処理温度は、 後述する GaN層の本 成長温度よりも高いことが好ましい。 具体的には、 AlxGayI η,-χ-yN低温堆積 層の熱処理温度は、 800°C以上であることが好ましく、 950°C以上がより好 ましい。 これによつて、 A 1 XG ay I nト x_yN低温堆積層 112は原子の再配列を 起こし、 基板表面において最適な成長核となるファセット面が形成された A 1 x GayI n^Nファセッ卜構造層 112となる。
このようなファセット面が形成されたファセット構造層 112を形成した後、 GaN成長初期における基板温度を十分に上げ、 サファイア基板を十分に熱膨張 させた状態で G a N層の成長を開始することで、 G a N層の a軸がより圧縮され ることになる。 このような GaN初期成長条件、 特に、 低温堆積層の熱処理温度 と G a N層の初期成長温度を最適化することにより、 G a N層の格子定数を制御 することができる。
図 4は、 GaN初期成長温度に対する、 G a N層の a軸方向の格子定数および 表面に形成されるピット密度の関係を示す。 上述したように、 Al Ga^N低 温堆積層を 500°Cで堆積し、 昇温した後、 A 1。.^&。.9Ν低温堆積層の熱処理 にょる八1。.10&。.^ファセット構造層112への変化、 GaN層 113初期成 長、 および GaN層 113本成長を順に行っている。 低温堆積層の熱処理温度お よび GaN層 113の初期成長温度は、 同一温度としている。 また、 GaN層 1 13の本成長は、 初期成長を厚さ 50 nm行った後に、 連続的に降温して 107 0 に維持することにより行い、厚さが 1· 5 111の &>^層113を形成した。 図 4に示すように、 G a N初期成長温度を 850 °Cから 1150 の間で変化 させることにより、 GaN層 113の C面内における格子定数を制御できること がわかる。 特に、 1120°Cで GaN初期成長を行った場合には、 a軸方向の格 子定数は 0. 31816nmとなり、 これは A 1組成 9. 3%のフリ一スタンデ イング A 1 GaN層の a軸方向の格子定数に相当する。 即ち、 GaNテンプレー ト上に八1。.。9 &。.9。71^層が格子整合するとぃぅことでぁり、 A 1 GaN/Ga Nヘテロ構造作製時に、 クラックの発生を抑制するのに非常に効果的である。 G a N層における a軸方向の格子定数は 0. 31795〜0. 31850nmであ ることが好ましく、 c軸方向の格子定数は 0. 51877〜0. 51916nm であることが好ましい。 尚、 GaN層 113の格子定数制御は、 GaN本成長温 度を制御する方法でもある程度可能である。
GaN初期成長温度が 1150°Cを超えると、 温度を上昇させても a軸方向の 格子定数の低下率が 0に近づく傾向にある。 これは、 表面に形成されるピット密 度と密接な関係がある。 即ち、 八1„.10&„.^低温堆積層の熱処理温度ぉょび0 aN層 113の初期成長温度が 1150°Cを超えると、 Gal^il l 3の表面に 形成されるピット密度が急激に増加する。 これは、 A 1 (uG a。.9N低温堆積層が 熱処理中に ϋされて成長核密度が低ィ匕したため、 三次元成長から二次元成長へ の成長様式の移行がスムーズに生じず、 ピットが形成されたものである。 したが つて、 低温堆積層の熱処理と GaN層 113の初期成長は、 低温堆積層の適が 激しく起こらない程度の高温で行うことが好ましく、 これによつて、 格子定数の 制御および表面モフォロジ一の平坦化が可能になる。
低温堆積層の熱処理温度および G a N層 113の初期成長温度は、 G a N層 1 13の本成長温度より高ければ、 本実施形態のように必ずしも同一温度である必 要はなく、 低温堆積層の熱処理温度が G a N層 113の初期成長温度よりも高く ても、 或いはその逆であってもよい。
また、 本実施形態では、 GaN層 113の初期成長温度から本成長温度への成 長温度変化を連続的に行ったが、段階的に行っても良い。低温堆積層の熱処理温度 から GaN層 113の初期成長温度への変化に関しても同様である。 初期成長か ら本成長に移行する際の温度差は、 10〜 50 °Cが好ましく、 20〜 45 °Cがよ り好ましく、 30〜40°Cが更に好ましい。
以上の説明は、 A 1 XG ay I yN低温堆積層において A 1が含まれている場 合であるが、 これに対し、 A 1が含まれていない低温堆積層を形成する場合 （例 えば、 Ga I nN低温堆積層を用いる場合)、上述した G a N初期成長条件を用い ると、 低温堆積層の分解が激しく起こり、 最適なファセット面が形成されないた め、 図 3 (b) に示すように不完全なファセット構造層 114となり、 成長核密 度が低化する現象が生じた。 即ち、 Ga I 111^低温堆積層上に0&1^層113を 成長させた場合、 格子定数の制御は可能であるが、 表面モフォロジ一は凹凸が多 く、 ピットが高密度 （5. 5 X 103 c m -2〜 1. 5 X 104cnr2) に形成された 0&^^層113しか得られなかった。
GaN層 113において、 ピットがほとんどなくステップフローモードで成長 している良好な表面モフォロジーを得るためには、 熱処理温度及び初期成長温度 を低くせねばならないため（例えば、 850。C〜950°C)、 &&1^層113の格 子定数を制御できる範囲が狭くなり、 あまり有効な手段ではない。 具体例を挙げ ると、 c軸格子定数が 0. 51865 nmから 0. 51881 nm、 a軸格子定 数が 0. 31866nmから 0. 31844 nmであり、 制御できる範囲は、 A 1を含む八1 & 111—„：^低温堆積層を用ぃた場合ょりも狭ぃ。 この GaNテ ンプレートを用いレーザ素子を作製した場合、 A l。.。9GaQ.91Nクラッド層と Ga N層との格子不整合が大きいため、 多くのクラックが発生して歩留まりが悪いと いう結果になった。
一方、 A 1を含んだ A lxGayI n^N低温堆積層を用いて作製した G a Nテ ンプレートの場合、 GaN層の格子定数を制御し、 Al。,。9Ga。.91Iv^ラッド層と 実質的に格子整合させることが可能であり、 クラックの発生を抑制でき、 高歩留 まりでレーザ構造の作製が実現できた。
このように、 少なくとも A 1を含む A lxGayI η yN低温堆積層を用い、 最 適な温度領域において低温堆積層の熱処理とファセット構造層への変化、 そして G a N層の初期成長を行うことにより、 高品質で信頼性の高い窒化物半導体素子 を作製することができる。
次に、 AlxGayI n〖— x— yN低温堆積層における A 1の最適な組成割合を検討す る。 図 5は、 A lxGayI！！ト yN低温堆積層の A 1組成 Xに対する、 GaNテン プレートの表面に形成されるピット密度、 及び表面近傍の貫通転位密度の関係を 示す。低温堆積層の膜厚や熱処理温度、 G aN層の初期成長温度などについては、 図 2に示す温度シーケンスに従っている。
x= 0、すなわち低温堆積層に A 1を含まない G ay I η,— yN低温堆積層を用い て作製した G a Nテンプレートでは、 前述のように熱処理によって低温堆積層の 分解が激しく起こり不完全なファセット構造層となるため、成長核密度が低化し、 GaNテンプレートの表面に形成されるピット密度が、 A 1を含む A lxGayI η^Ν低温堆積層を用いた場合に比べ一桁以上増加した。即ち、低温堆積層には 少なくとも A 1が含まれていることが、 ピット数の抑制には重要である。
低温堆積層の A 1組成に対するピット密度の依存性は小さく、 1 X 102cm一2 以下であり、 ほとんど測定限界値以下であった。 一方、 低温堆積層の A 1組成に 対する G a Nテンプレートの貫通転位密度は、 A 1組成 が 0.3以下の場合、良 好な歩留まりが得られる基準となる 2 X 109cm— 2以下であつたが、 Xが 0.3 を越えると 2X 109cm—2よりも大きくなり、 x=l、 すなわち A IN低温堆積 層を用いた場合には、 1X 10lQcm-2程度になった。 これは、低温堆積層の A 1 組成を増加することにより、 成長核密度が増加し、 且つ成長核の格子定数が小さ くなるので、 成長面内における結晶軸のずれ （ツイスト） の分布が大きくなり、 成長初期過程で十分に貫通転位が消滅しなかったためであると考えられる。 この 結果から、 AlxGayl ri — yN低温堆積層の A1組成は、 0%より大きく、 30% 以下であることが望ましいといえる。
以上のように、 A lxGayI！！ト x— yN (0<x≤0. 3， 0<y<l, 0<x + y≤l) 低温堆積層を用い、 低温堆積層の分解脱離が生じない温度で、 かつ、 G a N層の本成長温度よりも高い温度の範囲内で、 低温堆積層の熱処理とファセッ ト構造層への変化、 そして GaN層の初期成長を、 制御したい格子定数に相当し た温度で行うことによって、 貫通転位が少なく、 表面のピットの発生を抑制した G a Nテンプレートを作製することができる。 Xの範囲は、 0. 02≤x≤0. 20であることが好ましく、 0. 05≤x≤0. 15であることがより好ましい。 本実施形態では、 基板上に低温堆積層を介して G a N層を形成した G a Nテン プレートの作製方法について説明したが、 GaN層は、 Al、 B、 I nなどを含 んでいてもよく、 AlwGai— WN (0<w≤0. 3) や他の窒化物半導体混晶な どの GaN系半導体層からなるテンプレートであっても、 上述した条件で作製す ることにより、本実施形態と同様の効果を奏することができる。
Figure imgf000012_0001
(0<w≤0. 3) 力らなる GaN系半導体層の場合、 c軸格子定数は、 0. 5 1877-0. 020308 Xw (nm) から 0. 51916— 0. 02032 3Xw (nm) の範囲が好ましく、 a軸格子定数は、 0. 31850— 0. 00 7665 Xw (nm) から 0. 31795— 0. 007652 Xw (nm) であ ることが好ましい。
また、 成長直後の低温堆積層における各元素の組成と、 熱処理によってファセ ット構造層に変化した後の各元素の組成とは、 同じであっても異なっていてもよ い。
また、 本実施形態では C面サファイア基板を使用したが、 A面サファイア基板 や、 C面に対して A面、 M面等の方向に微傾斜した基板などを使用することもで きる。 また、 サファイア基板以外に、 砒化ガリウム、 スピネル、 酸化マグネシゥ ム、窒化ガリウム、窒化アルミニウムガリウムなどからなる基板を用いてもよく、 テンプレートとして作製する G a N系半導体層よりも熱膨張係数が大きい材料で あることが好ましい。
(実施の形態 2)
図 6は、 本発明の一実施形態に係る製造方法により作製された窒化物半導体レ —ザ素子の断面構造を示す図である。 半導体レ一ザ素子の製造工程において、 結 晶成長には MO VP E法を用いる。原料を基板に供給するためのキヤリァガスは、 少なくとも N2または H2等の不活性ガスを含むガスを用いる。以下に半導体の成 長プロセスを示す。
本実施形態の窒化物半導体レーザ素子の作製は、 実施の形態 1に記載した方法 により A 10. Q7GaQ.93Nテンプレートを作製して行う。 まず、 C面サフアイ ァ基板 20 1を、 N2および H2のキヤリアガスのみを供給しながら 1 1 50°Cま で加熱し、 表面に付着した不純物を除去した後、 5 50°Cまで降温する。
次に、 サファイア基板 20 1上に、 550°Cでトリメチルガリウム （TMG)、 トリメチルアルミニウム （TMA)、 トリメチルインジウム （TMI)および NH 3を供給して A 10. iGao. 89 I n0. 01N低温堆積層（図示せず）を成膜した後、 1 120 まで昇温させる。 そして、 N2、 H2および NH3雰囲気において低温 堆積層に対し 2分間熱処理を施し、 A l。.！Gao. 89 I n0. Q1Nファセット構造 層 202に変化させた後、 1 120°Cを維持したまま TMG、 TMAおよび NH 3を供給し、 A 10. 07Ga0. 93N層 20 3の成長を開始する。
A 1 Q.。7GaQ. 93N層 203の初期成長を厚さ約 5 O nm行った後、 成長を 続けながら 1 090°Cまで連続的に降温して、 引き続き A 10. 07Ga0. 93N層 203の本成長を厚さ 2 /xm行う。 次に、 n型 A 1。. 13Ga0. 87N/A 1。. 07 Ga0. 93N超格子コンタクト層 204、 n型 A 10. 16Ga0. 84NZA 10. XG a0. 9N超格子クラッド層 205、 n型 GaN光ガイド層 206、 Ga l nNZ GaN多重量子井戸 (MQW)活性層 207、 p型 A 1。.2Ga0. 8Nキャップ層 208、. p型 GaN光ガイド層 209、 p型 A 10. 16Ga0. 84N/A 10, ,G a o. 9N超格子クラッド層 2 1 0、 p型 A 10. 01Ga0. 99N第二コンタクト層 2 1 1および P型 Ga0. 85 I n0. 15N第一コンタクト層 2 1 2を、 順次 C面内の a 軸格子定数が一致して格子整合するように結晶成長させる。 Ga I nN/GaN 多重量子井戸 (MQW) 活性層 207及び p型 Ga。. 85 I n 0. 15N第一コンタ クト層 2 12を形成する際には、 I nの取りこみを行うために成長温度を 7 8 0°Cに下げる。
その後、 P型 A l 0. 16Ga0. 84N/A 10. .G&o. 9N超格子クラッド層 2 1 0、 P型 A 10. 01Ga0. 99N第二コンタクト層 2 1 1、 p型 Ga0. 85 I n0. 15 N第一コンタクト層 2 1 2をリッジストライプ状に加工する。 ストライプ幅は 2 〜4ミクロン程度である。更に、 n型 A 10. 13Ga0. 87NZA 10. 07Ga0. 93 N超格子コンタクト層 204の一部が露出するまでエッチングを行う。
ついで、表面を S i 02絶縁膜 214で覆い、 n型 A 10. 13Ga0. 87Ν/Ά 1 o. 07Ga0. 93N超格子コンタクト層 204、 および、 P型 Ga。 85 I n0. 15N 第一コンタクト層 212上にコンタクトホールを設ける。 そして、 絶縁膜 21 上に、このコンタクトホールを介して n型 A 10.13Ga0.87NZA 10.07Ga0. 93N超格子コンタクト層 204、 および、 p型 Ga0.85 I n0.15N第一コンタ クト層 212に電気的に接続される n電極 215および p電極 213をそれぞれ 設ける。 こうして、窒化物半導体レーザ素子が作製される。 P型 Ga0.85 I n0. 15N第一コンタクト層 212は、 p電極 213とのコンタクト抵抗低減のため、 P型 A 10. 01Ga0.99N第二コンタクト層 211よりもバンドギャップが小さ く、 p型不純物をより多く含むことを特徴とする。 本素子において、 n電極 21 5と p電極 213の間に電圧を印加すると、 p電極 213から正孔が、 n電極 2 15から電子が、 MQW活性層 207に注入され、 MQW活性層 207で利得を 生じ、 405 nmの波長でレーザ発振を起こす。
図 7に示すように、 MQW活性層 207は、厚さ 3 nmの G a 0.9 I n 0. 井 戸層 207 aと、 厚さ 6 nmの GaNバリア層 207 bとから構成されている。 n型 A 10. 13Ga0.87N/A 10.07Ga0.93N超格子コンタクト層 204は、 厚さ 2. 5 nmの n型 A 10. 13Ga0.87N層 204 aと、 厚さ 2. 5 nmの A 1 o.07Ga0.93N層 204 bとから構成され、 600周期 （全厚さ 3 m) 積 層する。 n型ドーパントには S iを用い、 少なくとも Al。.13Ga。.87N層ま たは A 1。.。7Ga。.93Nのいずれか （或いは両方） にドーピングを行う。 n型 A 10. 16Ga0.84N/A 10. iGao.9N超格子クラッド層 205は、 厚さ 2. 5 nmの n型 A 10. 16Ga0.84N層 205 aと、厚さ 2. 5nmの A l ojGa o.9N層 205 bとから構成され、 200周期 （全厚さ 1 m) 積層する。 n型 ドーパントとして S iを用い、少なくとも A 10. 16Ga0.84N層または A 10. , Ga。.9Nのいずれか （または両方） にドーピングを行う。 P型 A I Q.16Ga0. 84NZA 10. iGao.9N超格子クラッド層 210は、 厚さ 2. 5]1111の 型八 1。. i6Ga。.84N層 210 aと、 厚さ 2. 5 nmの A 1。. i G a。.9N層 210 bとから構成され、 140周期 （全厚さ 0. 7 ΠΙ) 積層する。 p型ドーパン卜 には Mgを用い、 少なくとも A 10. 16Ga0.84Nまたは A 10. !Ga0.9Nのい ずれか （或いは両方） にドーピングを行う。
このように作製した A 10.07Ga0.93N層 203の a軸方向の格子定数は 0 · 317902 η mであり、 レーザ構造を作製した場合クラックが発生しゃすい n 型 Al 0.13Ga0.87N/A10.07Ga0.93N超格子コンタクト層 204 (平均 A1組成 0. 1)、 n型 A l 0.16Ga0.84N/A 10. 9Ν超格子クラッド 層 205 (平均 A1組成 0. 13)、 及び、 ρ型 A 1。.16Ga。.84Ν/Α 10.ェ Ga。， 9Ν超格子クラッド層 210 (平均 A1組成 0. 13) の a軸方向のバル ク格子定数と実質的に格子整合する。 さらに、 A 10. !Gao.891 n0.01N低温 堆積層を、上述した最適条件下で熱処理することによって、結晶欠陥が抑制され高 品質低抵抗な A 10. 07Ga0.93N層 203が得られる。
これらの結果、 基板前面においてクラックの無い平坦なレーザ構造の結晶成長 が実現でき、 レ一ザ発振の閾値電流密度も従来以下の低電流で発振し、 かつ歩留 まりも格段に向上することが確認された。
また、本素子においては、 n型 A 10. X3Ga0.87N/A 10.07Ga0.93N超 格子コンタクト層 204を用いることで、コンタクト層内の C面に平行な方向の 電子伝導が二次元化されているため電子移動度が高くなり、 電子正孔を注入した 場合に MQW活性層 207へ面内分布のない均一な注入が実現できる。
さらに、 n型層が、合計 4 m厚の n型 A 10.13Ga0.87NZA 10.07Ga0. 93N超格子コン夕クト層 204および n型 A 10. i6Ga0.84N/A 10. G a 0. 9N超格子クラッド層 205で構成されており、従来のようにクラッド層にのみ Al G a N層を用いた場合よりも、 屈折率が小さく EJ?が厚い層が基板側に存在 しているため、 光の漏れ出しが抑制される。 この結果、 光の漏れ出しに起因する 垂直横モードの不安定性 （垂直横モードにおけるマルチモードレーザ発振） を改 善でき、単一横モードでのレーザ発振が実現できる。
本実施形態では、 サファイア基板上に形成するコンタクト層およびクラッド層 を、 A 1 G a Nにより形成しているが、ファセット構造層上に A lwGax_wN(0 ≤w≤0. 3)層を形成した A 1WG a nNテンプレートに実質的に格子整合可 能であれば、 コンタクト層およびクラッド層は A 1 G a Nに限定されるものでは なく、 A 1 Ga I nN^BA I GaN, BA1 I nN、 BAl Ga l nN等でも よい。
また、 本実施形態では、 サファイア基板上へ A 1 Ga I nN低温堆積層の成膜 からその熱処理、 A 1 GaNテンプレートの作製、 レ一ザ構造の作製を一貫して 行っているが、 A 1 GaNテンプレートの作製後、いったん A 1 GaNテンプレー トを取り出し、 絶縁膜マスクの形成やドライエッチング等の加工をテンプレート に施してから、 選択横方向再成長を行う ELO (Ep i t a i a l La t e r a 1 Ove r g r owt h) 技術を用いて低転位密度の A 1 GaNテンプレ —トを作製した後で、 レーザ構造の作製を行ってもよい。 この場合、 Al GaN の EL〇は、 絶縁膜マスク上に低転位密度化には不要な成長核の形成を引き起こ すおそれがあるため、 ェアブリッジ構造をもつタイプの ELOが望ましい。 また、 本実施形態では C面サファイア基板を使用したが、 A面サファイア基板 や、 C面に対して A面、 M面等の方向に微傾斜した基板などを使用することもで きる。 また、 サファイア基板以外に、 砒化ガリウム、 スピネル、 酸化マグネシゥ ム、窒化ガリウム、窒化アルミニウムガリウムなどからなる基板を用いてもよく、 テンプレートとして作製する G a N系半導体層よりも熱膨張係数が大きい材料で あることが好ましい。
(実施の形態 3)
本実施形態は、 実施の形態 2において、 サファイア基板の代わりに n型の導電 性を持つ （例えば S i、 Ge、 〇等の n型不純物を添加した） GaN基板 301 を用いる場合の一例であり、 図 8に示す断面構造を持った窒化物半導体レーザ素 子を作製する。
すなわち、 n型 GaN基板 301上に S iをドーピングした n型 A 1 o^Gao. 89 I n0.01N低温堆積層（図示せず） を形成して熱処理し、 A 10. !Gao.89 I n0.01Nファセット構造層 302に変ィ匕させた後、 n型 A 10.07Ga0.93N層 303を成長させ、 実施の形態 2と同様にして、 窒化物半導体レ一ザ素子を作製 する。 n電極 315は、 n型 GaN基板 301の裏面に設け、 基板表面の p電極 314との間に直線的に電流を流してレーザ発振させる。 以下、 窒化物半導体レ 一ザ素子の製造プロセスを説明する。
本実施形態の窒化物半導体レーザ素子の作製は、 実施の形態 1に記載した方法 により作製した A 1。. Q7Ga。.93Nテンプレートを用いる。 まず、 結晶成長中 の基板劣化を防止するために、 C面 n型 G a N基板 301の裏面に保護膜として 厚さ 0. 1 mの A 1 Nを形成する。 A 1 Nの形成には E CR (E l e c t r o n Cyc l o t r on R e s o n a n c e)スパッタリング装置等を用いる。 保護膜は、 アルミナや S i 02、 S i Nx等、レーザ構造作製時における各層の成 長温度において耐熱性を有する材料であれば、 特に限定されない。 また、 保護膜 の膜厚を必要以上に厚くすると、 結晶成長中における基板と保護膜との熱膨張係 数差に起因した基板の反りやクラックの発生原因になつたり、熱伝導率が異なる ことによる基板の不均一加熱の原因になつたりするので、 基板保護が可能な範囲 でできるだけ薄い膜厚が望ましい。 '
基板裏面に保護膜形成後、前記実施の形態 1とほぼ同様な方法で、 A10. 07G a0.93 Nテンプレートを作製する。 N2と H2のキャリアガスのみを供給しながら 90 O まで加熱し、 η型 GaN基板 301表面に付着した不純物を除去した後、 550 まで降温する。 次に、 n型 GaN基板 301上に 550°Cで TMG、 T MA、 TMI、 ドーパントである S iおよび NH3を供給して、 A l。. iGao.89 I n0.01N低温堆積層 （図示せず） を成膜した後、 1120°Cまで昇温させ、 N 2、 H2および NH3雰囲気において 2分間熱処理を施し、 A 1。. &。.89 I n0. 01Nファセット構造層 302に変化させる。 この後、 1120°Cで TMG、 TM A、 NH3およびドーパントである S iを供給し、 n型 A 1。.。7Ga。.93N層 3 03の成長を開始する。 n型 A 10. 07Ga0.93N層 303の初期成長を厚さ約 50 nm行った後、 成長を続けながら 1090でまで連続的に降温して、 弓 続 き n型 A 10.。7Ga0.93N層 303の本成長を厚さ 2 xm行う。 この後、 前記 実施の形態 2と同様の方法により、 窒化物半導体レーザ素子を作製する。
窒ィ匕物半導体レーザの作製後、 機械的ラッピング、 ドライエッチングゃゥエツ トエッチング等の作業を施して、 n型 GaN基板 301の裏面に形成した保護膜 をまず除去する。 次に p型 Al。. 16Ga0.84N/A 1。.1Ga。.9N超格子クラ ッド層 310、 P型 Al。.01Ga0.99N第二コンタクト層 311、 p型 Ga0.8 5 I n0. 15 N第一コン夕クト層 312をリツジストライプ状に加工し、 リッジの 両脇を S i 02絶縁膜 314で覆い、 電流注入領域を形成する。 ストライプ幅は 2〜4ミクロン程度である。そして、絶縁膜 314の開口部の p型 Ga。.85 I n 0. 15N第一コンタクト層 312と導通するように、絶縁膜 314の表面に P電極 313を形成する。 また、 n型 GaN基板 301裏面には、 n電極 315を形成 する。 こうして、 窒化物半導体レーザ素子が作製される。 本素子において n電極 315と！電極 313の間に電圧を印加すると、 p電極 313から正孔が、 n電 極 315から電子が、 MQW活性層 307に注入され、 MQW活性層 307で利 得を生じ、 405 nmの波長でレーザ発振を起こす。 本素子においては、 n電極 315と p電極 313が ^向に一直線に並ぶように形成されており、 MQW活 性層 307に対して面内分布のない均一な注入が実現できる。
さらに、 n型層が、 合計 6 m厚の n型 A 10. 07Ga0. 93N層 303、 n型 A 1 o. 13Ga。. 87NZA 1。· 07Ga0.93N超格子層 304および n型 A 10. 1 6Ga0.84N/A 10. 1Ga0. 9N超格子クラッド層 305で構成されており、従 来のようにクラッド層にのみ A 1 G a N層を用いた場合よりも、 屈折率が小さく 膜厚が厚い層が基板側に存在しているため、 光の漏れ出しが抑制される。 この結 果、 光の漏れ出しに起因する垂直横モードの不安定性 （垂直横モードにおけるマ ルチモードレーザ発振） を改善でき、単一横モ一ドでのレーザ発振が実現できる。 このように作製した A 10. 07Ga0.93N層 303の a軸方向の格子定数は、 0. 317934 nmであり、 レーザ構造を作製した場合クラックが発生しやす い n型 A l。. 13Ga0.87N/A 10.07Ga0.931^超格子層304、 n型 A 10. 16Ga0.84N/A 10. iGao.9N超格子クラッド層 305、 及び、 p型 A 10. 16Ga0.84N/A 1 o. iGao. 9N超格子クラッド層 310の a軸方向のバルク 格子定数と実質的に格子整合する。 この結果、 基板前面においてクラックの無い 平坦なレーザ構造の結晶成長が実現でき、 レーザ発振の閾値電流密度も従来以下 の低電流で発振し、 かつ歩留まりも格段に向上することが確認された。
本実施形態では、 サファイア基板上に形成するコンタクト層およびクラッド層 を、 A 1 GaNにより形成しているが、ファセット構造層上に A
Figure imgf000018_0001
0 ≤w≤0. 3)層を形成した A 1WG a テンプレートに実質的に格子整合可 能であれば、 コンタクト層およびクラッド層は A 1 GaNに限定されるものでは なく、 A 1 Ga I nNや BA 1 GaN, BA1 I nN、 BA 1 Ga I nN等でも よい。
また、 本実施形態では C面 n型 GaN基板を使用したが、 A面 n型 GaN基板 や、 C面に対して A面、 M面等の方向に微傾斜した基板などを使用することもで きる。 また、 GaN基板以外に、 砒化ガリウム、 スピネル、 酸ィ匕マグネシウム、 窒化アルミニウムガリウムなどからなる基板を用いてもよく、 テンプレートとし て作製する G a N系半導体層よりも熱膨張係数が大きい材料であることが好まし レ
(実施の形態 4)
図 9は、 本発明の一実施形態に係る製造方法により作製された変調ドープ A 1 G a N/G a Nヘテロ構造電界効果型トランジス夕素子の断面構造を示す図であ る。 本実施形態において、 結晶成長には MO VP E法を用い、 原料を基板に供給 するためのキャリアガスは少なくとも窒素または水素等の不活性ガスを含むガス で供給される。 以下、 成長プロセスを示す。
本実施形態の窒化物半導体へテロ構造電界効果型トランジスタ素子の作製は、 実施の形態 1に記載した方法により A 1。.07Ga0.93Nテンプレートを作製し て行う。 まず、 N2および H2のキャリアガスのみを供給しながら C面サファイア 基板 401を 1150°Cまで加熱し、 表面に付着した不純物を除去した後、 55 0°Cまで降温する。次に、サファイア基板 401上に 550°Cで TMG、 TMA、 TMIおよび NH3を供給して、 A 10.3Ga0.69 I n0.01N低温堆積層 （図示 せず） を成膜した後、 1120°Cまで昇温させ、 N2、 H2および NH3雰囲気に おいて 2分間熱処理を施し、 A 10. 3Ga0.69 I n0.01Nファセット構造層 40 2に変化させる。 この後、 1120°Cで TMGと NH3とを供給し、 GaN層 4 03の成長を開始する。 G a N層 403の初期成長を厚さ約 30 nm行つた後、 成長を続けながら 1070°Cまで 10°Cずつ段階的に降温し、 弓 続き G aN層 403を厚さ 4 m本成長させる。
次に、 GaN層 403上に、 アンドープ A 1。.3G a。.7Nスぺレサ層 404、 S iを不純物としてドーピングした n型 A 10.3Ga0.7N障壁層 405、アンド —プ A 1。.3Ga0.7Nキャップ層 406を、順次 C面内における a軸方向の格子 定数が一致して格子整合するように結晶成長させる。ここで、 「a軸方向が格子整 合する」 とは、 GaN層 403に対して A 10.3Ga0.7Nスぺーサ層 404、 A 10. 3Ga0.7N障壁層 405および A 10.3Ga0.7Nキャップ層 406が弹性 的に格子変形することにより、 a軸方向の格子定数が一致しており、かつ、ヘテロ 界面における欠陥やクラックの発生がないことをいう。
その後、 ゲート幅 50〃mのメサ構造を形成後、 アンド一プ A 1。.3Ga0.7 Nキャップ層 406上にソース電極 407、 ドレイン電極 408およびゲート電 極 409を形成する。 このようにして、 変調ド一プ A 1 GaNZGaNヘテロ構 造電界効果型トランジスタ素子を作製すると、 GaN層403とAl ().3Ga0. 7Nスぺーサ層 404とのへテロ界面付近に、 2次元電子ガス 410が形成され る。
本素子の室温における 2次元電子ガス濃度は約 8 X 1012 c m_2、 電子移動度 は 1200 cn^ZVsであった。 この素子において、 ゲート電極 409に電圧 を印加しながらソース電極 407およびドレイン電極 408間に電界を印加する ことで、 ゲート電圧が 2 Vにおいて相互コンダクタンスが 30 OmSZmm程度 のトランジスタ特性が再現性良く得られる。
本実施形態では、 サファイア基板 401上に Al。.3Ga0.69 I n0.01N 低 温堆積層を成膜し、 G a N初期成長時の成長温度を調整することで、 GaN層 4 03の格子定数を制御したために、 制御性良く 2次元電子ガスを形成でき、 高歩 留まりで変調ドープ A 1 GaN/ GaNヘテロ構造電界効果型トランジスタを実 現できた。
一方、 G a N層 403の成長を行うために、 G a N初期成長時の成長温度を制 御しなかった場合、 GaN層 403の a軸格子定数は結晶成長ごとに 0. 318 71nmから 0. 31822nmとなり、 室温における 2次元電子ガス濃度も 5 X 1012 cm一2から 1 X 1013 cm—2の範囲でばらついたため、 再現性のよい トランジスタ特性は得られなかった。 これは、 n型 A 10. 3Ga0.7N障壁層 40 5の A 1組成およびド一ビング濃度が精密に制御されていても、 G a N層 403 の格子定数が異なるため、 ピエゾ電界によって誘起される 2次元電子ガス濃度に ばらつきを生じるためと考えられる。
また、本実施形態では、サファイア基板 401上に Al。.3Ga。.69 I n。.01 N ファセット構造層 402を介して GaN層 403の成長を行っているが、トラ ンジス夕素子のリーク電流は、 ファセット構造層の A 1組成が高いほど小さくな る。 また、 電子移動度は A 1組成が低いほど大きく、 この理由としては、 ファセ ット構造層の A 1組成が高くなるほど貫通転位密度が増加するために、 電子移動 度が小さくなるからと考えられる。実際に、ファセット構造層の A 1組成が 30% のときにリーク電流が最小となり、 電子移動度が最大となった。
また、 本実施形態では、 C面サファイア基板を使用したが、 A面サファイア基 板や、 C面に対して A面、 M面等の方向に微傾斜した基板などを使用することも できる。 また、 サファイア基板以外に、 砒化ガリウム、 スピネル、 酸化マグネシ ゥム、 窒化ガリウム、 窒化アルミニウムガリウムなどからなる基板を用いてもよ く、 作製する GaNや A 1 GaNよりも熱膨張係数が大きい材料であることが好 ましい。
また、 A
Figure imgf000021_0001
(0≤w≤0. 3) テンプレート作製における G a N層 の形成と同様の条件下で行うことで、 A lwGa nNテンプレートに実質的に格 子整合していれば、 スぺ一サ層ゃ障壁層、 キャップ層に A 1 Ga I nNや BN及 びこれらの混晶窒化物系半導体全般を使用することもできる。
また、 本実施形態では、 サファイア基板上へ A 1 Ga l nN低温堆積層の成膜 からその熱処理、 A 1 Ga Nテンプレートの作製、 ヘテロ構造電界効果型トラン ジス夕の作製を一貫して行ったが、 A 1 G a Nテンプレートの作製をした後、いつ たん A l GaNテンプレートを取り出し、 絶縁膜マスクの形成やドライエツチン グ等の加工をテンプレートに施してから、 選択横方向再成長を行う EL〇 (Ep i t ax i a 1 La t e r a l Ove r g r owt h) 技術を用いて低転位密 度の A 1 G a Nテンプレートを作製した後で、 トランジスタ構造の作製を行って ももちろん良い。 この場合、 Al GaNのEL〇は、 絶縁膜マスク上に低転位密 度化には不必要な成長核の形成を引き起こすおそれがあるため、 ェアブリッジ構 造をもつタイプの ELOが望ましい。 産業上の利用可能性
以上のように、 本発明によれば、 高品質で信頼性の高い窒化物半導体素子を提 供することができる。

Claims

請求の範囲
1. 基板の表面に、 少なくとも A 1を含む ΠΙ族— V族窒化物半導体からなる低温 堆積層を第 1の温度で成膜するステップと、
前記第 1の温度よりも高い第 2の温度で、 前記低温堆積層を熱処理し、 ファセ ット構造層へ変化させるステップと、
前記ファセット構造層の表面に、 G a N系半導体層を第 3の温度で初期成長さ せるステップと、
前記第 3の温度よりも低い第 4の温度で、 前記 G a N系半導体層を本成長させ るステップとを備える窒化物半導体素子の製造方法。
2. 前記低温堆積層は、 AlxGayl r^— yN (0<x≤0. 3 0く yく 1, 0 <x + y≤l) で表される請求の範囲第 1項に記載の窒化物半導体素子の製造方 法。
3. 前記第 2の温度は、 前記低温堆積層の原子再配列が生じる温度よりも高く、 且つ、 前記低温堆積層の分解脱離が生じる温度よりも低い温度である請求の範囲 第 1項に記載の窒化物半導体素子の製造方法。
4. 前記第 2の温度は、 800 1150°Cの範囲にある請求の範囲第 1項に記 載の窒化物半導体素子の製造方法。
5. 前記第 3の温度は、 前記 G a N系半導体層の初期成長温度と、 前記 GaN系 半導体層における前記基板表面に沿う軸方向の格子定数との関係に基づいて、 決 定される請求の範囲第 1項に記載の窒化物半導体素子の製造方法。
6. 前記第 3の温度は、 850 1150°Cの範囲にある請求の範囲第 1項に記 載の窒化物半導体素子の製造方法。
7. 前記第 3の温度および前記第 4の温度間の温度差が、 10 50°Cの範囲に ある請求の範囲第 1項に記載の窒化物半導体素子の製造方法。
8. 前記第 2の温度および第 3の温度は、 同一温度である請求の範囲第 1項に記 載の窒化物半導体素子の製造方法。
9. 前記 GaN系半導体層の表面に、 n型窒化物半導体層、 活性層、 及び p型窒 ィ匕物半導体層を、 前記 G aN系半導体層と格子整合するように順次結晶成長させ ることにより、 窒化物半導体発光素子を作製するステツプを更に備える請求の範 囲第 1項に記載の窒ィ匕物半導体素子の製造方法。
1 0 . 前記基板、■低温堆積層および G a N系半導体層が n型である請求の範囲第 9項に記載の窒化物半導体素子の製造方法。
1 1 . 前記 G a N系半導体層の表面に、 スぺーサ層、 n型障壁層およびキャップ 層を、 前記 G a N系半導体層と格子整合するように順次結晶成長させることによ り、 前記 G a N系半導体層とスぺ一サ層との間にへテロ界面を形成し、 変調ド一 プヘテロ構造電界効果型トランジス夕を作製するステツプを更に備える請求の範 囲第 1項に記載の窒化物半導体素子の製造方法。
PCT/JP2003/000451 2002-01-21 2003-01-21 Procede de fabrication d'un dispositif a semi-conducteurs a base de nitrures WO2003063215A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003562982A JP3569807B2 (ja) 2002-01-21 2003-01-21 窒化物半導体素子の製造方法
US10/465,647 US6764871B2 (en) 2002-01-21 2003-06-20 Method for fabricating a nitride semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002011335 2002-01-21
JP2002-11335 2002-01-21

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US10/465,647 Continuation US6764871B2 (en) 2002-01-21 2003-06-20 Method for fabricating a nitride semiconductor device

Publications (1)

Publication Number Publication Date
WO2003063215A1 true WO2003063215A1 (fr) 2003-07-31

Family

ID=27606012

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/000451 WO2003063215A1 (fr) 2002-01-21 2003-01-21 Procede de fabrication d'un dispositif a semi-conducteurs a base de nitrures

Country Status (3)

Country Link
US (1) US6764871B2 (ja)
JP (1) JP3569807B2 (ja)
WO (1) WO2003063215A1 (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6764871B2 (en) * 2002-01-21 2004-07-20 Matsushita Electric Industrial Co., Ltd. Method for fabricating a nitride semiconductor device
JP2005183997A (ja) * 2003-12-18 2005-07-07 Samsung Corning Co Ltd 発光素子用窒化物半導体テンプレートおよびその製造方法
JP2006190803A (ja) * 2005-01-06 2006-07-20 Matsushita Electric Ind Co Ltd 半導体発光素子
JP2006310864A (ja) * 2005-04-28 2006-11-09 Sharp Corp 半導体発光デバイスおよび半導体デバイスの製造方法
JP2008513987A (ja) * 2004-09-17 2008-05-01 オプトガン オイ 半導体へテロ構造
JP2009509341A (ja) * 2005-09-14 2009-03-05 インターナショナル レクティファイアー コーポレイション 寄生電流経路を閉塞するために交互の高温層および低温層を用いる超格子の製造方法
JP2010045416A (ja) * 2009-11-25 2010-02-25 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物電子デバイス
JP2010245444A (ja) * 2009-04-09 2010-10-28 Sharp Corp 窒化物半導体発光素子の製造方法
JP2011077100A (ja) * 2009-09-29 2011-04-14 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体のエピタキシャル成長方法及びｉｉｉ族窒化物系化合物半導体素子の製造方法
WO2011084596A3 (en) * 2009-12-16 2011-11-17 Micron Technology, Inc. Gallium nitride wafer substrate for solid state lighting devices, and associated systems and methods
JP2012056797A (ja) * 2010-09-09 2012-03-22 Furukawa Co Ltd Ｉｉｉ族窒化物半導体基板の製造方法
JP2012140328A (ja) * 2006-06-20 2012-07-26 Sumitomo Electric Ind Ltd ＡｌｘＧａ１−ｘＮ結晶基板
US8541816B2 (en) 2007-11-02 2013-09-24 Sumitomo Electric Industries, Ltd. III nitride electronic device and III nitride semiconductor epitaxial substrate
JP2015512856A (ja) * 2012-03-21 2015-04-30 フライベルガー・コンパウンド・マテリアルズ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツングＦｒｅｉｂｅｒｇｅｒ Ｃｏｍｐｏｕｎｄ Ｍａｔｅｒｉａｌｓ Ｇｍｂｈ Ｉｉｉ−ｎ単結晶製造方法およびｉｉｉ−ｎ単結晶
WO2020138226A1 (ja) * 2018-12-26 2020-07-02 京セラ株式会社 半導体素子の製造方法、半導体素子および基板
JP2021527335A (ja) * 2018-06-14 2021-10-11 グロ アーベーＧｌｏ Ａｂ エピタキシャル窒化ガリウムベース発光ダイオード、および、その製造方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4178836B2 (ja) * 2002-05-29 2008-11-12 ソニー株式会社 窒化ガリウム系半導体素子及びその製造方法
TWI295085B (en) * 2003-12-05 2008-03-21 Int Rectifier Corp Field effect transistor with enhanced insulator structure
GB0509328D0 (en) * 2005-05-09 2005-06-15 Univ Nottingham A bulk, free-standing cubic III-N substrate and a method for forming same
JP4554469B2 (ja) * 2005-08-18 2010-09-29 日本碍子株式会社 Ｉｉｉ族窒化物結晶の形成方法、積層体、およびエピタキシャル基板
JP2007081180A (ja) * 2005-09-15 2007-03-29 Matsushita Electric Ind Co Ltd 半導体発光素子
WO2012087175A1 (en) 2010-12-21 2012-06-28 Schlumberger Holdings Limited Method for estimating properties of a subterranean formation
JP5883331B2 (ja) 2012-01-25 2016-03-15 住友化学株式会社 窒化物半導体エピタキシャルウェハの製造方法及び電界効果型窒化物トランジスタの製造方法
JP5362085B1 (ja) * 2012-09-05 2013-12-11 株式会社東芝 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法
JP2016171196A (ja) * 2015-03-12 2016-09-23 株式会社東芝 半導体装置の製造方法
JP6092961B2 (ja) * 2015-07-30 2017-03-08 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体発光素子およびその製造方法
FR3041470B1 (fr) * 2015-09-17 2017-11-17 Commissariat Energie Atomique Structure semi-conductrice a tenue en tension amelioree
US11287563B2 (en) 2016-12-01 2022-03-29 Ostendo Technologies, Inc. Polarized light emission from micro-pixel displays and methods of fabrication thereof
JP6848584B2 (ja) * 2017-03-24 2021-03-24 住友電気工業株式会社 窒化物半導体層の成長方法
CN111607824A (zh) * 2020-06-02 2020-09-01 无锡吴越半导体有限公司 基于ScAlMgO4衬底的氮化镓单晶及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088185A (ja) * 1994-06-15 1996-01-12 Furukawa Electric Co Ltd:The ＧａＮ系化合物半導体薄膜の積層構造および成長方法
JPH08264899A (ja) * 1995-03-24 1996-10-11 Matsushita Electric Ind Co Ltd 窒化ガリウム系半導体の製造方法
JPH1032349A (ja) * 1996-07-12 1998-02-03 Sony Corp 半導体の成長方法
WO1999025030A1 (en) * 1997-11-07 1999-05-20 Agilent Technologies, Inc. Semiconductor substrate and method for making the same
JP2000082671A (ja) * 1998-06-26 2000-03-21 Sony Corp 窒化物系ｉｉｉ−ｖ族化合物半導体装置とその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0582447A (ja) 1991-04-12 1993-04-02 Fujitsu Ltd 化合物半導体結晶の成長方法
JP3620105B2 (ja) 1995-07-27 2005-02-16 日立電線株式会社 窒化ガリウム結晶の製造方法
US6030848A (en) * 1996-06-28 2000-02-29 Kabushiki Kaisha Toshiba Method for manufacturing a GaN-based compound semiconductor light emitting device
JPH10335700A (ja) * 1997-06-04 1998-12-18 Toshiba Corp 半導体発光素子およびその製造方法
US6015979A (en) * 1997-08-29 2000-01-18 Kabushiki Kaisha Toshiba Nitride-based semiconductor element and method for manufacturing the same
JP4352473B2 (ja) * 1998-06-26 2009-10-28 ソニー株式会社 半導体装置の製造方法
JP2000091701A (ja) * 1998-09-04 2000-03-31 Hewlett Packard Co <Hp> 反射鏡、半導体レーザ、反射鏡の形成方法および半導体レーザの製造方法
WO2003063215A1 (fr) * 2002-01-21 2003-07-31 Matsushita Electric Industrial Co., Ltd. Procede de fabrication d'un dispositif a semi-conducteurs a base de nitrures

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088185A (ja) * 1994-06-15 1996-01-12 Furukawa Electric Co Ltd:The ＧａＮ系化合物半導体薄膜の積層構造および成長方法
JPH08264899A (ja) * 1995-03-24 1996-10-11 Matsushita Electric Ind Co Ltd 窒化ガリウム系半導体の製造方法
JPH1032349A (ja) * 1996-07-12 1998-02-03 Sony Corp 半導体の成長方法
WO1999025030A1 (en) * 1997-11-07 1999-05-20 Agilent Technologies, Inc. Semiconductor substrate and method for making the same
JP2000082671A (ja) * 1998-06-26 2000-03-21 Sony Corp 窒化物系ｉｉｉ−ｖ族化合物半導体装置とその製造方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
SASAKI T. ET AL.: "Analysis of two-step-growth conditions for GaN on an AlN buffer layer", JOURNAL OF APPLIED PHYSICS, vol. 77, no. 1, 1 January 1995 (1995-01-01), pages 192 - 200, XP000501757 *
TADAO HASHIMOTO ET AL.: "Reduction of threading dislocations in GaN on sapphire by buffer layer annealing in low-pressure metalorganic chemical vapor deposition", JAPANESE JOURNAL OF APPLIED PHYSICS, vol. 38, no. 12A, PART 1, December 1999 (1999-12-01), pages 6605 - 6610, XP002967014 *
TAKAHIRO ITO ET AL.: "Influence of thermal annealing on GaN buffer layers and the property of subsequent GaN layers grown by metalorganic chemical vapor deposition", JAPANESE JOURNAL OF APPLIED PHYSICS, vol. 38, no. 2A, PART 1, February 1999 (1999-02-01), pages 649 - 653, XP000924403 *

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6764871B2 (en) * 2002-01-21 2004-07-20 Matsushita Electric Industrial Co., Ltd. Method for fabricating a nitride semiconductor device
JP2005183997A (ja) * 2003-12-18 2005-07-07 Samsung Corning Co Ltd 発光素子用窒化物半導体テンプレートおよびその製造方法
JP2008513987A (ja) * 2004-09-17 2008-05-01 オプトガン オイ 半導体へテロ構造
US8053755B2 (en) 2004-09-17 2011-11-08 Optogan Oy Semiconductor heterostructure
JP2006190803A (ja) * 2005-01-06 2006-07-20 Matsushita Electric Ind Co Ltd 半導体発光素子
JP2006310864A (ja) * 2005-04-28 2006-11-09 Sharp Corp 半導体発光デバイスおよび半導体デバイスの製造方法
JP2009509341A (ja) * 2005-09-14 2009-03-05 インターナショナル レクティファイアー コーポレイション 寄生電流経路を閉塞するために交互の高温層および低温層を用いる超格子の製造方法
US9157169B2 (en) 2005-09-14 2015-10-13 International Rectifier Corporation Process for manufacture of super lattice using alternating high and low temperature layers to block parasitic current path
JP2012140328A (ja) * 2006-06-20 2012-07-26 Sumitomo Electric Ind Ltd ＡｌｘＧａ１−ｘＮ結晶基板
US8541816B2 (en) 2007-11-02 2013-09-24 Sumitomo Electric Industries, Ltd. III nitride electronic device and III nitride semiconductor epitaxial substrate
JP2010245444A (ja) * 2009-04-09 2010-10-28 Sharp Corp 窒化物半導体発光素子の製造方法
JP2011077100A (ja) * 2009-09-29 2011-04-14 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体のエピタキシャル成長方法及びｉｉｉ族窒化物系化合物半導体素子の製造方法
JP2010045416A (ja) * 2009-11-25 2010-02-25 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物電子デバイス
WO2011084596A3 (en) * 2009-12-16 2011-11-17 Micron Technology, Inc. Gallium nitride wafer substrate for solid state lighting devices, and associated systems and methods
US9012253B2 (en) 2009-12-16 2015-04-21 Micron Technology, Inc. Gallium nitride wafer substrate for solid state lighting devices, and associated systems and methods
US10347794B2 (en) 2009-12-16 2019-07-09 QROMIS, Inc. Gallium nitride wafer substrate for solid state lighting devices and associated systems
JP2012056797A (ja) * 2010-09-09 2012-03-22 Furukawa Co Ltd Ｉｉｉ族窒化物半導体基板の製造方法
JP2015516355A (ja) * 2012-03-21 2015-06-11 フライベルガー・コンパウンド・マテリアルズ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツングＦｒｅｉｂｅｒｇｅｒ Ｃｏｍｐｏｕｎｄ Ｍａｔｅｒｉａｌｓ Ｇｍｂｈ Ｉｉｉ−ｎテンプレートの製造方法およびｉｉｉ−ｎテンプレート
JP2017124968A (ja) * 2012-03-21 2017-07-20 フライベルガー・コンパウンド・マテリアルズ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツングＦｒｅｉｂｅｒｇｅｒ Ｃｏｍｐｏｕｎｄ Ｍａｔｅｒｉａｌｓ Ｇｍｂｈ Ｉｉｉ−ｎテンプレート
JP2015512856A (ja) * 2012-03-21 2015-04-30 フライベルガー・コンパウンド・マテリアルズ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツングＦｒｅｉｂｅｒｇｅｒ Ｃｏｍｐｏｕｎｄ Ｍａｔｅｒｉａｌｓ Ｇｍｂｈ Ｉｉｉ−ｎ単結晶製造方法およびｉｉｉ−ｎ単結晶
KR20190133274A (ko) * 2012-03-21 2019-12-02 프라이베르게르 컴파운드 마터리얼스 게엠베하 Iii-n 단결정
KR102192130B1 (ko) * 2012-03-21 2020-12-17 프라이베르게르 컴파운드 마터리얼스 게엠베하 Iii-n 단결정
JP2021527335A (ja) * 2018-06-14 2021-10-11 グロ アーベーＧｌｏ Ａｂ エピタキシャル窒化ガリウムベース発光ダイオード、および、その製造方法
JP7312772B2 (ja) 2018-06-14 2023-07-21 ナノシス， インコーポレイテッド エピタキシャル窒化ガリウムベース発光ダイオード、および、その製造方法
WO2020138226A1 (ja) * 2018-12-26 2020-07-02 京セラ株式会社 半導体素子の製造方法、半導体素子および基板
JPWO2020138226A1 (ja) * 2018-12-26 2021-11-11 京セラ株式会社 半導体素子の製造方法、半導体素子および基板
JP7221302B2 (ja) 2018-12-26 2023-02-13 京セラ株式会社 半導体素子の製造方法、半導体素子および半導体デバイス

Also Published As

Publication number Publication date
JP3569807B2 (ja) 2004-09-29
JPWO2003063215A1 (ja) 2005-05-26
US6764871B2 (en) 2004-07-20
US20030232457A1 (en) 2003-12-18

Similar Documents

Publication Publication Date Title
WO2003063215A1 (fr) Procede de fabrication d&#39;un dispositif a semi-conducteurs a base de nitrures
JP4189386B2 (ja) 窒化物半導体結晶層の成長方法および窒化物半導体発光素子の製法
US7550368B2 (en) Group-III nitride semiconductor stack, method of manufacturing the same, and group-III nitride semiconductor device
US7176479B2 (en) Nitride compound semiconductor element
US20090310640A1 (en) MOCVD GROWTH TECHNIQUE FOR PLANAR SEMIPOLAR (Al, In, Ga, B)N BASED LIGHT EMITTING DIODES
US7951617B2 (en) Group III nitride semiconductor stacked structure and production method thereof
JPH0964477A (ja) 半導体発光素子及びその製造方法
US6777253B2 (en) Method for fabricating semiconductor, method for fabricating semiconductor substrate, and semiconductor light emitting device
US8048702B2 (en) Method of fabricating nitride-based semiconductor optical device
EP1122841A1 (en) Process for producing nitride semiconductor device
JP2007103774A (ja) Ｉｉｉ族窒化物半導体積層構造体およびその製造方法
JP2012151472A (ja) メタモルフィック基板システム、メタモルフィック基板システムの形成方法、および、第３族窒化物の半導体素子
WO2008029915A1 (fr) Dispositif d&#39;émission de lumière à semiconducteur et son procédé de fabrication
JP4734786B2 (ja) 窒化ガリウム系化合物半導体基板、及びその製造方法
JPH11243253A (ja) 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法、半導体装置の製造方法、窒化物系ｉｉｉ−ｖ族化合物半導体成長用基板および窒化物系ｉｉｉ−ｖ族化合物半導体成長用基板の製造方法
JP3441329B2 (ja) 窒化ガリウム系半導体素子
US8222639B2 (en) Nitride based semiconductor device and method of manufacturing the same
JP3753068B2 (ja) 電界効果トランジスタ用エピタキシャルウェハの製造方法
JP2004014587A (ja) 窒化物系化合物半導体エピタキシャルウエハ及び発光素子
JP2003115641A (ja) 窒化物半導体レーザ素子
JP2007103955A (ja) 窒化物半導体素子および窒化物半導体結晶層の成長方法
JP2001308464A (ja) 窒化物半導体素子、窒化物半導体結晶の作製方法および窒化物半導体基板
JP3809825B2 (ja) 半導体の成長方法および半導体発光素子の製造方法
JP4389888B2 (ja) 半導体の成長方法、半導体発光素子の製造方法および半導体装置の製造方法
JP2003289047A (ja) 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法、半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 10465647

Country of ref document: US

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NO NZ OM PH PL PT RO RU SC SD SE SG SK SL TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)

Free format text: EXCEPT/SAUF US

WWE Wipo information: entry into national phase

Ref document number: 2003562982

Country of ref document: JP

121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase