WO2003003434A1 - Procede pour produire un film fin semi-conducteur et une pile solaire - Google Patents

Procede pour produire un film fin semi-conducteur et une pile solaire Download PDF

Info

Publication number
WO2003003434A1
WO2003003434A1 PCT/JP2002/005718 JP0205718W WO03003434A1 WO 2003003434 A1 WO2003003434 A1 WO 2003003434A1 JP 0205718 W JP0205718 W JP 0205718W WO 03003434 A1 WO03003434 A1 WO 03003434A1
Authority
WO
WIPO (PCT)
Prior art keywords
hydrogen
thin film
wafer
concentration
solar cell
Prior art date
Application number
PCT/JP2002/005718
Other languages
English (en)
French (fr)
Inventor
Takao Abe
Isao Yokokawa
Original Assignee
Shin-Etsu Handotai Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin-Etsu Handotai Co., Ltd. filed Critical Shin-Etsu Handotai Co., Ltd.
Publication of WO2003003434A1 publication Critical patent/WO2003003434A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a method for manufacturing a semiconductor thin film and a method for manufacturing a solar cell using the same.
  • a solar cell is a semiconductor element that converts light energy into electric power, and includes a pn junction type, a pin type, a Schottky type, and the like, and the pn junction type is most widely used.
  • FIG. 2 is a schematic diagram showing an example of a cross-sectional structure of a pn junction solar cell using a silicon single crystal. That is, by forming the n-type dopant diffusion layer 42 on the first main surface side of the Si single crystal substrate 41, the pn junction portion 48 is formed. The depth from the main surface of the substrate 41 to the pn junction 48 is usually about 0.
  • the n-type dopant diffusion layer 42 is formed by diffusing, for example, phosphorus (P) from the main surface of the p-type silicon single crystal substrate.
  • the substrate 41 on which the P-n junction portion 48 is formed further comprises an oxide film 43 formed on the first main surface, and then a force source electrode 44 and an anode on the first main surface and the second main surface.
  • electrodes 45 electrodes for power extraction
  • an anti-reflection film 47 on the first main surface side to reduce loss of light energy due to light reflection
  • the solar cell having such a structure has become a mainstay of the popular solar cell because a silicon single crystal substrate for the solar cell can be relatively easily manufactured.
  • a silicon single-crystal solar cell using a P-n junction As shown in Fig. 3, when photons having energy equal to or greater than the forbidden band width are absorbed by light irradiation, photoexcitation occurs in the p-type and n-type regions. Electrons and holes are generated as minority carriers, Each diffuses toward the junction. At the junction, an internal electric field (a so-called “build-in” electric field) is generated by the formation of the electric double layer, and electrons and holes diffused as minority carriers are separated by the internal electric field. As a result, the electrons are drawn into the n-type region and the holes are drawn into the p-type region, and are separated and become majority carriers. As a result, the P-type region and the n-type region are positively and negatively charged, respectively, and an electromotive force ⁇ of the solar cell is generated between the electrodes provided in each part.
  • the output characteristics of a solar cell are evaluated by measuring an output current-voltage curve as shown in FIG. 4 using a solar simulator. On this curve, the point Pm at which the product IpVp of the output current Ip and the output voltage Vp is the maximum is called the maximum output Pm, and this Pm is the total light energy incident on the solar cell.
  • SXI S is the element area, I is the intensity of the irradiated light
  • Is defined as the conversion efficiency ⁇ of the solar cell.
  • Semiconductor wafers such as silicon wafers used as solar cell substrates Since the higher the resistance, the higher the current that can be obtained, the open-circuit voltage V oc increases, and the conversion efficiency ⁇ can be increased.
  • lowering the resistivity of the wafer means increasing the dopant concentration and, consequently, the carrier concentration.
  • the probability of recombination disappearance is high Therefore, the lifetime of minority carriers in the wafer becomes shorter, leading to a decrease in the open circuit voltage V oc and, consequently, a loss in the conversion efficiency ⁇ .
  • Figure 5 shows the relationship between the dopant concentration and the lifetime of minority carriers, indicating that the higher the dopant concentration, the shorter the lifetime.
  • FIG. 6 shows the relationship between the substrate resistivity and the diffusion length of minority carriers, and shows that the lower the substrate resistivity, the shorter the lifetime and the shorter the diffusion length.
  • the thickness of the wafer becomes extremely small, light that does not generate electron-hole pairs on the front surface becomes easier to escape from the back surface, leading to a decrease in the conversion efficiency ⁇ .
  • a method has been proposed in which the anode electrode 45 on the back side is formed so as to cover the entire back side to form a reflective film, or irregularities are formed on the surface for irregular reflection by texture processing or the like.
  • the effect is not necessarily sufficient because the ratio of the light reflected from the back surface to escape from the front surface is high.
  • Fig. 7 shows the relationship between the thickness of the wafer and the conversion efficiency ⁇ for various values of the number of reflections in the wafer. According to this, when the thickness is 5 / m or less, the conversion efficiency ⁇ suddenly decreases for the most realistic 100 to 100 times reflection. Therefore, it can be seen that it is advantageous from the viewpoint of improving the conversion efficiency77 that the silicon wafer for a solar cell has a lower limit of about 5 / m and is as thin as possible without being lower than this.
  • the semiconductor ingot is subjected to mechanical or chemical processes such as slicing, wrapping and etching as appropriate, so that 100 ⁇ ⁇ ⁇ It is difficult to get the thinner Yes, and there is a lot of waste in machining.
  • An object of the present invention is to provide a method of manufacturing a semiconductor thin film which is thicker than the lower limit of the conventional smart cut method and which is suitable for a solar cell or the like and which can be manufactured with high yield and high efficiency. And a method of manufacturing a solar cell. Disclosure of the invention
  • a method of manufacturing a semiconductor thin film according to the present invention is characterized in that hydrogen negative ions are implanted into a semiconductor crystal substrate from a main surface thereof to obtain a hydrogen concentration profile in a depth direction. After forming a high hydrogen concentration layer having a concentration peak at a depth of 5 im or more from the surface, a semiconductor thin film is separated from the semiconductor crystal substrate in the high hydrogen concentration layer.
  • a method of manufacturing a solar cell according to the present invention includes a step of manufacturing a semiconductor thin film by the above method, and an electrode forming step of forming a power extraction electrode on a main surface of the semiconductor thin film.
  • a method in which hydrogen ions are implanted to form a high-concentration hydrogen layer, and then the semiconductor thin film is separated from the high-concentration hydrogen layer.
  • hydrogen ions While generating hydrogen positive ions (protons)
  • impurity ions such as metal ions and hydrogen molecular ions are also formed at the same time, so that it is necessary to mass separate the generated ion beam.
  • the present invention is characterized in that hydrogen negative ions are used.
  • hydrogen negative ions When hydrogen negative ions are used, impurity ions such as metal ions and molecular ions are not formed.Therefore, it is not necessary to perform mass analysis on the generated ion beam, and a parallel beam can be easily formed. Can be irradiated at once. Moreover, since the beam does not diverge, it can be implanted deep into the wafer according to the height of the implantation energy, and a prescribed implantation amount can be implanted to a depth exceeding 5 x m.
  • the position of the concentration peak is 5 Aim from the main surface. If it is less than 5, a semiconductor thin film having a thickness of 5 / im or more, which is the object of the present invention, cannot be obtained.
  • the thickness of the semiconductor thin film is reduced to 10 ⁇ in consideration of the conversion efficiency ⁇ assuming 100 to 100 reflections with respect to the conversion efficiency due to the above-described reflection.
  • FIG. 1 is a process explanatory view showing an example of a method for producing a semiconductor thin film according to the present invention.
  • FIG. 2 is a perspective view schematically showing a configuration example of a pn junction type solar cell.
  • Figure 3 illustrates the principle of a pn junction solar cell.
  • Figure 4 is an explanatory diagram of the characteristic parameters of the solar cell.
  • Figure 5 is a graph showing the relationship between the dopant concentration and the minority carrier lifetime in a solar cell.
  • FIG. 6 is a graph showing the relationship between the resistivity of a silicon single crystal wafer and the minority carrier diffusion length of the wafer.
  • Figure 7 is a graph showing the relationship between the thickness of silicon single crystal wafer and the solar cell conversion efficiency for various numbers of reflections.
  • FIG. 8 is a diagram showing a measurement result of a hydrogen concentration profile in the depth direction obtained for the wafer after hydrogen implantation in the example.
  • FIG. 9 is a process explanatory view showing an example of a method for obtaining an SOI wafer by bonding an insulating substrate to the peeled wafer.
  • FIG. 10 is an explanatory process diagram showing an example of a method for bonding an A1-based metal substrate to a peeling wafer and manufacturing a solar cell by using the metal substrate.
  • the best mode for carrying out the present invention will be described by taking as an example a case where a silicon single crystal wafer is used as a semiconductor crystal substrate.
  • the present invention is not limited to a silicon single crystal.
  • Compound semiconductor crystal substrate such as polycrystal or GaAs Can also be applied.
  • a silicon single crystal wafer as a semiconductor crystal substrate as a raw material is set in an ion implanter configured to be capable of implanting hydrogen negative ions.
  • an ion implanter configured to be capable of implanting hydrogen negative ions.
  • an ion implantation apparatus a known apparatus disclosed in, for example, JP-A-2000-21597 can be used.
  • the main surface of the silicon single crystal # 18 is irradiated with a hydrogen negative ion beam to implant hydrogen ions.
  • hydrogen negative ions since a parallel ion beam can be easily formed, hydrogen ions can be simultaneously and uniformly injected over the entire main surface of the silicon single crystal wafer.
  • a hydrogen-rich layer is formed at a certain depth from the irradiation-side main surface of the silicon single crystal wafer.
  • the hydrogen concentration peak is located at a position where the depth d from the surface is 5 / m or more, preferably 1 O / m or more. Is formed so that In order to form a high-concentration hydrogen layer at such a peak position, it is necessary to implant hydrogen negative ions by setting the implantation energy according to the required peak position depth d.
  • the absolute value of the hydrogen concentration is less than 1 ⁇ 10 2 G / cm 3 , normal peeling will not be possible. If the absolute value exceeds 5 ⁇ 10 21 / cm 3 , the implantation process will be prolonged due to an excessive increase in the implantation amount.
  • the half-width of the hydrogen concentration is set to 0.5 im or less, the absolute value of the hydrogen concentration tends to be insufficient, which may hinder the normal peeling.If it exceeds 1 ⁇ m, the sharp and smooth peeling will occur. It is difficult to obtain a surface.
  • a hydrogen concentration absolute value and a hydrogen concentration half width at a peak position depth as described above that is, 5 // m or more from the surface, and preferably 1 O / im or more
  • the wafer after hydrogen implantation in the formed high-concentration hydrogen layer is separated into exfoliated wafer (semiconductor thin film) and residual wafer.
  • the separation (peeling) for example if the dose of negative hydrogen ion implanted with 1 X 10 1 6 ionsZcm 2 or more, can be carried out by heat treatment at a temperature of 400 to 600 ° C after the ion implantation. In addition, if it is about 1.5 X 10 17 ionsZcm 2 or more, delamination can be generated without heat treatment.
  • the exfoliated silicon wafer when used for a solar cell, a silicon single crystal silicon wafer having a low resistivity is advantageous in increasing the conversion efficiency 7.
  • the lower limit of the separation ⁇ Aha is 5 / m, preferably 10 ⁇ m.
  • the resistivity of the peeled wafer can be reduced to 0.04 ⁇ cm.
  • the resistivity of the silicon single crystal wafer as a raw material is about It can be seen that 0.1 ⁇ cm is the lower limit. Therefore, the resistivity of the semiconductor single crystal substrate used in the present invention is desirably in the range of 0.44 to 0.1 ⁇ cm.
  • an n-type dopant may be diffused in the surface layer in advance to form an n-type layer, and then hydrogen-negative ion implantation may be performed. After the implantation, the release wafer is separated, and then the diffusion wafer is subjected to dopant diffusion to form an n-type layer. Either method may be used.
  • the surface layer of the peeled surface is mechanically polished or etched (chemically polished) with an acid or alkali aqueous solution as needed to flatten micro unevenness on the peeled surface and to remove damage due to ion implantation.
  • a thickness of about several nm to several hundred nm is removed.
  • a solar cell is obtained by forming a force source electrode 44, an anode electrode 45, an antireflection film 47, etc. on each main surface of the obtained peeled wafer.
  • damage due to ion implantation may be removed by heat treatment in the element formation process in some cases.
  • the present invention can be applied to the subsequent device fabrication process without performing any polishing or the like.
  • modified examples of the present invention will be described.
  • the peeled wafer obtained by the method of the present invention can be used as it is for a device such as a solar cell as described above.
  • a device such as a solar cell as described above.
  • aluminum, quartz glass, or other It can be made into an insulating wafer made of insulating glass of SOI or an SOI (Silicon on Insulator) wafer as shown in (b) by bonding it on a silicon oxide layer formed on a silicon wafer.
  • SOI Silicon on Insulator
  • an A1-based metal substrate made of metallic aluminum or an aluminum alloy is prepared, and as shown in (b), after the hydrogen is implanted, the substrate on the side which becomes the peeling wafer after hydrogen implantation is prepared. Adhere and laminate the peeled wafer on the main surface before separation. Then, as shown in (c), a heat treatment for separation is performed in that state.
  • the heat treatment temperature can be from 400 to 600 ° C., preferably at a temperature lower than the binary eutectic temperature of A 1 —S i (about 577 ° C.), more preferably, It is recommended to perform the process just below the crystallization temperature (for example, 567 ° C to 576 ° C).
  • an A-type metal substrate can be used as a force source electrode.
  • an anode electrode is formed on the main surface on the light receiving surface side of the peeling wafer, it can be used as a solar cell. Can be used.
  • a bonding metal layer such as an A1 vapor-deposited layer is formed in advance on the main surface on the side where the hydrogen is implanted (the separation of the wafer and the wafer becomes the wafer). May be joined.
  • the case where negative ions are implanted into the surface of the silicon single crystal wafer has been described.
  • hydrogen negative ions are implanted into the end face of the silicon single crystal ingot before the formation of the wafer. It is also possible to obtain the peeled wafer directly from the ingot.
  • Fig. 8 shows the result of cutting a sample from the wafer after ion implantation and analyzing the hydrogen concentration profile in the depth direction by SIMS. It can be seen that a high hydrogen concentration layer having a hydrogen peak is formed at a depth of about 10 ⁇ from the surface.
  • the surface on which hydrogen and negative ions were implanted was held using a ceramic electrostatic chuck, and in this state, the wafer was placed on the back (the ion implanted surface).
  • the substrate was heated from the opposite side) with a heater to perform a heat treatment at 500 ° C. for 30 minutes. Due to this heat treatment, peeling occurred on the wafer, and the peeled wafer was obtained while being held by the electrostatic chuck. Observation of the cross section of the obtained peeled wafer with a scanning electron microscope revealed that the thickness of the silicon thin film was about 10 ⁇ m.

Description

明 細 書 半導体薄膜の製造方法及び太陽電池の製造方法 技術分野
本発明は半導体薄膜の製造方法と、 それを用いた太陽電池の製造方法に関する。 背景技術
太陽電池は、 光エネルギーを電力に変換する半導体素子であり、 P— n接合形、 p i n形、 ショットキー形などがあるが、 p— n接合形が最も広く用いられている 。 図 2は、 シリコン単結晶を用いた p— n接合形太陽電池の断面構造の一例を示す 模式図である。 すなわち、 S i単結晶基板 4 1の第一主表面側に n型ドーパントの 拡散層 4 2を形成することにより、 p _ n接合部 4 8が形成される。 基板 4 1の主 表面から p— n接合 4 8までの深さは、 通常 0 . 程度である。 なお、 n型ド 一パントの拡散層 4 2は、 p型シリコン単結晶基板の主表面から、 例えば燐 （P ) を拡散することにより形成する。
P— n接合部 4 8が形成された基板 4 1は、 さらに、 酸化膜 4 3を第一主表面に 形成した後に、 第一主表面及び第二主表面に、 力ソード電極 4 4及びアノード電極 4 5 (電力取出用電極） を付け、 さらに、 光の反射による光エネルギーの損失を減 らすために、 第一主表面側に反射防止膜 4 7を付けることにより、 太陽電池セルと なる。 このような構造の太陽電池は、 太陽電池用シリコン単結晶基板も比較的容易 に製造できることから、 一般に普及している太陽電池の主力となっている。
P— n接合を利用するシリコン単結晶系太陽電池においては、 図 3に示すように 、 光照射により、 禁制帯幅以上のエネルギーを有するフオトンを吸収すると、 p型 領域及び n型領域では光励起により電子と正孔とが少数キャリアとして生成され、 それぞれ接合部に向けて拡散する。 接合部には、 電気二重層の形成により内部電界 (いわゆる 「作りつけられた （build-in) 電界」 ） が生じており、 少数キャリアと して拡散してきた電子と正孔とはこの内部電界により、 電子は n型領域に、 正孔は P型領域にそれぞれ引き込まれて分離され、 多数キャリアとなる。 その結果、 P型 領域と n型領域とはそれぞれ正と負とに帯電して、 各部に設けた電極間に太陽電池 の起電力 Δ Εが生ずる。
また、 太陽電池の出力特性は、 一般に、 図 4に示すような出力電流電圧曲線を、 ソーラーシミュレータを用いて測定することにより評価される。 この曲線上で、 出 力電流 I pと出力電圧 V pとの積 I p · V pが最大となる点 P mを最大出力 P mと 呼び、 該 P mを太陽電池に入射する全光エネルギー （S X I ： Sは素子面積、 Iは 照射する光の強度） にて除した値：
7]≡ { P m/ ( S X I ) } X 1 0 0 (%)
が太陽電池の変換効率 ηとして定義される。 図 4からも明らかな通り、 変換効率 η を高めるには、 短絡電流 I s c (電流電圧曲線上にて V = 0のときの出力電流値） あるいは開放電圧 V o c (同じく I = 0のときの出力電圧値） を大きくすること、 及び、 出力電流電圧曲線をなるベく角型に近い形状のものとすることが重要である 太陽電池用基板として使用されるシリコンゥユーハ等の半導体ゥ ーハは、 低抵 抗率である方がより大電流が得られるため、 開放電圧 V o cが増加し、 変換効率 η を上げることが可能となる。 しかしながら、 ρ— η接合型太陽電池の原理上、 電極 に到達するまでは電子は ρ型領域を、 正孔は η型領域をそれぞれ少数キヤリアとし て拡散することが不可避であり、 それまでに多数キヤリァである正孔あるいは電子 と再結合すれば消滅し、 起電力発生には寄与できなくなる。
ここで、 ゥエーハの抵抗率を低くすることは、 ドーパント濃度ひいてはキャリア 濃度が高くなることを意味する。 その結果、 上記のような再結合消滅の確率も高く なるので、 ゥエーハ中の少数キャリアのライフタイムが短くなり、 開放電圧 V o c の低下、 ひいては変換効率 ηを損ねることにつながる。 図 5はドーパント濃度と少 数キャリアのライフタイムとの関係を示し、 ドーパント濃度が高くなるほどライフ タイムが低くなることを示している。 また、 図 6は、 基板抵抗率と少数キャリアの 拡散長との関係を示し、 基板抵抗率が低くなるほどライフタイムが低下して、 拡散 長も短くなる様子が示されている。
この場合、 ライフタイムひいては拡散長が短い場合でも、 ゥエーハの厚さを小さ くすれば、 少数キャリアは再結合することなく電極に到達できるので、 より低抵抗 率ゥエーハが利用でき、 結果として変換効率 ηを向上できる。
ところが、 ゥユーハの厚さが極端に小さくなると表面で、 電子 Ζ正孔対を発生し なかった光が裏面から抜やすくなり、 変換効率 ηの低下につながる。 これを防止す るため、 例えば裏面側のアノード電極 4 5を、 裏面全体を覆うように形成して反射 膜としたり、 テクスチャ処理等により表面に乱反射のために凹凸を形成したりする 方法が提案されているが、 裏面反射した光が表面から抜けてしまう比率も高いため 、 効果は必ずしも十分とはいえない。 また、 光が表面から抜けてしまえば、 表裏で の連続反射により基板内に閉じ込められる光束が減少し、 ひいては電子 正孔対の 発生確率すなわち変換効率 ηは低下してしまう。 図 7は、 ゥユーハ厚さと変換効率 ηとの関係を、 ゥユーハ内での反射回数として種々の値を想定した場合につき示す ものである。 これによると、 厚さが 5 / m以下になると、 最も現実的な 1 0〜 1 0 0回反射に対して、 急に変換効率 ηが低下してしまうことがわかる。 従って、 太陽 電池用のシリコンゥエーハは、 下限値を 5 / m程度として、 これを下回らない範囲 でなるベく薄くすることが変換効率 77向上の観点から優であることがわかる。 ところが、 現状の一般的なゥヱーハの加工方法の場合、 半導体インゴットに対し 、 スライス、 ラップ及びエッチング等の機械的あるいは化学的な工程を適宜組み合 わせて行なうものであるため、 1 0 0 μ ΐη以下の薄いゥエーハを得ることは困難で あり、 かつ、 加工時の取り代の無駄も多い。
これに対し、 特開平 5— 2 1 1 1 2 8号に開示された、 水素注入 熱処理の組み 合わせにより薄膜を剥離させる、 いわゆるスマートカット （登録商標） 法は、 加工 時に取り代をほとんど発生させずに、 厚さ数/ i m程度以下の薄膜の作製が可能であ る。 しかしながら、 上記したような厚さ 5 /z m以上の薄膜を形成するためには、 注 入する水素イオンのエネルギーを計算上 1 M e V以上にする必要がある。 そのよう な高エネルギーでイオンを注入する方法は、 イオンの注入装置が複雑、 高価になる 上、 注入するイオンビームが発散してしまい、 5 /i mを超えるような深さまで到達 しにくくなるため、 現実的な方法ではなかった。
本発明の課題は、 従来のスマートカツト法の下限値よりも厚く、 ひいては太陽電 池等に適した半導体薄膜を、 高歩留まり ·高能率にて製造可能な半導体薄膜の製造 方法と、 それを用いた太陽電池の製造方法とを提供することにある。 発明の開示
上記の課題を解決するために、 本発明の半導体薄膜の製造方法は、 半導体結晶基 板に対し、 その主表面から水素負イオンを注入することにより、 深さ方向の水素濃 度プロファイルにおいて、 主表面から深さ 5 i m以上の位置に濃度ピークを有する 水素高濃度層を形成した後、 該水素高濃度層において半導体結晶基板より半導体薄 膜を剥離することを特徴とする。
また、 本発明の太陽電池の製造方法は、 上記の方法により半導体薄膜を製造する 工程と、 半導体薄膜の主表面に電力取出用電極を形成する電極形成工程とを含むこ とを特徴とする。
本発明においては、 材料となる半導体結晶基板を無駄なく利用するために、 水素 イオンを注入して水素高濃度層を形成した後、 その水素高濃度層において半導体薄 膜を剥離する方法を採用する。 しカゝしながら、 水素正イオン （プロ トン） を発生さ せる場合、 金属ィォン等の不純物イオンや水素分子イオンも同時に形成されるため 、 発生したイオンビームを質量分離する必要がある。 また、 ゥエーハ全面にイオン を一括照射できるような平行ビームを形成することが困難であり、 水素の正イオン のみを取り出した収束ビームをスキャンせざるを得ない。 従って、 注入するイオン ビームのエネルギーや電流値が大きくなればなるほど、 ゥユーハ表面に到達する前 に収束ビームが発散しやすくなり、 結果的に、 5 ;z mを超えるようなゥユーハの奥 深くまでイオンを注入することが、 本質的に不能となる。
そこで、 この問題を解決するために、 本発明においては、 水素負イオンを使用す る点に特徴がある。 水素負イオンを用いた場合、 金属イオン等の不純物イオンや分 子イオンが形成されないため、 発生したイオンビームを質量分析する必要がなく、 平行ビームを容易に形成することができるため、 ゥエーハ全面にィォンを一括照射 できる。 しかも、 ビームが発散することがないので、 注入エネルギーの高さに応じ てゥエーハの奥深くまで注入することができ、 5 x mを超えるような深さまで所定 の注入量を注入することが可能となる。
上記本発明の方法においては、 水素負イオン注入により水素高濃度層を形成した ときの、 半導体結晶基板に形成される水素濃度プロファイルにおいて、 その濃度ピ ーク位置が主表面から深さ 5 Ai m未満では、 本発明の目的である 5 /i m以上の厚さ の半導体薄膜が得られない。
特に太陽電池用の半導体薄膜の場合、 前記した反射による変換効率に関し、 1 0 〜 1 0 0回の反射を想定したときの変換効率 ηを考慮すれば、 半導体薄膜の厚さを 1 0 μ πι以上確保すること、 すなわち、 この場合の製法においては、 濃度ピーク位 置が主表面から深さ 1 0 m以上の位置に形成されるように、 水素高濃度層を形成 することが望ましい。
また、 太陽電池用に限らず、 I Cカードのような薄膜集積回路の用途としても、 最終的な厚さが 5〜数 1 0 m程度の薄膜が要求されることがあるが、 このような 目的においても、 本発明の水素負イオン注入による半導体薄膜の製造方法を適用す ることができる。 図面の簡単な説明
図 1.は、 本発明に係る半導体薄膜の製造方法の一例を示す工程説明図。
図 2は、 p— n接合型太陽電池の構成例を模式的に示す斜視図。
図 3は、 p— n接合型太陽電池の原理説明図。
図 4は、 太陽電池の特性パラメータの説明図。
図 5は、 太陽電池におけるドーパント濃度と少数キャリアライフタイムとの関係 を示すグラフ。
図 6は、 シリコン単結晶ゥエーハの抵抗率と、 ゥエーハの少数キャリア拡散長と の関係を示すグラフ。
図 7は、 シリコン単結晶ゥエーハの厚さと太陽電池変換効率との関係を、 種々の 反射回数について示すグラフ。
図 8は、 実施例において水素注入後のゥエーハについて得られた深さ方向水素濃 度プロファイルの測定結果を示す図。
図 9は、 剥離ゥエーハに絶縁性基板を接合して S O Iゥエーハを得る方法の一例 を示す工程説明図。
図 1 0は、 剥離ゥユーハに A 1系金属基板を接合し、 これを用いて太陽電池を製 造する方法の一例を示す工程説明図。 発明を実施するための最良の形態
以下、 本発明を実施するための最良の形態について半導体結晶基板として、 シリ コン単結晶ゥエーハを用いる場合を例に挙げて説明するが、 本発明はシリコン単結 晶に限定されず、 例えば、 シリコン多結晶や G a A sなどの化合物半導体結晶基板 にも適用することができる。
まず、 原料素材となる半導体結晶基板としてのシリコン単結晶ゥエーハを、 水素 負イオンを注入可能に構成されたイオン注入装置にセッ卜する。 このようなイオン 注入装置は、 例えば特開 2000- 2 1 59 7号公報に開示されている公知のもの を使用可能である。 そして、 該装置を用いて、 図 1 (a) に示すように、 シリコン 単結晶ゥヱ一八の主表面に水素負イオンビームを照射して、 水素イオンの打ち込み を行なう。 水素負イオンの場合、 平行イオンビームを容易に形成することができる ため、 シリコン単結晶ゥエーハの主表面全面に、 同時にかつ均一に水素イオンを注 入することが可能である。
上記のような水素負イオンビームの照射により、 図 1 (b) に示すように、 シリ コン単結晶ゥエーハの照射側の主表面から一定深さの位置に、 水素高濃度層が形成 される。 この水素高濃度層は、 ゥエーハの深さ方向の水素濃度プロファイルを測定 したときに、 表面からの深さ dが 5 / m以上、 望ましくは 1 O / m以上の位置に水 素濃度のピーク位置が生ずるように形成される。 このようなピーク位置にて水素高 濃度層を形成するためには、 必要なピーク位置深さ dに応じた注入エネルギーを設 定して水素負イオンを注入することが必要である。 本発明者らが、 S IMS (2次 イオン質量分析装置） により深さ方向の水素濃度プロファイルを測定した結果、 注 入エネルギーを 3 70 k e Vとしたとき、 ピーク位置が約 5 m、 濃度半値幅が約 0. 6 mの水素高濃度層が得られ、 7 25 k e Vの注入エネルギーにより約 1 0 xmの位置に濃度半値幅が約 0. 6 mの水素高濃度層が形成されることがわかつ た。
なお、 水素高濃度層の水素濃度半値幅は、 これが狭いほどより急峻で平滑な剥離 面が得られる。 スムーズで平滑な剥離を行なうには、 水素高濃度層のピーク位置で の水素濃度絶対値が 1 X 1 02°個 ^πι3〜5 X 1 021個 Zcm3、 水素濃度半値幅 が 0. 5 μιη〜 1 /mとなっていることが望ましい。 水素高濃度層のピーク位置で の水素濃度絶対値が 1 X 102G個 /cm3未満では正常な剥離が不能となり、 5 X 1 021個/ cm3を超えると注入量の過度の増大のため、 注入工程が長時間化し、 製造 能率の低下が避けがたくなる。 また、 水素濃度半値幅を 0. 5 im以下にしょうと すると、 水素濃度絶対値が不足しがちとなり、 正常な剥離に支障を来たす場合があ り、 1 μ mを超えると急峻で平滑な剥離面が得にくくなる。 上記のようなピーク位 置深さ （つまり、 表面から 5 //m以上、 望ましくは 1 O /im以上） にてこのような 水素濃度絶対値及び水素濃度半値幅を実現することは、 水素負イオンを採用するこ とにより初めて可能となる。
水素負イオンの注入が終了すれば、 図 1 (c) に示すように、 形成された水素高 濃度層にて水素注入後ゥユーハを、 剥離ゥエーハ （半導体薄膜） と残留ゥユーハと に分離する。 この分離 （剥離） は、 例えば水素負イオン注入のドーズ量を 1 X 101 6ionsZcm2以上とすれば、 該イオン注入後に 400〜600°Cの温度で熱処理する ことによって行なうことができる。 また、 およそ 1. 5 X 1017ionsZcm2以上で あれば、 熱処理を加えなくても剥離を生じさせることができる。
いずれの場合であっても、 分離を行なう際には、 剥離ゥエーハを保持する手段、 例えば、 真空チャック、 静電チャック、 ベルヌ一ィ法等を用いて、 剥離ゥエーハを 破損しないようにハンドリングする必要がある。 他方、 接着剤により保持ベースを 接着したり、 感圧接着テープ等を貼り付けたりして剥離ゥヱーハをハンドリングす る方法もある。 これらはいずれも公知の手法であるので、 詳細な説明は省略する。 なお、 大面積の薄膜を破損することなくハンドリングするためには、 全面にわたり 均一の保持力で保持する必要がある。 例えば、 真空チャックを利用する場合には、 保持面全面に微小な吸着孔が均一かつ高密度に形成されているものを使用すること が好ましい。
なお、 前述したように、 剥離ゥユーハを太陽電池用として使用する場合、 シリコ ン単結晶ゥユーハは低抵抗率である方が変換効率 7?を高める上で有利である。 この 場合、 キャリアの拡散長や入射光の反射回数による変換効率 ηを考慮すると、 剥離 ゥエーハの下限値は 5 / m、 望ましくは 1 0 μ mである。 例えば、 厚さを 1 0 /x m とした場合には、 剥離ゥエーハの抵抗率は 0 . 0 4 Ω c mまで低下させることがで さる。
一方、 剥離ゥヱーハの厚さが 3 0 ΐηを超えると、 図 7に示すように変換効率 η の増加はほとんど望めないことや、 負イオンの注入エネルギーを極めて高工ネルギ 一とする必要があるため、 現実的ではない。 なお、 キャリアの拡散長を考慮した場 合、 厚さ 3 0 / mの剥離ゥエーハを得るためには、 図 6を参照すれば、 原料素材と なるシリコン単結晶ゥェ一ハの抵抗率は約 0 . 1 Ω c mが下限であることがわかる 。 従って、 本発明にて使用する半導体単結晶基板の抵抗率は、 0 . 0 4〜 0 . 1 Ω c mであることが望ましレ、。
また、 太陽電池用として用いるためには、 図 2に示すように、 ゥエーハ中に p— n接合を形成する必要がある。 例えば、 p型のシリコンゥェ一ハを用いる場合には 、 その表層部に n型ドーパントを予め拡散させて n型層を形成してから水素負ィォ ン注入を行ってもよいし、 水素負イオン注入後、 剥離ゥェ一ハを分離してから、 そ の剥離ゥェ一ハにドーパン卜拡散を行なって n型層を形成しても、 いずれでもよい 分離後の剥離ゥエーハは、 例えば支持基板に接着し、 その剥離面におけるミクロ な凹凸の平坦化や、 イオン注入によるダメージ除去のため、 必要に応じて該剥離面 の表層部を、 機械研磨あるいは酸やアルカリ水溶液によるエッチング （化学研磨） により、 例えば厚さ数 n m〜数 1 0 0 n m程度除去する。 その後、 図 2に示すよう に、 得られた剥離ゥエーハの各主表面に、 力ソード電極 4 4、 アノード電極 4 5、 あるいは反射防止膜 4 7等を形成すれば、 太陽電池が得られる。 なお、 イオン注入 によるダメージは、 素子形成工程の熱処理で除去できることもある。 この場合、 研 磨等を全く行なわないで後続のデバイス化工程に適用することも可能である。 以下、 本発明の変形例について説明する。
本発明の方法により得られる剥離ゥエーハは、 上記のように、 そのまま太陽電池 等のデバイスに用いることも可能であるが、 例えば図 9 ( a ) に示すように、 アル ミナ、 石英ガラス、 あるいはその他の絶縁性ガラスにて構成された絶縁性ゥエーハ や、 あるいはシリ コンゥエーハ上に形成された酸化シリ コン層上に貼り合せて （b ) に示すように S O I (Silicon on Insulator) ゥエーハとすることもできる。 こ れによると、 従来のスマートカツト法では得ることが困難であった厚さ 5 μ πι以上 の S O I層を有する厚膜 S O Iゥエーハを容易に製造することができ、 例えば薄膜 集積回路等に好適に使用できる。
また、 太陽電池に使用する場合は、 剥離ゥ ーハの裏面 （剥離面とは反対側の面 ) にも電極を形成しなければならないが、 この場合、 ハン ドリ ング性の向上を兼ね た手法として、 以下のような方法を採用することもできる。 すなわち、 図 1 0 ( a ) に示すように、 金属アルミニウムもしくはアルミニウム合金からなる A 1系金属 基板を用意し、 （b ) に示すように、 これを水素注入後ゥヱーハの剥離ゥエーハと なる側の主表面に、 剥離ゥエーハを分離前の状態にて密着 ·積層する。 そして、 （ c ) に示すように、 その状態で分離のための熱処理を行なう。 これにより、 剥離ゥ エーハの分離と、 A 1系金属基板と剥離ゥ ー八との接合とを同時に行なうことが できる。 熱処理温度は 4 0 0〜6 0 0 °Cとすることができ、 望ましくは A 1—S i の二元共晶温度 （約 5 7 7 °C) よりも低温で行なうこと、 さらに望ましくは共晶温 度直下 （例えば 5 6 7 °C〜5 7 6 °C) で行なうのがよい。 （d ) に示すように、 A し系金属基板は力ソード電極として使用可能であり、 他方、 剥離ゥェ一ハの受光面 となる側の主表面にアノード電極を形成すれば、 太陽電池として使用可能である。 なお、 図中に一点鎖線で示すように、 水素注入後ゥエーハの剥離ゥエーハとなる側 の主表面に、 予め A 1蒸着層などの接合金属層を形成しておき、 これに A 1系金属 基板を接合するようにしてもよい。 また、 以上の実施形態では、 シリコン単結晶ゥエーハの表面に負イオンを注入す る場合を説明したが、 ゥエーハ化する前の、 シリコン単結晶インゴッ トの端面に水 素負イオン注入を行なって、 インゴットから直接剥離ゥエーハを得ることも可能で ある。
(実施例）
直径 ]. 5 O mm、 抵抗率 0 . 0 4 Ω c m、 結晶方位 < 1 0 0〉、 厚さ 6 2 5 μ m のボロンドープ p型シリコン単結晶ゥエーハの表面に、 水素負イオン （H-) を 7 2 5 k e V、 ドーズ量 1 X 1 O ions/ c m 2の条件でイオン注入した。 イオン注入後 のゥエーハからサンプルを切り出し、 S I M Sにより深さ方向の水素濃度プロファ ィルを分析した結果を図 8に示す。 表面から約 1 0 μ πιの深さに水素のピークを有 する水素高濃度層が形成されていることがわかる。
次に、 上記と同一の条件で作製した別のシリコン単結晶ゥエーハについて、 水素 負イオン注入した表面をセラミック製の静電チヤックを用いて保持し、 その状態で ゥエーハを裏面 （イオン注入面とは反対側の面） からヒーターで加熱することによ り、 5 0 0 °C、 3 0分の熱処理を行なった。 この熱処理によりゥエーハに剥離が発 生し、 静電チャックに保持された形で剥離ゥエーハが得られた。 得られた剥離ゥェ ーハの断面を走査型電子顕微鏡により観察した結果、 シリコン薄膜の膜厚は約 1 0 μ mであることがわかった。

Claims

請 求 の 範 囲
1 . 半導体結晶基板に対し、 その主表面から水素負イオンを注入することにより 、 深さ方向の水素濃度プロファイルにおいて、 前記主表面から深さ 5 z m以上の位 置に濃度ピークを有する水素高濃度層を形成した後、 該水素高濃度層において前記 半導体結晶基板より半導体薄膜を剥離することを特徴とする半導体薄膜の製造方法
2 . 前記水素高濃度層を形成した後、 前記半導体結晶基板に熱処理を施すことに より前記水素高濃度層において前記半導体薄膜を剥離することを特徴とする請求の 範囲第 1項に記載の半導体薄膜の製造方法。
3 . 前記半導体結晶基板がシリコン単結晶であることを特徴とする請求の範囲第 1項又は第 2項に記載の半導体薄膜の製造方法。
4 . 前記半導体結晶基板の抵抗率が 0 . 0 4〜0 . 1 Ω c mであることを特徴と する請求の範囲第 1項ないし第 3項のいずれか 1項に記載の半導体薄膜の製造方法
5 . 請求の範囲第 1項ないし第 4項のいずれか 1項に記載の方法により半導体薄 膜を製造する工程と、
前記半導体薄膜の主表面に電力取出用電極を形成する電極形成工程と、 を含むことを特徴とする太陽電池の製造方法。
PCT/JP2002/005718 2001-06-29 2002-06-10 Procede pour produire un film fin semi-conducteur et une pile solaire WO2003003434A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001198014A JP2003017723A (ja) 2001-06-29 2001-06-29 半導体薄膜の製造方法及び太陽電池の製造方法
JP2001-198014 2001-06-29

Publications (1)

Publication Number Publication Date
WO2003003434A1 true WO2003003434A1 (fr) 2003-01-09

Family

ID=19035527

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2002/005718 WO2003003434A1 (fr) 2001-06-29 2002-06-10 Procede pour produire un film fin semi-conducteur et une pile solaire

Country Status (2)

Country Link
JP (1) JP2003017723A (ja)
WO (1) WO2003003434A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8481845B2 (en) 2008-02-05 2013-07-09 Gtat Corporation Method to form a photovoltaic cell comprising a thin lamina
US8785294B2 (en) 2012-07-26 2014-07-22 Gtat Corporation Silicon carbide lamina
US8841161B2 (en) 2012-02-05 2014-09-23 GTAT.Corporation Method for forming flexible solar cells
US8916954B2 (en) 2012-02-05 2014-12-23 Gtat Corporation Multi-layer metal support
US9112067B2 (en) 2009-05-02 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4509488B2 (ja) * 2003-04-02 2010-07-21 株式会社Ｓｕｍｃｏ 貼り合わせ基板の製造方法
KR20060030911A (ko) * 2003-07-29 2006-04-11 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 공동-임플란트 및 열적 아닐링에 의한 개선된 품질의 박층제조방법
JP2008112848A (ja) 2006-10-30 2008-05-15 Shin Etsu Chem Co Ltd 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池
JP2008112847A (ja) * 2006-10-30 2008-05-15 Shin Etsu Chem Co Ltd 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池
JP2008112843A (ja) 2006-10-30 2008-05-15 Shin Etsu Chem Co Ltd 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池
JP2008112840A (ja) 2006-10-30 2008-05-15 Shin Etsu Chem Co Ltd 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池
JP5090716B2 (ja) * 2006-11-24 2012-12-05 信越化学工業株式会社 単結晶シリコン太陽電池の製造方法
JP5166745B2 (ja) 2007-03-07 2013-03-21 信越化学工業株式会社 単結晶シリコン太陽電池の製造方法
JP5048380B2 (ja) 2007-04-09 2012-10-17 信越化学工業株式会社 単結晶シリコン太陽電池の製造方法
WO2009057669A1 (en) 2007-11-01 2009-05-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing photoelectric conversion device
KR101608953B1 (ko) 2007-11-09 2016-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 광전 변환 장치 및 그 제조 방법
JP5286046B2 (ja) 2007-11-30 2013-09-11 株式会社半導体エネルギー研究所 光電変換装置の製造方法
US8563352B2 (en) 2008-02-05 2013-10-22 Gtat Corporation Creation and translation of low-relief texture for a photovoltaic cell
US8178419B2 (en) 2008-02-05 2012-05-15 Twin Creeks Technologies, Inc. Method to texture a lamina surface within a photovoltaic cell
US8129613B2 (en) 2008-02-05 2012-03-06 Twin Creeks Technologies, Inc. Photovoltaic cell comprising a thin lamina having low base resistivity and method of making
EP2105972A3 (en) 2008-03-28 2015-06-10 Semiconductor Energy Laboratory Co, Ltd. Photoelectric conversion device and method for manufacturing the same
US8338209B2 (en) * 2008-08-10 2012-12-25 Twin Creeks Technologies, Inc. Photovoltaic cell comprising a thin lamina having a rear junction and method of making
JP2010050356A (ja) * 2008-08-22 2010-03-04 Shin-Etsu Chemical Co Ltd ヘテロ接合太陽電池の製造方法及びヘテロ接合太陽電池
US8349626B2 (en) 2010-03-23 2013-01-08 Gtat Corporation Creation of low-relief texture for a photovoltaic cell
JP2011253906A (ja) * 2010-06-01 2011-12-15 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
JP5434806B2 (ja) * 2010-06-09 2014-03-05 信越化学工業株式会社 半導体デバイスの製造方法
EP2659517A4 (en) * 2010-12-29 2017-10-25 Gtat Corporation A method to form a device by constructing a support element on a thin semiconductor lamina
WO2012140906A1 (ja) * 2011-04-15 2012-10-18 パナソニック株式会社 テクスチャ形成面を有するシリコン基板と、それを含む太陽電池、およびその製造方法
JP2013058562A (ja) 2011-09-07 2013-03-28 Semiconductor Energy Lab Co Ltd 光電変換装置
JP5885195B2 (ja) * 2012-02-27 2016-03-15 国立大学法人東北大学 Ｓｉ結晶の結晶品質評価方法及び結晶品質評価装置
JP6137196B2 (ja) * 2012-12-07 2017-05-31 信越化学工業株式会社 インターポーザー用基板及びその製造方法
JP5664738B2 (ja) * 2013-10-07 2015-02-04 信越化学工業株式会社 半導体デバイスの製造方法
US10020204B2 (en) * 2016-03-10 2018-07-10 Applied Materials, Inc. Bottom processing
JP6447577B2 (ja) * 2016-05-27 2019-01-09 株式会社デンソー 熱電変換装置およびその製造方法
KR101934569B1 (ko) * 2017-09-28 2019-01-02 한국과학기술연구원 초박형 반도체 웨이퍼의 제조 방법, 그로부터 제조된 초박형 반도체 웨이퍼와 이를 포함하는 태양 전지, 그리고, 전술한 방법의 모든 단계를 포함하는 태양 전지 셀 제조 방법 및 이에 따라 제조된 태양 전지 셀
FR3073665B1 (fr) 2017-11-15 2019-11-29 Centre National De La Recherche Scientifique Procede de fabrication de couche mince transferable
EP3525244A1 (en) * 2018-02-08 2019-08-14 Université de Strasbourg Silicon layer on silicon-rich aluminum layer
JP7400663B2 (ja) * 2020-08-17 2023-12-19 信越半導体株式会社 シリコン単結晶基板中の水素濃度の評価方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000012285A (ja) * 1998-06-26 2000-01-14 Nissin Electric Co Ltd パルスバイアス水素負イオン注入方法及び注入装置
JP2001077044A (ja) * 1999-09-01 2001-03-23 Japan Atom Energy Res Inst シリコン系結晶薄板の製造方法および光電変換素子用基板の製造方法
JP2001089291A (ja) * 1999-09-20 2001-04-03 Canon Inc 液相成長法、半導体部材の製造方法、太陽電池の製造方法
WO2001045178A1 (fr) * 1999-12-13 2001-06-21 Commissariat A L'energie Atomique Support intermediaire aspirant et son utilisation pour realiser une structure en couche mince
JP2001252555A (ja) * 2000-03-09 2001-09-18 Hitachi Ltd 薄膜生成システム

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3127892B2 (ja) * 1998-06-30 2001-01-29 日新電機株式会社 水素負イオンビーム注入方法及び注入装置
JP2000077287A (ja) * 1998-08-26 2000-03-14 Nissin Electric Co Ltd 結晶薄膜基板の製造方法
JP2000183377A (ja) * 1998-12-17 2000-06-30 Kanegafuchi Chem Ind Co Ltd シリコン系薄膜光電変換装置の製造方法
JP2001064007A (ja) * 1999-06-24 2001-03-13 Shin Etsu Chem Co Ltd Ｇａ添加多結晶シリコンおよびＧａ添加多結晶シリコンウエーハ並びにその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000012285A (ja) * 1998-06-26 2000-01-14 Nissin Electric Co Ltd パルスバイアス水素負イオン注入方法及び注入装置
JP2001077044A (ja) * 1999-09-01 2001-03-23 Japan Atom Energy Res Inst シリコン系結晶薄板の製造方法および光電変換素子用基板の製造方法
JP2001089291A (ja) * 1999-09-20 2001-04-03 Canon Inc 液相成長法、半導体部材の製造方法、太陽電池の製造方法
WO2001045178A1 (fr) * 1999-12-13 2001-06-21 Commissariat A L'energie Atomique Support intermediaire aspirant et son utilisation pour realiser une structure en couche mince
JP2001252555A (ja) * 2000-03-09 2001-09-18 Hitachi Ltd 薄膜生成システム

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8481845B2 (en) 2008-02-05 2013-07-09 Gtat Corporation Method to form a photovoltaic cell comprising a thin lamina
US9112067B2 (en) 2009-05-02 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8841161B2 (en) 2012-02-05 2014-09-23 GTAT.Corporation Method for forming flexible solar cells
US8916954B2 (en) 2012-02-05 2014-12-23 Gtat Corporation Multi-layer metal support
US8785294B2 (en) 2012-07-26 2014-07-22 Gtat Corporation Silicon carbide lamina

Also Published As

Publication number Publication date
JP2003017723A (ja) 2003-01-17

Similar Documents

Publication Publication Date Title
WO2003003434A1 (fr) Procede pour produire un film fin semi-conducteur et une pile solaire
JP6831964B2 (ja) 太陽電池
US5700333A (en) Thin-film photoelectric conversion device and a method of manufacturing the same
US8133800B2 (en) Free-standing thickness of single crystal material and method having carrier lifetimes
US20110073175A1 (en) Photovoltaic cell comprising a thin lamina having emitter formed at light-facing and back surfaces
US20090042369A1 (en) Method and structure using selected implant angles using a linear accelerator process for manufacture of free standing films of materials
US8257995B2 (en) Microwave anneal of a thin lamina for use in a photovoltaic cell
US20060213550A1 (en) Thin-film photoelectric conversion device and a method of manufacturing the same
EP1981092A2 (en) Method for manufacturing single-crystal silicon solar cell
US20120048376A1 (en) Silicon-based photovoltaic device produced by essentially electrical means
TW201110200A (en) Solar cell defect passivation method
KR101474008B1 (ko) 플라즈마 표면 처리를 이용한 태양전지의 제조방법
JPH08330611A (ja) シリコン太陽電池セルとその製造方法
US20100240170A1 (en) Method of fabricating solar cell
US8536448B2 (en) Zener diode within a diode structure providing shunt protection
JP2000349066A (ja) 半導体基体及び太陽電池の製造方法と陽極化成装置
KR101437162B1 (ko) 플라즈마 표면 처리를 이용한 태양전지의 제조방법
TW201251102A (en) Method of defect reduction in ion implanted solar cell structures
KR20090054732A (ko) 태양전지의 제조방법
KR20090054731A (ko) 태양전지의 제조방법
KR101192569B1 (ko) 태양전지의 제조방법
Gharghi et al. Spherical silicon photovoltaic devices with surface-passivated shallow emitters
KR20090054734A (ko) 태양전지의 제조방법
KR20090054733A (ko) 태양전지의 제조방법
KR20120131261A (ko) 태양 전지의 제조 방법

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase