WO2002061876A1 - Circuit de commutation haute frequence - Google Patents

Circuit de commutation haute frequence Download PDF

Info

Publication number
WO2002061876A1
WO2002061876A1 PCT/JP2002/000647 JP0200647W WO02061876A1 WO 2002061876 A1 WO2002061876 A1 WO 2002061876A1 JP 0200647 W JP0200647 W JP 0200647W WO 02061876 A1 WO02061876 A1 WO 02061876A1
Authority
WO
WIPO (PCT)
Prior art keywords
frequency
potential
semiconductor switch
terminal
frequency semiconductor
Prior art date
Application number
PCT/JP2002/000647
Other languages
English (en)
French (fr)
Inventor
Keiichi Numata
Original Assignee
Nec Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Corporation filed Critical Nec Corporation
Priority to KR1020037010065A priority Critical patent/KR100904335B1/ko
Priority to US10/470,788 priority patent/US6987414B2/en
Priority to EP02716446A priority patent/EP1357630A4/en
Publication of WO2002061876A1 publication Critical patent/WO2002061876A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/10—Auxiliary devices for switching or interrupting
    • H01P1/15—Auxiliary devices for switching or interrupting by semiconductor devices

Definitions

  • the present invention relates to a high-frequency switch circuit used for high-frequency communication such as a mobile phone.
  • FIG. 1 is a circuit diagram showing a first conventional example of a high-frequency switch circuit. Hereinafter, description will be made with reference to FIG.
  • the first conventional example is an SPDT circuit (single pole double throw: single pole double trans fer) disclosed in Japanese Patent Application Laid-Open No. Hei 8-139410, in which a high-frequency terminal 101 and a high-frequency terminal
  • the drain and source of the field effect transistors 1 to 5 are cascaded between the high frequency terminals 10 and 1, and the drain and source of the field effect transistors 6 to 10 are connected between the high frequency terminals 10 and 1 and the high frequency terminal 103. It has a cascade connection configuration.
  • the resistance elements 51 to 60 are connected to the gate electrode of L0, and the resistance elements 51 to 55 connected to the gate electrodes of the field effect transistors 1 to 5 are switching signal terminals.
  • the resistance elements 56 to 60 connected to the gate electrodes of the field effect transistors 6 to 10 are connected to the switching signal terminals 112.
  • Opposite level voltages are input to the switching signal terminals 1 1 1 and 1 1 2.
  • a high level is input to the switching signal terminal 111 and a low level is input to the switching signal terminal 112
  • the field effect transistors 1 to 5 are turned on, and the field effect transistors 6 to 10 are turned off.
  • the high-frequency terminal 101 and the high-frequency terminal 102 become conductive.
  • a low level is input to the switching signal terminal 1 1 1 and a high level is input to the switching signal terminal 1 1 2
  • the field-effect transistors 1 to 5 are turned off, the field-effect transistors 6 to 10 are turned on, and the high-frequency terminal 101 and the high-frequency terminal 103 become conductive.
  • FIG. 2 is a circuit diagram showing a second conventional example of a high-frequency switch circuit. Hereinafter, description will be made with reference to FIG.
  • This second conventional example is an SPDT circuit disclosed in Japanese Patent Application Laid-Open No. H08-213938, in which a high-frequency terminal 101 and a high-frequency terminal 102 are switched by a field-effect transistor 1, The high-frequency terminal 101 and the high-frequency terminal 103 are connected by a field-effect transistor 2.
  • the high-frequency terminal 102 is grounded between the drain and source of the field-effect transistor 3 and via the capacitor 71, and the high-frequency terminal 103 is grounded between the drain and source of the field-effect transistor 4 and via the capacitor 72.
  • Resistance elements 51 to 54 are connected to the gate electrodes of the field effect transistors 1 to 4, respectively.
  • the resistance element 51 connected to the gate electrode of the field-effect transistor 1 and the resistance element 54 connected to the gate electrode of the field-effect transistor 4 are connected to the switching signal terminal 1 1 1 and the gate electrode of the field-effect transistor 2
  • the resistance element 52 connected to the switching element and the resistance element 53 connected to the gate electrode of the field effect transistor 3 are connected to the switching signal terminals 112. Further, the source electrodes of the high-frequency terminals 101 to 103 and the field-effect transistors 3 to 4 are connected to an external power supply 300 via resistive elements 55 to 59.
  • Opposite level voltages are input to the switching signal terminals 1 1 1 and 1 1 2.
  • the high-frequency terminals 101 to 103 and the source electrodes of the field-effect transistors 3 to 4 are supplied with the potential of an external power supply 300 via resistance elements 55 to 59.
  • the field effect transistor 1 and the field effect transistor 4 are turned on, and the field effect transistor 2 and the field effect transistor are turned on. 3 is turned off, and the high-frequency terminal 101 and the high-frequency terminal 102 are brought into conduction.
  • the SPDT circuit is built in, for example, a mobile phone or the like and functions as a switch for switching between high-frequency transmission and reception signals.
  • the field-effect transistor used in such a high-frequency switch circuit is, for example, a depletion-type n-channel GaAs MESFET. For example, it is turned on at 0 [V] and turned off at ⁇ 3 [V]. Having.
  • the conventional high-frequency switch circuit has the following problems.
  • the high-frequency terminals at both ends (drain side and source side) of the on-side field-effect transistor have almost the same potential as the high level. I will.
  • the potential difference between the gate and the source is close to 0 [V], and the on-resistance cannot be reduced sufficiently. In other words, the transmission loss increases.
  • the gate-source potential Vgs can be increased to the positive side depending on the applied potential VC. Therefore, the on-resistance can be reduced. As a result, the passage loss can be reduced.
  • the maximum handling power P max that can be handled by a circuit configured by cascading n field-effect transistors is
  • VL is the low level
  • VT is the threshold voltage of the field effect transistor
  • ZO is the evaluation system impedance in the switch circuit.
  • the Vgs of the on-side switch since the signal passing paths are connected in a DC state, if the Vgs of the on-side switch is increased to the positive side to reduce the on-resistance, the handling power is reduced by the off-side switch.
  • the V gs of the off-side switch is increased to the negative side to improve the handling power, the on-resistance of the on-side switch increases.
  • the present invention has been made in view of the above circumstances in the prior art, and an object of the present invention is to provide a high-frequency switch circuit that achieves both low passage loss and high handling power.
  • a plurality of high-frequency terminals for inputting / outputting a high-frequency signal
  • a plurality of high-frequency semiconductor switches for opening and closing the high-frequency terminals.
  • the plurality of high-frequency semiconductor switches are separated from each other in a DC state, and each of the plurality of high-frequency semiconductor switches is connected to a DC potential applied to its control side.
  • a high-frequency switch circuit characterized in that a DC potential having a reverse relationship to the above is applied to at least one of the input side and the output side.
  • the “high-frequency semiconductor switch unit” mainly includes a semiconductor switch element such as a field effect transistor or a bipolar transistor, and is hereinafter abbreviated as “high-frequency semiconductor switch unit”.
  • the DC potential that is in the opposite relationship to the DC potential applied to the control side of the high-frequency semiconductor switch unit means that the high-frequency semiconductor switch unit closes when the DC potential is applied to the control side.
  • DC open This is a potential, and when a DC potential at which the high-frequency semiconductor switch is opened is applied to the control side, a DC potential at which the high-frequency semiconductor switch is closed.
  • the high-frequency semiconductor switches are separated from each other in a DC state. Then, a DC potential having a relationship opposite to the DC potential applied to the control side is applied to the input side or the output side of each high-frequency semiconductor switch unit.
  • a description will be given of a high-frequency semiconductor switch unit that closes when a high-level potential is applied to the control side.
  • the high-frequency semiconductor switch is closed by applying a high-level potential to the control side, a low-level potential is applied to the input side or the output side. As a result, the control voltage becomes sufficiently higher than the input / output voltage, so that the on-state passage resistance decreases.
  • the plurality of high-frequency semiconductor switch portions include a field-effect transistor having a drain electrode and a source electrode connected between high-frequency terminals.
  • the switch section is separated from each other by a capacitive element, and a DC potential having a relationship opposite to the DC potential applied to the gate electrode is applied to at least one of the drain electrode and the source electrode. Is provided.
  • the plurality of high-frequency semiconductor switch portions in the first aspect include a plurality of field-effect transistors in which a drain electrode and a source electrode are connected in series between high-frequency terminals.
  • the plurality of high-frequency semiconductor switch sections are separated from each other by a capacitive element, and a DC potential having a reverse relationship to a DC potential applied to the gate electrode is provided at both ends of the plurality of field effect transistors.
  • a high-frequency switch circuit is provided which is applied to at least one of a rain electrode and the source electrode.
  • the first to third high-frequency terminals for inputting / outputting a high-frequency signal and the first high-frequency semiconductor for opening and closing between the third high-frequency terminal and the first high-frequency terminal
  • a DC potential separating section for separating the high-frequency semiconductor switch section from the second high-frequency semiconductor switch section in a DC state, being connected between the second switching signal terminal and the first high-frequency terminal and performing the second switching.
  • Faith A first potential transmission circuit for applying a DC potential applied to the terminal to the first high-frequency terminal; a first switching signal terminal connected between the first switching signal terminal and the second high-frequency terminal; And a second potential transmission circuit for providing a DC potential applied to the second high-frequency terminal to a second high-frequency terminal.
  • the first to fourth high-frequency terminals for inputting and outputting high-frequency signals and the first high-frequency semiconductor for opening and closing between the first high-frequency terminal and the second high-frequency terminal
  • a first direct-current potential separating section which is separated in a state, connected between the second high-frequency terminal and the first and second high-frequency semiconductor switch sections, and connected to the first high-frequency semiconductor switch section and the second high-frequency semiconductor switch section.
  • a second DC potential separating section for separating the semiconductor switch section from the semiconductor switch section in a DC state; and a second high-frequency semiconductor switch connected between the third high-frequency terminal and the second and third high-frequency semiconductor switch sections.
  • a third DC potential separating section that separates the first section and the third high-frequency semiconductor switch section in a DC state, and is connected between the fourth high-frequency terminal and the third and fourth high-frequency semiconductor switch sections.
  • a fourth DC potential separating section for separating the third high-frequency semiconductor switch section and the fourth high-frequency semiconductor switch section in a DC state, a second switching signal terminal and a first high-frequency semiconductor switch.
  • a first potential transmission circuit connected between at least one of the input side and the output side of the switch and providing a DC potential applied to the second switching signal terminal to at least one of the input side and the output side;
  • a DC potential connected between the first switching signal terminal and at least one of the input side and the output side of the second high-frequency semiconductor switch section, and the DC potential applied to the first switching signal terminal is applied to the input side and the input side.
  • a high-frequency switch circuit including a fourth potential to be applied and a transmission circuit is provided.
  • each potential transmission circuit is composed of two if it is connected to both the input side and the output side of the high-frequency semiconductor switch, and is composed of one if it is connected to either the input side or the output side.
  • the DC potential separating section according to the fourth to fifth aspects further comprises: a high-frequency terminal to which the DC potential separating section is connected and one of the DC potential separating sections to which the DC potential separating section is connected.
  • a capacitive element connected to at least one of: a high-frequency semiconductor switch unit; and a high-frequency terminal to which the DC potential separating unit is connected and the other high-frequency semiconductor switch unit to which the DC potential separating unit is connected. Consists of
  • the DC potential separating section is a high-frequency terminal to which the DC potential separating section is connected and one of the high-frequency terminals to which the DC potential separating section is connected.
  • a field effect transistor having a drain electrode and a source electrode connected to the switch portion, and a resistance element connected between a gate electrode of each field effect transistor and a switching signal terminal are provided.
  • the DC potential separating section includes a high-frequency terminal to which the DC potential separating section is connected and one high-frequency terminal to which the DC potential separating section is connected.
  • a field-effect transistor having a drain electrode and a source electrode connected between the semiconductor switch and a high-frequency terminal to which the DC potential separator is connected and the other high-frequency semiconductor switch to which the DC potential separator is connected
  • a field effect transistor having a drain electrode and a source electrode connected between the gate electrode and a gate, a resistance element connected between a gate electrode of each field effect transistor and a switching signal terminal, and a drain electrode of each field effect transistor. And a resistance element connected between the source electrode.
  • the high-frequency semiconductor switch is a field-effect device in which a drain electrode and a source electrode are connected between high-frequency terminals opened and closed by the high-frequency semiconductor switch.
  • Transistors and this field effect And a switching element connected between the gate electrode of the transistor and the switching signal terminal for controlling the high-frequency semiconductor switch, and a resistance element connected between the drain electrode and the source electrode.
  • the high-frequency semiconductor switch according to the fourth to eighth aspects is characterized in that a drain electrode and a source electrode are connected in series between high-frequency terminals opened and closed by the high-frequency semiconductor switch. And a plurality of resistance elements respectively connected between a gate electrode of these field effect transistors and a switching signal terminal for controlling the high-frequency semiconductor switch section; and A plurality of resistance elements respectively connected to the source electrode.
  • the potential transmission circuit according to the fourth to tenth aspects comprises a resistance element.
  • the potential transfer circuit according to the fourth to tenth aspects comprises a resistor element and an inductor element connected in series.
  • the high-frequency switch circuit according to the first to thirteenth aspects is integrated in one semiconductor chip.
  • the potentials in the DC state of the high-frequency semiconductor switch part (on side) of the path through which the signal passes and the high-frequency semiconductor switch part (off side) of the path through which the signal is cut off are determined.
  • the high-frequency semiconductor switch part (on side) of the path through which the signal passes and the high-frequency semiconductor switch part (off side) of the path through which the signal is cut off are separated in a DC state, so that the switching signal terminal voltage is high on the on side
  • the voltage is higher than the voltage on the input side and the output side of the semiconductor switch part, and the difference is large.
  • the passing resistance value at the time of ON is reduced, and the passing loss is also reduced.
  • switch on the off side The signal terminal voltage is lower than the voltage of the input terminal and the output terminal, and the difference is large. Therefore, the handling power at the time of off is improved. Furthermore, since a DC potential is provided using the switching signal voltage, an external power supply is not required.
  • the V gS of the on-side switch is increased to the positive side and the V gS of the off-side switch is increased to the negative side. It was possible to do.
  • the high-frequency semiconductor switch that closes when a high potential is applied to the switching signal terminal and opens when a low potential is applied to the switching signal terminal switches from the switching signal terminal to the control terminal and from the switching signal terminal.
  • input voltage and input / output voltage of the high-frequency semiconductor switch unit input / output voltage, closed-on, open ⁇ off.
  • the first effect is that in the high-frequency semiconductor switch (on side) of the path through which the high-frequency signal passes, the control voltage is sufficiently higher than the input / output voltage, so that the on-state passage resistance is reduced. Passage loss can be reduced.
  • each high-frequency semiconductor switch section is separated from each other in a DC state, and the input side or the output side of the high-frequency semiconductor switch section (on side) is connected to the other high-frequency semiconductor switch via a potential transfer circuit. This is because the low potential applied to the control terminal is transmitted to the control terminal of the unit (off side).
  • the second effect is that in the high-frequency semiconductor switch section (off side) of the path for blocking the high-frequency signal, the control voltage is sufficiently lower than the input voltage, so that the off-time handling power can be improved.
  • the reason is that each high-frequency semiconductor switch section is separated from each other in a DC state, and the input side or the output side of the high-frequency semiconductor switch section (off side) is connected to the other high-frequency semiconductor switch section (on-state) via a potential transfer circuit. Side), the high potential applied to that control terminal is transmitted. This is because
  • FIG. 1 is a circuit diagram showing a first conventional example of a high-frequency switch circuit
  • FIG. 2 is a circuit diagram showing a second conventional example of a high-frequency switch circuit
  • FIG. 3 is a circuit diagram showing a first embodiment of a high-frequency switch circuit according to the present invention
  • FIGS. 4A to 4E are diagrams each showing a DC potential separating section in the high-frequency switch circuit of the first embodiment. Circuit diagrams showing first to fifth specific examples,
  • FIGS. 5A and 5B are circuit diagrams showing specific examples of a high-frequency semiconductor switch unit in the high-frequency switch circuit of the first embodiment, respectively.
  • FIG. 6A and FIG. 6B are circuit diagrams showing first and second specific examples of a potential transmission unit in the high-frequency switch circuit of the first embodiment, respectively.
  • FIG. 7 is a circuit diagram showing a second embodiment of the high-frequency switch circuit according to the present invention
  • FIG. 8 is a circuit diagram showing a third embodiment of the high-frequency switch circuit according to the present invention
  • FIG. FIG. 10A to FIG. 10D are circuit diagrams showing a fourth embodiment of the high-frequency switch circuit
  • FIGS. 10A to 10D respectively show the high-frequency switch circuit of the fourth embodiment.
  • FIG. 11A to FIG. 11D are circuit diagrams showing a first example of each of the first to fourth DC potential separation units in FIGS. 11A to 11D, respectively, from the first to the fourth in the high-frequency switch circuit of the fourth embodiment.
  • FIGS. 11A to FIG. 11D are circuit diagrams showing a first example of each of the first to fourth DC potential separation units in FIGS. 11A to 11D, respectively, from the first to the fourth in the high-frequency switch circuit of the fourth embodiment.
  • FIGS. 12A to 12D are circuit diagrams showing a second example of each of the DC potential separation units up to the fourth, and FIGS. 12A to 12D are diagrams respectively showing the first to the fourth in the high-frequency switch circuit of the fourth embodiment.
  • FIGS. 13A to 13D are circuit diagrams showing a third example of each of the DC potential separation units.
  • FIGS. 13A to 13D are first to fourth DC potential separation units in the high-frequency switch circuit of the fourth embodiment, respectively.
  • 14A to 14D are circuit diagrams showing a fourth example of each of the first to fourth DC potential separation units in the high-frequency switch circuit of the fourth embodiment. Circuit diagram showing five examples, FIG.
  • FIG. 15 is a circuit diagram showing a fifth embodiment of the high-frequency switch circuit according to the present invention
  • 1 6 Figure is a circuit diagram showing a sixth embodiment of a high frequency switch circuit according to the present invention
  • the first 7 figures circuit diagram showing a seventh embodiment of a high frequency switch circuit according to the present invention and
  • FIG. 18 is a circuit diagram showing an eighth embodiment of the high-frequency switch circuit according to the present invention.
  • FIG. 3 is a circuit diagram showing a first embodiment of the high-frequency switch circuit according to the present invention. Hereinafter, description will be made with reference to FIG.
  • the high-frequency switch circuit includes high-frequency terminals 101, 102, and 103 for inputting and outputting high-frequency signals, and a high-frequency terminal that opens and closes between the high-frequency terminals 101 and 102.
  • high-frequency semiconductor Switch section 1 2 1 and high-frequency semiconductor switch section 1 2 2 are separated in a DC state.
  • DC potential separating section 1 3 1 is connected between switching signal terminal 1 1 2 and high-frequency terminal 1 0 2 and switched.
  • a potential transfer circuit 141 which applies the DC potential applied to the signal terminals 1 12 to the high-frequency terminal 102, and a switching signal terminal connected between the switching signal terminal 111 and the high-frequency terminal 103, and And a potential transmission circuit 142 for applying the DC potential applied to 111 to the high-frequency terminal 103.
  • arrows are added in the blocks of the high-frequency semiconductor switch sections 121 and 122.
  • the base side of this arrow is the input side of the high-frequency signal, and the front side is the output side of the high-frequency signal.
  • the output side of the high-frequency semiconductor switch section 121 is connected to the high-frequency terminal 102, and the output side of the high-frequency semiconductor switch section 122 is connected to the high-frequency terminal 103.
  • the high-frequency semiconductor switch section 1 2 1 and the high-frequency semiconductor switch section 1 2 2 are connected to the high-frequency terminal via the DC potential separation section 13 1 so that the DC potentials on the input side and output side of each other do not become the same.
  • the control side of the high-frequency semiconductor switch section 121 is connected to the switching signal terminal 111, and the control side of the high-frequency semiconductor switch section 122 is connected to the switching signal terminal 112.
  • the potential transmitting part 142 is connected to the switching signal terminal 111, and is applied to the switching signal terminal 112.
  • a potential transmission section 141 is connected to the switching signal terminal 112.
  • FIGS. 4A to 4C are circuit diagrams showing first to third examples of the DC potential separating section in the high-frequency switch circuit of the first embodiment. Hereinafter, description will be made with reference to FIG. 3 and FIGS. 4A to 4C.
  • the DC potential separating section 13 1 of the first example includes a capacitive element 41 connected between the high-frequency terminal 101 and the input side of the high-frequency semiconductor switch section 121. , It is composed of a capacitive element .42 connected between the high-frequency terminal 101 and the input side of the high-frequency semiconductor switch section 122.
  • DC potential separation unit 1 3 1 2 of the second example high-frequency terminal 1 0 1 and the high-frequency semiconductor Suitsuchi unit 1 2 2 of the capacitor 4 which is connected between the input side Consists of two.
  • the DC potential separation unit 1 3 1 3 of the third example high-frequency terminal 1 0 1 and the high-frequency semiconductor Suitsuchi unit 1 2 first capacitor 4 1 connected between the input side Consists of
  • FIG. 4D and FIG. 4E are circuit diagrams showing fourth and fifth examples of the DC potential separation unit in the high-frequency switch circuit of the first embodiment. Hereinafter, description will be made based on FIGS. 3, 4D, and 4E. .
  • DC potential separation unit 1 3 1 4 of the fourth embodiment is connected to the drain electrode and the source Ichisu electrode between the high-frequency terminal 1 0 1 and the high-frequency semiconductor Suitsuchi unit 1 2 1
  • Field-effect transistor 1 a field-effect transistor 2 having a drain electrode and a source electrode connected between high-frequency terminal 101 and high-frequency semiconductor switch section 1.22, a gate electrode of field-effect transistor 1 and switching signal terminal 1
  • a resistance element 51 connected between the switching element 11 and the switching element 11 and a gate element of the field effect transistor 2 are provided.
  • the 4 E Figure as shown in the fifth example DC potential separation unit 1 3 1 5, the fourth example in addition to the configuration of the dc electrical isolation of the drain electrode and the source electrodes of the field effect transistor 1 And a resistance element 54 connected between the drain electrode and the source electrode of the field-effect transistor 2.
  • the resistance elements 53 and 54 have a high resistance value of, for example, several 10 ⁇ or more.
  • FIG. 5 and FIG. 5 are circuit diagrams showing a first example and a second example of a high-frequency semiconductor switch unit in the high-frequency switch circuit of the first embodiment. The following is a description based on FIGS. 3, 5A and 5B.
  • the high frequency semiconductor switch section 121 of the first example has a high frequency A field-effect transistor 1 having a drain electrode and a source electrode connected between the terminal 101 and the high-frequency terminal 102, and a switching terminal connected between the gate electrode of the field-effect transistor 1 and the switching signal terminal 1 1 1 And a resistance element 51 connected between the drain electrode and the source electrode of the field-effect transistor 1.
  • the resistance element 51 is provided to equalize the potential between the drain and the source of the field effect transistor 1, and has a resistance of, for example, several ⁇ or more.
  • high-frequency semiconductor Suitsuchi unit 1 2 1 2 of the second example the drain electrode and the source Ichisu electrode between the high-frequency terminal 1 0 1 and the radio-frequency terminal 1 0 2 are connected in series Field effect transistors 1, 2, 3; and resistive elements 54, 55, 56 connected between the gate electrodes of the field effect transistors 1, 2, 3 and the switching signal terminal 111, respectively. It has resistance elements 51, 52, 53 connected between the drain and source electrodes of the field effect transistors 1, 2, 3, respectively.
  • the resistance elements 51 to 53 are provided to equalize the potential between the drain and the source of the field effect transistors 1 to 3, and have, for example, a resistance value equal to or more than a number.
  • the high-frequency semiconductor switch section 1 2 2 even in the third diagram, equivalent to the configuration of the high-frequency semiconductor switch section 1 2 1 and 1 2 1 2 in the 5 A diagram and a 5 B and FIG.
  • the field effect transistor has one or three connections in FIGS. 5A and 5B, but may have two or more contacts.
  • FIG. 6A and FIG. 6B are circuit diagrams showing a first example and a second example of a potential transmission unit in the high-frequency switch circuit of the first embodiment.
  • description will be given based on FIGS. 3 and 6A and FIG. 6B.
  • the potential transmission circuit 141 of the first example includes a resistance element 51.
  • the resistance element 51 has a resistance value of, for example, several 10 or more.
  • potential transmission circuit 1 4 1 2 of the second embodiment is composed of a resistance element 5 1 connected in series I inductor element 9 1 Tokyo. Even potential transmission circuit 1 4 2 in FIG. 3, equivalent to the potential transfer circuit 1 4 1 E and 1 4 1 2 structure that put to a 6 A diagram and the 6 B FIG.
  • the potential transfer circuit 141 is connected only to the output side of the high-frequency semiconductor switch section 121 in FIG. 3, only the input side of the high-frequency semiconductor switch section 121 or the high-frequency semiconductor switch section is connected.
  • the potential transfer circuit 142 is connected only to the output side of the high-frequency semiconductor switch section 122 in FIG. 3, but is connected only to the input side of the high-frequency semiconductor switch section 122 or to the high-frequency semiconductor switch section. It may be connected to both the input side and the output side of the switch section 122.
  • the input side and the output side of the high-frequency semiconductor switch section 122 are separated from the input side and the output side of the high-frequency semiconductor switch section 121 in a DC state by a DC potential separating section 131. Therefore, the input side and the output side of the high-frequency semiconductor switch section 122 can take values different from the potentials of the input side and the output side of the high-frequency semiconductor switch section 121. That is, since the input side and the output side of the high-frequency semiconductor switch section 122 are connected to the switching signal terminal 111 via the potential transmission section 142, the potential rises to approach a high level. Therefore, the potential on the control side of the high-frequency semiconductor switch section 122 is equal to the input side and output level of the high-frequency semiconductor switch section 122.
  • the high-frequency semiconductor switch section 122 is turned off. Further, the input side and the output side of the high-frequency semiconductor switch section 122 have a higher potential than the input side and the output side of the high-frequency semiconductor switch section 121.
  • n is the number of cascade connection of the field-effect transistors constituting the high-frequency semiconductor switch section 122
  • Zo is the evaluation system impedance in the switch circuit.
  • Vn can be large, as is apparent from the above equation, Pmax is improved as compared with the case where the high-frequency semiconductor switch sections 121 and 122 are not separated in a DC state. Therefore, reduction of the passage loss and improvement of the handling power are achieved at the same time.
  • FIG. 7 is a circuit diagram showing a second embodiment of the high-frequency switch circuit according to the present invention. Hereinafter, description will be made with reference to FIG.
  • the DC potential separation sections 131 and 132 have the configuration shown in FIG. 4D, and the high-frequency semiconductor switch sections 121 and 122 have the configuration shown in FIG. 5B.
  • the potential transmission circuits 141 and 142 have the configuration shown in FIG. 6A.
  • the high-frequency switch circuit of the present embodiment also has the same operation and effect as the high-frequency switch circuit of the first embodiment.
  • FIG. 8 is a circuit diagram showing a third embodiment of the high-frequency switch circuit according to the present invention. Hereinafter, description will be made with reference to FIG.
  • the DC potential separation units 131 and 132 4 The configuration shown in Fig. E is shown.
  • the high-frequency semiconductor switches 1 2 1 and 1 2 2 have the configuration shown in Fig. 5B, and the potential transfer circuits 14 1 and 14 2 are in Fig. 6A.
  • the configuration is shown below.
  • the high-frequency switch circuit of the present embodiment also has the same operation and effect as the high-frequency switch circuit of the first embodiment.
  • FIG. 9 is a circuit diagram showing a fourth embodiment of the high-frequency switch circuit according to the present invention. Hereinafter, description will be made with reference to FIG.
  • the high-frequency switch circuit of the fourth embodiment includes high-frequency terminals 101 to 104 for inputting and outputting high-frequency signals, and a high-frequency switch unit for opening and closing between the high-frequency terminals 101 and 102.
  • a high-frequency switch section that opens and closes between the high-frequency terminal 102 and the high-frequency terminal 102 and a high-frequency semiconductor switch that opens and closes the high-frequency terminal 104 and the high-frequency terminal 104 Switch for controlling the opening and closing operations of the high-frequency semiconductor switch section 124 for opening and closing between the high-frequency terminal 104, and the high-frequency terminal 104, and the high-frequency semiconductor switch section 122 for opening and closing between the high-frequency terminal 104 and the high-frequency terminal 101.
  • Signal terminal 1 1 1, switching signal terminal 1 1 2 for controlling the opening and closing operation of high-frequency semiconductor switch sections 1 2 2, 1 2 4, high-frequency terminal 13 1 and high-frequency semiconductor switch section 1 2 4, 1 2 Between the high-frequency semiconductor switch section 124 and the high-frequency switch section 121.
  • Potential separation section 131 which is separated in the state, and connected between the high-frequency terminal 102 and the high-frequency semiconductor switch sections 121, 122.
  • a DC potential separating section 132 for separating the semiconductor switch section 122 from the DC state in a DC state; and a high-frequency semiconductor connected between the high-frequency terminal 103 and the high-frequency semiconductor switch sections 122, 123.
  • a DC potential separating section 133 for separating the switch section 122 and the high-frequency semiconductor switch section 123 in a DC state, and between the high-frequency terminal 104 and the high-frequency semiconductor switch sections 123, 124.
  • a DC potential separating section 134 that is connected and separates the high-frequency semiconductor switch section 123 and the high-frequency semiconductor switch section 124 in a DC state, a switching signal terminal 112, and a high-frequency semiconductor switch.
  • a potential transfer circuit 141 connected between the input side of the section 121, and applying the DC potential applied to the switching signal terminal 112 to the input side, a switching signal terminal 112, and a high frequency A potential transmission circuit connected to the output side of the semiconductor switch section and supplying a DC potential applied to the switching signal terminal to the output side; and a switching signal terminal;
  • a potential transmission circuit 144 connected between the input terminal of the high-frequency semiconductor switch section 122 and the switching signal terminal 111 to apply the DC potential applied to the switching signal terminal 111 to the input side; and a switching signal terminal 1 A potential transmission circuit 144 connected between the output side of the high-frequency semiconductor switch section 112 and the switching signal terminal 111 for applying the DC potential applied to the switching signal terminal 111 to the output side;
  • Insert terminals 1 1 2 and high frequency semiconductor switch 1 2 3 Potential transmission circuit 1 45 that is connected to the input side and supplies the DC potential applied to the switching signal terminal 1 1 2 to the input side, the switching signal terminal 1 1 2 and the high-frequency semiconductor switch section 1 2
  • a potential transfer circuit 1 4 7 connected between the input side of 1 2 4 and supplying the DC potential applied to the switching signal terminal 1 1 1 to the input side, a switching signal terminal 1 1 1 and a high-frequency semiconductor And a potential transmission circuit 148 connected between the output side of the switch section 124 and the DC transmission potential applied to the switching signal terminal 111 to the output side.
  • arrows are added in the blocks of the high-frequency semiconductor switch sections 121 to 124.
  • the base side of this arrow is the input side of the high-frequency signal, and the front side is the output side of the high-frequency signal. '
  • the high-frequency terminal 101 is connected to the DC potential separating section 131
  • the high-frequency terminal 102 is connected to the DC potential separating section 132
  • the high-frequency terminal 103 Is connected to the DC potential separator 1 3 3 and the high-frequency terminal 104 is DC It is connected to the potential separation section 134.
  • the high-frequency semiconductor switch sections 1 2 1 to 1 2 4 connected to these are connected such that the input side of the high-frequency semiconductor switch section 1 2 1 is connected to the DC potential separation section 13 1, and the output side is connected to the DC potential separation section 13 2.
  • the input side of the high-frequency semiconductor switch section 122 is connected to the DC potential separation section 132, the output side is connected to the DC potential separation section 133, and the input side of the high-frequency switch section 123 is connected to the DC potential separation section 133.
  • the output side is connected to the DC potential separation section 134, the input side of the high-frequency semiconductor switch section 124 is connected to the DC potential separation section 134, and the output side is connected to the DC potential separation section 131.
  • the control side of the high frequency switches 1 2 1 and 1 2 3 is connected to the switching signal terminal 1 1 1, and the control side of the high frequency switches 1 2 2 and 1 2 4 is connected to the switching signal terminal 1 1 2 I have.
  • the potential transmission section 1 4 3 is connected to the input side of the high-frequency semiconductor switch section 1 2 2,
  • the potential transmitting section 144 is on the output side of the high-frequency semiconductor switch section 122, the potential transmitting section 144 is on the input side of the high-frequency semiconductor switch section 124, and the potential transmitting section 144 is the high-frequency semiconductor switch section. It is connected to the output side of 124.
  • the potential transmission section 141 is connected to the input side of the high frequency semiconductor switch section 121,
  • the potential transmitting section 14 2 is on the output side of the high-frequency semiconductor switch section 12 1
  • the potential transmitting section 14 5 is on the input side of the high-frequency semiconductor switch section 12 3
  • the potential transmitting section 14 6 is the high-frequency semiconductor switch section. 1 2 3 Connected to the output side.
  • FIGS. 10A to 10D are circuit diagrams showing a first example of a DC potential separating section in the high-frequency switch circuit of the fourth embodiment. Hereinafter, description will be made with reference to FIG. 9 and FIGS. 10A to 10D.
  • the DC potential separating section 13 1 a is composed of a capacitive element 48 connected between the high-frequency terminal 101 and the high-frequency semiconductor switch section 124. And the capacitor connected between the high-frequency terminal 101 and the high-frequency semiconductor switch part 121 It consists of element 41.
  • the DC potential separating section 132a is composed of a capacitive element 42 connected between the high-frequency terminal 102 and the high-frequency semiconductor switch section 121, and a high-frequency terminal 102 and the high-frequency semiconductor switch section 122. 2 and a capacitive element 43 connected between them.
  • the DC potential separating section 133a is composed of a capacitive element 44 connected between the high-frequency terminal 103 and the high-frequency semiconductor switch section 122, and a high-frequency terminal 101 and the high-frequency semiconductor switch section 123. And a capacitive element 45 connected between them.
  • the DC potential separating section 1 3 4 a is a capacitive element connected between the high-frequency terminal 104 and the high-frequency semiconductor switch section 1 2 3
  • FIGS. 11A to 11D are circuit diagrams showing a second example of the DC potential separating section in the high-frequency switch circuit of the fourth embodiment. Hereinafter, description will be made with reference to FIG. 9 and FIGS. 11A to 11D.
  • the DC potential separation section 13 1 b is connected to the capacitive element 4 1 connected between the high frequency terminal 10 1 and the high frequency semiconductor switch section 12 1.
  • Consists of The DC potential separating section 132b includes a capacitive element 42 connected between the high-frequency terminal 102 and the high-frequency semiconductor switch section 121.
  • DC potential separator 1 3 3b is a capacitive element connected between high-frequency terminal 101 and high-frequency semiconductor switch 1 23
  • the DC potential separating section 134b includes a capacitive element 46 connected between the high-frequency terminal 104 and the high-frequency semiconductor switch section 123.
  • FIGS. 12A to 12D are circuit diagrams showing a third example of the DC potential separating section in the high-frequency switch circuit of the fourth embodiment. Hereinafter, description will be made with reference to FIG. 9 and FIGS. 12A to 12D.
  • the DC potential separating section 13 1 c includes a capacitive element 4 1 connected between the high frequency terminal 10 1 and the high frequency semiconductor switch section 12 1. Consists of The DC potential separating section 1 3 2 c is connected to the high-frequency terminal 102 and the high-frequency semiconductor switch. It comprises a capacitive element 43 connected between the first and second sections.
  • the DC potential separating section 133 c comprises a capacitive element 45 connected between the high frequency terminal 101 and the high frequency semiconductor switch section 123.
  • the DC potential separating section 134c includes a capacitive element 47 connected between the high-frequency terminal 104 and the high-frequency semiconductor switch section 124.
  • FIGS. 13A to 13D are circuit diagrams showing a fourth example of the DC potential separating section in the high-frequency switch circuit of the fourth embodiment. Hereinafter, description will be made with reference to FIG. 9 and FIGS. 13A to 13D.
  • the DC potential separation unit 13 1 d As shown in Figs. 13A to 13D, the DC potential separation unit 13 1 d.
  • the DC potential separating section 132d includes a capacitive element 42 connected between the high-frequency terminal 102 and the high-frequency semiconductor switch 21.
  • the DC potential separating section 133 d is a capacitive element connected between the high-frequency terminal 103 and the high-frequency semiconductor switch section 122.
  • the DC potential separating section 134 d includes a capacitive element 46 connected between the high-frequency terminal 104 and the high-frequency semiconductor switch section 123.
  • FIGS. 14A to 14D are circuit diagrams showing a fifth example of the DC potential separating section in the high-frequency switch circuit of the fourth embodiment. Hereinafter, description will be made with reference to FIG. 9 and FIGS. 14A to 14D.
  • the DC potential separation section 13 1 e is connected to a capacitive element 4 1 connected between the high-frequency terminal 10 1 and the high-frequency semiconductor switch section 12 1.
  • Consists of The DC potential separating section 132 e comprises a capacitive element 43 connected between the high-frequency terminal 102 and the high-frequency semiconductor switch section 122.
  • the DC potential separating section 1 3 3 e is a capacitive element connected between the high-frequency terminal 103 and the high-frequency semiconductor switch section 122.
  • the DC potential separating section 134 e includes a capacitive element 46 connected between the high-frequency terminal 104 and the high-frequency semiconductor switch section 123.
  • a DC potential separating section 13 1 to 1 in the high-frequency switch circuit of the fourth embodiment. 34 may be configured as shown in FIG. 4D and FIG. 4E.
  • the high-frequency semiconductor switch sections 121 to 124 in the high-frequency switch circuit of the fourth embodiment may have the configuration shown in FIGS. 5A and 5B.
  • the potential separating sections 141 to 148 in the high-frequency switch circuit of the fourth embodiment may have the configuration shown in FIGS. 6A and 6B.
  • the high-frequency switch circuit of the present embodiment also has the same operation and effect as the high-frequency switch circuit of the first embodiment.
  • FIG. 15 is a circuit diagram showing a fifth embodiment of the high-frequency switch circuit according to the present invention. Hereinafter, description will be made with reference to FIG.
  • the high-frequency switch circuit of the fifth embodiment is connected between the switching signal terminal 112 and the input side of the high-frequency switch section 121, and applies the DC potential applied to the switching signal terminal 112 to the switching signal terminal 112.
  • the potential transfer circuit 14 1 applied to the input side, the DC signal applied to the switching signal terminal 1 11 1 while being connected between the switching signal terminal 1 1 1 and the input side of the high-frequency semiconductor switch 1 2 2
  • Potential transmission circuit 142 that gives a potential to the input side, and is connected between the switching signal terminal 1 12 and the input side of the high-frequency semiconductor switch section 1 2 3 and applied to the switching signal terminal 1 1 2
  • Potential transfer circuit 1 4 5 3 for applying DC potential to the input side, connected between switching signal terminal 1 1 1 and input side of high-frequency semiconductor switch 1 2 4 and applied to switching signal terminal 1 1 1 To the input side
  • a potential transmission circuit 1 4 3 different from the fourth embodiment.
  • the DC potential separating units 13 1 to 13 34 in the high-frequency switch circuit of the fifth embodiment may be configured as shown in FIGS. 1OA to 14D, 4D, and 4E. .
  • the high-frequency semiconductor switch sections 121 to 124 in the high-frequency switch circuit of the fifth embodiment may have the configuration shown in FIGS. 5A and 5B.
  • the potential separating sections 141 to 144 in the high-frequency switch circuit of the fifth embodiment may have the configuration shown in FIGS. 6A and 6B.
  • the high-frequency switch circuit of the present embodiment also Functions and effects similar to those of the high-frequency switch circuit according to the fourth embodiment are provided.
  • FIG. 16 is a circuit diagram showing a sixth embodiment of the high-frequency switch circuit according to the present invention. Hereinafter, description will be made with reference to FIG.
  • the high-frequency switch circuit of the sixth embodiment is connected between the switching signal terminal 112 and the input side of the high-frequency switch section 121, and applies the DC potential applied to the switching signal terminal 112 to the switching signal terminal 112.
  • a potential transmission circuit 1 4 8 different from the fourth embodiment.
  • the DC potential separating sections 13 1 to 13 34 in the high-frequency switch circuit of the sixth embodiment may be configured as shown in FIGS. 1OA to 14D, 4D, and 4E.
  • the high-frequency semiconductor switch sections 121 to 124 in the high-frequency switch circuit of the sixth embodiment may have the configuration shown in FIGS. 5A and 5B.
  • the potential separating sections 141 to 144 in the high-frequency switch circuit of the sixth embodiment may have the configuration shown in FIGS. 6A and 6B.
  • the high-frequency switch circuit of the present embodiment also has the same operation and effect as the high-frequency switch circuit of the fourth embodiment.
  • FIG. 17 is a circuit diagram showing a seventh embodiment of the high-frequency switch circuit according to the present invention. Hereinafter, description will be made with reference to FIG.
  • the DC potential separation sections 13 1 to 13 4 have the configuration shown in FIG. 4D
  • the high-frequency semiconductor switch sections 12 1 to 12 4 It has the configuration shown in FIG. B
  • the potential transmission circuits 141 to 144 have the configuration shown in FIG. 6A.
  • the high-frequency switch circuit of the present embodiment also has the same operation and effect as the high-frequency switch circuit of the fourth embodiment.
  • FIG. 18 is a circuit diagram showing an eighth embodiment of the high-frequency switch circuit according to the present invention. Hereinafter, description will be made with reference to FIG.
  • the DC potential separation sections 13 1 to 13 4 have the configuration shown in FIG. 4E, and the high-frequency semiconductor switch sections 12 1 to 12 4 It has the configuration shown in the figure, and the potential transfer circuits 141 to 144 have the configuration shown in FIG. 6A.
  • the high-frequency switch circuit of the present embodiment also has the same operation and effect as the high-frequency switch circuit of the fourth embodiment.

Landscapes

  • Electronic Switches (AREA)
  • Waveguide Switches, Polarizers, And Phase Shifters (AREA)

Description

高周波スィッチ回路
技術分野：
本発明は、 例えば携帯電話機等の高周波通信に用いられる、 高周波スィッチ回 路に関する。
背景技術： 明
細
第 1図は、 高周波スィッチ回路の第一従来例を示す回路図である。 以下、 この 第 1図に基づいて説明する。
この第一従来例は、特開平 8 - 1 3 9 0 1 4号に開示された S P D T回路（単極 双投： s ingle pole double trans fer) であり、 高周波端子 1 0 1と高周波端子 1 0 2との間を電界効果トランジスタ 1〜5のドレイン 'ソースを縦続接続し、 高 周波端子 1 0, 1と高周波端子 1 0 3との間を電界効果トランジスタ 6〜1 0のド レイン ·ソースを縦続接続した構成となっている。 そして、 電界効果トランジス 夕 1〜； L 0のゲート電極には抵抗素子 5 1〜 6 0が接続され、 電界効果トランジ スタ 1〜 5のゲート電極に繋がる抵抗素子 5 1〜 5 5は切り替え信号端子 1 1 1 に接続され、 電界効果トランジスタ 6〜1 0のゲート電極に繋がる抵抗素子 5 6 〜6 0は切り替え信号端子 1 1 2に接続されている。
切り替え信号端子 1 1 1と切り替え信号端子 1 1 2とには、 相反するレベルの 電圧が入力される。 切り替え信号端子 1 1 1にハイレベルが入力され、 切り替え 信号端子 1 1 2にロウレベルが入力されると、 電界効果トランジスタ 1〜5はォ ン状態となり、 電界効果トランジスタ 6〜1 0はオフ状態となって、 高周波端子 1 0 1と高周波端子 1 0 2との間が導通状態となる。 一方、 切り替え信号端子 1 1 1にロウレベルが入力され、 切り替え信号端子 1 1 2にハイレベルが入力され ると、 電界効果トランジスタ 1〜5はオフ状態となり、 電界効果トランジスタ 6 〜 1 0はオン状態となって、 高周波端子 1 0 1と高周波端子 1 0 3との間が導通 状態となる。 ，
第 2図は、 高周波スィッチ回路の第二従来例を示す回路図である。 以下、 この 第 2図に基づいて説明する。
この第二従来例は、特開平 8— 2 1 3 8 9 3に開示された S P D T回路であり、 高周波端子 1 0 1と高周波端子 1 0 2との間を電界効果トランジスタ 1で揆続し、 高周波端子 1 0 1と高周波端子 1 0 3との間を電界効果トランジスタ 2で接続し た構成となっている。 高周波端子 1 0 2は電界効果トランジスタ 3のドレイン ' ソース間及び容量素子 7 1を介して接地され、 高周波端子 1 0 3は電界効果トラ ンジスタ 4のドレインソース間及び容量素子 7 2を介して接地されている。 電界 効果トランジスタ 1〜 4のゲ一ト電極には、 それぞれ抵抗素子 5 1〜 5 4が接続 されている。 電界効果トランジスタ 1のゲ一ト電極に繋がる抵抗素子 5 1及び電 界効果卜ランジス夕 4のゲート電極に繋がる抵抗素子 5 4は切り替え信号端子 1 1 1に接続され、 電界効果トランジスタ 2のゲート電極に繋がる抵抗素子 5 2及 び電界効果トランジス夕 3のゲート電極に繋がる抵抗素子 5 3は切り替え信号端 子 1 1 2に接続されている。 更に、 高周波端子 1 0 1〜1 0 3及び電界効果トラ ンジスタ 3〜 4のソース電極は、 抵抗素子 5 5〜 5 9を介して外部電源 3 0 0に 接続されている。
切り替え信号端子 1 1 1と切り替え信号端子 1 1 2とには、 相反するレベルの 電圧が入力される。 高周波端子 1 0 1〜1 0 3及び電界効果トランジスタ 3〜4 のソース電極は、 抵抗素子 5 5〜5 9を介して外部電源 3 0 0の電位が与えられ ている。 切り替え信号端子 1 1 1にハイレベルが入力され、 切り替え信号端子 1 1 2にロウレベルが入力されると、 電界効果トランジスタ 1及び電界効果トラン ジス夕 4はオン状態となり、 電界効果トランジスタ 2及び電界効果 3はオフ状態となって、 高周波端子 101と高周波端子 102との間が導通状態 となる。 一方、 切り替え信号端子 111にロウレベルが入力され、 切り替え信号 端子 1 12にハイレベルが入力されると、 電界効果トランジス夕 1及び電界効果 トランジスタ 4はオフ状態となり、 電界効果トランジス夕 2及び電界効果トラン ジス夕 3はオン状態となって、 高周波端子 101と高周波端子 103との間が導 通状態となる。 '
なお、 SPDT回路は、 例えば携帯電話機等に内蔵され、 高周波の送受信信号 の切り替えスィッチとして機能する。 また、 このような高周波スィッチ回路に用 いられる電界効果トランジスタは、 一例を述べればデプレッション型の nチヤネ ル GaAsMESFETであり、 例えば 0 [V] でオン、 —3 [V] でオフとな る特性を有する。
しかしながら、 従来の高周波スィッチ回路には次のような問題がある。
第一従来例では、 高周波端子に外部から電位を与えていないため、 オン側の電 界効果トランジスタにおいて、 その両端 （ドレイン側及びソース側） の高周波端 子はハイレベルとほぼ同じ電位になってしまう。 そのため、 ゲート ·ソース間電 位差が 0 [V] に近くなるため、 十分にオン抵抗を低減できない。 すなわち、 通 過損失が大きくなつてしまう。
第二従来例では、 高周波端子に外部から電位を与えているため、 与える電位 V Cによってはゲート ·ソース間電位 Vg sをプラス側に大きくすることが可能と なる、 したがって、 オン抵抗を低減することができ、 その結果通過損失を低減す ることができる。 その一方で、 n個の電界効果トランジスタを縦続接続して構成 される回路が扱うことのできる最大のハンドリングパワー P m a Xは、
Pmax=2 {n (VC-VL+VT)} 2/Z o
という式で表される。 （ここで、 VLはロウレベル、 VTは電界効果トランジスタ の閾値電圧、 Z Oはスィッチ回路における評価系インピーダンスである。） そのため、 ロウレベル （V L) と V Cとの差が小さくなることから、 ハンドリ ングパワーが低下してしまう問題があった。 また、 ハンドリングパワーを増加さ せるには、 縦続接続の電界効果トランジスタ数を増加させなければならない問題 があった。 更には、 外部電源を必要としてしまうことも問題である。
換言すれば、 従来の高周波スィッチ回路では、 信号通過経路が直流状態で繋が つているため、 オン側スィツチの V g sをプラス側に大きくしてオン抵抗の低減 を図ると、 オフ側スィッチでハンドリングパワーが低下し、 オフ側スィッチの V g sをマイナス側に大きくしハンドリングパワーの向上を図るとオン側スィッチ のオン抵抗が上昇してしまうという問題がある。
発明の開示：
本発明は従来技術における上記事情に鑑みてなされたものであって、 その目的 とするところは、 低い通過損失と高いハンドリングパワーとを両立させた高周波 スィッチ回路を提供することにある。
上記目的を達成するために、 本発明の第 1の態様によれば、 高周波信号を入出 力する複数の高周波端子と、 これらの高周波端子間を開閉する複数の高周波半導 体スィッチ部とを備えた高周波スィッチ回路であって、 そこにおいて、 複数の高 周波半導体スィッチ部は、 互いに直流状態において分離されるとともに、 当該複 数の高周波半導体スィツチ部の各々は、 その制御側に印加される直流電位と逆の 関係にある直流電位が入力側及び出力側の少なくとも一方に印加されるように構 成されていることを特徴とする高周波スィッチ回路が提供される。
「高周波半導体スィッチ部」 とは、 電界効果トランジスタ又はバイポーラトラ ンジス夕等の半導体スィッチ素子を中心に構成されたものであり、 以下 「高周波 半導体スィッチ部」 と略称する。「高周波半導体スィッチ部の制御側に印加される 直流電位と逆の関係にある直流電位」 とは、 高周波半導体スィッチ部が閉となる 直流電位が制御側に印加される場合は、 高周波半導体スィツチ部が開となる直流 電位のことであり、 高周波半導体スィッチ部が開となる直流電位が制御側に印加 される場合は、 高周波半導体スィッチ部が閉となる直流電位のことである。
各高周波半導体スィッチ部は、 互いに直流状態において分離されている。 そし て、 各高周波半導体スィッチ部の入力側又は出力側には、 制御側に印加される直 流電位と逆の関係にある直流電位が印加される。 ハイレベル電位が制御側に印加 されると閉となる高周波半導体スィッチ部について説明する。 高周波半導体スィ ツチ部は、 ハイレベル電位が制御側に印加されることにより閉となると、 入力側 又は出力側にロウレベル電位が印加される。 これにより、 その制御電圧が入出力 電圧よりも十分に高くなるので、 オン時の通過抵抗値が低減する。 一方、 高周波 半導体スィッチ部は、 口ゥレベル電位が制御側に印加されることにより開となる と、 入力側又は出力側にハイレベル電位が印加される。 これにより、 その制御電 圧が入力電圧よりも十分に低くなるので、 オフ時のハンドリングパワーが向上す る。ロウレベル電位が印加されると閉となる高周波半導体スィツチ部については、 上記説明において直流電位の高低関係が逆になる。
本発明の第 2の態様によれば、 上記第 1の態様における複数の高周波半導体ス ィツチ部は、 高周波端子間にドレイン電極及びソース電極が接続された電界効果 トランジスタからなり、 また複数の高周波半導体スィッチ部における互いの分離 は容量素子によって行なわれ、 さらにゲート電極に印加される直流電位と逆の関 係にある直流電位がドレイン電極及びソース電極の少なくとも一方に印加される 特徴とする高周波スィツチ回路が提供される。
本発明の第 3の態様によれば、 上記第 1の態様における複数の高周波半導体ス ィツチ部は、 高周波端子間にドレイン電極及びソース電極が直列接続された複数 の電界効果トランジス夕からなり、 また複数の高周波半導体スィツチ部における 互いの分離は容量素子によって行なわれ、 さらにゲート電極に印加される直流電 位と逆の関係にある直流電位が複数の電界効果トランジスタの両端に位置するド レイン電極及び前記ソース電極の少なくとも一方に印加されることを特徴とする 高周波スィツチ回路が提供される。
本発明の第 4の態様によれば、 高周波信号を入出力する第一乃至第三の高周波 端子と、 第三の高周波端子と第一の高周波端子との間を開閉する第一の高周波半 導体スィッチ部と、 第三の高周波端子と第二の高周波端子との間を開閉する第二 の高周波半導体スィツチ部と、 第一の高周波半導体スィツチ部の開閉動作を制御 する第一の切り替え信号端子と、 第二の高周波半導体スィツチ部の開閉動作を制 御する第二の切り替え信号端子と、 第三の高周波端子と第一及び第二の高周波半 導体スィッチ部との間に接続されるとともに第一の高周波半導体スィッチ部と第 二の高周波半導体スィッチ部とを直流状態において分離する直流電位分離部と、 第二の切り替え信号端子と第一の高周波端子との間に接続されるとともに第二の 切り替え信号端子に印加された直流電位を第一の高周波端子に与える第一の電位 伝達回路と、 第一の切り替え信号端子と第二の高周波端子との間に接続されると ともに第一の切り替え信号端子に印加された直流電位を第二の高周波端子に与え る第二の電位伝達回路とを備えた高周波スィツチ回路が提供される。
本発明の第 5の態様によれば、 高周波信号を入出力する第一乃至第四の高周波 端子と、 第一の高周波端子と第二の高周波端子との間を開閉する第一の高周波半 導体スィツチ部と、 第二の高周波端子と第三の高周波端子との間を開閉する第二 の高周波半導体スィッチ部と、 第三の高周波端子と第四の高周波端子との間を開 閉する第三の高周波半導体スィッチ部と、 第四の高周波端子と第一の高周波端子 との間を開閉する第四の高周波半導体スィツチ部と、 第一及び第三の高周波半導 体スィツチ部の開閉動作を制御する第一の切り替え信号端子と、 第二及び第四の 高周波半導体スィツチ部の開閉動作を制御する第二の切り替え信号端子と、 第一 の高周波端子と第四及び第一の高周波半導体スィッチ部との間に接続されるとと もに第四の高周波半導体スィツチ部と第一の高周波半導体スィツチ部とを直流状 態において分離する第一の直流電位分離部と、 第二の高周波端子と第一及び第二 の高周波半導体スィッチ部との間に接続されるとともに第一の高周波半導体スィ ツチ部と第二の高周波半導体スィッチ部とを直流状態において分離する第二の直 流電位分離部と、 第三の高周波端子と第二及び第三の高周波半導体スィツチ部と の間に接続されるとともに第二の高周波半導体スィッチ部と第三の高周波半導体 スィツチ部とを直流状態において分離する第三の直流電位分離部と、 第四の高周 波端子と第三及び第四の高周波半導体スィッチ部との間に接続されるとともに第 三の高周波半導体スィツチ部と第四の高周波半導体スィツチ部とを直流状態にお いて分離する第四の直流電位分離部と、 第二の切り替え信号端子と第一の高周波 半導体スィツチ部の入力側及び出力側における少なくとも一方との間に接続され るとともに第二の切り替え信号端子に印加された直流電位を当該入力側及び出力 側の少なくとも一方に与える第一の電位伝達回路と、 第一の切り替え信号端子と 第二の高周波半導体スィツチ部の入力側及び出力側における少なくとも一方との 間に接続されるとともに第一の切り替え信号端子に印加された直流電位を当該入 力側及び出力側の少なくとも一方に与える第二の電位伝達回路と、 第二の切り替 え信号端子と第三の高周波半導体スィッチ部の入力側及び出力側における少なく とも一方との間に接続されるとともに第二の切り替え信号端子に印加された直流 電位を当該入力側及び出力側の少なくとも一方に与える第三の電位伝達回路と、 第一の切り替え信号端子と第四の高周波半導体スィッチ部の入力側及び出力側に おける少なくとも一方との間に接続されるとともに第一の切り替え信号端子に印 加された直流電位を当該入力側及び出力側の少なくとも一方に与える第四の電位, 伝達回路とを備えた高周波スィツチ回路が提供される。
各電位伝達回路は、 高周波半導体スィツチ部の入力側及び出力側の両方に接続 されれば二個からなり、 入力側及ぴ出力側のどちらか一方に接続されれば一個か らなる。 本発明の第 6の態様によれば、 上記第 4乃至第 5の態様における直流電位分離 部は、. 当該直流電位分離部が接続された高周波端子と当該直流電位分離部が接続 された一方の高周波半導体スィッチ部との間、 及び当該直流電位分離部が接続さ れた高周波端子と当該直流電位分離部が接続された他方の高周波半導体スィッチ 部との間、 の少なくとも一方に接続された容量素子からなる。
本発明の第 7の態様によれば、 上記第 4乃至第 6の態様における直流電位分離 部は、 当該直流電位分離部が接続された高周波端子と当該直流電位分離部が接続 された一方の高周波半導体スィツチ部との間に、 ドレイン電極及びソース電極が 接続された電界効果トランジス夕と、 当該直流電位分離部が接続された高周波端 子と当該直 電位分離部が接続され； ^他方の高周波半導体スィッチ部との間に、 ドレイン電極及びソース電極が接続された電界効果トランジスタと、 各電界効果 トランジスタのゲート電極と切り替え信号端子との間に接続された抵抗素子とを 備えている。 '
本発明の第 8の態様によれば、 上記第 4乃至第 6の態様における直流電位分離 部は、 当該直流電位分離部が接続された高周波端子と当該直流電位分離部が接続 された一方の高周波半導体スィツチ部との間に、 ドレイン電極及びソース電極が 接続された電界効果トランジス夕と、 当該直流電位分離部が接続された高周波端 子と当該直流電位分離部が接続された他方の高周波半導体スィッチ部との間に、 ドレイン電極及びソース電極が接続された電界効果トランジス夕と、 各電界効果 トランジスタのゲート電極と切り替え信号端子との間に接続された抵抗素子と、 各電界効果トランジスタのドレイン電極とソース電極との間に接続された抵抗素 子とを備えている。 '
本発明の第 9の態様によれば、 上記第 4乃至第 8の態様における高周波半導体 スィツチ部は、 当該高周波半導体スィツチ部によって開閉される高周波端子間に ドレイン電極及びソース電極が接続された電界効果トランジスタと、 この電界効 果トランジスタのゲート電極と当該高周波半導体スィッチ部を制御する切り替え 信号端子との間に接続された抵抗素子と、 当該ドレイン電極と前記ソース電極と の間に接続された抵抗素子とを備えている。
本発明の第 1 0の態様によれば、 上記第 4乃至第 8の態様における高周波半導 体スィツチ部は、 当該高周波半導体スィツチ部によって開閉される高周波端子間 にドレイン電極及びソース電極が直列接続された複数の電界効果トランジス夕と、 これらの電界効果トランジスタのゲート電極と当該高周波半導体スィツチ部を制 御する切り替え信号端子との間にそれぞれ接続された複数の抵抗素子と、 当該ド レイン電極と前記ソース電極との間にそれぞれ接続された複数の抵抗素子とを備 えている。 , ,
本発明の第 1 1の態様によれば、 上記第 4乃至第 1 0の態様における電位伝達 回路は、 抵抗素子からなる。
本発明の第 1 2の態様によれば、 上記第 4乃至第 1 0の態様における電位伝達 回路は、 直列接続された抵抗素子とインダクタ素子とからなる。
本発明の第 1 3の態様によれば、 上記第 1乃至第 1 2の態様における高周波ス ィッチ回路は、 一つの半導体チップ内に集積化されたものである。
以上の各態様を換言すると、 本発明は、 信号が通過する経路の高周波半導体ス イッチ部（オン側） と、 信号を遮断する経路の高周波半導体スィッチ部（オフ側） との直流状態における電位を分離し、 オン側ではゲート ·ソース間電位をプラス に大きくし、 オフ側ではゲート ·ソース間電位をマイナスに大きくする手段を有 する。 信号が通過する経路の高周波半導体スィッチ部 （オン側） と、 信号を遮断 する経路の高周波半導体スィッチ部 （オフ側） とが直流状態において分離される ことにより、 オン側では切り替え信号端子電圧が高周波半導体スィッチ部の入力 側及び出力側の電圧よりも高く、 しかもその差が大きくなる。 その結果、 オン時 の通過抵抗値が低減するので、 通過損失も低減する。 一方、 オフ側では切り替え 信号端子電圧が入力端子及び出力端子の電圧よりも低く、 しかもその差が大きく なる。 したがって、 オフ時のハンドリングパワーが向上する。 更に、 切り替え信 号電圧を用いて直流電位を与えているため、外部電源が不要となる。要約すると、 信号の通過経路を直流状態において分離し、 切り替え信号の電圧を利用すること で、 オン側スィッチの V g Sをプラス側に大きく、 オフ側スィッチの V g Sをマ ィナス側に大きくすることを可能とした。
本発明による高周波スィッチ回路によれば、 以下の効果を奏する。
なお、 以下の記述では、 切り替え信号端子に高い電位を印加した場合に閉とな り、 低い電位を印加した場合に開となる高周波半導体スィッチ部について、 切り 替え信号端子→制御端子、 切り替え信号端子に印加する電圧→制御電圧、 高周波 半導体スィッチ部の入力側及び出力側の電圧—入出力電圧、 閉—オン、 開→オフ と言い換えて説明する。
第一の効果は、高周波信号が通過する経路の高周波半導体スィッチ部（オン側） では、 その制御電圧が入出力電圧よりも十分に高くなるので、 オン時の通過抵抗 値が低減し、 その結果通過損失を低減できる。 その理由は、 '各高周波半導体スィ ツチ部は互いに直流状態において分離され、かつ当該高周波半導体スィッチ部 (ォ ン側） の入力側又は出力側は、 電位伝達回路を介して他方の高周波半導体スイツ チ部 （オフ側） の制御端子に接続されているので、 その制御端子に印加されてい る低い電位が伝達されるからである。
第二の効果は、高周波信号を遮断する経路の高周波半導体スィツチ部（オフ側） では、 その制御電圧が入力電圧よりも十分に低くなるので、 オフ時のハンドリン グパワーを向上できる。 その理由は、 各高周波半導体スィッチ部は互いに直流状 態において分離され、 かつ当該高周波半導体スィッチ部 （オフ側） の入力側又は 出力側は、 電位伝達回路を介して他方の高周波半導体スィッチ部 （オン側） の制 御端子に接続されているので、 その制御端子に印加されている高い電位が伝達さ れるためである。
つまり、 従来の回路構成では、 この二つの効果を両立させることが不可能であ つた。 これに対し、 本発明では、 高周波半導体スィッチ部を直流状態において分 離する等により、 この二つの効果を両立させることができる。 なお、 切り替え信 号端子に高い電位を印加した場合に開となり、 低い電位を印加した場合に閉とな る高周波半導体スィツチ部については、 上記説明において電圧の高低関係が逆に なる。
上記ならびに他の本発明の目的、 態様、 そして利点は、 本発明の原理に合致す る好適な具体例が実施態様として示されている以下の詳細な記述および添付の図 面に関連して説明されることにより、 当該技術の熟達者によって明らかになるで あろう。
図面の簡単な説明：
第 1図は、 高周波スィッチ回路の第一従来例を示す回路図、
第 2図は、 高周波スィッチ回路の第二従来例を示す回路図、
第 3図は、 本発明に係る高周波スィッチ回路の第一実施形態を示す回路図、 第 4 A図乃至第 4 E図は、 それぞれ第一実施形態の高周波スィツチ回路におけ る直流電位分離部の第 1乃至第 5の具体例を示す回路図、
第 5 A図および第 5 B図は、 それぞれ第一実施形態の高周波スィツチ回路にお ける高周波半導体スィツチ部の具体例を示す回路図、
第 6 A図および第 6 B図は、 それぞれ第一実施形態の高周波スィッチ回路にお ける電位伝達部の第 1および第 2の具体例を示す回路図、
第 7図は本発明に係る高周波スィツチ回路の第二実施形態を示す回路図、 第 8図は本発明に係る高周波スィツチ回路の第三実施形態を示す回路図、 第 9図は本発明に係る高周波スィツチ回路の第四実施形態を示す回路図、 第 1 0 A図乃至第 1 0 D図は、 それぞれ第四実施形態の高周波スィツチ回路に おける第 1から第 4までの直流電位分離部の各々の第一例を示す回路図、 第 1 1 A図乃至第 1 1 D図は、 それぞれ第四実施形態の高周波スィッチ回路に おける第 1から第 4までの直流電位分離部の各々の第二例を示す回路図、 第 1 2 A図乃至第 1 2 D図は、 それぞれ第四実施形態の高周波スィッチ回路に おける第 1から第 4までの直流電位分離部の各々の第三例を示す回路図、 第 1 3 A図乃至第 1 3 D図は、 それぞれ第四実施形態の高周波スィッチ回路に おける第 1から第 4までの直流電位分離部の各々の第四例を示す回路図、 第 1 4 A図乃至第 1 4 D図は、 それぞれ第四実施形態の高周波スィッチ回路に おける第 1から第 4までの直流電位分離部の各々の第五例を示す回路図、 第 1 5図は、 本発明に係る高周波スィッチ回路の第五実施形態を示す回路図、 第 1 6図は、 本発明に係る高周波スィッチ回路の第六実施形態を示す回路図、 第 1 7図は、 本発明に係る高周波スィッチ回路の第七実施形態を示す回路図、 そして
第 1 8図は、 本発明に係る高周波スィッチ回路の第八実施形態を示す回路図で ある。
発明を実施するための最良の形態：
第 3図は、 本発明に係る高周波スィッチ回路の第一実施形態を示す回路図であ る。 以下、 この第 3図に基づいて説明する。
本第一実施形態の高周波スィツチ回路は、 高周波信号を入出力する高周波端子 1 0 1， 1 0 2 , 1 0 3と、 高周波端子 1 0 1と高周波端子 1 0 2との間を開閉 する高周波半導体スィツチ部 1 2 1と、 高周波端子 1 0 1と高周波端子 1 0 3と の間を開閉する高周波半導体スィッチ部 1 2 2と、 高周波半導体スィッチ部 1 2 1の開閉動作を制御する切り替え信号端子 1 1 1と、 高周波半導体スィッチ部 1 2 2の開閉動作を制御する切り替え信号端子 1 1 2と、 高周波端子 1 0 1と高周 波半導体スィッチ部 1 2 1 , 1 2 2との間に接続されるとともに高周波半導体ス イッチ部 1 2 1と高周波半導体スィッチ部 1 2 2とを直流状態において分離する 直流電位分離部 1 3 1と、 切り替え信号端子 1 1 2と高周波端子 1 0 2との間に 接続されるとともに切り替え信号端子 1 1 2に印加された直流電位を高周波端子 1 0 2に与える電位伝達回路 1 4 1と、 切り替え信号端子 1 1 1と高周波端子 1 0 3との間に接続されるとともに切り替え信号端子 1 1 1に印加された直流電位 を高周波端子 1 0 3に与える電位伝達回路 1 4 2とを備えている。
第 3図において、 高周波半導体スィッチ部 1 2 1 , 1 2 2のブロック内に矢印 を付記してある。 この矢印の基側が高周波信号の入力側であり、 先側が高周波信 号の出力側である。
本第一実施形態の高周波スィツチ回路では、 高周波端子 1 0 2に高周波半導体 スィツチ部 1 2 1の出力側が接続され、 高周波端子 1 0 3に高周波半導体スィッ チ部 1 2 2の出力側が接続されている。 高周波半導体スィッチ部 1 2 1と高周波 半導体スィッチ部 1 2 2とは、 互いの入力側及び出力側の直流電位が同じになら ないように、 入力側が直流電位分離部 1 3 1を介して高周波端子 1 0 1に接続さ れている。 高周波半導体スィツチ部 1 2 1の制御側は切り替え信号端子 1 1 1に 接続され、 高周波半導体スィッチ部 1 2 2の制御側は切り替え信号端子 1 1 2に 接続されている。 また、 切り替え信号端子 1 1 1に印加される電圧を高周波端子 1 0 3に伝達するために切り替え信号端子 1 1 1に電位伝達部 1 4 2が接続され、 切り替え信号端子 1 1 2に印加される電圧を高周波端子 1 0 2に伝達するために、 切り替え信号端子 1 1 2に電位伝達部 1 4 1が接続されている。
第 4 A図乃至第 4 C図は、 第一実施形態の高周波スィツチ回路における直流電 位分離部の第一例乃至第三例を示す回路図である。 以下、 第 3図および第 4 A図 乃至第 4 C図に基づいて説明する。
第 4 A図に示すように、 第一例の直流電位分離部 1 3 1 は、 高周波端子 1 0 1と高周波半導体スィツチ部 1 2 1の入力側との間に接続された容量素子 4 1と、 高周波端子 1 0 1と高周波半導体スィッチ部 1 2 2の入力側との間に接続された 容量素子.4 2とからなる。 第 4 B図に示すように、 第二例の直流電位分離部 1 3 1 2は、 高周波端子 1 0 1と高周波半導体スィツチ部 1 2 2の入力側との間に接 続された容量素子 4 2からなる。 第 4 C図に示すように、 第三例の直流電位分離 部 1 3 1 3は、 高周波端子 1 0 1と高周波半導体スィツチ部 1 2 1の入力側との 間に接続された容量素子 4 1からなる。
第 4 D図および第 4 E図は、 第一実施形態の高周波スィッチ回路における直流 電位分離部の第四例及び第五例を示す回路図である。 以下、 第 3図および第 4 D 図ならびに第 4 E図に基づいて説明する。 .
第 4 D図に示すように、 第四例の直流電位分離部 1 3 1 4は、 高周波端子 1 0 1と高周波半導体スィツチ部 1 2 1との間にドレイン電極及びソ一ス電極が接続 された電界効果トランジスタ 1と、 高周波端子 1 0 1と高周波半導体スィツチ部 1.2 2との間にドレイン電極及びソース電極が接続された電界効果トランジスタ 2と、 電界効果トランジスタ 1のゲート電極と切り替え信号端子 1 1 1との間に 接続された瑪抗素子 5 1と、 電界効果トランジスタ 2のゲート電極と切り替え信 号端子 1 1 2との間に接続された抵抗素子 5 2とを備えている。
第 4 E図 :に示すように、 第五例の直流電位分離部 1 3 1 5は、 上記第四例の直 流電位分離部の構成に加え、 電界効果トランジスタ 1のドレイン電極とソース電 極との間に接続された抵抗素子 5 3と、 電界効果トランジスタ 2のドレイン電極 とソ一ス電極との間に接続された抵抗素子 5 4とを備えている。 抵抗素子 5 3 , 5 4は、 例えば、 数 1 0 Ιί Ω以上の高い抵抗値を有する。
第 5 Α図および第 5 Β図は、 第一実施形態の高周波スィッチ回路における高周 波半導体スィッチ部の第一例及び第二例を示す回路図である。 以下、 第 3図およ び第 5 A図ならびに第 5 B図に基づいて説明する。
第 5 A図に示すように、 第一例の高周波半導体スィッチ部 1 2 1ェは、 高周波 端子 1 0 1と高周波端子 1 0 2との間にドレイン電極及びソース電極が接続され た電界効果トランジスタ 1と、 電界効果トランジス夕 1のゲート電極と切り替え 信号端子 1 1 1との間に接続された抵抗素子 5 2と、 電界効果トランジスタ 1の ドレイン電極とソース電極との間に接続された抵抗素子 5 1とを備えている。 抵 抗素子 5 1は、 電界効果トランジスタ 1のドレイン ·ソース間の電位を揃えるた めに設けられ、 例えば、 数 Ιί Ω以上の抵抗値を有する。
第 5 Β図に示すように、 第二例の高周波半導体スィツチ部 1 2 1 2は、 高周波 端子 1 0 1と高周波端子 1 0 2との間にドレイン電極及びソ一ス電極が直列接続 された電界効果トランジスタ 1 , 2 , 3と、 電界効果トランジスタ 1 , 2 , 3の ゲ一ト電極と切り替え信号端子 1 1 1との間にそれぞれ接続された抵抗素子 5 4， 5 5 , 5 6と、 電界効果トランジスタ 1 , 2 , 3のドレイン電極とソース電極と の間にそれぞれ接続された抵抗素子 5 1， 5 2 , 5 3とを備えている。 抵抗素子 5 1〜 5 3は、 それぞれ電界効果トランジスタ 1〜3のドレイン 'ソース間の電 位を揃えるために設けられ、 例えば、 数 以上の抵抗値を有する。
なお、 第 3図における高周波半導体スィッチ部 1 2 2も、 第 5 A図および第 5 B図における高周波半導体スィッチ部 1 2 1 および 1 2 1 2の構成に準ずる。 ま た、 電界効果トランジスタは、 第 5 A図および第 5 B図において単数又は三つの 接続であるが、 二つ又は四つ以上の接鋒としてもよい。
第 6 A図および第 6 B図は、 第一実施形態の高周波スィッチ回路における電位 伝達部の第一例及び第二例を示す回路図である。 以下、 第 3図および第 6 A図な らびに第 6 B図に基づいて説明する。
第 6 A図に示すように、.第一例の電位伝達回路 1 4 1 は抵抗素子 5 1からな る。 抵抗素子 5 1は、 例えば、 数 1 0 以上の抵抗値を有する。 第 6 Β図に示 すように、 第二例の電位伝達回路 1 4 1 2は、 直列接続された抵抗素子 5 1とィ ンダクタ素子 9 1とからなる。 なお、 第 3図における電位伝達回路 1 4 2も、 第 6 A図および第 6 B図におけ る電位伝達回路 1 4 1ェおよび 1 4 1 2の構成に準ずる。 また、 電位伝達回路 1 4 1は、 第 3図において高周波半導体スィッチ部 1 2 1の出力側にのみ接続されて いるが、 高周波半導体スィッチ部 1 2 1の入力側のみ、 又は高周波半導体スイツ チ部 1 2 1の入力側及び出力側の両方に接続してもよい。 同様に、 電位伝達回路 1 4 2は、 第 3図において高周波半導体スィツチ部 1 2 2の出力側にのみ接続さ れているが、 高周波半導体スィッチ部 1 2 2の入力側のみ、 又は高周波半導体ス イッチ部 1 2 2の入力側及び出力側の両方に接続してもよい。
次に、 第一実施形態の高周波スィッチ回路の動作について、 第 3図を参照して 説明する。
切り替え信号端子 1 1 1にハイレベルが入力され、 切り替え信号端子 1 1 2に ロウレベルが入力されたとする。 このとき、 高周波半導体スィッチ部 1 2 1の入 力側及び出力側は、 電位伝達部 1 4 1を介して切り替え信号端子 1 1 2に繋がつ ているため、 ロウレベルに近づくよう電位が下がる。 そのため、 高周波半導体ス イッチ部 1 2 1の制御側の電位は、入力側及び出力側の電位より十分に高くなる。 これにより、 高周波半導体スィッチ部 1 2 1のオン抵抗が十分に低くなるので、 通過損失が低減される。
一方、 高周波半導体スィッチ部 1 2 2の入力側及び出力側は、 直流電位分離部 1 3 1によって、 高周波半導体スィッチ部 1 2 1の入力側及び出力側とは直流状 態において切り離されている。 そのため、 高周波半導体スィッチ部 1 2 2の入力 側及び出力側は、 高周波半導体スィッチ部 1 2 1の入力側及び出力側の電位と異 なる値を採ることができる。 すなわち、 高周波半導体スィッチ部 1 2 2の入力側 及び出力側は、 電位伝達部 1 4 2を介して切り替え信号端子 1 1 1に繋がってい るため、 ハイレベルに近づくよう電位が上がる。 そのため、 高周波半導体スイツ チ部 1 2 2の制御側の電位は、 高周波半導体スィッチ部 1 2 2の入力側及び出力 側の電位よりも十分に低くなる。 従って、 高周波半導体スィッチ部 122はオフ 状態となる。 また、 高周波半導体スィッチ部 122の入力側及び出力側は、 高周 波半導体スィッチ部 121の入力側及び出力側よりも高い電位になる。
このとき、 高周波半導体スィッチ部 122の入力側及び出力側の電位を Vn、 ロウレベルを VL、 高周波半導体スィッチ部 122を構成する電界効果トランジ スタの閾値電圧を VTとすると、 このオフ状態を維持できる最大の電力 Pmax は、
Pmax=2 {n (Vn-VL+VT)} 2/Zo
という式で表される。 （ここで、 nは、高周波半導体スィッチ部 122を構成する 電界効果トランジスタの縦続接続段数、 Z oはスィツチ回路における評価系ィン ピ一ダンスである。）
本実施形態では、 Vnを大きく採ることができるので、 上式から明らかなよう に、 高周波半導体スィッチ部 121, 122間が直流状態において分離されない ときに比べ、 Pm axが向上する。 したがって、 通過損失の低減とハンドリング パワーの向上とが同時に図られる。
第 7図は、 本発明に係る高周波スィツチ回路の第二実施形態を示す回路図であ る。 以下、 この第 7図に基づいて説明する。
本第二実施形態の高周波スィッチ回路は、 直流電位分離部 131, 132が第 4D図に示す構成となっており、 高周波半導体スィッチ部 121, 122が第 5 B図に示す構成となっており、 電位伝達回路 141, 142が第 6 A図に示す構 成となっている。 本実施形態の高周波スィッチ回路も、 上記第一実施形態の高周 波スィツチ回路と同様の作用及び効果を奏する。
第 8図は、 本発明に係る高周波スィッチ回路の第三実施形態を示す回路図であ る。 以下、 この第 8図に基づいて説明する。
本第三実施形態の高周波スィッチ回路は、 直流電位分離部 131, 132が第 4 E図に示す構成となっており、 高周波半導体スィッチ部 1 2 1 , 1 2 2が第 5 B図に示す構成となっており、 電位伝達回路 1 4 1， 1 4 2が第 6 A図に示す構 成となっている。 本実施形態の高周波スィッチ回路も、 上記第一実施形態の高周 波スィツチ回路と同様の作用及び効果を奏する。
第 9図は、 本発明に係る高周波スィッチ回路の第四実施形態を示す回路図であ る。 以下、 この第 9図に基づいて説明する。
本第四実施形態の高周波スィツチ回路は、 高周波信号を入出力する高周波端子 1 0 1〜1 0 4と、 高周波端子 1 0 1と高周波端子 1 0 2との間を開閉する高周 波スィッチ部 1 2 1と、 高周波端子 1 0 2と高周波端子 1 0 3との間を開閉する 高周波スィッチ部 1 2 2と、 高周波端子 1 0 3と高周波端子 1 0 4との間を開閉 する高周波半導体スィッチ部 1 2 3と、 高周波端子 1 0 4と高周波端子 1 0 1と の間を開閉する高周波半導体スィツチ部 1 2 4と、 高周波半導体スィツチ部 1 2 1 , 1 2 3の開閉動作を制御する切り替え信号端子 1 1 1と、 高周波半導体スィ ツチ部 1 2 2， 1 2 4の開閉動作を制御する切り替え信号端子 1 1 2と、 高周波 端子 1 3 1と高周波半導体スィッチ部 1 2 4 , 1 2 1との間に接続されるととも に高周波半導体スィツチ部 1 2 4と高周波スィツチ部 1 2 1とを直流状態におい て分離する直流電位分離部 1 3 1と、 高周波端子 1 0 2と高周波半導体スィッチ 部 1 2 1， 1 2 2との間に接続されると.ともに高周波半導体スィッチ部 1 2 1と 高周波半導体スィツチ部 1 2 2とを直流状態において分離する直流電位分離部 1 3 2と、 高周波端子 1 0 3と高周波半導体スィツチ部 1 2 2 , 1 2 3との間に接 続されるとともに高周波半導体スィッチ部 1 2 2と高周波半導体スィッチ部 1 2 3とを直流状態において分離する直流電位分離部 1 3 3と、 高周波端子 1 0 4と 高周波半導体スィッチ部 1 2 3 , 1 2 4との間に接続されるとともに高周波半導 体スィツチ部 1 2 3と高周波半導体スィツチ部 1 2 4とを直流状態において分離 する直流電位分離部 1 3 4と、 切り替え信号端子 1 1 2と高周波半導体スィツチ 部 1 2 1の入力側との間に接続されるとともに切り替え信号端子 1 1 2に印加さ れた直流電位を当該入力側に与える電位伝達回路 1 4 1と、 切り替え信号端子 1 1 2と高周波半導体スィッチ部 1 2 1の出力側との間に接続されるとともに切り 替え信号端子 1 1 2に印加された直流電位を当該出力側に与える電位伝達回路 1 4 2と、 切り替え信号端子 1 1 1と高周波半導体スィッチ部 1 2 2の入力側との 間に接続されるとともに切り替え信号端子 1 1 1に印加された直流電位を当該入 力側に与える電位伝達回路 1 4 3と、 切り替え信号端子 1 1 1と高周波半導体ス イッチ部 1 2 2の出力側との間に接続されるとともに切り替え信号端子 1 1 1に 印加された直流電位を当該出力側に与える電位伝達回路 1 4 4と、 切り替え信号 端子 1 1 2と高周波半導体スィッチ部 1 2 3の入力側との間に接続されるととも に切り替え信号端子 1 1 2に印加された直流電位を当該入力側に与える電位伝達 回路 1 4 5と、 切り替え信号端子 1 1 2と高周波半導体スィッチ部 1 2 3の出力 側との間に接続されるとともに切り替え信号端子 1 1 2に印加された直流電位を 当該出力側に与える電位伝達回路 1 4 6と、 切り替え信号端子 1 1 1と高周波半 導体スィッチ部 1 2 4の入力側との間に接続されるとともに切り替え信号端子 1 1 1に印加された直流電位を当該入力側に与える電位伝達回路 1 4 7と、 切り替 え信号端子 1 1 1と高周波半導体スィッチ部 1 2 4の出力側との間に接続される とともに切り替え信号端子 1 1 1に印加された直流電位を当該出力側に与える電 位伝達回路 1 4 8とを備えている。
第 9図において、 高周波半導体スィッチ部 1 2 1〜1 2 4のブロック内に矢印 を付記してある。 この矢印の基側が高周波信号の入力側であり、 先側が高周波信 号の出力側である。 '
本第四実施形態の高周波スィッチ回路において、 高周波端子 1 0 1は直流電位 分離部 1 3 1に接続され、高周波端子 1 0 2は直流電位分離部 1 3 2に接続され、 高周波端子 1 0 3は直流電位分離部 1 3 3に接続され、 高周波端子 1 0 4は直流 電位分離部 1 3 4に接続されている。 これらに接続される高周波半導体スィッチ 部 1 2 1〜 1 2 4は、 高周波半導体スィツチ部 1 2 1の入力側が直流電位分離部 1 3 1に、 出力側が直流電位分離部 1 3 2に接続され、 高周波半導体スィッチ部 1 2 2の入力側が直流電位分離部 1 3 2に、 出力側が直流電位分離部 1 3 3に接 続され、 高周波スィツチ部 1 2 3の入力側が直流電位分離部 1 3 3に、 出力側が 直流電位分離部 1 3 4に接続され、 高周波半導体スィツチ部 1 2 4の入力側が直 流電位分離部 1 3 4に、 出力側が直流電位分離部 1 3 1に接続されている。 高周 波スィツチ 1 2 1 , 1 2 3の制御側は切り替え信号端子 1 1 1に接続され、 高周 波スィッチ 1 2 2 , 1 2 4の制御側は切り替え信号端子 1 1 2に接続されている。 切り替え信号端子 1 1 1に入力される制御電圧を高周波半導体スィッチ部 1 2 2 , 1 2 4とに伝達するために、 電位伝達部 1 4 3が高周波半導体スィツチ部 1 2 2 の入力側に、 電位伝達部 1 4 4が高周波半導体スィッチ部 1 2 2の出力側に、 電 位伝達部 1 4 7が高周波半導体スィツチ部 1 2 4の入力側に、 電位伝達部 1 4 8 が高周波半導体スィッチ部 1 2 4の出力側に接続されている。 切り替え信号端子 1 1 2に入力される制御電圧を高周波半導体スィツチ部 1 2 1， 1 2 3に伝達す るために、 電位伝達部 1 4 1が高周波半導体スィッチ部 1 2 1の入力側に、 電位 伝達部 1 4 2が高周波半導体スィツチ部 1 2 1の出力側に、 電位伝達部 1 4 5が 高周波半導体スィツチ部 1 2 3の入力側に、 電位伝達部 1 4 6が高周波半導体ス イッチ部 1 2 3の出力側に接続されている。
第 1 O A図乃至第 1 0 D図は、 第四実施形態の高周波スィッチ回路における直 流電位分離部の第一例を示す回路図である。 以下、 第 9図および第 1 O A図乃至 第 1 0 D図に基づいて説明する。
第 1 O A図乃至第 1 0 D図に示すように、 直流電位分離部 1 3 1 aは、 高周波 端子 1 0 1と高周波半導体スィツチ部 1 2 4との間に接続された容量素子 4 8、 及び高周波端子 1 0 1と高周波半導体スィツチ部 1 2 1との間に接続された容量 素子 4 1からなる。 直流電位分離部 1 3 2 aは、 高周波端子 1 0 2と高周波半導 体スィツチ部 1 2 1との間に接続された容量素子 4 2、 及び高周波端子 1 0 2と 高周波半導体スィツチ部 1 2 2との間に接続された容量素子 4 3からなる。 直流 電位分離部 1 3 3 aは、 高周波端子 1 0 3と高周波半導体スィツチ部 1 2 2との 間に接続された容量素子 4 4、 及び高周波端子 1 0 1と高周波半導体スィツチ部 1 2 3との間に接続された容量素子 4 5からなる。 直流電位分離部 1 3 4 aは、 高周波端子 1 0 4と高周波半導体スィツチ部 1 2 3との間に接続された容量素子
4 6、 及び高周波端子 1 0 4と高周波半導体スィツチ部 1 2 4との間に接続され た容量素子 4 7からなる。
第 1 1 A図乃至第 1 1 D図は、 第四実施形態の高周波スィッチ回路における直 流電位分離部の第二例を示す回路図である。 以下、 第 9図および第 1 1 A図乃至 第 1 1 D図に基づいて説明する。
第 1 1 A図乃至第 1 1 D図に示すように、 直流電位分離部 1 3 1 bは、 高周波 端子 1 0 1と高周波半導体スィッチ部 1 2 1との間に接続された容量素子 4 1か らなる。 直流電位分離部 1 3 2 bは、 高周波端子 1 0 2と高周波半導体スィツチ 部 1 2 1との間に接続された容量素子 4 2からなる。直流電位分離部 1 3 3 bは、 高周波端子 1 0 1と高周波半導体スィッチ部 1 2 3との間に接続された容量素子
4 5からなる。 直流電位分離部 1 3 4 bは、 高周波端子 1 0 4と高周波半導体ス イッチ部 1 2 3との間に接続された容量素子 4 6からなる。
第 1 2 A図乃至第 1 2 D図は、 第四実施形態の高周波スィッチ回路における直 流電位分離部の第三例を示す回路図である。 以下、 第 9図および第 1 2 A図乃至 第 1 2 D図に基づいて説明する。
第 1 2 A図乃至第 1 2 D図に示すように、 直流電位分離部 1 3 1 cは、 高周波 端子 1 0 1と高周波半導体スィッチ部 1 2 1との間に接続された容量素子 4 1か らなる。 直流電位分離部 1 3 2 cは、 高周波端子 1 0 2と高周波半導体スィツチ 部 1 2 2との間に接続された容量素子 4 3からなる。直流電位分離部 1 3 3 cは、 高周波端子 1 0 1と高周波半導体スィッチ部 1 2 3との間に接続された容量素子 4 5からなる。 直流電位分離部 1 3 4 cは、 高周波端子 1 0 4と高周波半導体ス イッチ部 1 2 4との間に接続された容量素子 4 7からなる。
第 1 3 A図乃至第 1 3 D図は、 第四実施形態の高周波スィッチ回路における直 流電位分離部の第四例を示す回路図である。 以下、 第 9図および第 1 3 A図乃至 第 1 3 D図に基づいて説明する。
第 1 3 A図乃至第 1 3 D図に示すように、 直流電位分離部 1 3 1 d.は， 高周波
■端子 1 0 1と高周波半導体スィッチ部 1 2 1との間に接続された容量素子 4 1か らなる。 直流電位分離部 1 3 2 dは、 高周波端子 1 0 2と高周波半導体スィツチ 咅 2 1との間に接続された容量素子 4 2からなる。直流電位分離部 1 3 3 dは、 高周波端子 1 0 3と高周波半導体スィツチ部 1 2 2との間に接続された容量素子
4 4からなる。 直流電位分離部 1 3 4 dは、 高周波端子 1 0 4と高周波半導体ス イッチ部 1 2 3との間に接続された容量素子 4 6からなる。
第 1 4 A図乃至第 1 4 D図は、 第四実施形態の高周波スィッチ回路における直 流電位分離部の第五例を示す回路図である。 以下、 第 9図および第 1 4 A図乃至 第 1 4 D図に基づいて説明する。
第 1 4 A図乃至第 1 4 D図に示すように、 直流電位分離部 1 3 1 eは、 高周波 端子 1 0 1と高周波半導体スィッチ部 1 2 1との間に接続された容量素子 4 1か らなる。 直流電位分離部 1 3 2 eは、 高周波端子 1 0 2と高周波半導体スィツチ 部 1 2 2との間に接続された容量素子 4 3からなる。直流電位分離部 1 3 3 eは、 高周波端子 1 0 3と高周波半導体スィッチ部 1 2 2との間に接続された容量素子
4 4からなる。 直流電位分離部 1 3 4 eは、 高周波端子 1 0 4と高周波半導体ス イッチ部 1 2 3との間に接続された容量素子 4 6からなる。
また、 第四実施形態の高周波スィツチ回路における直流電位分離部 1 3 1〜 1 3 4は、 第 4 D図および第 4 E図に示す構成としてもよい。 第四実施形態の高周 波スィッチ回路における高周波半導体スィッチ部 1 2 1〜1 2 4は、 第 5 A図お よび第 5 B図に示す構成としてもよい。 第四実施形態の高周波スィッチ回路にお ける電位分離部 1 4 1〜1 4 8は、 第 6 A図および第 6 B図に示す構成としても よい。 本実施形態の高周波スィッチ回路も、 上記第一実施形態の高周波スィッチ 回路と同様の作用及び効果を奏する。
第 1 5図は、 本発明に係る高周波スィッチ回路の第五実施形態を示す回路図で ある。 以下、 この第 1 5図に基づいて説明する。
本第五実施形態の高周波スィッチ回路は、 切り替え信号端子 1 1 2と高周波ス イッチ部 1 2 1の入力側との間に接続されるとともに切り替え信号端子 1 1 2に 印加された直流電位を当該入力側に与える電位伝達回路 1 4 1と、 切り替え信号 端子 1 1 1と高周波半導体スィッチ部 1 2 2の入力側との間に接続されるととも に切り替え信号端子 1 1 1に印加された直流電位を当該入力側に与える電位伝達 回路 1 4 2と、 切り替え信号端子 1 1 2と高周波半導体スィッチ部 1 2 3の入力 側との間に接続されるとともに切り替え信号端子 1 1 2に印加された直流電位を 当該入力側に与える電位伝達回路 1 4 5 3、 切り替え信号端子 1 1 1と高周波半 導体スィッチ部 1 2 4の入力側との間に接続されるとともに切り替え信号端子 1 1 1に印加された直流電位を当該入力側に与える電位伝達回路 1 4 3とを備えた 点で、 上記第四実施形態と異なる。
また、 第五実施形態の高周波スィツチ回路における直流電位分離部 1 3 1〜 1 3 4は、 第 1 O A図乃至第 1 4 D図および第 4 D図ならびに第 4 E図に示す構成 としてもよい。 第五実施形態の高周波スィッチ回路における高周波半導体スイツ チ部 1 2 1〜 1 2 4は、 第 5 A図および第 5 B図に示す構成としてもよい。 第五 実施形態の高周波スィツチ回路における電位分離部 1 4 1〜 1 4 4は、 第 6 A図 および第 6 B図に示す構成としてもよい。 本実施形態の高周波スィッチ回路も、 上記第四実施形態の高周波スィッチ回路と同様の作用及び効果を奏する。
第 1 6図は、 本発明に係る高周波スィッチ回路の第六実施形態を示す回路図で ある。 以下、 この第 1 6図に基づいて説明する。
本第六実施形態の高周波スィッチ回路は、 切り替え信号端子 1 1 2と高周波ス イッチ部 1 2 1の入力側との間に接続されるとともに切り替え信号端子 1 1 2に 印加された直流電位を当該入力側に与える電位伝達回路 1 4 1と、 切り替え信号 端子 1 1 1と高周波半導体スィッチ部 1 2 2の入力側との間に接続されるととも に切り替え信号端子 1 1 1に印加された直流電位を当該入力側に与える電位伝達 回路 1 4 2と、 切り替え信号端子 1 1 2と高周波半導体スィッチ部 1 2 3の出力 側との間に接続されるとともに切り替え信号端子 1 1 2に印加された直流電位を 当該出力側に与える電位伝達回路 1 4 3と、 切り替え信号端子 1 1 1と高周波半 導体スィツチ部 1 2 4の出力側との間に接続されるとともに切り替え信号端子 1 1 1に印加された直流電位を当該出力側に与える電位伝達回路 1 4 8とを備えた 点で、 上記第四実施形態と異なる。'
また、 第六実施形態の高周波スィツチ回路における直流電位分離部 1 3 1〜 1 3 4は、 第 1 O A図乃至第 1 4 D図および第 4 D図ならびに第 4 E図に示す構成 としてもよい。 第六実施形態の高周波スィッチ回路における高周波半導体スイツ チ部 1 2 1〜1 2 4は、 第 5 A図および第 5 B図に示す構成としてもよい。 第六 実施形態の高周波スィッチ回路における電位分離部 1 4 1〜1 4 4は、 第 6 A図 および第 6 B図に示す構成としてもよい。 本実施形態の高周波スィッチ回路も、 上記第四実施形態の高周波スィッチ回路と同様の作用及び効果を奏する。
第 1 7図は、 本発明に係る高周波スィッチ回路の第七実施形態を示す回路図で ある。 以下、 この第 1 7図に基づいて説明する。
本第七実施形態の高周波スィッチ回路は、 直流電位分離部 1 3 1〜1 3 4が第 4 D図に示す構成となっており、 高周波半導体スィッチ部 1 2 1〜1 2 4が第 5 B図に示す構成となっており、 電位伝達回路 1 4 1〜1 4 4が第 6 A図に示す構 成となっている。 本実施形態の高周波スィッチ回路も、 上記第四実施形態の高周 波スィツチ回路と同様の作用及び効果を奏する。
第 1 8図は、 本発明に係る高周波スィッチ回路の第八実施形態を示す回路図で ある。 以下、 この第 1 8図に基づいて説明する。
本第八実施形態の高周波スィッチ回路は、 直流電位分離部 1 3 1〜1 3 4が第 4 E図に示す構成となっており、 高周波半導体スィッチ部 1 2 1〜1 2 4が第 5 B図に示す構成となっており、 電位伝達回路 1 4 1〜1 4 4が第 6 A図に示す構 成となっている。 本実施形態の高周波スィッチ回路も、 上記第四実施形態の高周 波スィツチ回路と同様の作用及び効果を奏する。

Claims

請 求 の 範 囲 1 . 高周波信号を入/出力する複数の高周波端子と、 これらの高周波端子間 を連結する配線に設けられた複数の高周波半導体スィッチ部とを備えた高周波ス イッチ回路であって、 そこにおいて、 前記複数の高周波半導体スィッチ部は、 互 いに直流状態において分離されており、 また前記複数の高周波半導体スィツチ部 の各々は、 制御側に印加される直流電位と逆の関係にある直流電位が入力側及び 出力側の少なくとも一方に印加されるように構成されていることを特徴とする高 周波スィッチ回路。
2 . 請求項 1に記載の高周波スィッチ回路であって、 そこにおいて、 前記複 数の高周波半導体スィッチ部の各々は、 前記高周波端子間にドレイン電極及びソ ース電極が接続された電界効果トランジスタからなり、 また前記ネ寫数の高周波半 導体スィッチ部における前記互いの分離はの容量素子によってなされ、 さらにゲ ―ト電極に印加される直流電位と逆の関係にある直流電位が前記ドレイン電極及 び前記ソース電極の少なくとも一方に印加されることを特徴とする高周波スイツ チ回路。
3 . 請求項 1に記載の高周波スィッチ回路であって、 そこにおいて、 前記複 数の高周波半導体スィツチ部の各々は、 前記高周波端子間にドレイン電極及びソ ース電極が直列接続された複数の電界効果トランジスタからなり、 また前記複数 の高周波半導体スィッチ部における前記互いの分離はの容量素子によってなされ、 さらにゲ一ト電極に印加される直流電位と逆の関係にある直流電位が前記複数の 電界効果トランジス夕の両端に位置する前記ドレイン電極及び前記ソース電極の 少なくとも一方に印加されることを特徴とする高周波スィッチ回路。
4. 高周波信号を入出力する第一乃至第≡の高周波端子と、
前記第三の高周波端子と前記第一の高周波端子との間を開閉する第一の高周波 半導体スィッチ部と、
前記第三の高周波端子と前記第二の高周波端子との間を開閉する第二の高周波 半導体スィッチ部と、
前記第一の高周波半導体スィッチ部の開閉動作を制御する第一の切り替え信号 端子と、
前記第二の高周波半導体スィッチ部の開閉動作を制御する第二の切り替え信号 端子と、
前記第三の高周波端子と前記第一及び第二の高周波半導体スィッチ部との間に 接続されるとともに当該第一の高周波半導体スィッチ部と当該第二の高周波半導 体スィツチ部とを直流状態において分離する直流電位分離部と、
前記第二の切り替え信号端子と前記第一の高周波端子との間に接続されるとと もに当該第二の切り替え信号端子に印加された直流電位を当該第一の高周波端子 に与える第一の電位伝達回路と、
前記第一の切り替え信号端子と前記第二の高周波端子との間に接続されるとと もに当該第一の切り替え信号端子に印加された直流電位を当該第二の高周波端子 に与える第二の電位伝達回路と、
を備えた高周波スィツチ回路。 '
5 . 高周波信号を入出力する第一乃至第四の高周波端子と、
前記第一の高周波端子と前記第二の高周波端子との間を開閉する第一の高周波 半導体スィッチ部と、
前記第二の高周波端子と前記第三の高周波端子との間を開閉する第二の高周 波半導体スィッチ部と、
前記第三の高周波端子と前記第四の高周波端子との間を開閉する第三の高周 波半導体スィッチ部と、
前記第四の高周波端子と前記第一の高周波端子との間を開閉する第四の高周 波半導体スィッチ部と、
前記第一及び第三の高周波半導体スィッチ部の開閉動作を制御する第一の切り 替え信号端子と、 ·
前記第二及び第四の高周波半導体スィツチ部の開閉動作を制御する第二の切り 替え信号端子と、
前記第一の高周波端子と前記第四及び第一の高周波半導体スィッチ部との間に 接続されるとともに当該第四の高周波半導体スィッチ部と当該第一の高周波半導 体スィッチ部とを直流状態において分離する第一の直流電位分離部と、
前記第二の高周波端子と前記第一及び第二の高周波半導体スィッチ部との間 に接続されるとともに当該第一の高周波半導体スィッチ部と当該第二の高周波半 導体スィッチ部とを直流状態において分離する第二の直流電位分離部と、 前記第三の高周波端子と前記第二及び第三の高周波半導体スィッチ部との間 に接続されるとともに当該第二の高周波半導体スィッチ部と当該第三の高周波半 導体スィッチ部とを直流状態において分離する第三の直流電位分離部と、 前記第四の高周波端子と前記第三及び第四の高周波半導体スィツチ部との間 に接続されるとともに当該第三の高周波半導体スィッチ部と当該第四の高周波半 導体スィッチ部とを直流状態において分離する第四の直流電位分離部と、' 前記第二の切り替え信号端子と前記第一の高周波半導体スィッチ部の入力側及 び出力側における少なくとも一方との間に接続されるとともに当該第二の切り替 え信号端子に印加された直流電位を当該入力側及び出力側の少なくとも一方に与 える第一の'電位伝達回路と、
前記第一の切り替え信号端子と前記第二の高周波半導体スィッチ部の入力側 及び出力側における少なくとも一方との間に接続されるとともに当該第一の切り 替え信号端子に印加された直流電位を当該入力側及び出力側の少なくとも一方に 与える第二の電位伝達回路と、 前記第二の切り替え信号端子と前記第三の高周波半導体スィッチ部の入力側 及び出力側における少なくとも一方との間に接続されるとともに当該第二の切り 替え信号端子に印加された直流電位を当該入力側及び出力側の少なくとも一方に 与える第三の電位伝達回路と、
前記第一の切り替え信号端子と前記第四の高周波半導体スィッチ部の入力側 及び出力側における少なくとも一方との間に接続されるとともに当該第一の切り 替え信号端子に印加された直流電位を当該入力側及び出力側の少なくとも一方に 与える第四の電位伝達回路と、
を備えた高周波スィツチ回路。
6 . 請求項 4および請求項 5のいずれか一項に記載の高周波スィツチ回路で あって、 そこにおいて、 前記直流電位分離部は、 当該直流電位分離部が接続され た前記高周波端子と当該直流電位分離部が接続された一方の前記高周波半導体ス ィツチ部との間、 及び当該直流電位分離部が接続された前記高周波端子と当該直 流電位分離部が接続された他方の前記高周波半導体スィツチ部との間、 の少なく とも一方に接続された容量素子からなることを特徴とする高周波スィッチ回路。
7 . 請求項 4および請求項 5ならびに請求項 6のいずれか一項に記載の高周 波スィッチ回路であって、 そこにおいて、 前記直流電位分離部は、
当該直流電位分離部が接続された前記高周波端子と当該直流電位分離部が接続 された一方の前記高周波半導体スィツチ部との間に、 ドレイン電極及びソース電 極が接続された電界効果トランジス夕と、
当該直流電位分離部が接続された前記高周波端子と当該直流電位分離部が接続 された他方の前記高周波半導体スィツチ部との間に、 ドレイン電極及びソース電 極が接続された電界効果トランジス夕と、
前記各電界効果トランジス夕のゲート電極と前記切り替え信号端子との間に接 続された抵抗素子と、 ' を備えることを特徴とする高周波スィッチ回路。
8 - 請求項 4および請求項 5ならびに請求項 6のいずれか一項に記載の高周 波スィッチ回路であって、 そこにおいて、 前記直流電位分離部は、
当該直流電位分離部が接続された前記高周波端子と当該直流電位分離部が接続 された一方の前記高周波半導体スィッチ部との間に、 ドレイン電極及びソース電 極が接続された電界効果トランジスタと、
当該直流電位分離部が接続された前記高周波端子と当該直流電位分離部が接続 された他方の前記高周波半導体スィツチ部との間に、 ドレイン電極及びソース電 極が接続された電界効果トランジス夕と、
前記各電界効果トランジスタのゲート電極と前記切り替え信号端子との間に接 続された抵抗素子と、 .
前記各霄界効果トランジス夕の前記ドレイン電極と前記ソース電極との間に接 続された抵抗素子と、
を備えたことを特徴とする高周波スィッチ回路。
9 . 請求項 4乃至 8のいずれか一項に記載の高周波スィツチ回路であって、 そこにおいて、 前記高周波半導体スィッチ部は、 当該高周波半導体スィッチ部に よって開閉される前記高周波端子間にドレイン電極及びソース電極が接続された 電界効果トランジス夕と、 この電界効果トランジス夕のゲート電極と当該高周波 半導体スィッチ部を制御する前記切り替え信号端子との間に接続された抵抗素子 と、 前記ドレイン電極と前記ソース電極との間に接続された抵抗素子とを備えた ことを特徴とする高周波スィッチ回路。
1 0 . 請求項 4乃至 8のいずれか一項に記載の高周波スィッチ回路であって、 そこにおいて、 前記高周波半導体スィッチ部は、 当該高周波半導体スィッチ部に よって開閉される前記高周波端子間にドレイン電極及びソース電極が直列接続さ れた複数の電界効果トランジスタと、 これらの電界効果トランジスタのゲート電 極と当該高周波半導体スィッチ部を制御する前記切り替え信号端子との間にそれ ぞれ接続された複数の抵抗素子と、 前記ドレイン電極と前記ソース電極との間に それぞれ接続された複数の抵抗素子とを備えたことを特徴とする高周波スィッチ 回路。
1 1 . 請求項 4乃至 1 0のいずれか一項に記載の高周波スィツチ回路であって、 そこにおいて、 前記電位伝達回路は抵抗素子からなることを特徴とする高周波ス イッチ回路。 '
1 2 . 請求項 4乃至 1 0のいずれか一項に記載の高周波スィッチ回路であって、 そこにおいて、 前記電位伝達回路は直列接続された抵抗素子とィンダク夕素子と からなることを特徴とする高周波スィッチ回路。
1 3 . 請求項 1乃至 1 2のいずれか一項に記載の高周波スィッチ回路であって、 そこにおいて、 該高周波スィッチ回路は一つの半導体チップ内に集積化されてい ることを特徴とする高周波スィツチ回路。
PCT/JP2002/000647 2001-02-01 2002-01-29 Circuit de commutation haute frequence WO2002061876A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020037010065A KR100904335B1 (ko) 2001-02-01 2002-01-29 고주파 스위치 회로
US10/470,788 US6987414B2 (en) 2001-02-01 2002-01-29 High frequency switch circuit
EP02716446A EP1357630A4 (en) 2001-02-01 2002-01-29 CIRCUIT FOR HIGH FREQUENCY SWITCHING

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001025558A JP3736356B2 (ja) 2001-02-01 2001-02-01 高周波スイッチ回路
JP2001-25558 2001-02-01

Publications (1)

Publication Number Publication Date
WO2002061876A1 true WO2002061876A1 (fr) 2002-08-08

Family

ID=18890522

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2002/000647 WO2002061876A1 (fr) 2001-02-01 2002-01-29 Circuit de commutation haute frequence

Country Status (7)

Country Link
US (1) US6987414B2 (ja)
EP (1) EP1357630A4 (ja)
JP (1) JP3736356B2 (ja)
KR (1) KR100904335B1 (ja)
CN (1) CN1263221C (ja)
TW (1) TW522645B (ja)
WO (1) WO2002061876A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7263337B2 (en) 2003-05-16 2007-08-28 Triquint Semiconductor, Inc. Circuit for boosting DC voltage

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6804502B2 (en) 2001-10-10 2004-10-12 Peregrine Semiconductor Corporation Switch circuit and method of switching radio frequency signals
JP4009553B2 (ja) * 2002-05-17 2007-11-14 日本電気株式会社 高周波スイッチ回路
JP2005006072A (ja) 2003-06-12 2005-01-06 Matsushita Electric Ind Co Ltd 高周波スイッチ装置および半導体装置
JP2005006143A (ja) * 2003-06-13 2005-01-06 Matsushita Electric Ind Co Ltd 高周波スイッチ回路および半導体装置
JP4024762B2 (ja) * 2004-01-16 2007-12-19 ユーディナデバイス株式会社 高周波スイッチ
ES2263357B1 (es) * 2004-11-16 2007-11-16 Diseño De Sistemas En Silicio, S.A. Circuito conmutador para la obtencion de un rango dinamico duplicado.
US20080076371A1 (en) * 2005-07-11 2008-03-27 Alexander Dribinsky Circuit and method for controlling charge injection in radio frequency switches
US7755222B2 (en) * 2006-01-09 2010-07-13 Raytheon Company Method and system for high power switching
JP2007258766A (ja) * 2006-03-20 2007-10-04 New Japan Radio Co Ltd 半導体スイッチ回路
US7584370B2 (en) * 2006-06-22 2009-09-01 Skyworks Solutions, Inc. Circuits, switch assemblies, and methods for power management in an interface that maintains respective voltage differences between terminals of semiconductor devices in open and close switch states and over a range of voltages
JP4939125B2 (ja) 2006-06-29 2012-05-23 ルネサスエレクトロニクス株式会社 半導体集積回路装置および高周波モジュール
JP4538016B2 (ja) * 2007-03-23 2010-09-08 パナソニック株式会社 高周波スイッチ装置および半導体装置
EP2255443B1 (en) * 2008-02-28 2012-11-28 Peregrine Semiconductor Corporation Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device
JP5189958B2 (ja) * 2008-11-10 2013-04-24 ルネサスエレクトロニクス株式会社 半導体集積回路およびそれを内蔵した高周波モジュール
US8306481B2 (en) * 2009-10-30 2012-11-06 Infineon Technologies Ag Single pole multi throw switch
US9570974B2 (en) 2010-02-12 2017-02-14 Infineon Technologies Ag High-frequency switching circuit
JP5498825B2 (ja) * 2010-03-17 2014-05-21 新日本無線株式会社 半導体スイッチ集積回路
WO2012038947A1 (en) * 2010-09-21 2012-03-29 Dsp Group Ltd. Rf switch implementation in cmos process
US20130252562A1 (en) * 2010-09-21 2013-09-26 Dsp Group, Ltd. High power high isolation low current cmos rf switch
JP5814547B2 (ja) 2010-12-20 2015-11-17 サムソン エレクトロ−メカニックス カンパニーリミテッド． 高周波スイッチ
CN103931076A (zh) * 2011-09-02 2014-07-16 波士顿电力公司 用于平衡电池中的单元的方法
US8729952B2 (en) * 2012-08-16 2014-05-20 Triquint Semiconductor, Inc. Switching device with non-negative biasing
US8847666B2 (en) * 2012-08-29 2014-09-30 Richwave Technology Corp. RF switch with RF pathway charge-discharge circuit and associated method
US9859852B2 (en) 2012-09-23 2018-01-02 Dsp Group Ltd. RF power amplifier splitter
WO2014052417A1 (en) * 2012-09-25 2014-04-03 Dsp Group, Inc. Cmos based tx/rx switch
JP6206698B2 (ja) * 2012-12-19 2017-10-04 株式会社村田製作所 電力増幅器
KR101452072B1 (ko) 2012-12-21 2014-10-16 삼성전기주식회사 고주파 스위치 회로
SG11201509224SA (en) 2013-05-10 2015-12-30 Univ Nanyang Tech Switching circuit
US9991889B2 (en) 2016-02-09 2018-06-05 Psemi Corporation High throw-count RF switch
KR102054964B1 (ko) * 2018-02-02 2019-12-12 삼성전기주식회사 고속 스위칭 동작을 위한 고주파 스위치 장치
US10505579B2 (en) * 2018-02-02 2019-12-10 Samsung Electro-Mechanics Co., Ltd. Radio frequency switching device for fast switching operation

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06152361A (ja) * 1992-11-12 1994-05-31 Sanyo Electric Co Ltd Ｆｅｔスイッチ
JPH06311007A (ja) * 1993-04-20 1994-11-04 Sanyo Electric Co Ltd 半導体スイッチ
JPH08204530A (ja) * 1995-01-23 1996-08-09 Sony Corp スイツチ回路
JPH08307232A (ja) * 1995-04-28 1996-11-22 Japan Radio Co Ltd Ｆｅｔスイッチ
JPH0955682A (ja) * 1995-08-10 1997-02-25 Sony Corp スイツチ半導体集積回路及び通信端末装置
JPH09181588A (ja) * 1995-12-27 1997-07-11 Nec Corp 半導体スイッチ
JPH10242829A (ja) * 1997-02-24 1998-09-11 Sanyo Electric Co Ltd スイッチ回路装置
JPH10335901A (ja) * 1997-06-04 1998-12-18 Nippon Telegr & Teleph Corp <Ntt> 半導体スイッチ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5272457A (en) * 1992-03-10 1993-12-21 Harris Corporation High isolation integrated switch circuit
JP3198808B2 (ja) * 1994-06-30 2001-08-13 株式会社村田製作所 高周波スイッチ
US5903178A (en) * 1994-12-16 1999-05-11 Matsushita Electronics Corporation Semiconductor integrated circuit
US5883541A (en) * 1997-03-05 1999-03-16 Nec Corporation High frequency switching circuit
US6118898A (en) * 1997-04-10 2000-09-12 Apple Computer, Inc. Methods and apparatus for compressing and decompressing multiple data sets and for managing memory storage of compressed data sets
JPH10308602A (ja) * 1997-05-02 1998-11-17 Fujitsu Ltd 高周波スイッチ回路
JP3544351B2 (ja) 1999-11-26 2004-07-21 松下電器産業株式会社 高周波増幅回路およびそれを用いた移動体通信端末
US6680647B2 (en) * 2001-12-13 2004-01-20 Agilent Technologies, Inc. Low noise amplifier circuit with phase matched switch topology
US7357740B2 (en) * 2003-02-24 2008-04-15 Glenn Pencer Hockey training pucks and methods of using same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06152361A (ja) * 1992-11-12 1994-05-31 Sanyo Electric Co Ltd Ｆｅｔスイッチ
JPH06311007A (ja) * 1993-04-20 1994-11-04 Sanyo Electric Co Ltd 半導体スイッチ
JPH08204530A (ja) * 1995-01-23 1996-08-09 Sony Corp スイツチ回路
JPH08307232A (ja) * 1995-04-28 1996-11-22 Japan Radio Co Ltd Ｆｅｔスイッチ
JPH0955682A (ja) * 1995-08-10 1997-02-25 Sony Corp スイツチ半導体集積回路及び通信端末装置
JPH09181588A (ja) * 1995-12-27 1997-07-11 Nec Corp 半導体スイッチ
JPH10242829A (ja) * 1997-02-24 1998-09-11 Sanyo Electric Co Ltd スイッチ回路装置
JPH10335901A (ja) * 1997-06-04 1998-12-18 Nippon Telegr & Teleph Corp <Ntt> 半導体スイッチ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1357630A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7263337B2 (en) 2003-05-16 2007-08-28 Triquint Semiconductor, Inc. Circuit for boosting DC voltage

Also Published As

Publication number Publication date
CN1489800A (zh) 2004-04-14
KR100904335B1 (ko) 2009-06-23
US20040085118A1 (en) 2004-05-06
US6987414B2 (en) 2006-01-17
EP1357630A4 (en) 2005-10-12
CN1263221C (zh) 2006-07-05
JP2002232278A (ja) 2002-08-16
TW522645B (en) 2003-03-01
JP3736356B2 (ja) 2006-01-18
KR20030081408A (ko) 2003-10-17
EP1357630A1 (en) 2003-10-29

Similar Documents

Publication Publication Date Title
WO2002061876A1 (fr) Circuit de commutation haute frequence
EP0903855B1 (en) High frequency switching device
US6693498B1 (en) SPDT switch and communication unit using the same
KR100244845B1 (ko) 무선 주파 스위치
JP2964975B2 (ja) 高周波スイッチ回路
US8451044B2 (en) Switching circuit
EP0766396B1 (en) Switching circuit
US20010040479A1 (en) Electronic switch
JPH0927736A (ja) Ｆｅｔスイッチ
US7893749B2 (en) High frequency switch circuit having reduced input power distortion
JP2002314373A (ja) 可変減衰器
JP2004048692A (ja) 高周波スイッチ回路
JP2000114950A (ja) Ｓｐｓｔスイッチおよびｓｐｄｔスイッチおよびそれを用いた通信機
JPH06334506A (ja) 信号切り替え用スイッチ
JPH09232827A (ja) 半導体装置及び送受信切り替え型アンテナスイッチ回路
JP2004146862A (ja) スイッチ半導体集積回路
US7030515B2 (en) Individually biased transistor high frequency switch
JP2000223902A (ja) スイッチ回路装置
JP2002135095A (ja) Ｉｃスイッチ
US6900711B2 (en) Switching system
JP4945215B2 (ja) 半導体スイッチ集積回路
JP3539106B2 (ja) 高周波用半導体スイッチ回路およびそれを用いた制御方法
JP2007258766A (ja) 半導体スイッチ回路
JP3660784B2 (ja) 高周波スイッチ回路
JP4274952B2 (ja) 半導体スイッチ回路及びその制御方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)

Free format text: (EXCEPT CN)

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1020037010065

Country of ref document: KR

Ref document number: 1020037010059

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 028043871

Country of ref document: CN

Ref document number: 10470788

Country of ref document: US

REEP Request for entry into the european phase

Ref document number: 2002716446

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2002716446

Country of ref document: EP

WWR Wipo information: refused in national office

Ref document number: 1020037010059

Country of ref document: KR

WWW Wipo information: withdrawn in national office

Ref document number: 1020037010059

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 1020037010065

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2002716446

Country of ref document: EP