JP3660784B2 - 高周波スイッチ回路 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は高周波スイッチ回路、特に超短波からマイクロ波等の高周波信号の断続又は切替えを行うための高周波スイッチ回路の構成に関する。
【０００２】
【従来の技術】
従来から、超短波からマイクロ波等の信号を扱う通信装置等において、高周波信号の伝送を断続し、又は切り替えるための高周波スイッチ回路が用いられており、この種のスイッチ回路として、例えば図３に示されるものがある。
【０００３】
図３において、高周波信号を印加する入力端子１と高周波信号を出力する第１出力端子２との間に、第１の電界効果トランジスタ（以下ＦＥＴとする）３が配置され、また上記入力端子１と高周波信号を出力する第２出力端子４との間に、第２のＦＥＴ５が配置される。更に、上記ＦＥＴ３，５のドレイン電極側に、開（非導通）状態となるスイッチ回路のアイソレーションを高めるためのシャントＦＥＴ６，７が接続される。その他の素子は、図示のように接続されており、ここでは説明を省略する。
【０００４】
そして、上記のスイッチ回路では開閉制御信号を与えてスイッチの開閉を行うが、当該例では、この開閉制御信号を与える回路を簡略化するために、インバータ素子が利用される。即ち、図示されるように、切替え信号を与えるための切替え端子８，９の間に、インバータ素子１０を配置し、このインバータ素子１０の入力側を上記第２のＦＥＴ５のゲート電極、反転出力側を第１のＦＥＴ３のゲート電極に接続する。これによれば、上記の切替え端子８，９に開閉制御信号を与えて、上記インバータ素子１０を駆動することにより、スイッチ回路の開閉動作を行うことができる。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記図３ようにインバータ素子１０を利用した高周波スイッチ回路では、近年、低消費電力化に伴いインバータ素子１０を駆動する開閉制御信号の発生源の出力インピーダンスが大きくなっており、このインバータ素子１０が増幅器として動作して不安定となり、場合によっては自走発振を起こすという問題が生じている。このことを、次の図４の等価回路で説明する。
【０００６】
図４は、図３の回路に開閉制御信号発生源を加えた場合の等価回路であり、図示の抵抗１２は、インバータ素子１０から見たスイッチ回路のインピーダンスを示す。このインバータ素子１０の入力側（端子８）には、開閉制御信号発生源１３と、この信号発生源１３の出力インピーダンス（抵抗）１４が接続された構成となる。このような等価回路において、上記信号発生源１３の出力インピーダンス１４が近年の低消費電力化で大きくなり、これによって切替え端子８，９間のインピーダンス１２の影響が無視できなくなってきた。
【０００７】
即ち、上記出力インピーダンス１４が大きいと、上記インピーダンス１２が等価的にインバータ素子１０の帰還回路となって、このインバータ素子１０の入力端子に直流バイアスを与えることになる。そのため、このインバータ素子１０が増幅器として動作して不安定となり、配線等による寄生素子によっては、インバータ素子１０が自走発振することになる。
【０００８】
本発明は上記問題点を解決するためになされたもので、その目的は、開閉制御信号源の出力インピーダンスがインバータ素子へ与える影響を小さくし、安定した動作を確保できる高周波スイッチ回路を提供することにある。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、請求項１に係る発明は、高周波信号の入力端子と出力端子との間に、ソース電極及びドレイン電極の接続により配置された第１及び第２のトランジスタと、この第１のトランジスタのゲート電極と上記第２のトランジスタのゲート電極との間に接続され、開閉制御信号を入力して切替え動作をするインバータ素子と、を含み、上記第１及び第２のトランジスタにつき、一方が非導通状態のときに他方が導通状態となるように切替え制御する高周波スイッチ回路において、上記のインバータ素子の入出力端子と接地電位との間に、当該インバータ素子から見てその入出力端子間に存在するインピーダンスを下げるためのインピーダンス低減素子を接続したことを特徴とする。
請求項２に係る発明は、上記インピーダンス低減素子を、抵抗素子としたことを特徴とする。
請求項３に係る発明は、上記インピーダンス低減素子を、容量素子としたことを特徴とする上記請求項１記載の高周波スイッチ回路。
請求項４に係る発明は、スイッチ回路を集積回路化する場合は、上記抵抗素子又は上記容量素子を含めて集積回路化したことを特徴とする。
【００１０】
上記の構成によれば、開閉制御信号発生源の出力インピーダンスが大きくても、インバータ素子の入出力端子のスイッチ回路側のインピーダンスが下げられ、インバータ素子を増幅器として動作させたり、自走発振させたりする直流バイアスを与えることがなく、安定した動作が可能となる。
【００１１】
上記インピーダンス低減素子として抵抗素子を用いた場合は、直流を含めた形で、インバータ素子から見たスイッチ回路側のインピーダンスが全体的に下げられる。一方、このインピーダンス低減素子として容量素子を用いた場合は、交流的に特有の周波数帯で、即ち自走発振周波数帯で、インバータ素子から見たスイッチ回路側のインピーダンスが下げられることになる。
【００１２】
【発明の実施の形態】
図１には、実施形態の第１例に係る高周波スイッチ回路の構成が示されており、このスイッチ回路は、インピーダンス低減素子として抵抗素子を用いたものである。図１において、第１のＦＥＴ（電界効果トランジスタ）３は、そのソース電極が高周波信号を印加する入力端子１に、そのドレイン電極が高周波信号を出力する第１出力端子２に接続され、第２のＦＥＴ５は、そのソース電極が上記入力端子１に、そのドレイン電極が第２出力端子４に接続される。
【００１３】
また、上記第１のＦＥＴ３と第２のＦＥＴ５のドレイン電極には、これらのＦＥＴ３，５が非導通時でのアイソレーションを高めるためのシャントＦＥＴ６，７のソース電極（ドレイン電極でもよい）が接続されており、これらのシャントＦＥＴ６，７のドレイン電極（ソース電極でもよい）は、直列接続の容量素子１６，１７を介して接地される。上記のシャントＦＥＴ６のドレイン電極は、抵抗素子１８，１９を介して上記入力端子１に接続され、上記シャントＦＥＴ７のドレイン電極は、抵抗素子２０、１８を介して入力端子１に接続される。
【００１４】
そして、上記第１のＦＥＴ３のゲート電極が抵抗素子２２を介して、またシャントＦＥＴ７のゲート電極が抵抗素子２３を介して、インバータ素子１０の反転出力端子へ接続され、上記第２のＦＥＴ５のゲート電極が抵抗素子２４を介して、またシャントＦＥＴ６のゲート電極が抵抗素子２５を介して、インバータ素子１０の入力端子へ接続される。このインバータ素子１０には、切替え端子８，９を介して開閉制御信号が印加されるように構成される。
【００１５】
このような構造において、第１例では、上記インバータ素子１０の入出力端子と接地との間に、例えば５６０ｋΩ程度の抵抗素子２７，２８を接続する。
【００１６】
第１例は以上の構成からなり、この高周波スイッチ回路では、上記ＦＥＴ３，５をデプレッションモードのＮチャネルＦＥＴで構成し、正電源で動作させる場合、それぞれのＦＥＴ３，５のソース電極に正のバイアス電圧を印加し、そのゲート電極に相補的に各ＦＥＴ３，５のピンチオフ電圧より高い正のバイアス電圧及び接地電位を印加することで、入力端子１と第１出力端子２の信号ライン、入力端子１と第２出力端子４の信号ラインの開閉機能が実行される。
【００１７】
即ち、入力端子１に入力された高周波信号を第１出力端子２から出力させる場合は、開閉制御信号として、切替え端子８に接地電位を入力するか又は切替え端子８を開放状態とする。そうすると、インバータ素子１０の反転出力端子から正の切替え信号電圧が出力されるので、第１のＦＥＴ３とシャントＦＥＴ７のゲート電極にピンチオフ電圧より高い正のバイアス電圧が入力され、これらＦＥＴ３，７が閉（導通）状態となる。そして、このシャントＦＥＴ７は第２出力端子４を容量素子１７を介して交流的に接地する。
【００１８】
このとき、上記の第１のＦＥＴ３のゲート電極に印加されたバイアス電圧は、当該ＦＥＴ３のソース電極にも印加されて第２のＦＥＴ５のソース電極をバイアスし、また抵抗素子１８，１９を介してシャントＦＥＴ６のドレイン電極をバイアスする。しかし、上記第２のＦＥＴ５とシャントＦＥＴ６のゲート電極は、抵抗素子２４，２５のそれぞれを介して上記インバータ素子１０の入力端子に接続されているため、上記ＦＥＴ５，６のゲート・ソース電極間が逆バイアスされて開（非導通）状態となる。従って、入力端子１に印加される高周波信号は、第１出力端子２のみに通過可能な状態となる。しかも、シャントＦＥＴ６は上述したように、開状態となっており、これによって第１出力端子２と接地電位間が高インピーダンスに維持され、第１のＦＥＴ３を通過して第１出力端子２から出力される高周波信号に影響を及ぼすことが防止される。
【００１９】
一方、入力端子１に入力された高周波信号を第２出力端子４から出力させる場合は、開閉制御信号として、切替え端子８に正の開閉制御信号電圧を与える。そうすると、第２のＦＥＴ５とシャントＦＥＴ６はそのゲート電極にピンチオフ電圧より高い正のバイアス電圧が入力されるので、これらＦＥＴ５，６は閉（導通）状態となる。そして、このシャントＦＥＴ６は第１出力端子２を容量素子１６を介して交流的に接地する。
【００２０】
このとき、上記と同様にして、第１のＦＥＴ３及びシャントＦＥＴ７のゲート・ソース電極間は逆バイアスされて開（非導通）状態となるので、入力端子１に印加される高周波信号は、第２出力端子４のみに通過可能な状態となる。なお、シャントＦＥＴ７の開状態により、第２出力端子４と接地電位間が高インピーダンスに維持される。
【００２１】
このようなスイッチ回路の動作において、第１例の回路では、上記インバータ素子１０の入出力端子と接地との間に抵抗素子２７，２８を接続したので、上記のスイッチ動作が安定して行われることになる。即ち、開閉制御信号を供給する信号源の出力インピーダンスが高くなっても、インバータ素子１０から見たスイッチ回路のインピーダンスを上記の抵抗素子２７，２８により下げることができる。
【００２２】
例えば、上記の信号源の出力インピーダンスを１０ｋΩとした場合、常温において、抵抗素子２７が３ＭΩ以上では動作が不安定（自走発振）となる。また、環境温度が上昇すると、インバータ素子１０の入出力端子８，９間に接続されているスイッチ回路の絶縁インピーダンスが下がり、常温時に安定であったものも不安定となる。環境温度６０℃では、抵抗素子２７が２ＭΩで自走発振し、８０℃では６６０ｋΩで自走発振することが実験で確かめられた。しかし、この抵抗値が小さすぎると、インバータ素子１０を駆動するのに大きな電流が必要となるため、当該例では、抵抗素子２７，２８の値を５６０ｋΩとした。
【００２３】
また、この第１例では、切替え端子９側にも同様に抵抗素子２８を配置したので、インバータ素子１０を外部接続として集積回路化し、インバータ素子１０を反転接続して開閉制御信号を供給するようにした場合でも、同性能を維持することが可能となる。
【００２４】
図２には、実施形態の第２例に係る高周波スイッチ回路の構成が示されており、このスイッチ回路は、インピーダンス低減素子として容量素子を用いたものである。図２のスイッチ回路の構成は、図１のものと同一であり、この第２例では、上記インバータ素子１０の入出力端子と接地との間に、例えば１００ｐＦ程度の容量素子３０，３１を接続する。
【００２５】
このような第２例の構成によれば、開閉制御信号源の出力インピーダンスが高くなっても、インバータ素子１０から見たスイッチ回路のインピーダンスを上記の容量素子３０，３１により特定周波数（自走発振周波数）で下げることができる。即ち、自走発振周波数で正帰還がかからないように、交流的に入出力端子を低インピーダンスにして安定動作させることができる。例えば、３〜４０ＭＨｚの周波数帯において、１０ｐＦ、１００ｐＦ、３００ｐＦの容量素子を用いた実験では、１００ｐＦで動作が安定する結果が得られた。
【００２６】
なお、この第２例でも、切替え端子９側に同様の容量素子３１を配置することにより、インバータ素子１０を外部接続として集積回路化し、インバータ素子１０を反転接続して開閉制御信号を供給する場合でも、同性能を維持することが可能となる。
【００２７】
【発明の効果】
以上説明したように、本発明によれば、インバータ素子を利用して、開閉制御信号により、第１及び第２のトランジスタについて一方が非導通状態のときに他方を導通状態とする高周波スイッチ回路において、上記インバータ素子の入出力端子と接地電位との間に、当該インバータ素子から見てその入出力端子間に存在するインピーダンスを下げるためのインピーダンス低減素子を接続したので、開閉制御信号発生源の出力インピーダンスが大きくなった場合でも、直流バイアスの印加により、インバータ素子が増幅器として作用したり、又は自走発振したりすることが防止され、安定した動作を確保することが可能となる。
【００２８】
請求項２に係る発明は、上記インピーダンス低減素子を抵抗素子としたので、インバータ素子から見たインピーダンスを直流を含めた形で全体的に下げることができ、請求項３に係る発明は、このインピーダンス低減素子を容量素子としたので、交流的に特定の周波数帯（自走発振周波数帯）でインピーダンスを下げることができ、スイッチ回路の動作を安定させることができる。
【図面の簡単な説明】
【図１】本発明の実施形態の第１例に係る高周波スイッチ回路の構成を示す回路図である。
【図２】実施形態の第２例に係る高周波スイッチ回路の構成を示す回路図である。
【図３】従来の高周波スイッチ回路の構成を示す回路図である。
【図４】図３の回路に開閉制御信号発生源を加えた場合の等価回路を示す回路図である。
【符号の説明】
１ … 入力端子、
２ … 第１出力端子、 ４ … 第２出力端子、
３ … 第１のトランジスタ、
５ … 第２のトランジスタ、
６，７ … シャントＦＥＴ、
８，９ … 切替え端子、
１０ … インバータ素子、
１８〜２０，２２〜２５，２７，２８ … 抵抗素子、
１６，１７，３０，３１ … 容量素子。

Claims (4)

1. 高周波信号の入力端子と出力端子との間に、ソース電極及びドレイン電極の接続により配置された第１及び第２のトランジスタと、
   この第１のトランジスタのゲート電極と上記第２のトランジスタのゲート電極との間に接続され、開閉制御信号を入力して切替え動作をするインバータ素子と、を含み、上記第１及び第２のトランジスタにつき、一方が非導通状態のときに他方が導通状態となるように切替え制御する高周波スイッチ回路において、
   上記のインバータ素子の入出力端子と接地電位との間に、当該インバータ素子から見てその入出力端子間に存在するインピーダンスを下げるためのインピーダンス低減素子を接続したことを特徴とする高周波スイッチ回路。
2. 上記インピーダンス低減素子は、抵抗素子であることを特徴とする上記請求項１記載の高周波スイッチ回路。
3. 上記インピーダンス低減素子は、容量素子であることを特徴とする上記請求項１記載の高周波スイッチ回路。
4. スイッチ回路を集積回路化する場合は、上記抵抗素子又は上記容量素子を含めて集積回路化したことを特徴とする上記請求項２又は３記載の高周波スイッチ回路。

Images