JPH08307232A - Ｆｅｔスイッチ - Google Patents
ＦｅｔスイッチInfo
- Publication number
- JPH08307232A JPH08307232A JP10551395A JP10551395A JPH08307232A JP H08307232 A JPH08307232 A JP H08307232A JP 10551395 A JP10551395 A JP 10551395A JP 10551395 A JP10551395 A JP 10551395A JP H08307232 A JPH08307232 A JP H08307232A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- gate
- drain
- signal
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 ハイパワー特性に優れたＦＥＴスイッチを実
現する。 【構成】 直列ＦＥＴＱ１及びＱ２のドレインゲート間
にコンデンサＣ１及びＣ２を、並列ＦＥＴＱ３及びＱ４
のドレインゲート間にコンデンサＣ３又はＣ４と抵抗Ｒ
５又はＲ６の直列接続回路を、それぞれ設ける。伝送さ
れる信号のパワーが大きい場合にそのパワーに応じて各
ＦＥＴのゲート電位が変化する結果、各ＦＥＴによる波
形のつぶれが生じにくくなり、よりハイパワーな信号を
伝送するのに優れたＦＥＴスイッチが得られる。
現する。 【構成】 直列ＦＥＴＱ１及びＱ２のドレインゲート間
にコンデンサＣ１及びＣ２を、並列ＦＥＴＱ３及びＱ４
のドレインゲート間にコンデンサＣ３又はＣ４と抵抗Ｒ
５又はＲ６の直列接続回路を、それぞれ設ける。伝送さ
れる信号のパワーが大きい場合にそのパワーに応じて各
ＦＥＴのゲート電位が変化する結果、各ＦＥＴによる波
形のつぶれが生じにくくなり、よりハイパワーな信号を
伝送するのに優れたＦＥＴスイッチが得られる。
Description
【０００１】
【産業上の利用分野】本発明は、入力ポートから出力ポ
ートに至る信号伝送をＦＥＴ（電界効果トランジスタ）
を用いてオン／オフするＦＥＴスイッチに関する。
ートに至る信号伝送をＦＥＴ（電界効果トランジスタ）
を用いてオン／オフするＦＥＴスイッチに関する。
【０００２】
【従来の技術】ＦＥＴスイッチは、例えばアンテナによ
って受信された無線周波数（ＲＦ）信号を複数個の受信
回路に選択的に供給したり、あるいは単一のアンテナを
送信機と受信機とで共用する際に使用される。図７に
は、一従来例に係るＦＥＴスイッチの構成が示されてい
る。
って受信された無線周波数（ＲＦ）信号を複数個の受信
回路に選択的に供給したり、あるいは単一のアンテナを
送信機と受信機とで共用する際に使用される。図７に
は、一従来例に係るＦＥＴスイッチの構成が示されてい
る。
【０００３】この図に示されるＦＥＴスイッチは、４個
のＦＥＴＱ１〜Ｑ４を備えている。これらのＦＥＴのう
ちＱ１は第１の出力ポートＯＵＴ１とアンテナ接続ポー
トＡＮＴとの間に直接接続されており、Ｑ２は第２の出
力ポートＯＵＴ２とアンテナ接続ポートＡＮＴとの間に
直接接続されいる。ＦＥＴＱ３及びＱ４はそれぞれ出力
ポートＯＵＴ１又はＯＵＴ２と接地の間に設けられてい
る。ＦＥＴＱ２及びＱ３のゲートはそれぞれ抵抗Ｒ２又
はＲ３を介して制御ポートＶｃｏｎｔ１に接続されてお
り、ＦＥＴＱ１及びＱ４のゲートは抵抗Ｒ１又はＲ４を
介してそれぞれ制御ポートＶｃｏｎｔ２に接続されてい
る。
のＦＥＴＱ１〜Ｑ４を備えている。これらのＦＥＴのう
ちＱ１は第１の出力ポートＯＵＴ１とアンテナ接続ポー
トＡＮＴとの間に直接接続されており、Ｑ２は第２の出
力ポートＯＵＴ２とアンテナ接続ポートＡＮＴとの間に
直接接続されいる。ＦＥＴＱ３及びＱ４はそれぞれ出力
ポートＯＵＴ１又はＯＵＴ２と接地の間に設けられてい
る。ＦＥＴＱ２及びＱ３のゲートはそれぞれ抵抗Ｒ２又
はＲ３を介して制御ポートＶｃｏｎｔ１に接続されてお
り、ＦＥＴＱ１及びＱ４のゲートは抵抗Ｒ１又はＲ４を
介してそれぞれ制御ポートＶｃｏｎｔ２に接続されてい
る。
【０００４】そして、ＦＥＴは図８に示されるようなＶ
ｇｓ−Ｉｄｓ特性を有している。すなわち、ゲートソー
ス間電圧Ｖｇｓが負の値を有するしきい値Ｖｔｈを上回
る場合にはドレインソース間に電流Ｉｄｓが流れ、下回
る場合には流れなくなる。このように、Ｖｇｓ＞Ｖｔｈ
の領域ではＦＥＴはオン、すなわち低抵抗によって等価
回路表現され得る状態となり、逆にＶｇｓ＜Ｖｔｈでは
ＦＥＴはオフ、すなわち抵抗及びコンデンサによって等
価回路表現される高インピーダンスの状態となる。
ｇｓ−Ｉｄｓ特性を有している。すなわち、ゲートソー
ス間電圧Ｖｇｓが負の値を有するしきい値Ｖｔｈを上回
る場合にはドレインソース間に電流Ｉｄｓが流れ、下回
る場合には流れなくなる。このように、Ｖｇｓ＞Ｖｔｈ
の領域ではＦＥＴはオン、すなわち低抵抗によって等価
回路表現され得る状態となり、逆にＶｇｓ＜Ｖｔｈでは
ＦＥＴはオフ、すなわち抵抗及びコンデンサによって等
価回路表現される高インピーダンスの状態となる。
【０００５】従って、図７に示される回路において、Ｖ
ｔｈを下回る電位を制御ポートＶｃｏｎｔ１に印加する
一方でしきい値Ｖｔｈを上回る電位を制御ポートＶｃｏ
ｎｔ２に印加することにより、トランジスタＱ２及びＱ
３をオフさせると同時にトランジスタＱ１及びＱ４をオ
ンさせることができる。この状態では、出力ポートＯＵ
Ｔ１とアンテナ接続ポートＡＮＴとが接続された状態に
なる。逆に、制御ポートＶｃｏｎｔ２にしきい値Ｖｔｈ
を下回る電位を印加し、制御ポートＶｃｏｎｔ１にしき
い値Ｖｔｈを上回る電位を印加した場合には、出力ポー
トＯＵＴ２がアンテナ接続ポートＡＮＴに接続された状
態が得られる。このようにしてＦＥＴＱ１〜Ｑ４を用い
たＳＰＤＴ（単投双入）スイッチを実現することができ
る。
ｔｈを下回る電位を制御ポートＶｃｏｎｔ１に印加する
一方でしきい値Ｖｔｈを上回る電位を制御ポートＶｃｏ
ｎｔ２に印加することにより、トランジスタＱ２及びＱ
３をオフさせると同時にトランジスタＱ１及びＱ４をオ
ンさせることができる。この状態では、出力ポートＯＵ
Ｔ１とアンテナ接続ポートＡＮＴとが接続された状態に
なる。逆に、制御ポートＶｃｏｎｔ２にしきい値Ｖｔｈ
を下回る電位を印加し、制御ポートＶｃｏｎｔ１にしき
い値Ｖｔｈを上回る電位を印加した場合には、出力ポー
トＯＵＴ２がアンテナ接続ポートＡＮＴに接続された状
態が得られる。このようにしてＦＥＴＱ１〜Ｑ４を用い
たＳＰＤＴ（単投双入）スイッチを実現することができ
る。
【０００６】
【発明が解決しようとする課題】しかしながら、このよ
うな従来のＦＥＴスイッチにおいては、ＦＥＴのドレイ
ンソース間を通過する信号のパワーが大きい場合に、ゲ
ートソース間電圧（又はゲートドレイン間電圧）が大き
く変動する結果、ＦＥＴが所望のオン／オフ状態を保て
なくなるという問題点があった。
うな従来のＦＥＴスイッチにおいては、ＦＥＴのドレイ
ンソース間を通過する信号のパワーが大きい場合に、ゲ
ートソース間電圧（又はゲートドレイン間電圧）が大き
く変動する結果、ＦＥＴが所望のオン／オフ状態を保て
なくなるという問題点があった。
【０００７】例えば、入出力ポート間の直列枝に接続さ
れるＦＥＴ、すなわち直列ＦＥＴを考える（図９
（ａ））。図７の例では、ＦＥＴＱ１及びＱ２が直列Ｆ
ＥＴに該当している。直列ＦＥＴをオンさせる際には、
そのゲートに、ゲートソース間電圧Ｖｇｓがしきい値Ｖ
ｔｈを上回るようにゲート電位Ｖｇを印加する。しかし
ながら、この直列ＦＥＴを通過しようとしている信号の
パワーが大きい場合には、当該ＦＥＴのソース電位Ｖｓ
（又はドレイン電位）の変動が大きくなる。ソース電位
Ｖｓが大きく変動しＶｓ＞Ｖｇ−Ｖｔｈに至るとＶｇｓ
＜Ｖｔｈとなるため、当該直列ＦＥＴはオフしてしま
う。すなわち図９（ｂ）の右半分に示されているよう
に、信号波形の尖頭部の波形がつぶれてしまう。
れるＦＥＴ、すなわち直列ＦＥＴを考える（図９
（ａ））。図７の例では、ＦＥＴＱ１及びＱ２が直列Ｆ
ＥＴに該当している。直列ＦＥＴをオンさせる際には、
そのゲートに、ゲートソース間電圧Ｖｇｓがしきい値Ｖ
ｔｈを上回るようにゲート電位Ｖｇを印加する。しかし
ながら、この直列ＦＥＴを通過しようとしている信号の
パワーが大きい場合には、当該ＦＥＴのソース電位Ｖｓ
（又はドレイン電位）の変動が大きくなる。ソース電位
Ｖｓが大きく変動しＶｓ＞Ｖｇ−Ｖｔｈに至るとＶｇｓ
＜Ｖｔｈとなるため、当該直列ＦＥＴはオフしてしま
う。すなわち図９（ｂ）の右半分に示されているよう
に、信号波形の尖頭部の波形がつぶれてしまう。
【０００８】また例えば、入力ポートと出力ポートの並
列枝に接続されるＦＥＴ、すなわち並列ＦＥＴを考える
（図１０（ａ））。図７の例では、ＦＥＴＱ３及びＱ４
が並列ＦＥＴに該当している。入力ポートから出力ポー
トへと信号を伝送させる際には、上述のように、並列Ｆ
ＥＴをオフさせる必要がある。しかしながら、信号のパ
ワーが大きくなると、当該並列ＦＥＴのソース電位Ｖｓ
（又はドレイン電位）の変動が大きくなる。その結果、
Ｖｓ＜Ｖｇ＋Ｖｔｈに至ると、Ｖｇｓ＞Ｖｔｈとなり当
該並列ＦＥＴがオンするに至るから、入力ポートから出
力ポートへの信号伝送が阻害されてしまう。すなわち、
図１０（ｂ）の右半分に示されるように、信号波形の尖
頭部がつぶれてしまう。
列枝に接続されるＦＥＴ、すなわち並列ＦＥＴを考える
（図１０（ａ））。図７の例では、ＦＥＴＱ３及びＱ４
が並列ＦＥＴに該当している。入力ポートから出力ポー
トへと信号を伝送させる際には、上述のように、並列Ｆ
ＥＴをオフさせる必要がある。しかしながら、信号のパ
ワーが大きくなると、当該並列ＦＥＴのソース電位Ｖｓ
（又はドレイン電位）の変動が大きくなる。その結果、
Ｖｓ＜Ｖｇ＋Ｖｔｈに至ると、Ｖｇｓ＞Ｖｔｈとなり当
該並列ＦＥＴがオンするに至るから、入力ポートから出
力ポートへの信号伝送が阻害されてしまう。すなわち、
図１０（ｂ）の右半分に示されるように、信号波形の尖
頭部がつぶれてしまう。
【０００９】本発明は、このような問題点を解決するこ
とを課題としてなされたものであり、ＦＥＴのゲート電
位に関し自動調整手段を設けることにより、伝送される
信号のパワー又は振幅が大きくなった場合であっても引
き続きＦＥＴスイッチの状態を維持可能にすることを目
的とする。本発明は、これにより、伝送される信号の波
形の乱れを防止すると共に、よりハイパワーの信号の伝
送に適したＦＥＴスイッチを実現することを目的とす
る。
とを課題としてなされたものであり、ＦＥＴのゲート電
位に関し自動調整手段を設けることにより、伝送される
信号のパワー又は振幅が大きくなった場合であっても引
き続きＦＥＴスイッチの状態を維持可能にすることを目
的とする。本発明は、これにより、伝送される信号の波
形の乱れを防止すると共に、よりハイパワーの信号の伝
送に適したＦＥＴスイッチを実現することを目的とす
る。
【００１０】
【課題を解決するための手段】このような目的を達成す
るために、本発明は、信号を入力するための入力ポート
と、信号を出力するための出力ポートと、入力ポートか
ら出力ポートに至る信号伝送路上に設けられそのゲート
ソース間電圧又はゲートドレイン間電圧が所定のしきい
値を越えて変動した場合にターンオン又はターンオフす
るＦＥＴと、を備えるＦＥＴスイッチにおいて、上記信
号の振幅が増加した場合に上記ＦＥＴのゲートソース間
電圧又はゲートドレイン間電圧が上記しきい値を越えて
変動することを妨げるよう、当該ＦＥＴのソース電位又
はドレイン電位の変動に連動して当該ＦＥＴのゲート電
位を変化させる帰還回路を、当該ＦＥＴのソース又はド
レインとゲートとの間に接続したことを特徴とする。
るために、本発明は、信号を入力するための入力ポート
と、信号を出力するための出力ポートと、入力ポートか
ら出力ポートに至る信号伝送路上に設けられそのゲート
ソース間電圧又はゲートドレイン間電圧が所定のしきい
値を越えて変動した場合にターンオン又はターンオフす
るＦＥＴと、を備えるＦＥＴスイッチにおいて、上記信
号の振幅が増加した場合に上記ＦＥＴのゲートソース間
電圧又はゲートドレイン間電圧が上記しきい値を越えて
変動することを妨げるよう、当該ＦＥＴのソース電位又
はドレイン電位の変動に連動して当該ＦＥＴのゲート電
位を変化させる帰還回路を、当該ＦＥＴのソース又はド
レインとゲートとの間に接続したことを特徴とする。
【００１１】本発明は、また、直列ＦＥＴに関しその帰
還回路をコンデンサとすることを特徴とする。
還回路をコンデンサとすることを特徴とする。
【００１２】本発明は、更に、並列ＦＥＴに関しその帰
還回路をコンデンサと抵抗を直列接続した回路とするこ
とを特徴とする。
還回路をコンデンサと抵抗を直列接続した回路とするこ
とを特徴とする。
【００１３】
【作用】本発明においては、入力ポートからＦＥＴを介
し出力ポートへと伝送される信号の振幅が増加しこれに
ともない当該ＦＥＴのソース電位又はドレイン電位が変
動すると、これに連動してＦＥＴのゲート電位も変化す
る。この変化によってＦＥＴのゲートソース間電圧又は
ゲートドレイン間電圧がしきい値を越えて変動すること
が妨げられる。従って、本発明においては、伝送される
信号の振幅、すなわちパワーが大きくなっても、これに
よってＦＥＴのゲートソース間電圧又はゲートドレイン
電圧が振られる（変動が大きくなる）ような状況が生じ
にくくなる結果、ＦＥＴのオン／オフ状態を維持しやす
くなるから、より大振幅、大パワーの信号の伝送に適し
たＦＥＴスイッチが得られる。更に、その際に必要とな
る帰還回路は、コンデンサ又はコンデンサと抵抗の直列
接続回路によって提供することができる。
し出力ポートへと伝送される信号の振幅が増加しこれに
ともない当該ＦＥＴのソース電位又はドレイン電位が変
動すると、これに連動してＦＥＴのゲート電位も変化す
る。この変化によってＦＥＴのゲートソース間電圧又は
ゲートドレイン間電圧がしきい値を越えて変動すること
が妨げられる。従って、本発明においては、伝送される
信号の振幅、すなわちパワーが大きくなっても、これに
よってＦＥＴのゲートソース間電圧又はゲートドレイン
電圧が振られる（変動が大きくなる）ような状況が生じ
にくくなる結果、ＦＥＴのオン／オフ状態を維持しやす
くなるから、より大振幅、大パワーの信号の伝送に適し
たＦＥＴスイッチが得られる。更に、その際に必要とな
る帰還回路は、コンデンサ又はコンデンサと抵抗の直列
接続回路によって提供することができる。
【００１４】
【実施例】以下、本発明の好適な実施例について図面に
基づき説明する。なお、図７〜１０に示される従来例と
同様の又は対応する構成には同一の符号を付し説明を省
略する。
基づき説明する。なお、図７〜１０に示される従来例と
同様の又は対応する構成には同一の符号を付し説明を省
略する。
【００１５】図１には、本発明の一実施例に係るＦＥＴ
スイッチの構成が示されている。この実施例において
は、ＦＥＴＱ１及びＱ２のゲートドレイン間（又はゲー
トソース間）にコンデンサＣ１又はＣ２が接続されてお
り、ＦＥＴＱ３及びＱ４のゲートドレイン間（又はゲー
トソース間）にコンデンサＣ３又はＣ４及び抵抗Ｒ５又
はＲ６の直列接続回路が接続されている。これら本実施
例においてあらたに設けた回路は、ＦＥＴＱ１〜Ｑ４の
ドレイン又はソース電位の変動を当該ＦＥＴＱ１〜Ｑ４
のゲートに帰還する機能を有している。
スイッチの構成が示されている。この実施例において
は、ＦＥＴＱ１及びＱ２のゲートドレイン間（又はゲー
トソース間）にコンデンサＣ１又はＣ２が接続されてお
り、ＦＥＴＱ３及びＱ４のゲートドレイン間（又はゲー
トソース間）にコンデンサＣ３又はＣ４及び抵抗Ｒ５又
はＲ６の直列接続回路が接続されている。これら本実施
例においてあらたに設けた回路は、ＦＥＴＱ１〜Ｑ４の
ドレイン又はソース電位の変動を当該ＦＥＴＱ１〜Ｑ４
のゲートに帰還する機能を有している。
【００１６】例えば、これらのＦＥＴＱ１〜Ｑ４のうち
直列ＦＥＴ、すなわちＱ１及びＱ２を例とする（図２
（ａ））。その場合、図２（ｂ）に示されるように、伝
送される信号のパワー、ひいては振幅が大きくなると、
これにともないゲート電位Ｖｇが増加する結果、Ｖｇ−
Ｖｔｈの値も増加し、図９に示されるような波形の乱れ
は生じなくなる。図２（ｂ）においては、信号パワーの
変動に伴うゲート電位Ｖｇの変動量がΔＶｇ１で表され
ている。
直列ＦＥＴ、すなわちＱ１及びＱ２を例とする（図２
（ａ））。その場合、図２（ｂ）に示されるように、伝
送される信号のパワー、ひいては振幅が大きくなると、
これにともないゲート電位Ｖｇが増加する結果、Ｖｇ−
Ｖｔｈの値も増加し、図９に示されるような波形の乱れ
は生じなくなる。図２（ｂ）においては、信号パワーの
変動に伴うゲート電位Ｖｇの変動量がΔＶｇ１で表され
ている。
【００１７】また、並列ＦＥＴ、すなわちＱ３及びＱ４
を例とした場合（図３（ａ））、図３（ｂ）に示される
ようにやはりゲート電位Ｖｇが信号パワーの変動にとも
ない移動する結果、Ｖｇ＋Ｖｔｈが変化し、図１０に示
されるような波形の乱れは生じにくくなる。図３（ｂ）
においては、ゲート電位Ｖｇの変動量がΔＶｇ２で表さ
れている。
を例とした場合（図３（ａ））、図３（ｂ）に示される
ようにやはりゲート電位Ｖｇが信号パワーの変動にとも
ない移動する結果、Ｖｇ＋Ｖｔｈが変化し、図１０に示
されるような波形の乱れは生じにくくなる。図３（ｂ）
においては、ゲート電位Ｖｇの変動量がΔＶｇ２で表さ
れている。
【００１８】従って、本実施例によれば、図４に示され
るように、伝送可能な信号のパワーを従来に比べ高める
ことができる。すなわち、より高出力のＲＦ信号の伝送
及びスイッチングに適したＦＥＴスイッチを得ることが
できる。
るように、伝送可能な信号のパワーを従来に比べ高める
ことができる。すなわち、より高出力のＲＦ信号の伝送
及びスイッチングに適したＦＥＴスイッチを得ることが
できる。
【００１９】なお、本発明は、図１に示すＳＰＤＴスイ
ッチに限定されるものではない。例えば、図５及び図６
に示されるようにＳＰＳＴスイッチ（単投単入スイッ
チ）に適用することもできる。
ッチに限定されるものではない。例えば、図５及び図６
に示されるようにＳＰＳＴスイッチ（単投単入スイッ
チ）に適用することもできる。
【００２０】
【発明の効果】以上説明したように、本発明によればＦ
ＥＴのソース電位又はドレイン電位の変動に連動して当
該ＦＥＴのゲート電位を変化させ、これによって、信号
の振幅が増加した場合に当該ＦＥＴのゲートソース間電
圧又はゲートドレイン間電圧がしきい値を越えて移動す
ることを妨げるようにしたため、振幅、ひいてはパワー
が大きな信号についても好適に伝送可能なＦＥＴスイッ
チを得ることができる。すなわち、ハイパワー特性が改
善されたＦＥＴスイッチを得ることができ、より大電力
の高周波回路等に使用することが可能なＦＥＴスイッチ
が得られる。更に、ゲート電位を変化させるための帰還
回路は、コンデンサ、抵抗等を用いた簡素な回路にて実
現することができる。
ＥＴのソース電位又はドレイン電位の変動に連動して当
該ＦＥＴのゲート電位を変化させ、これによって、信号
の振幅が増加した場合に当該ＦＥＴのゲートソース間電
圧又はゲートドレイン間電圧がしきい値を越えて移動す
ることを妨げるようにしたため、振幅、ひいてはパワー
が大きな信号についても好適に伝送可能なＦＥＴスイッ
チを得ることができる。すなわち、ハイパワー特性が改
善されたＦＥＴスイッチを得ることができ、より大電力
の高周波回路等に使用することが可能なＦＥＴスイッチ
が得られる。更に、ゲート電位を変化させるための帰還
回路は、コンデンサ、抵抗等を用いた簡素な回路にて実
現することができる。
【図１】 本発明の第１実施例に係るＦＥＴスイッチの
回路構成を示す回路図である。
回路構成を示す回路図である。
【図２】 この実施例の効果を直列ＦＥＴに関して説明
する図であり、（ａ）は直列ＦＥＴ周辺の回路を、
（ｂ）は当該ＦＥＴによって伝送される信号の波形を、
ぞれぞれ示す図である。
する図であり、（ａ）は直列ＦＥＴ周辺の回路を、
（ｂ）は当該ＦＥＴによって伝送される信号の波形を、
ぞれぞれ示す図である。
【図３】 この実施例の効果を並列ＦＥＴに関して説明
する図であり、（ａ）は並列ＦＥＴ周辺の回路を、
（ｂ）は当該ＦＥＴによって伝送される信号の波形を、
ぞれぞれ示す図である。
する図であり、（ａ）は並列ＦＥＴ周辺の回路を、
（ｂ）は当該ＦＥＴによって伝送される信号の波形を、
ぞれぞれ示す図である。
【図４】 本実施例における高出力化の効果を示すパワ
ー特性図である。
ー特性図である。
【図５】 本発明の第２実施例に係るＦＥＴスイッチの
回路構成を示す回路図である。
回路構成を示す回路図である。
【図６】 本発明の第３実施例に係るＦＥＴスイッチの
回路構成を示す回路図である。
回路構成を示す回路図である。
【図７】 一従来例に係るＦＥＴスイッチの回路構成を
示す回路図である。
示す回路図である。
【図８】 ＦＥＴのＶｇｓ−Ｉｄｓ特性を示す図であ
る。
る。
【図９】 この従来例の問題点を直列ＦＥＴに関して示
す図であり、（ａ）は直列ＦＥＴ周辺の回路を、（ｂ）
は当該ＦＥＴを伝送する波形を、それぞれ示す図であ
る。
す図であり、（ａ）は直列ＦＥＴ周辺の回路を、（ｂ）
は当該ＦＥＴを伝送する波形を、それぞれ示す図であ
る。
【図１０】 この従来例の問題点を並列ＦＥＴに関して
示す図であり、（ａ）は並列ＦＥＴ周辺の回路を、
（ｂ）は当該ＦＥＴを伝送する波形を、それぞれ示す図
である。
示す図であり、（ａ）は並列ＦＥＴ周辺の回路を、
（ｂ）は当該ＦＥＴを伝送する波形を、それぞれ示す図
である。
Ｑ１〜Ｑ４，Ｑａ，Ｑｂ ＦＥＴ、Ｒ１〜Ｒ６，Ｒａ〜
Ｒｃ 抵抗、Ｃ１〜Ｃ４，Ｃａ，Ｃｂ コンデンサ、Ｉ
Ｎ 入力ポート、ＯＵＴ１，ＯＵＴ２，ＯＵＴ出力ポー
ト、ＡＮＴ アンテナ接続ポート、Ｖｃｏｎｔ１，Ｖｃ
ｏｎｔ２，Ｖｃｏｎｔ 制御ポート。
Ｒｃ 抵抗、Ｃ１〜Ｃ４，Ｃａ，Ｃｂ コンデンサ、Ｉ
Ｎ 入力ポート、ＯＵＴ１，ＯＵＴ２，ＯＵＴ出力ポー
ト、ＡＮＴ アンテナ接続ポート、Ｖｃｏｎｔ１，Ｖｃ
ｏｎｔ２，Ｖｃｏｎｔ 制御ポート。
Claims (3)
- 【請求項１】 信号を入力するための入力ポートと、信
号を出力するための出力ポートと、入力ポートから出力
ポートに至る信号伝送路上に設けられそのゲートソース
間電圧又はゲートドレイン間電圧が所定のしきい値を越
えて変動した場合にターンオン又はターンオフするＦＥ
Ｔと、を備えるＦＥＴスイッチにおいて、 上記信号の振幅が増加した場合に上記ＦＥＴのゲートソ
ース間電圧又はゲートドレイン間電圧が上記しきい値を
越えて変動することを妨げるよう、当該ＦＥＴのソース
電位又はドレイン電位の変動に連動して当該ＦＥＴのゲ
ート電位を変化させる帰還回路を、当該ＦＥＴのソース
又はドレインとゲートとの間に接続したことを特徴とす
るＦＥＴスイッチ。 - 【請求項２】 請求項１記載のＦＥＴスイッチにおい
て、 上記ＦＥＴのドレインソース間が上記信号伝送路の直列
枝に挿入されており、 上記帰還回路がコンデンサであることを特徴とするＦＥ
Ｔスイッチ。 - 【請求項３】 請求項１記載のＦＥＴスイッチにおい
て、 上記ＦＥＴのドレインソース間が上記信号伝送路の並列
枝に挿入されており、 上記帰還回路がコンデンサと抵抗を直列接続した回路で
あることを特徴とするＦＥＴスイッチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10551395A JP3214799B2 (ja) | 1995-04-28 | 1995-04-28 | Ｓｐｄｔスイッチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10551395A JP3214799B2 (ja) | 1995-04-28 | 1995-04-28 | Ｓｐｄｔスイッチ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08307232A true JPH08307232A (ja) | 1996-11-22 |
| JP3214799B2 JP3214799B2 (ja) | 2001-10-02 |
Family
ID=14409690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10551395A Expired - Fee Related JP3214799B2 (ja) | 1995-04-28 | 1995-04-28 | Ｓｐｄｔスイッチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3214799B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0913939A2 (en) * | 1997-10-30 | 1999-05-06 | Sony Corporation | High-frequency circuit |
| WO2002061876A1 (fr) * | 2001-02-01 | 2002-08-08 | Nec Corporation | Circuit de commutation haute frequence |
| JP2008035153A (ja) * | 2006-07-28 | 2008-02-14 | Mitsubishi Electric Corp | アナログスイッチ回路 |
| WO2009022654A1 (ja) | 2007-08-16 | 2009-02-19 | Nec Corporation | スイッチ回路及び半導体装置 |
-
1995
- 1995-04-28 JP JP10551395A patent/JP3214799B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0913939A2 (en) * | 1997-10-30 | 1999-05-06 | Sony Corporation | High-frequency circuit |
| EP0913939A3 (en) * | 1997-10-30 | 2000-12-20 | Sony Corporation | High-frequency circuit |
| US6563366B1 (en) | 1997-10-30 | 2003-05-13 | Sony Corporation | High-frequency Circuit |
| WO2002061876A1 (fr) * | 2001-02-01 | 2002-08-08 | Nec Corporation | Circuit de commutation haute frequence |
| JP2008035153A (ja) * | 2006-07-28 | 2008-02-14 | Mitsubishi Electric Corp | アナログスイッチ回路 |
| WO2009022654A1 (ja) | 2007-08-16 | 2009-02-19 | Nec Corporation | スイッチ回路及び半導体装置 |
| US8054143B2 (en) | 2007-08-16 | 2011-11-08 | Nec Corporation | Switch circuit and semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3214799B2 (ja) | 2001-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5818283A (en) | High power FET switch | |
| US6094088A (en) | Radio frequency switch circuit having resistors connected to back gates of transistors | |
| JP3243892B2 (ja) | 信号切り替え用スイッチ | |
| US5883541A (en) | High frequency switching circuit | |
| EP0903855B1 (en) | High frequency switching device | |
| US4952890A (en) | Phase modulation compensated amplitude modulator using digitally selected amplifiers | |
| US5796286A (en) | Attenuation circuitry using gate current control of FET conduction to vary attenuation | |
| US9520628B2 (en) | Transistor switches with single-polarity control voltage | |
| US5285148A (en) | Current-regulating circuit having parallel control paths | |
| US6242990B1 (en) | Quadrature phase shift keyed/bi-phase shift keyed modulator | |
| US20070069798A1 (en) | Switch circuit for high-frequency-signal switching | |
| JPH08288791A (ja) | アッテネータユニット及びこれを有するステップアッテネータ並びにステップアッテネータを有する電子機器 | |
| US7525468B2 (en) | Variable passive components with high resolution value selection and control | |
| CN106911326A (zh) | 一种可减少偏压控制信号的射频开关 | |
| US7023258B2 (en) | Switch circuit | |
| US4742249A (en) | RF switch with diode network and control latch sharing common element | |
| JPH08307232A (ja) | Ｆｅｔスイッチ | |
| JP2009522943A (ja) | 高電力スイッチングのための方法及びシステム | |
| JPH08228138A (ja) | 半導体集積回路 | |
| US11677392B2 (en) | Bias networks for DC or extended low frequency capable fast stacked switches | |
| KR100974107B1 (ko) | 전자 신호 처리 장치 및 전자 신호 스위치 | |
| JP2005323030A (ja) | スイッチ半導体集積回路 | |
| WO1999055085A2 (en) | Video recorder/reproducer apparatus | |
| JPH0998078A (ja) | 半導体スイッチ回路 | |
| CN116190944B (zh) | 一种有源双向谐振腔移相器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |