JP3214799B2 - Ｓｐｄｔスイッチ - Google Patents
ＳｐｄｔスイッチInfo
- Publication number
- JP3214799B2 JP3214799B2 JP10551395A JP10551395A JP3214799B2 JP 3214799 B2 JP3214799 B2 JP 3214799B2 JP 10551395 A JP10551395 A JP 10551395A JP 10551395 A JP10551395 A JP 10551395A JP 3214799 B2 JP3214799 B2 JP 3214799B2
- Authority
- JP
- Japan
- Prior art keywords
- fet
- gate
- drain
- source
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、入力ポートから出力ポ
ートに至る信号伝送をＦＥＴ（電界効果トランジスタ）
を用いてオン／オフするＦＥＴスイッチ、特にＳＰＤＴ
（単投双入）スイッチに関する。
ートに至る信号伝送をＦＥＴ（電界効果トランジスタ）
を用いてオン／オフするＦＥＴスイッチ、特にＳＰＤＴ
（単投双入）スイッチに関する。
【０００２】
【従来の技術】ＳＰＤＴスイッチは、例えばアンテナに
よって受信された無線周波数（ＲＦ）信号を複数個の受
信回路に選択的に供給したり、あるいは単一のアンテナ
を送信機と受信機とで共用する際に使用される。図５に
は、一従来例に係るＳＰＤＴスイッチの構成が示されて
いる。
よって受信された無線周波数（ＲＦ）信号を複数個の受
信回路に選択的に供給したり、あるいは単一のアンテナ
を送信機と受信機とで共用する際に使用される。図５に
は、一従来例に係るＳＰＤＴスイッチの構成が示されて
いる。
【０００３】この図に示されるＳＰＤＴスイッチは、４
個のＦＥＴＱ１〜Ｑ４を備えている。これらのＦＥＴの
うちＱ１は第１の出力ポートＯＵＴ１とアンテナ接続ポ
ートＡＮＴとの間に直接接続されており、Ｑ２は第２の
出力ポートＯＵＴ２とアンテナ接続ポートＡＮＴとの間
に直接接続されている。ＦＥＴＱ３及びＱ４はそれぞれ
出力ポートＯＵＴ１又はＯＵＴ２と接地の間に設けられ
ている。ＦＥＴＱ２及びＱ３のゲートはそれぞれ抵抗Ｒ
２又はＲ３を介して制御ポートＶｃｏｎｔ１に接続され
ており、ＦＥＴＱ１及びＱ４のゲートは抵抗Ｒ１又はＲ
４を介してそれぞれ制御ポートＶｃｏｎｔ２に接続され
ている。
個のＦＥＴＱ１〜Ｑ４を備えている。これらのＦＥＴの
うちＱ１は第１の出力ポートＯＵＴ１とアンテナ接続ポ
ートＡＮＴとの間に直接接続されており、Ｑ２は第２の
出力ポートＯＵＴ２とアンテナ接続ポートＡＮＴとの間
に直接接続されている。ＦＥＴＱ３及びＱ４はそれぞれ
出力ポートＯＵＴ１又はＯＵＴ２と接地の間に設けられ
ている。ＦＥＴＱ２及びＱ３のゲートはそれぞれ抵抗Ｒ
２又はＲ３を介して制御ポートＶｃｏｎｔ１に接続され
ており、ＦＥＴＱ１及びＱ４のゲートは抵抗Ｒ１又はＲ
４を介してそれぞれ制御ポートＶｃｏｎｔ２に接続され
ている。
【０００４】そして、ＦＥＴは図６に示されるようなＶ
ｇｓ−Ｉｄｓ特性を有している。すなわち、ゲートソー
ス間電圧Ｖｇｓが負の値を有するしきい値Ｖｔｈを上回
る場合にはドレインソース間に電流Ｉｄｓが流れ、下回
る場合には流れなくなる。このように、Ｖｇｓ＞Ｖｔｈ
の領域ではＦＥＴはオン、すなわち低抵抗によって等価
回路表現され得る状態となり、逆にＶｇｓ＜Ｖｔｈでは
ＦＥＴはオフ、すなわち抵抗及びコンデンサによって等
価回路表現される高インピーダンスの状態となる。
ｇｓ−Ｉｄｓ特性を有している。すなわち、ゲートソー
ス間電圧Ｖｇｓが負の値を有するしきい値Ｖｔｈを上回
る場合にはドレインソース間に電流Ｉｄｓが流れ、下回
る場合には流れなくなる。このように、Ｖｇｓ＞Ｖｔｈ
の領域ではＦＥＴはオン、すなわち低抵抗によって等価
回路表現され得る状態となり、逆にＶｇｓ＜Ｖｔｈでは
ＦＥＴはオフ、すなわち抵抗及びコンデンサによって等
価回路表現される高インピーダンスの状態となる。
【０００５】従って、図５に示される回路において、Ｖ
ｔｈを下回る電位を制御ポートＶｃｏｎｔ１に印加する
一方でしきい値Ｖｔｈを上回る電位を制御ポートＶｃｏ
ｎｔ２に印加することにより、トランジスタＱ２及びＱ
３をオフさせると同時にトランジスタＱ１及びＱ４をオ
ンさせることができる。この状態では、出力ポートＯＵ
Ｔ１とアンテナ接続ポートＡＮＴとが接続された状態に
なる。逆に、制御ポートＶｃｏｎｔ２にしきい値Ｖｔｈ
を下回る電位を印加し、制御ポートＶｃｏｎｔ１にしき
い値Ｖｔｈを上回る電位を印加した場合には、出力ポー
トＯＵＴ２がアンテナ接続ポートＡＮＴに接続された状
態が得られる。このようにしてＦＥＴＱ１〜Ｑ４を用い
たＳＰＤＴスイッチを実現することができる。
ｔｈを下回る電位を制御ポートＶｃｏｎｔ１に印加する
一方でしきい値Ｖｔｈを上回る電位を制御ポートＶｃｏ
ｎｔ２に印加することにより、トランジスタＱ２及びＱ
３をオフさせると同時にトランジスタＱ１及びＱ４をオ
ンさせることができる。この状態では、出力ポートＯＵ
Ｔ１とアンテナ接続ポートＡＮＴとが接続された状態に
なる。逆に、制御ポートＶｃｏｎｔ２にしきい値Ｖｔｈ
を下回る電位を印加し、制御ポートＶｃｏｎｔ１にしき
い値Ｖｔｈを上回る電位を印加した場合には、出力ポー
トＯＵＴ２がアンテナ接続ポートＡＮＴに接続された状
態が得られる。このようにしてＦＥＴＱ１〜Ｑ４を用い
たＳＰＤＴスイッチを実現することができる。
【０００６】
【発明が解決しようとする課題】しかしながら、このよ
うな従来のＳＰＤＴスイッチにおいては、ＦＥＴのドレ
インソース間を通過する信号のパワーが大きい場合に、
ゲートソース間電圧（又はゲートドレイン間電圧）が大
きく変動する結果、ＦＥＴが所望のオン／オフ状態を保
てなくなるという問題点があった。
うな従来のＳＰＤＴスイッチにおいては、ＦＥＴのドレ
インソース間を通過する信号のパワーが大きい場合に、
ゲートソース間電圧（又はゲートドレイン間電圧）が大
きく変動する結果、ＦＥＴが所望のオン／オフ状態を保
てなくなるという問題点があった。
【０００７】例えば、入出力ポート間の直列枝に接続さ
れるＦＥＴ、すなわち直列ＦＥＴを考える（図７
（ａ））。図５の例では、ＦＥＴＱ１及びＱ２が直列Ｆ
ＥＴに該当している。直列ＦＥＴをオンさせる際には、
そのゲートに、ゲートソース間電圧Ｖｇｓがしきい値Ｖ
ｔｈを上回るようにゲート電位Ｖｇを印加する。しかし
ながら、この直列ＦＥＴを通過しようとしている信号の
パワーが大きい場合には、当該ＦＥＴのソース電位Ｖｓ
（又はドレイン電位）の変動が大きくなる。ソース電位
Ｖｓが大きく変動しＶｓ＞Ｖｇ−Ｖｔｈに至るとＶｇｓ
＜Ｖｔｈとなるため、当該直列ＦＥＴはオフしてしま
う。すなわち図７（ｂ）の右半分に示されているよう
に、信号波形の尖頭部の波形がつぶれてしまう。
れるＦＥＴ、すなわち直列ＦＥＴを考える（図７
（ａ））。図５の例では、ＦＥＴＱ１及びＱ２が直列Ｆ
ＥＴに該当している。直列ＦＥＴをオンさせる際には、
そのゲートに、ゲートソース間電圧Ｖｇｓがしきい値Ｖ
ｔｈを上回るようにゲート電位Ｖｇを印加する。しかし
ながら、この直列ＦＥＴを通過しようとしている信号の
パワーが大きい場合には、当該ＦＥＴのソース電位Ｖｓ
（又はドレイン電位）の変動が大きくなる。ソース電位
Ｖｓが大きく変動しＶｓ＞Ｖｇ−Ｖｔｈに至るとＶｇｓ
＜Ｖｔｈとなるため、当該直列ＦＥＴはオフしてしま
う。すなわち図７（ｂ）の右半分に示されているよう
に、信号波形の尖頭部の波形がつぶれてしまう。
【０００８】また例えば、入力ポートと出力ポートの並
列枝に接続されるＦＥＴ、すなわち並列ＦＥＴを考える
（図８（ａ））。図５の例では、ＦＥＴＱ３及びＱ４が
並列ＦＥＴに該当している。入力ポートから出力ポート
へと信号を伝送させる際には、上述のように、並列ＦＥ
Ｔをオフさせる必要がある。しかしながら、信号のパワ
ーが大きくなると、当該並列ＦＥＴのソース電位Ｖｓ
（又はドレイン電位）の変動が大きくなる。その結果、
Ｖｓ＜Ｖｇ＋Ｖｔｈに至ると、Ｖｇｓ＞Ｖｔｈとなり当
該並列ＦＥＴがオンするに至るから、入力ポートから出
力ポートへの信号伝送が阻害されてしまう。すなわち、
図８（ｂ）の右半分に示されるように、信号波形の尖頭
部がつぶれてしまう。
列枝に接続されるＦＥＴ、すなわち並列ＦＥＴを考える
（図８（ａ））。図５の例では、ＦＥＴＱ３及びＱ４が
並列ＦＥＴに該当している。入力ポートから出力ポート
へと信号を伝送させる際には、上述のように、並列ＦＥ
Ｔをオフさせる必要がある。しかしながら、信号のパワ
ーが大きくなると、当該並列ＦＥＴのソース電位Ｖｓ
（又はドレイン電位）の変動が大きくなる。その結果、
Ｖｓ＜Ｖｇ＋Ｖｔｈに至ると、Ｖｇｓ＞Ｖｔｈとなり当
該並列ＦＥＴがオンするに至るから、入力ポートから出
力ポートへの信号伝送が阻害されてしまう。すなわち、
図８（ｂ）の右半分に示されるように、信号波形の尖頭
部がつぶれてしまう。
【０００９】本発明は、このような問題点を解決するこ
とを課題としてなされたものであり、ＦＥＴのゲート電
位に関し自動調整手段を設けることにより、伝送される
信号のパワー又は振幅が大きくなった場合であっても引
き続きＳＰＤＴスイッチの状態を維持可能にすることを
目的とする。本発明は、これにより、伝送される信号の
波形の乱れを防止すると共に、よりハイパワーの信号の
伝送に適したＳＰＤＴスイッチを実現することを目的と
する。
とを課題としてなされたものであり、ＦＥＴのゲート電
位に関し自動調整手段を設けることにより、伝送される
信号のパワー又は振幅が大きくなった場合であっても引
き続きＳＰＤＴスイッチの状態を維持可能にすることを
目的とする。本発明は、これにより、伝送される信号の
波形の乱れを防止すると共に、よりハイパワーの信号の
伝送に適したＳＰＤＴスイッチを実現することを目的と
する。
【００１０】
【課題を解決するための手段】このような目的を達成す
るために、本発明は、入力ポート及び第１の出力ポート
にそのドレインソース間が接続された第１の直列ＦＥＴ
と、入力ポート及び第２の出力ポートにそのドレインソ
ース間が接続された第２の直列ＦＥＴと、第１の出力ポ
ート及び接地にそのドレインソース間が接続された第１
の並列ＦＥＴと、第２の出力ポート及び接地にそのドレ
インソース間が接続された第２の並列ＦＥＴと、を備
え、第１の直列ＦＥＴ及び第２の並列ＦＥＴそれぞれの
ゲートにしきい値を上回る電圧を印加してオンさせ第２
の直列ＦＥＴ及び第１の並列ＦＥＴそれぞれのゲートに
しきい値を下回る電圧を印加してオフさせることにより
入力ポートから第１の出力ポートに至る信号伝送路を形
成させる状態と、第１の直列ＦＥＴ及び第２の並列ＦＥ
Ｔそれぞれのゲートにしきい値を下回る電圧を印加して
オンさせ第２の直列ＦＥＴ及び第１の並列ＦＥＴそれぞ
れのゲートにしきい値を上回る電圧を印加してオフさせ
ることにより入力ポートから第２の出力ポートに至る信
号伝送路を形成させる状態とを、切り換えて発生させる
ＳＰＤＴスイッチにおいて、入力ポートにおける信号の
振幅が増加した場合に、上記各ＦＥＴのうちオンさせて
いるＦＥＴのゲートソース間電圧又はゲートドレイン間
電圧が上記しきい値を越えて変動することを妨げるよ
う、当該ＦＥＴのソース及びドレインのうち入力ポート
と逆側の電極の電位の変動に連動して当該ＦＥＴのゲー
ト電位を変化させる帰還回路を、当該ＦＥＴのソース及
びドレインのうち入力ポートと逆側の電極とゲートとの
間に接続したことを特徴とする。
るために、本発明は、入力ポート及び第１の出力ポート
にそのドレインソース間が接続された第１の直列ＦＥＴ
と、入力ポート及び第２の出力ポートにそのドレインソ
ース間が接続された第２の直列ＦＥＴと、第１の出力ポ
ート及び接地にそのドレインソース間が接続された第１
の並列ＦＥＴと、第２の出力ポート及び接地にそのドレ
インソース間が接続された第２の並列ＦＥＴと、を備
え、第１の直列ＦＥＴ及び第２の並列ＦＥＴそれぞれの
ゲートにしきい値を上回る電圧を印加してオンさせ第２
の直列ＦＥＴ及び第１の並列ＦＥＴそれぞれのゲートに
しきい値を下回る電圧を印加してオフさせることにより
入力ポートから第１の出力ポートに至る信号伝送路を形
成させる状態と、第１の直列ＦＥＴ及び第２の並列ＦＥ
Ｔそれぞれのゲートにしきい値を下回る電圧を印加して
オンさせ第２の直列ＦＥＴ及び第１の並列ＦＥＴそれぞ
れのゲートにしきい値を上回る電圧を印加してオフさせ
ることにより入力ポートから第２の出力ポートに至る信
号伝送路を形成させる状態とを、切り換えて発生させる
ＳＰＤＴスイッチにおいて、入力ポートにおける信号の
振幅が増加した場合に、上記各ＦＥＴのうちオンさせて
いるＦＥＴのゲートソース間電圧又はゲートドレイン間
電圧が上記しきい値を越えて変動することを妨げるよ
う、当該ＦＥＴのソース及びドレインのうち入力ポート
と逆側の電極の電位の変動に連動して当該ＦＥＴのゲー
ト電位を変化させる帰還回路を、当該ＦＥＴのソース及
びドレインのうち入力ポートと逆側の電極とゲートとの
間に接続したことを特徴とする。
【００１１】
【作用】本発明においては、入力ポートからＦＥＴを介
し出力ポートへと伝送される信号の振幅が増加しこれに
ともない当該ＦＥＴのソース電位又はドレイン電位が変
動すると、これに連動してＦＥＴのゲート電位も変化す
る。この変化によってＦＥＴのゲートソース間電圧又は
ゲートドレイン間電圧がしきい値を越えて変動すること
が妨げられる。従って、本発明においては、伝送される
信号の振幅、すなわちパワーが大きくなっても、これに
よってＦＥＴのゲートソース間電圧又はゲートドレイン
電圧が振られる（変動が大きくなる）ような状況が生じ
にくくなる結果、ＦＥＴのオン／オフ状態を維持しやす
くなるから、より大振幅、大パワーの信号の伝送に適し
たＳＰＤＴスイッチが得られる。更に、その際に必要と
なる帰還回路は、コンデンサ又はコンデンサと抵抗の直
列接続回路によって提供することができる。
し出力ポートへと伝送される信号の振幅が増加しこれに
ともない当該ＦＥＴのソース電位又はドレイン電位が変
動すると、これに連動してＦＥＴのゲート電位も変化す
る。この変化によってＦＥＴのゲートソース間電圧又は
ゲートドレイン間電圧がしきい値を越えて変動すること
が妨げられる。従って、本発明においては、伝送される
信号の振幅、すなわちパワーが大きくなっても、これに
よってＦＥＴのゲートソース間電圧又はゲートドレイン
電圧が振られる（変動が大きくなる）ような状況が生じ
にくくなる結果、ＦＥＴのオン／オフ状態を維持しやす
くなるから、より大振幅、大パワーの信号の伝送に適し
たＳＰＤＴスイッチが得られる。更に、その際に必要と
なる帰還回路は、コンデンサ又はコンデンサと抵抗の直
列接続回路によって提供することができる。
【００１２】
【実施例】以下、本発明の好適な実施例について図面に
基づき説明する。なお、図５〜８に示される従来例と同
様の又は対応する構成には同一の符号を付し説明を省略
する。
基づき説明する。なお、図５〜８に示される従来例と同
様の又は対応する構成には同一の符号を付し説明を省略
する。
【００１３】図１には、本発明の一実施例に係るＳＰＤ
Ｔスイッチの構成が示されている。この実施例において
は、ＦＥＴＱ１及びＱ２のゲートドレイン間（又はゲー
トソース間）にコンデンサＣ１又はＣ２が接続されてお
り、ＦＥＴＱ３及びＱ４のゲートドレイン間（又はゲー
トソース間）にコンデンサＣ３又はＣ４及び抵抗Ｒ５又
はＲ６の直列接続回路が接続されている。これら本実施
例においてあらたに設けた回路は、ＦＥＴＱ１〜Ｑ４の
ドレイン又はソース電位の変動を当該ＦＥＴＱ１〜Ｑ４
のゲートに帰還する機能を有している。
Ｔスイッチの構成が示されている。この実施例において
は、ＦＥＴＱ１及びＱ２のゲートドレイン間（又はゲー
トソース間）にコンデンサＣ１又はＣ２が接続されてお
り、ＦＥＴＱ３及びＱ４のゲートドレイン間（又はゲー
トソース間）にコンデンサＣ３又はＣ４及び抵抗Ｒ５又
はＲ６の直列接続回路が接続されている。これら本実施
例においてあらたに設けた回路は、ＦＥＴＱ１〜Ｑ４の
ドレイン又はソース電位の変動を当該ＦＥＴＱ１〜Ｑ４
のゲートに帰還する機能を有している。
【００１４】例えば、これらのＦＥＴＱ１〜Ｑ４のうち
直列ＦＥＴ、すなわちＱ１及びＱ２を例とする（図２
（ａ））。その場合、図２（ｂ）に示されるように、伝
送される信号のパワー、ひいては振幅が大きくなると、
これにともないゲート電位Ｖｇが増加する結果、Ｖｇ−
Ｖｔｈの値も増加し、図７に示されるような波形の乱れ
は生じなくなる。図２（ｂ）においては、信号パワーの
変動に伴うゲート電位Ｖｇの変動量がΔＶｇ１で表され
ている。
直列ＦＥＴ、すなわちＱ１及びＱ２を例とする（図２
（ａ））。その場合、図２（ｂ）に示されるように、伝
送される信号のパワー、ひいては振幅が大きくなると、
これにともないゲート電位Ｖｇが増加する結果、Ｖｇ−
Ｖｔｈの値も増加し、図７に示されるような波形の乱れ
は生じなくなる。図２（ｂ）においては、信号パワーの
変動に伴うゲート電位Ｖｇの変動量がΔＶｇ１で表され
ている。
【００１５】また、並列ＦＥＴ、すなわちＱ３及びＱ４
を例とした場合（図３（ａ））、図３（ｂ）に示される
ようにやはりゲート電位Ｖｇが信号パワーの変動にとも
ない移動する結果、Ｖｇ＋Ｖｔｈが変化し、図８に示さ
れるような波形の乱れは生じにくくなる。図３（ｂ）に
おいては、ゲート電位Ｖｇの変動量がΔＶｇ２で表され
ている。
を例とした場合（図３（ａ））、図３（ｂ）に示される
ようにやはりゲート電位Ｖｇが信号パワーの変動にとも
ない移動する結果、Ｖｇ＋Ｖｔｈが変化し、図８に示さ
れるような波形の乱れは生じにくくなる。図３（ｂ）に
おいては、ゲート電位Ｖｇの変動量がΔＶｇ２で表され
ている。
【００１６】従って、本実施例によれば、図４に示され
るように、伝送可能な信号のパワーを従来に比べ高める
ことができる。すなわち、より高出力のＲＦ信号の伝送
及びスイッチングに適したＳＰＤＴスイッチを得ること
ができる。
るように、伝送可能な信号のパワーを従来に比べ高める
ことができる。すなわち、より高出力のＲＦ信号の伝送
及びスイッチングに適したＳＰＤＴスイッチを得ること
ができる。
【００１７】
【発明の効果】以上説明したように、本発明によればＦ
ＥＴのソース電位又はドレイン電位の変動に連動して当
該ＦＥＴのゲート電位を変化させ、これによって、信号
の振幅が増加した場合に当該ＦＥＴのゲートソース間電
圧又はゲートドレイン間電圧がしきい値を越えて移動す
ることを妨げるようにしたため、振幅、ひいてはパワー
が大きな信号についても好適に伝送可能なＳＰＤＴスイ
ッチを得ることができる。すなわち、ハイパワー特性が
改善されたＳＰＤＴスイッチを得ることができ、より大
電力の高周波回路等に使用することが可能なＳＰＤＴス
イッチが得られる。更に、ゲート電位を変化させるため
の帰還回路は、コンデンサ、抵抗等を用いた簡素な回路
にて実現することができる。
ＥＴのソース電位又はドレイン電位の変動に連動して当
該ＦＥＴのゲート電位を変化させ、これによって、信号
の振幅が増加した場合に当該ＦＥＴのゲートソース間電
圧又はゲートドレイン間電圧がしきい値を越えて移動す
ることを妨げるようにしたため、振幅、ひいてはパワー
が大きな信号についても好適に伝送可能なＳＰＤＴスイ
ッチを得ることができる。すなわち、ハイパワー特性が
改善されたＳＰＤＴスイッチを得ることができ、より大
電力の高周波回路等に使用することが可能なＳＰＤＴス
イッチが得られる。更に、ゲート電位を変化させるため
の帰還回路は、コンデンサ、抵抗等を用いた簡素な回路
にて実現することができる。
【図１】 本発明の第１実施例に係るＳＰＤＴスイッチ
の回路構成を示す回路図である。
の回路構成を示す回路図である。
【図２】 この実施例の効果を直列ＦＥＴに関して説明
する図であり、（ａ）は直列ＦＥＴ周辺の回路を、
（ｂ）は当該ＦＥＴによって伝送される信号の波形を、
ぞれぞれ示す図である。
する図であり、（ａ）は直列ＦＥＴ周辺の回路を、
（ｂ）は当該ＦＥＴによって伝送される信号の波形を、
ぞれぞれ示す図である。
【図３】 この実施例の効果を並列ＦＥＴに関して説明
する図であり、（ａ）は並列ＦＥＴ周辺の回路を、
（ｂ）は当該ＦＥＴによって伝送される信号の波形を、
ぞれぞれ示す図である。
する図であり、（ａ）は並列ＦＥＴ周辺の回路を、
（ｂ）は当該ＦＥＴによって伝送される信号の波形を、
ぞれぞれ示す図である。
【図４】 本実施例における高出力化の効果を示すパワ
ー特性図である。
ー特性図である。
【図５】 一従来例に係るＦＥＴスイッチの回路構成を
示す回路図である。
示す回路図である。
【図６】 ＦＥＴのＶｇｓ−Ｉｄｓ特性を示す図であ
る。
る。
【図７】 この従来例の問題点を直列ＦＥＴに関して示
す図であり、（ａ）は直列ＦＥＴ周辺の回路を、（ｂ）
は当該ＦＥＴを伝送する波形を、それぞれ示す図であ
る。
す図であり、（ａ）は直列ＦＥＴ周辺の回路を、（ｂ）
は当該ＦＥＴを伝送する波形を、それぞれ示す図であ
る。
【図８】 この従来例の問題点を並列ＦＥＴに関して示
す図であり、（ａ）は並列ＦＥＴ周辺の回路を、（ｂ）
は当該ＦＥＴを伝送する波形を、それぞれ示す図であ
る。
す図であり、（ａ）は並列ＦＥＴ周辺の回路を、（ｂ）
は当該ＦＥＴを伝送する波形を、それぞれ示す図であ
る。
Ｑ１〜Ｑ４，Ｑａ，Ｑｂ ＦＥＴ、Ｒ１〜Ｒ６，Ｒａ〜
Ｒｃ 抵抗、Ｃ１〜Ｃ４，Ｃａ，Ｃｂ コンデンサ、Ｉ
Ｎ 入力ポート、ＯＵＴ１，ＯＵＴ２，ＯＵＴ出力ポー
ト、ＡＮＴ アンテナ接続ポート、Ｖｃｏｎｔ１，Ｖｃ
ｏｎｔ２，Ｖｃｏｎｔ 制御ポート。
Ｒｃ 抵抗、Ｃ１〜Ｃ４，Ｃａ，Ｃｂ コンデンサ、Ｉ
Ｎ 入力ポート、ＯＵＴ１，ＯＵＴ２，ＯＵＴ出力ポー
ト、ＡＮＴ アンテナ接続ポート、Ｖｃｏｎｔ１，Ｖｃ
ｏｎｔ２，Ｖｃｏｎｔ 制御ポート。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山下 和郎 東京都三鷹市下連雀五丁目１番１号 日 本無線株式会社内 (56)参考文献 特開 平５−199094（ＪＰ，Ａ) 特開 平６−152361（ＪＰ，Ａ) 特開 昭50−39039（ＪＰ，Ａ) 特開 昭55−75348（ＪＰ，Ａ) 実開 昭48−66520（ＪＰ，Ｕ) 実開 昭50−120360（ＪＰ，Ｕ)
Claims (1)
- 【請求項１】 入力ポート及び第１の出力ポートにその
ドレインソース間が接続された第１の直列ＦＥＴと、入
力ポート及び第２の出力ポートにそのドレインソース間
が接続された第２の直列ＦＥＴと、第１の出力ポート及
び接地にそのドレインソース間が接続された第１の並列
ＦＥＴと、第２の出力ポート及び接地にそのドレインソ
ース間が接続された第２の並列ＦＥＴと、を備え、 第１の直列ＦＥＴ及び第２の並列ＦＥＴそれぞれのゲー
トにしきい値を上回る電圧を印加してオンさせ第２の直
列ＦＥＴ及び第１の並列ＦＥＴそれぞれのゲートにしき
い値を下回る電圧を印加してオフさせることにより入力
ポートから第１の出力ポートに至る信号伝送路を形成さ
せる状態と、第１の直列ＦＥＴ及び第２の並列ＦＥＴそ
れぞれのゲートにしきい値を下回る電圧を印加してオン
させ第２の直列ＦＥＴ及び第１の並列ＦＥＴそれぞれの
ゲートにしきい値を上回る電圧を印加してオフさせるこ
とにより入力ポートから第２の出力ポートに至る信号伝
送路を形成させる状態とを、切り換えて発生させるＳＰ
ＤＴ スイッチにおいて、入力ポートにおける 信号の振幅が増加した場合に、上記
各ＦＥＴのうちオンさせているＦＥＴのゲートソース間
電圧又はゲートドレイン間電圧が上記しきい値を越えて
変動することを妨げるよう、当該ＦＥＴのソース及びド
レインのうち入力ポートと逆側の電極の電位の変動に連
動して当該ＦＥＴのゲート電位を変化させる帰還回路
を、当該ＦＥＴのソース及びドレインのうち入力ポート
と逆側の電極とゲートとの間に接続したことを特徴とす
るＳＰＤＴスイッチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10551395A JP3214799B2 (ja) | 1995-04-28 | 1995-04-28 | Ｓｐｄｔスイッチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10551395A JP3214799B2 (ja) | 1995-04-28 | 1995-04-28 | Ｓｐｄｔスイッチ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08307232A JPH08307232A (ja) | 1996-11-22 |
| JP3214799B2 true JP3214799B2 (ja) | 2001-10-02 |
Family
ID=14409690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10551395A Expired - Fee Related JP3214799B2 (ja) | 1995-04-28 | 1995-04-28 | Ｓｐｄｔスイッチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3214799B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11136111A (ja) * | 1997-10-30 | 1999-05-21 | Sony Corp | 高周波回路 |
| JP3736356B2 (ja) * | 2001-02-01 | 2006-01-18 | 日本電気株式会社 | 高周波スイッチ回路 |
| JP4828343B2 (ja) * | 2006-07-28 | 2011-11-30 | 三菱電機株式会社 | アナログスイッチ回路 |
| US8054143B2 (en) | 2007-08-16 | 2011-11-08 | Nec Corporation | Switch circuit and semiconductor device |
-
1995
- 1995-04-28 JP JP10551395A patent/JP3214799B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08307232A (ja) | 1996-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5818283A (en) | High power FET switch | |
| JP3243892B2 (ja) | 信号切り替え用スイッチ | |
| US5883541A (en) | High frequency switching circuit | |
| EP0903855B1 (en) | High frequency switching device | |
| US5774792A (en) | Low distortion switch | |
| US6987414B2 (en) | High frequency switch circuit | |
| US20060261912A1 (en) | Radio frequency switching circuit and semiconductor device including the same | |
| JP3425235B2 (ja) | 可変減衰器 | |
| JP2006511179A (ja) | スイッチおよびスイッチ制御方法 | |
| US20070069798A1 (en) | Switch circuit for high-frequency-signal switching | |
| JP3263798B2 (ja) | 半導体スイツチ | |
| EP0993111B1 (en) | Amplifier | |
| CN106911326A (zh) | 一种可减少偏压控制信号的射频开关 | |
| JP3214799B2 (ja) | Ｓｐｄｔスイッチ | |
| US7023258B2 (en) | Switch circuit | |
| US4742249A (en) | RF switch with diode network and control latch sharing common element | |
| US5924019A (en) | Radio frequency switch including voltage multiplier | |
| KR100415408B1 (ko) | 고주파신호 왜곡을 억제한 고주파신호 전환회로 | |
| US11677392B2 (en) | Bias networks for DC or extended low frequency capable fast stacked switches | |
| JP3238616B2 (ja) | 半導体スイッチ回路 | |
| KR100974107B1 (ko) | 전자 신호 처리 장치 및 전자 신호 스위치 | |
| WO1999055085A2 (en) | Video recorder/reproducer apparatus | |
| JPH05199094A (ja) | 高周波スイッチ回路 | |
| JPH10209835A (ja) | 高周波用半導体スイッチ回路およびそれを用いた制御方法 | |
| JP2002208848A (ja) | 半導体スイッチ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |