JP4274952B2 - 半導体スイッチ回路及びその制御方法 - Google Patents
半導体スイッチ回路及びその制御方法 Download PDFInfo
- Publication number
- JP4274952B2 JP4274952B2 JP2004004892A JP2004004892A JP4274952B2 JP 4274952 B2 JP4274952 B2 JP 4274952B2 JP 2004004892 A JP2004004892 A JP 2004004892A JP 2004004892 A JP2004004892 A JP 2004004892A JP 4274952 B2 JP4274952 B2 JP 4274952B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- signal
- control
- fet
- basic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electronic Switches (AREA)
Description
さらに各基本回路は、信号端子と接地端子との間の信号経路に並列接続された(n−1)個のシャントFETと、スルーFET及び(n−1)個のシャントFETの各々に対して該ゲートへの高周波信号のリークを阻止するための抵抗素子を介して開閉制御信号を与えるn個の制御端子(第1、第2、・・・、第nの制御端子)とを有し、各基本回路の第1の制御端子、第2の制御端子、・・・、第nの制御端子がそれぞれ共通接続され、
各制御端子は、n個の基本回路のうち特定の1つの基本回路のスルーFETに制御信号を印加すると共に、基本回路以外の他のすべての各基本回路の(n−1)個のシャントFETのうちいずれか一つにスルーFETへの信号と同一制御信号をそれぞれ印加するように1つのFETに1つの制御端子が1対1で接続され、n個の制御端子のいずれか一つに、接続されたスルーFETをオンさせる制御信号が与えられ、他の残りの(n−1)個の制御端子に以外の各スルーFETをオフさせる信号が与えられることを特徴とする半導体スイッチ回路である。
さらに各基本回路は、信号端子と接地端子との間の信号経路に並列接続された(n−1)個のシャントFETと、スルーFET及び(n−1)個のシャントFETの各々に対して1対1で開閉制御信号を与えるn個の制御端子(第1、第2、・・・、第nの制御端子)とを有し、各基本回路の第1の制御端子、第2の制御端子、・・・、第nの制御端子がそれぞれ共通接続された半導体スイッチ回路において、
n個の制御端子のいずれか一つにスルーFET及び(n−1)個のシャントFETをオンさせる制御信号が与えられ、他の残りのすべての制御端子にオン制御信号と相補的なオフ制御信号が与えられ、各制御信号を他の基本回路の制御信号と共用することで、n個の各基本回路のうちオン制御信号が与えられた1つの基本回路のスルーFETがオンしシャントFETのすべてがオフとなる導通状態となり、他の残りのすべての基本回路が相補的にスルーFETがオフしシャントFETのいずれか一つがオンとなる開放状態となることを特徴とする半導体スイッチ回路の制御方法である。
2,3,4 シャントFET
5,6,7,8 抵抗
9 共通端子
10 信号端子
11,12,13,14 制御端子
15 接地端子
16A,16B,16C,16D 基本回路
17 キャパシタ
18A,18B,18C,18D 基本回路
19 スルー制御端子
20 シャント制御端子
21 基本回路
100、110、200 半導体スイッチ回路
Claims (6)
- 高周波信号を入出力するための共通端子及び信号端子と、前記信号端子とのアイソレーションを確保するための接地端子と、前記信号端子と前記共通端子との間の信号経路に直列接続されたスルーFETとを含んだ1入力1出力型の基本回路をn個(n≧3)備え、前記各基本回路の共通端子がそれぞれ共通接続されてなる1入力多出力スイッチ又は多入力1出力スイッチの半導体スイッチ回路であって、
さらに前記各基本回路は、前記信号端子と前記接地端子との間の信号経路に並列接続された(n−1)個のシャントFETと、前記スルーFET及び(n−1)個のシャントFETの各々に対して開閉制御信号を与えるn個の制御端子(第1、第2、・・・、第nの制御端子)とを有し、前記各基本回路の第1の制御端子、第2の制御端子、・・・、第nの制御端子がそれぞれ共通接続され、
前記各制御端子は、前記n個の基本回路のうち特定の1つの基本回路のスルーFETに制御信号を印加すると共に、前記基本回路以外の他のすべての各基本回路の(n−1)個のシャントFETのうちいずれか一つに前記スルーFETへの信号と同一制御信号をそれぞれ印加するように1つのFETに1つの制御端子が1対1で接続され、前記n個の制御端子のいずれか一つに、接続されたスルーFETをオンさせる制御信号が与えられ、他の残りの(n−1)個の制御端子に前記以外の各スルーFETをオフさせる信号が与えられることを特徴とする半導体スイッチ回路。 - 請求項1記載の半導体スイッチ回路において、前記スルーFET及び(n−1)個のシャントFETの各々のゲートとn個の前記各制御端子との間に、高周波信号のリークを阻止するための抵抗素子を挿入したことを特徴とする半導体スイッチ回路。
- 請求項2記載の半導体スイッチ回路において、すべて又は一部の基本回路の接地端子と該基本回路の各シャントFETのドレイン又はソースの共通接続点との間に高周波信号の直流成分除去のための容量素子を挿入したことを特徴とする半導体スイッチ回路。
- 請求項3記載の半導体スイッチ回路において、前記容量素子が挿入された基本回路のうちいずれかの接地端子が共通接続されたことを特徴とする半導体スイッチ回路。
- 請求項3記載の半導体スイッチ回路において、前記容量素子が挿入された基本回路のすべての接地端子が共通接続されたことを特徴とする半導体スイッチ回路。
- 高周波信号を入出力するための共通端子及び信号端子と、前記信号端子とのアイソレーションを確保するための接地端子と、前記信号端子と前記共通端子との間の信号経路に直列接続されたスルーFETとを含んだ1入力1出力型の基本回路をn個(n≧3)備え、前記各基本回路の共通端子がそれぞれ共通接続されてなる1入力多出力スイッチ又は多入力1出力スイッチの半導体スイッチ回路であって、
さらに前記各基本回路は、前記信号端子と前記接地端子との間の信号経路に並列接続された(n−1)個のシャントFETと、前記スルーFET及び(n−1)個のシャントFETの各々に対して1対1で開閉制御信号を与えるn個の制御端子(第1、第2、・・・、第nの制御端子)とを有し、前記各基本回路の第1の制御端子、第2の制御端子、・・・、第nの制御端子がそれぞれ共通接続された半導体スイッチ回路において、
前記n個の制御端子のいずれか一つに前記スルーFET及び(n−1)個のシャントFETをオンさせる制御信号が与えられ、他の残りのすべての制御端子に前記オン制御信号と相補的なオフ制御信号が与えられ、前記各制御信号を他の基本回路の制御信号と共用することで、n個の各基本回路のうち前記オン制御信号が与えられた1つの基本回路のスルーFETがオンし、シャントFETのすべてがオフとなる導通状態となり、他の残りのすべての基本回路が相補的にスルーFETがオフし、シャントFETのいずれか一つがオンとなる開放状態となることを特徴とする半導体スイッチ回路の制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004004892A JP4274952B2 (ja) | 2004-01-13 | 2004-01-13 | 半導体スイッチ回路及びその制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004004892A JP4274952B2 (ja) | 2004-01-13 | 2004-01-13 | 半導体スイッチ回路及びその制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005203818A JP2005203818A (ja) | 2005-07-28 |
JP4274952B2 true JP4274952B2 (ja) | 2009-06-10 |
Family
ID=34819369
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004004892A Expired - Fee Related JP4274952B2 (ja) | 2004-01-13 | 2004-01-13 | 半導体スイッチ回路及びその制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4274952B2 (ja) |
-
2004
- 2004-01-13 JP JP2004004892A patent/JP4274952B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005203818A (ja) | 2005-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3736356B2 (ja) | 高周波スイッチ回路 | |
US20050270119A1 (en) | Semiconductor apparatus | |
US9520628B2 (en) | Transistor switches with single-polarity control voltage | |
US6774701B1 (en) | Method and apparatus for electronic switching with low insertion loss and high isolation | |
JP2008011503A (ja) | 高周波スイッチ回路、高周波スイッチ装置、及び送信モジュール装置 | |
KR20180033451A (ko) | 바이패스 토폴로지를 갖는 rf 스위치 | |
JP2010220200A (ja) | 導通切替回路、導通切替回路ブロック、及び導通切替回路の動作方法 | |
KR101251832B1 (ko) | 저항 공유 스위칭 회로 | |
KR101228742B1 (ko) | 고주파 스위치 | |
US10340704B2 (en) | Switch device with a wide bandwidth | |
EP1440511B1 (en) | Compact 180 degree phase shifter | |
JP2007531402A (ja) | 低静止電流ラジオ周波数スイッチデコーダ | |
JP4274952B2 (ja) | 半導体スイッチ回路及びその制御方法 | |
JP2006121187A (ja) | 半導体切替回路 | |
JP3989916B2 (ja) | スイッチマトリックス | |
KR20140067381A (ko) | 고주파 스위치 | |
US10924109B2 (en) | Front-end circuit | |
JP4868275B2 (ja) | 高周波スイッチ回路 | |
JP4040600B2 (ja) | 2×2スイッチおよび4×4スイッチ | |
JP2007228559A (ja) | スイッチ装置 | |
JP2007019590A (ja) | 半導体信号切替回路 | |
CN109428574B (zh) | 可降低寄生电容大小变化程度的开关电路 | |
KR101539909B1 (ko) | 고주파 스위치 | |
JP2005005860A (ja) | スイッチ回路装置 | |
JP4146367B2 (ja) | スイッチ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050728 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20060424 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061212 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070704 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090210 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090303 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130313 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130313 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140313 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |