WO2002061843A1 - Bipolartransistor und verfahren zu dessen herstellung - Google Patents

Bipolartransistor und verfahren zu dessen herstellung Download PDF

Info

Publication number
WO2002061843A1
WO2002061843A1 PCT/EP2002/001125 EP0201125W WO02061843A1 WO 2002061843 A1 WO2002061843 A1 WO 2002061843A1 EP 0201125 W EP0201125 W EP 0201125W WO 02061843 A1 WO02061843 A1 WO 02061843A1
Authority
WO
WIPO (PCT)
Prior art keywords
base
bipolar transistor
layer
doped emitter
low
Prior art date
Application number
PCT/EP2002/001125
Other languages
English (en)
French (fr)
Inventor
Martin Franosch
Thomas Meister
Herbert Schaefer
Reinhard Stengl
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Priority to EP02714145A priority Critical patent/EP1356527B1/de
Priority to US10/470,816 priority patent/US7064360B2/en
Priority to DE50214199T priority patent/DE50214199D1/de
Publication of WO2002061843A1 publication Critical patent/WO2002061843A1/de

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/66242Heterojunction transistors [HBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/737Hetero-junction transistors
    • H01L29/7371Vertical transistors
    • H01L29/7378Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors

Definitions

  • the present invention relates to a bipolar transistor.
  • the invention further relates to a method for producing a bipolar transistor.
  • Bipolar transistors are generally made up of two closely spaced pn junctions in a semiconductor crystal. Either two n-doped regions are separated from one another by a p-doped region (so-called npn transistors) or two p-doped regions by an n-doped region (pnp transistors). The three differently doped regions are called emitters (E), bases (B) and collectors (C). Bipolar transistors have been known for a long time and are used in a variety of ways.
  • the maximum oscillation frequency f max of a bipolar transistor is proportional to the root of f ⁇ divided by 8 ⁇ R B C BC , where R B is the base resistance, C B c is the base collector capacitance and f ⁇ is the transit frequency. In order to obtain high oscillation frequencies, it is therefore desirable to reduce the base resistance.
  • the base resistance of a bipolar transistor is determined both by the resistance of the connection region and by the sheet resistance of the base doping profile. This layer resistance, the so-called pinch, is inversely proportional to the base thickness in the case of homogeneous base doping. However, an increase in Base thickness to increase the base term for the minority carriers.
  • Increasing the homogeneous base doping beyond 5 10 18 reduces the breakdown voltage of the emitter-base transition to values that are too low and at the same time increases the capacitance of the base-emitter barrier layer.
  • a known method for further reducing the base pinch resistance is the use of a low doped (1 10 18 ) epitaxial emitter. The low emitter doping allows the base to be practically doped to 1 10 20 without losing the blocking ability of the emitter-base junction. Because of the increased base charge compared to the emitter, the current gain of such a transistor would be too small, but this can be compensated for by using germanium in the base.
  • the bipolar transistor initially has a collector 102, which is formed in a silicon substrate or in a silicon epitaxial layer.
  • the SiGe base 104 (p-doped) is provided on the collector 102 (n-doped) and the n " emitter 106 is provided on the base 104.
  • a p + implantation 108 is arranged to make contact with the p-doped base 106.
  • a metal layer 110 is provided, which is insulated from an n + emitter 114 by a so-called side wall spacer 112 + Emitter 114 in turn is arranged above the n ' emitter 106.
  • the entire bipolar transistor is isolated from other structural elements by an insulation 116 or an insulation layer 118.
  • the bipolar transistor shown in FIG. 14 can be produced with the aid of the so-called "blanket epitaxy". However, with this method, dry etching takes place on the base connection area.
  • the bipolar transistor 100 also has a collector 102, which is formed in a silicon substrate or in a silicon epitaxial layer.
  • SiGe base 104 p-doped
  • collector 102 n-doped
  • n ' emitter 106 is provided on base 104.
  • a p + -doped polysilicon layer 120 which makes contact with the p-doped base, is arranged laterally adjacent to the base 104 and the n ' emitter 106.
  • An n + emitter 114 is arranged above the n ' emitter 106 and is delimited by an adjusted side wall spacer 122.
  • the entire bipolar transistor is in turn insulated from further structural elements by an insulation 116 or an insulation layer 118.
  • the bipolar transistor according to the publication by J. Schiz et al. must produce the side wall spacer 122 by means of a photographic technique, so that a thickness of less than 200 ⁇ m is generally not possible. However, such a thick sidewall spacer 122 results in significantly increased parasitic capacitances.
  • the bipolar transistors shown in FIGS. 14 and 15 have in common that a so-called “link implantation” (contact implantation) is carried out outside the emitter region in order to reduce the base connection resistance.
  • link implantation contact implantation
  • pp. 469 - 482 are in the Dor- 3 shows the implantation damage, point defects, which generally result from such an implementation, as well as a dry etching on a silicon substrate.
  • a semiconductor substrate with a collector, a base and a low-doped emitter layer is provided;
  • the lightly doped emitter layer is etched wet-chemically, so that a lightly doped emitter is formed;
  • the base connection is formed on the exposed areas of the base
  • a bipolar transistor in particular an npn bipolar transistor, with a semiconductor substrate, a collector, a base, a low-doped emitter and a high-doped emitter is provided according to the invention.
  • the bipolar transistor according to the invention is characterized in that the connection to the base is aligned essentially parallel to the lightly doped emitter and is separated from the lightly doped emitter by a side wall spacer or “a pn junction.
  • a bipolar transistor with a low base connection resistance, low defect density and improved scalability can be produced by the method according to the invention.
  • Scalability means both the lateral scaling of the emitter window and the vertical scaling of the base width (low temperature budget). hen.
  • the temperature budget can be kept low in the base area since no implantations are necessary to reduce the base connection resistance. Furthermore, the difficulties associated with the point defects are largely avoided.
  • a highly doped silicon germanium base is used as the base. Sufficient current amplification of the bipolar transistor can be ensured in spite of an increased base charge by using germanium in the base.
  • the base preferably has a thickness of 20 to 50 nm and a doping, in particular ap + doping, of more than 2 10 19 per cubic centimeter. It is further preferred if the lightly doped emitter has a thickness of 50 to 150 nm and an n " doping of less than 2 10 per cubic centimeter.
  • the mask comprises an oxide layer, a silicon layer and a nitride layer. It is preferred if the oxide layer (oxide stop layer) is applied to the lightly doped emitter layer using a CVD method.
  • the thickness of the stop layer is preferably 5 to 30 nm.
  • A, preferably p + -doped, amorphous silicon layer with a thickness of 100 to 1000 nm is applied to the oxide layer.
  • the nitride layer follows, which is deposited by a sputtering process with a thickness of 20 to 50 nm. The combined layer of nitride and amorphous silicon can subsequently be structurally structured in the width of the emitter window by dry etching.
  • the oxide layer serves as an etch stop, since amorphous silicon can be etched very selectively (> 10) to oxide.
  • the oxide can subsequently be removed by HF. , 1> 1 rH ⁇ 1> xs ⁇ • H CV3 ⁇ • H JJ 1 xi 1 • H rH ⁇ JJ • H Xi
  • JJ N rd rd H JJ 3 d N N d i CQ XI ⁇ -H ü
  • JJ C-3 ⁇ : o, y ⁇ 3 A! ⁇ d & ⁇ rH JJ -H ⁇ : ⁇ ti d 5 ⁇ ⁇ s ⁇ X.N tn - ⁇ CQ •. ⁇
  • the oxide spacer then removed with HF, these areas of the nitride layer form the side wall spacer.
  • the base connection is formed on the exposed areas of the base by means of differential epitaxy. It is particularly preferred if a highly doped (> 1 10 20 ), in particular a P + doped, base connection is used.
  • the selective epitaxy is preferably carried out at approximately the temperature at which the base itself was also generated (for example approximately 800 ° C.). Accordingly it comes no significant broadening of the doping profiles.
  • the sidewalls are formed before the highly doped emitter is formed a side wall spacer, preferably a nitride spacer, is generated in the emitter window.
  • Fig. 1 to 9 is a schematic representation of a first embodiment of the inventive method
  • FIGS 1 to 9 show a schematic representation of a first embodiment of the method according to the invention.
  • a silicon substrate 10 with a collector 12, a base 14 and a low-doped emitter layer 16 is provided.
  • the collector 12 is in contact with a buried layer 11.
  • an isolation 17, in the present example a LOCOS isolation, and a so-called “channel stop” 18 are provided below the isolation 17 for the isolation of the later bipolar transistor.
  • the collector 12 is produced on the buried layer 11, for example with selective epitaxy.
  • the collector 12 is laterally delimited by an insulation layer 19, for example a TEOS layer.
  • a highly doped silicon germanium base 14 and a low doped emitter layer 16 are deposited.
  • the base 14 preferably has a thickness of 20 to 50 nm and a p + doping of more than 2 10 19 per cubic centimeter.
  • the low-doped emitter 16 has a thickness of 50 to 150 nm and an n " doping of less than 2 10 18 per cubic centimeter. The resulting situation is shown in FIG. 1.
  • a CVD oxide stop layer 20 is then deposited.
  • the thickness of the oxide stop layer 20 is between 5 and 30 nm. The deposition takes place at one
  • a highly doped (p + ) amorphous silicon layer 21 is then deposited The thickness of the amorphous silicon layer 21 is between 100 and 1000 nm. The deposition takes place at a temperature of 550 ° C., for example. Furthermore, a sputtered nitride layer 22 with a thickness of approximately 35 nm is applied.
  • the nitride layer 22 and the amorphous silicon layer 21 are phototechnically structured in the width of the emitter window by dry etching.
  • the oxide layer 20 serves as an etch stop, since amorphous silicon can be etched very selectively (> 10) to oxide.
  • the oxide 20 will subsequently be removed by HF. The resulting situation is shown in Fig. 2.
  • An essential part of the method according to the invention now consists in structuring the low-doped emitter layer 16 over the base 14 by wet etching.
  • the layer stack of oxide layer 20, amorphous silicon layer 21 and nitride layer 22 acts as a mask for the structuring.
  • the low-doped emitter layer 16 is wet-chemically etched with KOH or choline.
  • Wet chemical etching with KOH or choline has the advantage that KOH or choline selectively etches between n- and p-silicon.
  • the low-doped emitter layer 16 can be structured selectively with respect to the base 14 and the already structured, amorphous silicon layer 21.
  • wet chemical etching with KOH or choline has the advantage that no defects are generated in the underlying base 14.
  • the low-doped emitter 16 is formed, which is laterally (up to corner areas) by (111) - Area is limited. The resulting situation is shown in Fig. 3.
  • the side wall of the low-doped emitter is now isolated by a nitride spacer 23.
  • the nitride layer 23 is first deposited with a thickness between 5 and 50 nm and then an oxide spacer 24 is structured by an oxide deposition, for example TEOS, and a subsequent dry etching.
  • oxide deposition for example TEOS
  • the nitride layer 23 is removed selectively to the oxide 24 by wet chemical means, preferably by phosphoric acid, so that only the regions of the nitride layer 23 protected by the oxide spacer 24 remain.
  • the oxide spacer 24 is subsequently removed with HF, so that these regions of the nitride layer protected by the oxide spacer form the side wall spacer 23.
  • Fig. 5 The resulting situation is shown in Fig. 5.
  • the base connection 25 is then formed on the exposed areas of the base by means of differential epitaxy. It is particularly preferred if a highly doped (> 1 10 20 ), in particular a P + doped, base connection 25 is used as the base connection.
  • the selective epitaxy is preferably carried out at approximately the temperature at which the base 14 itself was also generated (for example approximately 800 ° C.). Accordingly, there is no significant widening of the doping profiles. The resulting situation is shown in Fig. 6.
  • connection 25 to the base is thus aligned essentially parallel to the lightly doped emitter 16, 4J d CQ JJ ⁇ d JJ cn Cn d ⁇
  • the base connection 25 is then formed on the exposed areas of the base by means of differential epitaxy. It is particularly preferred if a highly doped (> 1 10 20 ), in particular a P + doped, base connection 25 is used as the base connection.
  • the selective epitaxy is preferably carried out at approximately the temperature at which the base 14 itself was also generated (for example approximately 800 ° C.). Accordingly, there is no significant widening of the doping profiles. Since in this embodiment the side wall spacer 30 is not present in the region of the low-doped emitter 16, the connection is
  • a CVD oxide is then deposited
  • nitride layer 22 is polished away over the emitter window.
  • the self-adjusted removal of the sacrificial layers in the emitter window then takes place.
  • the amorphous silicon layer 21 is removed in the emitter window by dry etching, the CVD oxide 20, in turn, serving as an etching stop. The resulting situation is shown in Fig. 12.
  • a further sidewall spacer 31 (e.g. nitride spacer) is then produced in order to ensure a sufficient distance between the base connection 25 and the n + emitter still to be produced.
  • the oxide layer 20 has also been removed by wet etching with HF, the n + emitter poly 27 is deposited and its structure is carried out. The resulting situation is shown in Fig. 13.
  • part of the base connection 25 is essentially single-crystal and forms a pn junction with the (111) Stop areas of the low-doped emitter 16.
  • part of the base connection 25 is essentially single-crystal and forms a pn junction with the (111) Stop areas of the low-doped emitter 16.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

Durch das erfindungsgemässe Verfahren kann ein Bipolartransistor mit niedrigem Basisanschlusswiderstand, geringer Defektdichte und verbesserter Skalierbarkeit hergestellt werden. Unter Skalierbarkeit ist hierbei sowohl die laterale Skalierung des Emitterfensters als auch die vertikale Skalierung der Basisweite (niedriges Temperaturbudget) zu verstehen. Das Temperaturbudget kann im Basisbereich niedrig gehalten werden, da keine Implantationen notwendig sind, um den Basisanschlusswiderstand zu verringern. Weiterhin werden die mit den Punkt-Defekten in Zusammenhang stehenden Schwierigkeiten weitgehend vermieden.

Description

Beschreibung
Bipolartransistor und Verfahren zu dessen Herstellung
Die vorliegende Erfindung betrifft einen Bipolartransistor. Weiterhin betrifft die Erfindung ein Verfahren zum Herstellen eines Bipolartransistors.
Bipolartransistoren sind im allgemeinen aus zwei nahe beieinander liegenden pn-übergängen in einem Halbleiterkristall aufgebaut. Dabei werden entweder zwei n-dotierte Gebiete durch ein p-dotiertes Gebiet voneinander getrennt (sogenannte npn-Transistoren) oder zwei p-dotierte durch ein n- dotiertes Gebiet (pnp-Transistoren) . Die drei unterschiedlich dotierten Gebiete werden als Emitter (E) , Basis (B) und Kollektor (C) bezeichnet. Bipolartransistoren sind bereits seit langem bekannt und werden auf vielfältige Art und Weise eingesetzt. Dabei unterscheidet man zwischen sogenannten Einzel - transistoren, die für die Montage auf Leiterplatten oder der- gleichen gedacht und in einem eigenen Gehäuse untergebracht sind, und sogenannten integrierten Transistoren, die zusammen mit weiteren Halbleiterbauelementen auf einem gemeinsamen Halbleiterträger, der in der Regel als Substrat bezeichnet wird, hergestellt werden.
Die maximale Schwingfrequenz fmax eines Bipolartransistors ist proportional zu der Wurzel aus fτ geteilt durch 8πRBCBC, wobei RB der Basiswiderstand, CBc die Basis- Collec- tor-Kapazität und fτ die Transitfrequenz sind. Um hohe Schwingfrequenzen zu erhalten ist es deshalb wünschenswert den Basiswiderstand zu verringern. Der Basiswiderstand eines Bipolartransistors wird sowohl durch den Widerstand des An- schlußgebietes als auch durch den Schichtwiderstand des Basis-Dotierprofiles bestimmt. Dieser Schichtwiderstand, der sogenannte Pinch, ist bei homogener Basisdotierung umgekehrt proportional zur Basisdicke. Jedoch führt eine Erhöhung der Basisdicke zur Vergrößerung der Basislaufzeit für die Minoritätsträger.
Eine Erhöhung der homogenen Basisdotierung über 5 1018 hinaus verringert die DurchbruchsSpannung des Emitter- Basisübergangs auf zu niedrige Werte und vergrößert gleichzeitig die Kapazität der Basis-Emitter-Sperrschicht. Eine bekannte Methode zur weiteren Verringerung des Basis-Pinch- Widerstandes ist die Verwendung eines niedrig dotierten (1 1018) , epitaktischen Emitters. Die niedrige Emitterdotierung erlaubt es die Basis praktisch bis 1 1020 zu dotieren, ohne daß die Sperrfähigkeit des Emitter-Basis-Übergangs verloren geht. Wegen der im Vergleich zum Emitter erhöhten Basisladung wäre die Stromverstärkung eines solchen Transistors zu klein, dies kann jedoch durch die Verwendung von Germanium in der Basis ausgeglichen werden.
Bisherige Konzepte zur Erzeugung von Strukturen mit epi- taktischem Emitter sind beispielsweise in Behammer et al . , Solid State Electronics Vol 41, No.8, pp. 1105-1110 (1997) oder J. Schiz et al. IEEE (1997), ISBN 7803-4135-X, pp . 255 - 260 dargestellt und beschrieben.
Fig. 14 zeigt schematisch einen Bipolartransitor gemäß der Veröffentlichung von Behammer et al . in vereinfachter
Weise. Der Bipolartransistor weist zunächst einen Kollektor 102 auf, der in einem Siliziumsubstrat oder in einer Silizium Epitaxie-Schicht ausgebildet ist. Auf dem Kollektor 102 (n- dotiert) ist die SiGe-Basis 104 (p-dotiert) und auf der Basis 104 ist der n"-Emitter 106 vorgesehen. Seitlich angrenzend an den Kollektor 102, die Basis 104 und den n'-Emitter 106 ist eine p+ Implantation 108 angeordnet, die den Kontakt zur p- dotierten Basis herstellt. Zum Anschluß der p+ Implantation 108 ist eine Metallschicht 110 vorgesehen, die durch einen sogeannten Seitenwandspacer 112 von einem n+-Emitter 114 isoliert ist. Der n+-Emitter 114 wiederum ist oberhalb des n'- Emitter 106 angeordnet . Der gesamte Bipolartransistor ist durch eine Isolation 116 bzw. eine Isolationschicht 118 gegenüber weiteren Baulelementen isoliert .
Gemäß der Veröffentlichung von Behammer et al . kann der in Fig. 14 gezeigte Bipolartransistor mit Hilfe der sogenannten „Blanket Epitaxy" hergestellt werden. Bei diesem Verfahren erfolgt jedoch eine Trockenätzung auf dem Basisanschlußgebiet .
Fig. 15 zeigt schematisch einen Bipolartransitor gemäß der Veröffentlichung von J. Schiz et al . in vereinfachter Weise. Der Bipolartransistor 100 weist ebenfalls einen Kollektor 102 auf, der in einem Siliziumsubstrat oder in einer Silizium Epitaxie-Schicht ausgebildet ist. Auf dem Kollektor 102 (n-dotiert) ist die SiGe-Basis 104 (p-dotiert) und auf der Basis 104 ist der n'-Emitter 106 vorgesehen. Seitlich angrenzend an die Basis 104 und den n'-Emitter 106 ist eine p+- dotierte Polysiliziumschicht 120 angeordnet, die den Kontakt zur p-dotierten Basis herstellt. Über dem n'-Emitter 106 ist ein n+-Emitter 114 angeordnet, der von eimen justierten Sei- tenwandspacer 122 begrenzt wird. Der gesamte Bipolartransistor ist wiederum durch eine Isolation 116 bzw. eine Isolationschicht 118 gegenüber weiteren Baulelementen isoliert.
Der Bipolartransitor gemäß der Veröffentlichung von J. Schiz et al . muß den Seitenwandspacer 122 durch eine Fototechnik erzeugen, so daß eine Dicke von weniger als 200 μm in der Regel nicht möglich ist. Ein derart dicker Seitenwandspacer 122 hat jedoch deutlich erhöhte parasitäre Kapazi- täten zur Folge.
Die in den Figuren 14 und 15 gezeigten Bipolartransistoren besitzen als Gemeinsamkeit, daß eine sogenannte „Link- Implantation" (Kontakt-Implantation) außerhalb des Emitterbe- reichs durchgeführt wird, um den Basisanschlußwiderstand zu verringern. In einer weiteren Veröffentlichung von Harame et al., Trans. ED Vol. 42, No. 3, pp . 469 - 482 sind in der dor- tigen Fig. 3 die Implantationsschäden, Punkt-Defekte, dargestellt, die sich in der Regel bei einer deratigen Implatati- on, ebenso wie einer Trockenätzungen auf Siliziumsubstrat, ergeben .
Auch wenn man davon ausgeht, daß keine Ausdehnung der Punkt-Defekte in das aktive Basisgebiet stattfindet, so führen die vorhandene Punkt-Defekte doch zu einer anormal hohen Diffusion des Dotierstoffs Bor in die nahegelegenen SiGe- Basis 104. Um eine derartige Dotierstoffdiffusion zu verhindern, kann der Seitenwandspacer nicht beliebig dünn gemacht werden. Um die Punktdefekte von der Basis fern zu halten ist ein Seitenwandspacer von ca. 150 nm und größer notwendig, was jedoch den Linkwiderstand und die Basis-Collector Kapazität erhöht. Für den Fall, daß der Seitenwandspacer vollständig weggelassen wird und zusätzlich in den Anschlußbereich implantiert wird, ist kein funktionierendes Bauelement zu erwarten. Weiterhin kommt es während nachfolgender Temperaturschritte oberhalb 550°C infolge der noch vorhandenen Punktde- fekte zu einer starken Verbreiterung des Basisprofils.
Es ist daher die Aufgabe der vorliegenden Erfindung, einen Bipolartransistor sowie ein Verfahren zu dessen Herstellung bereitzustellen, der die geschilderten Schwierigkeiten deutlich vermindert bzw. ganz vermeidet. Es ist insbesondere die Aufgabe der vorliegenden Erfindung, einen Bipolartransistor bereitzustellen, der einen niedrigen Basisanschlußwiderstand sowie eine geringe Defektdichte aufweist .
Diese Aufgabe wird von dem Verfahren zur Herstellung eines Bipolartransitors gemäß Patentanspruch 1 sowie von dem Bipolartransistor gemäß Patentanspruch 10 gelöst. Weitere vorteilhafte Ausführungsformen, Ausgestaltungen und Aspekte der vorliegenden Erfindung ergeben sich aus den Unteransprü- chen der Beschreibung und den beiliegenden Zeichnungen. Erfindungsgemäß wird ein Verfahren zur Herstellung eines Bipolartransistor, insbesondere eines npn - Bipolartransistors, mit den folgenden Schritten bereitgestellt:
a) ein Halbleitersubstrat mit einem Kollektor, einer Basis und einer niedrig-dotierten Emitterschicht wird bereitgestellt;
b) auf die niedrig-dotierte Emitterschicht wird eine Maske aufgebracht;
c) mit Hilfe der Maske wird die niedrig dotierte Emitterschicht naßchemisch geätzt, so daß ein niedrig-dotierten Emitter gebildet wird;
d) auf den freiliegenden Bereichen der Basis wird der Basisanschluß gebildet;
e) die Maske wird entfernt und ein hoch-dotierter Emitter gebildet.
Weiterhin wird erfindungsgemäß ein Bipolartransistor, insbesondere npn-Bipolartransistor, mit einem Halbleitersubstrat, einem Kollektor, einer Basis, einem niedrig-dotierten Emitter und einem hoch-dotierten Emitter bereitgestellt. Der erfindungsgemäße Bipolartransistor ist dadurch gekennzeichnet, daß der Anschluß an die Basis im wesentlichen parallel zu dem niedrig-dotierten Emitter ausgerichtet und vom dem niedrig-dotierten Emitter durch einen Seitenwandspacer oder„ einen pn-Übergang getrennt ist.
Durch das erfindungsgemäße Verfahren kann ein Bipolartransistor mit niedrigem Basisanschlußwiderstand, geringer Defektdichte und verbesserter Skalierbarkeit hergestellt wer- den. Unter Skalierbarkeit ist hierbei sowohl die laterale Skalierung des Emitterfensters als auch die vertikale Skalierung der Basisweite (niedriges Temperaturbudget) zu verste- hen. Das Temperaturbudget kann im Basisbereich niedrig gehalten werden, da keine Implantationen notwendig sind, um den Basisanschlußwiderstand zu verringern. Weiterhin werden die mit den Punkt-Defekten in Zusammenhang stehenden Schwierig- keiten weitgehend vermieden.
Gemäß einer bevorzugten Ausführungsform wird als Basis eine hoch-dotierte Silizium-Germanium Basis verwendet . Durch die Verwendung von Germanium in der Basis kann eine ausrei- chende Stromverstärkung des Bipolartransistors trotz einer erhöhten Basisladung gewährleistet werden.
Bevorzugt weist die Basis eine Dicke von 20 bis 50nm sowie eine Dotierung, insbesondere eine p+-Dotierung, von mehr als 2 1019 pro Kubikcentimeter auf. Weiterhin ist es bevorzugt, wenn der niedrig-dotierte Emitter eine Dicke von 50 bis 150nm sowie eine n"-Dotιerung von weniger als 2 10 pro Kubikcentimeter aufweist.
Gemäß einer weiteren bevorzugten Ausführungsform umfaßt die Maske eine Oxid-Schicht, eine Siliziumschicht und eine Nitridschicht. Dabei ist es bevorzugt, wenn die Oxidschicht (Oxid-Stoppschicht) mit Hilfe eines CVD-Verfahrens auf die niedrig-dotierte Emitterschicht aufgebracht wird. Die Dicke der Stoppschicht beträgt bevorzugt 5 bis 30 nm. Auf die Oxidschicht wird eine, bevorzugt p+-dotierte, amorphe Siliziumschicht mit einer Dicke von 100 bis 1000 nm aufgebracht. Es folgt die Nitridschicht, die durch ein Sputterverfahren mit einer Dicke von 20 bis 50 nm abgeschieden wird. Die kombi- nierte Schicht aus Nitrid und amorphen Silizium kann nachfolgend fototechnisch in der Breite des Emitterfensters durch Trockenätzen strukturiert werden. Die Oxidschicht dient hierbei als Ätzstop, da sich amorphes Silizium sehr selektiv (>10) zu Oxid ätzen läßt. Das Oxid kann nachfolgend durch HF entfernt werden. . 1 > 1 rH Φ 1 > xs ω •H CV3 φ •H JJ 1 xi 1 H rH φ JJ •H Xi
* d JJ rd X) 0 d •H 1 C 1 JJ . Φ Φ H CO xi JJ rH
<1) lH •H H ; d Φ g H CQ JJ d d ! t) Φ . X. X- XI Xl xi -H M •H o 4 1) 5 d Φ d JJ CQ Φ H -H Φ φ rH ! JJ rH U d rH Φ -S α. J » φ JJ H Φ -H CQ φ XI JJ ε t) Cn •H CQ Cn H d Xl =rd d JJ rH 1 ω Φ JJ JJ rH xi N Φ d -H 5 υ d Φ φ D H d 5 rd d S φ υ d -H Φ Φ •
-H •H N Φ JJ CQ •H Φ
H CΛ Φ X! •H d H d S φ X5 d d d 53 CQ tn d
Jj U ε JJ JJ JJ =rd Φ JJ
N Φ JJ ε ε >fÖ CQ υ τ. d XI rH
■ ε N ε d rd N Φ φ α. 0 N =fÖ JJ rH •H d Φ OQ N CQ Φ rH rH rH rH 1 xi CQ >- XI
Xi JJ Φ •H JJ Cn Xi JJ Φ 0 ä rö Q-3 JJ d •H 0 Φ Φ 0 -5 d ε xi Φ rd Φ Φ •H
1 Cn ε H u N 4H IW CQ Φ d rd =rd rö JJ M-l -d U-l d Φ D rH •H Q U φ tn N CQ ε •H JJ Φ to H •H ε ) rH d CQ - CQ Φ JJ •H xl d rd H
H d » JJ Φ d XI •H Q cn CÖ X) •H φ φ Φ Φ öi d Cn 4J -H • 5 u • =rd 0 X) rH α) d =rf! X) H u CQ d d -. JJ xl -H d Φ φ d -H Φ JJ CQ JJ CQ CQ τi xi •H N CQ Φ Φ d CQ i H •H rH d u rH d -d ü d Φ O CD -. φ tn Xi d
<u u ε d - -H X! d rH H d Φ Φ •H D :(d o d rd rH O d d Cn d 0 •H φ
•H co rd Φ d rH Φ H XI CQ d CQ φ rH xi =rö D. Xl d φ φ X! Φ x! X xi d •H •H xl -H H JJ d Φ =d cd Φ φ JJ H IW JJ =d 5 CQ «d d -H N i rd N o< O φ r-J i u ε CO JJ H A! M-l PQ JJ •H rH Φ S-J rd IW d X. 4-1 Φ Φ rH H CQ JJ
Φ α. d CQ rö •H xi CQ Φ T. φ 0 X! Φ rH co Φ •H CQ X. Φ Φ «. φ 0 ε CQ
-H ^ (L) •H -H 1 ε rH -H • d -d . > -Q JJ d JJ rH d CQ ε Xl Φ φ
X! rH ιH rH Xi Q, w φ Φ d <: Φ rH d d XI O CQ < -H JJ r d » rH d Cn PJ xi XI rd >. cd d JJ XI Φ Ό •H •H 0 d u 1 X! Φ H rd Φ Φ d d i i φ Xi Φ •H rH -ö d X! CQ φ H ^^ — d d co s d JJ φ o d XI d JJ d ε JJ rH r-J d JJ Φ φ rH Φ 5-J Φ d φ τ. CQ o co φ Φ Q JJ υ m N V 0 XI
Φ OJ ω <Ö . d rH S H Φ JJ Φ Cn Φ ! o JJ d d JJ φ •H rd d JJ > u
5 d X! Φ Xi 5 Cn rQ CQ XI CQ JJ Φ H T.5 n Φ •H Cn CQ ε *A N co =rd d •H
•H 5-ι ε JJ 1 H • d >d d u d N H d d - Φ d CQ H Q •H d xi Φ Xl
.. Φ Φ Φ M d JJ d C-, JJ N rd =rd H JJ 3 d N N d i CQ XI φ -H ü
J τi d 0 Φ Ö Cn JJ rH -H rH rH d JJ rH d •H H M JJ X. o
Cn JJ 0 H d X. xi ) d 0 r JJ h . CQ -. Φ JJ 0 rd Cn 0 Xl Φ rH CQ in 0 tn 1 d •H ~\ Φ Φ Φ 1 Φ > ü XI 1 JJ Φ JJ d rd > d > ü JJ JJ rd 0 d rH Xi
N ε xi τi X! cn φ >. N Φ H ü . . XI -Q Q, -H rH φ Cn N φ CQ rH H CQ JJ N d H
H d JJ 0 u H ≥ rH X! XI H H u DJ Φ fc XI d rH XI d φ s tn &H d
0 Xi d -i-l \ CQ r •H φ u XI H -H d 0 d 0 rd -H d 0 JJ
> U ε xs •H xi JJ Φ d CQ υ rH xi •H 4J 4-1 Φ d N > d CQ JJ d Φ N xi > cα •H
Φ co d d 5 φ JJ CQ φ C J — υ rH CQ d XI Φ JJ φ Φ -H 0 •H τi rH j φ rd 55
XI -H •H Cn d N •H Φ H H φ CΛ 0 rd o XI CQ Xi Φ 0 rH XI X) ε rH d d H 0 CQ φ JJ φ U-J XI d H Φ Φ rd 1 U-l > d rH
CQ CD 0 d d > J-) > CÖ JJ JJ d d d u Φ d rH JJ d » JJ CQ tn .υ d Φ xi » 0 Φ α) X! xl N •H H φ d CQ -H -H •H rd Φ xi φ XI •H •H -H tn rd XI XI CQ n
CJ u JJ rH JJ •H JJ d φ ε H d rH υ JJ >d φ xi φ Φ CQ rH d CJ
JJ C-3 =<: o ,y τ3 A! Φ d & ω rH JJ -H Φ :<ti d 5 υ υ s φ X. N tn - Φ CQ •. φ
CQ rd » XI Φ d Φ rd a rH τi rH rö Φ . CQ rd X. φ d JJ u •H JJ Xl
•H d a ! u r-l d rH d rH Φ JJ (Λ rH 0 fa W -H d rH -H rH •H 0 d xi rd ε d υ o ü φ d JJ Cn d φ JJ CQ 0 (Ö 1 X. φ φ ε CQ φ tn d > N Ό ft Φ •H d JJ w CQ ~ CQ rd CQ d Φ d •H JJ JJ ^-, ,— , ) d φ X. d d φ JJ •H CQ XI φ φ
•H xl •H ffi Λ; d Cn •H Φ CQ CQ o rH o XI H •H i d H d CQ Xf =rd Xl X) o H-H rH xl υ et) ε o Q-J CQ N Φ φ -H A! -H w H H υ Φ Φ U rd Φ X. Φ d u -H 03 JJ φ
-H S-l 0) w cd JJ •H JJ H JJ 0 Cn r-l H d X! CΛ ≥ rH X. -. Φ CQ X cd d CQ αo Φ Xi OJ i xi •H CQ ' rH ea 0 d d M JJ — • rd υ 03 rd d Q-3 H rH M X) o d Φ
JJ u X. U φ ε Ö 'PÖ Ό 0 d 0 •H Q :rd d φ »Cd CQ X. Φ u -H d
H Cß d c£ rH . 0 © cα XI rH co ü φ ε 1 ε N d φ Cn 4J 0 ε d 4J ε ε JJ ε d U 0 rH d d X) Φ
0) 0 CÖ φ rH d 0 CQ d φ u •H Φ d rd rH JJ -H d H JJ o -ä 1) CO ü i •H rH CQ JJ Ü H d • ε Cn rd > H H O Φ Φ o φ ft H -H φ d X N
JJ φ d Φ . Φ •H d rH Φ ü N -d CO X3 φ CQ 5-5 o JJ O JJ X! φ 0 JJ x. Xi ε d τ. xi φ d d Cn Cn CQ •H A! xi Φ d i =d
•H CQ d CQ rH rH Φ rH φ o xi N d d φ H rH d CQ d d φ d rH ε xi ε d -H φ 0 H d XI rd •H H 0 xi JJ d rd H -H 0 -rH 0 rd rd •H -H rd •H d υ ω •r w XI > S N υ d H u =<; N H Q W > φ > 2 Φ X) X) 5 N co
Figure imgf000008_0001
der Oxidspacer anschließend mit HF entfernt bilden diese Bereiche der Nitrid-Schicht den Seitenwandspacer.
Gemäß einer weiteren bevorzugten Ausführungsform wird auf den freiliegenden Bereichen der Basis der Basisanschluß mittels differentieller Epitaxy gebildet. Dabei ist insbesondere bevorzugt, wenn als Basisanschluß ein hoch-dotierter (>
Figure imgf000009_0001
1 1020) , insbesondere ein P+ dotierter, Basisanschluß verwendet wird. Die selektive Epitaxy erfolgt dabei bevorzugt bei etwa der Temperatur mit der auch die Basis selbst erzeugt wurde (beispielsweise etwa 800°C) . Dementsprechend kommt es
Figure imgf000009_0004
hierbei zu keiner wesentlichen Verbreiterung der Dotierprofile.
Gemäß einer weiteren bevorzugten Ausführungsform wird vor der Bildung des hoch-dotierten Emitters an den Seitenwän¬
Figure imgf000009_0003
den Emitterfensters ein Seitenwandspacer, bevorzugt ein Ni- tridspacer, erzeugt.
Die Erfindung wird nachfolgend anhand der Figuren der
Figure imgf000009_0005
Zeichnungen näher dargestellt. Es zeigen
Figure imgf000009_0006
Figure imgf000009_0007
Figure imgf000009_0002
Fig. 1 bis 9 eine schematische Darstellung einer ersten Ausführungsform des erfindun s emäßen Verfahrens
Fig. 15 schematisch einen Bipolartransitor gemäß der Veröffentlichung von J. Schiz et al. in vereinfachter Weise
Die Figuren 1 bis 9 zeigen nachfolgend eine schematische Darstellung einer ersten Ausführungsform des erfindungsgemäßen Verfahrens. Gemäß Schritt a) des erfindungsgemäßen Verfahrens wird ein Siliziumsubstrat 10 mit einem Kollektor 12, einer Basis 14 und einer niedrig-dotierten Emitterschicht 16 bereitgestellt. Um den elektrischen Anschluß des Kollektors 12 zu gewährleisten, steht der Kollektor 12 mit einer vergrabenen Schicht 11 in Kontakt. Weiterhin sind zur Isolation des späteren Bipolartransistors eine Isolation 17, im vorliegen- den Beispiel eine LOCOS-Isolation, und ein sogenannter „Channel Stop" 18 unterhalb der Isolation 17 vorgesehen.
Ausgehend von dem Siliziumsubstrat 10 mit der vergrabenen Schicht 11 wird, beispielsweise mit selektiver Epitaxy, der Kollektor 12 auf der vergrabenen Schicht 11 erzeugt. Dabei wird der Kollektor 12 lateral von einer Isolationschicht 19, beispielsweise einer TEOS-Schicht , begrenzt. Anschließend erfolgt, beispielsweise mit einer differentiellen Epitaxy, Abscheidung einer hoch-dotierten Silizum-Germanium Basis 14 sowie einer niedrig-dotierten Emitterschicht 16. Bevorzugt weist die Basis 14 eine Dicke von 20 bis 50nm sowie eine p+- Dotierung, von mehr als 2 1019 pro Kubikcentimeter auf. Der niedrig-dotierte Emitter 16 besitzt eine Dicke von 50 bis 150nm sowie eine n"-Dotierung von weniger als 2 1018 pro Ku- bikcentimeter . Die sich daraus ergebende Situation ist in Fig. 1 gezeigt.
Anschließend erfolgt die Abscheidung einer CVD-Oxid- Stopschicht 20. Die Dicke der Oxid-Stopschicht 20 beträgt da- bei zwischen 5 und 30 nm. Die Abscheidung erfolgt bei einer
Temperatur von beispielsweise 600°C. Es folgt die Abscheidung einer hoch-dotierten (p+) amorphen Siliziumschicht 21. Die Dicke der amorphen Siliziumschicht 21 beträgt dabei zwischen 100 und 1000 nm. Die Abscheidung erfolgt bei einer Temperatur von beispielsweise 550°C. Weiterhin wird eine gesputterte Nitridschicht 22 mit einer Dicke von etwa 35 nm aufgebracht.
Anschließend werden die Nitridschicht 22 und die amorphe Siliziumschicht 21 fototechnisch in der Breite des Emitterfensters durch Trockenätzen strukturiert. Die Oxidschicht 20 dient hierbei als Ätzstop, da sich amorphes Silizium sehr se- lektiv (>10) zu Oxid ätzen läßt. Das Oxid 20 wird nachfolgend durch HF entfernt werden. Die sich daraus ergebende Situation ist in Fig. 2 gezeigt.
Ein wesentlicher Teil des erfindungsgemäßen Verfahrens besteht nun darin, die niedrig-dotierten Emitterschicht 16 über der Basis 14 durch eine Naßätzung zu strukturieren. Der Schichstapel aus Oxidschicht 20, amorpher Siliziumschicht 21 und Nitridschicht 22 wirkt dabei als Maske für die Strukturierung. Dabei ist es bevorzugt, wenn die niedrig-dotierte Emitterschicht 16 naßchemisch mit KOH oder Cholin geätzt wird. Eine naßchemisch Ätzung mit KOH oder Cholin besitzt den Vorteil, daß KOH oder Cholin selektiv zwischen n- und p- Silizium ätzt. Somit kann die niedrig-dotierte Emitterschicht 16 selektiv zu der Basis 14 und der bereits strukturierten, amorphen Siliziumschicht 21 strukturiert werden. Weiterhin besitzt eine naßchemisch Ätzung mit KOH oder Cholin den Vorteil, daß hierbei keine Defekte in der darunter liegenden Basis 14 erzeugt werden.
Da die niedrig-dotierte Emitterschicht 16 über der Basis
14 als im wesentlichen monokristalline Schicht ausgebildet ist, stoppt die näßchemische Ätzung mit KOH oder Cholin auf (111) -Flächen die sich bei einer Unterätzung entlang von (110) Kanten auf einer (100) -Oberfläche ausbilden. Dies ist auch die übliche Fiat und Substrat Orientierung bei Siliziumscheiben. Auf diese Weise wird der niedrig-dotierte Emitter 16 gebildet, der lateral (bis auch Eckbereiche) durch (111)- Flächen begrenzt ist. Die sich daraus ergebende Situation ist in Fig. 3 gezeigt.
Die Seitenwand des niedrig-dotierten Emitters wird nun durch einen Nitridspacer 23 isoliert. Um auch hier eine Trok- kenätzung auf der Basis 14 zu vermeiden, wird zunächst die Nitridschicht 23 mit einer Dicke zwischen 5 und 50 nm abgeschieden und dann ein Oxidspacer 24 durch eine Oxidabeschei- dung, beispielsweise TEOS, und eine anschließende Trockenät- zung strukturiert. Die sich daraus ergebende Situation ist in Fig. 4 gezeigt. Aus Gründen der Einfachheit sind in Fig. 4 und in den folgendenden Figuren die (111) -Stopflächen, die den niedrig-dotierte Emitter 16 lateral begrenzen, nicht mehr dargestellt.
Anschließend wird die Nitridschicht 23 naßchemisch, bevorzugt durch Phosphorsäure, selektiv zum Oxid 24 entfernt, so daß nur die von dem Oxidspacer 24 geschützten Bereiche der Nitrid-Schicht 23 bestehen bleiben. Nachfolgend wird der Oxidspacer 24 mit HF entfernt, so daß diese von dem Oxidspacer geschützten Bereiche der Nitrid-Schicht den Seitenwandspacer 23 bilden. Die sich daraus ergebende Situation ist in Fig. 5 gezeigt.
Anschließend wird auf den freiliegenden Bereichen der Basis der Basisanschluß 25 mittels differentieller Epitaxy gebildet. Dabei ist insbesondere bevorzugt, wenn als Basisanschluß ein hoch-dotierter (> 1 1020) , insbesondere ein P+ dotierter, Basisanschluß 25 verwendet wird. Die selektive Epi- taxy erfolgt dabei bevorzugt bei etwa der Temperatur mit der auch die Basis 14 selbst erzeugt wurde (beispielsweise etwa 800°C) . Dementsprechend kommt es hierbei zu keiner wesentlichen Verbreiterung der Dotierprofile. Die sich daraus ergebende Situation ist in Fig. 6 gezeigt.
Der Anschluß 25 an die Basis ist somit im wesentlichen parallel zu dem niedrig-dotierten Emitter 16 ausgerichtet, 4J d CQ JJ Φ d JJ cn Cn d Φ
-H Φ X) JJ Φ X! Φ -H JKJ -H JJ ε rd x> d d φ φ X) u CQ d φ Φ N d JJ rd . •H Φ CO CQ •H rd 0 -H
Φ JJ X. •H •H o •H φ -H 4-1 Cn JJ φ JJ d JJ Cn CQ N CQ Φ -H rd . •H rH α. - xi Xl Φ • Φ > H QJ d Φ '< xt •H Φ d •H d Φ •H xi CQ 0 Λ CQ CD JJ rH C ω H Φ JJ u •- d 0 O d d φ fo rd Cn
•H CQ Φ JJ Φ Cn φ Q-. d •H CQ W ε xi 0 CQ d rd rH 0 •H rd rd • d M rd •H CQ •H d φ Cn rH JJ C
H CQ N JJ -H d CQ CQ xi d •H Cn Φ rH o Φ U d JJ cn CQ Q 0 JJ 0 co c U •H 0 X. •H υ Φ Φ rö ε C α. d Xi Φ CN + -5 0 -H d d ε JJ d CQ -H C
CQ rH xi -H Φ rd X5 ∑s τi 4-1 X! d JJ rd N Φ d •H •H H rö Φ 1 φ d •H ε •H X3 JJ ü ε JJ xi M JJ 0 Cn d d φ
CQ rH tn XI Φ •H Φ ε J
Φ cn d p xi CQ d Φ CQ •H N •H JJ Φ w rH •H rd JJ rH ε Φ 0 d xl •H φ d ω d υ Φ φ rH •H •H Cn φ H CD i Φ •H d X φ rd Q JJ H 4-H N u -ä JJ d X) Φ •H i OQ H CQ CQ τi H •H d xi X) 0
•H τi •H CÖ JJ CD CQ d Φ xi xl Φ 0 d d -H rd Φ JJ
N eq CQ ε -
X) rd Φ • ε JJ M d a •H d •H φ u tn •H « 0 d •H Λ - JJ ε r
0-1 •H JJ w CQ φ d Φ Φ φ xi Φ •H CQ d rH •H φ r Q Φ Φ Φ -H 0 c d Xi •H 4-1 =d rQ 4-1 4-H JJ -ä xi d xl M JJ J n d CN •H CD •H XI Φ JJ φ
Φ JJ φ d Φ X) Φ rö JJ JJ CQ •H X) υ Φ rd CD φ φ H XI CQ Xi xi Cß JJ A! i -H Q φ d Cn d o X •H CQ Xi d -H Xi d <* i φ H
•H Φ CQ JJ d iH xi JJ W rH φ CN o Φ a JJ Φ •H Φ 0 H u i xi CQ xi X i •H d i • JJ 0 4-1 Xi Φ •H N JJ Φ υ d CQ =0 d d d
-H ^ JJ Φ Φ Φ Φ d Cn -H Φ 4-1 ε x) φ υ •H co Φ N rd 0 . cd Φ rd d
JJ M -H xl CQ d d ε JJ φ H •H CQ . ≥ Cn JJ 04 ε tn xi Φ rd JJ u d d w iH Φ JJ X X)
CN a 01 0 φ •H 0 CD •H •H xl JJ JJ
- φ xl JJ 0 φ •H m Φ JJ o d CQ X) ^F CQ JJ i d fo d Φ =rd rd d
Φ JJ u d X. τi rH CN JJ φ ε •H •H •H &. d d H Φ CQ d φ xi τi S H d l CQ rH 0 JJ Cn •H Φ JJ Φ X) •H rd xi d υ 0 -H - u rH CQ X) CQ ε K CO Φ φ t-d tn rö d XI P-J p -H φ CN Xl CQ ≥ u •H Φ 4-1 -. QJ tn C
:rd JJ s -H P φ φ o •H d rd u JJ xi -H Φ tn Λ. d d -H H d CQ •H φ rH M d CQ J 4-1 r-i P ε •H JJ Cn -H •H rd Φ rH
4-1 cd JJ -H X5 • Φ r ε (Ö •H CQ XI d rö φ XI H rö ε JJ d M fa d JJ JJ Φ CQ C
JJ JJ -H φ JJ S t φ d ! H • S Cn JJ rd Φ Xl JJ •rH d X) φ Xi rd d o
M d ε Φ •H d CQ cd »d Φ H JJ d H Λ; JJ d J rd Φ Φ X) u CQ φ •H C rd 0 H d d ε xi _ H CQ φ CN Φ Φ 0 d d Q •H φ rH co CQ •H -H C-J CQ Φ
JJ w » Φ •H d JJ 0J CN JJ N 4-t 0 d E-i 0 Φ Φ Xi Φ Φ •cd cd C3 d JJ CQ ε cd Cn CN Φ CQ JJ CQ JJ JJ M rd H
0 d •H JJ in & •H d -H d X! rd =rö Φ O CQ ε Q, d £ CQ d •
Φ •H Φ rd Φ X) ε PQ d
Φ rH
W •H Φ CD Xi Φ CN d Φ φ JJ xi Φ O xi C-Q •H rd xi φ PQ xi CQ CD i
•H rd n Φ N CQ XI 4-1 •H ε • JJ rö » d CO xi τi d H JJ co CO φ u
Φ in JJ CQ ε CQ JJ Φ CQ u JJ X! •H 53 Φ Φ rd d φ Φ CO Φ Φ Cn xi CQ xl C d 0 r φ •H Cn Φ -H Cn φ CJ Φ . Xi Q CQ xl N τi eα XI •H d d J φ > CN CQ φ X. XI rH JJ CQ X! . — , Xl CQ υ ε ε JJ JJ d •rd Φ Φ Φ d d φ rd
•H 6Q -H Φ CQ co 1 u 0 J ε 0 00 u p φ •H N rd ε Cn d d xi Φ d X) JJ Q rH d xi in d . xi CQ 4-J -H d & . § i Φ CQ JJ JJ φ xl •H φ •H d d -H
JJ 0 CN φ rH d Cn d xi ε •H tn d i cd co tn υ Φ Xi Xi JJ 4-1 -H cd CQ d Xl JJ J X! Φ -H d -H Φ ω N •-, •H Xi JJ φ Φ CQ Q u φ υ 0 Φ 4-1 M r φ ü φ •H c-a rd u i fa •H tn d •H Φ •H d ε tn d d tn rö X) H C
CQ CQ XI ε d P-. CQ -O JJ X) ε H d ε s Q P Φ φ d i 0 ε d JJ φ φ
Φ d u rH CQ d * d CN •H d -H -H d φ Φ 0 •H tn xi d > d + J C
5 rd =rö <-D XI i rö XI •H 55 Φ CO N JJ i 4-1 CQ Φ JJ Φ xi d 0J JJ - d Φ αo CQ H H ü d CQ o CQ e-) d JJ d XI 4J S Cn CD xl d φ Φ m 0 XI d D xi
Φ -H 4-1 CQ rö •H •H Φ i Φ Φ Φ d •rö Φ J d l d o •H JJ CQ CN JJ Φ ü φ © -H CQ JJ d & CQ H •H •H d •H JJ φ d •H rd φ CN φ φ 4J cd 4-H d
S- X φ H xi xi Φ xi ε •H CQ d -H JJ Xl
Xi (d A! φ rd d CÖ Cn o 5-5 Xl N Cn H d d Φ C-J •H -H Φ Cn φ u
CQ rö JJ co Φ m ■0 O Q X! o 0, M CQ CQ J rH -H Φ & d CQ H -H X5 -H O • JJ JJ -H 4J ε Φ υ -H Ό Ω, H > . •H φ φ xi H H d H Φ Φ
Xi ε d •H CQ H CQ
§ •H D xl 0 0 0 H H H N 0 « υ •H i cd cd xi N 4-1
• φ 0 ε rö Φ Φ CQ rH
-3 u ε JJ rö 0 rQ σ> φ JJ Φ rd Φ u JJ d Φ d xi xi w ω CQ O Xi Φ U X! CQ rö E-J co 4-1 0, : CM Cn CQ JJ d JJ co JJ o d Cn cd C
Figure imgf000013_0001
, tn
•H φ
N φ
CD
H
H
.
CD
•H
Cn d
H
JJ
CQ
•H d
0
•H
JJ cd d
•H co φ xi d φ
-Q
Φ tn φ
CQ d rd cd
X) xl
0
-H
CG
Φ
•H
P
Figure imgf000014_0001
Anschließend wird auf den freiliegenden Bereichen der Basis der Basisanschluß 25 mittels differentieller Epitaxy gebildet. Dabei ist insbesondere bevorzugt, wenn als Basisanschluß ein hoch-dotierter (> 1 1020) , insbesondere ein P+ do- tierter, Basisanschluß 25 verwendet wird. Die selektive Epitaxy erfolgt dabei bevorzugt bei etwa der Temperatur mit der auch die Basis 14 selbst erzeugt wurde (beispielsweise etwa 800°C) . Dementsprechend kommt es hierbei zu keiner wesentlichen Verbreiterung der Dotierprofile. Da bei dieser Ausfüh- rungsform der Seitenwandspacer 30 im Bereich des niedrigdotierten Emitters 16 nicht vorhanden ist, ist der Anschluß
25 an die Basis 14 vom dem niedrig-dotierten Emitter 16 durch einen pn-Übergang getrennt .
Anschließend erfolgt nun die Abscheidung eines CVD-Oxids
26 und dessen Planarisierung. Dabei wird die verbliebene Nitridschicht 22 über dem Emitterfenster wegpoliert. Anschließend erfolgt die selbjustierte Entfernung der Opferschichten im Emitterfenster. Dabei erfolgt die Entfernung der amorphen Siliziumschicht 21 im Emitterfenster durch eine Trockenätzung, wobei das etwa CVD-Oxid 20 wiederum als Ätzstop dient. Die sich daraus ergebende Situation ist in Fig. 12 gezeigt.
Es folgt die Erzeugung eines weiteren Seitenwandspacers 31 (z.B. Nitridspacer), um einen ausreichenden Abstand zwischen dem Basisanschluß 25 und dem noch zu erzeugenden n+ Emitter zu gewährleisten. Nachdem durch Naßätzen mit HF die Oxidschicht 20 ebenfalls entfernt wurde, erfolgt die Abscheidung des n+ Emitterpolys 27 sowie dessen Strukturierung. Die sich daraus ergebende Situation ist in Fig. 13 gezeigt.
Im Gegensatz zu dem in Fig. 15 gezeigten Biloartransi- stor nach dem Stand der Technik ist bei dem in Fig. 13 gezeigte, erfindungsgemäße Bipolatransistor ein Teil des Ba- sisanschlusses 25 im wesentlichen einkristallin und bildet einen pn-Übergang mit den (111) -Stoppflächen des niedrigdotierten Emitters 16. Bei dem in Fig. 15 gezeigten Biloar-
Figure imgf000016_0001

Claims

Patentansprüche
1. Verfahren zur Herstellung eines Bipolartransistor, insbesondere eines npn-Bipolartransistors, mit den Schritten:
a) ein Halbleitersubstrat mit einem Kollektor, einer Basis und einer niedrig-dotierten Emitterschicht wird bereitgestellt;
b) auf die niedrig-dotierte Emitterschicht wird eine Maske aufgebracht ;
c) mit Hilfe der Maske wird die niedrig dotierte Emitterschicht naßchemisch geätzt, so daß ein niedrig-dotier- ten Emitter gebildet wird;
d) auf den freiliegenden Bereichen der Basis wird ein Basisanschluß gebildet;
e) die Maske wird entfernt und ein hoch-dotierter Emitter gebildet .
2. Verfahren nach Anspruch 1 , d a d u r c h g e k e n n z e i c h n e t , dass als Basis eine hoch-dotierte Silizium-Germanium Basis verwendet wird.
3. Verfahren nach Anspruch 1 oder 2 , d a d u r c h g e k e n n z e i c h n e t , dass die Maske ein Oxid-Schicht, eine Siliziumschicht und eine
Nitridschicht umfaßt .
4. Verfahren nach einem der vorherstehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , dass die niedrig-dotierte Emitterschicht naßchemisch mit einem alkalischen Ätzmittel, insbesondere KOH, Cholin und/oder Ethylendiamin, geätzt wird.
5. Verfahren nach einem der vorherstehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , dass die niedrig-dotierte Emitterschicht über der Basis als im wesentlichen monokristalline Schicht ausgebildet ist und die näßchemische Ätzung auf (111) -Flächen in dieser im wesentlichen monokristallinen Schicht stoppt.
6. Verfahren nach einem der vorherstehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , dass vor der naßchemischen Ätzung an den Seitenwänden der Maske ein Seitenwandspacer, bevorzugt ein Nitridspacer, erzeugt wird.
7. Verfahren nach einem der Ansprüche 1 bis 5, d a d u r c h g e k e n n z e i c h n e t , dass vor der Bildung des Basisanschlusses an den Seitenwänden der Maske und des niedrig-dotierten Emitters ein Seitenwandspacer, bevorzugt ein Nitridspacer, erzeugt wird.
Verfahren nach einem der vorherstehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , dass auf den freiliegenden Bereichen der Basis der Basisanschluß mittels selektiver Epitaxy gebildet wird.
9. Verfahren nach einem der vorherstehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , dass vor der Bildung des hoch-dotierten Emitters an den Seitenwänden Emitterfensters ein Seitenwandspacer, bevorzugt ein Nitridspacer, erzeugt wird.
10.Bipolartransistor, insbesondere npn-Bipolartransistor, mit einem Halbleitersubstrat (10) , einem Kollektor (12) , einer Basis (14) , einem niedrig-dotierten Emitter (16) und einem hoch-dotierten Emitter (27) , d a d u r c h g e k e n n z e i c h n e t , dass der Anschluß (25) an die Basis (14) im wesentlichen parallel zu dem niedrig-dotierten Emitter (16) ausgerichtet und vom dem niedrig-dotierten Emitter (16) durch einen Seitenwandspacer (23) oder einen pn-Übergang getrennt ist.
11. Bipolartransistor nach Anspruch 8, d a d u r c h g e k e n n z e i c h n e t , dass die Basis (14) als eine hoch-dotierte Silizium-Germanium
Basis ist.
12. Bipolartransistor nach Anspruch 8 oder 9, d a d u r c h g e k e n n z e i c h n e t , dass die Basis (14) eine Dotierung, insbesondere eine p+- Dotierung, von mehr als 2 1019 pro Kubikcentimeter auf- weist.
13.Bipolartransistor nach einem der Ansprüche 8 bis 10, d a d u r c h g e k e n n z e i c h n e t , dass der niedrig-dotierten Emitter (16) eine Dotierung, insbe- sondere eine n-Dotierung, von weniger als 2 1018 pro Kubikcentimeter aufweist .
14.Bipolartransistor nach einem der Ansprüche 8 bis 11, d a d u r c h g e k e n n z e i c h n e t , dass der niedrig-dotierten Emitter (16) als im wesentlichen monokristalline Schicht ausgebildet und lateral durch (111) -Flächen begrenzt ist.
15. Bipolartransistor nach einem der Ansprüche 8 bis 12, d a d u r c h g e k e n n z e i c h n e t , dass der Seitenwandspacer (23) als ein Nitridspacer ausgebildet ist .
16.Bipolartransistor nach einem der Ansprüche 8 bis 13, d a d u r c h g e k e n n z e i c h n e t , dass der Basisanschluß (25) zumindest bereichweise monokrista- lin ausgebildet ist .
17. Bipolartransistor nach einem der Ansprüche 8 bis 14, d a d u r c h g e k e n n z e i c h n e t , dass der Basisanschluß (25) ein hoch-dotierter, insbesondere ein P+ dotierter, Basisanschluß ist.
18.Bipolartransistor nach einem der Ansprüche 8 bis 16, d a du r c h g e k e nn z e i c h n e t , dass der Kollektor (12) mit einer vergrabenen Schicht (11) in Kontakt steht.
PCT/EP2002/001125 2001-02-02 2002-02-04 Bipolartransistor und verfahren zu dessen herstellung WO2002061843A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP02714145A EP1356527B1 (de) 2001-02-02 2002-02-04 Bipolartransistor und verfahren zu dessen herstellung
US10/470,816 US7064360B2 (en) 2001-02-02 2002-02-04 Bipolar transistor and method for fabricating it
DE50214199T DE50214199D1 (de) 2001-02-02 2002-02-04 Bipolartransistor und verfahren zu dessen herstellung

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10104776.2 2001-02-02
DE10104776A DE10104776A1 (de) 2001-02-02 2001-02-02 Bipolartransistor und Verfahren zu dessen Herstellung

Publications (1)

Publication Number Publication Date
WO2002061843A1 true WO2002061843A1 (de) 2002-08-08

Family

ID=7672668

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2002/001125 WO2002061843A1 (de) 2001-02-02 2002-02-04 Bipolartransistor und verfahren zu dessen herstellung

Country Status (6)

Country Link
US (1) US7064360B2 (de)
EP (1) EP1356527B1 (de)
CN (1) CN1283012C (de)
DE (2) DE10104776A1 (de)
TW (1) TW526563B (de)
WO (1) WO2002061843A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1394861A2 (de) * 2002-08-19 2004-03-03 Chartered Semiconductor Manufacturing ,Limited Bipolartransistor mit zwei Polysiliziumschichten und dessen Herstellungsverfahren
DE10317098A1 (de) * 2003-04-14 2004-07-22 Infineon Technologies Ag Verfahren zur Herstellung eines Bipolartransistors
US8614448B2 (en) 2011-01-24 2013-12-24 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing a semiconductor device having a maximal carrier concentration at multiple carrier concentration peak positions

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10308870B4 (de) * 2003-02-28 2006-07-27 Austriamicrosystems Ag Bipolartransistor mit verbessertem Basis-Emitter-Übergang und Verfahren zur Herstellung
WO2005020330A1 (de) * 2003-08-13 2005-03-03 Atmel Germany Gmbh Verfahren zur verbesserung elektrischer eigenschaften aktiver bipolarbauelemente
US7005359B2 (en) 2003-11-17 2006-02-28 Intel Corporation Bipolar junction transistor with improved extrinsic base region and method of fabrication
FR2868203B1 (fr) * 2004-03-29 2006-06-09 St Microelectronics Sa Procede de fabrication d'un transistor bipolaire a base extrinseque monocristalline
DE102004017166B4 (de) 2004-04-01 2007-10-11 Atmel Germany Gmbh Verfahren zur Herstellung von Bipolar-Transistoren
US7115965B2 (en) * 2004-09-01 2006-10-03 International Business Machines Corporation Vertical bipolar transistor with a majority carrier accumulation layer as a subcollector for SOI BiCMOS with reduced buried oxide thickness for low-substrate bias operation
CN102087977B (zh) * 2009-12-04 2012-04-18 无锡华润上华半导体有限公司 垂直npn晶体管及其制造方法
US9722057B2 (en) * 2015-06-23 2017-08-01 Global Foundries Inc. Bipolar junction transistors with a buried dielectric region in the active device region
CN108336138B (zh) * 2017-01-19 2021-02-09 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
US10580714B2 (en) * 2017-11-01 2020-03-03 Electronics And Telecommunications Research Institute Nano flake defect passivation method and electronic device manufactured using the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5424227A (en) * 1993-01-20 1995-06-13 Temic Telefunken Microelectronic Gmbh Method of manufacture of silicon-germanium heterobipolar transistors
US5587327A (en) * 1994-05-24 1996-12-24 Daimler Benz Ag Process for preparing a heterojunction bipolar transistor

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4619036A (en) * 1984-09-28 1986-10-28 Texas Instruments Incorporated Self-aligned low-temperature emitter drive-in
EP0430279A3 (en) * 1989-12-01 1991-07-03 Hewlett-Packard Company Si/sige heterojunction bipolar transistor utilizing advanced epitaxial deposition techniques and method of manufacture
DE4102888A1 (de) * 1990-01-31 1991-08-01 Toshiba Kawasaki Kk Verfahren zur herstellung eines miniaturisierten heterouebergang-bipolartransistors
DE69128123T2 (de) * 1990-08-31 1998-03-05 Texas Instruments Inc Verfahren zum Herstellen selbst-ausrichtender bipolarer Transistoren mit Heteroübergang
EP0562549B1 (de) * 1992-03-24 1998-07-01 Sumitomo Electric Industries, Ltd. Heteroübergang-Bipolartransistor mit Siliziumkarbid
JPH06132298A (ja) * 1992-10-14 1994-05-13 Mitsubishi Electric Corp 半導体装置の製造方法
FR2697945B1 (fr) * 1992-11-06 1995-01-06 Thomson Csf Procédé de gravure d'une hétérostructure de matériaux du groupe III-V.
US5583059A (en) * 1994-06-01 1996-12-10 International Business Machines Corporation Fabrication of vertical SiGe base HBT with lateral collector contact on thin SOI
JPH08139101A (ja) * 1994-11-07 1996-05-31 Nippon Telegr & Teleph Corp <Ntt> ヘテロ接合バイポーラトランジスタ及びその製造方法
US5459084A (en) * 1994-12-19 1995-10-17 Electronics And Telecommunications Research Institute Method for fabricating hetero-junction bipolar transistor having reduced base parasitic resistance
US5620907A (en) * 1995-04-10 1997-04-15 Lucent Technologies Inc. Method for making a heterojunction bipolar transistor
DE19609933A1 (de) * 1996-03-14 1997-09-18 Daimler Benz Ag Verfahren zur Herstellung eines Heterobipolartransistors
EP0810646A3 (de) * 1996-05-13 1998-01-14 Trw Inc. Verfahren zur Herstellung eines Heterobipolartransistors mit sehr hohem Verstärkungsfaktor
US5804487A (en) * 1996-07-10 1998-09-08 Trw Inc. Method of fabricating high βHBT devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5424227A (en) * 1993-01-20 1995-06-13 Temic Telefunken Microelectronic Gmbh Method of manufacture of silicon-germanium heterobipolar transistors
US5587327A (en) * 1994-05-24 1996-12-24 Daimler Benz Ag Process for preparing a heterojunction bipolar transistor

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
BEHAMMER D ET AL: "Base contact resistance limits to lateral scaling of fully self-aligned double mesa SiGe-HBTs", SOLID STATE ELECTRONICS, ELSEVIER SCIENCE PUBLISHERS, BARKING, GB, vol. 41, no. 8, 1 August 1997 (1997-08-01), pages 1105 - 1110, XP004083271, ISSN: 0038-1101 *
HARAME D L ET AL: "SI/SIGE EPITAXIAL-BASE TRANSISTORS PART II: PROCESS INTEGRATION AND ANALOG APPLICATIONS", IEEE TRANSACTIONS ON ELECTRON DEVICES, IEEE INC. NEW YORK, US, vol. 42, no. 3, 1 March 1995 (1995-03-01), pages 469 - 482, XP000493959, ISSN: 0018-9383 *
SCHIZ J ET AL: "A novel self-aligned SiGe HBT structure using selective and non-selective epitaxy", HIGH PERFORMANCE ELECTRON DEVICES FOR MICROWAVE AND OPTOELECTRONIC APPLICATIONS, 1997. EDMO. 1997 WORKSHOP ON LONDON, UK 24-25 NOV. 1997, NEW YORK, NY, USA,IEEE, US, 24 November 1997 (1997-11-24), pages 255 - 260, XP010275420, ISBN: 0-7803-4135-X *
SCHREIBER ET AL.: "SI/SIGE HETEROJUNCTION BIPOLAR TRANSISTOR WITH BASE DOPING HIGHLY EXCEEDING EMITTER DOPING CONCENTRATION", ELECTRONICS LETTERS, IEE STEVENAGE, GB, vol. 25, no. 3, 2 February 1989 (1989-02-02), pages 185 - 186, XP000047756, ISSN: 0013-5194 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1394861A2 (de) * 2002-08-19 2004-03-03 Chartered Semiconductor Manufacturing ,Limited Bipolartransistor mit zwei Polysiliziumschichten und dessen Herstellungsverfahren
EP1394861A3 (de) * 2002-08-19 2004-12-01 Chartered Semiconductor Manufacturing ,Limited Bipolartransistor mit zwei Polysiliziumschichten und dessen Herstellungsverfahren
DE10317098A1 (de) * 2003-04-14 2004-07-22 Infineon Technologies Ag Verfahren zur Herstellung eines Bipolartransistors
US7105415B2 (en) 2003-04-14 2006-09-12 Infineon Technologies Ag Method for the production of a bipolar transistor
US8614448B2 (en) 2011-01-24 2013-12-24 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing a semiconductor device having a maximal carrier concentration at multiple carrier concentration peak positions

Also Published As

Publication number Publication date
CN1283012C (zh) 2006-11-01
EP1356527A1 (de) 2003-10-29
US7064360B2 (en) 2006-06-20
TW526563B (en) 2003-04-01
EP1356527B1 (de) 2010-02-03
US20040099881A1 (en) 2004-05-27
CN1518773A (zh) 2004-08-04
DE10104776A1 (de) 2002-08-22
DE50214199D1 (de) 2010-03-25

Similar Documents

Publication Publication Date Title
EP1825504B1 (de) Vertikaler bipolartransistor
DE102010001290B4 (de) Bipolartransistor mit Basis-Kollektor-Isolation ohne Dielektrikum und Verfahren zum Herstellen eines Solchen
DE19643903B4 (de) Verfahren zur Herstellung eines Bipolartransistors mit Heteroübergang
DE10004067A1 (de) Verfahren zum Herstellen eines Bipolarelementes und Bipolarelement
WO2002061843A1 (de) Bipolartransistor und verfahren zu dessen herstellung
DE112012001855T5 (de) Komplementärer bipolarer Inverter
DE4444776C2 (de) Verfahren zur Herstellung eines Bipolartransistors mit einer selbstjustierenden vertikalen Struktur
EP1692720B1 (de) Komplement re bipolar-halbleitervorrichtung
DE102015204411B4 (de) Transistor und Verfahren zur Herstellung eines Transistors
WO2005109495A1 (de) Verfahren zur herstellung einer halbleiter-schaltungsanordnung
EP1611615B1 (de) Verfahren zur herstellung eines bipolaren halbleiterbauelements, insbesondere eines bipolartransistors, und entsprechendes bipolares halbleiterbauelement
DE10162074A1 (de) BiCMOS-Struktur, Verfahren zu ihrer Herstellung und Bipolartransistor für eine BiCMOS-Struktur
DE10302625B4 (de) Bipolartransistor und Verfahren zum Herstellen desselben
EP1436842B1 (de) Bipolar-transistor und verfahren zum herstellen desselben
DE102015208133B3 (de) BiMOS-Vorrichtung mit einem vollständig selbstausgerichteten Emittersilicium und Verfahren zu deren Herstellung
EP1279191B1 (de) Verfahren zur Herstellung eines Bipolartransistors
DE10249897B4 (de) Selbstjustierendes Verfahren zur Herstellung eines Transistors
WO2000072377A1 (de) Verfahren zur erzeugung eines vergrabenen kontakts einer speicherzellenanordnung
EP1153437B1 (de) Bipolartransistor und verfahren zu seiner herstellung
DE102016216084B4 (de) Verfahren zum Herstellen eines Bipolartransistors
DE10038955A1 (de) Verfahren zur Herstellung eines Bipolartransistors
DE19845793A1 (de) Bipolartransistor und Verfahren zu seiner Herstellung
DE19912950B4 (de) Halbleiterbauelement, mit drei aufeinander folgenden Schichten von wechselndem Dotiertyp integrierter Schaltkreis mit einem solchen Halbleiterbauelement und Verfahren zur Herstellung eines solchen Halbleiterbauelements
EP1657745A1 (de) Integrierte Schaltung und Verfahren zur Herstellung einer integrierten Schaltung auf einem Halbleiterplättchen
DE19957540A1 (de) Verfahren zum Herstellen eines Feldeffekttransistors mit Anti-Punch-Through-Implantationsgebiet

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN JP KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): DE ES FI FR GB IT NL SE

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 2002714145

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 028045181

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 2002714145

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 10470816

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: JP

WWW Wipo information: withdrawn in national office

Country of ref document: JP