TW526563B - Bipolar transistor and method for fabricating it - Google Patents

Bipolar transistor and method for fabricating it Download PDF

Info

Publication number
TW526563B
TW526563B TW091101373A TW91101373A TW526563B TW 526563 B TW526563 B TW 526563B TW 091101373 A TW091101373 A TW 091101373A TW 91101373 A TW91101373 A TW 91101373A TW 526563 B TW526563 B TW 526563B
Authority
TW
Taiwan
Prior art keywords
base
layer
bipolar transistor
emitter
lightly doped
Prior art date
Application number
TW091101373A
Other languages
English (en)
Inventor
Martin Franosch
Herbert Schaefer
Thomas Meister
Reinhard Stengl
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Application granted granted Critical
Publication of TW526563B publication Critical patent/TW526563B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/66242Heterojunction transistors [HBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/737Hetero-junction transistors
    • H01L29/7371Vertical transistors
    • H01L29/7378Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Description

五、發明説明( 1 ) 本發明與雙極電晶體有關。此外,本發明㈣以製造雙 極電晶體的方法有關。 雙極電晶體-般是由在半導體晶體上鄰近的兩個叩接合 斤構成在此f月况下,可能是兩個型摻雜區域以一個P·型 換雜區域彼此隔離(稱為npn電晶體),或是兩個厂型換雜區 或、個n型摻錶區域彼此隔離(稱為pnp電晶體)。三個不 同摻雜區域分別稱為射極⑹、基極⑻和集極⑹。長久以 來’雙極電晶體已為人所知,並用於各種用途。所謂個別 弘曰曰體之間各有差異’是為了安裝在印刷電路板上,並容 納於其外殼中’而所謂積體電晶體’連同進一步半導體组 件製造於共同半導體載體上,一般稱為基板。 且' 雙極電晶體的最高振盪頻率fmax,與fT除以的根成 正比,Rb為基極電阻,Cbc為基極_集極電容,而卜為傳導頻 率。為了取得高振盪頻率,因此最好能減少基極電阻。雔 極崎㈣極電阻是由連接區域之電阻和基極摻雜剖= 的缚片電阻共同決定。此薄片電阻,亦稱為夹,假定同質 隹之下,與基極厚度成反比例。不㉟,基極厚度的 增加會延長少數載體的基極傳導時間。 “ β同貝基極摻雜增加超過5 1〇18會將射極-基極接合的崩潰 電壓減低至極低數值,同時增加基極·射極空乏層的電容。 -種已知用以進一步減低基極夾電阻的方法是使用輕度 杈雜(1 10 )的磊晶射極。輕度射極摻雜允許基極部份摻雜 至1 102G,而不失去射極_基極接合的阻擋功能。由於與射 526563 A7 _____ B7 五、發明説明(2~" 極比k所增加的基極電荷,此類電晶體的電流增益將會太 低’但可在基極使用鍺來補償。 以‘用以生產磊晶射極構造的觀念之詳細說明,請參閱
Behammer %·著作的「Solid State Electronics」第 41 卷文號 8 第 1105 至 1110 頁(1997),或 J. Schiz 等所著 1997 年 IEEE期刊 ISBN 7803_4135-X 第 255 至 260 頁。 圖14概略顯示根據Behammer等人所發表的雙極電晶體。 雙極電晶體首先具有集極丨〇2,是由矽基板或磊晶矽層所形 成。石夕鍺基極104(p-型摻雜)位在集極102(卜型摻雜)上,而 η -型射極106位在基極1〇4上。p + -型植入1〇8側面鄰接於集 極102、基極1〇4和η、型射極1〇6,該植入產生與ρ型摻雜基 極的接觸點。為了與ρ + _型植入1〇8連接,提供金屬層丨1〇, 藉由所謂的側壁間隔1 1 2與η + -型射極π 4絕緣。η'型射極 Π4依序安裝於η-_型射極1〇6之上。整個雙極電晶體藉由絕 緣1 1 6和絕緣層1 1 8,與深一層的組件絕緣。 根據Behammer等人所發表,圖14中顯示的雙極電晶體可 利用所謂的 '、覆蓋磊晶〃的輔助來製造。不過在此方法中 ’在基極連接區域上所使用的是乾式姓刻。 圖1 5概略顯示根據j. schiz等人所發表的雙極電晶體。雙 極電晶體1 00同樣具有集極丨〇2,是由矽基板或磊晶矽層所 形成。石夕鍺基極l〇4(p-型摻雜)位在集極1〇2(卜型摻雜)上, 而η型射極1〇6位在基極1〇4上。ρ + ·型摻雜多晶矽層12〇側 面郇接於基極1 〇 4和η -型射極1 〇 6 ’該多晶矽層產生與ρ型摻 雜基極的接觸點。由校準的側壁間隔η2圍住η乂型射極114 I紙張尺度適用巾a Η家標準(CNS) Α4規格(21G X 297公董) ------ 526563 A7 __________B7 五、發明説明(3一) "~--- ,安裝於ιΓ-型射極106上方。整個雙極電晶體再次藉由絕緣 11 6和絕緣層118,與深一層的組件絕緣。 咏 根據J. Schiz等人所發表的雙極電晶體必須藉由光線科技 產生側壁間隔112,但厚度低於200 μπι通常是不可能的。不 過,此類厚度的側壁間隔112導致寄生電容大幅增加。 圖14和15顯示雙極電晶體的一項共同特色,所謂的、、鏈 結植入〃(接觸植入)是在射極區域之外實施,以減少基極連 接電阻。另外在Harame等人著作中,丁rans· £1)第42卷文號 3第469至482頁圖3中,圖例說日月植入損害、接觸點缺陷, 通常產生於此類植入狀況中,也產生於在矽基板上乾式蝕 刻的狀況中。 即使饭设接觸點缺陷不會延伸至主動基極區域,接觸點 缺陷仍會導致硼摻雜物異常高度擴散至鄰近的矽鍺基極1 為了避免此類硼擴散,不能任意製作薄側壁間隔。為了 避免基極產生接觸點缺陷,側壁間隔必須約丨5〇 nm或更大 ,可增加鏈結電阻和基極-集極電容。在連接區域完全省略 側壁間隔且另外實施植入的情況下,無法預期组件可以發 揮功能。此外,在接下來溫度步驟高於55〇〇c期間,由於接 觸點缺陷仍然存在,基極剖面大幅擴大。 因此本發明的目的在於提供雙極電晶體及其製造方法, 以大幅減少或完全避免所列出的難題。具體而言,本發明 的目的在於提供一種具有低基極連接電阻和低缺陷密度的 雙極電晶體。 此目的是根據申請專利範圍第1項製造雙極電晶體的方 -6- 本紙張尺度適用中國國家標準(CNS)八4規格(21〇 χ 29?公爱)
裝 訂
五 發明説明( 4 1 〇項的雙極電 、精進和觀點 晶體來達成。本發 將在申請專利範圍 晶體,特別是npn雙 一基極和一輕度摻 法和根據申請專利範圍第 明進一步有效具體實施例 子項、說明和附圖中出現。 本發明提供一種方法用以製造雙極電 極電晶體,該方法具有下列步驟: a) 一種半導體基板,具有_集極、 雜射極層; b) 一種光罩應用至輕度摻雜射極層; 雜射極層 :)藉由光罩的辅助,以濕式化學蝕刻輕度摻 藉此形成一輕度摻雜射極; d)基極連接形成於基極未覆蓋區域上;, e)移除光罩並形成一高度摻雜射極。 此外,本發明提供-種雙極電晶冑,特別是一種η叩雙極 電晶體,具有半導體基板、集極、基極、輕度摻雜射極和 高度摻雜射極。根據本發明,雙極電晶體的特色在於,基 極的連接實質上與輕度摻雜射極平行,並藉由側壁間隔或 ρη接合’與輕度摻雜射極層隔離。 根據本發明之方法可製造出雙極電晶體,具有低基極連 接電阻、低缺陷密度和經過改良的擴充性。在此狀況下應 知道’擴充性為射極窗口的水平比例和基極寬度的垂直比 例(低溫度預算)。基極區域的溫度預算可維持低溫,因為不 需要植入法以減低基極連接電阻。此外,可大幅避免與連 接點缺陷有關的難題。 根據一項較佳具體實施例,以高度摻雜矽鍺基極作為基 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X297公釐) 526563 五、發明説明(5 極;ΐ:極使用鍺’能夠確保雙極電晶體的足夠電流增益 不& ^加的基極電荷為何。 =最好是厚度,而且是每立Μ分大η 二:摻雜’特別是Ρ'型摻雜。此外,輕度摻雜射極最好 /、有5〇至15〇腿厚度’每立方公分低於2ι〇、η•型搀雜。 〃根據進-步較佳具體實施例,光^含氧化層、石夕層和
::層。在此情況下’氧化層(氧化終止層)最好藉由CVD 方法的輔助,應用至輕度摻雜射極層。終止層厚度最好介 於⑴0 nm。-種較佳广型摻雜非晶系石夕層應用至氧化層 2度介於1〇〇至_ nm之間。接著是氮化層,藉由錢 擊法沉積,厚度為20錢nm。接著由域科技圖樣化包含 乳化物和非晶石夕的混合層’藉由乾式钮刻至射極窗口的寬 度。在此情況下,因為非晶石夕可就有關氧化杨受到高度選 性钱刻(>H))’因此氧化層可作為㈣終止。氧化物可接著 由HF移除。 輕度摻雜射極層進一步最好利用鹼性蝕刻劑進行乾式化 學姓刻,特別是KOH、膽驗和(或)乙二胺。濕式化學姓刻使 用驗性㈣劑,㈣是随、膽驗和(或)乙:胺,優點在於 可選擇性地有效蝕刻。-型和尸型矽之間。輕度摻雜射極層以 此方式可就有關基極而選擇性地圖樣化。此外,濕式化學 蝕刻的優點在於底層基極不會產生缺陷。 ^ 根據進一步較佳具體實施例,輕度摻雜射極層形成於基 極上方’作為貫質上單結晶層,而濕式化學钱刻終止於該 實質上單結晶層的表面(i i i)。特別是使用κ〇Η或膽驗的濕 本紙張尺度適用中國國家標準(CNS) Α4規格(210X297公釐) 526563 A7
學_,其所具有㈣點在於㈣終止於表面⑴1}, 该等表面於沿著表面(⑽)邊緣⑴Q)底切期間形成。這也是 矽晶圓在慣例上平坦和基板方向的特性。 疋 ㈣進—步較佳具體實施例,側壁間隔,最好是氮化物 間隔’在濕式化學蝕刻光罩側壁之前產生。 根據進一步較佳具體實施例,側壁間隔,最好是氮化物 =隔,是在光罩和輕度摻雜射極的側壁上形成基極連接之 刖產生。^ 了避免在基極上進行乾式㈣,首先是沉積氣 化層,最好介於5至50 nm,接著藉由乾式蝕刻產生氧化物 間隔。接著以濕式化學,最好是利用鱗酸,就有關氧化物 選擇性地移除氮化物,結果只留下由氧化物間隔保護的氮 化層區域。若接下來利用HF移除氧化物間隔,這些氮化層 區域會形成側壁間隔。 根據進一步較佳具體實施例,基極連接是藉由基極未覆 蓋區域上的差分磊晶而形成。在此情況下,嵩度摻雜,特 別是P -型摻雜的基極連接(>1 102〇)最好作為基極連接。在 此情況下,選擇的磊晶最好是在也會產生基極的溫度下(例 如約800。〇來實現。因此在此情況下,不會大幅擴大摻雜 剖面。 根據進一步較佳具體實施例,側壁間隔,最好是氮化 物間隔’是在射極窗口的側壁上形成高度摻雜射極之前 產生。 請參考下列附圖進一步詳細說明本發明,其,中 圖1至9顯示根據本發明之方法的第一具體實施例圖示。 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 五、發明説明(7 ) 圖1 0至1 3顯示根據本發明 示 古的弟二昇體實施例圖 〇 以及 圖14概略顯示根據齡_“等人所發表的雙極電晶體, 圖⑸既略顯示根據J. Schiz等人所發表的雙極電晶體。 下列圖1至9顯示根據本發明之方法的第一具體實施例圖 不。根據本發明的方法步驟a),提供”基板1〇具有集極 12、基極14和輕度摻雜射極16了確保集極12的電子連 接’集極12接觸掩藏層11。此外,提供絕緣17(本例為 LOCOS絕緣)和其下方所謂的 '、電路終止。8,以絕緣之後 的雙極電晶體。 =矽基板10至掩藏層丨丨,集極12藉由選擇的磊晶產生於 掩藏層11之上。在此情況下,集極12由絕緣層19,例如 曰從側面圍住。之後,沉積高度摻雜矽鍺基極14和 輕度摻雜射極層16,例如藉由差分磊晶。基極14最好是20 至50 nm的厚度,而且是每立方公分大於2 ι〇!9的型摻雜 。^度摻雜射極16具有50至150 nm厚度,每立方公分低於2 1018的η、型摻雜。圖1顯示所產生的情況。 接著’儿積CVD氧化終止層2〇。在此情況下,氧化終止層 2〇厚度介於5至30 nm之間。其沉積的執行溫度為,例如, 600°C。接著沉積高度摻雜(p + )非晶矽層21。在此情況下, 非晶矽層21厚度介於100至1〇〇〇 nm之間。其沉積的執行溫 度為’例如,550。(:。此外,會應用厚度約35 nm的濺擊氮 化層22。 -10 - 本紙張尺度適用中a S家標準(CNS) A4規格(21G X 297公愛) 526563 A7 ___B7 五、發明説明(8 ) 之後,由光線科技圖樣化氮化層22和非晶矽層2 1,藉由 乾式蝕刻至射極窗口的寬度。在此情況下,固為非晶石夕可 就有關氧化物受到高度選擇性蝕刻(> 1 〇),因此氧化層22可 作為蝕刻終止。氧化物20可接著由HF移除。圖2顯示所產生 的情況。 根據本發明的方法之必要部份,包含以濕式蝕刻在基極 14上方圖樣化輕度摻雜射極層16。層疊包含氧化層2〇、非 晶矽層2 1和氮化層22,在此情況下作為圖樣化光罩。在此 情況下,最好使用KOH或膽鹼進行濕式化學蝕刻輕度摻雜 射極層16。使用KOH或膽鹼進行濕式化學蝕刻,優點在於 KOH或膽鹼可在n_型和p-型矽之間選擇性地蝕刻。輕度摻雜 射極層16以此方式可就有關基極14和已圖樣化的非晶矽層 21進行選擇性圖樣化。此外,使用K〇H或膽鹼的濕式化學 I虫刻,其優點在於底層基極14不會產生缺陷。 因為輕度摻雜射極層16形成於基極14之上,作為實質上 單結晶層,使用KOH或膽鹼的濕式化學蝕刻終止於表面 (Π1),該等表面係於沿著表面(1〇〇)邊緣(11〇)底切期間形成 。這也是矽晶圓在慣例上平坦和基板方向的特性。由表面 (1 U)攸側面圍住(包含角落區域)的輕度摻雜射極16同樣以 此方式形成。圖3顯示所產生的情況。 輕度摻雜射極的側壁接著由氮化間隔23隔離。為了避免 在基極14上進行乾式姓刻,首先沉積厚度5至5〇⑽的乳化 層23,接著以氧化物沉積’如侧,圖樣化氧化物間隔24 ’接著再進行乾式蝕刻。圖4顯示所產生的情況。基於簡化 -11 - 本紙張尺度適用中國國冬標準(CNS) A4規格(210X 297公笼)" --:------- 526563 A7 B7 五、發明説明(9 ) 之故,側面圍住輕度摻雜射極16的終止表面(111 ),將不在 圖4和其後圖中顯示。 之後,以濕式化學,最好是利用磷酸,就有關氧化物24 選擇性移除氮化物23,結果只留下受氧化物問隔24保護的 氮化層23區域。接著以HF移除氧化物間隔24,產生氧化物 間隔所保護的該氮化層區域形成側壁間隔23。圖5顯示所產 生的情況。 之後’基極連接25藉由差分蠢晶在基極未覆蓋區域上形 成。在此情況下,最好是高度摻雜,特別是P'型摻雜的基 極連接25(>1 102G)作為基極連接。在此情況下,選擇的磊 晶最好是在也會產生基極14的溫度下產生(例如約8〇〇cC)。 因此在此情況下,不會大幅擴大摻雜剖面。圖6顯示所產生 的情況。 基極的連接2 5以此方式實質上與輕度摻雜射極16平行, 亦即基極14藉以接觸基極連接25的實質上接觸區域,與接 觸區域平行,輕度摻雜射極16並藉此接觸基極14。在此情 況下,基極連接25藉由側壁間隔23與輕度摻雜射極隔離。 因為基極連接25的單結晶區域實質上沒有缺陷,因此可以 製作非常薄的側壁間隔23。 如圖7所示,接著沉積和平坦化CVD氧化物%。在此情況 下,拋光去掉射極窗口上方剩餘的氮化層22。接著在射極 窗口進行犧牲層的自動校準移除 省虫刻移除射極窗口的非晶矽層2 1 蝕刻終止層(圖8)。 。在此情況下,藉由乾式 ,CVD氧化層2〇再次作為
裝 訂
線 -12- 526563
氧化層20同樣使用HF以濕式蝕刻移除後 射極多晶矽27。基極接觸點28和集極接 用的方式產生。圖9顯示所產生的情況。 ’沉積和圖樣化 觸點29依序以慣 對照於根據先前技藝如圖14所示的雙極電晶體’根據本 發明如圖9所示的雙極電晶體具有側壁間隔23,—直向下廷 伸至基極’亚至少由實質上單結晶基極連接25部份環繞。 根據先前技藝如圖14所示的雙極電晶體,單結晶广型播雜 區域以η-型射極緣丨μ古由 i耵徑、、止同度,並向下深入至基極,而根據本 &月如圖9所tf的雙極電晶冑,在基極底層邊緣開始進行絕 、’水,而基極連接25的單結晶區域可確實地置於基極上層邊 、冬口為基極14的單結晶基極連接25實質上沒有缺陷,因 此可以製作非常薄的側壁間隔23。 y列圖10至13顯示根據本發明之方法的第二具體實施例 圖示在此清况下,第二具體實施例的第一步驟相當於圖1 、2中說明的步驟,因此可省掉重複部份。 藉由乾式蝕刻圖樣化氮化層22和非晶矽層2 1後,會在氮 化層22和非晶矽層21的側壁上產生氮化物間隔30。在此情 况下,氧化層2〇再次作為蝕刻終止。圖丨〇顯示所產生的情 况除了包含矽和氮化矽的層疊,也可使用只由氮化矽組 成的光罩。其優點在於只需要選擇性地蝕刻南個物質之一 。接著使用HF移除氧化物20。 後必須以座式姓刻在基極14上方圖樣化輕度摻雜射 極層16 °層叠包含氧化層20、非晶矽層21和氮化層22,在 此凊况下作為圖樣化光罩。在此情況下,最好使用Κ〇Η或 -13-
裝 訂
線 五、發明説明(11 ) 膽驗進行濕式化學㈣輕度摻雜射極層i 6。因為輕度換雜 射極層W形成於基極14之上,作為實質上單結晶層又所以 使用随或膽驗的濕式化學㈣可終止於表面(丨⑴,該等 表面於沿著表面(100)邊緣(110)底切期間形成。圖"顯 產生的情況。 在基極未覆蓋區域上形 ’特別是型摻雜的基 選擇的磊晶最好是在也 8〇0°C)。因此在此情況 之後’基極連接25藉由差分磊晶 成。在此情況下,最好是高度摻雜 極連接25(>1 l〇2G)作為基極連接。 會產生基極14的溫度下產生(例如約 下,不會大幅擴大摻雜剖面。因為在此具體實施例中,側 壁間隔30沒有出現在輕度摻雜射極—區域中,基極_ 連接25,以pn接合與輕度摻雜射極16隔離。 接著沉積和平坦化CVD氧化物26。在此情況下,拋光去 掉射極窗口上方剩餘的氮化層22。接著在射極窗口進行犧 牲層的自動板準移除。在此情況下葬 1月/几卜糟由乾冬蝕刻移除射 極囪口的非晶碎層2 1,c VD氣化物9 ο五a於* 礼化物20再次作為蝕刻終止層 。圖12顯示所產生的情況。 接著產生進一步側壁間隔31(如氮化物間隔),以確保基 極連接25和之後產生的„+射極之間產生出足夠的距離。氧 化層20同樣使請以濕^虫刻移除後,沉積和圖樣化“ 極多晶2 7。圖1 3顯示所產生的情況。 對照於根據先前技藝如圖15所示的雙極電晶體,根據 亡:明如圖13所示的雙極電晶體,基極連接25的一部份 實質上為單結晶,並與輕度摻雜射極16的終止表面(丨 本紙張尺度適财S S家標準(CNS) A4規格(210X297公釐) -14- 526563 A7
形成pn接合。根據先前技藝 必須以光線科技來產生側壁 常是不可能的。這樣會導致 明如圖1 3所示的雙極電晶體 側側壁間隔3 1引進已存在的 吊薄’如低於5 0 n m。 如圖1 5所示的雙極電晶體, 間隔’厚度要低於2〇〇 μηι通 較高的寄生電容。根據本發 ’可利用自動校準方式將内 射極孔,因此也可以變得非 -15- 本紙張尺度適用中國國家標準(CNS) Α4規格(210X 297公釐)

Claims (1)

  1. npn雙極電 曰種用以製造一雙極電晶體的方法,特別是一 晶體’該方法具有下列步驟: 一基極和一輕度摻 a) 一半導體基板,具有一集極 雜射極層; b) 一光罩施加至該輕度摻雜射極層 層 〇一藉由光罩的輔助以濕式化學蝕刻該輕度摻雜射極 ’藉此形成一輕度摻雜射極; d) 一基極連接形成於該基極未覆蓋區域上; e)移除該光罩並形成一高度摻雜射極。 如申請專利範圍第1項之方法, 其特徵在於 使用一高度摻雜矽鍺基極作為該基極。 如申凊專利範圍第1或2項之方法, 其特徵在於 該光罩包含一氧化層、一矽層和一氮化層。 如申凊專利範圍第1或2項之方法, 其特徵在於 以鹼性蝕刻劑,特別是Κ〇ϋ、膽鹼及/或.乙二胺,濕 化學蝕刻該輕度摻雜射極層。 …二 如申請專利範圍第丨或2項之方法, 其特徵在於 该輕度摻雜射極層形成於該基極上方,作為實質上 單結晶層,而濕式化學蝕刻終止於該實質上士 = 526563 4、申請專利範園 6.如申請專利範圍第1或2項之方法, 其特徵在於. …側壁間隔’最好是_氮化物間隔,在濕式化學敲刻 該光罩側壁之前產生。 7·如_請專利範圍第丨或2項之方法, 其特徵在於 側壁間隔’最好是—氮化物間隔,在該光罩和該輕 X摻雜射極的側壁上形成基極連接之前產生。 8·如申請專利範圍第】或2項之方法, 其特徵在於 该基極連接藉由選擇㈣晶在該基極未覆蓋 形成。 如申請專利範圍第丨或2項之方法, 其特徵在於 ::壁:隔,最好是一氮化物間隔,在該射極窗口 土上形成该咼度摻雜射極之前產生。 一種雙極電晶體,牲則θ 放丄 特別疋ηρη雙極電晶體,具有一 板(1〇)、一集榀β ^ V 上 裝 9. 的 10. 基板⑽、—集極(12)、一基極⑼ (16)和一高度摻雜射極(27), 體 輕度摻雜射極 其特徵在於 導向:才:二連二(2一5)與該•讀摻雜射極(16)實質^ ^ 極⑽隔離。▲ B M23)或-卯接合與該輕度摻雜射 I如中請專利範圍第_之雙極電晶體, 17- 本紙張尺賴财S ®家標準釐) 訂 526563
    申請專利範園 ’的摻 其特徵在於 該基極U4)設計為一高度摻雜石夕錯基極。 A如中請專利範圍㈣或叫之雙極電晶體, 其特徵在於 該基極(14)具有-每立方公分高於2 ](^的 是P -型摻雜。 心_,待別 α如申請專利範圍第1(mu項之雙極電晶體, 其特徵在於 該輕度摻雜射極⑽具有—每立方公分低於 雜’特別是η -型捧雜。 Κ如申請專利範圍第_U項之雙極電晶體, 其特徵在於 該輕度摻雜射極(16)設計為_實質上單語晶 面(U 1)側面圍住。 9 I由表 如申請專利範圍第⑺或丨丨項之雙極電晶體, 其特徵在於 該側壁間隔(23)設計為一氮化物間隔。 16.如申請專利範圍第1〇或丨丨項之雙極電晶體, 其特徵在於 該基極連接(25)至少在區域中為單結晶設計。 17·如申請專利範圍第…或"項之雙極電晶1 , 其特徵在於 & ^ 該基極連接(25)為-高度摻雜,特別是^型推 極連接。 J % 本紙張尺度適用中國國家標準(CNS) A4規格(210 : 裴 訂 m -18- 526563 8 8 8 8 A B c D 々、申請專利範圍 18.如申請專利範圍第1 〇或11項之雙極電晶體, .其特徵在於 該集極(12)與一掩藏層(11)接觸。 -19- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐)
TW091101373A 2001-02-02 2002-01-28 Bipolar transistor and method for fabricating it TW526563B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10104776A DE10104776A1 (de) 2001-02-02 2001-02-02 Bipolartransistor und Verfahren zu dessen Herstellung

Publications (1)

Publication Number Publication Date
TW526563B true TW526563B (en) 2003-04-01

Family

ID=7672668

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091101373A TW526563B (en) 2001-02-02 2002-01-28 Bipolar transistor and method for fabricating it

Country Status (6)

Country Link
US (1) US7064360B2 (zh)
EP (1) EP1356527B1 (zh)
CN (1) CN1283012C (zh)
DE (2) DE10104776A1 (zh)
TW (1) TW526563B (zh)
WO (1) WO2002061843A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6936519B2 (en) * 2002-08-19 2005-08-30 Chartered Semiconductor Manufacturing, Ltd. Double polysilicon bipolar transistor and method of manufacture therefor
DE10308870B4 (de) 2003-02-28 2006-07-27 Austriamicrosystems Ag Bipolartransistor mit verbessertem Basis-Emitter-Übergang und Verfahren zur Herstellung
DE10317098A1 (de) * 2003-04-14 2004-07-22 Infineon Technologies Ag Verfahren zur Herstellung eines Bipolartransistors
EP1654768A1 (de) * 2003-08-13 2006-05-10 ATMEL Germany GmbH Verfahren zur verbesserung elektrischer eigenschaften aktiver bipolarbauelemente
US7005359B2 (en) * 2003-11-17 2006-02-28 Intel Corporation Bipolar junction transistor with improved extrinsic base region and method of fabrication
FR2868203B1 (fr) * 2004-03-29 2006-06-09 St Microelectronics Sa Procede de fabrication d'un transistor bipolaire a base extrinseque monocristalline
DE102004017166B4 (de) 2004-04-01 2007-10-11 Atmel Germany Gmbh Verfahren zur Herstellung von Bipolar-Transistoren
US7115965B2 (en) * 2004-09-01 2006-10-03 International Business Machines Corporation Vertical bipolar transistor with a majority carrier accumulation layer as a subcollector for SOI BiCMOS with reduced buried oxide thickness for low-substrate bias operation
CN102087977B (zh) * 2009-12-04 2012-04-18 无锡华润上华半导体有限公司 垂直npn晶体管及其制造方法
JP5621621B2 (ja) 2011-01-24 2014-11-12 三菱電機株式会社 半導体装置と半導体装置の製造方法
US9722057B2 (en) * 2015-06-23 2017-08-01 Global Foundries Inc. Bipolar junction transistors with a buried dielectric region in the active device region
CN108336138B (zh) * 2017-01-19 2021-02-09 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
US10580714B2 (en) * 2017-11-01 2020-03-03 Electronics And Telecommunications Research Institute Nano flake defect passivation method and electronic device manufactured using the same

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4619036A (en) * 1984-09-28 1986-10-28 Texas Instruments Incorporated Self-aligned low-temperature emitter drive-in
JPH03209833A (ja) * 1989-12-01 1991-09-12 Hewlett Packard Co <Hp> 先進的エピタキシャル堆積技術を利用したSi/SiGe異種接合バイポーラトランジスタ及びその製造方法
US5250448A (en) * 1990-01-31 1993-10-05 Kabushiki Kaisha Toshiba Method of fabricating a miniaturized heterojunction bipolar transistor
EP0478923B1 (en) * 1990-08-31 1997-11-05 Texas Instruments Incorporated Method of fabricating self-aligned heterojunction bipolar transistors
EP0562549B1 (en) * 1992-03-24 1998-07-01 Sumitomo Electric Industries, Ltd. Heterojunction bipolar transistor containing silicon carbide
JPH06132298A (ja) * 1992-10-14 1994-05-13 Mitsubishi Electric Corp 半導体装置の製造方法
FR2697945B1 (fr) * 1992-11-06 1995-01-06 Thomson Csf Procédé de gravure d'une hétérostructure de matériaux du groupe III-V.
DE4301333C2 (de) * 1993-01-20 2003-05-15 Daimler Chrysler Ag Verfahren zur Herstellung von Silizium-Germanium-Heterobipolartransistoren
DE4417916A1 (de) * 1994-05-24 1995-11-30 Telefunken Microelectron Verfahren zur Herstellung eines Bipolartransistors
US5583059A (en) * 1994-06-01 1996-12-10 International Business Machines Corporation Fabrication of vertical SiGe base HBT with lateral collector contact on thin SOI
JPH08139101A (ja) * 1994-11-07 1996-05-31 Nippon Telegr & Teleph Corp <Ntt> ヘテロ接合バイポーラトランジスタ及びその製造方法
FR2728389A1 (fr) * 1994-12-19 1996-06-21 Korea Electronics Telecomm Procede de fabrication d'un transistor bipolaire a hetero-jonctions
US5620907A (en) * 1995-04-10 1997-04-15 Lucent Technologies Inc. Method for making a heterojunction bipolar transistor
DE19609933A1 (de) * 1996-03-14 1997-09-18 Daimler Benz Ag Verfahren zur Herstellung eines Heterobipolartransistors
EP0810646A3 (en) * 1996-05-13 1998-01-14 Trw Inc. Method of fabricating very high gain heterojunction bipolar transistors
US5804487A (en) * 1996-07-10 1998-09-08 Trw Inc. Method of fabricating high βHBT devices

Also Published As

Publication number Publication date
EP1356527A1 (de) 2003-10-29
WO2002061843A1 (de) 2002-08-08
EP1356527B1 (de) 2010-02-03
CN1518773A (zh) 2004-08-04
US7064360B2 (en) 2006-06-20
US20040099881A1 (en) 2004-05-27
DE10104776A1 (de) 2002-08-22
CN1283012C (zh) 2006-11-01
DE50214199D1 (de) 2010-03-25

Similar Documents

Publication Publication Date Title
US6121102A (en) Method of electrical connection through an isolation trench to form trench-isolated bipolar devices
US6610578B2 (en) Methods of manufacturing bipolar transistors for use at radio frequencies
US8067290B2 (en) Bipolar transistor with base-collector-isolation without dielectric
TW526563B (en) Bipolar transistor and method for fabricating it
JP2009141375A (ja) 半導体プロセスおよび集積回路
JPH0693462B2 (ja) バイポーラ・トランジスタ及びその製造方法
US20090212394A1 (en) Bipolar transistor and method of fabricating the same
JP2002289834A (ja) 半導体装置の製造方法および半導体装置
US6528861B1 (en) High performance bipolar transistor architecture
US7572708B1 (en) Utilization of doped glass on the sidewall of the emitter window in a bipolar transistor structure
US20080099796A1 (en) Device with patterned semiconductor electrode structure and method of manufacture
TW201733028A (zh) 具有不同基極分佈之異質接面雙極電晶體的整合
JP2001332561A (ja) バイポーラトランジスタおよびその製造方法
JP3537494B2 (ja) 半導体装置および半導体装置の製造方法
JPS6244853B2 (zh)
JP3127181U (ja) 半導体装置
TW423079B (en) A process for manufacturing ic-components to be used at radio frequencies
JP4458895B2 (ja) バイポーラトランジスタ
TW200428651A (en) Semiconductor device and method of manufacturing such a device
JPH1065015A (ja) 半導体装置およびその製造方法
JP3707978B2 (ja) 半導体集積回路とその製造方法
JPH10256389A (ja) 半導体装置の製造方法
JP2005032932A (ja) 半導体装置及びその製造方法
JP2000031160A (ja) 半導体装置およびその製造方法
JPS61141178A (ja) 半導体装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees