WO2001073832A1 - Procede de traitement de surface pour semiconducteur - Google Patents

Procede de traitement de surface pour semiconducteur Download PDF

Info

Publication number
WO2001073832A1
WO2001073832A1 PCT/JP2001/002548 JP0102548W WO0173832A1 WO 2001073832 A1 WO2001073832 A1 WO 2001073832A1 JP 0102548 W JP0102548 W JP 0102548W WO 0173832 A1 WO0173832 A1 WO 0173832A1
Authority
WO
WIPO (PCT)
Prior art keywords
reaction chamber
chamber
gas
reaction
semiconductor
Prior art date
Application number
PCT/JP2001/002548
Other languages
English (en)
French (fr)
Inventor
Mikio Takagi
Original Assignee
F.T.L. Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by F.T.L. Co., Ltd. filed Critical F.T.L. Co., Ltd.
Priority to AU44580/01A priority Critical patent/AU4458001A/en
Priority to US10/240,261 priority patent/US6867147B2/en
Publication of WO2001073832A1 publication Critical patent/WO2001073832A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment

Definitions

  • the present invention relates to a method for treating a surface of a semiconductor. More specifically, in a process of manufacturing a semiconductor device on a silicon wafer, a poly-Si, a doped poly-Si, a metal, a TiSi 2 , a WSi. 2, T i a natural oxide film , Oh Rui formed like silicon embedding an electrode material is exposed in the contactor Tohoru such N is divided like scum registry and silicon is produced by the reaction It relates to a dry etching method.
  • Background art a process of manufacturing a semiconductor device on a silicon wafer, a poly-Si, a doped poly-Si, a metal, a TiSi 2 , a WSi. 2, T i a natural oxide film , Oh Rui formed like silicon embedding an electrode material is exposed in the contactor Tohoru such N is divided like scum registry and silicon is produced by the reaction It relates to a dry etching method.
  • JP-A-5-2755392 discloses a single-wafer-type natural oxide film removing apparatus for semiconductor silicon wafers (hereinafter, referred to as “e-ha”). While cooling the wafer to about 173 K (-100 ° C) through a susceptor, the plasma-excited mixed gas of NF 3 and H 2 reacts in a downstream manner. The natural oxide film is etched by flowing into the room. In addition, since etching stops when (NH 4 ) 2 S i F 6 is formed on the wafer, irradiation with inert plasma Ar is performed. Tching has been resumed.
  • the reaction time consisting of cooling, plasma etching, and removal of reaction products is about 4 minutes per wafer, and the time required to move in and out of the wafer is required. The total time is about 7 minutes when the padding time is added. Therefore, natural oxide film removal was the bottleneck of the entire production line because the overhead time was added to each production line. If the natural oxide film is removed by a vertical batch method like the decompression CVD method, such a problem can be solved, but no solution has been considered in the past. Furthermore, in the conventional single-wafer natural oxide film removal method, the processing time must be shortened by raising the etching rate, so it is essential to cool the wafer to 293 K or less via a susceptor. . This complicates the cooling mechanism.
  • the first method according to the present invention is a method for producing a natural silicon oxide film in a contact hole.
  • a method for treating a semiconductor surface with a reaction product of at least one selected first gas and a second gas comprising a compound containing fluorine, which does not contain carbon and oxygen comprises: While rotating a plurality of vertically arranged semiconductor silicon wafers kept at 3 K or less, the reaction products extend vertically along the reaction chamber and the internal pressure is lower than the pressure in the reaction chamber.
  • the method is characterized in that the semiconductor silicon wafer is introduced into the reaction chamber in a substantially horizontal direction through a high chamber, and then the semiconductor silicon wafer is heated to 373 K or more.
  • A a first chamber extending vertically along the reaction chamber, and (mouth) a first chamber having a plurality of first outlets opened in the following second champer and arranged in the vertical direction.
  • E extending vertically along the reaction chamber, (ii) arranging a plurality of second jet ports opening to the reaction chamber in the vertical direction, and (e) internal pressure Is a method in which the second gas is introduced into the second chamber, which is intermediate between the pressure in the first chamber and the pressure in the reaction chamber.
  • the second method of the present invention is characterized in that: (a) extending a plurality of semiconductor silicon wafers arranged vertically in a vertical direction along a reaction chamber while keeping a plurality of semiconductor silicon wafers kept at a temperature of not more than 233 K; (Port) A plurality of first gas outlets opened to the reaction chamber are vertically arranged, and (C) The first gas is introduced into the first chamber where the internal pressure is higher than the pressure in the reaction chamber. And (2) a plurality of second ejection ports extending vertically along the reaction chamber and (e) opening in the reaction chamber in a longitudinal direction, and (f) close to the first chamber. (G) introducing a second gas into a second chamber having an internal pressure higher than the pressure in the reaction chamber; It is characterized by heating silicon wafers to over 373 K.
  • the present invention will be described in detail.
  • wafers arranged vertically for example, from 50 sheets to 150 sheets are processed.
  • the wafer is cooled to, for example, 173 K (110 ° C) in order to increase the etching rate, but in the case of batch processing, throughput is reduced if the temperature is 32 K or less. In particular, cooling is not required as it does not cause problems. If the temperature rises to more than 32 K due to the impedance mismatch of the microwave circuit and cooling is required, it is difficult to cool through the susceptor as in the conventional method.
  • the wafer is cooled preferably to a temperature of 303 to 318 K by gas cooling using a vaporized liquid of liquid nitrogen or the like.
  • the present invention performs the surface treatment in a temperature range of 25 K to 32 K, but usually, the temperature is from room temperature to 32 K. Perform surface treatment on the area.
  • the gaseous cooling medium When introducing the gaseous cooling medium into the reaction system, supply a cooling medium sufficiently lower than the temperature of the evaporator (over 373 K), and maintain a constant relationship between the reaction system pressure and the exhaust pump pressure. , The temperature of the wafer can be controlled with good reproducibility.
  • a cooling medium such as water is flowed through a wall constituting one or both of the first and second champers, and the first and / or second gas is cooled to 233 K. Indirect cooling is also possible below.
  • the (first and second) chambers used for etching can have a pressure difference between the internal gases and a gas inside the reaction chamber, and can further have a pressure difference between them. It is a pipe, a box, etc. that can let gas flow in and store it, and then blow it out. When such a pressure difference is applied, the distribution of radicals, molecules, atoms, and the like in the chamber becomes uniform.
  • the gas pressure difference in the first and second chambers is, for example, 400 Pa (3 torr) to 1.3 KPa (10 torr), a gas having substantially the same concentration is supplied to a plurality of wafers. It is once raised.
  • the gas pressure in the reaction chamber is generally from 13 Pa (1 torr) to 400 Pa (3 torr).
  • the shortest distance to each of the vertically mounted wafers can be obtained. It becomes possible to supply the etching gas uniformly.
  • the outlets of these chambers are arranged at the top and bottom so as to correspond to the height of the array.
  • the following is possible as a mixing method of the first gas and the second gas.
  • the thickness of the native oxide film is generally less than 20 angstroms for an 8- to 12-inch wafer, and the thickness variation is about 2 to 10 angstroms. For example, if a natural oxide film with a thickness of 0 to 5 ⁇ is formed in the contact hole, the target is to perform etching of 5 ⁇ . When the native oxide film is thick, argon is mixed with the first gas to increase the reaction speed through the use of microwave-excited argon.
  • FIG. 1 is a longitudinal sectional view showing an example of an apparatus for performing the first method of the present invention.
  • FIG. 2 is a sectional view taken along line AA of FIG.
  • FIG. 3 is a longitudinal sectional view showing an example of an apparatus for carrying out the second embodiment of the present invention.
  • FIG. 4 is a partially enlarged perspective view of the first chamber of FIG. 1 for explaining a method of indirect cooling of gas.
  • FIG. 5 is a cross-sectional view taken along a VV arrow in FIG. BEST MODE FOR CARRYING OUT THE INVENTION
  • FIGS. 1 and 2 showing an embodiment of the first invention method
  • FIG. 3 showing an embodiment of the second invention method.
  • the pressure is 0.8 KPa (5 torr) to 1.3 KPa a. 1 0 torr) about the first Chiya members, 1 0 ⁇ d Doha, 2 0 pressure force SO. 1 3 P a (1 0 one 3 torr) ⁇ 1. 3 KP a (1 0 torr) degree
  • the reaction chamber, 22 is pressure
  • the reaction chamber 20, in which a plurality of 12-inch wafers 10 are vertically arranged at intervals of, for example, 10 to 50 mm, has a structure in which the bottom of an aluminum tube 8 whose top is closed is closed by a bottom plate 12. .
  • the wafer 10 is vertically arranged by a jig 9 fixed to a rotating shaft 9a, and is rotated by the rotating shaft 9a in order to make the reaction with the etching gas uniform.
  • the first gas, for example, H 2 , N 2 is the pressure at the inlet 1 and the pressure at the inlet S 6 6
  • the gas flows into the first chamber 15 set at about 5 Pa (5 torr) to 2.6 kPa (20 torr) at a flow rate of, for example, 1 L / min.
  • reference numerals 6 and 7 denote a partition plate and the outside of the casing constituting the first champer 5, respectively, and are made of an aluminum material in order to suppress generation of particles.
  • the first gas is excited by a microwave with an output of 400 w and 2.45 GHz passing through a sapphire window 4 provided above. 3 is a microwave conduit.
  • the second gas is separated from the inflow port 2 by a non-conductive and corrosion-resistant aluminum oxide plate 16 and an aluminum plate 6 at a flow rate of, for example, 100 to 300 cc / min.
  • the second channel on which the wall is formed Flow into Yamber 22.
  • the first gas is supplied to the partition plate 6 of the first chamber 15 through a plurality of vertically formed through-holes (first outlets) 6a having a diameter of about 0.5 to 1.0 mm. Then, it flows into the second chamber 122, and similarly flows into the reaction chamber 20 through a plurality of through holes (second outlets) 22a formed in the vertical direction.
  • the distance between the through holes 22 a and the wafer 10 is 10 to 20 mm, the number of the through holes 22 a is less than or equal to the number of wafers, and the number of wafers One to three or more is preferred.
  • the flow of the etching gas flows slightly up and down, but because it is substantially horizontal, the etching gas with high reactivity is supplied to each wafer 10 Is done.
  • the etching gas is once collected in a box 11 projecting outside the reaction chamber 20, and is then exhausted through an exhaust pipe 13 and a valve 14 connected to a pump. 15 is a pressure gauge.
  • a cooling gas such as a vaporized liquid nitrogen gas is supplied from the gas inlets 1 and / or 2 or a specially provided gas inlet (not shown). 0 can be cooled below room temperature. Also, after the reaction between the natural oxide film and the etching gas, heating the anode 10 to about 3733 K by the lamp 30 arranged in the reaction chamber promotes the dissociation of the complex and generates particles. Prevent You can. Alternatively, the heater 10 can be transferred to another device and heated.
  • FIG. 3 shows an embodiment of the second method, in which the same members as those in FIGS. 1 and 2 are denoted by the same reference numerals, and in which a second champer 22 constituted as a tube is used.
  • a second champer 22 constituted as a tube is used.
  • they are arranged near the first chamber 15, preferably at an interval of 5 to 10 mm.
  • 25 is a microphone mouth wave generator.
  • the first gas and the second gas are mixed while flowing in the horizontal direction to generate an etching gas, which is mixed with the wafer 10 while being sucked into the exhaust pipe 13 through the space between the wafers 10. react.
  • the reaction medium and gas are cooled by flowing cooling water of about 283 K to 288 ⁇ through the cooling medium flow path 32 formed in the wall of the chamber. Illustrate how to do.
  • the cooling medium passage 32 is formed in the partition plate 6 of the first chamber 5 in an inverted U-shape surrounding the ejection port 6a.
  • the microwave excited gas indirectly cooled by the cooling water reacts with NF 3 and the like in the second champ 122 without losing the excited state. Therefore, the reaction product also comes into contact with the wafer 10 at a weak room temperature.
  • the removal of a natural oxide film can be performed by a batch process, which greatly contributes to the throughput of semiconductor device production.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Description

明 細 書
半導体の表面処理方法 技術分野
本発明は半導体の表面処理方法に関するものであり、 さ らに 詳しく述べるならばシリ コンゥヱーハに半導体装置を製造する 工程において、 ポリ S i 、 ドープ ドポリ S i 、 金属、 T i S i 2 、 W S i 2 、 T i Nなどの電極材料を埋め込むコンタク トホール内 で露出されているシリ コンなどに形成されている 自然酸化膜,、 あ るいはレジス ト とシリ コンが反応して生成するスカムなどを除 去する ドライエッチング方法に関するものである。 背景技術
コンタク トホール内の自然酸化膜の除去は、 古く は化学ドライ エッチ、 I P A (イ ソプロ ピルアルコール） 洗浄などによ り行わ れていたが、 コンタク トホールの微細化ゃァスぺク ト比の増大に 伴ってこれらの方法では対応できなく なった。
特開平 5— 2 7 5 3 9 2号公報による と、 半導体シリ コンゥ ニ ーハ （以下 「ゥエ ーハ」 と称する） の枚葉式自然酸化膜除去装 置が示されており、 これによる と、 ゥエ ーハをサセプタを介して 1 7 3 K ( - 1 0 0 °C ) 程度まで冷却しつつ、 プラズマ励起され た N F 3 と H 2 の混合ガスをダウンス ト リ ーム式で反応室内に 流し込むこ とによ り 自然酸化膜をエッチングしている。 また、 ゥ エ ーハに ( N H 4 ) 2 S i F 6などが形成されるとエッチングが停 止するので、 不活性プラズマ化した A r を照射するこ とによ りェ ツチングを再開させている。
また、 N F 3 と N H 3 を使用した S i 〇 2自然酸化膜エッチ ング方法も発表されている ( 1999 DRY PROCESS SYMPOSSIUM, In-s l tu observation of Si Native Oxide Removal Employing Hot NH3/NF3 Exposure. Ogawa et al, pp 273 - 278)。 この論文ではゥ エーハ上の ( N H 4 ) 2 S i F 6 を 1 0 0 °Cを超える温度で解離 させることによ り 自然酸化膜が除去される ；ガスの反応生成物は NH4F · HF あるいは NH4F と考えられるとの説明がある。 原料ガス の反応生成物を以下の説明ではエッチングガスと称する。
従来の枚葉式自然酸化膜除去方法では、 冷却、 プラズマエッチ 及び反応生成物の除去からなる反応時間はゥ ーハ 1枚当 り 4 分程度であり 、 これにゥエーハの出入れを行うオーバーへッ ド時 間が加わる と合計で 7分程度である。 したがって、 生産ラインで は各回のオーバーへッ ド時間が加算されるために、 自然酸化膜除 去が全体の生産ライ ンのネックになっていた。 自然酸化膜除去を 減圧 C V D法のよ う に縦型バッチ法にて行う と、 このよ う な問題 は解決できるが、 従来解決策の考察はなされていなかった。 さ ら に、 従来の枚葉式自然酸化膜除去法ではェツチングレー トを上げ て処理時間を短縮しなければならないため、 ゥエーハをサセプタ を介して 2 9 3 K以下に冷却することが不可欠であった。 このた めに冷却機構が複雑化していた。
発明の開示
本発明は上記した問題を解決し、 1度に 5 0枚以上、 特に 1 0 0枚以上のゥヱーハを 1 〜 2時間以内で再現性良く 処理可能に するこ とを目的とする。 本発明に係る第 1 の方法は、 コンタク トホール内に自然酸化膜. スカムなどが存在する半導体シリ コンゥヱーハを配置した反応 室に、 マイク ロ波によ り励起された水素、 アンモニア、 及ぴ窒素 から選択された少なく と も 1種の第 1 のガスと、 炭素及び酸素を 含まず、 フッ素を含有する化合物からなる第 2のガス との反応生 成物で半導体表面を処理する方法において、 3 2 3 K以下に保た れかつ縦方向に配列された複数枚の半導体シリ コンゥエーハを 回転させつつ、 反応生成物を、 反応室に沿って縦方向に延在しか つ内部圧力が反応室内圧力よ り高いチャ ンバ一を介して反応室 内に実質的に水平方向に導入し、 その後前記半導体シリ コンゥェ ーハを 3 7 3 K以上に加熱するこ とを特徴と し、 その実施態様は.
(ィ） 反応室に沿って縦方向に延在し、 （口） 下記第 2 のチャン パーに開口 した複数の第 1 の嘖出口を縦方向に配列してなる第 1 のチャンバ一に第 1 のガスを導入し、 かつ （ハ） 反応室に沿つ て縦方向に延在し、 （二） 反応室に開口する複数の第 2の噴出口 を縦方向に配列し、 （ホ） 内部圧力が第 1 のチャンパ一内圧力と 反応室内圧力の中間である第 2 のチャンバ一に第 2 のガスを導 入する方法である。 また、 本発明第 2の方法は、 3 2 3 K以下に 保たれかつ縦方向に配列された複数枚の半導体シリ コンゥエー ハを回転させつつ、 （ィ） 反応室に沿って縦方向に延在し、 （口） 反応室に開口 した複数の第 1 の嘖出口を縦方向に配列してなり、 (ハ） 内部圧力が反応室内圧力よ り高い第 1 のチャンバ一に第 1 のガスを導入し、 かつ （二）反応室に沿って縦方向に延在し、（ホ） 反応室に開口する複数の第 2の噴出口を縦方向に配列し、 （へ） 第 1 のチャンバ一と近接し、 （ ト） 内部圧力が反応室内圧力よ り 高い第 2のチャンバ一に第 2のガスを導入し、 その後前記半導体 シリ コンゥエーハを 3 7 3 K以上に加熱することを特徴とする。 以下本発明を詳しく説明する。
本発明法では、 例えば 5 0枚〜 1 5 0枚縦置きに配列されたゥ エーハを処理する。
従来の枚葉処理では、 エッチング速度を高めるためにゥエーハ を例えば 1 7 3 K (一 1 0 0 °C ) へ冷却するが、 バッチ処理の場 合は 3 2 3 K以下であればスループッ ト上の問題を起こ らない ので、 特に、 冷却は必要ではない。 マイクロ波回路のイ ンピーダ ンス不整合によ り 3 2 3 K以上に昇温が起こ り、 冷却が必要にな 場合は、 従来法のよ う に.サセプタを介して冷却することは困難 であるために、 本発明においては液体窒素の気化ガスなどを用い るガス冷却によ り、 好ましく は 3 0 3から 3 1 8 Kの温度にゥェ ーハを冷却する。 この方法で実現可能なゥヱーハ最低温度は 2 5 3 Kであるので、 本発明は 2 5 3〜 3 2 3 Kの温度範囲で表面処 理を行うが、 通常は室温から 3 2 3 Kの温度範囲で表面処理を行 う。ガス状冷却媒体を反応系に導入するに当 り、ゥエーハ温度（ 3 7 3 K以上） よ り十分低温の冷却媒体を供給し、 さ らに反応系圧 力と排気ポンプの圧力を一定の関係に保つと、 再現性よく ゥエー ハの温度を制御することができる。
ガス冷却の代り に、 第 1及び第 2のチャンパ一の何れか一方又 は両方を構成する壁体内に水などの冷却媒体を流して第 1及ぴ /又は第 2のガスを 3 2 3 K以下に間接冷却するこ と もできる。
本発明においてエッチングに使用される （第 1 , 第 2 ) チャ ン バーは、 内部のガスにつき相互に圧力差をもたせ、 反応室内ガス に対しても圧力差をもたせるこ とができ、 さ らにガスを流入させ ー且溜め、 その後噴出させるこ とができる管、 函体などである。 このよ う に圧力差を付与するとチャンバ一内でのラディカル、 分 子、 原子などの分布が均一になる。 第 1及び第 2のチャンバ一内 でガス圧差が例えば 4 0 0 P a ( 3 t orr) 〜 1 . 3 K P a ( 1 0 t orr) である と、 ほぼ同一濃度のガスが複数のゥヱーハに向かつ て嘖出される。 これらのチャンバ一は共通の透孔を介して相互に 連通しているカ あるいは独立の透孔を介して減圧下の反応室内 ' と連通しているが、 これら透孔の直径を小さ く設定することによ り圧力差をもたせるこ とができる。 なお、 反応室内ガス圧は 1 3 3 P a ( 1 t orr) 〜 4 0 0 P a ( 3 t orr) が一般的である。
また、 第 1及び第 2チャンパ一を縦方向に、 好ま しく はゥエー ハ配列高さ とほぼ同じ長さで、 延在させるこ とによ り、 縦置きさ れた各々のゥエーハに最短距離で均一にエッチングガスを給送 することが可能になる。 このためには各チャンバ一の縦方向に複 数の透孔を形成して、 ガスが実質的に水平方向に導入され、 最短 距離でゥヱーハ面に到達するよ うにすることが好ま しい。 これら チャ ンパ一の噴出口はゥヱーハの配列高さに対応するよ う に上 下に配列されている。
第 1 のガス と第 2 のガスの混合方式と しては次のものが可 能である。
(ィ） チャンバ一に至る配管の途中で、 第 1及び第 2のガスを 混合するカ あるいは第 1 のガスを第 2のチャンバ一に流入させ ここで生成したエッチングガスを反応室空間に嘖出させる （第 1 発明の方法）。 この方式では第 1 チャンバ一の圧力を第 2チャン バーの圧力よ り も高く し、 第 2のチャンバ一の圧力は反応室内の 圧力よ り も高くする。 この方式では第 2のチャンバーをゥエーハ の近傍、 好ま しく は 2 c m以下の間隔でに配置する必要がある。 (口） 第 1 の嘖出口から噴出する第 1 のガスと第 2の噴出口か ら嘖出する第 2のガスを反応容器内空間で混合接触する （第 2発 明の方法）。 この方式ではエッチングガス生成以降ゥヱーハのコ ンタク トホールとの接触時間を短く できる という利点があるが、 エッチングガスの上下分流の割合が多く なる。
自然酸化膜の膜厚は 8 〜 1 2 イ ンチウエーハでは一般に 2 0 オングス トローム以下であり、 膜厚のばらつきは 2〜 1 0オング ス トローム程度である。 例えば膜厚が 0から 5オングス トローム の自然酸化膜がコンタク トホール内で形成されている場合は 5 オングス トロームのエッチングを行う ことを目標とする。 自然酸 化膜が厚い場合は第 1 のガスにアルゴンを混合し、 マイク ロ波励 起されたアルゴンを媒介と して反応速度を高める。
続いて、 エッチングガスを排気後反応室内を 3 7 3 K以上に加 熱することによ り上記した （N H 4 ) 2 S i F 6などの錯体を解離 さ せ、 こ の結果錯体が除去 さ れ る 他 S i 表面に Hy drogen t erm i nat i on (S i _H結合）力 S形成される。 図面の簡単な説明
第 1 図は、 本発明の第 1方法を実施する装置の一例を示す縦断 面図である。
第 2図は第 1 図の A— A線に沿った断面図である。
第 3図は本発明の第 2方を実施する装置の一例を示す縦断面図 である。
第 4図は、 ガスを間接冷却する方法を説明するために第 1 図の 第 1 チャ ンバ一を部分的に拡大した斜視図である。
第 5図は第 4図の V— V矢印での断面図である。 発明を実施するための最良の形態
以下、 第 1発明方法の実施態様を示す第 1 図、 第 2図 2及び第 2発明方法の実施態様を示す第 3図を参照して説明を行う。
図面を見易くするために、 実際に処理する枚数よ り少ない枚数 のゥエーハを図示した図 1及ぴ図 2において、 5 は圧力が 0 . 8 K P a ( 5 torr) 〜 1 . 3 K P a. ( 1 0 torr) 程度の第 1 のチヤ ンバー、 1 0 はゥエ ーハ ， 2 0は圧力力 S O . 1 3 P a ( 1 0一 3 torr) 〜 1 . 3 K P a ( 1 0 torr) 程度の反応室、 2 2は圧力が
4 0 0 P a ( 3 torr) 〜 6 0 0 P a ( 5 torr) 程度の第 2のチヤ ンバーである。
複数の 1 2イ ンチウエ ーハ 1 0 を例えば 1 0〜 5 0 m m間隔 で縦置き した反応室 2 0は， 上部が閉じられたアルミニウム管体 8 の底を底板 1 2で塞いだ構造である。 ゥエーハ 1 0は回転軸 9 a に固着された治具 9によ り縦置き配置されており 、 エッチング ガス と の反応を均一にするために回転軸 9 a によ り 回転せしめ られる。 第 1 のガス例えば H 2， N 2は流入口 1 力、ら圧力力 S 6 6
5 P a ( 5 torr) 〜 2 . 6 k P a ( 2 0 torr) 程度に設定される 第 1 のチャンバ一 5内に例えば 1 L/ m i nの流量で流入する。 ここで 6及び 7は、 それぞれ、 第 1 のチャンパ一 5 を構成する仕 切り板及ぴ函体外部であり、 パーティ クルの発生を抑えるために アルミニウム材からなる。 その上部に設けられたサファイア窓 4 を通り抜ける出力 4 0 0 w、 2 . 4 5 GH z のマイク ロ波によ り 第 1 のガスは励起される。 なお 3はマイクロ波導管である。 一方 第 2のガスは流入口 2から、 例えば 1 0 0〜 3 0 0 c c / m i n の流量で、 非導電性であり かつ耐食性ももつ酸化アルミ ニゥム板 1 6 とアルミ ニウム板 6 によ り仕切り壁が形成される第 2のチ ヤンバー 2 2 に流入する。 第 1 のガスは第 1 のチャンバ一 5の仕 切り板 6 に、 上下方向に複数個形成された直径が 0 . 5〜 1 . 0 mm程度の透孔 （第 1 の嘖出口） 6 a よ り第 2のチャンバ一 2 2 に流入し、 同様に上下方向に複数個形成された透孔 （第 2の噴出 口） 2 2 a よ り反応室 2 0内に流入する。 透孔 2 2 a と ゥエ ーハ 1 0までの距離は 1 0〜 2 O mmであり 、 透孔 2 2 a の個数はゥ ヱ ーハ枚数と同数以下であり、 ゥヱ ーハ枚数の 1ノ 3以上が好ま しい。
この導入期ではエッチングガスの流れは僅かには上下に流れ るが、 実質的に水平方向になっているために、 各ゥヱ ーハ 1 0に 反応性が高い発生初期のエッチングガスが給送される。 自然酸化 膜除去速度は、 透孔 2 2 a と ゥエ ーハ 1 0までの距離が 1 0〜 2 0 mmの場合ゥヱーハ間隔 （ d ) によ り影響され、 d = 1 5〜 3 O mmのときは 0 . 5 n m ( 5オングス トローム） 〜 ： L n m ( 1 0オングス ト ローム） Z分である。 シリ コン /自然酸化膜エッチ ング選択比は 1 / 6程度であるので、 エッチングのばらつきが大 きく と もコンタク トを大き くする必要はない。 反応後のエツチン グガスは、 反応室 2 0の外側に張り 出している函体 1 1 に一旦集 められ、 次にポンプに連通した排気管 1 3 とバルブ 1 4を経て排 気される。 なお 1 5は圧力計である。
自然酸化膜除去に先立って、 ガス流入口 1及び/又は 2あるい は特別に設けたガス流入口 （図示せず） からから液体窒素の気化 ガスなどの冷却ガスを流してゥエ ーハ 1 0 を室温以下に冷却す ることができる。 また、 自然酸化膜とエッチングガス との反応後 反応室内に配置されたランプ 3 0 によ り ゥエ ー ノヽ 1 0 を 3 7 3 K程度に加熱する と、 錯体の解離を促進しパーティ クルを防止す るこ とができる。 あるいは、 ゥエーハ 1 0 を別の装置に移して加 熱を行う こと もできる。
第 3図は、 第 1、 第 2図と同じ部材には同じ参照符号を付し、 第 2の方法の実施態様を示しており、 管体と して構成した第 2の チャンパ一 2 2を反応室 1 0内にて第 1 のチャンバ一 5の近傍、 好ま しく は 5〜 1 0 m mの間隔で配置している。 図中、 2 5 はマ イク 口波発生器である。
第 1 のガス及び第 2 のガスは水平方向に流れる途中で混合さ れエッチングガスを生成し、 これはゥエーハ 1 0間スペースを介 して排気管 1 3に吸引される途中でゥエーハ 1 0 と反応する。 . 第 4図及び第 5図にチャンバ一の壁体内に形成された冷却媒体 流路 3 2 によ り 2 8 3 K〜 2 8 8 Κ程度の冷却水を流して反応 生成物やガスを冷却する方法を図解する。 冷却媒体流路 3 2は第 1 のチャ ンバ一 5 の仕切板 6 内に噴出口 6 a を囲んで逆 U字状 に形成されている。 冷却水によ り 間接的に冷却されたマイク ロ波 励起ガスは、 励起状態を失わずに、 N F 3などと第 2のチャンパ 一 2 2で反応する。 したがって、 反応生成物も弱室温の温度でゥ ヱーハ 1 0 と接触する。
産業上の利用可能性
以上説明したよ う に本発明による と 自然酸化膜の除去をバッ チ処理で実施できるために、 半導体装置製造のスループッ トに貢 献すると ころが大である。

Claims

請求の範囲
1 . コ ンタク トホール内に自然酸化膜、 スカムなどが存在す る半導体シリ コンゥヱーハを配置した反応室内にて、 マイク ロ波 によ り励起された水素、 アンモニア、 及び窒素から選択された少 なく とも 1種の第 1 のガスと、 炭素及び酸素を含まず、 フッ素を 含有する化合物からなる第 2 のガス と の反応生成物で半導体シ リ コ ン表面を処理する方法において、
3 2 3 K以下に保たれた前記反応室内で縦方向に配列された複 数枚の半導体シリ コ ンゥ ーハ （ 1 0 ) を回転 （ 9 a ) させつつ 前記反応生成物を、 反応室 （ 2 0 ) に沿って縦方向に延在しかつ 内部圧力が反応室内圧力よ り高いチャ ンバ一 （ 5 , 2 2 ) を介し て反応室 （ 1 0 ) 内に実質的に水平方向にて導入し、 その後前記 反応室を 3 7 3 K以上に加熱 （ 3 0 ) するこ とを特徴とする半導 体の表面処理方法。
2. (ィ） 前記反応室に沿って縦方向に延在し、 （口） 下 記第 2のチャ ンバ一 （ 2 2 ) に開口 した複数の第 1 の噴出口 （ 6 a ) を縦方向に配列してなる第 1 のチャ ンパ一 （ 5 ) に前記第 1 のガスを導入し、 かつ （ハ） 前記反応室 （ 2 0 ) に沿って縦方向 に延在し、 （二） 前記反応室 （ 2 0 ) に開口する複数の第 2の噴 出口 （ 2 2 a ) を縦方向に配列し、 （ホ） 内部圧力が第 1 のチヤ ンバー （ 5 ) 内圧力と反応室 （ 2 0 ) 内圧力の中間である第 2の チャンパ一 （ 2 2 ) に第 2のガスを導入するこ とを特徴とする請 求の範囲第 1記載の半導体の表面処理方法。
3. コ ンタク トホール内に自然酸化膜、 スカムなどが存在 する半導体シリ コンゥエ ーハを配置した反応室にて、 マイク ロ波 によ り励起された水素、 アンモニア、 及び窒素から選択された少 なく とも 1種の第 1 のガスと、 炭素及び酸素を含まず、 フッ素を 含有する化合物からなる第 2のガス との反応生成物で半導体シ リ コン表面を処理する方法において、
3 2 3 K以下に保たれた前記反応室内で縦方向に配列された複 数枚の半導体シリ コンゥエ ーハ （ 1 0 ) を回転 （ 9 a ) させつつ. (ィ） 反応室 （ 1 0 ) に沿って縦方向に延在し、 （口） 反応室 （ 2 0 ) に開口 した複数の第 1 の噴出口を縦方向に配列してなり 、 (ハ） 内部圧力が反応室内圧力よ り高い第 1 のチャンバ一 （ 5 ) に前記第 1 のガスを導入し、 かつ （二） 反応室 （ 2 2 a ) に沿つ て縦方向に延在し、 （ホ） 反応室 （ 2 0 ) に開口する複数の第 2 の噴出口 （ 2 2 a ) を縦方向に配列し、 （へ） 前記第 1 のチャン バー （ 5 ) に近接し、 （ ト） 内部圧力が反応室内圧力よ り高い第 2のチャンバ一 （ 2 2 ) に第 2のガスを導入し、 その後前記半導 体反応室を 3 2 3 K以上に加熱 （ 3 0 ) することを特徴とする半 導体の表面処理方法。 .
4. 前記 3 7 3 K以上の加熱を反応室 （ 2 0 ) 内に配置さ れたランプ （ 3 0 ) によ り行う請求の範囲第 1から 3項までの何 れか 1項記載の半導体の表面処理方法。
5. 第 1及ぴ第 2 のチャンパ一の何れか一方又は両方を構成 する壁体内に冷却媒体 （ 3 2 ) を流して第 1及び/又は第 2のガ スを 3 2 3 K以下に間接冷却するこ とを特徴とする請求の範囲第 1 から 4項までの何れか 1項記載の半導体の表面処理方法。
6 . 前記反応室 （ 2 0 ) に反応生成物を導入するに先立って. 冷却ガスを反応室に導入するこ と を特徴とする請求の範囲第 1 から 5項までの何れか 1項記載の半導体の表面処理方法。
PCT/JP2001/002548 2000-03-29 2001-03-28 Procede de traitement de surface pour semiconducteur WO2001073832A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
AU44580/01A AU4458001A (en) 2000-03-29 2001-03-28 Method of surface treatment of semiconductor
US10/240,261 US6867147B2 (en) 2000-03-29 2001-03-28 Method of surface treatment of semiconductor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000-90884 2000-03-29
JP2000090884A JP2001284307A (ja) 2000-03-29 2000-03-29 半導体の表面処理方法

Publications (1)

Publication Number Publication Date
WO2001073832A1 true WO2001073832A1 (fr) 2001-10-04

Family

ID=18606423

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2001/002548 WO2001073832A1 (fr) 2000-03-29 2001-03-28 Procede de traitement de surface pour semiconducteur

Country Status (6)

Country Link
US (1) US6867147B2 (ja)
JP (1) JP2001284307A (ja)
KR (1) KR100781742B1 (ja)
AU (1) AU4458001A (ja)
TW (1) TW541612B (ja)
WO (1) WO2001073832A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007020926A1 (ja) * 2005-08-15 2007-02-22 F.T.L. Co., Ltd. 半導体の表面処理法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086569A (ja) * 2001-09-12 2003-03-20 Tokyo Electron Ltd プラズマ処理方法
KR100829327B1 (ko) 2002-04-05 2008-05-13 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치 및 반응 용기
US7028356B2 (en) * 2002-11-26 2006-04-18 Ge Medical Systems Global Technology Company, Llc Multiconfiguration braking system
JP4329403B2 (ja) * 2003-05-19 2009-09-09 東京エレクトロン株式会社 プラズマ処理装置
JP4495472B2 (ja) * 2004-01-13 2010-07-07 三星電子株式会社 エッチング方法
JP4987219B2 (ja) * 2004-01-13 2012-07-25 三星電子株式会社 エッチング装置
JP4495470B2 (ja) * 2004-01-13 2010-07-07 三星電子株式会社 エッチング方法
JP4987220B2 (ja) * 2004-01-13 2012-07-25 三星電子株式会社 エッチング装置
KR101025323B1 (ko) 2004-01-13 2011-03-29 가부시키가이샤 아루박 에칭 장치 및 에칭 방법
JP4495471B2 (ja) * 2004-01-13 2010-07-07 三星電子株式会社 エッチング方法
JP4475136B2 (ja) 2005-02-18 2010-06-09 東京エレクトロン株式会社 処理システム、前処理装置及び記憶媒体
JP4746581B2 (ja) * 2007-04-12 2011-08-10 株式会社日立国際電気 基板処理装置
JP5194008B2 (ja) * 2007-06-22 2013-05-08 株式会社アルバック 半導体ウェーハの保護方法及び半導体装置の製造方法
US20090017637A1 (en) * 2007-07-10 2009-01-15 Yi-Chiau Huang Method and apparatus for batch processing in a vertical reactor
US20090197424A1 (en) * 2008-01-31 2009-08-06 Hitachi Kokusai Electric Inc. Substrate processing apparatus and method for manufacturing semiconductor device
JP5284182B2 (ja) * 2008-07-23 2013-09-11 株式会社日立国際電気 基板処理装置および半導体装置の製造方法
CN103184434B (zh) * 2011-12-31 2016-08-10 北京北方微电子基地设备工艺研究中心有限责任公司 托盘装置、托盘及半导体处理设备
TWI604528B (zh) * 2012-10-02 2017-11-01 應用材料股份有限公司 使用電漿預處理與高溫蝕刻劑沉積的方向性二氧化矽蝕刻
US11703229B2 (en) * 2018-12-05 2023-07-18 Yi-Ming Hung Temperature adjustment apparatus for high temperature oven

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05214531A (ja) * 1991-09-30 1993-08-24 Siemens Ag プラズマエッチングによる析出チャンバの浄化方法
JPH05217987A (ja) * 1992-02-06 1993-08-27 Sharp Corp ウェハー洗浄方法
JPH06120188A (ja) * 1992-10-09 1994-04-28 Kawasaki Steel Corp 熱酸化方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04296021A (ja) * 1991-03-26 1992-10-20 Mitsubishi Electric Corp 半導体基板の表面処理方法
US5556275A (en) * 1993-09-30 1996-09-17 Tokyo Electron Limited Heat treatment apparatus
JPH07169693A (ja) * 1993-12-16 1995-07-04 Mitsubishi Electric Corp 横型減圧ｃｖｄ装置及びそのクリーニング方法
US5775889A (en) * 1994-05-17 1998-07-07 Tokyo Electron Limited Heat treatment process for preventing slips in semiconductor wafers
US6171982B1 (en) * 1997-12-26 2001-01-09 Canon Kabushiki Kaisha Method and apparatus for heat-treating an SOI substrate and method of preparing an SOI substrate by using the same
US6204194B1 (en) * 1998-01-16 2001-03-20 F.T.L. Co., Ltd. Method and apparatus for producing a semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05214531A (ja) * 1991-09-30 1993-08-24 Siemens Ag プラズマエッチングによる析出チャンバの浄化方法
JPH05217987A (ja) * 1992-02-06 1993-08-27 Sharp Corp ウェハー洗浄方法
JPH06120188A (ja) * 1992-10-09 1994-04-28 Kawasaki Steel Corp 熱酸化方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007020926A1 (ja) * 2005-08-15 2007-02-22 F.T.L. Co., Ltd. 半導体の表面処理法
JPWO2007020926A1 (ja) * 2005-08-15 2009-02-26 株式会社エフティーエル 半導体の表面処理法
KR100937753B1 (ko) 2005-08-15 2010-01-20 가부시기가이샤 에프티엘 반도체의 표면 처리법
JP4712806B2 (ja) * 2005-08-15 2011-06-29 株式会社エフティーエル 半導体の表面処理法
US8097541B2 (en) 2005-08-15 2012-01-17 F.T.L. Co., Ltd. Method for surface treating semiconductor

Also Published As

Publication number Publication date
US20030148621A1 (en) 2003-08-07
KR20020093868A (ko) 2002-12-16
JP2001284307A (ja) 2001-10-12
AU4458001A (en) 2001-10-08
US6867147B2 (en) 2005-03-15
KR100781742B1 (ko) 2007-12-04
TW541612B (en) 2003-07-11

Similar Documents

Publication Publication Date Title
WO2001073832A1 (fr) Procede de traitement de surface pour semiconducteur
KR100924055B1 (ko) 반도체 디바이스의 제조 방법 및 기판 처리 장치
TWI440087B (zh) 半導體製程之薄膜形成裝置及方法、與電腦可讀取媒體
US7825039B2 (en) Vertical plasma processing method for forming silicon containing film
TWI413182B (zh) 半導體製程用成膜裝置及使用其之方法
JP4838868B2 (ja) 半導体装置の製造方法、基板処理方法および基板処理装置
US7094708B2 (en) Method of CVD for forming silicon nitride film on substrate
TWI325600B (ja)
TWI442475B (zh) 製造半導體裝置之方法、清潔處理容器之方法及基板處理設備
US6274058B1 (en) Remote plasma cleaning method for processing chambers
KR100631767B1 (ko) 절연막의 형성 방법 및 형성 시스템
US20120267340A1 (en) Film deposition method and film deposition apparatus
WO2004095559A1 (ja) シリコン酸化膜の除去方法及び処理装置
CN108695149B (zh) 蚀刻方法、蚀刻装置以及存储介质
KR20060063188A (ko) 화학기상증착장치 및 그를 이용한 화학기상증착방법
WO2004027849A1 (ja) 半導体装置の製造方法および基板処理装置
US20090124087A1 (en) Vertical plasma processing apparatus and method for using same
JP4273142B2 (ja) 表面処理方法及び半導体装置の製造方法並びに容量素子の製造方法
JP4112591B2 (ja) 半導体装置の製造方法および基板処理装置
US20230079925A1 (en) Method of processing substrate, method of manufacturing semiconductor device, substrate processing system, and recording medium
WO2010038888A1 (ja) 窒化酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
JPH07235530A (ja) 絶縁膜の形成方法
JP2004186210A (ja) 窒素含有ケイ素化合物膜の形成方法
JP2005197541A (ja) 基板処理装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AU AZ BA BB BG BR BY BZ CA CN CO CR CU CZ DM DZ EE GD GE GH GM HR HU ID IL IN IS KE KG KR KZ LC LK LR LS LT LV MA MD MG MK MN MW MX MZ NO NZ PL RO RU SD SG SI SK SL TJ TM TR TT TZ UA UG US UZ VN YU ZA

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 1020027012943

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 10240261

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1020027012943

Country of ref document: KR

122 Ep: pct application non-entry in european phase