WO2000007170A1 - Dispositif electro-optique, son procede de fabrication, affichage a projection et dispositif electronique - Google Patents

Dispositif electro-optique, son procede de fabrication, affichage a projection et dispositif electronique Download PDF

Info

Publication number
WO2000007170A1
WO2000007170A1 PCT/JP1999/004003 JP9904003W WO0007170A1 WO 2000007170 A1 WO2000007170 A1 WO 2000007170A1 JP 9904003 W JP9904003 W JP 9904003W WO 0007170 A1 WO0007170 A1 WO 0007170A1
Authority
WO
WIPO (PCT)
Prior art keywords
electro
optical device
wiring
conductive layer
seal portion
Prior art date
Application number
PCT/JP1999/004003
Other languages
English (en)
French (fr)
Inventor
Ryo Ishii
Kinya Ozawa
Original Assignee
Seiko Epson Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corporation filed Critical Seiko Epson Corporation
Priority to JP55781999A priority Critical patent/JP3324120B2/ja
Priority to EP99931548A priority patent/EP1026652B1/en
Priority to KR10-2000-7003186A priority patent/KR100505525B1/ko
Priority to US09/509,198 priority patent/US6720944B1/en
Priority to DE69923425T priority patent/DE69923425T2/de
Publication of WO2000007170A1 publication Critical patent/WO2000007170A1/ja

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1339Gaskets; Spacers; Sealing of cells
    • G02F1/13394Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1339Gaskets; Spacers; Sealing of cells
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line

Definitions

  • Electro-optical device method for manufacturing electro-optical device, projection display device, and electronic apparatus [Technical field]
  • the present invention belongs to the technical field of an electro-optical device used as a display unit of a television, a video camera, a portable information terminal or the like, or an optical modulator such as a projection display device. More specifically, the present invention belongs to the technical field of an electro-optical device having a structure in which one or a plurality of conductive layers are laminated for wiring between a seal portion surrounding an electro-optical material such as a liquid crystal and a substrate.
  • a general electro-optical device has a configuration in which an electro-optical material such as a liquid crystal is sandwiched in a region surrounded by a seal portion between substrates.
  • an electro-optical material such as a liquid crystal
  • the seal portion in order to keep the substrate interval at a predetermined interval, substantially spherical or fin-like particles made of beads, glass fibers, or the like are mixed.
  • a pixel electrode for driving the electro-optical material is provided on the inner surface of the substrate, and the pixel electrode is connected to a terminal provided in a region outside the seal portion (ie, a region outside the seal) via a wiring. Is done. That is, in such a conventional electro-optical device, the conductive layer between the seal portion and the substrate is only one of the wiring layers.
  • a light-shielding layer made of metal or the like is provided in order to prevent light from entering the semiconductor layer because image quality defects occur due to light leakage current. It is necessary to provide between the substrate and the seal portion. As a result, the wiring, insulating layer, and light-shielding layer formed on the substrate are sequentially stacked, resulting in a screen.
  • a wiring layer There are two conductive layers between the wiring section and the substrate: a wiring layer and a light-shielding layer.
  • each pixel has a semiconductor switching element, and a driving circuit for driving these switching elements is provided in an area inside the seal portion (that is, an area inside the seal), and the electro-optical device controls this by a control circuit.
  • a total of three conductive layers of one or two wiring layers and one light-shielding layer may be laminated between the seal portion and the substrate via an interlayer insulating film.
  • various wirings for example, a scanning line, a de-emphasis line
  • capacitance lines may be formed using one or more conductive layers between the seal portion and the substrate.
  • the present invention has been made in view of the above-described problem, and it is an object of the present invention to prevent a wiring formed on one substrate holding an electro-optical material from becoming defective due to a spacer member.
  • An object of the present invention is to provide a possible electro-optical device, a method of manufacturing the electro-optical device, and a projection display device and an electronic apparatus including the electro-optical device.
  • the present invention provides an electro-optical material sandwiched in a region surrounded by a seal portion between a pair of substrates, and a conductive layer laminated on one of the pair of substrates.
  • An electro-optical device wherein the seal portion includes a portion including a spacer member and a portion not including the spacer member, wherein the seal portion includes a portion including the spacer member and a portion not including the spacer member.
  • the wire is disposed in a portion of the seal portion that does not include the spacer member.
  • the sealing portion made of a sealing material such as a photocurable or thermosetting resin adhesive is, for example, a portion including a fiber-shaped or bead-shaped spacer member having a predetermined particle size. It is divided into parts that do not include.
  • a wiring made of a conductive layer is laminated in a region facing a portion not including the spacer member on the substrate. That is, since there is no spacer member at the seal portion where the wiring made of the conductive layer intersects, no local pressure is applied to the wiring even when the substrate is pressed. Therefore, it is possible to prevent the disconnection of the wiring due to the spacer member.
  • the spacing between the substrates can be accurately controlled by the spacer member included in the seal portion, so that especially in a small-sized electro-optical device in which mixing the spacer member in the electro-optical material causes image deterioration. Very useful in cases.
  • the conductive layer includes a plurality of conductive layers stacked on the substrate via an interlayer insulating film.
  • a plurality of conductive layers form a three-dimensional structure such as a pixel electrode such as a reflective electrode, a wiring line such as a scanning line, a light-shielding film for an element such as a TFT (Thin Film Transistor) for switching the pixel electrode, and the like.
  • a pixel electrode such as a reflective electrode
  • a wiring line such as a scanning line
  • a light-shielding film for an element such as a TFT (Thin Film Transistor) for switching the pixel electrode, and the like.
  • TFT Thin Film Transistor
  • a portion of the seal portion that does not include the spacer member is a sealing portion that seals an opening into which the electro-optical material is injected.
  • the portion that does not include the spacer member is used as the sealing portion that seals the opening into which the electro-optical material is injected, so that one type of sealing material can be obtained by devising the wiring pattern.
  • the electro-optical device of the present invention can be obtained by a conventional manufacturing method.
  • the electro-optical material is liquid crystal and the sealing part seals the liquid crystal injection port, the width of the liquid crystal injection port is suitable for passing various wiring required for driving the liquid crystal. Practice: h is convenient.
  • the one substrate includes a plurality of scanning lines and a plurality of data lines, and has a switching element and a pixel electrode connected thereto at a pixel position corresponding to each of these intersections.
  • the first conductive layer serves as a wiring to a scanning line driving circuit that supplies a scanning signal to the scanning line, and a data layer that supplies a data signal to the data line.
  • -It may be configured to include a second conductive layer serving as a wiring to the evening line drive circuit.
  • the product of the wiring made of the first conductive layer and connected to the scanning line driving circuit and the wiring made of the second conductive layer and connected to the data line driving circuit is formed. Since there is no spacer member at the layer position, it is possible to prevent disconnection or short circuit of these wirings.
  • a data line driving circuit and a scanning line driving circuit are formed in a region inside the seal portion, the first conductive layer and the second conductive layer often have a laminated structure, The configuration according to the present invention is useful.
  • a part or the entirety of the conductive layer is a light-shielding film.
  • the conductive layer is used for wiring, but also a part thereof (that is, at least a part of one conductive layer of the one or more conductive layers) is used for wiring and light shielding or for light shielding. It can be used exclusively for shading.
  • the light shielding layer is specifically a metal layer such as A1.
  • a light-shielding film that defines a frame of an image display area that actually contributes to image display in a seal inner area located inside the seal material when viewed two-dimensionally, a plurality of pixels arranged in the image display area Leakage current due to light from a light-shielding film (black mask, black matrix for color fill, black matrix, etc.) that shields the gap between the electrodes or defines the opening area of each pixel, and light from semiconductor elements such as TFTs that are provided for switching control of pixel electrodes
  • the conductive layer can function as various light-shielding films such as a light-shielding film for preventing image quality defects due to the above.
  • the light shielding film and the wiring are formed from the same conductive layer. Therefore, the device structure and the manufacturing process can be simplified.
  • the electro-optical device further includes an interlayer insulating film formed on the wiring and subjected to a planarization process.
  • the reflection due to flattening is used.
  • dummy wiring is inserted to make the substrate surface height uniform along the seal portion, and the substrate spacing is controlled by a spacer member. If the processing is performed by CMP (Chemical Machine Polish) processing after inserting the dummy wiring, the CMP processing works well and the flatness can be improved.
  • CMP Chemical Machine Polish
  • the pixel electrode connected to the plurality of arrayed pixel electrodes and the wiring is provided in an inner region of the seal located inside the seal member when viewed in plan on the substrate. And a driving circuit for driving.
  • the number of wirings that intersect the seal portion is generally much smaller than the number of wirings such as scanning lines and data lines from the driving circuit to each pixel.
  • the area inside the seal further includes a plurality of scanning lines and a plurality of data lines connected to the pixel electrode, and the driving circuit includes the scanning line and the data line.
  • the wiring arranged in the region on the substrate facing the portion of the seal portion that does not include the spacer member allows the scanning circuit drive circuit to be provided from the control circuit and signal source outside the seal region.
  • signals can be supplied to the data line driving circuit.
  • wiring made of a conductive metal film such as A1 increases the wiring capacitance and delay according to the wiring length routed on the substrate, but the wiring for the scanning line drive circuit with a low drive frequency
  • a configuration may be adopted in which a control circuit for controlling the drive circuit is further provided in the region inside the seal.
  • a signal can be supplied from the signal source located outside the seal to the control circuit by the wiring arranged in the region on the substrate facing the portion of the seal that does not include the spacer member.
  • the number of wires from the signal source to the control circuit can be made smaller than the number of wires from the control circuit to the drive circuit, even if the portion of the sealing material that does not include the spacer member is small, the number of wires is small. It becomes possible.
  • a substrate having a conductive layer laminated thereon and another substrate are formed on a sealing portion including a portion including a spacer member and a portion not including a spacer member. Therefore, in the method for manufacturing an electro-optical device to be bonded, a region of the seal portion that does not include the spacer member is provided in a region on the substrate where the wiring made of the conductive layer faces the seal portion.
  • the method is characterized by including a seal part forming step of forming the seal part so as to be arranged.
  • the seal portion is divided into a portion including the spacer member and a portion not including the spacer member, and the wiring formed of the conductive layer is formed on the substrate facing the seal portion.
  • the seal portion is formed such that a portion of the seal portion that does not include the spacer member is disposed. That is, since a spacer member does not exist in the seal portion where the wiring made of the conductive layer intersects, even if the substrate is pressed and bonded when the pair of substrates are bonded by the seal portion, the wiring is locally formed by the spacer member. Pressure is not applied. Therefore, it is possible to prevent the disconnection of the wiring due to the spacer member.
  • the sealing portion forming step includes an opening for injecting the electro-optical material into a region where the wiring made of the conductive layer faces the sealing portion. And a step of applying a sealing material so that is located.
  • the opening (electro-optical material injection port) and the formation position of the wiring facing the seal portion are made to coincide with each other, and as long as the wiring pattern is devised, one type of seal material is used. Can be used to obtain the electro-optical device of the present invention. Of course, the opening is sealed with a sealing material after the injection of the electro-optical material.
  • the method includes: The method further includes a wiring forming step of forming the wiring from the plurality of conductive layers stacked on the substrate via an interlayer insulating film.
  • the spacer as described above can be used. It is possible to prevent not only the disconnection of the wiring caused by the member, but also the short circuit caused by the local pressure by the spacer member between the wirings stacked vertically.
  • an electronic apparatus including the above-described electro-optical device as a display unit.
  • the electronic apparatus of the present invention since the above-described electro-optical device of the present invention is provided, even if the substrate is pressed, the wiring is not subjected to local pressure by the spacer member. This makes it possible to prevent wiring failures due to a single member, thereby improving the quality of a displayed image, improving device reliability, and improving manufacturing yield.
  • the conductive layer includes a plurality of conductive layers stacked on the substrate via an interlayer insulating film.
  • a projection display device of the present invention is a projection display device that modulates light emitted from a light source by the above-described electro-optical device of the present invention, and projects the modulated light onto a screen. It is characterized by the following.
  • the projection display device of the present invention since the light modulation is performed by the above-described electro-optical device of the present invention, even if the substrate is compressed, the wiring is not subjected to local pressure by the spacer member. This makes it possible to prevent wiring failures in the wiring portion caused by a single member, thereby improving device reliability and manufacturing yield.
  • the conductive layer includes a plurality of conductive layers laminated on the substrate via an interlayer insulating film.
  • FIG. 1 is a plan view showing the configuration of the electro-optical device according to the first embodiment of the present invention.
  • FIG. 2 is a cross-sectional view taken along line AA 3 of FIG.
  • FIG. 3 is an enlarged cross-sectional view of a wiring portion passing through a seal portion in the first embodiment.
  • FIG. 4 is a cross-sectional view taken along line AA 5 in a modified example of the first embodiment.
  • FIG. 5 is an equivalent circuit of various elements, wiring, and the like in a plurality of pixels formed in a matrix and forming an image display area according to the first embodiment.
  • FIG. 6 is a cross-sectional view showing a laminated structure below a pixel electrode formed on an element substrate according to the first embodiment.
  • FIG. 5 is a plan view showing a configuration of an electro-optical device according to a second embodiment of the present invention.
  • FIG. 8 is a plan view showing the configuration of the electro-optical device according to the third embodiment of the present invention.
  • FIG. 9 is a diagram illustrating a configuration of a mobile phone to which the electro-optical device of each embodiment is applied.
  • FIG. 10 is a diagram showing a configuration of a portable information device to which the electro-optical device of each embodiment is applied.
  • FIG. 11 is a diagram showing a configuration of a video camera to which the electro-optical device of each embodiment is applied.
  • FIG. 12 is a diagram showing a schematic configuration of a projection display device to which the electro-optical device of each embodiment is applied.
  • FIG. 1 is a plan view showing the configuration of the electro-optical device.
  • 2 is a cross-sectional view of the electro-optical device taken along line A--A in FIG. 1
  • FIG. 3 is an enlarged cross-sectional view of the wiring portion
  • FIG. It is a sectional view cut.
  • FIG. 5 is an equivalent circuit diagram of various elements, wiring, and the like in a plurality of pixels formed in a matrix forming an image display area of the electro-optical device.
  • FIG. It is sectional drawing which shows the laminated structure under the formed pixel electrode.
  • a plurality of scanning lines 51 and a plurality of data lines are provided on a silicon substrate 1 on which semiconductor switching elements are formed.
  • Each of the lines 41 is formed, and a switching element described later (see FIGS. 5 and 6) and a pixel electrode 63 a connected thereto are formed at pixel positions corresponding to their respective intersections.
  • the scanning line 51, the data line 41, the switching element, and the pixel electrode 63a constitute an image display area 11.
  • the scanning line 51 is connected to a scanning line drive circuit 12 formed in an area inside the seal corresponding to the inside of the seal portion 3 on the substrate 1, and this scan line drive circuit 12 is A control circuit 14 formed in a region outside the seal corresponding to the outside of the seal portion 3 is connected via a wiring 81.
  • the data line 41 is connected to the data line driving circuit 13 formed in the area inside the seal, and the data line driving circuit 13 is connected to the control circuit 14 and the wiring 82. Connected through.
  • the control circuit 14 drives the scanning line drive circuit 12 and the data line drive circuit 13 based on a signal supplied through the electrode terminal 15 for external connection.
  • the switching element for controlling the switching of each pixel electrode 63a, the scanning line driving circuit 12, the data line driving circuit 13 and the control circuit 14 are composed of, for example, a bulk silicon type MOS transistor. ing.
  • the sealing portion 3 is made of a light-curing or thermosetting resin adhesive or the like, and surrounds an electro-optical material such as a liquid crystal between the two substrates, and a bead-like or face-like material mixed therein.
  • a spacer member 32 having a predetermined particle size, such as a bur, is formed of the same or different light-curing property or thermosetting property as the sealing material 31 because such a spacer member 32 is not mixed therein.
  • the substrate 1 and the substrate 1 two conductive layers 62b and 63b made of a conductive and reflective metal film such as A1 are provided. These conductive layers 6 2 b and 6 3 b are stacked via interlayer insulating films 72, 73 and 74, and the lower conductive layer 62 b is the wiring 81 1 shown in FIG. And 82.
  • the upper conductive layer 63 b constitutes a light-shielding film that defines the frame of the image display area 11 along the seal portion 3.
  • the above-described pixel electrode 63a is formed from the same film as the conductive layer 63b.
  • the two substrates are bonded together with the sealing material 31 applied along the periphery thereof, the two substrates are compressed.
  • an electro-optical material such as a liquid crystal is injected from the opening 33, and the opening 33 is sealed with a sealing material 34.
  • the electro-optical material is sealed between the substrate 1 and the substrate 2 by the sealing portion 3 including the sealing material 31 and the sealing material 34.
  • the spacer member 32 is mixed in the seal member 31, the spacer member 32 is not mixed in the sealing member 34, and therefore, the above-described operation is performed.
  • the interlayer insulating films 72, 73 and 74 which are laminated together with the conductive layers 62 and 63 between the sealing material 34 and the substrate 1, are particularly flat.
  • the conversion process need not be performed. That is, when the conductive layer 6 2b constituting the wirings 8 1 and 8 2 is present, local pressure is generally applied by the spacer member 32 to the uneven surface formed thereabove, and particularly the convex shape is formed. Disconnection or short circuit is easy due to stress concentration in the part, In the present embodiment, since the sealing material 34 that does not include the spacer member 32 exists above the interlayer insulating film 74, such disconnection or short circuit due to the spacer member 32 does not occur.
  • the wirings 81 and 82 are present in a part (only part of one side) of the seal part 3 as in the present embodiment, the wiring 81 and 82 are spread over the entire area of the seal material whose height is not constant. In general, it is difficult or impossible to perform uniform gap control using a spacer member. However, in the present embodiment, the uneven surface on which the wirings 81 and 82 exist as described above is formed by the gap between the substrates by the spacer member 32. Not subject to control. As a result, even if unevenness caused by the wirings 81 and 82 is not flattened, there is no problem in controlling the gap between the substrates.
  • the interlayer insulating films 72, 73 and 74 laminated together with the conductive layers 62b and 63b between the sealing material 34 and the substrate 1 are flattened by a CMP process or the like.
  • the interlayer insulating film 73 is flattened.
  • a CMP dummy pattern is formed from the conductive layers 62b and 63b, which are the base of the interlayer insulating film to be chemically polished in the CMP process, so that the CMP process is performed well. Good to do.
  • the CMP dummy pattern made of the same film as the conductive layer 62b is patterned so as to cover almost the entire surface of the substrate 1 except for the wirings 81 and 82 formed by the conductive layer 62b.
  • A1 is used for such a conductive layer 62b, and its thickness is about 500 nm (nano-mesh).
  • the CMP dummy pattern made of the same film as the conductive layer 63b is used as a CMP dummy pattern that also serves as a light-shielding layer that covers the entire substrate 1 in a region other than the pixel electrode 63a. Eighty-one is used for the conductive layer 63 ⁇ , and its thickness is about 400 nm.
  • the CMP dummy pad In the case of forming the CMP dummy pad in this manner, since the wirings 81 and 82 are not routed to the portion other than the opening 33, the lower portion of the sealing material 31 mixed with the spacer member 32 is not provided. In the same film as the conductive layers 62b and 63b located in the above, only the CMP dummy pattern exists. As a result, the flatness is improved, and the distance between the substrates 1 and 2 is uniform over the entire surface, so that a good display screen can be obtained.
  • the interlayer insulating layers 72, 73, and 74 are each formed of silicon oxide or the like with a thickness of approximately 130 nm to 1100 nm. Of these, at least interlayer insulation
  • the film 74 is preferably planarized by a CMP process to improve the reflectance of the pixel electrode 63a in the image display area. Practically, even if the interlayer insulating film 73 on the substrate 1 side is not flattened, it is possible to eventually sufficiently flatten the underlying surface of the pixel electrode 63a by flattening the interlayer insulating film 74. It is. In particular, as described above, if the CMP dummy pattern is formed from the same film as the conductive layer 62b and the conductive layer 63b, high flatness can be obtained by the CMP process.
  • three conductive layers 61b, 62b and 63b may be provided on the substrate 1.
  • the lower two conductive layers 6 lb and 62b constitute the wirings 81 and 82 shown in FIG.
  • the upper conductive layer 63 b forms a light-shielding film that defines the frame of the image display area 11 along the seal portion 3. From the same film as the conductive layer 6 lb or 62 b, furthermore, the wiring of the MOS transistor, the internal wiring of the scanning line driving circuit 12, the data line driving circuit 13, and the control circuit 14, the wiring connecting these, A power supply line for supplying power to these drive circuits, a dummy pattern for CMP, and the like are formed.
  • the pixel electrode 63a and the dummy pattern for CMP are formed from the same film as the conductive layer 63b.
  • Other configurations are the same as those shown in FIG. 2, and in FIG. 4, the same reference numerals are given to the same components as those shown in FIG.
  • the conductive layer 6 lb is formed of an A1 film or the like similarly to the conductive layers 62b and 63b, and has a thickness of about 50 Onm.
  • Each of the interlayer insulating layers 71 to 74 is formed of silicon oxide or the like to have a thickness of approximately 130 nm to 1100 nm, and any of the layers may be planarized by a CMP process. When the CMP process is performed as described above, it is preferable to form a CMP dummy pattern from the conductive layers 61b, 62b, and 63b.
  • the scanning line driving circuit 12 and the data line driving circuit J 13 are arranged in the area inside the seal on the substrate 1. Have been. Therefore, the total number of wirings 81 and 82 intersecting the seal portion 3 can be reduced as compared with the case where such a drive circuit is provided in the area outside the seal on the substrate 1. More specifically, for example, the wiring that intersects the seal portion 3 is a power supply line for about 3 to 4 drive circuits, a clock line for about 4 drive circuits, and a latch for about 2 to 4 drive circuits.
  • Pulse lines about 1 to 24 image signal lines, etc.
  • the total number of these is the number of wiring lines such as scanning lines 51 and data lines 41 from the driving circuit to each pixel (for example, several tens of lines). (Thousands) in general. Therefore, it is generally easier to pass the wiring through the opening 33 having a limited width, which is advantageous.
  • the scanning line driving circuit 12 and the data line driving circuit 13 are arranged in the area outside the seal, the lead-out wiring from these driving circuits to the scanning line 51 and the data line 41 is not possible.
  • the effect of the present invention of preventing a wiring failure caused by the spacer member 32 can be obtained.
  • the data line driving circuit 13 is disposed closer to the portion where the wirings 81 and 82 intersect the seal portion 3 than the scanning line driving circuit 12 is.
  • the wirings 8 1 and 8 2 increase the wiring capacity and delay according to the wiring length routed on the substrate 1, but the wiring 8 for the scanning line driving circuit 1 2 having a low driving frequency.
  • the adverse effects of such wiring capacitance and delay can be reduced. This is advantageous because it can occur with little or no practical consequences.
  • the wiring is made of the conductive layer 62b such as A1
  • the wiring resistance hardly causes a problem because the wiring resistance can be basically kept low even if it is miniaturized.
  • FIGS. 1 and 2 An example of a circuit configuration of the electro-optical device according to the present embodiment will be described with reference to FIGS.
  • this configuration example it is assumed that three conductive layers are stacked on the substrate 1 with four interlayer insulating films interposed therebetween, as shown in FIG. You.
  • a plurality of pixels formed in a matrix forming an image display area of the electro-optical device according to the present embodiment have a plurality of FETs 30 for controlling a pixel electrode 63a formed in a matrix.
  • the data line 41 to which the image signal is supplied is electrically connected to the source of the FET 30.
  • the image signals S 1, S 2,..., Sn written to the data lines 41 may be supplied line-sequentially in this order, or supplied to a plurality of adjacent data lines 41 in groups. You may do it.
  • the scanning line 51 is electrically connected to the gate of the FET 30. At predetermined timing, the scanning lines 51 are pulsed with the scanning signals G1, G2,..., Gm, in this order.
  • the pixel electrode 63 a is electrically connected to the drain of the FET 30, and by closing the switching of the FET 30, which is a switching element, for a certain period of time, the image signal S l, supplied from the data line 41, Write S2,..., Sn at predetermined timing.
  • the image signals S1, S2,..., Sn of a predetermined level written in the liquid crystal via the pixel electrodes 63a are held for a certain period between the counter electrodes formed on the counter substrate.
  • the liquid crystal modulates the light by changing the orientation and order of the molecular assembly according to the applied voltage level, thereby enabling gradation display.
  • the incident light In the normally-white mode, the incident light cannot be passed through this liquid crystal portion according to the applied voltage, and in the normally-black mode, the incident light depends on the applied voltage.
  • the light is allowed to pass through the liquid crystal portion, and as a whole, light having a contrast corresponding to the image signal is reflected from the liquid crystal device.
  • the storage capacitor 70 is connected in parallel with the liquid crystal capacitor formed between the pixel electrode 63a and the counter electrode (the counter electrode 22 shown in FIG. 2).
  • a second storage capacitor electrode formed of a part of the capacitor line 52 (or formed of a part of the scanning line 51 in the preceding stage) is connected to a first storage capacitor electrode extending from the drain electrode of the FET 30.
  • the storage capacitor 70 is disposed so as to be opposed to the storage capacitor via an interlayer insulating film.
  • the voltage of the pixel electrode 63a is held by the storage capacitor 70 for a time that is three digits longer than the time during which the source voltage is applied. Thereby, the holding characteristics are further improved, and a liquid crystal device having a high contrast ratio can be realized.
  • a second conductive layer 62a also formed of a light-shielding film of A1 is formed below each pixel electrode 63a formed of a reflective film of A1.
  • the second conductive layer 62a is made of the same film as the conductive layer 62b forming the wirings 81 and 82 described above, but has a function of shielding the gap between the pixel electrodes 63a adjacent to each other in the image display area. .
  • an FET 30 is formed in an N-type (or P-type) well region 2 on a P-type (or N-type) semiconductor substrate 1 which is an example of one of the substrates.
  • the elements are separated from each other by a field oxide film 4 for element isolation.
  • a semiconductor substrate made of single crystal silicon, which is usually referred to as a wafer is used as the semiconductor substrate 1, the FET 30 can be directly formed on the substrate 1 as described above.
  • a silicon substrate, a quartz substrate, a glass substrate, or the like that can form the FET 30 or the TFT on the substrate via a semiconductor film may be used.
  • an opaque semiconductor substrate can be used because light need not be transmitted through the substrate 1. This is advantageous because it is easy to manufacture elements such as the FET 30 when manufacturing a small liquid crystal device.
  • the well region 2 is formed by impurity diffusion, and the field oxide film 4 is formed by selective thermal oxidation.
  • each FET 30 a highly doped source region 6a and a drain region 6b are formed in the cell region 2 through the opening of the field oxide film 4, and a gate region is formed in the channel region located therebetween.
  • the gate electrode 5 is provided so as to face through the insulating film 5a.
  • a first interlayer insulating film 71 is formed on the gate electrode 5 and the field oxide film 4.
  • a first conductive layer 61a is provided on the first interlayer insulating film 71, and the source region 6a and the drain region are formed via contact holes CH1 and CH2 opened in the first interlayer insulating film 71, respectively.
  • the source electrode and the drain electrode of the FET 30 are formed by being connected to the region 6b.
  • the gate electrode 5 for example, highly doped conductive polysilicon or conductive metal silicide is used, and is formed by a CVD method or the like.
  • the first interlayer insulating film 71 for example, high insulating glass such as NSG (non-doped silicate glass), PSG (phosphorous silicate glass), BSG (boron silicate glass), BPSG (boron silicate glass), or the like. Silicon oxide film, silicon nitride film, etc. 16
  • A1 is used as the first conductive layer 6la, and is formed to a thickness of, for example, about 500 nm by a sputtering method.
  • a second interlayer insulating film 72 is provided on the FET 30 configured as described above, and a second conductive layer 62a is provided on the second interlayer insulating film 72. 2 Connected to the drain electrode via contact hole CH3 opened in interlayer insulating film 72.
  • the second conductive layer 62a also functions as a light shielding film that shields a gap between adjacent pixel electrodes 63a.
  • a third interlayer insulating film 73 is formed on the second conductive layer 62a.
  • the second interlayer insulating film 72 and the third interlayer insulating film 73 are made of, for example, high insulating glass such as NSG, PSG, BSG, BPSG, or a silicon oxide film, a silicon nitride film, or the like.
  • the thickness of the second interlayer insulating film 72 is, for example, about 100 Onm
  • the thickness of the third interlayer insulating film 73 is, for example, about 100 Onm.
  • the second conductive layer 62a is made of A1, similarly to the first conductive layer 61a, and has a thickness of, for example, about 500 nm to 800 nm.
  • a third interlayer insulating film 73 is formed, and a pixel electrode 63a is formed on this surface.
  • the contact hole CH 4 opened in the third interlayer insulating film 73 is filled with a columnar connection plug made of a refractory metal such as tungsten, thereby forming the pixel electrode 63 a and the second electrode.
  • the conductive layer 62a is connected.
  • the pixel electrode 63a is made of A1, similarly to the first conductive layer 61a and the second conductive layer 62a, and has a thickness of, for example, about 400 nm.
  • a TFT is formed using a semiconductor film such as a polysilicon film, an amorphous silicon film, or a single crystal silicon film (for example, a transparent substrate such as a quartz substrate or a glass substrate). ) It may be configured above.
  • the circuit elements constituting the driving circuit and the like can be formed using the TFT in parallel with the process of forming the TFT, which is practically advantageous.
  • the light-shielding film formed of the conductive layer as described above and disposed in the seal inner region (that is, opposed to the liquid crystal) is preferably set to the same potential as the counter electrode 22.
  • FIG. 7 is a plan view showing the configuration of the electro-optical device. 7, the same components as those in FIG. 1 are denoted by the same reference numerals, and the description thereof will be omitted.
  • the control circuit 14 ′ is arranged not in the area outside the seal but in the area inside the seal together with each drive circuit, and the wiring from the connection electrode terminal 15 to the control circuit 14 is made of the conductive layer 6. 2b and the like, and are routed through openings 33 (regions facing the sealing materials 3 to 4).
  • Other configurations are the same as those in the first embodiment.
  • control circuit is prepared as an external circuit separate from the substrate 1 and a control signal is input from the externally connected control circuit via the connection electrode terminal 15.
  • a structure in which the wiring from the connection electrode terminal 15 to the scanning line driving circuit 12 and the data line driving circuit 13 is routed to the opening 33 can also be adopted.
  • FIG. 8 is a plan view showing the configuration of the electro-optical device. 8, the same components as those in FIG. 1 are denoted by the same reference numerals, and the description thereof will be omitted.
  • the seal portion 3 except for the portion in which the sealer member 31 is mixed with the seal member 31, and the opening portion 33 for injecting the electro-optical material. And a portion 13 1 in which the spacer member 32 is not mixed.
  • Other configurations are the same as in the first embodiment.
  • the wirings 81 and 82 formed of the conductive layers 62 b and the like are formed by the part 13 1 where the spacer member 32 is not mixed and the substrate. As they pass through the gap, they are not subjected to local pressure by the spacer member 32. Therefore, it is possible to avoid a wiring failure due to a short circuit or disconnection caused by the spacer member 32.
  • a sampling circuit for sampling the image signal at a predetermined timing, and a precharge signal of a predetermined potential is written at a timing preceding the image signal for each data line to reduce a writing load on the data line of the image signal.
  • a precharge circuit may be formed, or an inspection circuit or the like for inspecting the quality, defect, or the like of the liquid crystal device during manufacturing or shipping may be formed.
  • Japanese Patent Publication No. 9-1 2 7 4 9 7 Japanese Patent Publication No. 3-5 2 611, Japanese Patent Application Laid-Open No. 3-1 2 5 1 2 3, Japanese Patent Publication No. 7-1 7 1 1 As disclosed in Japanese Patent Publication No.
  • a light-shielding film made of, for example, a refractory metal is also provided on the substrate 1 at a position facing the FET 30 or the TFT (that is, below the FET 30). You may.
  • the pixel electrode 63a can be formed of a transparent electrode such as an IT0 (Indium Tin Oxide) film, so that the transmission-type electro-optical device can be obtained. In this case, it is possible to prevent return light and the like from the substrate 1 side from being incident on the FET 30 and the like.
  • TN Transmission Nematic
  • VA Very Aligned
  • PDLC Polymer Dispersed Liquid Crystal
  • a polarizing film, a phase difference film, a polarizing plate, and the like are arranged in a predetermined direction according to an operation mode such as a mode, a normal mode, a white mode / a normally black mode.
  • a color filter of RGB may be formed on the opposing substrate 2 together with the protective film in a predetermined area opposing the pixel electrode 63 a.
  • a color fill layer with a color resist or the like below the pixel electrode 63 a facing the RGB on the substrate 1.
  • the devices of the embodiments can be applied to a color electro-optical device such as a direct-view or reflection-type color liquid crystal television.
  • a micro lens may be formed on the counter substrate 2 so as to correspond to one pixel.
  • a bright electro-optical device can be realized by improving the efficiency of collecting incident light.
  • a dichroic filter that produces RGB colors using light interference may be formed by depositing several interference layers having different refractive indexes on the counter substrate 2. According to this counter substrate with a dichroic filter, a brighter electro-optical device can be realized.
  • steps in each interlayer insulating film may be left as they are, or an uneven surface may be formed instead of the above-described CMP process.
  • FIG. 9 shows a mobile phone
  • FIG. 10 shows a portable information terminal
  • FIG. 11 shows a video camera with an electro-optical material finder.
  • 1 is an electronic apparatus including the electro-optical device 1101 according to the embodiment as a display unit.
  • FIG. 12 is an example of an electronic apparatus using the electro-optical device of the present invention.
  • the main part of a projector (projection display device) using the electro-optical device of the present invention as a reflective light valve is shown in a plan view.
  • FIG. FIG. 12 is a cross-sectional view taken along the XZ plane passing through the center of the polarization conversion element 130.
  • the projector of this example is composed of a light source unit 110, an integrator lens 120, and a polarization conversion element 130 arranged along the system optical axis L.
  • a dichroic mirror that separates the blue light (B) component, a reflected light valve that modulates the separated blue light (B), and a blue light (B) after the blue light is separated
  • Dichroic mirror that reflects and separates the red light (R) component of the luminous flux
  • reflective light valve that modulates the separated red light (R) 300 R
  • dichroic mirror Reflective light that modulates the remaining green light (G) passing through Lube 300 G
  • three reflective light valves 300 R, 300 G, and 300 B are used to convert the light modulated by the dichroic mirrors 4 1 2, 4 13, and polarized beam splitters 20.
  • a projection optical system 500 composed of a projection lens that combines light at 0 and projects this combined light onto a screen 600.
  • the electro-optical device according to the first, second, or third embodiment is used, respectively.
  • the light After being divided into a plurality of intermediate light beams by 20, the light is converted into one type of polarized light beam (S-polarized light beam) having a substantially uniform polarization direction by a polarization conversion element 130 having a second integer lens on the light incident side. After that, the polarization beam splitter reaches 200.
  • the S-polarized light beam emitted from the polarization conversion element 130 is reflected by the S-polarized light beam reflecting surface 201 of the polarization beam splitter 200, and the blue light beam (B) of the reflected light beam is a dichroic mirror.
  • the light is reflected by the blue light emitting layer and is modulated by the reflective light valve 300B.
  • the red light (R) of the light transmitted through the blue light reflecting layer of the dichroic mirror 412 is reflected by the red light reflecting layer of the dich opening mirror 413 and modulated by the reflective light valve 30 OR.
  • the luminous flux of the green light (G) transmitted through the red light reflecting layer of the dichroic mirror 413 is modulated by the reflective light valve 300G. In this way, color light is modulated by each of the reflective light valves 300R, 300G, and 300B.
  • the electro-optical device that becomes the reflection type light valve 300R, 300G, 300 is a TN type liquid crystal (a liquid crystal in which the major axes of liquid crystal molecules are aligned substantially parallel to the panel substrate when no voltage is applied).
  • SH-type liquid crystal a liquid crystal in which the major axis of the liquid crystal molecules is oriented substantially perpendicular to the panel substrate when no voltage is applied is used.
  • the pixel applied to the liquid crystal layer sandwiched between the pixel's reflective electrode and the common electrode of the opposing substrate is the pixel below the liquid crystal threshold voltage (OFF pixel).
  • the incident color light is elliptically polarized by the liquid crystal layer, reflected by the reflective electrode, and passed through the liquid crystal layer as light in a state close to elliptically polarized light, which has a polarization axis component that is almost 90 degrees shifted from the polarization axis of the incident color light. The reflection is emitted.
  • the incident color light reaches the reflective electrode as it is, is reflected, and is reflected and emitted with the same polarization axis as at the time of incidence. Since the alignment angle of the liquid crystal molecules of the TN liquid crystal changes according to the voltage applied to the reflective electrode, the angle of the polarization axis of the reflected light with respect to the incident light depends on the voltage applied to the reflective electrode via the transistor of the pixel. Variable.
  • the pixels (OFF pixels) whose applied voltage to the liquid crystal layer is lower than the threshold voltage of the liquid crystal reach the reflective electrode with the incident color light and reflect light.
  • the incident color light is elliptically polarized by the liquid crystal layer, reflected by the reflective electrode, and polarized through the liquid crystal layer with respect to the polarization axis of the incident light.
  • the light is reflected and emitted as elliptically polarized light with a large axis component shifted by about 90 degrees.
  • the alignment angle of the liquid crystal molecules of the TN liquid crystal changes according to the voltage applied to the reflective electrode, so the angle of the polarization axis of the reflected light with respect to the incident light is determined by the pixel transistor. Variable according to the voltage applied to the reflective electrode via the.
  • the s-polarized light component does not pass through the polarization beam splitter 200 that reflects the S-polarized light, whereas the P-polarized light component does.
  • An image is formed by the light transmitted through the polarizing beam splitter 200. Therefore, when the TN liquid crystal is used for the electro-optical device, the reflected image of the OFF pixel reaches the projection optical system 500 and the reflected light of the ON pixel does not reach the lens.
  • the SH liquid crystal is used, the reflected light of the OFF pixels does not reach the projection optical system and the reflected light of the ON pixels reaches the projection optical system 500, so that a normally black display is obtained.
  • Reflection-type electro-optical devices use semiconductor technology to form more pixels than active matrix-type electro-optical devices in which a TFT array is formed on a glass substrate.
  • the size of the projector can be reduced, so high-definition images can be projected and the size of the projector can be reduced.
  • LCD TVs In addition to the electronic devices shown in Figs. 9 to 12 above, LCD TVs, viewfinder type or monitor direct view type video tape recorders, power navigation devices, electronic organizers, calculators, word processors, engineering workstations
  • the electro-optical devices according to the first to third embodiments can also be applied to electronic devices such as (EWS), videophones, POS terminals, and devices having a touch panel.

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Description

明 細 書 電気光学装置、 電気光学装置の製造方法、 投射型表示装置及び電子機器 [技術分野]
本発明は、 テレビや、 ビデオ力 ラ、 携帯情報端末等の表示部、 あるいは、 投 射型表示装置等の光変調器として利用される電気光学装置の技術分野に属する。 さらに詳しくは、 液晶等の電気光学物質を包囲するシール部と基板との間に配線 用に一又は複数の導電層が積層される構造の電気光学装置の技術分野に属する。
[背景技術]
一般的な電気光学装置にあつては、 基板間のシール部によって包囲された領域 に液晶等の電気光学物質を挟持した構成をとつている。 シール部には、 基板間隔 を所定間隔に保持するために、 スぺ一ザと呼ばれるビーズ、 グラスファイバ一等 からなる略球形或いはファイノ 一状の粒子が混入されている。 基板の内側の面に は電気光学物質を駆動するための画素電極が設けられており、 その画素電極はシ —ル部の外側領域 (即ちシール外領域) に設けた端子に配線を介して接続される。 すなわち、 このような従来の電気光学装置にあってはシール部と基板との間の導 電層は配線層の 1層のみである。
また、 基板上に半導体スイッチング素子を有する電気光学装置にあっては、 光 による漏れ電流に起因する画質不良が生じるため、 半導体層への光の進入を防止 すべく、 金属等からなる遮光層を基板とシール部との間に設ける必要がある。 こ のため、 基板上に形成された配線、 絶縁層、 遮光層が順番に積層される結果、 シ
—ル部と基板との間の導電層は、 配線層と遮光層との 2層となる。
更に各画素に半導体スィツチング素子を有するとともに、 これらのスィッチン グ素子を駆動するための駆動回路がシール部の内側領域 (即ちシール内領域) に 設けられ、 これを制御回路によって制御する電気光学装置にあっては、 シール部 と基板との間には、 配線用の 1層又は 2層と遮光用の 1層との合計 3層の導電層 が層間絶縁膜を介して積層される場合も有る。 尚、 駆動回路をシール外領域に設けた電気光学装置の場合にも、 シール部と基 板との間において 1層又は複数層の導電層を用いて各種配線 (例えば走査線、 デ 一夕線及び容量線など) を形成する場合もある。
以上のように駆動方式や駆動回路の場所、 更に配線用、 遮光用、 電極用等に用 いる導電層の層数などにより様々な構造の電気光学装置が存在するが、 いずれの 場合にも、 シール部と基板との間にある導電層を用いてシール外領域からシーレ 内領域へ至る複数の配線を形成する必要がある。
しかしながら、 特にシール部と基板との間の導電層が複数層となる電気光学装 置にあっては、 両基板をシール部により貼り合わせる際に、 両基板を圧着すると、 シール部に含まれるスぺーサ部材によって導電層にスポット的に強い圧力がかか る。 そのため、 配線や遮光層が変形したり、 絶縁層が突き破られることにより配 線と遮光層とが短絡したり、 また、 層間絶縁膜を介して上下に重ねられた配線同 士が短絡したり、 さらには、 配線が切断されてしまう問題がある。
また、 このような問題は、 特に、 基板上に半導体スイッチング素子を有する電 気光学装置のみならず、 ガラス基板内面に A 1 (アルミニウム) 等の反射層を設 けてその上に絶縁層及び画素電極を設けるような構成の内面反射型の電気光学装 置においても十分考えられる。
更に、 シール外領域からシール内領域へ至る各種配線を一層のみの導電層から 形成する場合にも、 基板を圧着する際にやはりスぺ一サ部材により局所的な圧力 がかかるため、 この部分で配線が断線する可能性がある。 要するに、 シール部と 基板との間にある 1層又は複数層の導電層を用いてシール外領域からシール内領 域へ至る各種配線を形成するいずれの構造を採る電気光学装置においても、 この ようなスぺーサ部材に起因した配線の断線や短絡の問題がある。
本発明は上述した問題点に鑑みなされたものであり、 電気光学物質を挟持する 一方の基板上に形成された配線がスぺ一サ部材に起因して不良化するのを防止す ることが可能な電気光学装置及び電気光学装置の製造方法、 並びに、 この電気光 学装置を備える投射型表示装置及び電子機器を提供することを課題とする。
[発明の開示 本発明は上記課題を解決するために、 一対の基板間のシール部によって包囲さ れた領域に電気光学物質が挟持されるとともに、 前記一対の基板のうち一方の基 板上に導電層が積層された電気光学装置であって、 前記シ一ル部は、 スぺーサ部 材を含む部分と前記スぺ一サ部材を含まない部分とを具備し、 前記一方の基板上 における前記導電層からなる配線が前記シール部に対向する領域には、 前記シ一 ル部のうち前記スぺーサ部材を含まない部分に配置されていることを特徴とする。 本発明の電気光学装置によれば、 光硬化性や熱硬化性の樹脂接着剤等のシール 材からなるシール部は、 例えば所定粒径のファィバ状やビーズ状のスぺーサ部材 を含む部分と含まない部分とに分かれている。 基板上におけるスぺ一サ部材を含 まない部分に対向する領域に、 導電層からなる配線が積層されている。 つまり、 導電層からなる配線が交差するシール部には、 スぺ一サ部材が存在しないため、 基板を圧着しても配線にはスぺーサ部材による局部的な圧力がかからない。 その ため、 スぺーサ部材に起因する配線の切断を防止することが可能となる。 同時に、 シール部に含まれるスぺーサ部材により基板間隔を精度良く制御できるので、 特 に電気光学物質中にスぺーサ部材を混入することが画像劣化を引き起こすような 小型等の電気光学装置の場合に大変役立つ。
本発明の電気光学装置の一の態様では、 前記導電層は、 前記基板上に層間絶縁 膜を介して積層された複数の導電層を含む。
この態様によれば、 複数の導電層を用いて層間絶縁膜で相互に絶縁され上下に 重ねられた複数の配線を形成した場合に、 前述の如きスぺ一サ部材に起因する配 線の切断のみならず、 上下に重ねられた配線間におけるスぺ一サ部材による局部 的な圧力に起因する短絡を防止することが可能となる。
尚、 複数の導電層により例えば、 反射電極等の画素電極、 走査線ゃデ一夕線等 の配線、 画素電極をスイッチングする T F T (Thin Film Transistor) 等の素子 用の遮光膜などを立体構造を用いて、 限られた基板上スペースを有効利用しての 配置が可能となり、 特に配線がシール部と交差する部分で必要となる複数の配線 の幅を立体的な配線構造の採用により低減可能となるので有利である。
本発明の電気光学装置の他の態様では、 前記シール部のうち前記スぺーサ部材 を含まない部分は、 前記電気光学物質を注入する開口部を封止した封止部である。 この態様によれば、 スぺ一サ部材を含まない部分を、 電気光学物質を注入する 開口部を封止する封止部とするので、 配線のパターンを工夫することによって 1 種類のシール材料を用いて従来どおりの製造方法によって本発明の電気光学装置 を得ることができる。 特に、 電気光学物質が液晶であり、 封止部が液晶注入口を 封止する構成を採用すれば、 液晶駆動に必要とされる各種配線を通すのに液晶注 入口の幅は適しているので実践: h好都合である。
また、 前記一方の基板は、 複数の走査線と複数のデ一夕線とを備えるとともに、 これらの各交点に対応する画素位置にスィツチング素子とそれに接続された画素 電極とを有し、 前記複数の導電層は、 前記走査線に走査信号を供給する走査線駆 動回路への配線になる第 1の導電層と、 前記データ線にデ一夕信号を供給するデ
―夕線駆動回路への配線となる第 2の導電層とを含むように構成してもよい。 このように構成すれば、 第 1の導電層からなる配線であって走査線駆動回路へ の配線と、 第 2の導電層からなる配線であってデ一夕線駆動回路への配線との積 層位置にはスぺ一サ部材が存在しないため、 これらの配線の切断や短絡を防止す ることができる。 特に、 シール部の内側領域にデータ線駆動回路及び走査線駆動 回路を形成する場合にあっては、 第 1の導電層と第 2の導電層とが積層構造をと る場合が多くなるため、 本発明による構成が有用となる。
本発明の電気光学装置の他の態様では、 前記導電層の一部ないし全面が遮光膜 である。
この態様によれば、 導電層を配線用に用いるだけでなく、 その一部 (即ち一又 は複数の導電層のうちの一の導電層の少なくとも一部) を配線用且つ遮光用に又 は専ら遮光用に用いることができる。 ここに、 遮光層とは具体的には A 1等の金 属層である。 例えば、 平面的に見てシ一ル材の内側に位置するシール内領域にあ り実際に画像表示に寄与する画像表示領域の額縁を規定する遮光膜、 画像表示領 域内に複数配列された画素電極の間隙を遮光する或いは各画素の開口領域を規定 する遮光膜 (カラーフィル夕のブラックマスク、 ブラックマトリクス等) 、 画素 電極のスィッチング制御用に設けられた T F T等の半導体素子における光による 漏れ電流に起因する画質不良を防止するための遮光膜など各種の遮光膜として導 電層を機能させることができる。 このように遮光膜と配線とを同一導電層から形 成できるので、 装置構造及び製造プロセスの簡略化が図れる。
本発明の電気光学装置の他の態様では、 前記配線上に形成されており平坦化処 理が施された層間絶縁膜を更に備える。
この態様によれば、 例えば液晶プロジェクタ用の反射型ライ トバルブのように 直視型ではないため、 光の散乱率ではなく反射率を高めることに重点が置かれる 液晶装置の場合に、 平坦化による反射率の向上を図れるので有利である。 更に、 シール部に対向する基板上領域では、 通常ダミー配線を入れてシール部に沿った 基板面高さの均一化を図ってスぺーサ部材による基板間隔制御が行われるが、 当 該平坦化処理を、 このようにダミ一配線を入れた後の C M P (Chemical Machine Polish) 処理により行えば、 C M P処理が良好に作用し、 平坦度の向上を図れる。 本発明の電気光学装置の他の態様では、 前記基板上で平面的に見て前記シール 材の内側に位置するシール内領域に、 複数配列された画素電極と前記配線に接続 され前記画素電極を駆動する駆動回路とを更に備える。
この態様によれば、 このような駆動回路を基板上におけるシール部の外側 (シ —ル外領域) に設ける場合と比較して、 シール部に交差する配線の合計本数を削 減可能である。 例えば、 シール部に交差する配線数は、 駆動回路から各画素に至 る走査線、 デ一夕線等の配線の数と比べると、 一般に遥かに少ない。
この駆動回路を備えた態様では、 前記シール内領域に、 前記画素電極に接続さ れた複数の走査線及び複数のデータ線を更に備えており、 前記駆動回路は、 前記 走査線及び前記データ線を夫々駆動する走査線駆動回路及びデータ線駆動回路を 含み、 前記デ一夕線駆動回路は、 前記走査線駆動回路よりも前記配線が前記シ一 ル部に交差する部分の近くに配置されているように構成してもよい。
このように構成すれば、 シール部のうちスぺ一サ部材を含まない部分に対向す る基板上領域に配置された配線により、 シール外領域にある制御回路や信号源か ら走査線駆動回路及びデータ線駆動回路への信号供給を行える。 この際特に、 A 1等の導電性金属膜からなる配線は基板上に引き回される配線長に応じてその配 線容量や遅延が大きくなるものの、 駆動周波数の低い走査線駆動回路用の配線に おける配線長を相対的に長くすると同時に駆動周波数の高いデ一夕線駆動回路用 の配線における配線長を相対的に短くすることにより、 このような配線容量や遅 延による悪影響が殆ど或いは実践上全く生じないようにできるので有利である。 或いはこの駆動回路を備えた態様では、 前記シール内領域に、 前記駆動回路を 制御する制御回路を更に備えるように構成してもよい。
このように構成すれば、 シール部のうちスぺーサ部材を含まない部分に対向す る基板上領域に配置された配線により、 シール外領域にある信号源から制御回路 への信号供給を行える。 この際特に、 信号源から制御回路への配線数は、 制御回 路から駆動回路への配線数よりも少なく構成できるので、 シール材のうちスぺ一 サ部材を含まない部分が小さくても配線可能となる。
本発明の電気光学装置の製造方法は、 導電層が積層された基板と他の基板とを、 スぺ一サ部材を含む部分とスぺ一サ部材を含まない部分とを具備するシール部に よって貼り合わせる電気光学装置の製造方法であって、 前記導電層からなる配線 が前記シール部に対向する前記基板上の領域には、 前記シール部のうち前記スぺ —サ部材を含まない部分が配置されるように前記シール部を形成するシール部形 成工程を具備することを特徴とする。
本発明の電気光学装置の製造方法によれば、 シール部がスぺ一サ部材を含む部 分と含まない部分に分かれており、 導電層からなる配線がシール部に対向する基 板上の領域には、 シール部のうちスぺーサ部材を含まない部分が配置されるよう にシール部が形成される。 つまり、 導電層からなる配線が交差するシール部には、 スぺーサ部材が存在しないため、 シール部により一対の基板を貼り合わせる際に 基板を圧着しても配線にはスぺーサ部材による局部的な圧力がかからない。 その ため、 スぺーサ部材に起因する配線の切断を防止することが可能となる。
本発明の電気光学装置の製造方法の一態様では、 前記シール部形成工程は、 前 記導電層からなる配線が前記シール部と対向する領域に、 前記電気光学物質を注 入するための開口部が位置するようにシール材を塗布する工程を含む。
この態様によれば、 開口部 (電気光学物質注入口) とシール部に対向する配線 の形成位置とを一致させるものであり、 配線のパターンさえ工夫すればシ一ル材 料として 1種類の材料を用いて本発明の電気光学装置を得ることができる。 もち ろん、 開口部は、 電気光学物質注入後に封止材によって封止される。
本発明の電気光学装置の製造方法の一の態様では、 シール部形成工程前に、 前 記基板上に層間絶縁膜を介して積層された複数の前記導電層から前記配線を形成 する配線形成工程を更に含む。
この態様によれば、 配線形成工程により複数の導電層を用いて複数の配線を形 成した後に、 シール部により一対の基板を貼り合わせる際に基板を圧着しても、 前述の如きスぺーサ部材に起因する配線の切断のみならず、 上下に重ねられた配 線間におけるスぺ一サ部材による局部的な圧力に起因する短絡を防止することが 可能となる。
本発明の電子機器は上記課題を解決するために、 上述した本発明の電気光学装 置を表示部として具備する電子機器であることを特徴とする。
本発明の電子機器によれば、 上述した本発明の電気光学装置を具備しているの で、 基板を圧着しても配線にはスぺーサ部材による局部的な圧力がかからないた め、 スぺ一サ部材に起因する配線不良を防止することが可能となり、 表示画像の 品位の向上、 装置信頼性の向上及び製造歩留まりの改善を図れる。
本発明の電子機器の一の態様では、 前記導電層は、 前記基板上に層間絶縁膜を 介して積層された複数の導電層を含む。
この態様によれば、 前述の如きスぺーサ部材に起因する配線の切断のみならず、 上下に重ねられた配線間におけるスぺ一サ部材による局部的な圧力に起因する短 絡を防止することが可能となる。
本発明の投射型表示装置は上記課題を解決するために、 光源から出射した光を 上述した本発明の電気光学装置によって変調し、 前記変調した光をスクリーンに - 投射する投射型表示装置であることを特徴とする。
本発明の投射型表示装置によれば、 上述した本発明の電気光学装置によって光 変調を行うので、 基板を圧着しても配線にはスぺーサ部材による局部的な圧力が かからないため、 スぺ一サ部材に起因する配線部分の配線不良を防止することが 可能となり、 装置信頼性の向上及び製造歩留まりの改善を図れる。
本発明の投射型表示装置の一の態様では、 前記導電層は、 前記基板上に層間絶 縁膜を介して積層された複数の導電層を含む。
この態様によれば、 前述の如きスぺ一サ部材に起因する配線の切断のみならず、 上下に重ねられた配線間におけるスぺ一サ部材による局部的な圧力に起因する短 絡を防止することが可能となる。
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかに される。 [図面の簡単な説明]
図 1は、 本発明の第 1実施形態にかかる電気光学装置の構成を示す平面図であ る。
図 2は、 図 1の A— A 3 線で切断した断面図である。
図 3は、 第 1実施形態におけるシール部を通過する配線部分の拡大断面図であ る。
図 4は、 第 1実施形態の変形例における A— A 5 線で切断した断面図である。 図 5は、 第 1実施形態の画像表示領域を構成するマトリクス状に形成された複 数の画素における各種素子、 配線等の等価回路である。
図 6は、 第 1実施形態の素子基板上に形成された画素電極下の積層構造を示す 断面図である。
図 Ίは、 本発明の第 2実施形態にかかる電気光学装置の構成を示す平面図であ る。
図 8は、 本発明の第 3実施形態にかかる電気光学装置の構成を示す平面図であ る。
図 9は、 各実施形態の電気光学装置を適用した携帯電話の構成を示す図である。 図 1 0は、 各実施形態の電気光学装置を適用した携帯情報機器の構成を示す図 である。
図 1 1は、 各実施形態の電気光学装置を適用したビデオカメラの構成を示す図 である。
図 1 2は、 各実施形態の電気光学装置を適用した投射型表示装置の概略構成を 示す図である。
[発明を実施するための最良の形態]
以下、 本発明の実施形態について図面を参照して説明する。 1 . 第 1実施形態
まず、 本発明の第 1実施形態にかかる電気光学装置について図 1から図 6を参 照して説明する。 図 1は、 この電気光学装置の構成を示す平面図である。 図 2は、 図 1における電気光学装置の A— A, で切断した断面図であり、 図 3はその配線 部分の拡大断面図であり、 図 4は、 その変形例における A— A ' 線で切断した断 面図である。 また、 図 5は、 この電気光学装置の画像表示領域を構成するマトリ クス状に形成された複数の画素における各種素子、 配線等の等価回路であり、 図 6は、 各画素における素子基板上に形成された画素電極下の積層構造を示す断面 図である。
図 1及び図 2に示されるように、 電気光学装置を構成する 2枚の基板のうち、 半導体スイッチング素子が形成されるシリコン基板 1上には、 複数の走査線 5 1 と複数のデ一夕線 4 1とがそれそれ形成されるとともに、 それらの各々の交差点 に対応する画素位置に後述のスイッチング素子 (図 5及び図 6参照) とそれに接 続された画素電極 6 3 aとがそれぞれ形成されている。 そして、 これら走査線 5 1、 デ一夕線 4 1、 スイッチング素子及び画素電極 6 3 aによって、 画像表示領 域 1 1が構成されている。
このうち、 走査線 5 1は、 基板 1上におけるシール部 3の内側に相当するシー ル内領域に形成された走査線駆動回路 1 2に接続されており、 この走査線駆動回 路 1 2は、 シール部 3の外側に相当するシール外領域に形成された制御回路 1 4 に、 配線 8 1を介して接続されている。 一方、 デ一夕線 4 1は、 シール内領域に 形成されたデ一夕線駆動回路 1 3に接続されており、 このデータ線動回路 1 3は、 制御回路 1 4に、 配線 8 2を介して接続されている。 ここで、 制御回路 1 4は、 外部接続用の電極端子 1 5を介して供給される信号に基づいて、 走査線駆動回路 1 2およびデータ線駆動回路 1 3をそれそれ駆動するものである。 尚、 各画素電 極 6 3 aをスイッチング制御するスィッチング素子、 走査線駆動回路 1 2、 デ一 夕線駆動回路 1 3及び制御回路 1 4は、 例えばバルクシリコン型の M O S トラン ジス夕で構成されている。
シール部 3は、 光硬化性や熱硬化性の樹脂接着剤等からなり両基板間で液晶等 の電気光学物質を包囲するシール材 3 1と、 これに混入されたビーズ状、 フアイ バ状等の所定粒径のスぺーサ部材 3 2と、 このようなスぺ一サ部材 3 2が混入さ れておらずシール材 3 1と同一の又は異なる光硬化性や熱硬化性の樹脂接着剤等 からなり液晶等の注入後に開口部 3 3 (注入口) を封止する封止材 3 4とを含む c 図 2に示すように、 シール部 3のうち封止材 3 4と基板 1との間には、 基板 1 上に、 A 1等の導電性であり反射性の金属膜から夫々なる 2層の導電層 6 2 b及 び 6 3 bが設けられている。 これらの導電層 6 2 b及び 6 3 bは、 層間絶縁膜 7 2、 7 3及び 7 4を介して積層されており、 下側の導電層 6 2 bは、 図 1に示し た配線 8 1及び 8 2を構成する。 他方、 上側の導電層 6 3 bは、 シール部 3に沿 つて画像表示領域 1 1の額縁を規定する遮光膜を構成する。 導電層 6 2 bと同一 膜から更に、 M O S トランジスタの配線や、 走査線駆動回路 1 2、 データ線駆動 回路 1 3および制御回路 1 4の内部配線、 これらの間を接続する配線、 これらの 駆動回路に電源を供給する電源配線等が形成されている。 また導電層 6 3 bと同 —膜から前述の画素電極 6 3 aが形成されている。
ここで本実施形態によれば、 図 2に示す断面構造を有する電気光学装置の製造 プロセスにおいて、 両基板をその周囲に沿って塗布されたシール材 3 1により貼 り合わせる際に両基板を圧着し、 その後、 開口部 3 3から液晶等からなる電気光 学物質を注入した後、 開口部 3 3を封止材 3 4により封止する。 これにより、 電 気光学物質は、 基板 1及び基板 2間において、 シール材 3 1及び封止材 3 4から なるシール部 3によって封入された構成となる。 しかるに本実施形態では、 シ一 ル材 3 1には、 スぺ一サ部材 3 2が混入されるが、 封止材 3 4には、 スぺーサ部 材 3 2が混入されないので、 前述した従来例の如く、 シール部 3と交差する配線 8 1及び 8 2を構成する導電層 6 2 bに対して、 スぺーサ部材 3 2により局所的 に応力がかかって当該配線 8 1及び 8 2がこの部分で断線したり導電層 6 3 と 短絡したりして配線不良が引き起こされる事態を未然防止できる。
図 3 ( a ) に示すように、 封止材 3 4と基板 1との間に導電層 6 2 b及び 6 3 bと共に積層される層間絶縁膜 7 2、 7 3及び 7 4については特に平坦化処理を 行わなくてもよい。 即ち、 配線 8 1及び 8 2を構成する導電層 6 2 bが存在する と、 一般にその上方にできる凹凸面に対してスぺ一サ部材 3 2による局所的な圧 力がかかって特に凸状部分における応力集中により断線や短絡しやすくなるが、 本実施形態では、 スぺーサ部材 32を含まない封止材 34が層間絶縁膜 74の上 方に存在するので、 このようなスぺーサ部材 32による断線や短絡が発生するこ とはない。 加えて、 本実施形態の如く配線 81及び 82がシール部 3の一部 (一 辺の一部のみ) に偏って存在するために高さが一定しないシール材の全域に渡つ てスぺ一サ部材を用いて均一な間隙制御を行うことは一般には困難或いは不可能 となるが、 本実施形態では、 このように配線 81及び 82が存在する凹凸面はス ベーサ部材 32による基板間の間隙制御の対象とならない。 この結果、 配線 81 及び 82に起因した凹凸を平坦化しなくても、 基板間の間隙制御には支障がなく て済む。
或いは、 図 3 (b) に示すように、 封止材 34と基板 1の間に導電層 62 b及 び 63 bと共に積層される層間絶縁膜 72、 73及び 74を CMP処理等により 平坦化してもよい (図 3 (b) の例では、 層間絶縁膜 73が平坦化されている) 。 CMP処理を行う場合には特に、 該 CMP処理が良好に行われるように、 CMP 処理の化学研磨対象となる層間絶縁膜の下地となる導電層 62 bや 63 bから C MP用ダミーパターンを形成しておくと良い。 ここで、 導電層 62 bと同一膜か らなる CMP用ダミーパターンは、 導電層 62 bによる配線 81及び 82を除い て、 基板 1上のほぼ全体を覆うようにパ夕一ニングされるものであり、 このよう な導電層 62 bには A 1が用いられ、 その厚さは概ね 500 nm (ナノメ一夕) 程度である。 他方、 導電層 63 bと同一膜からなる CMP用ダミーパターンは、 画素電極 63 aを除く領域において基板 1全体を覆う遮光層を兼ねた CMP用ダ ミーパターンとして用いられるものであり、 このような導電層 63 ^には八1が 用いられ、 その厚さは、 概ね 400 nm位である。 このように CMP用ダミ一パ 夕一ンを形成する場合、 開口部 33以外の部分には配線 81及び 82が引き廻さ れていないので、 スぺーサ部材 32が混入されたシール材 31の下に位置する導 電層 62 b及び 63 bと同一膜は、 CM P用ダミーパターンのみ存在することに なる。 この結果、 平坦性が向上し、 基板 1及び 2の間隔が全面にわたって均一に なって、 良好な表示画面を得ることが可能となる。
尚、 層間絶縁層 72、 73及び 74は夫々、 酸化シリコン等により概ね 130 nm〜 1 100 nmの厚みで形成されている。 これらのうち少なくとも層間絶縁 膜 74は、 画像表示領域における画素電極 63 aにおける反射率向上のために好 ましくは CMP処理により平坦化されている。 実践的には、 基板 1側の層間絶縁 膜 73を平坦化しなくても、 層間絶縁膜 74を平坦化すれば、 最終的に画素電極 63 aの下地平面における十分な平坦化を図ることも可能である。 特に、 上述の ように、 導電層 62bや導電層 63bと同一膜から CMPダミーパ夕一ンを形成 しておけば、 CMP処理により高い平坦度が得られる。
また本実施形態では、 図 4に示すように、 基板 1上に 3層の導電層 61 b、 6 2b及び 63bが設けられていてもよい。 この場合には、 下側の 2層の導電層 6 lbや 62bは、 図 1に示した配線 81及び 82を構成する。 他方、 上側の導電 層 63 bは、 シール部 3に沿って画像表示領域 11の額縁を規定する遮光膜を構 成する。 導電層 6 lbや 62 bと同一膜から更に、 MOSトランジスタの配線や、 走査線駆動回路 12、 デ一夕線駆動回路 13および制御回路 14の内部配線、 こ れらの間を接続する配線、 これらの駆動回路に電源を供給する電源配線、 CMP 用ダミーパターン等が形成されている。 また導電層 63 bと同一膜から前述の画 素電極 63 aおよび CMP用ダミ一パターンが形成されている。 その他の構成に ついては図 2に示したものと同様であり、 図 4では図 2に示したのと同様の構成 要素に付いては同様の参照符号を付してある。
図 4において、 導電層 6 lbは、 導電層 62 b及び 63 bと同様に A 1膜等か ら形成され、 その厚さは概ね 50 Onm程度である。 また、 層間絶縁層 71〜7 4については夫々、 酸化シリコン等により概ね 130 nm〜 1100 nmの厚み で形成されており、 いずれかの層が CMP処理により平坦化されていてもよい。 また、 このように CMP処理を行う場合には、 導電層 61b、 62 b及び 63 b から CMP用ダミーパターンを形成するのが好ましい。
図 4に示したように 3層の導電層 61 b、 62 b及び 63 bを含む場合にも、 その製造プロセスにおいて、 両基板をその周囲に沿って塗布されたシール材 31 により貼り合わせる際に両基板を圧着し、 その後、 開口部 33から液晶等からな る電気光学物質を注入した後、 開口部 33を封止材 34により封止する。 そして、 封止材 34には、 スぺーサ部材 32が混入されないので、 配線 81及び 82を構 成する導電層 61 bや 62 bに対して、 スぺーサ部材 32により局所的に応力が かかって当該配線 8 1及び 8 2が断線したり相互に或いは導電層 6 3 bと短絡し たりして配線不良が引き起こされる事態を未然防止できる。
また図 1から図 4に示したように第 1実施形態の電気光学装置では特に、 基板 1上におけるシール内領域に、 走査線駆動回路 1 2及びデ一夕線駆 «J回路 1 3が 配置されている。 このため、 このような駆動回路を基板 1上におけるシール外領 域に設ける場合と比較して、 シール部 3に交差する配線 8 1及び 8 2の合計本数 を削減可能である。 具体的には例えば、 シール部 3に交差する配線は、 3〜4本 程度の駆動回路用の電源線、 4本程度の駆動回路用のクロック線、 2〜 4本程度 の駆動回路用のラッチパルス線、 1〜 2 4本程度の画像信号線などであり、 こら らの総数は、 駆動回路から各画素に至る走査線 5 1、 デ一夕線 4 1等の配線の数 (例えば数十〜数千本) と比べると、 一般に遥かに少ない。 このため、 一般に幅 の限られた開口部 3 3に配線を通すのがより容易となり有利である。 但し、 走査 線駆動回路 1 2及びデ一夕線駆動回路 1 3の一方又は両方をシール外領域に配置 しても、 これらの駆動回路から走査線 5 1及びデータ線 4 1に至る引き出し配線 がスぺ一サ部材 3 2を含まないシール部 3を通るように構成する限り、 スぺ一サ 部材 3 2に起因する配線不良を防止するという本発明の効果は得られる。
更に第 1実施形態では特に、 デ一夕線駆動回路 1 3は、 走査線駆動回路 1 2よ りも配線 8 1及び 8 2がシール部 3に交差する部分の近くに配置されている。 こ のため、 配線 8 1及び 8 2については、 基板 1上に引き回される配線長に応じて その配線容量や遅延が大きくなるものの、 駆動周波数の低い走査線駆動回路 1 2 用の配線 8 1における配線長を相対的に長くすると同時に駆動周波数の高いデ一 夕線駆動回路 1 3用の配線 8 2における配線長を相対的に短くすることにより、 このような配線容量や遅延による悪影響が殆ど或いは実践上全く生じないように できるので有利である。 尚、 A 1等の導電層 6 2 b等からなる配線であれば、 配 線抵抗については、 微細化しても基本的に低く抑えられるので殆ど問題とはなら ない。
次に、 本実施形態における電気光学装置の回路構成の一例について図 5及び図 6を参照してその動作と共に説明する。 尚、 この構成例では、 図 4に示したよう に基板 1上に 4層の層間絶縁膜を介して 3層の導電層が積層されているものとす る。
図 5において、 本実施形態における電気光学装置の画像表示領域を構成するマ トリクス状に形成された複数の画素は、 画素電極 63 aを制御するための FET 30がマトリクス状に複数形成されており、 画像信号が供給されるデータ線 4 1 が当該 FE T 30のソースに電気的に接続されている。 データ線 41に書き込む 画像信号 S l、 S 2、 ···、 Snは、 この順に線順次に供給しても構わないし、 相 隣接する複数のデータ線 41同士に対して、 グループ毎に供給するようにしても 良い。 また、 FET 30のゲートに走査線 5 1が電気的に接続されており、 所定 のタイミングで、 走査線 5 1にパルス的に走査信号 G 1、 G2、 ···、 Gmを、 こ の順に線順次で印加するように構成されている。 画素電極 63 aは、 FET30 のドレインに電気的に接続されており、 スィツチング素子である FET 30を一 定期間だけそのスィッチを閉じることにより、 デ一夕線 41から供給される画像 信号 S l、 S 2、 ···、 Snを所定のタイミングで書き込む。 画素電極 63 aを介 して液晶に書き込まれた所定レベルの画像信号 S 1、 S 2、 ···、 Snは、 対向基 板に形成された対向電極との間で一定期間保持される。 液晶は、 印加される電圧 レベルにより分子集合の配向や秩序が変化することにより、 光を変調し、 階調表 示を可能にする。 ノーマリ一ホワイ トモードであれば、 印加された電圧に応じて 入射光がこの液晶部分を介して通過不可能とされ、 ノーマリ一ブラックモ一ドで あれば、 印加された電圧に応じて入射光がこの液晶部分を介して通過可能とされ、 全体として液晶装置からは画像信号に応じたコントラストを持つ光が反射される。 ここで、 保持された画像信号がリークするのを防ぐために、 画素電極 63 aと対 向電極 (図 2に示した対向電極 22) との間に形成される液晶容量と並列に蓄積 容量 70を付加する。 具体的には、 FET 30のドレイン電極から延設した第 1 蓄積容量電極に容量線 52の一部からなる (或いは前段にある走査線 5 1の一部 からなる) 第 2蓄積容量電極を、 層間絶縁膜を介して対向配置させて蓄積容量 7 0とする。 このように構成すれば、 例えば、 画素電極 63 aの電圧は、 ソース電 圧が印加された時間よりも 3桁も長い時間だけ蓄積容量 70により保持される。 これにより、 保持特性は更に改善され、 コントラスト比の高い液晶装置が実現で ぎる。 15
図 6において、 A 1の反射膜からなる各画素電極 63 aの下方には、 同じく A 1の遮光膜からなる第 2導電層 62 aが形成されている。 第 2導電層 62 aは前 述した配線 81や 82を形成する導電層 62 bと同一膜からなるが、 画像表示領 域において相隣接する—画素電極 63 a間の間隙を遮光する機能を有する。
図 6において、 一方の基板の一例である P型 (又は N型) の半導体基板 1上に は、 N型 (又は P型) のゥエル領域 2に FET30が形成されており、 各 FET 30は、 素子分離用のフィールド酸化膜 4により、 相互に分離されている。 半導 体基板 1として、 通常ゥェ一ハと称される単結晶シリコンからなる半導体基板を 用いれば、 このように基板 1上に FET30を直接形成することができるが、 こ のような基板としては、 基板上に半導体膜を介して FET 30や T FTを形成可 能であるシリコン基板、 石英基板、 ガラス基板等を用いてもよい。 特に、 本実施 形態のように、 画素電極 63aが反射膜からなる形式の反射型の液晶装置の場合 には、 基板 1を光が透過する必要はないので、 不透明な半導体基板を用いること が可能とされており、 小型の液晶装置を製造する際に FET 30等の素子の作り 込みが容易であるため有利である。 また、 ゥエル領域 2は、 不純物拡散により形 成され、 フィールド酸化膜 4は、 選択的熱酸化により形成される。
各 FET30では、 フィールド酸化膜 4の開口部を介して、 ゥヱル領域 2に高 濃度ドープされたソース領域 6 a及びドレイン領域 6 bが形成されており、 これ らの間に位置するチャネル領域にゲート絶縁膜 5 aを介して対向するようにゲー ト電極 5が設けられている。 ゲート電極 5及びフィールド酸化膜 4の上は、 第 1 層間絶縁膜 71が形成されている。 第 1層間絶縁膜 71上には、 第 1導電層 61 aが設けられており、 第 1層間絶縁膜 71に開孔されたコンタクトホール CH 1、 CH 2を夫々介してソース領域 6 a及びドレイン領域 6 bに接続されることによ り、 FE T 30のソース電極及びドレイン電極を構成している。 ゲート電極 5と しては、 例えば高濃度にドープされた導電性のポリシリコン又は導電性のメタル シリサイ ドが用いられ、 CVD法等により形成される。 第 1層間絶縁膜 71とし ては、 例えば、 NSG (ノンド一プトシリケ一トガラス) 、 PSG (リンシリケ —トガラス) 、 BSG (ボロンシリケ一トガラス) 、 BPSG (ボロンリンシリ ケ一トガラス) などの高絶縁性ガラス又は、 酸化シリコン膜、 窒化シリコン膜等 16
が用いられ、 スパッタリング方法、 TEOS (テトラェチルオルソシリケート) を用いたプラズマ CVD法等により形成される。 また、 第 1導電層 6 laとして は、 A 1が用いられ、 スパッタリング法により例えば 500 nm程度の膜厚に形 成される。
更に、 このように構成された FET30上には、 第 2層間絶縁膜 72が設けら れており、 この第 2層間絶縁膜 72上には、 第 2導電層 62 aが設けられており、 第 2層間絶縁膜 72に開孔されたコンタクトホール CH3を介してドレイン電極 と接続される。 また、 第 2導電層 62 aは前述の如く、 相隣接する画素電極 63 a間の間隙を遮光する遮光膜としても機能する。 第 2導電層 62 a上には、 第 3 層間絶縁膜 73が形成されている。 第 2層間絶縁膜 72及び第 3層間絶縁膜 73 は、 第 1層間絶縁膜 71と同様に、 例えば、 NSG、 PSG、 BSG、 BPSG などの高絶縁性ガラス又は、 酸化シリコン膜、 窒化シリコン膜等からなり、 その 膜厚は例えば、 第 2層間絶縁膜 72が 100 Onm程度とされ、 第 3層間絶縁膜 73が 100 Onm程度とされる。 また、 第 2導電層 62 aは、 第 1導電層 61 aと同様に、 A 1からなり、 その膜厚は例えば 500 nm〜800 nm程度とさ れる。 第 3層間絶縁膜 73が形成されて、 さらに、 この表面には、 画素電極 63 aが形成されている。 ここで、 第 3層間絶縁膜 73に開孔されたコンタクトホ一 ル CH 4に、 タングステンなどの高融点金属からなる柱状の接続プラグが充填さ れて、 これにより、 画素電極 63 aと第 2導電層 62 aとが接続されている。 画 素電極 63 aは、 第 1導電層 61 a、 第 2導電層 62 aと同様に、 A 1からなり、 その膜厚は例えば 400 nm程度とされる。
尚、 図 6に示した FET 30に代えて、 ポリシリコン膜又はアモルファスシリ コン膜或いは単結晶シリコン膜等の半導体膜を用いて T FTを基板 (例えば、 石 英基板やガラス基板などの透明基板) 上に構成してもよい。 この場合、 TFTを 形成するプロセスと並行して駆動回路等を構成する回路素子を T FTを用いて形 成できるので、 実用上有利である。
尚、 以上のように導電層から形成され、 シール内領域に配置される (即ち、 液 晶に対向する) 遮光膜については、 対向電極 22と同電位にするのが好ましい。 2. 第 2実施形態 1 7
次に、 本発明の第 2実施形態にかかる電気光学装置について図 7を参照して説 明する。 図 7は、 この電気光学装置の構成を示す平面図である。 図 7において図 1と同様の構成要素については同様の参照符号を付し、 その説明は省略する。 第 2実施形態では、 制御回路 1 4 ' は、 シール外領域ではなく、 各駆動回路と ともにシール内領域に配置されており、 接続電極端子 1 5から制御回路 1 4への 配線が導電層 6 2 b等から形成されて、開口部 3 3 (封止材 3~4に対向する領域) を介して引き廻されている。 その他の構成については第 1実施形態の場合と同様 である。
従って、 制御回路 1 4, への配線数が少ない場合に、 開口部 3 3が狭くても該 開口部 3 3を介し制御回路 1 4 ' に至る配線を、 スぺ一サ部材 3 2に起因する断 線や短絡の心配無く引き回すことが可能となる。
尚、 第 1又は第 2実施形態とは異なり、 制御回路を基板 1とは別体の外部回路 として用意して、 外部接続された制御回路から接続電極端子 1 5を介して制御信 号を入力し、 接続電極端子 1 5から走査線駆動回路 1 2およびデータ線駆動回路 1 3への配線を開口部 3 3に引き廻す構造を採用することもできる。
3 . 第 3実施形態
次に、 本発明の第 3実施形態にかかる電気光学装置について説明する。 図 8は、 この電気光学装置の構成を示す平面図である。 図 8において図 1と同様の構成要 素については同様の参照符号を付し、 その説明は省略する。
第 3実施形態では、 シ一ル部 3, は、 シ一ル材 3 1, にスぺ一サ部材 3 2が混 入された部分と、 電気光学物質を注入するための開口部 3 3以外に設けられ、 ス ベーサ部材 3 2が混入されていない部分 1 3 1とを含んで構成されている。 その 他の構成については、 第 1実施形態と同様である。
本実施形態においても、 第 1実施形態と同様に、 導電層 6 2 b等からなる配線 8 1及び 8 2は、 スぺ一サ部材 3 2の混入されていない部分 1 3 1と基板との間 を通過するので、 これらには、 スぺ一サ部材 3 2による局部的な圧力がかからな レ、。 そのため、 スぺ一サ部材 3 2に起因する短絡や切断による配線不良を回避す ることが出来る。
以上図 1から図 8を参照して説明した実施形態における電気光学装置の基板 1 1 8
上には更に、 画像信号を所定タイミングでサンプリングするサンプリング回路、 画像信号のデータ線への書込み負荷軽減のために各デ一夕線について画像信号に 先行するタイミングで所定電位のプリチャージ信号を書き込むプリチャージ回路 を形成してもよいし、 製造途中や出荷時の当該液晶装置の品質、 欠陥等を検査す るための検査回路等を形成してもよい。 また、 特閧平 9— 1 2 7 4 9 7号公報、 特公平 3— 5 2 6 1 1号公報、 特開平 3— 1 2 5 1 2 3号公報、 特閧平 8— 1 7 1 1 0 1号公報等に開示されているように、 基板 1上において F E T 3 0又は T F Tに対向する位置 (即ち、 F E T 3 0等の下側) にも、 例えば高融点金属から なる遮光膜を設けてもよい。 このように F E T 3 0等の下側にも遮光膜を設けれ ば、 特に画素電極 6 3 aを I T 0 ( Indium Tin Oxide) 膜等の透明電極から構成 することにより透過型の電気光学装置とする場合に、 基板 1の側からの戻り光等 が F E T 3 0等に入射するのを未然に防ぐことができる。
以上図 1から図 8を参照して説明した各実施形態では、 対向基板 2の外側に、 例えば、 T N (Twisted Nematic) モード、 V A(Vertically Aligned)モ一ド、 P D L C (Polymer Dispersed Liquid Crystal )モ一ド等の動作モ一ドゃ、 ノ一マリ —ホワイ トモ一ド /ノーマリーブラックモ一ドの別に応じて、 偏光フィルム、 位 相差フィルム、 偏光板などが所定の方向で配置される。 また、 画素電極 6 3 aに 対向する所定領域に R G Bのカラ一フィル夕をその保護膜と共に、 対向基板 2上 に形成してもよい。 あるいは、 基板 1上の R G Bに対向する画素電極 6 3 a下に カラ一レジスト等でカラ一フィル夕層を形成することも可能である。 このように すれば、 直視型や反射型のカラー液晶テレビなどのカラ一電気光学装置に各実施 形態の装置を適用できる。 更に、 対向基板 2上に 1画素 1個対応するようにマイ クロレンズを形成してもよい。 このようにすれば、 入射光の集光効率を向上する ことで、 明るい電気光学装置が実現できる。 更にまた、 対向基板 2上に、 何層も の屈折率の相違する干渉層を堆積することで、 光の干渉を利用して、 R G B色を 作り出すダイクロイックフィル夕を形成してもよい。 このダイクロイックフィル 夕付き対向基板によれば、 より明るいカラ一電気光学装置が実現できる。
尚、 各実施形態において直視型の電気光学装置とする場合には、 上述した C M P処理に代えて、 各層間絶縁膜における段差をそのまま残したり更に凹凸面を有 1 9
する光散乱層を設けることにより、 反射板による反射光を段差や凹凸面で散乱さ せて表示を行うことが可能となり、 直視型の電気光学装置として良好に機能し得 る。
4 . 応用例
次に、 上記電気光学装置を組み込んだ応用例のいくつかについて例示する。 図 9は、 携帯電話を示し、 図 1 0は、 携帯情報端末を示し、 また、 図 1 1は、 電気 光学物質ファインダ一付きビデオカメラを示し、 いずれも、 上記第 1、 第 2又は 第 3実施形態にかかる電気光学装置 1 1 0 1を表示部として備える電子機器であ る。
また、 図 1 2は、 本発明の電気光学装置を用いた電子機器の一例であり、 本発 明の電気光学装置を反射型ライ トバルブとして用いたプロジェクタ (投射型表示 装置) の要部を平面的に見た概略構成図である。 この図 1 2は、 偏光変換素子 1 3 0の中心を通る X Z平面における断面図である。 本例のプロジェクタは、 シス テム光軸 Lに沿って配置した光源部 1 1 0、 インテグレー夕レンズ 1 2 0、 偏光 変換素子 1 3 0から概略構成される偏光照明装置 1 0 0、 偏光照明装置 1 0 0か ら出射された S偏光光束を S偏光光束反射面 2 0 1により反射させる偏光ビーム スプリツ夕 2 0 0、 偏光ビームスプリツ夕 2 0 0の S偏光反射面 2 0 1から反射 された光のうち、 青色光 (B ) の成分を分離するダイクロイックミラ一 4 1 2、 分離された青色光 (B ) を青色光を変調する反射型ライ トバルブ 3 0 0 B、 青色 光が分離された後の光束のうち赤色光 (R ) の成分を反射させて分離するダイク ロイックミラ一 4 1 3、 分離された赤色光 (R ) を変調する反射型ライ トバルブ 3 0 0 R、 ダイクロイックミラ一 4 1 3を透過する残りの緑色光 (G) を変調す る反射型ライ トバルブ 3 0 0 G、 3つの反射型ライ トバルブ 3 0 0 R、 3 0 0 G、 3 0 0 Bにて変調された光をダイクロイックミラ一 4 1 2, 4 1 3 , 偏光ビーム スプリツ夕 2 0 0にて合成し、 この合成光をスクリーン 6 0 0に投射する投射レ ンズからなる投射光学系 5 0 0から構成されている。 上記 3つの反射型ライ トバ ルブ 3 0 0 R、 3 0 0 G、 3 0 0 Bには、 それぞれ前述の第 1、 第 2又は第 3実 施形態の電気光学装置が用いられている。
光源部 1 1 0から出射されたランダムな偏光光束は、 インテグレー夕レンズ 1 20
20により複数の中間光束に分割された後、 第 2のィンテグレ一夕レンズを光入 射側に有する偏光変換素子 130により偏光方向がほぼ揃った一種類の偏光光束 (S偏光光束) に変換されてから偏光ビームスプリツ夕 200に至るようになつ ている。 偏光変換素子 130から出射された S偏光光束は、 偏光ビ一ムスプリツ 夕 200の S偏光光束反射面 201によって反射され、 反射された光束のうち、 青色光 (B) の光束がダイクロイツクミラ一 412の青色光皮射層にて反射され 、 反射型ライ トバルブ 300 Bによって変調される。 また、 ダイクロイツクミラ —412の青色光反射層を透過した光束のうち、 赤色光 (R) の光束はダイク口 イツクミラー 413の赤色光反射層にて反射され、 反射型ライ トバルブ 30 OR によって変調される。 一方、 ダイクロイツクミラー 413の赤色光反射層を透過 した緑色光 (G) の光束は反射型ライ トバルブ 300 Gによって変調される。 こ のようにして、 それそれの反射型ライ トバルブ 300R、 300 G、 300Bに よって色光の変調がなされる。
反射型ライ トバルブ 300 R、 300 G、 300 となる電気光学装置は、 液 晶装置の場合、 TN型液晶 (液晶分子の長軸が電圧無印加時にパネル基板に略並 行に配向された液晶) または SH型液晶 (液晶分子の長軸が電圧無印加時にパネ ル基板に略垂直に配向された液晶) を採用している。
TN型液晶を採用した場合には、 画素の反射電極と、 対向する基板の共通電極 との間に挟持された液晶層への印加電圧が液晶のしきい値電圧以下の画素 (OF F画素) では、 入射した色光は液晶層により楕円偏光され、 反射電極により反射 され、 液晶層を介して、 入射した色光の偏光軸とほぼ 90度ずれた偏光軸成分の 多い楕円偏光に近い状態の光として反射 '出射される。 一方、 液晶層に電圧印加 された画素 (ON画素) では、 入射した色光のまま反射電極に至り、 反射されて 、 入射時と同一の偏光軸のまま反射 '出射される。 反射電極に印加された電圧に 応じて TN型液晶の液晶分子の配列角度が変化するので、 入射光に対する反射光 の偏光軸の角度は、 画素のトランジスタを介して反射電極に印加する電圧に応じ て可変される。
また、 SH型液晶を採用した場合には、 液晶層の印加電圧が液晶のしきい値電 圧以下の画素 (OFF画素) では、 入射した色光のまま反射電極に至り、 反射さ 2 1
れて、 入射時と同一偏光軸のまま反射 ·出射される。 一方、 液晶層に電圧印加さ れた画素 (O N画素) では、 入射した色光は液晶層にて楕円偏光され、 反射電極 により反射され、 液晶層を介して、 入射光の偏光軸に対して偏光軸がほぼ 9 0度 ずれた偏光軸成分の多い楕円偏光として反射 '出射する。 T N型液晶の場合と同 様に、 反射電極に印加された電圧に応じて T N型液晶の液晶分子の配列角度が変 化するので、 入射光に対する反射光の偏光軸の角度は、 画素のトランジスタを介 して反射電極に印加する電圧に応じて可変される。
これらの電気光学装置の画素から反射された色光のうち、 s偏光成分は S偏光 を反射する偏光ビームスプリッ夕 2 0 0を透過せず、 一方、 P偏光成分は透過す る。 この偏光ビームスプリツ夕 2 0 0を透過した光により画像が形成される。 従 つて、 投射される画像は、 T N型液晶を電気光学装置に用いた場合は O F F画素 の反射光が投射光学系 5 0 0に至り O N画素の反射光はレンズに至らないのでノ 一マリーホワイ ト表示となり、 S H液晶を用いた場合は O F F画素の反射光は投 射光学系に至らず O N画素の反射光が投射光学系 5 0 0に至るのでノーマリーブ ラック表示となる。
反射型電気光学装置は、 ガラス基板に T F Tァレ一を形成したアクティブマト リクス型電気光学装置に比べ、 半導体技術を利用して画素が形成されるので画素 数をより多く形成でき、 且つパネルサイズも小さくできるので、 高精細な画像を 投射できると共に、 プロジェクタを小型化できる。
以上図 9から図 1 2に示した電子機器の他にも、 液晶テレビ、 ビューファイン ダ型又はモニタ直視型のビデオテープレコーダ、 力一ナビゲーシヨン装置、 電子 手帳、 電卓、 ワードプロセッサ、 エンジニアリング 'ワークステーション (E W S ) 、 テレビ電話、 P 0 S端末、 夕ツチパネルを備えた装置等などの電子機器に も、 第 1から第 3実施形態の電気光学装置を適用可能である。
尚、 本発明は、 以上説明した実施形態に限るものではなく、 本発明の要旨を変 えない範囲で実施形態を適宜変更して実施することができる。

Claims

2 2 請求の範囲
1 . —対の基板間のシール部によって包囲された領域に電気光学物質が挟持され るとともに、 前記一対の基板のうち一方の基板上に導電層が積層された電気光学 装置であって、 _
前記シール部は、 スぺ一サ部材を含む部分と前記スぺーサ部材を含まない部分 とを具備し、
前記一方の基板上における前記導電層からなる配線が前記シール部に対向する 領域には、 前記シール部のうち前記スぺーサ部材を含まない部分に配置されてい ることを特徴とする電気光学装置。
2 . 請求項 1に記載の電気光学装置において、 前記導電層は、 前記基板上に層間 絶縁膜を介して積層された複数の導電層を含むことを特徴とする電気光学装置。
3 . 請求項 1又は 2に記載の電気光学装置において、
前記シール部のうち前記スぺ一サ部材を含まない部分は、 前記電気光学物質を 注入する開口部を封止した封止部であることを特徴とする電気光学装置。
4 . 請求項 1から 3のいずれか一項に記載の電気光学装置において、 前記導電層 の一部ないし全面が遮光膜となることを特徴とする電気光学装置。
5 . 請求項 1から 4のいずれか一項に記載の電気光学装置において、 前記配線上 に形成されており平坦化処理が施された層間絶縁膜を更に備えたことを特徴とす る電気光学装置。
6 . 請求項 1から 5のいずれか一項に記載の電気光学装置において、 前記基板上 で平面的に見て前記シール材の内側に位置するシール内領域に、 複数配列された 画素電極と前記配線に接続され前記画素電極を駆動する駆動回路とを更に備えた ことを特徴とする電気光学装置。
7 . 請求項 6に記載の電気光学装置において、
前記シール内領域に、 前記画素電極に接続された複数の走査線及び複数のデ一 夕線を更に備えており、
前記駆動回路は、 前記走査線及び前記データ線を夫々駆動する走査線駆動回路 及びデータ線駆動回路を含み、 2 3
前記データ線駆動回路は、 前記走査線駆動回路よりも前記配線が前記シール部 に交差する部分の近くに配置されていることを特徴とする電気光学装置。
8 . 請求項 6に記載の電気光学装置において、 前記シール内領域に、 前記駆動回 路を制御する制御回路を更に備えたことを特徴とする電気光学装置。
9 . 導電層が積層された一方の基板と他方の基板とを、 スぺ一サ部材を含む部分 と前記スぺ一サ部材を含まない部分とを具備するシール部 よって貼り合わせる 電気光学装置の製造方法であって、
前記導電層からなる配線が前記シール部に対向する前記基板上の領域には、 前 記シール部のうち前記スぺ一サ部材を含まない部分が配置されるように前記シー ル部を形成するシール部形成工程を具備することを特徴とする電気光学装置の製 造方法。
1 0 . 請求項 9に記載の電気光学装置の製造方法において、
前記シール部形成工程は、 前記導電層からなる配線が前記シール部と対向する 領域に、 前記電気光学物質を注入するための開口部が位置するようにシール材を 塗布する工程を含むことを特徴とする電気光学装置の製造方法。
1 1 . 請求項 9又は 1 0に記載の電気光学装置の製造方法において、
前記シ一ル部形成工程前に、 前記基板上に層間絶縁膜を介して積層された複数 の前記導電層から前記配線を形成する配線形成工程を更に含むことを特徴とする 電気光学装置の製造方法。
1 2 . —対の基板間のシール部によって包囲された領域に電気光学物質が挟持さ れるとともに、 前記一対の基板のうち一方の基板上に導電層が積層された電気光 学装置を表示部として具備する電子機器であって、
前記シール部は、 スぺ一サ部材を含む部分と前記スぺ一サ部材を含まない部分 とを具備し、
前記一方の基板上における前記導電層からなる配線が前記シール部に対向する 領域には、 前記シール部のうち前記スぺ一サ部材を含まない部分が配置されてい ることを特徴とする電子機器。
1 3 . 請求項 1 2に記載の電子機器において、 前記導電層は、 前記基板上に層間 絶縁膜を介して積層された複数の導電層を含むことを特徴とする電子機器。
1 4 . 光源から出射した光を電気光学装置によって変調し、 前記変調した光をス クリーンに投射する投射型表示装置であって、
前記電気光学装置は、 一対の基板間のシール部によって包囲された領域に電気 光学物質が挟持されるとともに、 前記一対の基板のうち一方の基板上に導電層が 積層された電気光学装置であり、
前記シール部は、 スぺ一サ部材を含む部分と前記スぺ一サ部材を含まない部分 とを具備し、
前記一方の基板上における前記導電層からなる配線が前記シール部に対向する 領域には、 前記シール部のうち前記スぺ一サ部材を含まない部分が配置されてい ることを特徴とする投射型表示装置。
1 5 . 請求項 1 4に記載の投射型表示装置において、 前記導電層は、 前記基板上 に層間絶縁膜を介して積層された複数の導電層を含むことを特徴とする投射型表
PCT/JP1999/004003 1998-07-27 1999-07-26 Dispositif electro-optique, son procede de fabrication, affichage a projection et dispositif electronique WO2000007170A1 (fr)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP55781999A JP3324120B2 (ja) 1998-07-27 1999-07-26 電気光学装置、電気光学装置の製造方法、投射型表示装置及び電子機器
EP99931548A EP1026652B1 (en) 1998-07-27 1999-07-26 Arrangement of spacer beads in the seal of an electro-optic display to prevent damage to underlying conductors
KR10-2000-7003186A KR100505525B1 (ko) 1998-07-27 1999-07-26 전기 광학 장치, 전기 광학 장치의 제조 방법, 투사형표시 장치 및 전자 기기
US09/509,198 US6720944B1 (en) 1998-07-27 1999-07-26 Electro-optical device, method of manufacturing same, projector and electronic apparatus
DE69923425T DE69923425T2 (de) 1998-07-27 1999-07-26 Anordnung von kugelförmigen Abstandshaltern in der Dichtung einer elektooptischen Anzeige zur Verhinderung von Schäden an darunterliegenden Leiterbahnen

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP21129398 1998-07-27
JP10/211293 1998-07-27

Publications (1)

Publication Number Publication Date
WO2000007170A1 true WO2000007170A1 (fr) 2000-02-10

Family

ID=16603545

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1999/004003 WO2000007170A1 (fr) 1998-07-27 1999-07-26 Dispositif electro-optique, son procede de fabrication, affichage a projection et dispositif electronique

Country Status (6)

Country Link
US (1) US6720944B1 (ja)
EP (1) EP1026652B1 (ja)
JP (2) JP3324120B2 (ja)
KR (1) KR100505525B1 (ja)
DE (1) DE69923425T2 (ja)
WO (1) WO2000007170A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003316517A (ja) * 2002-04-26 2003-11-07 Hosiden Corp タッチパネル
WO2007110995A1 (ja) * 2006-03-29 2007-10-04 Sharp Kabushiki Kaisha 表示装置
WO2009087706A1 (ja) * 2008-01-09 2009-07-16 Sharp Kabushiki Kaisha 表示装置
JP2010085882A (ja) * 2008-10-02 2010-04-15 Seiko Epson Corp 液晶装置、プロジェクタ及び電子機器
JP2011118331A (ja) * 2009-12-03 2011-06-16 Samsung Mobile Display Co Ltd タッチスクリーンパネル一体型平板表示装置

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4789369B2 (ja) * 2001-08-08 2011-10-12 株式会社半導体エネルギー研究所 表示装置及び電子機器
US6845016B2 (en) * 2001-09-13 2005-01-18 Seiko Epson Corporation Electronic device and method of manufacturing the same, and electronic instrument
JP3953320B2 (ja) * 2001-12-28 2007-08-08 三洋電機株式会社 表示装置及びその製造方法
JP3995476B2 (ja) * 2001-12-28 2007-10-24 三洋電機株式会社 表示装置及びその製造方法
TWI296062B (en) * 2001-12-28 2008-04-21 Sanyo Electric Co Liquid crystal display device
TWI230304B (en) * 2002-03-04 2005-04-01 Sanyo Electric Co Display device with reflecting layer
JP4085369B2 (ja) * 2002-10-10 2008-05-14 日本ビクター株式会社 液晶表示装置
KR100906635B1 (ko) * 2002-10-23 2009-07-10 삼성전자주식회사 액정 표시 장치
KR101037082B1 (ko) * 2003-12-22 2011-05-26 엘지디스플레이 주식회사 액정표시패널
JP4448834B2 (ja) * 2006-04-25 2010-04-14 セイコーエプソン株式会社 電気光学装置、及びこれを備えた電子機器
KR20080001793A (ko) * 2006-06-30 2008-01-04 엘지.필립스 엘시디 주식회사 액정 표시 장치 및 그 제조 방법
JP2009075394A (ja) * 2007-09-21 2009-04-09 Seiko Epson Corp 電気光学装置及びこれを備えた電子機器
JP2009110785A (ja) * 2007-10-30 2009-05-21 Toppan Printing Co Ltd 有機el素子パネル及びその製造方法
US8334961B2 (en) * 2008-09-10 2012-12-18 Kent Displays Incorporated Electrooptical display with electrical crossover
KR20130045733A (ko) * 2011-10-26 2013-05-06 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
KR101993331B1 (ko) * 2013-01-03 2019-06-27 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
KR102204976B1 (ko) * 2013-11-13 2021-01-20 삼성디스플레이 주식회사 표시 장치 및 그것의 제조 방법
KR102439308B1 (ko) * 2015-10-06 2022-09-02 삼성디스플레이 주식회사 표시장치
JP7239804B2 (ja) * 2018-08-31 2023-03-15 日亜化学工業株式会社 レンズ及び発光装置並びにそれらの製造方法
CN113097263B (zh) * 2021-03-25 2024-05-24 京东方科技集团股份有限公司 显示基板和显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50148097A (ja) * 1974-05-20 1975-11-27
JPH0326121U (ja) * 1989-07-25 1991-03-18
JPH05198375A (ja) * 1992-01-17 1993-08-06 Nippondenso Co Ltd 薄膜el表示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0326121A (ja) 1989-06-23 1991-02-04 Fujitsu Ltd 周波数変調パネルの非実装時の変調度制御回路
US5148301A (en) * 1990-02-27 1992-09-15 Casio Computer Co., Ltd. Liquid crystal display device having a driving circuit inside the seal boundary
US5335103A (en) * 1992-02-21 1994-08-02 Samsung Electronics Co., Ltd. Double seal pattern for a liquid crystal device with curved ends
CA2168529A1 (en) * 1995-02-02 1996-08-03 Tatsuichiro Kon Transparent conductive sheet
JP3737176B2 (ja) * 1995-12-21 2006-01-18 株式会社半導体エネルギー研究所 液晶表示装置
JPH10153785A (ja) * 1996-09-26 1998-06-09 Toshiba Corp 液晶表示装置
US5973763A (en) * 1996-10-16 1999-10-26 Seiko Epson Corporation Liquid crystal device including supporting columns
TW542933B (en) * 1996-12-19 2003-07-21 Sharp Kk Liquid crystal display device and process for producing the same
US6104457A (en) * 1997-06-13 2000-08-15 Sharp Kabushiki Kaisha Sealed multi-panel liquid crystal display device and method of manufacturing the same
JPH11202349A (ja) * 1998-01-12 1999-07-30 Semiconductor Energy Lab Co Ltd 表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50148097A (ja) * 1974-05-20 1975-11-27
JPH0326121U (ja) * 1989-07-25 1991-03-18
JPH05198375A (ja) * 1992-01-17 1993-08-06 Nippondenso Co Ltd 薄膜el表示装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1026652A4 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003316517A (ja) * 2002-04-26 2003-11-07 Hosiden Corp タッチパネル
WO2007110995A1 (ja) * 2006-03-29 2007-10-04 Sharp Kabushiki Kaisha 表示装置
WO2009087706A1 (ja) * 2008-01-09 2009-07-16 Sharp Kabushiki Kaisha 表示装置
JPWO2009087706A1 (ja) * 2008-01-09 2011-05-19 シャープ株式会社 表示装置
JP2010085882A (ja) * 2008-10-02 2010-04-15 Seiko Epson Corp 液晶装置、プロジェクタ及び電子機器
JP2011118331A (ja) * 2009-12-03 2011-06-16 Samsung Mobile Display Co Ltd タッチスクリーンパネル一体型平板表示装置
US9323372B2 (en) 2009-12-03 2016-04-26 Samsung Display Co., Ltd. Flat panel display integrated with touch screen panel

Also Published As

Publication number Publication date
DE69923425T2 (de) 2005-07-07
DE69923425D1 (de) 2005-03-03
KR100505525B1 (ko) 2005-08-04
KR20010030705A (ko) 2001-04-16
US6720944B1 (en) 2004-04-13
EP1026652B1 (en) 2005-01-26
EP1026652A4 (en) 2003-07-30
JP2001056651A (ja) 2001-02-27
JP3324120B2 (ja) 2002-09-17
EP1026652A1 (en) 2000-08-09

Similar Documents

Publication Publication Date Title
JP3324120B2 (ja) 電気光学装置、電気光学装置の製造方法、投射型表示装置及び電子機器
US8634045B2 (en) Liquid crystal panel substrate with light-shielding film in a pixel region, liquid crystal panel, and electronic equipment and projection type display device both using the same to reduce light leakage
KR100402506B1 (ko) 전기 광학 장치
TWI229303B (en) Electro-optical device and electronic machine
JP2013073181A (ja) 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置及び電子機器
JP2001166311A (ja) 電気光学装置及びその製造方法、電気光学装置用基板
JP3788093B2 (ja) 液晶パネル用基板、液晶パネル及びそれを用いた電子機器並びに液晶パネル用基板の製造方法
JP3541650B2 (ja) 液晶パネル用基板、液晶パネル、及びそれを用いた電子機器並びに投写型表示装置
KR20030076421A (ko) 전기 광학 장치 및 그 제조 방법 및 전자기기
JP2013073182A (ja) 光学素子基板の製造方法及び光学素子基板
JP2001133750A (ja) 電気光学装置
JP2001033820A (ja) 電気光学装置とその製造方法および投射型表示装置
JP2010054655A (ja) 電気光学装置及びその製造方法、並びに電子機器
JP4058869B2 (ja) 電気光学装置及びその製造方法、並びにプロジェクタ
JPH10325949A (ja) 液晶パネル用基板及びその製造方法、並びに液晶パネル及びそれを用いた電子機器
JP2001075123A (ja) 電気光学装置、電気光学装置の製造方法及び電子機器
JP2004206134A (ja) 液晶パネル用基板、液晶パネル、及びそれを用いた電子機器並びに投写型表示装置
JP2004004851A (ja) 電気光学装置及び電子機器
JP2003295168A (ja) 電気光学装置及び電子機器
JP5380821B2 (ja) 液晶装置及び電子機器
JP2004004888A (ja) 液晶パネル用基板、液晶パネル、及びそれを用いた電子機器並びに投写型表示装置
JP2004234032A (ja) 電気光学装置及びプロジェクタ
JP2003140167A (ja) 電気光学装置及び電子機器
JP2004004939A (ja) 電気光学装置およびプロジェクタ
JP2004004885A (ja) 液晶パネル用基板、液晶パネル、及びそれを用いた電子機器並びに投写型表示装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

WWE Wipo information: entry into national phase

Ref document number: 1020007003186

Country of ref document: KR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1999931548

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 09509198

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1999931548

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020007003186

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 1999931548

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1020007003186

Country of ref document: KR