WO1999056386A1 - Oscillateur - Google Patents

Oscillateur Download PDF

Info

Publication number
WO1999056386A1
WO1999056386A1 PCT/JP1999/002206 JP9902206W WO9956386A1 WO 1999056386 A1 WO1999056386 A1 WO 1999056386A1 JP 9902206 W JP9902206 W JP 9902206W WO 9956386 A1 WO9956386 A1 WO 9956386A1
Authority
WO
WIPO (PCT)
Prior art keywords
type transistor
gate
type
transistor
amplifier
Prior art date
Application number
PCT/JP1999/002206
Other languages
English (en)
French (fr)
Inventor
Masaki Muto
Yoshihisa Mochida
Original Assignee
Matsushita Eletric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Eletric Industrial Co., Ltd. filed Critical Matsushita Eletric Industrial Co., Ltd.
Priority to US09/446,781 priority Critical patent/US6556091B1/en
Priority to EP99919523A priority patent/EP0998023A4/en
Publication of WO1999056386A1 publication Critical patent/WO1999056386A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
    • H03B5/366—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device and comprising means for varying the frequency by a variable voltage or current
    • H03B5/368—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device and comprising means for varying the frequency by a variable voltage or current the means being voltage variable capacitance diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
    • H03B5/364—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device the amplifier comprising field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
    • H03B5/366—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device and comprising means for varying the frequency by a variable voltage or current

Definitions

  • the present invention relates to an oscillation device used for a mobile phone or the like.
  • this type of oscillator has a configuration including an oscillator element and a first amplifier connected between the input and output terminals of the oscillator element.
  • the first amplifier has a configuration including a first P-type transistor and a first N-type transistor formed by a MOS process in order to reduce the size and reduce the cost. That is, the gate of the first P-type transistor and the gate of the first N-type transistor are connected to the output terminal of the oscillation element, and the drain of the first P-type transistor and the drain of the first N-type transistor are connected.
  • the input terminal of the oscillation element was connected, the source of the first P-type transistor was connected to a power supply terminal, and the source of the first N-type transistor was connected to a ground terminal.
  • the gate of the first P-type transistor is configured to be bridged between the P-type source diffusion region and the P-type drain diffusion region, and the gate of the first N-type transistor has the N-type source.
  • the structure was bridged between the diffusion region and the N-type drain diffusion region.
  • the output from the oscillation element is applied to the gates of the first P-type transistor and the first N-type transistor, and the output of the oscillation element is applied to these gates.
  • this gate applies electric power to the portion between the source diffusion region and the drain diffusion region that are bridged.
  • the gate forms a conduction channel in the bridged source diffusion region and drain diffusion region, thereby forming the first P-type transistor.
  • the oscillation output is fed back to the input terminal of the oscillation element by alternately conducting the and the first N-type transistor, whereby the oscillation is continued.
  • the first amplifier is composed of the first P-type transistor and the first N-type transistor formed by the MOS process, a small and inexpensive device will be constructed.
  • MOS process when such a MOS process is used, there is a problem that many frequency components shifted from the desired oscillation frequency are generated before and after the desired oscillation frequency.
  • an object of the present invention is to reduce noise levels other than a desired oscillation frequency.
  • the present invention is such that the bridge length of the gut of the first N-type transistor is longer than the bridge length of the gate of the first P-type transistor.
  • an N-type transistor when comparing an N-type transistor and a P-type transistor, an N-type transistor Since the bridge length of the gate of the N-type transistor is shorter than the bridge length of the gate of the P-type transistor, a large electric field is intensively generated at the gate, drain and source of the N-type transistor.
  • the electric field intensity can be reduced by making the bridge length of the gate of the N-type transistor longer than the bridge length of the gate of the P transistor, so that noise levels other than the oscillation frequency are suppressed. You can do it.
  • FIG. 1 is a circuit diagram of one embodiment of the present invention
  • FIG. 2 is a circuit diagram showing a configuration of the amplifier
  • FIG. 3 is a perspective view showing the specific configuration
  • FIG. FIG. 4 is a characteristic diagram of phase noise in the oscillation device.
  • An oscillating device includes an oscillating element and a first amplifier connected between input and output terminals of the oscillating element, wherein the first amplifier is formed by a first P-S A gate of a first P-type transistor and a gate of a first N-type transistor are connected to an output terminal of the oscillation element; A drain of the P-type transistor and a drain of the first N-type transistor are connected to an input terminal of the oscillation element, a source of the first P-type transistor is connected to a power supply terminal, and a source of the first N-type transistor is connected.
  • the gate of the first P-type transistor is bridged between the P-type source diffusion region and the P-type drain diffusion region, and the gate of the first N-type transistor is Source diffusion region and N-type drain Bridge between the diffusion areas
  • the bridge length of the gate of the first N-type transistor is longer than the bridge length of the gate of the first P-type transistor, and the bridge length of the gate of the first N-type transistor is The noise level other than the oscillation frequency of the oscillation output is suppressed by making it longer than the bridge length of the first P-type transistor.
  • the input terminal of the second amplifier is connected to the output terminal of the first amplifier, and the second amplifier has a second P-type transistor and a second N-type transistor formed by an MS process. Connecting the gate of the second P-type transistor and the gate of the second N-type transistor to the connection between the drains of the first P-type transistor and the first N-type transistor; The drain of the second P-type transistor and the drain of the second N-type transistor are connected to the oscillation output terminal, the source of the second P-type transistor is connected to the power supply terminal, and the source of the second N-type transistor is connected.
  • the gut of the second P-type transistor is bridged between the P-type source diffusion region and the P-type drain diffusion region, and the gate of the second N-type transistor is N Source diffusion region and N A bridge between the drain diffusion regions, wherein the bridge length of the gate of the second N-type transistor is longer than the bridge length of the gate of the second P-type transistor;
  • the second amplifier interposed between the first amplifier and the oscillation output terminal is connected to the same noise level as the first amplifier.
  • the bridge length of the gate of the second N-type transistor is longer than the bridge length of the gate of the first N-type transistor.
  • the second amplifier is set to the second amplifier so that this noise level is not amplified again by the second amplifier.
  • reference numeral 1 denotes a crystal oscillation element used as an oscillation element, an output terminal 2 of which is connected to an input terminal of a first amplifier 3, and an output terminal of the first amplifier 3 Connected to input terminal 4 of The output terminal of the first amplifier 3 is connected to the input terminal of the second amplifier 5, and the output terminal of the second amplifier 5 is connected to the oscillation output terminal 6.
  • a capacitor 7 and a varicap diode 8 are connected in series to the output terminal 2 of the crystal oscillation element 1, and a voltage control terminal 9 is connected to a cathode of the varicap diode 8.
  • a capacitor 10 is connected to the input terminal 4 of the crystal oscillator 1.
  • the capacitance of the varicap diode 8 changes accordingly, and the oscillation frequency of the crystal oscillation element 1 can be changed. Also, the oscillation output of the crystal oscillation element 1 is fed back by the first amplifier 3, whereby the oscillation is continued. The oscillation output is led to the oscillation output terminal 6 via the second amplifier 5, and the output from the oscillation output terminal 6 is supplied to the PLL circuit in a mobile phone or the like. is there.
  • the amplifier 3 has a first P-type transistor 11 and a first N-type transistor 12 formed by a MOS process.
  • the gate of the P-type transistor 11 and the gate of the first N-type transistor 12 are connected to the output terminal 2 of the crystal oscillator 1, and the drain of the first P-type transistor 11
  • the drains of the N-type transistors 12 are connected to the input terminal 4 of the crystal oscillator 1.
  • the source of the first P-type transistor 11 is connected to a power terminal 13, and the source of the first N-type transistor 12 is connected to a ground terminal 14.
  • the second amplifier 5 has a second P-type transistor 15 and a second N-type transistor 16 formed by an MS process, and has a gate of the second P-type transistor 15.
  • gut of the second N-type transistor 16 are connected to the connection between the drains of the first P-type transistor 11 and the first N-type transistor 12, and the second P-type transistor
  • the drain of the transistor 15 and the drain of the second N-type transistor 16 are connected to the oscillation output terminal 6. Further, the source of the second P-type transistor 15 is connected to the power supply terminal 13, and the source of the second N-type transistor 16 is connected to the ground terminal 14.
  • FIG. 3 shows a specific configuration of the first P-type transistor 11 and the first N-type transistor 12.
  • reference numeral 17 denotes a P-type substrate made of silicon, on which a first P-type transistor 11 and a first N-type transistor 12 are formed.
  • the gate 20 is bridged between the N-type source diffusion region 18 and the N-type drain diffusion region 19.
  • the gate 23 is bridged between the P-type drain diffusion region 21 and the P-type source diffusion region 22.
  • an N-type substrate diffusion region 24 is provided below the gate of the first P-type transistor 11.
  • Fig. 3 is formed by a conventional MOS process. It has a configuration of an amplifier.
  • the bridge length Ln of the gate 20 of the first N-type transistor 12 is made longer than the bridge length Lp of the gate 23 of the first P-type transistor 11. It has features.
  • the desired oscillation frequency is higher than that of the conventional line B as shown by the line A in FIG.
  • the noise level of the shifted frequency can be greatly suppressed.
  • the bridge length Ln of the gate 20 is set to 6.0 ⁇ m
  • the bridge length Lp of the gate 23 is set to 2.5 ⁇ .
  • the solid line shows the state when L ⁇ is 2.0 / x ni and L ⁇ is 2.5 ⁇ m.
  • the second P-type transistor 15 and the second N-type transistor 16 shown in FIG. 2 form the gate bridge length of the second N-type transistor 16 as shown in FIG.
  • the bridge length of the second P-type transistor 15 is longer than the bridge length of the gut
  • the bridge length of the gate of the second N-type transistor 16 is equal to the gate length of the first N-type transistor 12. It is longer than the bridge length of 20. That is, the second amplifier 5 stabilizes the oscillation output from the oscillation output terminal 6 by suppressing the noise level further than the first amplifier 3.
  • Equation 2 V ⁇ X-I
  • V n Input conversion noise
  • the present invention reduces the bridge length of the gate of the first N-type transistor. By making the gate length of the first P-type transistor longer than the bridge length, noise levels other than the oscillation frequency of the oscillation output can be suppressed.

Landscapes

  • Oscillators With Electromechanical Resonators (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Description

技術分野
本発明は、 携帯電話などに使用される発振装置に関するものである。
明
背景技術
一般にこの種の発振装置は、 発振素子書とこの発振素子の入出力端子間 に接続した第 1の増幅器とを備えた構成となっていた。 前記第 1の増幅 器は小型でしかも低価格化を目指すために、 M O Sプロセスにより形成 された第 1の P型トランジスタと第 1の N型トランジスタを有する構成 となっていた。 すなわち、 第 1の P型トランジスタのゲートと第 1の N 型トランジスタのゲートを前記発振素子の出力端子に接続し、 前記第 1 の P型トランジスタの ドレインと第 1の N型トランジスタの ドレイ ンを 前記発振素子の入力端子に接続し、 さらに前記第 1の P型トランジスタ のソースを電源端子に接続し、 第 1の N型トランジスタのソースをァー ス端子に接続した構成となっていた。 また、 前記第 1 の P型トランジス タのゲ一トはその P型ソース拡散領域と P型ドレイ ン拡散領域間に橋架 された構成とし、 前記第 1の N型トランジスタのゲートはその N型ソー ス拡散領域と N型ドレイ ン拡散領域間に橋架された構成と していた。 そして以上の構成において、 発振素子からの出力が第 1の P型トラン ジスタと第 1の N型トランジスタのゲ一トに加わることになるのである 力';、 発振素子の出力がこれらのゲートに加わることによって、 このゲ一 トが橋架したそれぞれのソース拡散領域と ドレイン拡散領域間部分に電 界を生じさせることとなり、 この結果と して前記ゲ一トが橋架されたソ ース拡散領域と ドレイン拡散領域部分に導通チャンネルを生じさせるこ ととなり、 これによつて第 1の P型トランジスタと第 1の N型トランジ スタを交互に導通させることによって、 発振出力は発振素子の入力端子 に帰還することとなり、 これにより発振が継続されるものである。
しかしながら、 上記第 1の増幅器を M O Sプロセスにより形成した第 1の P型トランジスタと第 1の N型トランジスタを用いて構成した場合 には、 小型で低価格なものが構成されることになるのであるが、 このよ うな M O Sプロセスを用いた場合には希望する発振周波数の前後におい て、 その発振周波数よりもずれた周波数成分が多く発生してしまう とい う問題があった。
この理由はまだ十分には解明されてはいないが、 ゲ一トおよびその対 応する部分に電圧を印加し、 電界を生じさせて導通チャンネルを形成す る場合において、 ドレインとソース間部分の構成成分の不均一性などに よって、 導通チャンネル部分も乱れることなども一つの要因と考えられ ている。 発明の開示
そこで本発明は、 希望する発振周波数以外のノィズレベルを低減させ ることを目的とするものである。
そしてこの目的を達成するために、 本発明は前記第 1の N型トランジ スタのグートの橋架長を第 1の P型トランジスタのゲ一トの橋架長より も長く したものである。
つまり一般的な発振装置においては、 N型トランジスタと P型トラン ジスタを比較した場合、 ゲインを等しくするために、 N型トランジスタ のゲートの橋架長を P型トランジスタのゲートの橋架長より も短く して いるため、 N型トランジスタのゲートおよびドレインとソース間部分に は集中的に大きな電界が発生することになるのであるが、 本発明におい ては特に N型トランジスタのゲートの撟架長を P トランジスタのゲート の橋架長より も長くすることによって、 電界強度を低下させることがで きるため、 発振周波数以外のノィズレベルを抑制することができるので ある。 図面の簡単な説明
第 1図は本発明の一実施例の回路図、 第 2図は同増幅器の構成を示す 回路図、 第 3図は同具体的な構成を示す斜視図、 第 4図は本発明および 従来の発振装置における位相雑音の特性図である。 発明を実施するための最良の形態
本発明の発振装置は、 発振素子と、 この発振素子の入出力端子間に接 続した第 1の増幅器とを備え、 前記第 1の増幅器は M〇 Sプロセスによ り形成した第 1の P型トランジスタと第 1 の N型トランジスタを有し、 第 1の P型トランジスタのゲ一トと、 第 1の N型トランジスタのゲ一ト を前記発振素子の出力端子に接続し、 前記第 1の P型トランジスタのド レインと第 1の N型トランジスタのドレインを前記発振素子の入力端子 に接続し、 前記第 1の P型トランジスタのソースを電源端子に接続し、 第 1の N型トランジスタのソースをアース端子に接続し、 前記第 1の P 型トランジスタのゲートはその P型ソース拡散領域と P型ドレイン拡散 領域間に橋架された構成と し、 前記第 1の N型トランジスタのゲートは その N型ソース拡散領域と N型ドレイン拡散領域間に橋架された構成と し、 前記第 1の N型トランジスタのゲートの橋架長を、 前記第 1の P型 トランジスタのゲートの橋架長よりも長く したものであって、 前記第 1 の N型トランジスタのゲートの橋架長を第 1の P型トランジスタのグー トの橋架長より も長くすることによって、 発振出力の発振周波数以外の ノイズレベルを抑制したものである。
また特に望ましくは、 第 1の増幅器の出力端子に第 2の増幅器の入力 端子を接続し、 前記第 2の増幅器は M〇 Sプロセスにより形成した第 2 の P型トランジスタと第 2の N型トランジスタを有し、 第 2の P型トラ ンジスタのゲートと第 2の N型トランジスタのゲートとを第 1の P型ト ランジスタと第 1の N型トランジスタのドレイン間同士の接続部に接続 し、 第 2の P型トランジスタのドレインと第 2の N型トランジスタのド レインを発振出力端子に接続し、 第 2の P型トランジスタのソースを電 源端子に接続し、 第 2の N型トランジスタのソースをアース端子に接続 し、 前記第 2の P型トランジスタのグートはその P型ソース拡散領域と P型ドレイン拡散領域間に橋架された構成とし、 前記第 2の N型トラン ジスタのゲ一トは N型ソース拡散領域と N型ドレイン拡散領域間に橋架 された構成とし、 前記第 2の N型トランジスタのゲー トの橋架長を第 2 の P型トランジスタのゲ一トの橋架長より も長く したものであって、 第 1の増幅器によってそのノィズレベルを抑制した状態において、 発振出 力端子に発振出力を供給する場合において、 第 1の増幅器と発振出力端 子間に介在する第 2の増幅器を第 1の増幅器と同様に、 ノィズレベルを 抑制することによって、 発振出力端子にはよりノィズレベルの少ない発 振出力を供給することができるものである。
さらに望ましくは、 第 2の N型トランジスタのゲー 卜の橋架長を第 1 の N型トランジスタのゲートの橋架長より も長く したもであって、 第 1 の増幅器で発振出力の発振周波数以外のノィズレベルを抑制した状態に しているのであるが、 このノィズレベルが第 2の増幅器で増幅されて再 び大きくなつてしまわないように、 第 2の増幅器を第 1の増幅器より も ノィズレベルを抑制させることにより、 発振出力端子よりノィズレベル の小さい発振出力が得られるようにしたものである。
以下本発明の一実施例を添付図面を用いて説明する。
第 1図において 1は発振素子と して用いた水晶発振素子で、 その出力 端子 2には第 1 の増幅器 3の入力端子が接続され、 この第 1 の増幅器 3 の出力端子は水晶発振素子 1の入力端子 4に接続されている。 また第 1 の増幅器 3の出力端子には第 2の増幅器 5の入力端子が接続され、 この 第 2の増幅器 5の出力端子には発振出力端子 6が接続されている。また、 水晶発振素子 1の出力端子 2にはコンデンサ 7とバリキヤップダイォー ド 8が直列接続され、 バリキヤップダイォード 8のカソードには電圧制 御端子 9が接続されている。 さらに、 水晶発振素子 1 の入力端子 4には コンデンサ 1 0が接続されている。
つまり、 電圧制御端子 9に電圧を加えると、 それに応じてバリキヤッ プダイォード 8の容量が変化し、 水晶発振素子 1の発振周波数が変動さ せられるようになっているのである。 また、 この水晶発振素子 1の発振 出力は第 1の増幅器 3で帰還させられ、 これによつて発振が継続される ことになる。 また、 この発振出力は第 2の増幅器 5を介して発振出力端 子 6へと導き出され、 この発振出力端子 6からの出力が携帯電話などで は P L L回路に供給されることになつているのである。
さて、 第 1の増幅器 3の詳細は第 2図に示す構成となっている。
第 2図に示すごとく、 増幅器 3は M O Sプロセスにより形成した第 1 の P型トランジスタ 1 1 と第 1の N型トランジスタ 1 2とを有し、 第 1 の P型トランジスタ 1 1のゲートと第 1の N型 トランジスタ 1 2のゲー ,トを前記水晶発振素子 1の出力端子 2に接続し、 第 1 の P型トランジス タ 1 1の ドレインと第 1の N型トランジスタ 1 2の ドレインを前記水晶 発振素子 1の入力端子 4に接続している。 また、 前記第 1の P型トラン ジスタ 1 1のソースを電源端子 1 3に接続し、 前記第 1の N型トランジ スタ 1 2のソースをアース端子 1 4に接続している。 さらに、 前記第 2 の増幅器 5は M〇 Sプロセスにより形成した第 2の P型トランジスタ 1 5と第 2の N型トランジスタ 1 6 とを有し、 前記第 2の P型トランジス タ 1 5のゲートと前記第 2の N型トランジスタ 1 6のグートとを前記第 1の P型トランジスタ 1 1 と前記第 1の N型トランジスタ 1 2のドレイ ン間同士の接続部に接続し、 第 2の P型トランジスタ 1 5のドレインと 第 2の N型トランジスタ 1 6のドレインを発振出力端子 6に接続してい る。 さらに、 第 2の P型トランジスタ 1 5のソースを電源端子 1 3に接 続し、 第 2の N型トランジスタ 1 6のソースをアース端子 1 4に接続し ている。
第 3図は第 1の P型トランジスタ 1 1 と第 1の N型トランジスタ 1 2 の具体的な構成を示したものである。 第 3図において 1 7はシリコンか らなる P型基板であり、 この基板 1 7上に第 1 の P型トランジスタ 1 1 と第 1の N型トランジスタ 1 2が構成されている。 具体的には基板 1 7 上において、 N型ソース拡散領域 1 8と N型ドレイン拡散領域 1 9間に ゲート 2 0が橋架された構成となっている。 また、 P型ドレイン拡散領 域 2 1 と P型ソース拡散領域 2 2間にゲート 2 3が橋架された状態とな つている。 なお、 第 1の P型トランジスタ 1 1のゲートの下方には、 N 型基板拡散領域 2 4が設けられた構成となっている。
この第 3図は一見すると従来からある M O Sプロセスにより形成され た増幅器の構成となっている。 さて、 本実施例においては第 1の N型ト ランジスタ 1 2のゲート 2 0の橋架長 L nを、 第 1の P型トランジスタ 1 1のゲート 2 3の橋架長 L pより も長く したことに特徴を有するもの である。
すなわち本実施例においては、 ゲート 2 0の橋架長 L nをゲート 2 3 の橋架長 L pより も長くすることによって、 第 4図の A線に示すごとく 従来の B線より も希望する発振周波数よりずれた周波数のノィズレベル を大幅に抑制することができるようになったものである。
具体的には、 本実施例においてはゲート 2 0の橋架長 L nを 6 . 0 μ m、 ゲート 2 3の橋架長 L pを 2 . 5 μ πιとしたものであって、 第 4図 における Β線のものは L ηが 2 . 0 /x ni、 L ρが 2 · 5 // mのときの状 態を示している。
そしてこのように、 ゲート 2 0の橋架長 L nをゲ一ト 2 3の橋架長 L pより も長くすることによって、 第 4図に示すごとく ノィズレベルが抑 制される理由について説明する。 まず M O Sプロセスにより構成された トランジスタにおいては、ノィズレベルが大きいことが知られているが、 本実施例においては第 3図に示すグート 2 0の橋架長 L nを長く したこ とによって、 この部分に水晶発振素子 1の出力端子 2を介して発振出力 が印加された場合に、 このゲート 2 0の下方において、 N型ソース拡散 領域 1 8 と N型ドレイン拡散領域 1 9間の基板 1 7部分に電界が生じる ことになるのであるが、 この橋架長 L nを長くすることによって、 この ゲート 2 0の単面積あたり の電界強度が小さくなり、 第 4図に示すごと くノィズレベルが抑制される。
また、 ゲート 2 0に電界が発生すると N型ソース拡散領域 1 8と N型 ドレイン拡散領域 1 9間の基板 1 7の部分に導通チャンネルが形成され ることによって、 第 1の N型トランジスタ 1 2のドレインとソース間に 電流が流れるようになる。 また、 同様にこの電流の発生は第 1の P型ト ランジスタ 1 1 との間で交互に行われるようになるのである。
さて、 第 2図に示した第 2の P型トランジスタ 1 5 と第 2の N型トラ ンジスタ 1 6は、 第 3図に示すごとく第 2の N型トランジスタ 1 6のゲ 一トの橋架長を第 2の P型トランジスタ 1 5のグートの橋架長より も長 く しているのであるが、 この第 2の N型トランジスタ 1 6のゲートの橋 架長は第 1の N型トランジスタ 1 2のゲート 2 0の橋架長よりもさらに 長いものとしている。 すなわち、 第 2の増幅器 5においては第 1の増幅 器 3より もさらにノィズレベルを抑制するものにすることによって、 発 振出力端子 6からの発振出力を安定させるものである。
さて、 上述したように第 1および第 2の N型トランジスタ 1 2 , 1 6 のゲートの橋架長をそれに対応する P型トランジスタのゲートの橋架長 よりも長くすることによって、 ノィズレベルを抑制することができる理 由を数式を用いて説明する。
トランジスタのノイズは以下の （数式 1 ) に示す
V n 2 = X - …… （数式 1 )
2xW xLx C o X f
上記 （数式 1 ) において、
V n ：入力換算雑音 K : フリ ツ力係数
W： トランジスタのゲ一ト幅 L ： トランジスタのゲ一トの橋架長 C o X ： グート酸化膜容量 f ：発振周波数からの離調周波数 また、 増幅器のノイズは下記の （数式 2 ) で表わされる。
2一
V η X一 (数式 2 )
Figure imgf000011_0001
上記 （数式 2 おいて、
V n ：入力換算雑音
K p ： P型トランジスタのフリ ッカ係数
K n ： N型トランジスタのフリ ッカ係数
Wp ： P型トランジスタのゲート幅
Wn ： N型トランジスタのゲー ト幅
L p ： P型トランジスタのゲー トの橋架長
L n ： N型トランジスタのゲ一トの橋架長
μ ρ ： Ρ型トランジスタのキヤリァ移動度
μ η ： Ν型トランジスタのキヤリァ移動度
f ：発振周波数からの離調周波数 以上の （数式 1 ) (数式 2 ) より、 N型トランジスタ 1 2， 1 6のゲ 一トの橋架長 L nを P型トランジスタ 1 1， 1 5のゲー トの橋架長 L p よりも長くすることにより、 ノィズレベルを効果的に抑制できることが 理解される。 産業上の利用可能性
以上のように本発明は、 第 1の N型トランジスタのゲートの橋架長を 第 1の P型トランジスタのゲートの橋架長より も長くすることによって 発振出力の発振周波数以外のノィズレベルを抑制することができるよう になる。

Claims

δ冃 求 の 範 囲
1 . 発振素子と、 この発振素子の入出力端子間に接続した第 1の増幅 器とを備え、 前記第 1 の増幅器は M O Sプロセスにより形成した第 1の Ρ型トランジスタと第 1の Ν型トランジスタを有し、 第 1の Ρ型トラン ジスタのゲートと、 第 1の Ν型トランジスタのゲートを前記発振素子の 出力端子に接続し、 前記第 1の Ρ型トランジスタの ドレインと第 1 の Ν 型トランジスタのドレインを前記発振素子の入力端子に接続し、 前記第 1の Ρ型トランジスタのソースを電源端子に接続し、 第 1の Ν型トラン ジスタのソースをアース端子に接続し、 前記第 1の Ρ型トランジスタの グートはその Ρ型ソース拡散領域と Ρ型ドレイン拡散領域間に橋架され た構成と し、 前記第 1の Ν型トランジスタのゲ一トはその Ν型ソース拡 散領域と Ν型ドレイン拡散領域間に橋架された構成と し、 前記第 1の Ν 型トランジスタのゲートの橋架長を、 前記第 1の Ρ型トランジスタのゲ 一トの橋架長よりも長く した発振装置。
2 . 第 1の増幅器の出力端子に第 2の増幅器の入力端子を接続し、 前 記第 2の増幅器は M O Sプロセスにより形成した第 2の Ρ型トランジス タと第 2の Ν型トランジスタを有し、 第 2の Ρ型トランジスタのゲート と第 2の Ν型トランジスタのゲートとを第 1の Ρ型トランジスタと第 1 の Ν型トランジスタの ドレイン間同士の接続部に接続し、 第 2の Ρ型ト ランジスタの ドレインと第 2の Ν型トランジスタの ドレインを発振出力 端子に接続し、 第 2の Ρ型トランジスタのソースを電源端子に接続し、 第 2の Ν型トランジスタのソースをアース端子に接続し、 前記第 2の Ρ 型トランジスタのグートはその Ρ型ソース拡散領域と Ρ型ドレイン拡散 領域間に橋架された構成と し、 前記第 2の Ν型トランジスタのゲートは N型ソース拡散領域と N型ドレイ ン拡散領域間に橋架された構成と し、 前記第 2の N型トランジスタのゲートの橋架長を第 2の P型トランジス タのゲ一ト橋架長より も長く した請求の範囲第 1項に記載の発振装置。
3 . 第 2の N型トランジスタのゲ一トの橋架長を第 1の N型トランジ スタのゲートの橋架長より も長く した請求の範囲第 2項に記載の発振装
PCT/JP1999/002206 1998-04-27 1999-04-26 Oscillateur WO1999056386A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US09/446,781 US6556091B1 (en) 1998-04-27 1999-04-26 Low noise oscillator having dissimilar MOS gate structures
EP99919523A EP0998023A4 (en) 1998-04-27 1999-04-26 OSCILLATOR

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10/116755 1998-04-27
JP11675598A JP3204211B2 (ja) 1998-04-27 1998-04-27 発振装置

Publications (1)

Publication Number Publication Date
WO1999056386A1 true WO1999056386A1 (fr) 1999-11-04

Family

ID=14694948

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1999/002206 WO1999056386A1 (fr) 1998-04-27 1999-04-26 Oscillateur

Country Status (4)

Country Link
US (1) US6556091B1 (ja)
EP (1) EP0998023A4 (ja)
JP (1) JP3204211B2 (ja)
WO (1) WO1999056386A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4975053A (ja) * 1972-11-21 1974-07-19
JPS5149658A (ja) * 1974-10-25 1976-04-30 Seiko Instr & Electronics Denshidokei
JPS53149754A (en) * 1978-04-11 1978-12-27 Citizen Watch Co Ltd Electronic watch

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3676801A (en) * 1970-10-28 1972-07-11 Motorola Inc Stabilized complementary micro-power square wave oscillator
JPS4941055A (ja) * 1972-08-28 1974-04-17
GB1551871A (en) * 1976-01-14 1979-09-05 Citizen Watch Co Ltd Crystal oscillator controlled electronic timepiece
JPS5951610A (ja) * 1983-08-22 1984-03-26 Hitachi Ltd 電子回路
US5113156A (en) * 1991-04-22 1992-05-12 Motorola, Inc. Low power crystal oscillator with automatic gain control
US5973363A (en) * 1993-07-12 1999-10-26 Peregrine Semiconductor Corp. CMOS circuitry with shortened P-channel length on ultrathin silicon on insulator

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4975053A (ja) * 1972-11-21 1974-07-19
JPS5149658A (ja) * 1974-10-25 1976-04-30 Seiko Instr & Electronics Denshidokei
JPS53149754A (en) * 1978-04-11 1978-12-27 Citizen Watch Co Ltd Electronic watch

Also Published As

Publication number Publication date
EP0998023A1 (en) 2000-05-03
JP3204211B2 (ja) 2001-09-04
US6556091B1 (en) 2003-04-29
EP0998023A4 (en) 2004-12-15
JPH11312926A (ja) 1999-11-09

Similar Documents

Publication Publication Date Title
US4128816A (en) Electronic circuit
US4048575A (en) Operational amplifier
US7279998B2 (en) Voltage-controlled oscillator
US8106718B2 (en) GM-boosted differential drain-to-source feedback colpitts voltage controlled oscillator
US20090002084A1 (en) Oscillator
US20050206465A1 (en) Voltage control oscillator
US3889211A (en) MOS field effect transistor crystal oscillator
US4346350A (en) FET Quartz oscillators
US6320473B1 (en) Integrated oscillator circuit apparatus with capacitive coupling for reducing start-up voltage
WO1996003799A1 (fr) Oscillateur a quartz du type a compensation de temperature
JPH1188052A (ja) 温度補償型水晶発振器
WO1999056386A1 (fr) Oscillateur
JP3145650B2 (ja) オペアンプ位相補償回路およびそれを用いたオペアンプ
JP2004241624A (ja) 電圧制御発振回路
JPWO2007004258A1 (ja) 半導体装置、およびその製造方法
US7205837B2 (en) Body effect amplifier
JP3514303B2 (ja) ボルテージリファレンス回路
JPH07130869A (ja) 半導体集積回路装置
JP4007441B2 (ja) ボルテージリファレンス回路
JPS5870609A (ja) 演算増幅回路
JP2001345681A (ja) 発振装置
JP5166226B2 (ja) 水晶発振回路
JPH06310953A (ja) 整合回路
JPS6195601A (ja) Ｃｍｏｓ発振回路
JP2000124473A (ja) 電圧可変容量を具備した集積回路素子及びこれを用い た電圧制御発振器

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

WWE Wipo information: entry into national phase

Ref document number: 1999919523

Country of ref document: EP

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 09446781

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1999919523

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 1999919523

Country of ref document: EP